JP2003318504A - スルーホールを有する回路基板 - Google Patents

スルーホールを有する回路基板

Info

Publication number
JP2003318504A
JP2003318504A JP2002117619A JP2002117619A JP2003318504A JP 2003318504 A JP2003318504 A JP 2003318504A JP 2002117619 A JP2002117619 A JP 2002117619A JP 2002117619 A JP2002117619 A JP 2002117619A JP 2003318504 A JP2003318504 A JP 2003318504A
Authority
JP
Japan
Prior art keywords
hole
layer
resistor
thick film
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002117619A
Other languages
English (en)
Other versions
JP3770196B2 (ja
Inventor
Kengo Oka
賢吾 岡
Yuji Otani
祐司 大谷
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002117619A priority Critical patent/JP3770196B2/ja
Publication of JP2003318504A publication Critical patent/JP2003318504A/ja
Application granted granted Critical
Publication of JP3770196B2 publication Critical patent/JP3770196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 基板の表裏両面を貫通するスルーホールを備
える両面基板型の回路基板において、限られた数のスル
ーホールのなかでより多くの抵抗体や配線等を形成する
ために、一つのスルーホールに複数の回路上の機能を持
たせることができるようにする。 【解決手段】 スルーホール50の基板表面側の開口縁
部からスルーホール50の内部を通ってスルーホール5
0の基板裏面側の開口縁部に渡って、互いに回路上の機
能が異なる厚膜素子としての抵抗体層60と導体層70
とが設けられており、抵抗体層60と導体層70との間
には、両厚膜素子60、70間を電気的に絶縁する絶縁
層80が設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スルーホールを有
する回路基板に関し、特にスルーホール構造に関する。
【0002】
【従来の技術】回路基板に実装される半導体の高機能化
が進む中、回路基板に形成される抵抗体および配線の数
も増加している。また、回路基板の小型化、低価格化の
要求も強い。
【0003】これに対応するための手法として、配線部
を多層化する方法がある。このような方法としては、例
えば、図16に断面構成として示すように、アルミナな
どを主構成物とする絶縁基板1上に配線層2と絶縁層3
とを交互に重ね、絶縁層3に形成されたビアホール4を
介して配線層2間を電気的に導通させた多層基板を、回
路基板として採用したものがある。
【0004】また、図17に断面構成として示すよう
に、絶縁基板1にその表裏両面を貫通するスルーホール
5を形成し、このスルーホール5に厚膜素子としての導
体層6を形成し、表裏両面に形成された厚膜パターンと
しての配線層2の間の電気的導通を得るようにした両面
基板も、回路基板として採用されている。
【0005】一方、抵抗体に関しては、前述する配線層
の多層化に伴って必要となるビアホールやスルーホール
に抵抗体を充填・形成する手法が提案されている。例え
ば、図18に断面構成として示すように、絶縁基板1に
形成したスルーホール5に厚膜素子としての抵抗体層7
を充填・形成し、この抵抗体層7を表裏両面の配線層2
に電気的に接続させている。
【0006】
【発明が解決しようとする課題】しかしながら、絶縁基
板1に多くのスルーホール5を形成すると、基板1の強
度が低下し、外部からの熱や応力によって基板が割れや
すくなるなどの問題が生じる。このことから、上記図1
7に示すような両面基板においては、抵抗体機能を有す
るスルーホール5と配線機能を有するスルーホール5と
を数多く形成しようとしても、形成できるスルーホール
5の数には制限がある。
【0007】そのため、このような両面基板ではスルー
ホールが不足し、結果、両面基板の一方の面に、上記図
16に示したような配線層2と絶縁層3の多層化構造を
採用することが必要となる。ただし、このような配線層
2と絶縁層3との多層構造を採用する場合、工数が層数
に依存して増加するため基板コストが高くなる。
【0008】本発明は、基板の表裏両面を貫通するスル
ーホールを備える両面基板型の回路基板において、限ら
れた数のスルーホールのなかでより多くの抵抗体や配線
等を形成するために、一つのスルーホールに複数の回路
上の機能を持たせることができるようにすることを目的
とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、基板(10)と、この
基板の表裏両面を貫通するスルーホール(50)とを備
える回路基板において、スルーホールの内部には、互い
に回路上の機能の異なる複数の厚膜素子(60〜63、
70〜72、90、91)が設けられていることを特徴
とする。
【0010】それによれば、スルーホールの内部に、互
いに回路上の機能の異なる複数の厚膜素子を設けている
ため、一つのスルーホールに複数の回路上の機能を持た
せることができる。そのため、回路基板において、多層
構造を採ることなく限られた数のスルーホールのなかで
より多くの抵抗体や配線等を形成することができる。
【0011】また、請求項2に記載の発明では、基板
(10)と、この基板の表裏両面を貫通するスルーホー
ル(50)とを備える回路基板において、スルーホール
の基板表面側の開口縁部からスルーホールの内部を通っ
てスルーホールの基板裏面側の開口縁部に渡って、複数
の厚膜素子(60〜63、70〜72、90、91)が
設けられており、個々の厚膜素子の間には、個々の厚膜
素子の間を電気的に絶縁する絶縁層(80)が設けられ
ていることを特徴とする。
【0012】それによれば、スルーホールの内部に複数
の厚膜素子を設けることができ、互いに電気的に絶縁の
必要な厚膜素子の間には絶縁層を設けることで、電気的
な絶縁が確保できる。
【0013】そのため、複数の厚膜素子を互いに回路上
の機能の異なるものにでき、結果、一つのスルーホール
に複数の回路上の機能を持たせることができる。そし
て、回路基板において、多層構造を採ることなく限られ
た数のスルーホールのなかでより多くの抵抗体や配線等
を形成することができる。
【0014】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0015】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。なお、以下の各実施形態相互におい
て互いに同一部分には、図中、同一符号を付してある。
【0016】(第1実施形態)図1は本発明の第1実施
形態に係る両面基板型の回路基板S1の概略断面図であ
る。この回路基板S1は、アルミナ等のセラミック等か
らなる絶縁基板(本発明でいう基板)10を有し、この
絶縁基板10にはICチップ20、コンデンサ30、抵
抗体40等が表面実装されるとともに、基板10の表裏
両面を貫通するスルーホール50が形成されている。
【0017】絶縁基板10の表面(図1中の上面)およ
び裏面(図1中の下面)には、Ag、Cu、Niまたは
Au等の厚膜導体等からなる基板電極11が形成されて
おり、この基板電極11に上記表面実装部品が電気的に
接続されている。
【0018】例えば、ICチップ20は、AuやAl等
のワイヤ21を介して基板電極11に接続され、コンデ
ンサ30は、はんだや導電性接着剤等の接着材31を介
して基板電極11に接続されており、抵抗体40は酸化
ルテニウム(RuO2)等からなる厚膜素子として基板
電極11に接して形成されている。
【0019】このように、回路基板S1は表面実装部品
として抵抗体40を有するが、スルーホール50の部分
においても抵抗体機能を有し、さらには配線機能も有す
るといった回路上の異なる複数の機能を有するものとし
ている。図2は、図1中の丸で囲んだA部すなわちスル
ーホール50部分の拡大断面図であり、図3は図2を上
方から視た時の概略平面図である。
【0020】スルーホール50は、絶縁基板10の表面
から裏面へ貫通して設けられている。当該表裏両面にお
いて、スルーホール50の開口縁部の周辺部には、当該
開口縁部側から順に電極51、導体パターン52が形成
されている。これら電極51および導体パターン52
は、Ag、Cu、NiまたはAu等の厚膜導体からな
る。
【0021】本例では、電極51は、後述する抵抗体層
60の電極すなわち抵抗体電極であるが、後述する実施
形態にあるように、電極51が導体層や誘電体層と接続
される場合は、それらの電極として機能する、また、導
体パターン52は、絶縁基板10の表裏面上にて所望の
回路パターンに形成されたものであり、これら、電極5
1と導体パターン52とは、図示しない部位にて電気的
に接続されている。
【0022】このスルーホール50の内部には、互いに
回路上の機能の異なる複数の厚膜素子としての抵抗体層
60、導体層70が設けられている。抵抗体層60はそ
の名の通り抵抗機能を有する厚膜素子であり、導体層7
0は配線機能を有する厚膜素子である。ここで、厚膜素
子とはペースト材料を塗布・硬化することで形成される
素子である。
【0023】図2に示すように、これら抵抗体層60お
よび導体層70はそれぞれ、スルーホール50の基板表
面側の開口縁部からスルーホール50の内部を通ってス
ルーホール50の基板裏面側の開口縁部に渡って設けら
れている。また、抵抗体層60と導体層70との間に
は、これら両層60、70の間を電気的に絶縁する絶縁
層80が設けられている。
【0024】ここで、図3では、絶縁基板10の表面に
おいて、スルーホール50、電極51、導体パターン5
2(以上、実線にて図示)、抵抗体層60(破線にて図
示)、導体層70(一点鎖線にて図示)の概略形状を示
しており、絶縁層80は省略してある。
【0025】抵抗体層60はスルーホール50の内壁に
接して形成され、スルーホール50の開口縁部周辺にお
いて、上記電極(抵抗体電極)51に接して形成される
ことにより、電極51に電気的に接続されている。この
抵抗体層60は、酸化ルテニウム等の厚膜からなる。
【0026】絶縁層80は、抵抗体層60および電極5
1を被覆するように形成されている。この絶縁層80
は、ホウケイ酸ガラス等の絶縁厚膜材料や酸化膜等から
なるものにできる。本例ではホウケイ酸ガラス厚膜から
なる。
【0027】導体層70は、抵抗体層60との間に絶縁
層80を介してスルーホール50内の中央部に配置され
ており、スルーホール50の開口縁部にて導体パターン
52に接して形成され電気的に接続されている。
【0028】それによって、導体層70は、絶縁基板1
0の表面の導体パターン52と裏面の導体パターン52
とを電気的に接続する配線として機能する。この導体層
70は、上記電極51や導体パターン52と同様に、A
g、Cu、NiまたはAu等の厚膜導体からなるものに
できる。
【0029】このように本実施形態では、スルーホール
50の内部に、互いに回路上の機能の異なる複数の厚膜
素子60、70を設けたものとしている。具体的には、
スルーホール50の内部に抵抗体層60と導体層70と
を設け、互いに電気的に絶縁の必要な両厚膜素子60、
70の間に絶縁層80を設けることで、電気的な絶縁を
確保している。
【0030】そのため、本実施形態によれば、一つのス
ルーホール50に複数の回路上の機能、本例では抵抗体
機能と配線機能とを持たせることができる。そのため、
回路基板S1において、多層構造を採ることなく限られ
た数のスルーホール50のなかでより多くの抵抗体や配
線等を形成することができる。
【0031】次に、上記図2、図3に示すスルーホール
50部分の構造を製造するための製造方法の一例につい
て図4を参照して述べる。図4は(a)〜(g)は製造
工程順に示す概略断面図であり、(a)および(b)は
基板全体サイズで示したものであり、(c)以降は上記
図2に対応したスルーホール50部分の拡大図となって
いる。
【0032】まず、図4(a)に示すように、アルミナ
を主成分とした原料をドクターブレード法などによりシ
ート状に成形し、グリーンシート100を作る。次に、
図4(b)に示すように、このグリーンシート100に
金型を用いてプレス加工等を行うことにより、スルーホ
ール50を形成し、これを1600℃前後の高温雰囲気
下にて焼成することで、スルーホール50を有する絶縁
基板10が得られる。
【0033】次に、図4(c)に示すように、絶縁基板
10の一方の面に印刷手法を用いて導体ペーストを印刷
し、基板電極11(図4中、図示せず)や電極51、導
体パターン52となる厚膜パターン200を形成する。
他方の面にも同様にして厚膜パターン200を形成す
る。
【0034】ここで、用いる導体ペーストとは、例えば
AgやCuなどの金属微粉末を主成分としたもので、こ
れにガラスフリットや溶剤を加えて混練した一般的な厚
膜ペースト材料などである。この厚膜ペースト材料は、
所望のパターンに加工された印刷マスクを用いた印刷法
にて絶縁基板10の表裏両面上に印刷され、絶縁基板1
0上に印刷体としての厚膜パターン200を形成する。
【0035】次に、印刷体に含まれる溶剤を100℃前
後の温度下に放置することで揮発させる乾燥処理を行
い、その後、約800〜900℃の温度雰囲気下にて焼
成することで、導体パターン200は、硬化した焼結体
として絶縁基板10上に固着され、基板電極11(図4
中、図示せず)や電極51、導体パターン52を形成す
る。
【0036】次に、図4(d)に示すように、絶縁基板
10のスルーホール50の位置する部分に、抵抗体ペー
ストを印刷し、これに上記厚膜パターン200と同様の
乾燥・焼成処理を行うことにより、スルーホール50内
壁に抵抗体層60を形成する。この抵抗体ペーストは、
酸化ルテニウムなどの導電性酸化物にガラスフリットや
溶剤を加えて混練したペースト等からなる。
【0037】この抵抗体層60を形成する手法は、従来
のスルーホールに導体層を形成する手法と同じもので、
絶縁基板10の一方の面より真空引きをしながらスルー
ホール50に抵抗体ペーストを印刷すると、その吸引力
とペーストの自重によってペーストがスルーホール50
の内壁に付着する。そして、これを乾燥・焼成すること
によって抵抗体層60が形成される。
【0038】次に、図4(e)に示すように、抵抗体層
60の形成されたスルーホール50に絶縁性を有するペ
ースト材料(例えばホウケイ酸ガラスのペースト材料)
を印刷、充填した後、上記厚膜パターン200と同様の
乾燥・焼成処理を行うことにより、絶縁層80を形成す
る。
【0039】次に、図4(f)に示すように、この絶縁
層80に対して、炭酸ガスレーザ等を用いたレーザ法等
により貫通口81を形成する。レーザ法としては、例え
ば抵抗体層60の抵抗値調整に用いるレーザトリミング
装置や、焼成された絶縁基板10にスルーホール加工を
行うレーザ装置を用いることができる。
【0040】次に、図4(g)に示すように、この貫通
口81に、上記抵抗体層60と同じ要領にて導体ペース
トを印刷、焼成する等により、導体層70を形成する。
こうして、上記図2に示すスルーホール50部分の構造
ができあがる。なお、この後、ICチップ20やコンデ
ンサ30、抵抗体40等の表面実装を行うことで、上記
図1に示す回路基板S1ができあがる。
【0041】ここで、上記製造方法において、絶縁層8
0に貫通口81をレーザ法にて形成すると、上記図4
(f)に示すように、貫通口81の端部81aの形状は
加工時の熱によって鋭角ではなく、なだらかになる。こ
れにより、貫通口81の端部81aにおいて形成される
導体層70の厚さが薄くなるのを防止でき、抵抗値の増
加や断線を防止することができる。
【0042】また、上記製造方法において、スルーホー
ル50に、少なくとも抵抗体層60、絶縁層80および
導体層70を形成するため、従来に比べて工数が増加す
るように思えるが、前述のように、従来の両面基板の一
面を多層化した場合と工数的には同等にて形成可能であ
る。
【0043】また、例えば上記図2において、スルーホ
ール50の内壁側から中央寄りにかけて、抵抗体層6
0、絶縁層80、導体層70の順に形成されているが、
導体層、絶縁層、抵抗体層の順でも良い。さらには、第
1の導体層、絶縁層、第2の導体層の順としたり、第1
の抵抗体層、絶縁層、第2の抵抗体層の順としても良
い。
【0044】スルーホール50内に設けられる複数の厚
膜素子が、導体層同士であっても、例えば一方が第1の
配線、他方が第2の配線というように回路上の機能が異
なっていればよい。また、このことは、スルーホール5
0内に設けられる複数の厚膜素子が抵抗体層同士の場合
も同様である。
【0045】ただし、複数の厚膜素子のうち、厚膜素子
として用いるペースト材料の流動性が比較的小さいもの
をスルーホール50の内壁側に配設し、該ペースト材料
の流動性が比較的大きいものをスルーホール50の中央
部寄りに配設することが好ましい。これは、流動性の大
きいペースト材料の方が、塗布(印刷)した場合にスル
ーホール50の開口部端部の角部にて膜厚が薄くなりや
すいためである。
【0046】このことについては、上記図2に示す例で
は、金属成分が多く比較的流動性の大きい導体ペースト
を用いて形成された導体層70を、スルーホール50の
中央部寄りに位置させ、ガラス成分が多く比較的流動性
の小さい抵抗体ペーストを用いて形成された抵抗体層6
0を、スルーホール50の内壁寄りに位置させることで
実現している。
【0047】また、スルーホール50の内部に設ける複
数の厚膜素子のうち焼成後(硬化後)の熱膨張係数が絶
縁基板10と近い方の厚膜素子を、スルーホール50の
内壁側に位置させることが好ましい。これは、スルーホ
ール50の内壁すなわち絶縁基板10と接する厚膜素子
に対して加わる熱ストレスを、極力小さくできるためで
ある。このことは、同じく上記図2の例にて実現されて
いる。
【0048】また、上記製造方法において、導体パター
ン52は、導体層60と同時に形成するようにしても良
い。以下、他の実施形態について、第1実施形態と相違
するところを中心に述べる。
【0049】(第2実施形態)図5は本発明の第2実施
形態に係るスルーホール50部分の概略断面構成を示す
図である。上記第1実施形態では回路上の機能の異なる
厚膜素子が2層60、70であったが、3層以上でも良
い。
【0050】図5では、スルーホール50の内壁側の抵
抗体層(第1の抵抗体層)60とスルーホール50の中
央寄りの導体層70との間に、厚膜素子としての第2の
抵抗体層61を設けたものである。この第2の抵抗体層
61は上記第1の抵抗体層60と同様の材質からなるも
のにできる。そして、各厚膜素子60、61、70の間
は、介在する絶縁層80にて互いに電気的に絶縁されて
いる。
【0051】本実施形態の場合、2個の抵抗体層60、
61と1個の配線層70との3つの回路上の機能が異な
る厚膜素子が、一つのスルーホール50内に設けられた
構成となっている。
【0052】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線等を形成することができる。
【0053】なお、本実施形態の変形例として、三つも
しくはそれ以上の厚膜素子の各々の機能は、抵抗体機
能、配線機能およびそれ以外の機能から任意に選択され
た機能を採ることが可能である。
【0054】(第3実施形態)図6は本発明の第3実施
形態に係るスルーホール50部分の概略断面構成を示す
図であり、図7は図6を上方から視た時の概略平面図で
ある。
【0055】なお、図7では、絶縁基板10の表面にお
いて、スルーホール50、電極51、導体パターン52
(以上、実線にて図示)、抵抗体層60(細い破線にて
図示)、導体層70(一点鎖線にて図示)、導体層71
(太い破線にて図示)の概略形状を示しており、絶縁層
80は省略してある。
【0056】本実施形態は、上記図2、図3に示すスル
ーホール構造に比べて、スルーホール50の中央寄りの
厚膜素子すなわち導体層(第1の導体層)70はそのま
ま変更無しであるが、スルーホール50の内壁側の厚膜
素子60、71を変更したものである。
【0057】すなわち、スルーホール50の内壁側の厚
膜素子として、スルーホール50の穴軸を中心にして一
方に抵抗体層60、他方に第2の導体層71を設ける。
第2の導体層71は上記第1の導体層70と同様の材質
からなるものにできる。図7に示すように、抵抗体層6
0と第2の導体層71とは分離され、互いに電気的に絶
縁されている。
【0058】本実施形態の場合、例えば、中央寄りの第
1の導体層70が第1の配線層、内壁寄りの第2の導体
層71が第2の配線層として構成することができる。そ
のため、2個の配線層70、71と1個の抵抗体層60
との回路上の機能が異なる3個の厚膜素子が、一つのス
ルーホール50内に設けられた構成を採用することがで
きる。
【0059】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線等を形成することができる。
【0060】(第4実施形態)上記第3実施形態では、
上記第1実施形態に対して、抵抗体層60と第2の導体
層71とを分割することで、スルーホール50内の回路
上の機能を絶縁基板10の板面方向においても分割し
た。それに対して、本第4実施形態では、上記第1実施
形態に対して、スルーホール50内の回路上の機能を、
絶縁基板10の厚み方向で分割したものである。
【0061】図8は本発明の第4実施形態に係るスルー
ホール50部分の概略断面構成を示す図である。図8に
示すように、絶縁基板10の表面から延びる抵抗体層6
0を、スルーホール50の内部にとどめ、絶縁基板10
の裏面の電極51をスルーホール50内に延長し、スル
ーホール50内にて延長された電極51と抵抗体層60
とを電気的に接続している。
【0062】つまり、本実施形態では、このスルーホー
ル50内に延長された電極51が、厚膜素子としての導
体層として構成される。そのため、絶縁基板10の厚み
方向にて抵抗体機能と配線機能とは、スルーホール50
内で分離された形となっている。
【0063】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線等を形成することができる。
【0064】また、本実施形態は、抵抗体ペーストの粘
性や製造工程などの制約によって、絶縁基板10の表面
から形成した抵抗体層60が、スルーホール50を通っ
て裏面まで十分に供給されない場合などに有効である。
【0065】(第5実施形態)図9は本発明の第5実施
形態に係るスルーホール50部分の概略断面構成を示す
図である。本実施形態も、上記第4実施形態と同様、上
記第1実施形態に対して、スルーホール50内の回路上
の機能を、絶縁基板10の厚み方向で分割したものであ
る。
【0066】本実施形態では、上記第4実施形態におけ
るスルーホール50内に延長された電極51(図8参
照)の代わりに、誘電体層90を形成したものである。
すなわち、図9に示すように、絶縁基板10の裏面の電
極51に接する誘電体層90をスルーホール50内にま
で延長し、スルーホール50内にて誘電体層90と抵抗
体層60とを電気的に接続している。
【0067】こうして、絶縁基板10の厚み方向にて抵
抗体機能とコンデンサ機能とが、スルーホール50内で
分離された形となっている。そして、このような本実施
形態の構造は、抵抗とコンデンサとが直結している回路
構成において有効である。
【0068】ここで、誘電体層90は、チタンやバリウ
ムの酸化物などの誘電体ペーストを用いて、導体ペース
トや抵抗体ペーストと同様に印刷・焼成を行うことによ
り形成することができる。
【0069】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線、コンデンサ等を形成することができる。
【0070】(第6実施形態)図10は本発明の第6実
施形態に係るスルーホール50部分の概略断面構成を示
す図である。本実施形態では、上記第1実施形態に対し
て、スルーホール50内の回路上の機能を、絶縁基板1
0の板面方向および絶縁基板10の厚み方向において分
割したものである。
【0071】つまり、図10に示すように、スルーホー
ル50の内壁側且つ絶縁基板10の表面側に位置する厚
膜素子を、抵抗体層60と誘電体層90とに分離し、ス
ルーホール50の内壁側且つ絶縁基板10の裏面側に位
置する厚膜素子を、抵抗体層60と誘電体層90とに分
離している。
【0072】そして、スルーホール50の内部にて、絶
縁基板10の表面から延びる抵抗体層60と裏面から延
びる誘電体層90とを電気的に接続するとともに、絶縁
基板10の表面から延びる誘電体層90と裏面から延び
る抵抗体層60とを電気的に接続する。
【0073】つまり、図10では、上記図9における右
側半分の抵抗体層60と誘電体層90の位置を上下逆と
している。本実施形態も、抵抗とコンデンサとが直結し
ている回路構成において有効である。
【0074】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線、コンデンサ等を形成することができる。
【0075】(第7実施形態)図11は本発明の第7実
施形態に係るスルーホール50部分の概略断面構成を示
す図である。本実施形態も上記第5実施形態と同様に、
絶縁基板10の厚み方向にて抵抗体機能とコンデンサ機
能とをスルーホール50内で分離した構成であるが、本
実施形態はその変形例である。
【0076】本実施形態では、上記図2に示したスルー
ホール構造におけるスルーホール50の中央部寄りの導
体層60を、図11に示すように、上半分(表面側)を
抵抗体層62、下半分(裏面側)を誘電体層91として
置き換えたものである。これら抵抗体層62、誘電体層
91はそれぞれ、上記した抵抗体層、誘電体層と同様の
材質からなるものにできる。
【0077】こうして、本実施形態も上記第5実施形態
と同様に、絶縁基板10の厚み方向にて抵抗体機能とコ
ンデンサ機能とが、スルーホール50内で分離された形
となっている。このような本実施形態の構造も、抵抗と
コンデンサとが直結している回路構成において有効であ
る。
【0078】そして、本実施形態によっても、一つのス
ルーホール50に複数の回路上の機能持たせることがで
きるため、回路基板において、多層構造を採ることなく
限られた数のスルーホール50のなかでより多くの抵抗
体や配線、コンデンサ等を形成することができる。
【0079】(第8実施形態)図12は本発明の第8実
施形態に係るスルーホール50部分の概略断面構成を示
す図である。本実施形態は、上記図2、図3に示すスル
ーホール構造に対して、抵抗体層60を、絶縁基板10
の厚み方向にて異なるシート抵抗を有する二つの抵抗体
層60、63に分離したものである。
【0080】図12に示すように、絶縁基板10の表面
側に第1の抵抗体層60が設けられ、裏面側に第1の抵
抗体層60とはシート抵抗の異なる第2の抵抗体層63
が設けられ、これら両抵抗体層60と63とは、スルー
ホール50内にて電気的に接続されている。
【0081】また、本実施形態では、図12に示すよう
に、絶縁基板10の全てのスルーホール50にて、第1
の抵抗体層60が絶縁基板10の表面側に位置し、第2
の抵抗体層63が裏面側に位置している。
【0082】シート抵抗の異なる抵抗体層60、63
は、別々に印刷・焼成を行って形成する必要がある。そ
の場合、本実施形態のようにすれば、まず、絶縁基板1
0の表面側にて一括して第1の抵抗体層60を形成し、
次に、絶縁基板10の裏面側にて一括して第2の抵抗体
層63を形成できるため、工程の簡略化が図れる。
【0083】(第9実施形態)本第9実施形態は、スル
ーホール部に棒状の電極端子などを挿入する場合に適用
されるものである。図13は本発明の第9実施形態に係
るスルーホール50部分の概略断面構成を示す図であ
る。
【0084】まず、図13(a)に示す本実施形態の第
1の例では、最表面の厚膜素子である導体層70に、レ
ーザ加工等により貫通口を形成し、その貫通口に電極端
子300を挿入し、はんだ400にて電極端子300と
絶縁基板10とを電気的・機械的に接続したものであ
る。
【0085】また、この第1の例では、スルーホール5
0の内部に誘電体層90が形成され、表裏両面の電極5
1の間にコンデンサが形成されている。そのため、電極
端子300の近傍すなわちスルーホール50内に配線機
能とともにコンデンサ機能を配置することができ、電極
端子300とコンデンサとの間の配線に対してノイズな
どの影響を防止することができる。
【0086】また、図13(b)に示す本実施形態の第
2の例では、スルーホール50の片側半分に、複数の厚
膜素子すなわち抵抗体層60および導体層70と、これ
ら複数の厚膜素子60、70間に介在する絶縁層80と
を設けており、この部分においてスルーホール50は抵
抗体機能と配線機能とを有する。
【0087】一方、スルーホール50の他側半分に、電
極端子300の接続用の電極53を形成しており、スル
ーホール50に挿入された電極端子300は、上記電極
端子接続用の電極53にはんだ400を介して電気的に
接続されている。なお、この第2の例においても、抵抗
体層60を誘電体層に置き換えることで、上記した本実
施形態の第1の例と同様の効果が得られる。
【0088】(第10実施形態)本第10実施形態は、
スルーホール50に、リード端子をはんだ付けしたり、
ワイヤボンディングしたりする場合に適用するものであ
る。図14は本発明の第10実施形態に係るスルーホー
ル50部分の概略断面構成を示す図である。
【0089】図14(a)に示す本実施形態の第1の例
は、リード端子500のはんだ付けランドとしての機能
を持たせた例であり、最表面の厚膜素子としての導体層
70とリード端子500とがはんだ400を介して電気
的・機械的に接合されている。
【0090】図14(b)に示す第2の例は、ワイヤボ
ンディングのランドとしての機能を持たせた例であり、
最表面の厚膜素子としての導体層70とボンディングワ
イヤ600とが電気的・機械的に接合されている。
【0091】このようなランド機能をスルーホール50
部分に持たせることにより、回路基板に別途ランド部を
形成する必要が無くなるため、基板面積の有効活用につ
ながるという利点がある。また、図14においても、抵
抗体層60を誘電体層に置き換えれば、上記第9実施形
態にて述べたのと同様、ノイズ防止が図れる。
【0092】(第11実施形態)図15は本発明の第1
1実施形態に係るスルーホール50部分の概略断面構成
を示す図である。図15に示すように、スルーホール5
0の内部には、導体層70、71、72と誘電体層9
0、91とが交互に積層され、配線機能とコンデンサ機
能とを有するものとなっている。
【0093】このように、絶縁基板10の板面方向にス
ルーホール50の機能を二つに分け、絶縁層の代わりに
誘電体層90、91を設けることで比較的容量の高いコ
ンデンサ機能を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るスルーホールを有
する回路基板の概略断面図である。
【図2】図1中のA部拡大図である。
【図3】図2の上視図である。
【図4】図2に示すスルーホール構造の製造工程を示す
工程図である。
【図5】本発明の第2実施形態に係るスルーホール構造
の概略断面図である。
【図6】本発明の第3実施形態に係るスルーホール構造
の概略断面図である。
【図7】図6の上視図である。
【図8】本発明の第4実施形態に係るスルーホール構造
の概略断面図である。
【図9】本発明の第5実施形態に係るスルーホール構造
の概略断面図である。
【図10】本発明の第6実施形態に係るスルーホール構
造の概略断面図である。
【図11】本発明の第7実施形態に係るスルーホール構
造の概略断面図である。
【図12】本発明の第8実施形態に係るスルーホール構
造の概略断面図である。
【図13】本発明の第9実施形態に係るスルーホール構
造の概略断面図である。
【図14】本発明の第10実施形態に係るスルーホール
構造の概略断面図である。
【図15】本発明の第11実施形態に係るスルーホール
構造の概略断面図である。
【図16】従来のスルーホールを有する回路基板として
の多層基板の概略断面図である。
【図17】従来のスルーホールを有する回路基板として
の両面基板の概略断面図である。
【図18】従来の抵抗体機能を有するスルーホールの概
略断面図である。
【符号の説明】 10…絶縁基板、50…スルーホール、60〜63…抵
抗体層、70〜72…導体層、80…絶縁層、90、9
1…誘電体層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4E351 AA07 BB01 BB03 BB06 BB22 BB24 BB27 BB31 BB49 CC11 DD04 DD05 DD06 DD19 DD43 DD52 EE09 EE24 GG20 5E317 AA24 BB04 BB12 BB13 BB14 BB15 BB30 CC22 CC53 CD21 CD27 CD32 GG14

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板(10)と、この基板の表裏両面を
    貫通するスルーホール(50)とを備える回路基板にお
    いて、 前記スルーホールの内部には、互いに回路上の機能の異
    なる複数の厚膜素子(60〜63、70〜72、90、
    91)が設けられていることを特徴とするスルーホール
    を有する回路基板。
  2. 【請求項2】 基板(10)と、この基板の表裏両面を
    貫通するスルーホール(50)とを備える回路基板にお
    いて、 前記スルーホールの基板表面側の開口縁部から前記スル
    ーホールの内部を通って前記スルーホールの基板裏面側
    の開口縁部に渡って、複数の厚膜素子(60〜63、7
    0〜72、90、91)が設けられており、 個々の前記厚膜素子の間には、個々の前記厚膜素子の間
    を電気的に絶縁する絶縁層(80)が設けられているこ
    とを特徴とするスルーホールを有する回路基板。
JP2002117619A 2002-04-19 2002-04-19 スルーホールを有する回路基板 Expired - Fee Related JP3770196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002117619A JP3770196B2 (ja) 2002-04-19 2002-04-19 スルーホールを有する回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002117619A JP3770196B2 (ja) 2002-04-19 2002-04-19 スルーホールを有する回路基板

Publications (2)

Publication Number Publication Date
JP2003318504A true JP2003318504A (ja) 2003-11-07
JP3770196B2 JP3770196B2 (ja) 2006-04-26

Family

ID=29534755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002117619A Expired - Fee Related JP3770196B2 (ja) 2002-04-19 2002-04-19 スルーホールを有する回路基板

Country Status (1)

Country Link
JP (1) JP3770196B2 (ja)

Also Published As

Publication number Publication date
JP3770196B2 (ja) 2006-04-26

Similar Documents

Publication Publication Date Title
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP2976049B2 (ja) 積層電子部品
KR101911310B1 (ko) 복합 전자부품 및 저항 소자
KR101031111B1 (ko) 표면 실장 가능한 복합 세라믹 칩 부품
JP5707710B2 (ja) 積層型チップ部品
JP2002015939A (ja) 積層型電子部品およびその製法
JPH1140459A (ja) 複合電子部品
JP2839092B2 (ja) 圧電複合部品及びその製造方法
JPH0737757A (ja) コンデンサアレイ
JPH113836A (ja) 積層電子部品
JP3770196B2 (ja) スルーホールを有する回路基板
JP2003163559A (ja) フィルタを有する回路基板
JP2004079811A (ja) チップ電子部品及びその製造方法
JP2000164451A (ja) 積層セラミックコンデンサ
JPH05347227A (ja) 積層薄膜コンデンサ
JP2001126956A (ja) 貫通型コンデンサ
JP6164228B2 (ja) モジュールおよびその製造方法
JPH09120930A (ja) 積層セラミックコンデンサ
JP2000114100A (ja) 多連型電子部品
JPH0945830A (ja) チップ状電子部品
JP4043242B2 (ja) 面実装型の電子回路ユニット
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2006066443A (ja) 表面実装型多連コンデンサ
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120217

LAPS Cancellation because of no payment of annual fees