JP2003318389A - Silicon carbide schottky diode and method for manufacturing the same - Google Patents
Silicon carbide schottky diode and method for manufacturing the sameInfo
- Publication number
- JP2003318389A JP2003318389A JP2002288500A JP2002288500A JP2003318389A JP 2003318389 A JP2003318389 A JP 2003318389A JP 2002288500 A JP2002288500 A JP 2002288500A JP 2002288500 A JP2002288500 A JP 2002288500A JP 2003318389 A JP2003318389 A JP 2003318389A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial layer
- polysilicon layer
- layer
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 131
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 97
- 229920005591 polysilicon Polymers 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000003763 carbonization Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003610 charcoal Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、炭化珪素ショット
キーダイオードおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon carbide Schottky diode and a method for manufacturing the same.
【０００２】[0002]
【特許文献】特開平５―１３６０１５号公報
上記特許文献に記載された従来の炭化珪素（ＳｉＣ）シ
ョットキーダイオードにおいては、ｎ−型炭化珪素エピ
タキシャル層とアノード電極とのショットキー接合界面
の周囲に、ｐ＋型層を形成し、ｎ−型炭化珪素エピタキ
シャル層とｐ＋型層とによるｐｎ接合を設け、逆方向電
圧印加時にショットキー接合界面に、ｐｎ接合部から空
乏層を伸ばして、ショットキー接合界面の電界強度を緩
和させ、逆方向電圧印加時の漏れ電流を低減するような
構造になっている。In the conventional silicon carbide (SiC) Schottky diode described in the above-mentioned patent document, the Schottky junction interface between the n − -type silicon carbide epitaxial layer and the anode electrode is formed around the interface. , P + -type layer is formed, a pn junction is formed by the n − -type silicon carbide epitaxial layer and the p + -type layer, and a depletion layer is extended from the pn junction to the Schottky junction interface when a reverse voltage is applied. The structure is such that the electric field strength at the key junction interface is relaxed and the leakage current when a reverse voltage is applied is reduced.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、前記の
ようなショットキーダイオードは、一応、逆方向電圧印
加時のショットキー接合界面からの漏れ電流は低減させ
ることができる。しかし、炭化珪素ショットキーダイオ
ードの場合、ｐ＋型層を形成する方法は、イオン注入が
唯一の手法である。したがって、イオン注入により格子
欠陥が発生し、特にｐｎ接合部に格子欠陥が集中するた
めに、逆方向電圧印加時にｐｎ接合界面から漏れ電流が
発生してしまう。この格子欠陥を減少させるためには、
高温（１５００℃〜）の熱処理が必要である。しかし、
この熱処理によってｎ−型炭化珪素エピタキシャル層の
表面が荒れる（凹凸が発生する）ので、良好なショット
キー接合が形成できない。このため、逆方向電圧印加時
にショットキー接合界面から漏れ電流が発生してしま
う。本発明は、上記の問題に鑑みたものであり、その目
的は、イオン注入を用いることなく、逆方向電圧印加時
の漏れ電流を低減することができる炭化珪素ショットキ
ーダイオードおよびその製造方法を提供することにあ
る。However, in the Schottky diode as described above, the leakage current from the Schottky junction interface when the reverse voltage is applied can be reduced for the time being. However, in the case of a silicon carbide Schottky diode, ion implantation is the only method for forming the p + -type layer. Therefore, the lattice defects are generated by the ion implantation, and the lattice defects are particularly concentrated in the pn junction portion, so that the leakage current is generated from the pn junction interface when the reverse voltage is applied. To reduce this lattice defect,
A high temperature (1500 ° C. or higher) heat treatment is required. But,
The heat treatment roughens the surface of the n − -type silicon carbide epitaxial layer (generates unevenness), so that a good Schottky junction cannot be formed. Therefore, a leakage current is generated from the Schottky junction interface when the reverse voltage is applied. The present invention has been made in view of the above problems, and an object thereof is to provide a silicon carbide Schottky diode capable of reducing a leakage current when a reverse voltage is applied and a method for manufacturing the same, without using ion implantation. To do.
【０００４】[0004]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、炭化珪素基板上に設けた炭化珪素エピタ
キシャル層と、エピタキシャル層上に設けたショットキ
ー金属アノード電極と、基板の裏面に設けたカソード電
極とを有し、エピタキシャル層上の、１箇所、あるいは
複数箇所にポリシリコン層を設け、露出されたエピタキ
シャル層とポリシリコン層上にわたってアノード電極を
配置したことを特徴とする。In order to solve the above problems, the present invention provides a silicon carbide epitaxial layer provided on a silicon carbide substrate, a Schottky metal anode electrode provided on the epitaxial layer, and a back surface of the substrate. It is characterized in that it has a cathode electrode provided, a polysilicon layer is provided at one location or a plurality of locations on the epitaxial layer, and an anode electrode is provided over the exposed epitaxial layer and the polysilicon layer.
【０００５】[0005]
【発明の効果】本発明によれば、逆方向電圧印加時にシ
ョットキー接合界面にポリシリコン／炭化珪素ヘテロ接
合部から空乏層を伸ばして、ショットキー接合界面の電
界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減
することができる。According to the present invention, when a reverse voltage is applied, a depletion layer is extended from the polysilicon / silicon carbide heterojunction portion to the Schottky junction interface to relax the electric field strength at the Schottky junction interface, thereby reducing the reverse voltage. It is possible to reduce the leakage current during application.
【０００６】[0006]
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
実施の形態１
以下、本発明の実施の形態１について図面を用いて説明
する。図１は、本実施の形態１の炭化珪素ショットキー
ダイオードの断面図である。１はｎ＋型炭化珪素単結晶
基板、２はｎ＋型炭化珪素単結晶基板１の上面に設けた
ｎ−型炭化珪素エピタキシャル層、３はｎ−型炭化珪素
エピタキシャル層２の上面に所定の間隔をおいて設けた
ポリシリコン層、４は露出されたｎ−型炭化珪素エピタ
キシャル層２とポリシリコン層３の上面にわたって設け
たショットキー金属からなるアノード電極、５はｎ＋型
炭化珪素単結晶基板の裏面に設けたカソード電極であ
る。本実施の形態１の炭化珪素ショットキーダイオード
では、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よ
りも不純物濃度が低いｎ−型炭化珪素エピタキシャル層
２が積層されている。その上面に、所定の間隔をおいて
ポリシリコン層３が形成されている。露出したｎ−型エ
ピ層２とポリシリコン層３の上面にはショットキー電極
４が形成されている。ｎ＋型炭化珪素単結晶基板１の裏
面にはカソード電極５が形成されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. In the drawings described below, components having the same function are designated by the same reference numeral, and repeated description thereof will be omitted. Embodiment 1 Hereinafter, Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a silicon carbide Schottky diode according to the first embodiment. 1 is an n + -type silicon carbide single crystal substrate, 2 is an n − -type silicon carbide epitaxial layer provided on the upper surface of the n + -type silicon carbide single crystal substrate, 3 is a predetermined surface on the n − -type silicon carbide epitaxial layer 2. Spaced polysilicon layers, 4 are anode electrodes made of Schottky metal provided over the exposed upper surfaces of the n − type silicon carbide epitaxial layer 2 and the polysilicon layer 3, and 5 are n + type silicon carbide single crystals. It is a cathode electrode provided on the back surface of the substrate. In the silicon carbide Schottky diode of the first embodiment, n − type silicon carbide epitaxial layer 2 having an impurity concentration lower than that of substrate 1 is stacked on the upper surface of n + type silicon carbide single crystal substrate 1. Polysilicon layer 3 is formed on the upper surface thereof at a predetermined interval. A Schottky electrode 4 is formed on the exposed upper surfaces of the n − type epitaxial layer 2 and the polysilicon layer 3. A cathode electrode 5 is formed on the back surface of the n + type silicon carbide single crystal substrate 1.
【０００７】すなわち、本実施の形態１は、ｎ＋型炭化
珪素単結晶基板１の上面に設けたｎ −型炭化珪素エピタ
キシャル層２と、ｎ−型炭化珪素エピタキシャル層２の
上面に設けたショットキー金属からなるアノード電極
（ショットキー電極）４と、ｎ ＋型炭化珪素単結晶基板
１に接するように形成されたカソード電極５とを有する
炭化珪素ショットキーダイオードにおいて、ｎ−型炭化
珪素エピタキシャル層２の上面の、１箇所、あるいは複
数箇所にポリシリコン層３を設け、露出されたｎ −型炭
化珪素エピタキシャル層２とポリシリコン層３の上面に
わたってアノード電極４を配置したものである。この構
成により、ｎ−型炭化珪素エピタキシャル層２とアノー
ド電極４とのショットキー接合界面の周囲に、ポリシリ
コン／炭化珪素ヘテロ接合（ポリシリコン層３からなる
電界緩和層（電界シールド層））を設け、逆方向電圧印
加時にショットキー接合界面にポリシリコン／炭化珪素
ヘテロ接合部から空乏層を伸ばして、ショットキー接合
界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電
流を低減することができる。従来の構造と異なり、イオ
ン注入を用いずに作製可能なので、前記のイオン注入に
起因する格子欠陥の発生および熱処理によるエピタキシ
ャル層表面の荒れの問題は発生しない。なお、ｎ−型炭
化珪素エピタキシャル層２の上面の、１箇所、あるいは
複数箇所にポリシリコン層３を設けるのは、逆方向電圧
印加時に、ポリシリコン層３／ｎ−型炭化珪素エピタキ
シャル層２との接合部から空乏層を伸ばして、ｎ−型炭
化珪素エピタキシャル層２とアノード電極４とのショッ
トキー接合界面の電界強度を緩和させ、漏れ電流を効果
的に低減するためである。また、ポリシリコン層３の仕
事関数が、アノード電極４を構成するショットキー金属
の仕事関数に比べ大きい。この構成により、固有の仕事
関数を持つ従来の金属と異なり、ポリシリコン層の場
合、不純物濃度を変えることで任意に仕事関数を変える
ことができる、すなわち、バリアハイトを制御できると
いう利点がある。よって、ポリシリコンの仕事関数をシ
ョットキー金属の仕事関数より大きくしておけば、ポリ
シリコン層から空乏層を伸ばして、ショットキー接合界
面の電界強度を緩和させることができる。図２は、図１
の要部（１個のポリシリコン層３とその上に形成された
アノード電極４）の拡大図である。That is, in the first embodiment, n+Type carbonization
N provided on the upper surface of the silicon single crystal substrate 1 −Type silicon carbide epitaxy
Axial layer 2 and n−Type silicon carbide epitaxial layer 2
Anode electrode made of Schottky metal provided on the top surface
(Schottky electrode) 4, n +Type silicon carbide single crystal substrate
1 and a cathode electrode 5 formed so as to be in contact with
In a silicon carbide Schottky diode, n−Type carbonization
On the upper surface of the silicon epitaxial layer 2, at one place or at a plurality of places.
The polysilicon layer 3 is provided at several places and the exposed n −Type charcoal
On the upper surface of the silicon oxide epitaxial layer 2 and the polysilicon layer 3
The anode electrode 4 is arranged over the entire length. This structure
N by−Type silicon carbide epitaxial layer 2 and anod
Around the Schottky junction interface with the electrode 4
Con / silicon carbide heterojunction (consisting of polysilicon layer 3
An electric field relaxation layer (electric field shield layer) is provided and a reverse voltage is applied.
Adds polysilicon / silicon carbide to the Schottky junction interface
Extend the depletion layer from the heterojunction to form a Schottky junction
The electric field strength at the interface is relaxed, and leakage current is applied when a reverse voltage is applied.
The flow can be reduced. Unlike the conventional structure,
Since it can be manufactured without using ion implantation,
Occurrence of lattice defects and epitaxy due to heat treatment
There is no problem of rough surface. Note that n−Type charcoal
At one place on the upper surface of the silicon oxide epitaxial layer 2, or
It is necessary to provide the polysilicon layer 3 at a plurality of locations because the reverse voltage is applied.
When applied, polysilicon layer 3 / n−Type silicon carbide epitaxy
The depletion layer is extended from the junction with the Charl layer 2,−Type charcoal
The silicon nitride epitaxial layer 2 and the anode electrode 4 are
The leakage current is effective by relaxing the electric field strength at the Toky junction interface.
This is for the purpose of reduction. In addition, the polysilicon layer 3
Schottky metal whose function is the anode electrode 4
Is larger than the work function of. This configuration allows for unique work
Unlike conventional metals that have a function,
The work function by changing the impurity concentration.
That is, you can control the barrier height
There is an advantage to say. Therefore, the work function of polysilicon is
If you make it larger than the work function of Yottky metal,
Extending the depletion layer from the silicon layer, the Schottky junction boundary
The electric field strength on the surface can be relaxed. 2 is shown in FIG.
Main part (one polysilicon layer 3 and formed on it)
It is an enlarged view of an anode electrode 4).
【０００８】図２に示すように、アノード電極４の最外
周部は、ポリシリコン層３上で終端されている。逆方向
電圧印加時に最も電界が集中し易い箇所は、アノード電
極の周辺部である。このため、この領域がショットキー
金属の場合、バリアハイトが低下し、漏れ電流が発生す
る。この構成によれば、アノード電極の周辺をポリシリ
コン層上で終端することで、アノード電極周辺における
電界集中を緩和することができる。As shown in FIG. 2, the outermost peripheral portion of the anode electrode 4 is terminated on the polysilicon layer 3. The area where the electric field is most likely to be concentrated when the reverse voltage is applied is the peripheral portion of the anode electrode. For this reason, if this region is made of Schottky metal, the barrier height is lowered and leakage current is generated. According to this structure, by terminating the periphery of the anode electrode on the polysilicon layer, it is possible to relax the electric field concentration around the anode electrode.
【０００９】次に、この炭化珪素ショットキーダイオー
ドの製造工程について、図３（ａ）〜（ｅ）を用いて説
明する。まず、図３（ａ）に示すように、ｎ＋型炭化珪
素単結晶基板１の上面に、基板１よりも不純物濃度が低
いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１
０μｍエピタキシャル成長させる。次に、図３（ｂ）に
示すように、ｎ−型炭化珪素エピタキシャル層２上に、
ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積した後
に、ＰＯＣｌ３雰囲気中にて７００℃、２０分の熱処理
を行い、ポリシリコン層３中に燐を拡散させる。その
後、窒素雰囲気中で１０００℃、１分間の熱処理を行
い、ポリシリコン層３／ｎ −型炭化珪素エピタキシャル
層２の界面の構造を緻密にする。次に、フォトリソグラ
フィとエッチングによりポリシリコン層３をパターニン
グし、図３（ｃ）に示すような、所定の間隔を有するポ
リシリコン層３を形成する。次に、図３（ｄ）に示すよ
うに、露出したｎ−型炭化珪素エピタキシャル層２上と
ポリシリコン層３上に、ショットキーからなるアノード
電極４として、チタン膜をスパッタ法により成膜する。
次に、図３（ｅ）に示すように、アノード電極４の周囲
がポリシリコン層３で終端されるように、フォトリソグ
ラフィとエッチングによりチタン膜をパターニングす
る。その後、ｎ＋型炭化珪素単結晶基板１の裏面にスパ
ッタ法により、チタン膜、アルミニウム膜の順に成膜し
てカソード電極５を形成し、炭化珪素ショットキーダイ
オードを完成させる。Next, this silicon carbide Schottky diode
The manufacturing process of the cable is explained using FIGS. 3 (a) to 3 (e).
Reveal First, as shown in FIG.+Type silicon carbide
The impurity concentration on the upper surface of the single crystal substrate 1 is lower than that of the substrate 1.
I n−The silicon carbide epitaxial layer 2 has, for example, a thickness of 1
Epitaxial growth is performed to 0 μm. Next, in FIG.
As shown, n−On the silicon carbide epitaxial layer 2 of
After depositing the polysilicon layer 3 by the LP-CVD method
To POClThreeHeat treatment at 700 ° C for 20 minutes in the atmosphere
Then, phosphorus is diffused in the polysilicon layer 3. That
Then, heat treatment at 1000 ° C for 1 minute in a nitrogen atmosphere.
Polysilicon layer 3 / n −Type silicon carbide epitaxial
The interface structure of layer 2 is made fine. Next, photolithography
The polysilicon layer 3 is patterned by etching and etching.
As shown in Fig. 3 (c).
A silicon layer 3 is formed. Next, as shown in FIG.
Sea urchin n exposed−On the silicon carbide epitaxial layer 2
Schottky anode on polysilicon layer 3
A titanium film is formed as the electrode 4 by a sputtering method.
Next, as shown in FIG.
Photolithography, so that the
Pattern the titanium film by roughing and etching
It Then n+Type silicon carbide single crystal substrate 1
A titanium film and an aluminum film in this order by the sputtering method.
To form the cathode electrode 5, and a silicon carbide Schottky die
Complete the Aether.
【００１０】すなわち、本実施の形態１におけるこの製
造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型
炭化珪素エピタキシャル層２を形成する工程と、ｎ−型
炭化珪素エピタキシャル層２の上面の、１箇所、あるい
は複数箇所にポリシリコン層３を形成する工程と、ポリ
シリコン層３に不純物をドーピングする工程と、露出さ
れたｎ−型炭化珪素エピタキシャル層２とポリシリコン
層３の上面にわたってショットキー金属からなるアノー
ド電極４を形成する工程と、ｎ＋型炭化珪素単結晶基板
１に接するようにカソード電極５を形成する工程とを有
する。このようにして製造した炭化珪素ショットキーダ
イオードは、逆方向電圧印加時にショットキー接合界面
に設けられたポリシリコン／炭化珪素ヘテロ接合部から
空乏層を伸ばして、ショットキー接合界面の電界強度を
緩和することができ、逆方向電圧印加時の漏れ電流を低
減することができる。また、電界が最も集中し易いアノ
ード電極４の周辺も、ポリシリコン層３で終端されてい
るため、ショットキー電極のバリアハイト低下を抑制で
きる。また、この製造方法は、ポリシリコン層３を形成
する工程と、ショットキー金属からなるアノード電極４
を形成する工程との間に、１３００℃以下の熱処理を行
う工程（前記の窒素雰囲気中で１０００℃、１分間の熱
処理）を有する。このように、ポリシリコン層を堆積し
た後で、かつ、ショットキー電極の形成前に、１３００
℃以下の温度で熱処理を行うと、ポリシリコン／炭化珪
素エピタキシャル層界面構造が緻密になり、より良好な
ヘテロ接合を形成することができる。また、ショットキ
ー電極形成前に熱処理を行うので、金属と炭化珪素の反
応（シリサイド化、カーバイド化）が生じるのを防止で
きる。That is, this manufacturing method in the first embodiment includes a step of forming n − type silicon carbide epitaxial layer 2 on the upper surface of n + type silicon carbide single crystal substrate 1, and an n − type silicon carbide epitaxial layer 2. Of the polysilicon layer 3 at one or more locations on the upper surface of the substrate, a step of doping the polysilicon layer 3 with impurities, and a step of exposing the exposed n − -type silicon carbide epitaxial layer 2 and the polysilicon layer 3. There is a step of forming an anode electrode 4 made of a Schottky metal over the upper surface and a step of forming a cathode electrode 5 so as to be in contact with the n + type silicon carbide single crystal substrate 1. The silicon carbide Schottky diode manufactured in this manner relaxes the electric field strength at the Schottky junction interface by extending the depletion layer from the polysilicon / silicon carbide heterojunction portion provided at the Schottky junction interface when a reverse voltage is applied. It is possible to reduce the leakage current when the reverse voltage is applied. Further, since the periphery of the anode electrode 4 where the electric field is most likely to be concentrated is also terminated by the polysilicon layer 3, it is possible to suppress a decrease in the barrier height of the Schottky electrode. In addition, this manufacturing method includes the step of forming the polysilicon layer 3 and the anode electrode 4 made of Schottky metal.
And a step of forming a heat treatment at 1300 ° C. or lower (heat treatment at 1000 ° C. for 1 minute in the nitrogen atmosphere). Thus, after depositing the polysilicon layer and before forming the Schottky electrode, 1300
When the heat treatment is performed at a temperature equal to or lower than 0 ° C., the interface structure of the polysilicon / silicon carbide epitaxial layer becomes dense and a better heterojunction can be formed. Further, since the heat treatment is performed before forming the Schottky electrode, it is possible to prevent the reaction between the metal and silicon carbide (silicidation, carbide formation).
【００１１】実施の形態２
以下、本発明の実施の形態２について図面を用いて説明
する。Second Embodiment Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
【００１２】図４は、本実施の形態２の炭化珪素ショッ
トキーダイオードの断面図である。ｎ＋型炭化珪素単結
晶基板１の上面に、基板１よりも不純物濃度が低いｎ−
型炭化珪素エピタキシャル層２が積層されている。その
上面に、所定の間隔をおいてトレンチ６が形成されてい
る。トレンチ６の内部には、ポリシリコン層３が形成さ
れている。露出したｎ−型炭化珪素エピタキシャル層２
とポリシリコン層３の上面には、ショットキー金属から
なるアノード電極４が形成されている。ｎ＋型炭化珪素
単結晶基板１の裏面には、カソード電極５が形成されて
いる。FIG. 4 is a sectional view of a silicon carbide Schottky diode according to the second embodiment. On the upper surface of the n + -type silicon carbide single crystal substrate 1, n − having a lower impurity concentration than the substrate 1 is formed.
The silicon carbide epitaxial layer 2 is laminated. Trench 6 is formed on the upper surface thereof at a predetermined interval. Inside the trench 6, the polysilicon layer 3 is formed. Exposed n − type silicon carbide epitaxial layer 2
An anode electrode 4 made of Schottky metal is formed on the upper surface of the polysilicon layer 3. A cathode electrode 5 is formed on the back surface of the n + -type silicon carbide single crystal substrate 1.
【００１３】すなわち、本実施の形態２は、ｎ＋型炭化
珪素単結晶基板１の上面に設けたｎ −型炭化珪素エピタ
キシャル層２と、ｎ−型炭化珪素エピタキシャル層２の
上面に設けたショットキー金属からなるアノード電極４
と、ｎ＋型炭化珪素単結晶基板１に接するように形成さ
れたカソード電極５とを有する炭化珪素ショットキーダ
イオードにおいて、ｎ−型炭化珪素エピタキシャル層２
の上面の、１箇所、あるいは複数箇所にトレンチ６を設
け、トレンチ６の内部にポリシリコン層３を設け、露出
されたｎ−型炭化珪素エピタキシャル層２とポリシリコ
ン層３の上面にわたってアノード電極４を配置したもの
である。このように、所定の間隔をおいてエピタキシャ
ル層にトレンチ６を形成し、トレンチ６の内部にポリシ
リコン層３からなる電界緩和層を形成するため、ｎ−型
炭化珪素エピタキシャル層に電界緩和層が埋め込まれた
状態になる。したがって、オフ性が向上し、逆方向電圧
印加時の漏れ電流をさらに低減することができる。That is, in the second embodiment, n+Type carbonization
N provided on the upper surface of the silicon single crystal substrate 1 −Type silicon carbide epitaxy
Axial layer 2 and n−Type silicon carbide epitaxial layer 2
Anode electrode 4 made of Schottky metal provided on the upper surface
And n+Type silicon carbide single crystal substrate 1
Carbide Schottkyda having a cathode electrode 5
In iodine, n−Type silicon carbide epitaxial layer 2
The trench 6 is provided at one or more locations on the upper surface of the
Exposing the polysilicon layer 3 inside the trench 6 and exposing
N−-Type Silicon Carbide Epitaxial Layer 2 and Polysilicon
In which the anode electrode 4 is arranged over the upper surface of the cathode layer 3.
Is. In this way, the epitaxy
Trench 6 is formed in the trench layer.
In order to form the electric field relaxation layer composed of the recon layer 3,−Type
An electric field relaxation layer was embedded in the silicon carbide epitaxial layer
It becomes a state. Therefore, the off property is improved and the reverse voltage is increased.
The leakage current at the time of application can be further reduced.
【００１４】次に、この炭化珪素ショットキーダイオー
ドの製造工程について、図５（ａ）〜（ｇ）を用いて説
明する。まず、図５（ａ）に示すように、ｎ＋型炭化珪
素単結晶基板１の上面に、基板１よりも不純物濃度が低
いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１
０μｍエピタキシャル成長させる。次に、図５（ｂ）に
示すように、ｎ−型炭化珪素エピタキシャル層２上に、
ＣＶＤ法により酸化膜７を堆積する。その後、酸化膜７
をフォトレジストとエッチングによりパターニングし、
マスク材を形成する。次に、この酸化膜７をマスク材と
して、ｎ−型炭化珪素エピタキシャル層２をエッチング
し、図５（ｃ）に示すように、所定の間隔をおいたトレ
ンチ６を少なくとも２箇所に形成する。Next, the manufacturing process of this silicon carbide Schottky diode will be described with reference to FIGS. First, as shown in FIG. 5A, an n − -type silicon carbide epitaxial layer 2 having an impurity concentration lower than that of the substrate 1 is formed on the upper surface of the n + -type silicon carbide single crystal substrate 1, for example, with a thickness of 1.
Epitaxial growth is performed to 0 μm. Next, as shown in FIG. 5B, on the n − type silicon carbide epitaxial layer 2,
The oxide film 7 is deposited by the CVD method. After that, oxide film 7
Is patterned by photoresist and etching,
A mask material is formed. Next, using the oxide film 7 as a mask material, the n − -type silicon carbide epitaxial layer 2 is etched to form trenches 6 at predetermined positions at least two places as shown in FIG. 5C.
【００１５】次に、図５（ｄ）に示すように、ｎ−型炭
化珪素エピタキシャル層２上、およびトレンチ６の領域
全面に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積
する。その後、ＰＯＣｌ３雰囲気中にて、７００℃、２
０分の熱処理を行い、ポリシリコン層３中に燐を拡散さ
せる。その後、窒素雰囲気中で、１０００℃、１分間の
熱処理を行い、ポリシリコン層３／ｎ−型炭化珪素エピ
タキシャル層２の界面の構造を緻密にする。Next, as shown in FIG. 5D, a polysilicon layer 3 is deposited on the n -- type silicon carbide epitaxial layer 2 and on the entire surface of the trench 6 by LP-CVD. Then, in a POCl 3 atmosphere, 700 ° C., 2
A heat treatment is performed for 0 minutes to diffuse phosphorus into the polysilicon layer 3. Then, heat treatment is performed at 1000 ° C. for 1 minute in a nitrogen atmosphere to make the structure of the interface of the polysilicon layer 3 / n − type silicon carbide epitaxial layer 2 dense.
【００１６】次に、フォトリソグラフィとエッチングに
よりポリシリコン層３をパターニングし、図５（ｅ）に
示すような、所定の間隔をおいて形成されたトレンチ６
の内部にポリシリコン層３の一部が充填された構造を形
成する。Next, the polysilicon layer 3 is patterned by photolithography and etching to form trenches 6 formed at predetermined intervals as shown in FIG. 5 (e).
A structure in which a part of the polysilicon layer 3 is filled inside is formed.
【００１７】次に、図５（ｆ）に示すように、露出した
ｎ−型炭化珪素エピタキシャル層２上とポリシリコン層
３上に、ショットキー金属からなるアノード電極４とし
てチタン膜をスパッタ法により成膜する。Next, as shown in FIG. 5 (f), a titanium film is formed as an anode electrode 4 made of Schottky metal on the exposed n -- type silicon carbide epitaxial layer 2 and the polysilicon layer 3 by the sputtering method. Form a film.
【００１８】次に、図５（ｇ）に示すように、アノード
電極４の周囲が、ポリシリコン層３で終端されるよう
に、フォトリソグラフィとエッチングによりチタン膜を
パターニングする。その後、ｎ＋型炭化珪素単結晶基板
１の裏面に、スパッタ法により、チタン膜、アルミニウ
ム膜の順に成膜してカソード電極５を形成し、炭化珪素
ショットキーダイオードを完成させる。Next, as shown in FIG. 5G, the titanium film is patterned by photolithography and etching so that the periphery of the anode electrode 4 is terminated by the polysilicon layer 3. Then, a titanium film and an aluminum film are sequentially formed on the back surface of the n + -type silicon carbide single crystal substrate 1 by a sputtering method to form the cathode electrode 5, and the silicon carbide Schottky diode is completed.
【００１９】すなわち、本実施の形態２におけるこの製
造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型
炭化珪素エピタキシャル層２を形成する工程と、ｎ−型
炭化珪素エピタキシャル層２の上面の、１箇所、あるい
は複数箇所にトレンチ６を形成する工程と、トレンチ６
の内部にポリシリコン層３を形成する工程と、ポリシリ
コン層３に不純物をドーピングする工程と、露出された
ｎ−型炭化珪素エピタキシャル層２とポリシリコン層３
の上面にわたってショットキー金属からなるアノード電
極４を形成する工程と、ｎ＋型炭化珪素単結晶基板１に
接するようにカソード電極５を形成する工程とを有す
る。このようにして製造した炭化珪素ショットキーダイ
オードは、所定の間隔をおいてｎ−型炭化珪素エピタキ
シャル層２にトレンチ６を形成し、そのトレンチ６内部
にポリシリコン層３を形成しているので、ｎ−型炭化珪
素エピタキシャル層２に電界緩和層が埋め込まれた状態
になり、逆方向電圧印加時のオフ性が向上し、漏れ電流
をさらに低減することができる。
実施の形態３
以下、本発明の実施の形態３について図面を用いて説明
する。図６は、本実施の形態３の炭化珪素ショットキー
ダイオードの断面図である。ｎ＋型炭化珪素基板１の上
面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エ
ピタキシャル層２が積層されている。その上面に所定の
間隔をおいてポリシリコン層３が形成されている。ポリ
シリコン層３の表面は酸化膜８で覆われている。ショッ
トキー金属からなるアノード電極４が、露出したｎ−型
炭化珪素エピタキシャル層２とは接するように、かつ、
ポリシリコン層３とは酸化膜８を介して絶縁されるよう
に形成されている。ｎ＋型炭化珪素基板１の裏面には、
カソード電極５が形成されている。すなわち、ｎ−型炭
化珪素エピタキシャル層２の上面に、１箇所、あるいは
複数箇所設けられたポリシリコン層３の少なくとも１箇
所以上が、絶縁膜である例えば酸化膜８を介してアノー
ド電極４と絶縁されている。That is, according to the manufacturing method of the second embodiment, the step of forming n − type silicon carbide epitaxial layer 2 on the upper surface of n + type silicon carbide single crystal substrate 1 and the n − type silicon carbide epitaxial layer 2 are performed. Forming a trench 6 at one location or a plurality of locations on the upper surface of the
A step of forming a polysilicon layer 3 inside, a step of doping the polysilicon layer 3 with impurities, an exposed n − -type silicon carbide epitaxial layer 2 and a polysilicon layer 3
The step of forming the anode electrode 4 made of Schottky metal over the upper surface of the above, and the step of forming the cathode electrode 5 in contact with the n + -type silicon carbide single crystal substrate 1. In the silicon carbide Schottky diode manufactured as described above, the trench 6 is formed in the n − type silicon carbide epitaxial layer 2 at a predetermined interval, and the polysilicon layer 3 is formed inside the trench 6. The electric field relaxation layer is embedded in the n − -type silicon carbide epitaxial layer 2, the off property at the time of applying a reverse voltage is improved, and the leakage current can be further reduced. Third Embodiment Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a sectional view of a silicon carbide Schottky diode according to the third embodiment. On the upper surface of n + type silicon carbide substrate 1, n − type silicon carbide epitaxial layer 2 having an impurity concentration lower than that of substrate 1 is laminated. Polysilicon layer 3 is formed on the upper surface thereof at a predetermined interval. The surface of the polysilicon layer 3 is covered with an oxide film 8. The anode electrode 4 made of Schottky metal is in contact with the exposed n − -type silicon carbide epitaxial layer 2, and
It is formed so as to be insulated from the polysilicon layer 3 through the oxide film 8. On the back surface of the n + type silicon carbide substrate 1,
The cathode electrode 5 is formed. That is, at least one location of the polysilicon layer 3 provided at one location or at a plurality of locations on the upper surface of the n − type silicon carbide epitaxial layer 2 is insulated from the anode electrode 4 via the oxide film 8 which is an insulation film. Has been done.
【００２０】図６に示した構造では、アノード電極４と
ポリシリコン層３は、全て酸化膜８によって絶縁されて
いるが、図７に示すように一部のポリシリコン層３上に
酸化膜８が形成され、この一部のポリシリコン層３とア
ノード電極４とが絶縁されていてもよい。In the structure shown in FIG. 6, the anode electrode 4 and the polysilicon layer 3 are all insulated by the oxide film 8, but as shown in FIG. 7, the oxide film 8 is partially formed on the polysilicon layer 3. May be formed, and this part of the polysilicon layer 3 and the anode electrode 4 may be insulated.
【００２１】この構成では、所定の間隔をおいてポリシ
リコン層３が配置されているため、逆方向電圧印加時に
は、アノード電極４とｎ−型炭化珪素エピタキシャル層
２とのショットキー接合界面の電界強度を緩和させ、漏
れ電流を効果的に低減できることに加えて、アノード電
極４とポリシリコン層３は酸化膜８等の絶縁膜を介して
絶縁されているため、アノード電極４とポリシリコン層
３との間で漏れ電流を防止することができ、逆方向電圧
印加時の漏れ電流を、より低減することができる。すな
わち、オフ性がより向上する。In this structure, since the polysilicon layer 3 is arranged at a predetermined interval, the electric field at the Schottky junction interface between the anode electrode 4 and the n -- type silicon carbide epitaxial layer 2 is applied when a reverse voltage is applied. In addition to relaxing the strength and effectively reducing the leakage current, the anode electrode 4 and the polysilicon layer 3 are insulated via the insulating film such as the oxide film 8, so that the anode electrode 4 and the polysilicon layer 3 are insulated. It is possible to prevent a leakage current between and between, and it is possible to further reduce a leakage current when a reverse voltage is applied. That is, the off property is further improved.
【００２２】また、逆方向電圧印加時には、ポリシリコ
ン／炭化珪素ヘテロ接合界面のポリシリコン層３側に蓄
積された伝導電子が電界をシールドするため、ポリシリ
コン層３側には電界がほとんど及ばない。すなわち、逆
方向電圧のほとんどが、ポリシリコン／炭化珪素ヘテロ
接合界面とカソード電極５との間にかかることになる。
そのため、逆方向電圧印加時にも、酸化膜８等の絶縁膜
の絶縁破壊が生じない。したがって、ポリシリコン層３
とアノード電極４との間は絶縁が保持された状態にな
る。この状態において、ポリシリコン層３の電位はアノ
ード電極４の電位とほぼ同電位に固定されているため、
アノード電極４とポリシリコン層３を酸化膜８等の絶縁
膜で絶縁した状態にしても、絶縁していない場合と同様
の逆方向耐圧を得ることができる。When a reverse voltage is applied, the conduction electrons accumulated on the polysilicon layer 3 side of the polysilicon / silicon carbide heterojunction interface shield the electric field, so that the electric field hardly reaches the polysilicon layer 3 side. . That is, most of the reverse voltage is applied between the polysilicon / silicon carbide heterojunction interface and the cathode electrode 5.
Therefore, the dielectric breakdown of the insulating film such as the oxide film 8 does not occur even when the reverse voltage is applied. Therefore, the polysilicon layer 3
The insulation between the anode and the anode electrode 4 is maintained. In this state, the potential of the polysilicon layer 3 is fixed at substantially the same potential as the potential of the anode electrode 4,
Even when the anode electrode 4 and the polysilicon layer 3 are insulated by an insulating film such as the oxide film 8, the same reverse breakdown voltage as in the case where they are not insulated can be obtained.
【００２３】次に、本実施の形態３の図６に示した炭化
珪素ショットキーダイオードの製造工程について、図８
（ａ）〜(ｄ)および図９（ｅ）、（ｆ）を用いて説明す
る。Next, the manufacturing process of the silicon carbide Schottky diode shown in FIG. 6 of the third embodiment will be described with reference to FIG.
This will be described with reference to (a) to (d) and FIGS. 9 (e) and 9 (f).
【００２４】まず、図８（ａ）に示すように、ｎ＋型炭
化珪素基板１の上面に、基板１よりも濃度が低い不純物
濃度を有するｎ−型炭化珪素エピタキシャル層２を厚さ
例えば１０μｍエピタキシャル成長させる。First, as shown in FIG. 8A, an n − type silicon carbide epitaxial layer 2 having an impurity concentration lower than that of the substrate 1 is formed on the upper surface of the n + type silicon carbide substrate 1 to a thickness of, for example, 10 μm. Epitaxially grow.
【００２５】次に、図８（ｂ）に示すように、ｎ−型エ
ピタキシャル層２上に、ＬＰ―ＣＶＤ法によりポリシリ
コン層３を堆積した後に、ＰＯＣｌ３雰囲気中にて７０
０℃、２０分の熱処理を行い、ポリシリコン層３中に燐
を拡散させる。その後、窒素雰囲気中で１０００℃、１
分間の熱処理を行い、ポリシリコン層３／ｎ−型エピタ
キシャル層２界面の構造を緻密にする。Next, as shown in FIG. 8B, a polysilicon layer 3 is deposited on the n − type epitaxial layer 2 by the LP-CVD method, and then 70 in a POCl 3 atmosphere.
A heat treatment is performed at 0 ° C. for 20 minutes to diffuse phosphorus into the polysilicon layer 3. Then, in a nitrogen atmosphere, 1000 ° C., 1
Heat treatment is performed for a minute to make the structure of the interface of the polysilicon layer 3 / n − type epitaxial layer 2 dense.
【００２６】次に、フォトリソグラフィとエッチングを
用いて、ポリシリコン層３をパターンニングし、図８
(ｃ)に示すような、所定の間隔を有するポリシリコン層
３を形成する。Next, the polysilicon layer 3 is patterned by using photolithography and etching, and FIG.
A polysilicon layer 3 having a predetermined interval is formed as shown in FIG.
【００２７】次に、水蒸気分圧１．０の酸化雰囲気中に
て熱酸化を行い、図８（ｄ）に示すように、ポリシリコ
ン層３の表面に酸化膜８を形成する。この際、露出した
炭化珪素エピタキシャル層２は酸化されずに、ポリシリ
コン層３のみが酸化されるため、自己整合的にポリシリ
コン層３の表面のみに酸化膜を形成することができる。Next, thermal oxidation is performed in an oxidizing atmosphere having a water vapor partial pressure of 1.0 to form an oxide film 8 on the surface of the polysilicon layer 3 as shown in FIG. 8 (d). At this time, the exposed silicon carbide epitaxial layer 2 is not oxidized, but only the polysilicon layer 3 is oxidized. Therefore, an oxide film can be formed only on the surface of the polysilicon layer 3 in a self-aligned manner.
【００２８】次に、図９（ｅ）に示すように、露出した
ｎ−型炭化珪素エピタキシャル層２とは接するように、
且つポリシリコン層３とは酸化膜６を介して絶縁される
ように、ショットキー金属としてスパッタ法によりチタ
ン、アルミニウムの順に成膜して、アノード電極４を形
成する。Next, as shown in FIG. 9 (e), the exposed n -- type silicon carbide epitaxial layer 2 is contacted with
Further, titanium and aluminum are sequentially formed as a Schottky metal by a sputtering method so as to be insulated from the polysilicon layer 3 through the oxide film 6, thereby forming the anode electrode 4.
【００２９】次に、図９（ｆ）に示すように、アノード
電極４の周囲がポリシリコン層３で終端されるように、
フォトリソグラフィとエッチングにより、チタン、アル
ミニウムからなるアノード電極４をパターニングする。
その後、ｎ＋型炭化珪素基板１の裏面にスパッタ法によ
り、チタン、アルミニウムの順に成膜してカソード電極
５を形成し、炭化珪素ショットキーダイオードを完成さ
せる。Next, as shown in FIG. 9F, the periphery of the anode electrode 4 is terminated by the polysilicon layer 3.
The anode electrode 4 made of titanium or aluminum is patterned by photolithography and etching.
Then, titanium and aluminum are deposited in this order on the back surface of n + type silicon carbide substrate 1 by sputtering to form cathode electrode 5, and the silicon carbide Schottky diode is completed.
【００３０】このようにして製造した炭化珪素ショット
キーダイオードは、逆方向耐圧印加時にアノード電極の
外周部におけるショットキー接合界面のバリアハイト低
下による漏れ電流を低減できる効果に加えて、ポリシリ
コン層３とアノード電極４が絶縁されているため、アノ
ード電極４とポリシリコン層３との間で漏れ電流を防止
することができ、逆方向電圧印加時のオフ性をより向上
することができる。上記のような絶縁膜、例えば酸化膜
８を形成する工程を有する製造方法によれば、上記のよ
うな効果を有する炭化珪素ショットキーダイオードを製
造することができる。The silicon carbide Schottky diode manufactured in this manner has the effect of reducing the leakage current due to the reduction of the barrier height at the Schottky junction interface at the outer peripheral portion of the anode electrode when the reverse breakdown voltage is applied, and in addition to the polysilicon layer 3 Since the anode electrode 4 is insulated, a leak current can be prevented between the anode electrode 4 and the polysilicon layer 3, and the off property when a reverse voltage is applied can be further improved. According to the manufacturing method including the step of forming the above-described insulating film, for example, oxide film 8, it is possible to manufacture the silicon carbide Schottky diode having the above-described effects.
【００３１】また、アノード電極４とポリシリコン層３
を絶縁する絶縁膜として、水蒸気分圧１．０の酸化雰囲
気中でポリシリコン層３を熱酸化することにより形成し
た酸化膜８を用いると、露出したｎ−型炭化珪素エピタ
キシャル層２は酸化されずに、ポリシリコン層３のみが
酸化されるため、自己整合的にポリシリコン層３の表面
のみに酸化膜８を形成することができる。よって、プロ
セスを簡略化できる。Further, the anode electrode 4 and the polysilicon layer 3
When the oxide film 8 formed by thermally oxidizing the polysilicon layer 3 in an oxidizing atmosphere having a partial pressure of water vapor of 1.0 is used as an insulating film for insulating the exposed n − -type silicon carbide epitaxial layer 2 is oxidized. Instead, since only the polysilicon layer 3 is oxidized, the oxide film 8 can be formed only on the surface of the polysilicon layer 3 in a self-aligned manner. Therefore, the process can be simplified.
【００３２】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Is.
【図１】本発明の実施の形態１の炭化珪素ショットキー
ダイオードの断面図FIG. 1 is a sectional view of a silicon carbide Schottky diode according to a first embodiment of the present invention.
【図２】図１の要部拡大断面図FIG. 2 is an enlarged cross-sectional view of the main part of FIG.
【図３】本発明の実施の形態１の炭化珪素ショットキー
ダイオードの製造方法を示す工程断面図FIG. 3 is a process sectional view showing the method for manufacturing the silicon carbide Schottky diode according to the first embodiment of the present invention.
【図４】本発明の実施の形態２の炭化珪素ショットキー
ダイオードの断面図FIG. 4 is a sectional view of a silicon carbide Schottky diode according to a second embodiment of the present invention.
【図５】本発明の実施の形態２の炭化珪素ショットキー
ダイオードの製造方法を示す工程断面図FIG. 5 is a process sectional view showing the method of manufacturing the silicon carbide Schottky diode according to the second embodiment of the present invention.
【図６】本発明の実施の形態３の炭化珪素ショットキー
ダイオードの断面図FIG. 6 is a sectional view of a silicon carbide Schottky diode according to a third embodiment of the present invention.
【図７】本発明の実施の形態３の別の構成の炭化珪素シ
ョットキーダイオードの断面図FIG. 7 is a sectional view of a silicon carbide Schottky diode having another structure according to the third embodiment of the present invention.
【図８】本発明の実施の形態３の炭化珪素ショットキー
ダイオードの製造方法を示す工程断面図FIG. 8 is a process sectional view showing a method for manufacturing a silicon carbide Schottky diode according to a third embodiment of the present invention.
【図９】本発明の実施の形態３の炭化珪素ショットキー
ダイオードの製造方法を示す工程断面図FIG. 9 is a process sectional view showing a method of manufacturing a silicon carbide Schottky diode according to a third embodiment of the present invention.
１…ｎ＋型炭化珪素基板、２…ｎ−型炭化珪素エピタキ
シャル層、３…ポリシリコン層、４…ショットキー電
極、５…カソード電極、６…トレンチ、７…酸化膜、８
…酸化膜1 ... n + type silicon carbide substrate, 2 ... n − type silicon carbide epitaxial layer, 3 ... polysilicon layer, 4 ... Schottky electrode, 5 ... cathode electrode, 6 ... trench, 7 ... oxide film, 8
…Oxide film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 佐一郎 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 (72)発明者 星 正勝 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 (72)発明者 クライソン トロンナムチャイ 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 (72)発明者 林 哲也 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 Ｆターム(参考） 4M104 AA03 BB14 BB40 CC03 FF31 GG03 HH18 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Saichiro Kaneko Nissan, Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Nissan Inside the automobile corporation (72) Inventor Masakatsu Hoshi Nissan, Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Nissan Inside the automobile corporation (72) Inventor Claison Tronnam Chai Nissan, Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Nissan Inside the automobile corporation (72) Inventor Tetsuya Hayashi Nissan, Takaracho, Kanagawa-ku, Yokohama-shi, Kanagawa Nissan Inside the automobile corporation F-term (reference) 4M104 AA03 BB14 BB40 CC03 FF31 GG03 HH18
Claims (10)
素エピタキシャル層と、前記エピタキシャル層の上面に
設けたショットキー金属からなるアノード電極と、前記
基板に接するように形成されたカソード電極とを有する
炭化珪素ショットキーダイオードにおいて、 前記エピタキシャル層の上面の、１箇所、あるいは複数
箇所にポリシリコン層を設け、露出された前記エピタキ
シャル層と前記ポリシリコン層の上面にわたって前記ア
ノード電極を配置したことを特徴とする炭化珪素ショッ
トキーダイオード。1. A silicon carbide epitaxial layer provided on the upper surface of a silicon carbide single crystal substrate, an anode electrode made of Schottky metal provided on the upper surface of the epitaxial layer, and a cathode electrode formed in contact with the substrate. In the silicon carbide Schottky diode having, a polysilicon layer is provided at one or a plurality of positions on the upper surface of the epitaxial layer, and the anode electrode is arranged over the exposed upper surface of the epitaxial layer and the polysilicon layer. A silicon carbide Schottky diode.
素エピタキシャル層と、前記エピタキシャル層の上面に
設けたショットキー金属からなるアノード電極と、前記
基板に接するように形成されたカソード電極とを有する
炭化珪素ショットキーダイオードにおいて、 前記エピタキシャル層の上面の、１箇所、あるいは複数
箇所にトレンチを設け、前記トレンチの内部にポリシリ
コン層を設け、露出された前記エピタキシャル層と前記
ポリシリコン層の上面にわたって前記アノード電極を配
置したことを特徴とする炭化珪素ショットキーダイオー
ド。2. A silicon carbide epitaxial layer provided on the upper surface of a silicon carbide single crystal substrate, an anode electrode made of Schottky metal provided on the upper surface of the epitaxial layer, and a cathode electrode formed in contact with the substrate. In the silicon carbide Schottky diode having, a trench is provided at one location or a plurality of locations on the upper surface of the epitaxial layer, a polysilicon layer is provided inside the trench, and the exposed epitaxial layer and the polysilicon layer are A silicon carbide Schottky diode, wherein the anode electrode is arranged over the upper surface.
ョットキー金属の仕事関数に比べ大きいことを特徴とす
る請求項１または２記載の炭化珪素ショットキーダイオ
ード。3. The silicon carbide Schottky diode according to claim 1, wherein the work function of the polysilicon layer is larger than the work function of the Schottky metal.
シリコン層上で終端されていることを特徴とする請求項
１または２記載の炭化珪素ショットキーダイオード。4. A silicon carbide Schottky diode according to claim 1, wherein the outermost peripheral portion of the anode electrode is terminated on the polysilicon layer.
タキシャル層を形成する工程と、前記エピタキシャル層
の上面の、１箇所、あるいは複数箇所にポリシリコン層
を形成する工程と、前記ポリシリコン層に不純物をドー
ピングする工程と、露出された前記エピタキシャル層と
前記ポリシリコン層の上面にわたってショットキー金属
からなるアノード電極を形成する工程と、前記基板に接
するようにカソード電極を形成する工程とを有すること
を特徴とする炭化珪素ショットキーダイオードの製造方
法。5. A step of forming a silicon carbide epitaxial layer on the upper surface of a silicon carbide single crystal substrate, a step of forming a polysilicon layer at one or a plurality of points on the upper surface of the epitaxial layer, and the polysilicon layer. And a step of forming an anode electrode made of Schottky metal over the exposed upper surfaces of the epitaxial layer and the polysilicon layer, and a step of forming a cathode electrode in contact with the substrate. A method of manufacturing a silicon carbide Schottky diode, comprising:
タキシャル層を形成する工程と、前記エピタキシャル層
の上面の、１箇所、あるいは複数箇所にトレンチを形成
する工程と、前記トレンチ内部にポリシリコン層を形成
する工程と、前記ポリシリコン層に不純物をドーピング
する工程と、露出された前記エピタキシャル層と前記ポ
リシリコン層の上面にわたってショットキー金属からな
るアノード電極を形成する工程と、前記基板に接するよ
うにカソード電極を形成する工程とを有することを特徴
とする炭化珪素ショットキーダイオードの製造方法。6. A step of forming a silicon carbide epitaxial layer on the upper surface of a silicon carbide single crystal substrate, a step of forming a trench at one or a plurality of points on the upper surface of the epitaxial layer, and a polysilicon inside the trench. A step of forming a layer, a step of doping the polysilicon layer with impurities, a step of forming an anode electrode made of Schottky metal over the exposed upper surfaces of the epitaxial layer and the polysilicon layer, and contacting the substrate And a step of forming a cathode electrode as described above, the method for manufacturing a silicon carbide Schottky diode.
記ショットキー金属からなるアノード電極を形成する工
程との間に、１３００℃以下の熱処理を行う工程を有す
ることを特徴とする請求項５または６記載の炭化珪素シ
ョットキーダイオードの製造方法。7. A step of performing a heat treatment at 1300 ° C. or lower between the step of forming the polysilicon layer and the step of forming the anode electrode made of the Schottky metal. Alternatively, the method for manufacturing the silicon carbide Schottky diode according to Item 6.
あるいは複数箇所設けられた前記ポリシリコン層の少な
くとも１箇所以上が、絶縁膜を介してアノード電極と絶
縁されていることを特徴とする請求項１乃至４のいずれ
かに記載の炭化珪素ショットキーダイオード。8. An upper surface of the epitaxial layer is provided with one place,
Alternatively, at least one or more locations of the polysilicon layer provided at a plurality of locations are insulated from the anode electrode through an insulating film, and the silicon carbide Schottky diode according to any one of claims 1 to 4. .
徴とする請求項５乃至７のいずれかに記載の炭化珪素シ
ョットキーダイオードの製造方法。9. The method of manufacturing a silicon carbide Schottky diode according to claim 5, further comprising the step of forming the insulating film.
酸化雰囲気中で前記ポリシリコン層を熱酸化することに
より形成した酸化膜を用いることを特徴とする請求項９
記載の炭化珪素ショットキーダイオードの製造方法。10. The insulating film is an oxide film formed by thermally oxidizing the polysilicon layer in an oxidizing atmosphere with a water vapor partial pressure of 1.0.
A method for manufacturing the described silicon carbide Schottky diode.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002288500A JP3778153B2 (en) | 2002-02-19 | 2002-10-01 | Silicon carbide Schottky diode and manufacturing method thereof |
| US10/368,016 US7183575B2 (en) | 2002-02-19 | 2003-02-19 | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041667 | 2002-02-19 | ||
| JP2002-41667 | 2002-02-19 | ||
| JP2002288500A JP3778153B2 (en) | 2002-02-19 | 2002-10-01 | Silicon carbide Schottky diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318389A true JP2003318389A (en) | 2003-11-07 |
| JP3778153B2 JP3778153B2 (en) | 2006-05-24 |
Family
ID=29551691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002288500A Expired - Lifetime JP3778153B2 (en) | 2002-02-19 | 2002-10-01 | Silicon carbide Schottky diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778153B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436004B2 (en) | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| JP2012129299A (en) * | 2010-12-14 | 2012-07-05 | Nissan Motor Co Ltd | Dissimilar material junction-type diode and method for manufacturing the same |
| JP2013522876A (en) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | Semiconductor device including heterojunction barrier region and manufacturing method thereof |
| JP2014530483A (en) * | 2011-09-09 | 2014-11-17 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | Semiconductor device including non-injection barrier region and method of manufacturing the same |
| US20150179826A1 (en) * | 2013-12-23 | 2015-06-25 | Samsung Electro-Mechanics Co., Ltd. | Diode device and method of manufacturing the same |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| JP2020053681A (en) * | 2018-09-25 | 2020-04-02 | 豊田合成株式会社 | Method for manufacturing semiconductor device |
-
2002
- 2002-10-01 JP JP2002288500A patent/JP3778153B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436004B2 (en) | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| JP2013522876A (en) * | 2010-03-08 | 2013-06-13 | クリー インコーポレイテッド | Semiconductor device including heterojunction barrier region and manufacturing method thereof |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9466674B2 (en) | 2010-03-08 | 2016-10-11 | Cree, Inc. | Semiconductor devices with non-implanted barrier regions and methods of fabricating same |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP2012129299A (en) * | 2010-12-14 | 2012-07-05 | Nissan Motor Co Ltd | Dissimilar material junction-type diode and method for manufacturing the same |
| JP2014530483A (en) * | 2011-09-09 | 2014-11-17 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | Semiconductor device including non-injection barrier region and method of manufacturing the same |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| US20150179826A1 (en) * | 2013-12-23 | 2015-06-25 | Samsung Electro-Mechanics Co., Ltd. | Diode device and method of manufacturing the same |
| JP2020053681A (en) * | 2018-09-25 | 2020-04-02 | 豊田合成株式会社 | Method for manufacturing semiconductor device |
| JP7279587B2 (en) | 2018-09-25 | 2023-05-23 | 豊田合成株式会社 | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3778153B2 (en) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5309058B2 (en) | Trench metal oxide semiconductor device and method of manufacturing termination structure | |
| JP5341373B2 (en) | diode | |
| JP2005532698A (en) | Trench type Schottky barrier diode | |
| CN109742148B (en) | Silicon carbide UMOSFET device and preparation method thereof | |
| JP2007305609A (en) | Semiconductor device | |
| JP2004529506A5 (en) | ||
| JP2003318413A (en) | High breakdown voltage silicon carbide diode and manufacturing method therefor | |
| JP2012129299A (en) | Dissimilar material junction-type diode and method for manufacturing the same | |
| JP2018082050A (en) | Silicon carbide semiconductor element and manufacturing method of the same | |
| JP3966249B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2950025B2 (en) | Insulated gate bipolar transistor | |
| JP2006332199A (en) | SiC SEMICONDUCTOR DEVICE | |
| JP2003318389A (en) | Silicon carbide schottky diode and method for manufacturing the same | |
| JP4942255B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP4730097B2 (en) | Field effect transistor | |
| JP3551251B2 (en) | Insulated gate field effect transistor and method of manufacturing the same | |
| JP2000049363A (en) | Schottky diode and its manufacture | |
| JP3468571B2 (en) | Semiconductor device | |
| EP0194199B1 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| CN209766429U (en) | Silicon carbide MOSFET device | |
| JP2004335919A (en) | Semiconductor device and method for manufacturing the same | |
| JP7152117B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP5928429B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS62229880A (en) | Semiconductor device and manufacture thereof | |
| JP2002289551A (en) | Production method for silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3778153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |