JP2003298397A - デジタルサンプル補間器 - Google Patents
デジタルサンプル補間器Info
- Publication number
- JP2003298397A JP2003298397A JP2002086499A JP2002086499A JP2003298397A JP 2003298397 A JP2003298397 A JP 2003298397A JP 2002086499 A JP2002086499 A JP 2002086499A JP 2002086499 A JP2002086499 A JP 2002086499A JP 2003298397 A JP2003298397 A JP 2003298397A
- Authority
- JP
- Japan
- Prior art keywords
- look
- address
- sample
- segmented
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 ハードウェアを簡素化して消費電力を低減し
たデジタルサンプル補間器を提供する。 【解決手段】 シフトレジスタ３８と、ｍ個のタップ出
力を同一ビットごとに集めて複数個のｍビットのアドレ
スを生成するアドレス生成器４０と、その生成されたア
ドレスに応答して対応する部分積を出力するルックアッ
プテーブル４２と、その出力された部分積を斜め加算す
る斜め加算器３４とを備えたデジタルサンプル補間器３
６において、シフトレジスタ３８は入力データクロック
ＩＤＣに応答して入力データサンプルＸを取り込み、マ
ルチプレクサ４６はタイミングに応じて入力データサン
プルＸを遅延させてそのままの値で出力するようにす
る。
たデジタルサンプル補間器を提供する。 【解決手段】 シフトレジスタ３８と、ｍ個のタップ出
力を同一ビットごとに集めて複数個のｍビットのアドレ
スを生成するアドレス生成器４０と、その生成されたア
ドレスに応答して対応する部分積を出力するルックアッ
プテーブル４２と、その出力された部分積を斜め加算す
る斜め加算器３４とを備えたデジタルサンプル補間器３
６において、シフトレジスタ３８は入力データクロック
ＩＤＣに応答して入力データサンプルＸを取り込み、マ
ルチプレクサ４６はタイミングに応じて入力データサン
プルＸを遅延させてそのままの値で出力するようにす
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタルサンプル
補間器に関し、さらに詳しくは、入力データサンプル間
に"０"の補間サンプルを挿入し、ＦＩＲ（有限長インパ
ルス応答）フィルタで入力データサンプルを補間するデ
ジタルサンプル補間器に関する。
補間器に関し、さらに詳しくは、入力データサンプル間
に"０"の補間サンプルを挿入し、ＦＩＲ（有限長インパ
ルス応答）フィルタで入力データサンプルを補間するデ
ジタルサンプル補間器に関する。
【０００２】
【従来の技術】データサンプルを補間する従来の方法と
して、たとえば特開平７−３０３７１号公報は、ＦＩＲ
フィルタを用いてサンプリング周波数を変換する方法を
開示している。このＦＩＲフィルタは、データサンプル
にインパルス応答係数を乗算する乗算器と、それらの積
を加算する加算器とを備えている。
して、たとえば特開平７−３０３７１号公報は、ＦＩＲ
フィルタを用いてサンプリング周波数を変換する方法を
開示している。このＦＩＲフィルタは、データサンプル
にインパルス応答係数を乗算する乗算器と、それらの積
を加算する加算器とを備えている。
【０００３】
【発明が解決しようとする課題】このようなＦＩＲフィ
ルタでは、タップ数が増加すると、乗算器及び加算器の
数も増加し、ひいては消費電力が増大するという問題が
ある。一方、特開平６−２０５０５６号公報は、ＦＩＲ
フィルタのインパルス応答係数を記憶したＲＯＭ（読出
専用メモリ）を用いることによりＦＩＲフィルタの乗算
器をなくすようにした発明を開示している。しかし、こ
の発明は１／４πＱＰＳＫ（直交位相変位）変調器に向
けられたものであって、デジタルサンプル補間器に向け
られたものではない。
ルタでは、タップ数が増加すると、乗算器及び加算器の
数も増加し、ひいては消費電力が増大するという問題が
ある。一方、特開平６−２０５０５６号公報は、ＦＩＲ
フィルタのインパルス応答係数を記憶したＲＯＭ（読出
専用メモリ）を用いることによりＦＩＲフィルタの乗算
器をなくすようにした発明を開示している。しかし、こ
の発明は１／４πＱＰＳＫ（直交位相変位）変調器に向
けられたものであって、デジタルサンプル補間器に向け
られたものではない。
【０００４】本発明の目的は、ハードウェアの簡素化に
より消費電力の低減が可能なデジタルサンプル補間器を
提供することである。
より消費電力の低減が可能なデジタルサンプル補間器を
提供することである。
【０００５】
【課題を解決するための手段】本発明によるデジタルサ
ンプル補間器は、入力データサンプル間に"０"の補間サ
ンプルを挿入し、ＦＩＲフィルタで入力データサンプル
を補間するデジタルサンプル補間器であって、シフトレ
ジスタと、アドレス生成器と、ルックアップテーブル
と、斜め加算器(diagonal adder)と、選択手段とを備え
る。シフトレジスタは、入力データサンプルのサンプリ
ング周波数を有する入力データクロックに応答して入力
データサンプルを取り込む。アドレス生成器は、シフト
レジスタの各タップ出力を同一ビットごとに集めてアド
レスを生成する。ルックアップテーブルは、サンプルと
ＦＩＲフィルタのインパルス応答係数との部分積を記憶
し、アドレス生成器により生成されたアドレスに応答し
て対応する部分積を出力する。斜め加算器は、ルックア
ップテーブルから出力された部分積を受けて斜め加算を
行う。選択手段は、入力データサンプルおよび斜め加算
器の出力を選択的に出力する。
ンプル補間器は、入力データサンプル間に"０"の補間サ
ンプルを挿入し、ＦＩＲフィルタで入力データサンプル
を補間するデジタルサンプル補間器であって、シフトレ
ジスタと、アドレス生成器と、ルックアップテーブル
と、斜め加算器(diagonal adder)と、選択手段とを備え
る。シフトレジスタは、入力データサンプルのサンプリ
ング周波数を有する入力データクロックに応答して入力
データサンプルを取り込む。アドレス生成器は、シフト
レジスタの各タップ出力を同一ビットごとに集めてアド
レスを生成する。ルックアップテーブルは、サンプルと
ＦＩＲフィルタのインパルス応答係数との部分積を記憶
し、アドレス生成器により生成されたアドレスに応答し
て対応する部分積を出力する。斜め加算器は、ルックア
ップテーブルから出力された部分積を受けて斜め加算を
行う。選択手段は、入力データサンプルおよび斜め加算
器の出力を選択的に出力する。
【０００６】このデジタルサンプル補間器は、ルックア
ップテーブルを用いたＦＩＲフィルタを採用しているた
め、乗算器をなくし、ハードウェアの規模を小さくする
ことができる。また、シフトレジスタは、出力データク
ロックではなく、入力データクロックに応答して入力デ
ータサンプルを取り込むので、シフトレジスタのクロッ
ク周波数が低くなり、その結果、消費電力を低減するこ
とができる。また、シフトレジスタの段数を少なくする
ことにより、ハードウェアの規模を小さくすることがで
きる。また、入力データサンプルがそのまま出力され、
補間サンプルが生成される必要のないタイミングでは、
入力データサンプルがＦＩＲフィルタをバイパスするの
で、さらにハードウェアの規模を小さくし、かつ消費電
力を低減することができる。
ップテーブルを用いたＦＩＲフィルタを採用しているた
め、乗算器をなくし、ハードウェアの規模を小さくする
ことができる。また、シフトレジスタは、出力データク
ロックではなく、入力データクロックに応答して入力デ
ータサンプルを取り込むので、シフトレジスタのクロッ
ク周波数が低くなり、その結果、消費電力を低減するこ
とができる。また、シフトレジスタの段数を少なくする
ことにより、ハードウェアの規模を小さくすることがで
きる。また、入力データサンプルがそのまま出力され、
補間サンプルが生成される必要のないタイミングでは、
入力データサンプルがＦＩＲフィルタをバイパスするの
で、さらにハードウェアの規模を小さくし、かつ消費電
力を低減することができる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明するが、まず本発明の理解を助け
るために図１〜図５を参照して本発明の前提技術を説明
し、次に図６〜図１５を参照して本発明の実施の形態を
説明する。図中同一又は相当部分には同一符号を付して
その説明を援用する。
を参照して詳しく説明するが、まず本発明の理解を助け
るために図１〜図５を参照して本発明の前提技術を説明
し、次に図６〜図１５を参照して本発明の実施の形態を
説明する。図中同一又は相当部分には同一符号を付して
その説明を援用する。
【０００８】図１は、典型的なデジタルサンプル補間器
の構成を示すブロック図である。デジタルサンプル補間
器１０は、Ｌ倍アップサンプラ１２と、ＬＰＦ（ローパ
スフィルタ）１４とを備える。
の構成を示すブロック図である。デジタルサンプル補間
器１０は、Ｌ倍アップサンプラ１２と、ＬＰＦ（ローパ
スフィルタ）１４とを備える。
【０００９】図２は、デジタルサンプル補間器１０の動
作を示すタイミング図である。補間比Ｌを有するデジタ
ルサンプル補間器１０は、入力データサンプルＸ間に
（Ｌ−１）個の補間サンプルを生成して出力データサン
プルＹを得る。Ｌ倍アップサンプラ１２は、ｋビットの
入力データサンプルＸをサンプリング周波数ｆで取り込
み、入力データサンプルＸ間に（Ｌ−１）個（Ｌは自然
数）の"０"の補間サンプルを挿入してデータサンプルＷ
を得る。ＬＰＦ１４は、データサンプルＷの高周波成分
を除去して出力データサンプルＹを得る。データサンプ
ルＷおよびＹのサンプリング周波数ｆ'はＬｆとなる。
図２はＬ＝８の場合を示す。
作を示すタイミング図である。補間比Ｌを有するデジタ
ルサンプル補間器１０は、入力データサンプルＸ間に
（Ｌ−１）個の補間サンプルを生成して出力データサン
プルＹを得る。Ｌ倍アップサンプラ１２は、ｋビットの
入力データサンプルＸをサンプリング周波数ｆで取り込
み、入力データサンプルＸ間に（Ｌ−１）個（Ｌは自然
数）の"０"の補間サンプルを挿入してデータサンプルＷ
を得る。ＬＰＦ１４は、データサンプルＷの高周波成分
を除去して出力データサンプルＹを得る。データサンプ
ルＷおよびＹのサンプリング周波数ｆ'はＬｆとなる。
図２はＬ＝８の場合を示す。
【００１０】図３は、ＬＰＦ１４として用いることがで
きる典型的なＦＩＲフィルタの構成を示すブロック図で
ある。このＦＩＲフィルタは、（ｍＬ＋１）（ｍは自然
数）タップを有する。すなわち、このＦＩＲフィルタ
は、ｍＬ段のラッチ（ｚ変換記述でｚ−１と表記）１６
からなるシフトレジスタ１８と、（ｍＬ＋１）個の乗算
器２０と、加算器２２とを備える。シフトレジスタ１８
は、データサンプルＷを逐次取り込む。各乗算器２０
は、シフトレジスタ１８の各タップ出力にインパルス応
答係数ｈ（ｉ）（ｉ＝０〜ｍＬ）を乗算する。加算器２
２は、乗算器２０で得られた全ての積を加算し、これに
より出力データサンプルＹを得る。
きる典型的なＦＩＲフィルタの構成を示すブロック図で
ある。このＦＩＲフィルタは、（ｍＬ＋１）（ｍは自然
数）タップを有する。すなわち、このＦＩＲフィルタ
は、ｍＬ段のラッチ（ｚ変換記述でｚ−１と表記）１６
からなるシフトレジスタ１８と、（ｍＬ＋１）個の乗算
器２０と、加算器２２とを備える。シフトレジスタ１８
は、データサンプルＷを逐次取り込む。各乗算器２０
は、シフトレジスタ１８の各タップ出力にインパルス応
答係数ｈ（ｉ）（ｉ＝０〜ｍＬ）を乗算する。加算器２
２は、乗算器２０で得られた全ての積を加算し、これに
より出力データサンプルＹを得る。
【００１１】しかし、このようなＦＩＲフィルタを用い
た場合、ｍやＬが大きくなると、タップ数に比例して、
シフトレジスタ１８、乗算器２０および加算器２２のサ
イズや数が大きくなり、消費電力が増大する。
た場合、ｍやＬが大きくなると、タップ数に比例して、
シフトレジスタ１８、乗算器２０および加算器２２のサ
イズや数が大きくなり、消費電力が増大する。
【００１２】図４は、ルックアップテーブルを用いたＦ
ＩＲフィルタを含むデジタルサンプル補間器の構成を示
すブロック図である。デジタルサンプル補間器２４は、
マルチプレクサ（ＭＵＸ）２６と、ＦＩＲフィルタ２８
とを備える。
ＩＲフィルタを含むデジタルサンプル補間器の構成を示
すブロック図である。デジタルサンプル補間器２４は、
マルチプレクサ（ＭＵＸ）２６と、ＦＩＲフィルタ２８
とを備える。
【００１３】マルチプレクサ２６は、Ｌ回に１回入力デ
ータサンプルＸを選択し、それ以外"０"の補間サンプル
を選択し、これによりデータサンプルＷを得る。すなわ
ち、マルチプレクサ２６は、図１中のＬ倍アップサンプ
ラ１２として機能する。
ータサンプルＸを選択し、それ以外"０"の補間サンプル
を選択し、これによりデータサンプルＷを得る。すなわ
ち、マルチプレクサ２６は、図１中のＬ倍アップサンプ
ラ１２として機能する。
【００１４】ＦＩＲフィルタ２８は、シフトレジスタ１
８と、アドレス生成器３０と、ルックアップテーブル３
２と、斜め加算器３４とを備える。シフトレジスタ１８
は図３に示したものと同じで、サンプリング周波数Ｌｆ
を有する出力データクロックＯＤＣに応答してデータサ
ンプルＷを逐次取り込む。アドレス生成器３０は、（ｍ
Ｌ＋１）個のｋビットのタップ出力をビット毎に集めて
ｋ個の（ｍＬ＋１）ビットのアドレスを生成する。具体
的には、アドレス生成器３０は、各タップ出力の第０ビ
ット（ＬＳＢ）だけを抜き出して１つのアドレスを生成
し、各タップ出力の第１ビットだけを抜き出して１つの
アドレスを生成し、同様に各タップ出力の第ｋビット
（ＭＳＢ）だけを抜き出して１つのアドレスを生成す
る。
８と、アドレス生成器３０と、ルックアップテーブル３
２と、斜め加算器３４とを備える。シフトレジスタ１８
は図３に示したものと同じで、サンプリング周波数Ｌｆ
を有する出力データクロックＯＤＣに応答してデータサ
ンプルＷを逐次取り込む。アドレス生成器３０は、（ｍ
Ｌ＋１）個のｋビットのタップ出力をビット毎に集めて
ｋ個の（ｍＬ＋１）ビットのアドレスを生成する。具体
的には、アドレス生成器３０は、各タップ出力の第０ビ
ット（ＬＳＢ）だけを抜き出して１つのアドレスを生成
し、各タップ出力の第１ビットだけを抜き出して１つの
アドレスを生成し、同様に各タップ出力の第ｋビット
（ＭＳＢ）だけを抜き出して１つのアドレスを生成す
る。
【００１５】図５は、ルックアップテーブル３２のコン
テンツを示す。ルックアップテーブル３２は、２
（ｍＬ＋１）のアドレス空間を有し、図３中の乗算器２
０により得られるべき部分積、つまり各タップ出力の各
ビットとインパルス応答係数ｈ（ｉ）との積を記憶して
いる。具体的には、アドレス"００…０００"に"０"が記
憶され、アドレス"００…００１"に"ｈ（０）"が記憶さ
れ、同様にアドレス"１１…１１１"に"ｈ（ｍＬ）＋ｈ
（ｍＬ−１）＋…＋ｈ（２）＋ｈ（１）＋ｈ（０））"
が記憶されている。したがって、アドレス生成器３０に
より生成されたｋ個のアドレスに応答してルックアップ
テーブル３２がアクセスされると、それらｋ個のアドレ
スに対応するｋ個の部分積が得られる。
テンツを示す。ルックアップテーブル３２は、２
（ｍＬ＋１）のアドレス空間を有し、図３中の乗算器２
０により得られるべき部分積、つまり各タップ出力の各
ビットとインパルス応答係数ｈ（ｉ）との積を記憶して
いる。具体的には、アドレス"００…０００"に"０"が記
憶され、アドレス"００…００１"に"ｈ（０）"が記憶さ
れ、同様にアドレス"１１…１１１"に"ｈ（ｍＬ）＋ｈ
（ｍＬ−１）＋…＋ｈ（２）＋ｈ（１）＋ｈ（０））"
が記憶されている。したがって、アドレス生成器３０に
より生成されたｋ個のアドレスに応答してルックアップ
テーブル３２がアクセスされると、それらｋ個のアドレ
スに対応するｋ個の部分積が得られる。
【００１６】斜め加算器３４は、ｋ個の部分積を１ビッ
トずつシフトして加算する、いわゆる斜め加算を行い、
これにより出力データサンプルＹを得る。
トずつシフトして加算する、いわゆる斜め加算を行い、
これにより出力データサンプルＹを得る。
【００１７】このＦＩＲフィルタ２４は、ルックアップ
テーブル３２を用いることにより図３に示した乗算器２
０をなくしているため、必要なハードウェアの規模を小
さくすることができる。しかし、シフトレジスタ１８の
サイズは図３に示したものと同じで、小さくならない。
したがって、アドレス生成器３０、ルックアップテーブ
ル３２および斜め加算器３４のサイズはシフトレジスタ
１８のサイズに応じて大きくなる。
テーブル３２を用いることにより図３に示した乗算器２
０をなくしているため、必要なハードウェアの規模を小
さくすることができる。しかし、シフトレジスタ１８の
サイズは図３に示したものと同じで、小さくならない。
したがって、アドレス生成器３０、ルックアップテーブ
ル３２および斜め加算器３４のサイズはシフトレジスタ
１８のサイズに応じて大きくなる。
【００１８】以下に述べる本発明の実施の形態は、乗算
器２０をなくすだけでなく、シフトレジスタ１８、アド
レス生成器３０、ルックアップテーブル３２および斜め
加算器３４のサイズを小さくすることを目的とする。
器２０をなくすだけでなく、シフトレジスタ１８、アド
レス生成器３０、ルックアップテーブル３２および斜め
加算器３４のサイズを小さくすることを目的とする。
【００１９】図６は、発明の実施の形態によるデジタル
サンプル補間器の構成を示すブロック図である。デジタ
ルサンプル補間器３６は、シフトレジスタ３８と、アド
レス生成器４０と、ルックアップテーブル４２と、斜め
加算器３４と、マルチプレクサ４６とを備える。デジタ
ルサンプル補間器３６は、図１に示したＬ倍アップサン
プラ１２の機能と、ＬＰＦ（ＦＩＲフィルタ）１４の機
能とを有する。
サンプル補間器の構成を示すブロック図である。デジタ
ルサンプル補間器３６は、シフトレジスタ３８と、アド
レス生成器４０と、ルックアップテーブル４２と、斜め
加算器３４と、マルチプレクサ４６とを備える。デジタ
ルサンプル補間器３６は、図１に示したＬ倍アップサン
プラ１２の機能と、ＬＰＦ（ＦＩＲフィルタ）１４の機
能とを有する。
【００２０】シフトレジスタ３８は、（ｍ−１）段のラ
ッチ１６からなり、サンプリング周波数ｆを有する入力
データクロックＩＤＣに応答して入力データサンプルＸ
を逐次取り込む。ここでは図４に示したマルチプレクサ
２６はなく、シフトレジスタ３８は入力データサンプル
Ｘだけを取り込み、"０"の補間サンプルを取り込まな
い。
ッチ１６からなり、サンプリング周波数ｆを有する入力
データクロックＩＤＣに応答して入力データサンプルＸ
を逐次取り込む。ここでは図４に示したマルチプレクサ
２６はなく、シフトレジスタ３８は入力データサンプル
Ｘだけを取り込み、"０"の補間サンプルを取り込まな
い。
【００２１】このデジタルサンプル補間器３６を図４に
示したデジタルサンプル補間器２４と比較すると、シフ
トレジスタ３８の段数が１／Ｌ倍よりも少なくなり、し
かもマルチプレクサ２６も不要になるため、必要なハー
ドウェアの規模を小さくし、ひいては消費電力を低減す
ることができる。また、シフトレジスタ３８のクロック
周波数が１／Ｌ倍になるため、消費電力をさらに低減す
ることができる。
示したデジタルサンプル補間器２４と比較すると、シフ
トレジスタ３８の段数が１／Ｌ倍よりも少なくなり、し
かもマルチプレクサ２６も不要になるため、必要なハー
ドウェアの規模を小さくし、ひいては消費電力を低減す
ることができる。また、シフトレジスタ３８のクロック
周波数が１／Ｌ倍になるため、消費電力をさらに低減す
ることができる。
【００２２】アドレス生成器４０は、ｍ個のｋビットの
タップ出力をビット毎に集めてｋ個のｍビットのアドレ
スを生成する。上述したようにシフトレジスタ３８は"
０"の補間サンプルを取り込まない。"０"の補間サンプ
ルが内部で生成されるべき期間、アドレス生成器４０は
同じアドレスを生成し続ける。その代わり、ルックアッ
プテーブル４２にサンプルタイミング信号ＳＴを与える
ことにより、同じアドレスに対しても異なる補間値が生
成できるようにしている。
タップ出力をビット毎に集めてｋ個のｍビットのアドレ
スを生成する。上述したようにシフトレジスタ３８は"
０"の補間サンプルを取り込まない。"０"の補間サンプ
ルが内部で生成されるべき期間、アドレス生成器４０は
同じアドレスを生成し続ける。その代わり、ルックアッ
プテーブル４２にサンプルタイミング信号ＳＴを与える
ことにより、同じアドレスに対しても異なる補間値が生
成できるようにしている。
【００２３】マルチプレクサ４６は、シフトレジスタ３
８の（ｍ／２−１）段目のタップ出力と、斜め加算器３
４の出力とを受ける。マルチプレクサ４６は具体的に
は、サンプルタイミング信号ＳＴに応答して、入力デー
タサンプルＸが与えられたときは補間サンプルを生成す
る演算が不要なため、その入力データサンプルＸをＦＩ
Ｒフィルタの群遅延（タップ数の半分のサイクル）だけ
遅延させたものを選択し、それ以外のときは斜め加算器
３４の出力を選択する。したがって、入力データサンプ
ルＸはＦＩＲフィルタ演算をバイパスし、タップ数の半
分のサイクルだけ遅延され、そのままの値で出力され
る。そのため、ＦＩＲフィルタによる演算を簡略化し、
ひいては消費電力を低減することができる。
８の（ｍ／２−１）段目のタップ出力と、斜め加算器３
４の出力とを受ける。マルチプレクサ４６は具体的に
は、サンプルタイミング信号ＳＴに応答して、入力デー
タサンプルＸが与えられたときは補間サンプルを生成す
る演算が不要なため、その入力データサンプルＸをＦＩ
Ｒフィルタの群遅延（タップ数の半分のサイクル）だけ
遅延させたものを選択し、それ以外のときは斜め加算器
３４の出力を選択する。したがって、入力データサンプ
ルＸはＦＩＲフィルタ演算をバイパスし、タップ数の半
分のサイクルだけ遅延され、そのままの値で出力され
る。そのため、ＦＩＲフィルタによる演算を簡略化し、
ひいては消費電力を低減することができる。
【００２４】図７は、ルックアップテーブル４２を構成
するセグメント化ルックアップテーブルを示すブロック
図である。ルックアップテーブル４２は、（Ｌ−１）個
のセグメント化ルックアップテーブルＬＵＴｉ（ｉ＝１
〜Ｌ−１）に分割されている。各セグメント化ルックア
ップテーブルＬＵＴｉは、アドレス生成器４０により生
成されたｋ個のアドレスＡＤ０〜ＡＤｋ−１を受ける。
図７中のＡｎ−ｓＬ−ｉ ｔ（ｓ＝０〜ｍ−１，ｔ＝０
〜ｋ−１）の値はアドレス生成器４０の出力で、これら
は（ｎ−ｓ−ｉ）番目（ｓ＝０〜ｍ−１）の入力データ
サンプルＸの第ｔビット（ｔ＝０〜ｋ−１）の値Ｘｎ−
ｓ−ｉ ｔに等しい。
するセグメント化ルックアップテーブルを示すブロック
図である。ルックアップテーブル４２は、（Ｌ−１）個
のセグメント化ルックアップテーブルＬＵＴｉ（ｉ＝１
〜Ｌ−１）に分割されている。各セグメント化ルックア
ップテーブルＬＵＴｉは、アドレス生成器４０により生
成されたｋ個のアドレスＡＤ０〜ＡＤｋ−１を受ける。
図７中のＡｎ−ｓＬ−ｉ ｔ（ｓ＝０〜ｍ−１，ｔ＝０
〜ｋ−１）の値はアドレス生成器４０の出力で、これら
は（ｎ−ｓ−ｉ）番目（ｓ＝０〜ｍ−１）の入力データ
サンプルＸの第ｔビット（ｔ＝０〜ｋ−１）の値Ｘｎ−
ｓ−ｉ ｔに等しい。
【００２５】セグメント化ルックアップテーブルＬＵＴ
ｉは、２ｍのアドレス空間を有し、各アドレスに対応す
る部分積を記憶している。したがって、アドレス生成器
４０により生成されたｋ個のｍビットのアドレスＡＤ０
〜ＡＤｋ−１に応答してセグメント化ルックアップテー
ブルＬＵＴｉがアクセスされると、それらｋ個のアドレ
スＡＤ０〜ＡＤｋ−１に対応するｋ個のｐビットの部分
積ＰＰｉ０〜ＰＰｉｋ−１が得られる。
ｉは、２ｍのアドレス空間を有し、各アドレスに対応す
る部分積を記憶している。したがって、アドレス生成器
４０により生成されたｋ個のｍビットのアドレスＡＤ０
〜ＡＤｋ−１に応答してセグメント化ルックアップテー
ブルＬＵＴｉがアクセスされると、それらｋ個のアドレ
スＡＤ０〜ＡＤｋ−１に対応するｋ個のｐビットの部分
積ＰＰｉ０〜ＰＰｉｋ−１が得られる。
【００２６】図４に示したルックアップテーブル３２が
分割される場合はＬ個のセグメント化ルックアップテー
ブルに分割されるが、このルックアップテーブル４２は
（Ｌ−１）個のセグメント化ルックアップテーブルＬＵ
Ｔｉに分割される。入力データサンプルＸがマルチプレ
クサ４６によりそのまま出力されるため、セグメント化
ルックアップテーブルＬＵＴ０は不要となるからであ
る。
分割される場合はＬ個のセグメント化ルックアップテー
ブルに分割されるが、このルックアップテーブル４２は
（Ｌ−１）個のセグメント化ルックアップテーブルＬＵ
Ｔｉに分割される。入力データサンプルＸがマルチプレ
クサ４６によりそのまま出力されるため、セグメント化
ルックアップテーブルＬＵＴ０は不要となるからであ
る。
【００２７】デジタルサンプル補間器３６においては、
ルックアップテーブル４２が（Ｌ−１）個のセグメント
化ルックアップテーブルＬＵＴｉに分割されているた
め、各セグメント化ルックアップテーブルＬＵＴｉに必
要なアドレス空間を削減することができる。
ルックアップテーブル４２が（Ｌ−１）個のセグメント
化ルックアップテーブルＬＵＴｉに分割されているた
め、各セグメント化ルックアップテーブルＬＵＴｉに必
要なアドレス空間を削減することができる。
【００２８】上述したルックアップテーブル４２は（Ｌ
−１）個のセグメント化ルックアップテーブルＬＵＴｉ
に分割されているが、このセグメント化ルックアップテ
ーブルＬＵＴｉの数をさらに半分に削減することもでき
る。サンプル補間用のＦＩＲフィルタのインパルス応答
係数ｈ（ｉ）（ｉ＝０〜ｍＬ）はｉ＝ｍＬ／２又はｉ＝
ｍ（Ｌ−１）／２及びｉ＝ｍ（Ｌ＋１）／２を中心に線
対称をなし、ｈ（ｉ）＝ｈ（ｍＬ−ｉ）となるからであ
る。
−１）個のセグメント化ルックアップテーブルＬＵＴｉ
に分割されているが、このセグメント化ルックアップテ
ーブルＬＵＴｉの数をさらに半分に削減することもでき
る。サンプル補間用のＦＩＲフィルタのインパルス応答
係数ｈ（ｉ）（ｉ＝０〜ｍＬ）はｉ＝ｍＬ／２又はｉ＝
ｍ（Ｌ−１）／２及びｉ＝ｍ（Ｌ＋１）／２を中心に線
対称をなし、ｈ（ｉ）＝ｈ（ｍＬ−ｉ）となるからであ
る。
【００２９】Ｌが偶数の場合、セグメント化ルックアッ
プテーブルＬＵＴｉ（ｉ＝１〜Ｌ／２−１）は、セグメ
ント化ルックアップテーブルＬＵＴ（Ｌ−ｉ）（ｉ＝１
〜Ｌ／２−１）と同じになる。したがって、セグメント
化ルックアップテーブルＬＵＴｉとセグメント化ルック
アップテーブルＬＵＴ（Ｌ−ｉ）を共有化することがで
きる。セグメント化ルックアップテーブルＬＵＴ（Ｌ／
２）においては、上半分のアドレスと下半分のアドレス
とでデータの値が対称になる。したがって、上半分のア
ドレスのデータと下半分のアドレスのデータとを共有化
することができる。その結果全体として、ルックアップ
テーブル４２のサイズを半分に削減することができる。
プテーブルＬＵＴｉ（ｉ＝１〜Ｌ／２−１）は、セグメ
ント化ルックアップテーブルＬＵＴ（Ｌ−ｉ）（ｉ＝１
〜Ｌ／２−１）と同じになる。したがって、セグメント
化ルックアップテーブルＬＵＴｉとセグメント化ルック
アップテーブルＬＵＴ（Ｌ−ｉ）を共有化することがで
きる。セグメント化ルックアップテーブルＬＵＴ（Ｌ／
２）においては、上半分のアドレスと下半分のアドレス
とでデータの値が対称になる。したがって、上半分のア
ドレスのデータと下半分のアドレスのデータとを共有化
することができる。その結果全体として、ルックアップ
テーブル４２のサイズを半分に削減することができる。
【００３０】図８は、Ｌが偶数の場合に共有化されたセ
グメント化ルックアップテーブルのコンテンツを示す。
セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝１〜
Ｌ／２−１）は、２ｍのアドレス空間を有し、各アドレ
スに対応する部分積を記憶している。たとえばアドレ
ス"０…０００"には"０"が記憶され、アドレス"０…０
０１"には"ｈ（ｉ）"が記憶され、同様にアドレス"１…
１１１"には"ｈ（ｉ＋（ｍ−１）Ｌ）＋…＋ｈ（ｉ＋２
Ｌ）＋ｈ（ｉ＋Ｌ）＋ｈ（ｉ））"が記憶されている。
セグメント化ルックアップテーブルＬＵＴ（Ｌ／２）
は、２ｍ−１のアドレス空間を有し、各アドレスに対応
する部分積を記憶している。たとえばアドレス"０…０
００"に"０"が記憶され、アドレス"０…００１"に"ｈ
（Ｌ／２）"が記憶され、同様にアドレス"１…１１１"
に"ｈ（（ｍ−１）Ｌ／２）＋…＋ｈ（５Ｌ／２）＋ｈ
（３Ｌ／２）＋ｈ（Ｌ／２））"が記憶されている。
グメント化ルックアップテーブルのコンテンツを示す。
セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝１〜
Ｌ／２−１）は、２ｍのアドレス空間を有し、各アドレ
スに対応する部分積を記憶している。たとえばアドレ
ス"０…０００"には"０"が記憶され、アドレス"０…０
０１"には"ｈ（ｉ）"が記憶され、同様にアドレス"１…
１１１"には"ｈ（ｉ＋（ｍ−１）Ｌ）＋…＋ｈ（ｉ＋２
Ｌ）＋ｈ（ｉ＋Ｌ）＋ｈ（ｉ））"が記憶されている。
セグメント化ルックアップテーブルＬＵＴ（Ｌ／２）
は、２ｍ−１のアドレス空間を有し、各アドレスに対応
する部分積を記憶している。たとえばアドレス"０…０
００"に"０"が記憶され、アドレス"０…００１"に"ｈ
（Ｌ／２）"が記憶され、同様にアドレス"１…１１１"
に"ｈ（（ｍ−１）Ｌ／２）＋…＋ｈ（５Ｌ／２）＋ｈ
（３Ｌ／２）＋ｈ（Ｌ／２））"が記憶されている。
【００３１】図９は、図８に示したセグメント化ルック
アップテーブルＬＵＴｉ及びＬＵＴ（Ｌ／２）を用いた
ルックアップテーブルの全体構成を示すブロック図であ
る。ルックアップテーブル４８は、図６中のルックアッ
プテーブル４２の代わりに用いられる。ルックアップテ
ーブル４８は、アドレス変換器５０と、セグメント化ル
ックアップテーブルＬＵＴｉ（ｉ＝１〜Ｌ／２−１）及
びＬＵＴ（Ｌ／２）と、マルチプレクサ５２とを備え
る。セグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）（ｉ＝１〜Ｌ／２−１）のアドレスを持つデータ及
びＬＵＴ（Ｌ／２）の下半分のアドレスを持つデータが
アクセスされるとき、アドレス変換器５０は、サンプル
タイミング信号ＳＴに応答して、入力されたアドレスの
ビット順を逆にする。それ以外のアドレスを持つデータ
がアクセスされるとき、アドレス変換器５０は、アドレ
スのビット順を逆にせず、そのまま出力する。マルチプ
レクサ５２は、サンプルタイミング信号ＳＴに応答し
て、セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝
１〜Ｌ／２−１）及びＬＵＴ（Ｌ／２）から読み出され
た部分積を選択的に出力する。
アップテーブルＬＵＴｉ及びＬＵＴ（Ｌ／２）を用いた
ルックアップテーブルの全体構成を示すブロック図であ
る。ルックアップテーブル４８は、図６中のルックアッ
プテーブル４２の代わりに用いられる。ルックアップテ
ーブル４８は、アドレス変換器５０と、セグメント化ル
ックアップテーブルＬＵＴｉ（ｉ＝１〜Ｌ／２−１）及
びＬＵＴ（Ｌ／２）と、マルチプレクサ５２とを備え
る。セグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）（ｉ＝１〜Ｌ／２−１）のアドレスを持つデータ及
びＬＵＴ（Ｌ／２）の下半分のアドレスを持つデータが
アクセスされるとき、アドレス変換器５０は、サンプル
タイミング信号ＳＴに応答して、入力されたアドレスの
ビット順を逆にする。それ以外のアドレスを持つデータ
がアクセスされるとき、アドレス変換器５０は、アドレ
スのビット順を逆にせず、そのまま出力する。マルチプ
レクサ５２は、サンプルタイミング信号ＳＴに応答し
て、セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝
１〜Ｌ／２−１）及びＬＵＴ（Ｌ／２）から読み出され
た部分積を選択的に出力する。
【００３２】一方、Ｌが奇数の場合、セグメント化ルッ
クアップテーブルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／２）
は、セグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）（ｉ＝１〜（Ｌ−１）／２）と同じになる。したが
って同様に、セグメント化ルックアップテーブルＬＵＴ
ｉとセグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）を共有化し、ルックアップテーブル４２のサイズを
半分に削減することができる。
クアップテーブルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／２）
は、セグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）（ｉ＝１〜（Ｌ−１）／２）と同じになる。したが
って同様に、セグメント化ルックアップテーブルＬＵＴ
ｉとセグメント化ルックアップテーブルＬＵＴ（Ｌ−
ｉ）を共有化し、ルックアップテーブル４２のサイズを
半分に削減することができる。
【００３３】図１０は、Ｌが奇数の場合に共有化された
セグメント化ルックアップテーブルのコンテンツを示
す。セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝
１〜（Ｌ−１）／２）は、図８に示したセグメント化ル
ックアップテーブルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／
２）と同じである。
セグメント化ルックアップテーブルのコンテンツを示
す。セグメント化ルックアップテーブルＬＵＴｉ（ｉ＝
１〜（Ｌ−１）／２）は、図８に示したセグメント化ル
ックアップテーブルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／
２）と同じである。
【００３４】図１１は、図１０に示したセグメント化ル
ックアップテーブルＬＵＴｉを用いたルックアップテー
ブルの全体構成を示すブロック図である。ルックアップ
テーブル５４は、図６中のルックアップテーブル４２の
代わりに用いられる。ルックアップテーブル５４は、ア
ドレス変換器５６と、セグメント化ルックアップテーブ
ルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／２）と、マルチプレ
クサ５８とを備える。セグメント化ルックアップテーブ
ルＬＵＴ（Ｌ−ｉ）（ｉ＝１〜（Ｌ−１）／２）のアド
レスを持つデータがアクセスされるとき、アドレス変換
器５６は、サンプルタイミング信号ＳＴに応答して、入
力されたアドレスのビット順を逆にする。マルチプレク
サ５８は、サンプルタイミング信号ＳＴに応答して、セ
グメント化ルックアップテーブルＬＵＴｉ（ｉ＝１〜
（Ｌ−１）／２）から読み出された部分積を選択的に出
力する。
ックアップテーブルＬＵＴｉを用いたルックアップテー
ブルの全体構成を示すブロック図である。ルックアップ
テーブル５４は、図６中のルックアップテーブル４２の
代わりに用いられる。ルックアップテーブル５４は、ア
ドレス変換器５６と、セグメント化ルックアップテーブ
ルＬＵＴｉ（ｉ＝１〜（Ｌ−１）／２）と、マルチプレ
クサ５８とを備える。セグメント化ルックアップテーブ
ルＬＵＴ（Ｌ−ｉ）（ｉ＝１〜（Ｌ−１）／２）のアド
レスを持つデータがアクセスされるとき、アドレス変換
器５６は、サンプルタイミング信号ＳＴに応答して、入
力されたアドレスのビット順を逆にする。マルチプレク
サ５８は、サンプルタイミング信号ＳＴに応答して、セ
グメント化ルックアップテーブルＬＵＴｉ（ｉ＝１〜
（Ｌ−１）／２）から読み出された部分積を選択的に出
力する。
【００３５】以上のように、図４に示したルックアップ
テーブル３２は２（ｍＬ＋１）のアドレス空間を必要と
するのに対し、Ｌが偶数の場合も奇数の場合も、ルック
アップテーブル４８又は５４は２ｍ（Ｌ−１）／２（＝
２ｍ（Ｌ／２−１）＋２ｍ− １）のアドレス空間しか必
要としない。
テーブル３２は２（ｍＬ＋１）のアドレス空間を必要と
するのに対し、Ｌが偶数の場合も奇数の場合も、ルック
アップテーブル４８又は５４は２ｍ（Ｌ−１）／２（＝
２ｍ（Ｌ／２−１）＋２ｍ− １）のアドレス空間しか必
要としない。
【００３６】ルックアップテーブルのサイズは、さらに
小さくすることも可能である。そのためには、図１２に
示すように、各セグメント化ルックアップテーブルＬＵ
Ｔｉのアドレスを上位ビットと下位ビットとに分離し、
各セグメント化ルックアップテーブルＬＵＴｉをさらに
２つのハーフセグメント化ルックアップテーブルＬＵＴ
ｉａ，ＬＵＴｉbに分割する。図１２はｍ＝６の場合を
示す。この場合、ハーフセグメント化ルックアップテー
ブルＬＵＴｉａには上位３ビットのアドレスが割り当て
られ、ハーフセグメント化ルックアップテーブルＬＵＴ
ｉｂには下位３ビットのアドレスが割り当てられる。し
たがって、ハーフセグメント化ルックアップテーブルＬ
ＵＴｉａ，ＬＵＴｉｂの各々は、２３（＝２ｍ／２）の
アドレス空間を有する。ハーフセグメント化ルックアッ
プテーブルＬＵＴｉａについては、たとえばアドレス"
０００"に"０"が記憶され、アドレス"００１"に"ｈ
（ｉ）"が記憶され、同様にアドレス"１１１"に"ｈ（２
Ｌ＋ｉ）＋ｈ（Ｌ＋ｉ）＋ｈ（ｉ）"が記憶されてい
る。ハーフセグメント化ルックアップテーブルＬＵＴｉ
ｂについては、たとえばアドレス"０００"に"０"が記憶
され、アドレス"００１"に"ｈ（３Ｌ＋ｉ）"が記憶さ
れ、同様にアドレス"１１１"に"ｈ（５Ｌ＋ｉ）＋ｈ
（４Ｌ＋ｉ）＋ｈ（３Ｌ＋ｉ）"が記憶されている。最
終的な部分積ＰＰは、ハーフセグメント化ルックアップ
テーブルＬＵＴｉａ及びＬＵＴｉｂから読み出されたデ
ータが加算器６０により加算されることにより生成され
る。
小さくすることも可能である。そのためには、図１２に
示すように、各セグメント化ルックアップテーブルＬＵ
Ｔｉのアドレスを上位ビットと下位ビットとに分離し、
各セグメント化ルックアップテーブルＬＵＴｉをさらに
２つのハーフセグメント化ルックアップテーブルＬＵＴ
ｉａ，ＬＵＴｉbに分割する。図１２はｍ＝６の場合を
示す。この場合、ハーフセグメント化ルックアップテー
ブルＬＵＴｉａには上位３ビットのアドレスが割り当て
られ、ハーフセグメント化ルックアップテーブルＬＵＴ
ｉｂには下位３ビットのアドレスが割り当てられる。し
たがって、ハーフセグメント化ルックアップテーブルＬ
ＵＴｉａ，ＬＵＴｉｂの各々は、２３（＝２ｍ／２）の
アドレス空間を有する。ハーフセグメント化ルックアッ
プテーブルＬＵＴｉａについては、たとえばアドレス"
０００"に"０"が記憶され、アドレス"００１"に"ｈ
（ｉ）"が記憶され、同様にアドレス"１１１"に"ｈ（２
Ｌ＋ｉ）＋ｈ（Ｌ＋ｉ）＋ｈ（ｉ）"が記憶されてい
る。ハーフセグメント化ルックアップテーブルＬＵＴｉ
ｂについては、たとえばアドレス"０００"に"０"が記憶
され、アドレス"００１"に"ｈ（３Ｌ＋ｉ）"が記憶さ
れ、同様にアドレス"１１１"に"ｈ（５Ｌ＋ｉ）＋ｈ
（４Ｌ＋ｉ）＋ｈ（３Ｌ＋ｉ）"が記憶されている。最
終的な部分積ＰＰは、ハーフセグメント化ルックアップ
テーブルＬＵＴｉａ及びＬＵＴｉｂから読み出されたデ
ータが加算器６０により加算されることにより生成され
る。
【００３７】以上のように、セグメント化ルックアップ
テーブルＬＵＴｉを２つに分割しかつ加算器６０を１つ
追加することにより、セグメント化ルックアップテーブ
ルのサイズを２（ｍ／２−１）分の１にすることができ
る。この方法は、ｍが大きいときに特に有効である。
テーブルＬＵＴｉを２つに分割しかつ加算器６０を１つ
追加することにより、セグメント化ルックアップテーブ
ルのサイズを２（ｍ／２−１）分の１にすることができ
る。この方法は、ｍが大きいときに特に有効である。
【００３８】ところで、データサンプルやルックアップ
テーブルのコンテンツは２の補数で表される。２の補
数"Ａｎ−１，Ａｎ−２，…，Ａ０"は一般に、１０進
数"−２ ｎ−１・Ａｎ−１＋２ｎ−２・Ａｎ−２＋…＋
２０・Ａ０"で表される。したがって、２の補数を演算
するためには、符号ビットＡｎ−１を減算として処理す
る必要がある。
テーブルのコンテンツは２の補数で表される。２の補
数"Ａｎ−１，Ａｎ−２，…，Ａ０"は一般に、１０進
数"−２ ｎ−１・Ａｎ−１＋２ｎ−２・Ａｎ−２＋…＋
２０・Ａ０"で表される。したがって、２の補数を演算
するためには、符号ビットＡｎ−１を減算として処理す
る必要がある。
【００３９】図１３は、斜め加算器３４による典型的な
計算手順を示す。図１３中のＰＰｉｓ，ｔ（ｓ＝０〜ｋ
−１，ｔ＝０〜ｐ−１）は、図７に示したセグメント化
ルックアップテーブルＬＵＴｉから読み出されたｐビッ
トの部分積ＰＰｉｓの第ｔビットの値を示す。この計算
手順に従う場合、斜め加算器３４は各部分積のＭＳＢは
符号ビットなので減算として処理する必要がある。一
方、入力データサンプルの符号ビットを集めて生成した
アドレスでアクセスして得られた部分積ＰＰｉｋ−１，
ｔも斜め加算器３４は減算として処理する必要がある。
そのため、斜め加算器３４は減算器を備えなければなら
ない。さらに、斜め加算器３４は多数の項を１ビットず
つシフトして加えるために符号拡張を行う必要もあるの
で、多数の全加算器を備えなければならない。
計算手順を示す。図１３中のＰＰｉｓ，ｔ（ｓ＝０〜ｋ
−１，ｔ＝０〜ｐ−１）は、図７に示したセグメント化
ルックアップテーブルＬＵＴｉから読み出されたｐビッ
トの部分積ＰＰｉｓの第ｔビットの値を示す。この計算
手順に従う場合、斜め加算器３４は各部分積のＭＳＢは
符号ビットなので減算として処理する必要がある。一
方、入力データサンプルの符号ビットを集めて生成した
アドレスでアクセスして得られた部分積ＰＰｉｋ−１，
ｔも斜め加算器３４は減算として処理する必要がある。
そのため、斜め加算器３４は減算器を備えなければなら
ない。さらに、斜め加算器３４は多数の項を１ビットず
つシフトして加えるために符号拡張を行う必要もあるの
で、多数の全加算器を備えなければならない。
【００４０】図１４は、符号拡張を行わず、かつ減算に
代えて加算を行うようにした計算手順を示す。２の補数
の減算は、引く数の"０"と"１"を反転させてＬＳＢ（最
下位ビット）に"１"を加えたものを、引かれる数に加算
することにより行われる。したがって、図１４に示した
計算手順では、各部分積の符号ビットＰＰｉｓ，ｐ−１
（ｓ＝０〜ｋ−２）のみを集めて１つの２進数とみな
し、これを減算すると考えると、符号拡張のビットを大
きく減らすことができる。したがって、符号ビットＰＰ
ｉｓ，ｐ−１（ｓ＝０〜ｋ−２）が反転される。同様
に、データサンプルＸの符号ビットからなるアドレスＡ
Ｄｋ−１でセグメント化ルックアップテーブルＬＵＴｉ
がアクセスされたときに読み出される部分積ＰＰｉｋ−
１については、符号ビットＰＰｉｋ−１，ｐ−１以外の
ビットＰＰｉｋ−１，ｔ（ｔ＝０〜ｐ−２）が反転され
る。ビットＰＰｉｋ−１，ｐ−１は上記２つの意味で符
号が２度反転し、結局加えることになるので通常どおり
加算すればよい。そして、引く数ＰＰｉｓ，ｐ−１（ｓ
＝０〜ｋ−２）を２ビット符号拡張して得られる"１１"
と、もう１つの引く数ＰＰｉｋ−１，ｔ（ｔ＝０〜ｐ−
２）を２ビット符号拡張して得られる"１１"とが加えら
れる。さらに、引く数ＰＰｉｓ，ｐ−１（ｓ＝０〜ｋ−
２）のＬＳＢ（ＰＰｉ０，ｐ−１）に相当する第ｐビッ
トに"１"が加算され、かつもう１つの引く数ＰＰｉｋ−
１，ｔ（ｔ＝０〜ｐ−２）のＬＳＢ（ＰＰｉｋ−１，
０）に相当する第ｋビットに"１"が加算される。
代えて加算を行うようにした計算手順を示す。２の補数
の減算は、引く数の"０"と"１"を反転させてＬＳＢ（最
下位ビット）に"１"を加えたものを、引かれる数に加算
することにより行われる。したがって、図１４に示した
計算手順では、各部分積の符号ビットＰＰｉｓ，ｐ−１
（ｓ＝０〜ｋ−２）のみを集めて１つの２進数とみな
し、これを減算すると考えると、符号拡張のビットを大
きく減らすことができる。したがって、符号ビットＰＰ
ｉｓ，ｐ−１（ｓ＝０〜ｋ−２）が反転される。同様
に、データサンプルＸの符号ビットからなるアドレスＡ
Ｄｋ−１でセグメント化ルックアップテーブルＬＵＴｉ
がアクセスされたときに読み出される部分積ＰＰｉｋ−
１については、符号ビットＰＰｉｋ−１，ｐ−１以外の
ビットＰＰｉｋ−１，ｔ（ｔ＝０〜ｐ−２）が反転され
る。ビットＰＰｉｋ−１，ｐ−１は上記２つの意味で符
号が２度反転し、結局加えることになるので通常どおり
加算すればよい。そして、引く数ＰＰｉｓ，ｐ−１（ｓ
＝０〜ｋ−２）を２ビット符号拡張して得られる"１１"
と、もう１つの引く数ＰＰｉｋ−１，ｔ（ｔ＝０〜ｐ−
２）を２ビット符号拡張して得られる"１１"とが加えら
れる。さらに、引く数ＰＰｉｓ，ｐ−１（ｓ＝０〜ｋ−
２）のＬＳＢ（ＰＰｉ０，ｐ−１）に相当する第ｐビッ
トに"１"が加算され、かつもう１つの引く数ＰＰｉｋ−
１，ｔ（ｔ＝０〜ｐ−２）のＬＳＢ（ＰＰｉｋ−１，
０）に相当する第ｋビットに"１"が加算される。
【００４１】結果として、斜め加算器３４は図１５に示
した手順に従って演算を行うのが望ましい。ここで最後
に加算されている数の上位３ビット"１１０"は、図１４
に示した２つの符号拡張した"１１"と"１１"を加算した
ものである。すなわち、部分積ＰＰｉｋ−１のＭＳＢ
（最上位ビット）よりも上位１ビットに"１１"が加算さ
れる。また、第ｐビットと第ｋビットの"１"も図１４に
示したものに相当する。このような手順に従って演算を
行えば、符号拡張の数を少なくし、ひいては斜め加算器
３４のサイズを小さくすることができる。
した手順に従って演算を行うのが望ましい。ここで最後
に加算されている数の上位３ビット"１１０"は、図１４
に示した２つの符号拡張した"１１"と"１１"を加算した
ものである。すなわち、部分積ＰＰｉｋ−１のＭＳＢ
（最上位ビット）よりも上位１ビットに"１１"が加算さ
れる。また、第ｐビットと第ｋビットの"１"も図１４に
示したものに相当する。このような手順に従って演算を
行えば、符号拡張の数を少なくし、ひいては斜め加算器
３４のサイズを小さくすることができる。
【００４２】また、ＬＰＦ１４に入力される（ｍＬ＋
１）個のデータサンプルＷのうち有効サンプル（"０"で
ないサンプル）はｍ個しかないから、１つの有効サンプ
ルが入力されてから次の有効サンプルが入力されるまで
の間は、有効サンプルのグループは同じで、ルックアッ
プテーブルアドレスは変化しない。すなわち、セグメン
ト化ルックアップテーブルＬＵＴ１〜ＬＵＴ（Ｌ−１）
のうち、あるデータサンプルサイクルで動作するのはど
れか１つだけで、このとき生成されるアドレスはＬＵＴ
１からＬＵＴ（Ｌ−１）までを１回ずつアクセスするの
に使われ、その間アドレスは変化しない。演算には出力
データクロックＯＤＣ（サンプリング周波数Ｌｆ）を使
用するので、各セグメント化ルックアップテーブルＬＵ
ＴｉはＬサイクルに１〜２回しかアクセスされない。し
たがって、図９又は図１１中のサンプルタイミング信号
ＳＴを制御して、各セグメント化ルックアップテーブル
ＬＵＴｉの消費電力を抑えることができる。また、ルッ
クアップテーブルの値を変える必要がない場合、ルック
アップテーブルはＲＯＭや組合せ回路で実現することが
できる。ルックアップテーブルにメモリ素子を割り当て
て複数のサイクルで処理するか、ルックアップテーブル
を組合せ回路のみで実現して単一サイクルで処理するか
は、全体の動作速度、回路サイズの要求等に応じて決定
する。
１）個のデータサンプルＷのうち有効サンプル（"０"で
ないサンプル）はｍ個しかないから、１つの有効サンプ
ルが入力されてから次の有効サンプルが入力されるまで
の間は、有効サンプルのグループは同じで、ルックアッ
プテーブルアドレスは変化しない。すなわち、セグメン
ト化ルックアップテーブルＬＵＴ１〜ＬＵＴ（Ｌ−１）
のうち、あるデータサンプルサイクルで動作するのはど
れか１つだけで、このとき生成されるアドレスはＬＵＴ
１からＬＵＴ（Ｌ−１）までを１回ずつアクセスするの
に使われ、その間アドレスは変化しない。演算には出力
データクロックＯＤＣ（サンプリング周波数Ｌｆ）を使
用するので、各セグメント化ルックアップテーブルＬＵ
ＴｉはＬサイクルに１〜２回しかアクセスされない。し
たがって、図９又は図１１中のサンプルタイミング信号
ＳＴを制御して、各セグメント化ルックアップテーブル
ＬＵＴｉの消費電力を抑えることができる。また、ルッ
クアップテーブルの値を変える必要がない場合、ルック
アップテーブルはＲＯＭや組合せ回路で実現することが
できる。ルックアップテーブルにメモリ素子を割り当て
て複数のサイクルで処理するか、ルックアップテーブル
を組合せ回路のみで実現して単一サイクルで処理するか
は、全体の動作速度、回路サイズの要求等に応じて決定
する。
【００４３】以上、本発明の実施の形態を説明したが、
上述した実施の形態は本発明を実施するための例示に過
ぎない。よって、本発明は上述した実施の形態に限定さ
れることなく、その趣旨を逸脱しない範囲内で上述した
実施の形態を適宜変形して実施することが可能である。
上述した実施の形態は本発明を実施するための例示に過
ぎない。よって、本発明は上述した実施の形態に限定さ
れることなく、その趣旨を逸脱しない範囲内で上述した
実施の形態を適宜変形して実施することが可能である。
【図１】典型的なデジタルサンプル補間器の構成を示す
ブロック図である。
ブロック図である。
【図２】図１に示したデジタルサンプル補間器の動作を
示すタイミング図である。
示すタイミング図である。
【図３】図１中のＬＰＦとして機能する典型的なＦＩＲ
フィルタの構成を示すブロック図である。
フィルタの構成を示すブロック図である。
【図４】ルックアップテーブルを用いたＦＩＲフィルタ
を含むデジタルサンプル補間器の構成を示すブロック図
である。
を含むデジタルサンプル補間器の構成を示すブロック図
である。
【図５】図４中のルックアップテーブルのコンテンツを
示す図である。
示す図である。
【図６】本発明の実施の形態によるデジタルサンプル補
間器の構成を示すブロック図である。
間器の構成を示すブロック図である。
【図７】図６中のルックアップテーブルを構成するセグ
メント化ルックアップテーブルを示すブロック図であ
る。
メント化ルックアップテーブルを示すブロック図であ
る。
【図８】Ｌが偶数の場合における、図７に示したセグメ
ントルックアップテーブルのコンテンツを示す図であ
る。
ントルックアップテーブルのコンテンツを示す図であ
る。
【図９】図８に示したセグメント化ルックアップテーブ
ルを用いた場合における、図６中のルックアップテーブ
ルの構成を示すブロック図である。
ルを用いた場合における、図６中のルックアップテーブ
ルの構成を示すブロック図である。
【図１０】Ｌが奇数の場合における、図７に示したセグ
メントルックアップテーブルのコンテンツを示す図であ
る。
メントルックアップテーブルのコンテンツを示す図であ
る。
【図１１】図１０に示したセグメント化ルックアップテ
ーブルを用いた場合における、図６中のルックアップテ
ーブルの構成を示すブロック図である。
ーブルを用いた場合における、図６中のルックアップテ
ーブルの構成を示すブロック図である。
【図１２】図７に示したセグメントルックアップテーブ
ルのもう１つの形態を示すブロック図である。
ルのもう１つの形態を示すブロック図である。
【図１３】図６中の斜め加算器が符号拡張を行う場合の
計算手順を示す図である。
計算手順を示す図である。
【図１４】図６中の斜め加算器が符号拡張を行わない場
合の計算手順を示す図である。
合の計算手順を示す図である。
【図１５】図１４中の下段２つの数を予め加算した場合
の計算手順を示す図である。
の計算手順を示す図である。
３４ 斜め加算器
３６ デジタルサンプル補間器
３８ シフトレジスタ
４０ アドレス生成器
４２，４８，５４ ルックアップテーブル
４６，５２，５８ マルチプレクサ
５０，５６ アドレス変換器
６０ 加算器
ＬＵＴｉ セグメント化ルックアップテーブル
ＬＵＴｉａ，ＬＵＴｉｂ ハーフセグメント化ルックア
ップテーブル
ップテーブル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 安田 岳雄
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Claims (6)
- 【請求項１】 入力データサンプル間に（Ｌ−１）個
（Ｌは２以上の正の整数）の"０"の補間サンプルを挿入
し、ＦＩＲフィルタで前記入力データサンプルを補間す
るデジタルサンプル補間器であって、 前記入力データサンプルのサンプリング周波数を有する
入力データクロックに応答して前記入力データサンプル
を取り込むシフトレジスタと、 前記シフトレジスタの各タップ出力を同一ビットごとに
集めてｍビットのアドレスを生成するアドレス生成器
と、 前記サンプルと前記ＦＩＲフィルタのインパルス応答係
数との部分積を記憶し、前記アドレス生成器により生成
されたアドレスに応答して対応する部分積を出力するル
ックアップテーブルと、 前記ルックアップテーブルから出力された部分積を受け
る斜め加算器と、 前記入力データサンプルおよび前記斜め加算器の出力を
選択的に出力する選択手段とを備える、デジタルサンプ
ル補間器。 - 【請求項２】 前記ルックアップテーブルは、（Ｌ−
１）個のセグメント化ルックアップテーブルを含む、請
求項１に記載のデジタルサンプル補間器。 - 【請求項３】 前記ルックアップテーブルは、各々が２
ｍのアドレス空間を有する（Ｌ／２−１）個のセグメン
ト化ルックアップテーブルと、２ｍ−１のアドレス空間
を有する１個のセグメント化ルックアップテーブルとを
含む、請求項１に記載のデジタルサンプル補間器。 - 【請求項４】 前記ルックアップテーブルは、各々が２
ｍのアドレス空間を有する（Ｌ−１）／２個のセグメン
ト化ルックアップテーブルを含む、請求項１に記載のデ
ジタルサンプル補間器。 - 【請求項５】 前記セグメント化ルックアップテーブル
の各々は、 各々が２ｍ／２のアドレス空間を有する２つのハーフセ
グメント化ルックアップテーブルと、 前記ハーフセグメント化ルックアップテーブルの出力を
加算する加算器とを含む、請求項２から請求項４のいず
れか１項に記載のデジタルサンプル補間器。 - 【請求項６】 前記斜め加算器は、前記入力データサン
プルの符号ビットが集められたアドレスで前記セグメン
ト化ルックアップテーブルがアクセスされたときに読み
出される第１の部分積の符号ビット以外のビットを反転
してその最下位ビットに"１"を加算し、前記第１の部分
積以外の第２の部分積以降の符号ビットを反転して加算
し最後の部分積の最上位ビットに"１"を加算し、前記第
１の部分積の最上位ビットよりも１ビット上位に"１１"
を加算する、請求項２から請求項５のいずれか１項に記
載のデジタルサンプル補間器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086499A JP2003298397A (ja) | 2002-03-26 | 2002-03-26 | デジタルサンプル補間器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086499A JP2003298397A (ja) | 2002-03-26 | 2002-03-26 | デジタルサンプル補間器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298397A true JP2003298397A (ja) | 2003-10-17 |
Family
ID=29386657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086499A Pending JP2003298397A (ja) | 2002-03-26 | 2002-03-26 | デジタルサンプル補間器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003298397A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016536649A (ja) * | 2013-09-12 | 2016-11-24 | ドルビー ラボラトリーズ ライセンシング コーポレイション | オーディオ・コーデックのシステム側面 |
-
2002
- 2002-03-26 JP JP2002086499A patent/JP2003298397A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016536649A (ja) * | 2013-09-12 | 2016-11-24 | ドルビー ラボラトリーズ ライセンシング コーポレイション | オーディオ・コーデックのシステム側面 |
| US9990935B2 (en) | 2013-09-12 | 2018-06-05 | Dolby Laboratories Licensing Corporation | System aspects of an audio codec |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295011B1 (en) | Method of coding a number for storing in a memory | |
| JP2007181236A (ja) | デジタル信号処理の方法および装置 | |
| JP4445132B2 (ja) | 乗算器を用いないデジタルフィルタリング | |
| US6850579B2 (en) | Multiplierless finite impulse response filter | |
| JPH05235699A (ja) | サンプリング周波数変換装置 | |
| JPS6364100B2 (ja) | ||
| US4322810A (en) | Digital filters with reduced multiplier circuitry | |
| JPH082014B2 (ja) | 多段デジタル・フィルタ | |
| JPH01245607A (ja) | 合成型良限インパルス応答デジタルフィルタ | |
| US5400271A (en) | Apparatus for and method of calculating sum of products | |
| JP2000252795A (ja) | 移動平均フィルタ | |
| JP2003298397A (ja) | デジタルサンプル補間器 | |
| US6888904B2 (en) | 108-tap 1:4 interpolation FIR filter for digital mobile telecommunication | |
| US5724395A (en) | Method and apparatus for filtering digital signals | |
| Ruan et al. | An ALU-based universal architecture for FIR filters | |
| JP2885121B2 (ja) | ディジタルフィルタ | |
| JP2001211349A (ja) | 伝達関数を実現する方法及び装置 | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| WO2004088586A1 (ja) | ルックアップテーブル装置及び画像生成装置 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JP2001177378A (ja) | Ｆｉｒデジタルフィルタ | |
| JPH09312549A (ja) | レート変換回路 | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| CN116781041A (zh) | 一种具有高资源利用率的多速率变换滤波器 | |
| JPH1049347A (ja) | 乗算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Effective date: 20061011 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070911 |