JP2003298055A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 オン抵抗を低減することのできる半導体装置
の製造方法を提供すること。 【解決手段】 半導体基板１上に第1導電型のエピ層
２、第2導電型のベース層３、第1導電型のソース領域４
を順次形成する工程と、前記ソース領域４上に絶縁膜５
を形成する工程と、前記絶縁膜５の所定領域をエッチン
グ除去する工程と、残された前記絶縁膜５をマスクとし
て、ＲＩＥ法により、前記ソース領域４、前記ベース層
３に接するトレンチを形成する工程と、等方性エッチン
グにより、選択的に前記絶縁膜５の端部直下まで前記ソ
ース領域４をエッチングする工程と、前記絶縁膜５をマ
スクとして、前記トレンチ内部に第2導電型の不純物を
イオン注入し、拡散層（キャリア抜き）８を形成する工
程と、前記トレンチ内部に金属層９を形成する工程とを
具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にトレンチコンタクト構造を有するＭＯ
Ｓデバイスのオン抵抗低減を図った半導体装置の製造方
法に関する。

【０００２】

【従来の技術】近年、携帯機器のノートパソコンや、Ｌ
ｉイオン２次電池の制御回路等のハイサイドスイッチに
用いられるＭＯＳデバイスにおいて、その微細化に伴
い、トレンチコンタクト構造が採用されている。これ
は、図６に示すように、半導体基板１にゲート絶縁膜５
を介してトレンチゲート電極６が形成されたトレンチＭ
ＯＳデバイスであり、ｐ−ソース領域４壁面に接するよ
うにトレンチコンタクト（金属層９）が形成されてい
る。トレンチコンタクト直下には、キャリア抜きとして
ｎ＋拡散層８が形成されている。

【０００３】このような構造は、以下のように形成され
る。すなわち、図７に示すように、半導体基板１上にｐ
−エピ層２、ｎ−ベース層３、ｐ−ソース領域４を順次
形成し、所定の領域に、ｐ−エピ層２、ｎ−ベース層
３、ｐ−ソース領域４に接するトレンチを形成し、トレ
ンチ内部及びｐ−ソース領域表面全面にゲート絶縁膜５
を形成した後、トレンチ内部で前記ゲート絶縁膜５上に
ゲート電極６を形成する。そして、ゲート電極６及びゲ
ート絶縁膜５上に層間絶縁膜７を形成し、層間絶縁膜７
及びゲート絶縁膜５の所定の領域をエッチング除去した
後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）法によりｎ−ベース層３に達するトレンチを形成す
る。

【０００４】次いで、図８に示すように、残された層間
絶縁膜７及びゲート絶縁膜５をマスクとして、トレンチ
底面のｎ−ベース層３にｎ型不純物をイオン注入し、こ
れを熱拡散処理して、ｎ＋拡散層８（キャリア抜き）を
形成した後、トレンチ内部に金属層９を形成する。

【０００５】このような構造により、これまで基板表面
で取っていたソースコンタクトを基板内部で取ることが
でき、デバイスの微細化が可能となる。

【０００６】

【発明が解決しようとする課題】しかしながら、ＲＩＥ
により形成されたトレンチは、底部より層間絶縁膜及び
ゲート絶縁膜の開口部が広く形成されており、層間絶縁
膜及びゲート絶縁膜をマスクとしてｎ型不純物をイオン
注入すると、実際は図９に示すように、ｐ−ソース領域
にもｎ型不純物が注入され（ｎ＋拡散層８'）、ｐ−ソ
ース領域のキャリア濃度が低下し、ドレイン−ソース間
のオン特性であるオン抵抗が増大するという問題があっ
た。

【０００７】そこで、本発明は、従来の半導体装置の製
造方法における欠点を取り除き、オン抵抗を低減するこ
とのできる半導体装置の製造方法を提供することを目的
とするものである。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に第1導電型のエピ層、第2導電
型のベース層、第1導電型のソース領域を順次形成する
工程と、前記ソース領域上に絶縁膜を形成する工程と、
前記絶縁膜の所定領域をエッチング除去する工程と、残
された前記絶縁膜をマスクとして、ＲＩＥ法により、前
記ソース領域、前記ベース層に接するトレンチを形成す
る工程と、等方性エッチングにより、選択的に前記絶縁
膜の端部直下まで前記ソース領域をエッチングする工程
と、前記絶縁膜をマスクとして、前記トレンチ内部に第
2導電型の不純物をイオン注入し、拡散処理を行う工程
と、前記トレンチ内部に金属層を形成する工程とを備え
ることを特徴とするものである。

【０００９】また、本発明の半導体装置の製造方法にお
いては、前記半導体基板中にトレンチゲートを形成する
工程を備えることを特徴としている。

【００１０】さらに、本発明の半導体装置の製造方法に
おいては、前記トレンチ内部に第2導電型の不純物をイ
オン注入する工程の後、前記絶縁膜を、少なくとも前記
ソース領域端部直上までエッチングする工程を備えるこ
とを特徴としている。

【００１１】

【発明の実施の形態】以下本発明の実施形態について、
図を参照して説明する。 （実施形態１）従来と同様に、図１に示すように、Ｓｉ
基板１上にｐ−エピ層２、ｎ−ベース層３、ｐ−ソース
領域４を順次形成し、所定の領域に、ｐ−エピ層２、ｎ
−ベース層３、ｐ−ソース領域４に接するトレンチを形
成し、トレンチ内部及びｐ−ソース領域表面全面に酸化
膜からなるゲート絶縁膜５を形成した後、トレンチ内部
で前記ゲート絶縁膜上にゲート電極６を形成する。そし
て、ゲート電極及びゲート絶縁膜上にＣＶＤ酸化膜から
なる層間絶縁膜７を形成し、層間絶縁膜７及びゲート絶
縁膜５の所定の領域をエッチング除去した後、ＲＩＥ法
によりｎ−ベース層３に達するトレンチを形成する。

【００１２】次いで、図２に示すように、ＣＤＥ（Ｃｈ
ｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）法を用いて、
等方性エッチングにてＳｉを酸化膜に対して選択的に除
去する。使用ガスはＯ_２／ＣＦ_４で、ｐ−ソース領域４
がゲート絶縁膜５の端部直下に隠れるまでサイドエッチ
ングする。

【００１３】そして、図３に示すように、ひさし状の層
間絶縁膜７、ゲート絶縁膜５をマスクとしてトレンチ内
部にｎ型不純物として、Asをイオン注入し、これを熱拡
散処理して、ｎ＋拡散層（キャリア抜き）８を形成す
る。そして、トレンチ内部にスパッタによりＴｉＷ（バ
リアメタル）とＡｌからなる金属層９を形成する。

【００１４】このようにして形成された半導体装置にお
いて、ソース（ｐ＋）コンタクト領域の濃度低下は認め
られず、ソース−ドレイン間の電圧によるオン抵抗を、
従来と比較したところ、図４に示すように、約８％低下
していることがわかる。また、ゲートのしきい値電圧に
よるオン抵抗も、同様に低下している。 （実施形態２）実施形態１と同様に、キャリア抜きを形
成した後、図５に示すように、ＨＦ（又は弗化アンモニ
ウム）及び界面活性剤を添加した弗化アンモニウムによ
り、ひさし状となっている層間絶縁膜、ゲート絶縁膜
を、少なくともトレンチのソース領域端部直上までエッ
チングする（層間絶縁膜７'、ゲート絶縁膜５'）。そし
て、実施形態１と同様に、トレンチ内部にスパッタによ
りＴｉＷ（バリアメタル）とＡｌからなる金属層９'を
形成する。

【００１５】本実施形態のように、ひさし状の層間絶縁
膜、ゲート絶縁膜を除去することにより、バリアメタ
ル、及びメタルのカバレッジを改善することができる。

【００１６】尚、実施形態１、２においては、Ｐチャネ
ルＭＯＳ−ＦＥＴを用いたが、同様に、ＮチャネルＭＯ
Ｓ−ＦＥＴにおいても適用可能である。その場合は、キ
ャリア抜き（ｐ＋拡散層）には、ＢＦ_２又はボロンをイ
オン注入すれば良い。

【００１７】

【発明の効果】本発明によれば、オン抵抗を低減するこ
とのできる半導体装置の製造方法を提供することができ
る。

【図面の簡単な説明】

【図１】 本発明の半導体装置の製造方法における工程
を示す図。

【図２】 本発明の半導体装置の製造方法における工程
を示す図。

【図３】 本発明により形成される半導体装置を示す
図。

【図４】 本発明により形成される半導体装置における
特性を示す図。

【図５】 本発明により形成される半導体装置を示す
図。

【図６】 従来の製造方法により形成される半導体装置
を示す図。

【図７】 従来の半導体装置の製造方法における工程を
示す図。

【図８】 従来の半導体装置の製造方法における工程を
示す図。

【図９】 従来の半導体装置の製造方法における問題を
示す図。

【符号の説明】

１ 半導体基板（Ｓｉ基板） ２ ｐ−エピ層 ３ ｎ−ベース層 ４ ｐ−ソース領域 ５、５' ゲート絶縁膜 ６ ゲート電極 ７、７' 層間絶縁膜 ８、８' ｎ＋拡散層（キャリア抜き） ９、９' 金属層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に第1導電型のエピ層、第2
   導電型のベース層、第1導電型のソース領域を順次形成
   する工程と、 前記ソース領域上に絶縁膜を形成する工程と、 前記絶縁膜の所定領域をエッチング除去する工程と、 残された前記絶縁膜をマスクとして、ＲＩＥ法により、
   前記ソース領域、前記ベース層に接するトレンチを形成
   する工程と、 等方性エッチングにより、選択的に前記絶縁膜の端部直
   下まで前記ソース領域をエッチングする工程と、 前記絶縁膜をマスクとして、前記トレンチ内部に第2導
   電型の不純物をイオン注入し、拡散処理を行う工程と、 前記トレンチ内部に金属層を形成する工程とを備えるこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記半導体基板中にトレンチゲートを形
   成する工程を備えることを特徴とする請求項１記載の半
   導体装置の製造方法。
3. 【請求項３】 前記トレンチ内部に第2導電型の不純物
   をイオン注入する工程の後、前記絶縁膜を、少なくとも
   前記ソース領域端部直上までエッチングする工程を備え
   ることを特徴とする請求項１又は２記載の半導体装置の
   製造方法。