JP2003297099A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2003297099A JP2003297099A JP2002093445A JP2002093445A JP2003297099A JP 2003297099 A JP2003297099 A JP 2003297099A JP 2002093445 A JP2002093445 A JP 2002093445A JP 2002093445 A JP2002093445 A JP 2002093445A JP 2003297099 A JP2003297099 A JP 2003297099A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- memory cell
- threshold value
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 フラッシュメモリ等の不揮発性半導体記憶装
置ではフローティングゲートに蓄積された電荷が徐々に
放出され、しきい値が低下する現象がある。またソフト
エラーによるしきい値が上昇する現象も発生するが、従
来これらの不良が発生した半導体装置については十分な
対策がなされてなかった。そこで、しきい値低下やソフ
トエラーの発生したメモリセルを容易に検出可能な不揮
発性半導体記憶装置を提供する。 【解決手段】 コントロールゲートに第１の電圧を印加
し、第１のデータを読み出して第１のデータバッファに
格納すると共に第１の電圧と異なる第２の電圧を印加
し、第２のデータを読み出して第２のデータバッファに
格納し、比較判定器で第１、第２のデータを比較してし
きい値変動を判定するものである。
置ではフローティングゲートに蓄積された電荷が徐々に
放出され、しきい値が低下する現象がある。またソフト
エラーによるしきい値が上昇する現象も発生するが、従
来これらの不良が発生した半導体装置については十分な
対策がなされてなかった。そこで、しきい値低下やソフ
トエラーの発生したメモリセルを容易に検出可能な不揮
発性半導体記憶装置を提供する。 【解決手段】 コントロールゲートに第１の電圧を印加
し、第１のデータを読み出して第１のデータバッファに
格納すると共に第１の電圧と異なる第２の電圧を印加
し、第２のデータを読み出して第２のデータバッファに
格納し、比較判定器で第１、第２のデータを比較してし
きい値変動を判定するものである。
Description
【０００１】
【発明の属する技術分野】この発明は電気的に書き換え
可能な不揮発性半導体記憶装置に係るものであって、と
くにメモリセルしきい値のチェック可能な装置に関する
ものである。
可能な不揮発性半導体記憶装置に係るものであって、と
くにメモリセルしきい値のチェック可能な装置に関する
ものである。
【０００２】
【従来の技術】従来の不揮発性半導体記憶装置、例えば
フラッシュメモリ等の不揮発性半導体記憶装置は、フロ
ーティングゲートとコントロールゲートを有する二層ゲ
ート構造のメモリトランジスタから構成されている。こ
のような構造を有するフラッシュメモリの書き込み、消
去および読み出し動作は次のように行われる。まず、書
き込み動作において、指定されたメモリセルのコントロ
ールゲートを１０Ｖ、ソースを０Ｖ、ドレインを５Ｖに
設定すると、これによりソース、ドレイン間に電流が流
れ、発生したホットキャリヤがフローティングゲートに
注入され、しきい値が上昇してデータ”０”が記憶され
る。消去動作においては、コントロールゲートを−１０
Ｖ、ソースを１０Ｖ、ドレインをオープンに設定する。
これによりフローティングゲートから電荷が放出されて
しきい値が下がり、データ”１”が記憶される。読み出
し動作においては、コントロールゲートを５．５Ｖ、ソ
ースを０Ｖ、ドレインを０．７Ｖに設定する。この時消
去状態のメモリセルにあっては、メモリトランジスタの
しきい値が低いためにメモリトランジスタがオンして電
流が流れセンスアンプはデータ”１”を出力する。一
方、書き込み状態のメモリセルにあっては、メモリトラ
ンジスタのしきい値が高いためにメモリトランジスタが
オンせず電流が流れずデータ”０”を読み出しデータと
して出力する。
フラッシュメモリ等の不揮発性半導体記憶装置は、フロ
ーティングゲートとコントロールゲートを有する二層ゲ
ート構造のメモリトランジスタから構成されている。こ
のような構造を有するフラッシュメモリの書き込み、消
去および読み出し動作は次のように行われる。まず、書
き込み動作において、指定されたメモリセルのコントロ
ールゲートを１０Ｖ、ソースを０Ｖ、ドレインを５Ｖに
設定すると、これによりソース、ドレイン間に電流が流
れ、発生したホットキャリヤがフローティングゲートに
注入され、しきい値が上昇してデータ”０”が記憶され
る。消去動作においては、コントロールゲートを−１０
Ｖ、ソースを１０Ｖ、ドレインをオープンに設定する。
これによりフローティングゲートから電荷が放出されて
しきい値が下がり、データ”１”が記憶される。読み出
し動作においては、コントロールゲートを５．５Ｖ、ソ
ースを０Ｖ、ドレインを０．７Ｖに設定する。この時消
去状態のメモリセルにあっては、メモリトランジスタの
しきい値が低いためにメモリトランジスタがオンして電
流が流れセンスアンプはデータ”１”を出力する。一
方、書き込み状態のメモリセルにあっては、メモリトラ
ンジスタのしきい値が高いためにメモリトランジスタが
オンせず電流が流れずデータ”０”を読み出しデータと
して出力する。
【０００３】
【発明が解決しようとする課題】しかしながら、フラッ
シュメモリ等の不揮発性半導体記憶装置では書き込みに
よりフローティングゲートに蓄積された電荷は、時間の
経過とともに揮発して徐々に放出されて、しきい値が低
下するという現象があり、このしきい値が読み出し電
圧、例えば前記５．５Ｖより低くなると、データが”
０”から”１”に変化し誤動作の原因となっている。ま
た、一方消去によりフローティングゲートに電荷が存在
しない状態においては、ソフトエラーによりフローティ
ングゲートに電荷が蓄積され、データが”１”から”
０”に変化するという現象も存在する。従来このような
現象発生に対して、それを検出して半導体記憶装置とし
ての対策を採られていなかった。しかしながら、宇宙空
間装置や保守手入れが困難な装置に搭載されている半導
体記憶装置においては、前記しきい値低下現象が発生し
た場合、これを放置する訳にいかず、何らかの措置をと
る必要があり、またソフトエラーによるデータ変化に対
して、例えば自動車等に搭載されている半導体記憶装置
については適切な時期にデータ変化を検出することによ
り、誤動作を未然に防止する必要性が生じてきた。
シュメモリ等の不揮発性半導体記憶装置では書き込みに
よりフローティングゲートに蓄積された電荷は、時間の
経過とともに揮発して徐々に放出されて、しきい値が低
下するという現象があり、このしきい値が読み出し電
圧、例えば前記５．５Ｖより低くなると、データが”
０”から”１”に変化し誤動作の原因となっている。ま
た、一方消去によりフローティングゲートに電荷が存在
しない状態においては、ソフトエラーによりフローティ
ングゲートに電荷が蓄積され、データが”１”から”
０”に変化するという現象も存在する。従来このような
現象発生に対して、それを検出して半導体記憶装置とし
ての対策を採られていなかった。しかしながら、宇宙空
間装置や保守手入れが困難な装置に搭載されている半導
体記憶装置においては、前記しきい値低下現象が発生し
た場合、これを放置する訳にいかず、何らかの措置をと
る必要があり、またソフトエラーによるデータ変化に対
して、例えば自動車等に搭載されている半導体記憶装置
については適切な時期にデータ変化を検出することによ
り、誤動作を未然に防止する必要性が生じてきた。
【０００４】この発明はこのような課題を解決しようと
するためになされたものであり、しきい値低下やソフト
エラーによるデータ変化等を発生したメモリセルを検出
可能な半導体記憶装置を提供しようとするものである。
するためになされたものであり、しきい値低下やソフト
エラーによるデータ変化等を発生したメモリセルを検出
可能な半導体記憶装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】この発明に係る不揮発性
半導体記憶装置は、電源とコントローラと第１、第２の
データバッファと、前記第１、第２のデータバッファに
格納されるデータを比較する比較判定器が設けられてお
り、メモリセルのコントロールゲートに第１の電圧を印
加して第１のデータを読み出し、第１のデータバッファ
に格納するとともに前記第１の電圧と異なる第２の電圧
を印加して第２のデータを読み出し、第２のバッファに
格納するものである。
半導体記憶装置は、電源とコントローラと第１、第２の
データバッファと、前記第１、第２のデータバッファに
格納されるデータを比較する比較判定器が設けられてお
り、メモリセルのコントロールゲートに第１の電圧を印
加して第１のデータを読み出し、第１のデータバッファ
に格納するとともに前記第１の電圧と異なる第２の電圧
を印加して第２のデータを読み出し、第２のバッファに
格納するものである。
【０００６】また、第２の電圧を、第１の電圧および動
作電圧Ｖｃｃよりも高いものを印加し、第１と第２のデ
ータを比較判定器で比較して、メモリセルのしきい値変
動を判定するものである。
作電圧Ｖｃｃよりも高いものを印加し、第１と第２のデ
ータを比較判定器で比較して、メモリセルのしきい値変
動を判定するものである。
【０００７】また、第２の電圧を、第１の電圧および動
作電圧Ｖｃｃよりも低いものを印加し、第１と第２のデ
ータを比較判定器で比較して、メモリセルのしきい値変
動を判定するものである。
作電圧Ｖｃｃよりも低いものを印加し、第１と第２のデ
ータを比較判定器で比較して、メモリセルのしきい値変
動を判定するものである。
【０００８】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１の不揮発性半導体記憶装置であるフラッシ
ュメモリを図によって説明する。図１はブロック図であ
り、図２はしきい値低下をチェックするフローチャー
ト、図３は揮発によりしきい値の低下したメモリセルを
検出する仕組みを示す図である。図において、フラッシ
ュメモリ装置１００には、メモリセル１、電源２、コン
トローラ３、センスアンプ４、第１のデータバッファ
５、第２のデータバッファ６、比較判定器７、Ｘデコー
ダ８、Ｙデコーダ９を備え、前記メモリセル１はメモリ
セルアレイにマトリクス状に配置されている。このよう
な構成のフラッシュメモリ１００のメモリセル１のコン
トロールゲートに蓄積された電荷は、時間の経過と共に
揮発により徐々に放出され、しきい値が低下する。この
対策フローを図２によって説明する。本実施の形態１の
フラッシュメモリ１００が例えばマイコンに搭載されて
いるとする。図２に示すフローチャートにおいて、前記
マイコンの起動時またはスリープ状態開始時あるいはス
リープ状態解除時をＳＴ１つまりスタートとする。ＳＴ
２でマトリクス配置された任意のスタートアドレスＸの
メモリセル１を設定し、ＳＴ３でコントロールゲートに
電源２より、第１の電圧ＶＭ、例えば５．５Ｖを印加す
る。なお、ソースは０Ｖ、ドレイン５Ｖに設定する。Ｓ
Ｔ４で前記ＳＴ２で設定したスタートアドレスＸのメモ
リセルより第１のデータをセンスアンプ４より読み出
す。この際、前記スタートアドレスＸのメモリセルが初
期状態で書き込みのなされたメモリセルであったとする
と、前記ＳＴ３で第１の電圧ＶＭ５．５Ｖを印加したこ
とによるＳＴ４のデータの読み出しは次の（１）、
（２）の２ケースが考えられる。 （１）フローティングゲートに蓄積された電荷の多くが
揮発して、しきい値が低下している。この場合センスア
ンプ４はデータは”１”を読み出す。 （２）電荷のほとんどは揮発せずしきい値が低下してい
ない。あるいは電荷は揮発しているが、５．５Ｖのコン
トロールゲート電圧ではしきい値が低下したと認められ
ない。この場合センスアンプ４はデータは”０”を読み
出す。この第１のデータ値”１”または”０”をＳＴ５
で第１のデータバッファ５に格納する。ＳＴ６で前記第
１の電圧ＶＭ５．５Ｖより高い第２の電圧ＶＨ、例えば
６．５Ｖをコントロールゲートに印加する。ＳＴ７での
第２のデータの読み出しは次の（１）（２）の２つのケ
ースが考えられる。 （１）前記ＳＴ４において電荷は揮発しているが、第１
の電圧ＶＭ５．５Ｖ電圧ではしきい値の低下が認められ
ずデータ”０”であったものが本ＳＴ６の第２の電圧Ｖ
Ｈ６．５Ｖではしきい値が低下したと認められ、データ
が”１”となる。 （２）電荷のほとんどは揮発せずしきい値が低下してい
なく、データは”０”を読み出す。この第２のデータ
値”１”または”０”をＳＴ８において第２のデータバ
ッファ６に格納する。次にＳＴ９で比較判定器７が前記
第１および第２のデータを比較する。例えば第２のデー
タバッファ６に格納されていた第２のデータが第１のデ
ータバッファ５に格納されていた第１のデータより大き
いとき、言い換えれば第２のデータが”１”で第１のデ
ータが”０”となっている場合、（第１のデータバッフ
ァのデータが”ＦＥ”で第２のデータバッファのデータ
が”ＦＦ”の場合）比較判定器７は揮発によりしきい値
の低下したメモリセルと判定する。ここでＳＴ９におけ
る第１、第２のデータの変化の比較判定をまとめると、 となり、上記ケース１およびケース２が揮発によりしき
い値が低下したメモリセルと判定される。これを図３に
示した。
実施の形態１の不揮発性半導体記憶装置であるフラッシ
ュメモリを図によって説明する。図１はブロック図であ
り、図２はしきい値低下をチェックするフローチャー
ト、図３は揮発によりしきい値の低下したメモリセルを
検出する仕組みを示す図である。図において、フラッシ
ュメモリ装置１００には、メモリセル１、電源２、コン
トローラ３、センスアンプ４、第１のデータバッファ
５、第２のデータバッファ６、比較判定器７、Ｘデコー
ダ８、Ｙデコーダ９を備え、前記メモリセル１はメモリ
セルアレイにマトリクス状に配置されている。このよう
な構成のフラッシュメモリ１００のメモリセル１のコン
トロールゲートに蓄積された電荷は、時間の経過と共に
揮発により徐々に放出され、しきい値が低下する。この
対策フローを図２によって説明する。本実施の形態１の
フラッシュメモリ１００が例えばマイコンに搭載されて
いるとする。図２に示すフローチャートにおいて、前記
マイコンの起動時またはスリープ状態開始時あるいはス
リープ状態解除時をＳＴ１つまりスタートとする。ＳＴ
２でマトリクス配置された任意のスタートアドレスＸの
メモリセル１を設定し、ＳＴ３でコントロールゲートに
電源２より、第１の電圧ＶＭ、例えば５．５Ｖを印加す
る。なお、ソースは０Ｖ、ドレイン５Ｖに設定する。Ｓ
Ｔ４で前記ＳＴ２で設定したスタートアドレスＸのメモ
リセルより第１のデータをセンスアンプ４より読み出
す。この際、前記スタートアドレスＸのメモリセルが初
期状態で書き込みのなされたメモリセルであったとする
と、前記ＳＴ３で第１の電圧ＶＭ５．５Ｖを印加したこ
とによるＳＴ４のデータの読み出しは次の（１）、
（２）の２ケースが考えられる。 （１）フローティングゲートに蓄積された電荷の多くが
揮発して、しきい値が低下している。この場合センスア
ンプ４はデータは”１”を読み出す。 （２）電荷のほとんどは揮発せずしきい値が低下してい
ない。あるいは電荷は揮発しているが、５．５Ｖのコン
トロールゲート電圧ではしきい値が低下したと認められ
ない。この場合センスアンプ４はデータは”０”を読み
出す。この第１のデータ値”１”または”０”をＳＴ５
で第１のデータバッファ５に格納する。ＳＴ６で前記第
１の電圧ＶＭ５．５Ｖより高い第２の電圧ＶＨ、例えば
６．５Ｖをコントロールゲートに印加する。ＳＴ７での
第２のデータの読み出しは次の（１）（２）の２つのケ
ースが考えられる。 （１）前記ＳＴ４において電荷は揮発しているが、第１
の電圧ＶＭ５．５Ｖ電圧ではしきい値の低下が認められ
ずデータ”０”であったものが本ＳＴ６の第２の電圧Ｖ
Ｈ６．５Ｖではしきい値が低下したと認められ、データ
が”１”となる。 （２）電荷のほとんどは揮発せずしきい値が低下してい
なく、データは”０”を読み出す。この第２のデータ
値”１”または”０”をＳＴ８において第２のデータバ
ッファ６に格納する。次にＳＴ９で比較判定器７が前記
第１および第２のデータを比較する。例えば第２のデー
タバッファ６に格納されていた第２のデータが第１のデ
ータバッファ５に格納されていた第１のデータより大き
いとき、言い換えれば第２のデータが”１”で第１のデ
ータが”０”となっている場合、（第１のデータバッフ
ァのデータが”ＦＥ”で第２のデータバッファのデータ
が”ＦＦ”の場合）比較判定器７は揮発によりしきい値
の低下したメモリセルと判定する。ここでＳＴ９におけ
る第１、第２のデータの変化の比較判定をまとめると、 となり、上記ケース１およびケース２が揮発によりしき
い値が低下したメモリセルと判定される。これを図３に
示した。
【０００９】前記しきい値低下のメモリセルはＳＴ１０
で再度同一のアドレスが読み出されて書き込みが行わ
れ、前記ＳＴ６にて、再びしきい値のチェックがなされ
る。つまり、第１のデータと第２のデータとを比較し前
記ケース１およびケース２の場合には、前記と同様の動
作が繰り返される。一方、前記ケース３の場合にはＳＴ
１１においてメモリセルアレイの最終アドレスか否かコ
ントローラ３が判断し、最終アドレスでなければＳＴ１
２でアドレスを１インクリメントし最終アドレスに達す
るまで同様の動作を繰り返し、ＳＴ１３で終了となる。
なお、この実施の形態１ではＳＴ９でしきい値の低下し
たメモリセルをＳＴ１０にて再度同一のアドレスを読み
出し書き込みを行うことを示したが、必ずしもＳＴ９か
らＳＴ１０に直ちに移行する必要もなく、例えばＳＴ９
でしきい値低下メモリセルのアドレスをコントローラに
て記憶し、全アドレスのしきい値低下の有無のチェック
動作完了後、すなわちＳＴ２〜ＳＴ９、ＳＴ１１を完了
後にＳＴ１０に移行し、書き込みを行ってもよい。ま
た、コントロールゲートに印加する第１の電圧を５．５
Ｖ、第２の電圧を６．５Ｖの例で示したがこれに限定さ
れるものではなく、第１の電圧をＶｃｃ（動作電圧）＋
１０％、第２の電圧をＶｃｃ＋２０％程度の値に設定し
てもよく、このような電圧を印加することによりしきい
値の低下の有無の判定を適確に行うことができる。この
ように、この実施の形態１では、第１の電圧印加による
第１の読み出しデータと、第１の電圧より高い第２の電
圧印加による第２の読み出しデータとを比較判定器７に
て比較し、揮発によるしきい値の低下の有無を判定し、
追加書き込みを行うことを可能としているので、宇宙空
間用装置やその他保守点検の困難な装置に搭載されてい
るフラッシュメモリ等の不揮発性半導体記憶装置のしき
い値低下を、例えばリモートコントロールで回復させる
ことが可能となり、装置の安全性をより高めることが可
能となる。
で再度同一のアドレスが読み出されて書き込みが行わ
れ、前記ＳＴ６にて、再びしきい値のチェックがなされ
る。つまり、第１のデータと第２のデータとを比較し前
記ケース１およびケース２の場合には、前記と同様の動
作が繰り返される。一方、前記ケース３の場合にはＳＴ
１１においてメモリセルアレイの最終アドレスか否かコ
ントローラ３が判断し、最終アドレスでなければＳＴ１
２でアドレスを１インクリメントし最終アドレスに達す
るまで同様の動作を繰り返し、ＳＴ１３で終了となる。
なお、この実施の形態１ではＳＴ９でしきい値の低下し
たメモリセルをＳＴ１０にて再度同一のアドレスを読み
出し書き込みを行うことを示したが、必ずしもＳＴ９か
らＳＴ１０に直ちに移行する必要もなく、例えばＳＴ９
でしきい値低下メモリセルのアドレスをコントローラに
て記憶し、全アドレスのしきい値低下の有無のチェック
動作完了後、すなわちＳＴ２〜ＳＴ９、ＳＴ１１を完了
後にＳＴ１０に移行し、書き込みを行ってもよい。ま
た、コントロールゲートに印加する第１の電圧を５．５
Ｖ、第２の電圧を６．５Ｖの例で示したがこれに限定さ
れるものではなく、第１の電圧をＶｃｃ（動作電圧）＋
１０％、第２の電圧をＶｃｃ＋２０％程度の値に設定し
てもよく、このような電圧を印加することによりしきい
値の低下の有無の判定を適確に行うことができる。この
ように、この実施の形態１では、第１の電圧印加による
第１の読み出しデータと、第１の電圧より高い第２の電
圧印加による第２の読み出しデータとを比較判定器７に
て比較し、揮発によるしきい値の低下の有無を判定し、
追加書き込みを行うことを可能としているので、宇宙空
間用装置やその他保守点検の困難な装置に搭載されてい
るフラッシュメモリ等の不揮発性半導体記憶装置のしき
い値低下を、例えばリモートコントロールで回復させる
ことが可能となり、装置の安全性をより高めることが可
能となる。
【００１０】実施の形態２．以下、この発明の実施の形
態２について述べる。フラッシュメモリ等の不揮発性半
導体記憶装置はα線によりフローティングゲートに電荷
がない状態の”１”から電荷のある状態”０”に変化す
るというソフトエラーが発生する。この実施の形態２で
は前記ソフトエラーによりしきい値の上昇したメモリセ
ルを検出する方法を示す。ブロック図は図１と同様であ
り、図４はソフトエラーによりしきい値の上昇したメモ
リセルを検出する仕組みを示す。次に動作について述べ
る。実施の形態１と同様に、マイコン起動時、またはス
リープ状態開始時あるいはスリープ状態解除時に、コン
トローラ３の指令に基づいてマトリクス配置された任意
のスタートアドレスＸのメモリセル１を設定し、電源２
よりコントロールゲートに第１の電圧ＶＭ５．５Ｖを印
加する。これによりスタートアドレスＸのメモリセルか
ら第１のデータをセンスアンプ４が読み出し、第１のデ
ータバッファ５に格納する。この際、前記スタートアド
レスＸのメモリセルが初期状態で消去状態つまりフロー
ティングゲートに電荷が蓄積されていないメモリセルで
あるとすると、第１の電圧ＶＭ５．５Ｖを印加したこと
によって第１のデータの読み出しは次の（１）（２）の
２ケースが考えられる。 （１）α線の影響を受けてフローティングゲートに電荷
が多量に蓄積されてしきい値が上昇し、データ”０”を
読み出す。 （２）α線の影響を受けているが電荷がそれ程多量に蓄
積されてなく、しきい値の上昇が少ない。あるいはα線
による影響をほとんど受けず電荷の蓄積がない為、デー
タ”１”を読み出す。
態２について述べる。フラッシュメモリ等の不揮発性半
導体記憶装置はα線によりフローティングゲートに電荷
がない状態の”１”から電荷のある状態”０”に変化す
るというソフトエラーが発生する。この実施の形態２で
は前記ソフトエラーによりしきい値の上昇したメモリセ
ルを検出する方法を示す。ブロック図は図１と同様であ
り、図４はソフトエラーによりしきい値の上昇したメモ
リセルを検出する仕組みを示す。次に動作について述べ
る。実施の形態１と同様に、マイコン起動時、またはス
リープ状態開始時あるいはスリープ状態解除時に、コン
トローラ３の指令に基づいてマトリクス配置された任意
のスタートアドレスＸのメモリセル１を設定し、電源２
よりコントロールゲートに第１の電圧ＶＭ５．５Ｖを印
加する。これによりスタートアドレスＸのメモリセルか
ら第１のデータをセンスアンプ４が読み出し、第１のデ
ータバッファ５に格納する。この際、前記スタートアド
レスＸのメモリセルが初期状態で消去状態つまりフロー
ティングゲートに電荷が蓄積されていないメモリセルで
あるとすると、第１の電圧ＶＭ５．５Ｖを印加したこと
によって第１のデータの読み出しは次の（１）（２）の
２ケースが考えられる。 （１）α線の影響を受けてフローティングゲートに電荷
が多量に蓄積されてしきい値が上昇し、データ”０”を
読み出す。 （２）α線の影響を受けているが電荷がそれ程多量に蓄
積されてなく、しきい値の上昇が少ない。あるいはα線
による影響をほとんど受けず電荷の蓄積がない為、デー
タ”１”を読み出す。
【００１１】次に前記第１の電圧ＶＭ５．５Ｖより低い
第２の電圧ＶＬ３．５Ｖをコントロールゲートに印加す
る。これによりスタートアドレスＸのメモリセルは第２
のデータ”１”または”０”をセンスアンプ４より読み
出し、第２のデータバッファ６に格納する。この際、第
２の電圧ＶＬ３．５Ｖを印加したことによる第２のデー
タの読み出しは次の（１）（２）の２ケースが考えられ
る。 （１）前記第１の電圧ＶＭ５．５Ｖでは電荷がそれ程多
量に蓄積されてなくしきい値が上昇の少なくデータ”
１”であったものが第２の電圧ＶＬ３．５Ｖではしきい
値が上昇したと認められ第２のデータとして”０”を読
み出す。 （２）α線の影響をほとんど受けず電荷の蓄積が少なく
しきい値の上昇も少なく第２のデータとして”１”を読
み出す。次に比較判定器７で前記第１および第２のデー
タを比較する。例えば第２のデータが第１のデータより
小さくなっているとき（第１のデータがＦＦで第２のデ
ータがＦＥの場合）、この該当するアドレスのメモリセ
ルのデータが”１”から”０”に変化しており、ソフト
エラーのメモリセルと判定する。ここで第１、第２のデ
ータ変化の比較判定をまとめると、 上記ケース２およびケース３がソフトエラーによりしき
い値が上昇したメモリセルと判定される。これを図４に
示す。このように実施の形態２では、第１の電圧印加に
よる第１の読み出しデータと、第１の電圧より低い第２
の電圧印加により第２の読み出しデータとを比較判定器
７にて比較し、ソフトエラーによるしきい値の上昇の有
無を判定しているので、自動車等に搭載しているフラッ
シュメモリ等の不揮発性半導体記憶装置にソフトエラー
に起因する誤動作を未然に予防することが可能となると
共に、高信頼性を得ることができる。なお、この実施の
形態２ではコントロールゲートに印加する第１の電圧を
５．５Ｖ、第２の電圧を３．５Ｖの例で示したが、これ
に限定されるものでなく、第１の電圧をＶｃｃ（動作電
圧）＋１０％、第２の電圧をＶｃｃ（動作電圧）−２０
％程度の値にして設定しもよく、このような電圧を印加
することによりしきい値上昇の有無の判定を適確に行う
ことができる。また、実施の形態１、２共フラッシュメ
モリの例で述べたが、フラッシュメモリに限定されず電
気的に書き換え可能な不揮発性半導体記憶装置であれば
よいことは言うまでもない。
第２の電圧ＶＬ３．５Ｖをコントロールゲートに印加す
る。これによりスタートアドレスＸのメモリセルは第２
のデータ”１”または”０”をセンスアンプ４より読み
出し、第２のデータバッファ６に格納する。この際、第
２の電圧ＶＬ３．５Ｖを印加したことによる第２のデー
タの読み出しは次の（１）（２）の２ケースが考えられ
る。 （１）前記第１の電圧ＶＭ５．５Ｖでは電荷がそれ程多
量に蓄積されてなくしきい値が上昇の少なくデータ”
１”であったものが第２の電圧ＶＬ３．５Ｖではしきい
値が上昇したと認められ第２のデータとして”０”を読
み出す。 （２）α線の影響をほとんど受けず電荷の蓄積が少なく
しきい値の上昇も少なく第２のデータとして”１”を読
み出す。次に比較判定器７で前記第１および第２のデー
タを比較する。例えば第２のデータが第１のデータより
小さくなっているとき（第１のデータがＦＦで第２のデ
ータがＦＥの場合）、この該当するアドレスのメモリセ
ルのデータが”１”から”０”に変化しており、ソフト
エラーのメモリセルと判定する。ここで第１、第２のデ
ータ変化の比較判定をまとめると、 上記ケース２およびケース３がソフトエラーによりしき
い値が上昇したメモリセルと判定される。これを図４に
示す。このように実施の形態２では、第１の電圧印加に
よる第１の読み出しデータと、第１の電圧より低い第２
の電圧印加により第２の読み出しデータとを比較判定器
７にて比較し、ソフトエラーによるしきい値の上昇の有
無を判定しているので、自動車等に搭載しているフラッ
シュメモリ等の不揮発性半導体記憶装置にソフトエラー
に起因する誤動作を未然に予防することが可能となると
共に、高信頼性を得ることができる。なお、この実施の
形態２ではコントロールゲートに印加する第１の電圧を
５．５Ｖ、第２の電圧を３．５Ｖの例で示したが、これ
に限定されるものでなく、第１の電圧をＶｃｃ（動作電
圧）＋１０％、第２の電圧をＶｃｃ（動作電圧）−２０
％程度の値にして設定しもよく、このような電圧を印加
することによりしきい値上昇の有無の判定を適確に行う
ことができる。また、実施の形態１、２共フラッシュメ
モリの例で述べたが、フラッシュメモリに限定されず電
気的に書き換え可能な不揮発性半導体記憶装置であれば
よいことは言うまでもない。
【００１２】
【発明の効果】この発明は以上述べたような不揮発性半
導体記憶装置であるので、以下に示すような効果を奏す
る。
導体記憶装置であるので、以下に示すような効果を奏す
る。
【００１３】コントローラの指令でメモリセルのコント
ロールゲートに第１の電圧を印加し第１のデータを読み
出して第１のデータバッファに格納し、第１の電圧と異
なる第２の電圧を印加して第２のデータを読み出して第
２のデータバッファに格納し、前記第１、第２のデータ
を比較判定器で比較するとともに、前記メモリセルのし
きい値の変動の有無を判定する不揮発性半導体記憶装置
であるので、しきい値の変動したメモリセルを容易に検
出可能という優れた効果を奏する。
ロールゲートに第１の電圧を印加し第１のデータを読み
出して第１のデータバッファに格納し、第１の電圧と異
なる第２の電圧を印加して第２のデータを読み出して第
２のデータバッファに格納し、前記第１、第２のデータ
を比較判定器で比較するとともに、前記メモリセルのし
きい値の変動の有無を判定する不揮発性半導体記憶装置
であるので、しきい値の変動したメモリセルを容易に検
出可能という優れた効果を奏する。
【００１４】また、第２の電圧が、第１の電圧および動
作電圧Ｖｃｃよりも高くして印加され、それにより得ら
れた第１、第２のデータを比較判定器で比較し、メモリ
セルのしきい値の変動の有無を判定するので、揮発によ
りしきい値の低下したメモリセルを容易に検出できると
いう優れた効果を奏する。
作電圧Ｖｃｃよりも高くして印加され、それにより得ら
れた第１、第２のデータを比較判定器で比較し、メモリ
セルのしきい値の変動の有無を判定するので、揮発によ
りしきい値の低下したメモリセルを容易に検出できると
いう優れた効果を奏する。
【００１５】また、第２の電圧が、第１の電圧および動
作電圧Ｖｃｃよりも低くして印加され、それにより得ら
れた第１、第２のデータを比較判定器で比較し、メモリ
セルのしきい値の変動の有無を判定するので、ソフトエ
ラーによりしきい値の上昇したメモリセルを容易に検出
できるという優れた効果を奏する。
作電圧Ｖｃｃよりも低くして印加され、それにより得ら
れた第１、第２のデータを比較判定器で比較し、メモリ
セルのしきい値の変動の有無を判定するので、ソフトエ
ラーによりしきい値の上昇したメモリセルを容易に検出
できるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の不揮発性半導体記
憶装置（フラッシュメモリ）を示すブロック図である。
憶装置（フラッシュメモリ）を示すブロック図である。
【図２】 この発明の実施の形態１の不揮発性半導体記
憶装置（フラッシュメモリ）によるしきい値の低下をチ
ェックするフローチャートである。
憶装置（フラッシュメモリ）によるしきい値の低下をチ
ェックするフローチャートである。
【図３】 この発明の実施の形態１によるしきい値低下
のメモリセルを検出する仕組みを示す図である。
のメモリセルを検出する仕組みを示す図である。
【図４】 この発明の実施の形態２によるしきい値低下
のメモリセルを検出する仕組みを示す図である。
のメモリセルを検出する仕組みを示す図である。
１ メモリセル、２ 電源、３ コントローラ、４ セ
ンスアンプ、５ 第１のデータバッファ、６ 第２のデ
ータバッファ、７ 比較判定器、１００ フラッシュメ
モリ。
ンスアンプ、５ 第１のデータバッファ、６ 第２のデ
ータバッファ、７ 比較判定器、１００ フラッシュメ
モリ。
フロントページの続き
(72)発明者 井上 稔博
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Ｆターム(参考） 5B025 AA01 AD05 AD09 AD16 AE09
5L106 AA10 DD36 EE03 EE08 FF05
GG05
Claims (3)
- 【請求項１】 電気的に書き換え可能な不揮発性半導体
記憶装置において、電源と、コントローラと、第１およ
び第２のデータバッファと、前記第１、第２のデータバ
ッファに格納されるデータを比較判定する比較判定器と
を備え、前記コントローラの指令によりメモリセルのコ
ントロールゲートに前記電源からの第１の電圧を印加
し、第１のデータを読み出して前記第１のデータバッフ
ァに格納するとともに、前記第１の電圧と異なる第２の
電圧を印加し、第２のデータを読み出して前記第２のデ
ータバッファに格納することを特徴とする不揮発性半導
体記憶装置。 - 【請求項２】 第２の電圧は、第１の電圧および動作電
圧Ｖｃｃよりも高くして印加し、第１と第２のデータを
比較判定器で比較して、メモリセルのしきい値変動を判
定する請求項１に記載の不揮発性半導体記憶装置。 - 【請求項３】 第２の電圧は、第１の電圧および動作電
圧Ｖｃｃよりも低くして印加し、第１と第２のデータを
比較判定器で比較して、メモリセルのしきい値変動を判
定する請求項１に記載の不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093445A JP2003297099A (ja) | 2002-03-29 | 2002-03-29 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093445A JP2003297099A (ja) | 2002-03-29 | 2002-03-29 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297099A true JP2003297099A (ja) | 2003-10-17 |
Family
ID=29386758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093445A Pending JP2003297099A (ja) | 2002-03-29 | 2002-03-29 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003297099A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100888695B1 (ko) | 2007-02-27 | 2009-03-16 | 삼성전자주식회사 | 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법 |
| JP2010527094A (ja) * | 2007-05-14 | 2010-08-05 | サムスン エレクトロニクス カンパニー リミテッド | データ読取装置およびその方法 |
| JP2017195009A (ja) * | 2016-04-18 | 2017-10-26 | 富士通株式会社 | メモリおよびメモリの制御方法 |
| JP2018163720A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
-
2002
- 2002-03-29 JP JP2002093445A patent/JP2003297099A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100888695B1 (ko) | 2007-02-27 | 2009-03-16 | 삼성전자주식회사 | 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법 |
| US8149618B2 (en) | 2007-02-27 | 2012-04-03 | Samsung Electronics Co., Ltd. | Over-sampling read operation for a flash memory device |
| US8477533B2 (en) | 2007-02-27 | 2013-07-02 | Samsung Electronics Co., Ltd. | Over-sampling read operation for a flash memory device |
| US9058890B2 (en) | 2007-02-27 | 2015-06-16 | Samsung Electronics Co., Ltd. | Over-sampling read operation for a flash memory device |
| JP2010527094A (ja) * | 2007-05-14 | 2010-08-05 | サムスン エレクトロニクス カンパニー リミテッド | データ読取装置およびその方法 |
| JP2017195009A (ja) * | 2016-04-18 | 2017-10-26 | 富士通株式会社 | メモリおよびメモリの制御方法 |
| JP2018163720A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227803B2 (en) | Apparatus for reducing data corruption in a non-volatile memory | |
| US7663933B2 (en) | Memory controller | |
| US8432738B2 (en) | Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices | |
| JP3189740B2 (ja) | 不揮発性半導体メモリのデータ修復方法 | |
| US8015370B2 (en) | Memory control method and memory system | |
| TWI498897B (zh) | 非揮發性記憶體的保持方法與裝置 | |
| TWI384480B (zh) | 記憶體及其讀取方法 | |
| KR20090108953A (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| TW201005526A (en) | Memory system | |
| JP2007272952A (ja) | 半導体記憶装置 | |
| KR20100101896A (ko) | 불휘발성 메모리 장치 및 그것의 읽기 방법 | |
| US20130166934A1 (en) | Memory storage device, memory controller and controlling method | |
| KR20130087857A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| CN108877863B (zh) | 快闪存储器存储装置及其操作方法 | |
| JP2002230984A (ja) | 不揮発性半導体記憶装置 | |
| US9536619B2 (en) | Hybrid-HDD with improved data retention | |
| JP2022510720A (ja) | フラッシュメモリのマルチパスプログラミングのための先読み技法 | |
| US20100232226A1 (en) | Solid state storage system for uniformly using memory area and method controlling the same | |
| KR100590219B1 (ko) | 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치 | |
| US20080195916A1 (en) | Method and apparatus of correcting error data caused by charge loss within non-volatile memory device | |
| JP2003297099A (ja) | 不揮発性半導体記憶装置 | |
| US20050030794A1 (en) | Method for erasing an NROM cell | |
| TWI328158B (ja) | ||
| US20230170034A1 (en) | Memory device and program operation thereof | |
| JP4544167B2 (ja) | メモリコントローラおよびフラッシュメモリシステム |