JP2003295783A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003295783A
JP2003295783A JP2002097198A JP2002097198A JP2003295783A JP 2003295783 A JP2003295783 A JP 2003295783A JP 2002097198 A JP2002097198 A JP 2002097198A JP 2002097198 A JP2002097198 A JP 2002097198A JP 2003295783 A JP2003295783 A JP 2003295783A
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor device
type display
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002097198A
Other languages
English (en)
Inventor
Mutsumi Kimura
睦 木村
Hiroyuki Hara
弘幸 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002097198A priority Critical patent/JP2003295783A/ja
Publication of JP2003295783A publication Critical patent/JP2003295783A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 薄膜ダイオード型ディスプレイ、パッシブ型
ディスプレイ、デジタルミラーデバイス型ディスプレイ
などのディスプレイや、電荷結合デバイス型センサ、薄
膜トランジスタ型センサなどのセンサなどの半導体装置
に対して、低コスト化や狭額縁化を図ることである。 【解決手段】 図示しない素子形成用基板上で形成した
回路チップ３７を剥離し、薄膜ダイオードがアレイ状に
形成されている基板１２ａ上へ転写することにより、薄
膜ダイオード型ディスプレイの駆動回路を形成する。回
路チップ３７に含まれる薄膜トランジスタは、低温多結
晶シリコン薄膜トランジスタである。回路チップ３７
は、レーザー照射によって素子形成用基板から剥離され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、平面型の表示装置（デ
ィスプレイ）やセンサなどの半導体装置に係り、特に、
低コスト化や狭額縁化が要求される、薄膜ダイオード
型、単純マトリクス型、デジタルミラーデバイス型など
の表示装置や、電荷結合デバイス型、薄膜トランジスタ
型などのセンサに関する。
【０００２】
【従来の技術】薄膜ダイオード型ディスプレイ、単純マ
トリクス型（パッシブ型）ディスプレイ、デジタルミラ
ーデバイス型ディスプレイなどの各種ディスプレイは、
薄型、小型、軽量のフラットパネルディスプレイとし
て、携帯電話、小型情報端末、カーナビゲーションシス
テム、携帯テレビ、プロジェクタなどに応用されてい
る。また、電荷結合デバイス型センサや薄膜トランジス
タ型センサなどのセンサは、デジタルカメラ、ビデオカ
メラ、Ｘ線撮像装置などに応用されている。これらのデ
ィスプレイやセンサは、２次元アレイ状に形成された機
能素子部（表示素子部あるいは光検出部）と、この機能
素子部を駆動するための駆動回路をから構成されるとい
う点で構造上の共通点がある。
【０００３】また、最近では、ディスプレイ等の半導体
装置を構成する基板（第１の基板）とは別に用意した、
素子形成用の基板（第２の基板）の上で薄膜トランジス
タ等の機能素子を形成しておき、接着剤を用いて第１の
基板と第２の基板を接着し、レーザー照射によって、第
２の基板上に形成した機能素子を第２の基板から剥離
し、第１の基板上へ転写する技術が開発されている。こ
のような技術は、サフトラ（Suftla：Surface Free Tec
hnology by Laser Ablation）技術と称されている。サ
フトラ技術は、素子形成用の基板（第２の基板）とし
て、機能素子の製造に適した材料を用いることにより、
低コストで高機能な機能素子を製造することができ、か
つ簡便なプロセスで、ディスプレイ等を構成する第１の
基板上に、第２の基板上に形成された機能素子を剥離転
写することができることから、製造コストの低減を図る
ことが可能となる。
【０００４】
【発明が解決しようとする課題】薄膜ダイオード型ディ
スプレイ、単純マトリクス型ディスプレイ、デジタルミ
ラーデバイス型ディスプレイなどのディスプレイや、電
荷結合デバイス型センサ、薄膜トランジスタ型センサな
どのセンサでは、２次元アレイ状のディスプレイ部（表
示部）やセンサ部と、これらを駆動するための駆動回路
では、全く異なった機能デバイスが要求される。すなわ
ち、２次元アレイ状のディスプレイ部やセンサ部には、
薄膜ダイオード型ディスプレイでは薄膜ダイオード、単
純マトリクス型ディスプレイではストライプ状の電極を
上下で交差させて形成した画素、デジタルミラーデバイ
ス型ディスプレイでは微小電気機械システム（ＭＥＭ
Ｓ：Micro-Electro-Mechanical System）であるデジタ
ルミラーデバイス、電荷結合デバイス型センサでは電荷
結合デバイス、薄膜トランジスタ型センサではそれほど
能力の高くない薄膜トランジスタを配置する。一方、駆
動回路には、トランジスタ、より好ましくは、特性に優
れたＣＭＯＳ電界効果型トランジスタを必要とする。
【０００５】従来の薄膜ダイオード型ディスプレイなど
のディスプレイや、薄膜トランジスタ型センサなどのセ
ンサでは、２次元アレイ状のディスプレイ部やセンサ部
に、これらを駆動するための駆動回路ＩＣを外部実装し
ていたが、この方法では、低コスト化が難しく、また、
外部実装のために狭額縁化が難しかった。そこで、本発
明の第１の目的は、これらのディスプレイやセンサなど
の半導体装置に対して、低コスト化や狭額縁化を図るこ
とである。
【０００６】また、従来のデジタルミラーデバイス型デ
ィスプレイなどのディスプレイや、電荷結合デバイス型
センサなどのセンサでは、２次元アレイ状のディスプレ
イ部やセンサ部と、これらを駆動するための駆動回路と
を、同一基板上で異なるプロセスを用いて作成してい
た。この方法では、同一基板上で異なるプロセスを用い
ることからプロセスがより複雑となるために、歩留まり
が低下してしまい低コスト化が難しい。そこで、本発明
の第２の目的は、これらのディスプレイやセンサなどの
半導体装置に対して、低コスト化を図ることである。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置は、複数の機能素子と、こ
れら複数の機能素子を駆動する駆動回路とが形成された
第１の基板を含む半導体装置であって、上述した駆動回
路が、半導体装置を構成する第１の基板とは別の第２の
基板上において形成された後に、第２の基板から剥離し
て第１の基板へ転写される回路チップを用いて形成され
る。
【０００８】より具体的には、上述した半導体装置は、
薄膜ダイオード型表示装置であり、機能部は、薄膜ダイ
オードをアレイ状に配列して画素が構成される表示部で
あることが好ましい。
【０００９】また、上述した半導体装置は、単純マトリ
クス型表示装置であり、機能部は、ストライプ状の電極
が形成された２つの基板を対向させて、ストライプ状の
電極の延在方向を両基板の相互間でほぼ直交させて配置
することにより、ストライプ状の電極の各交点にアレイ
状の画素が構成される表示部であることが好ましい。
【００１０】また、上述した半導体装置は、デジタルミ
ラーデバイス型表示装置であり、機能部は、デジタルミ
ラーデバイスをアレイ状に配列して画素が構成される表
示部であることが好ましい。
【００１１】また、上述した半導体装置は、電荷結合デ
バイス型センサであり、機能部は、電荷結合デバイスを
アレイ状に配列して構成されるセンサ部であることが好
ましい。
【００１２】また、上述した半導体装置は、薄膜トラン
ジスタ型センサであり、機能部は、薄膜トランジスタを
アレイ状に配列して形成されるセンサ部であることが好
ましい。
【００１３】上述した薄膜ダイオード型表示装置ディス
プレイ、単純マトリクス型表示装置、薄膜トランジスタ
型センサでは、２次元アレイ状のディスプレイ部やセン
サ部に、直接的に駆動回路を転写することにより、駆動
回路ＩＣを外部実装する必要が無くなり、低コスト化や
狭額縁化を図ることが可能となる。また、デジタルミラ
ーデバイス型ディスプレイ、電荷結合デバイス型センサ
では、デジタルミラーデバイスや電荷結合デバイスを備
えた２次元アレイ状のディスプレイ部やセンサ部に、駆
動回路を転写することにより、同一の基板上で、デジタ
ルミラーデバイス等を形成するプロセスと、駆動回路を
形成するプロセスとを混在させる必要が無くなることか
ら、プロセスの複雑化を回避することが可能となるとと
もに、歩留まりの低下を回避することが可能となり、製
造コストの低コスト化を図ることが可能となる。
【００１４】また、回路チップは、多結晶又は略単結晶
のシリコン膜を用いて形成された薄膜トランジスタを含
んで構成されることが好ましい。これにより、低コスト
で高性能なＣＭＯＳ電界効果型トランジスタにより構成
される駆動回路を備えた高性能な表示装置あるいはセン
サを実現することが可能になる。
【００１５】また、上述した薄膜ダイオード型表示装置
に含まれる表示部は、第２の基板上で形成された薄膜ダ
イオードを剥離し、第１の基板上であって、走査線と信
号線の各交点にあたる各画素に対する位置へ薄膜ダイオ
ードを配置することによって形成されることが好まし
い。これにより、配線や支持基板としての安価な第２の
基板上において、必要とされる部分だけに薄膜ダイオー
ドを配置することができるので、全体として、薄膜ダイ
オード型ディスプレイの製造コストを大幅に低減するこ
とが可能である。
【００１６】また、本発明の製造方法は、所定の機能を
実現する機能部と、この機能部を動作させる駆動回路と
が形成された第１の基板を含んで構成される半導体装置
の製造方法であって、半導体装置を構成する第１の基板
とは別の第２の基板上において、薄膜素子を含む回路チ
ップを形成する第１の工程と、回路チップを第２の基板
から剥離して第１の基板へ転写する第２の工程とを含ん
でおり、転写された回路チップを用いて駆動回路を形成
している。特に、上述した半導体装置は、薄膜ダイオー
ド型表示装置、単純マトリクス型表示装置、デジタルミ
ラーデバイス型表示装置、電荷結合デバイス型センサ、
薄膜トランジスタ型センサのいずれかであることが好ま
しい。
【００１７】また、第２の工程において、第２の基板か
ら回路チップを剥離する処理は、レーザー照射によって
行われることが好ましい。これにより、回路チップを容
易に剥離することが可能となる。
【００１８】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を説明する。
【００１９】始めに、各種の半導体装置を構成する基板
（第１の基板）とは別に用意した素子形成用基板（第２
の基板）を用いて、この素子形成用基板上において回路
チップを形成し、これを剥離して半導体装置を構成する
基板へ転写する方法について説明を行う。
【００２０】図１は、本実施形態における回路チップの
形成、剥離、転写の方法を示す図である。図１（ａ）に
示すように、石英やガラスなどの略透明な絶縁体からな
る素子形成用基板３１上に、剥離層３２を形成する。こ
の剥離層３２は、反応ガスとしてＳｉＨ４ を用いたプ
ラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）や、反応ガスとし
てＳｉ２Ｈ６を用いた減圧ＣＶＤ法（ＬＰＣＶＤ法）な
どの成膜法により形成される非晶質のシリコン膜を用い
ることが好ましい。また、剥離層３２上に、複数の薄膜
回路３３を形成する。次に、これらの薄膜回路３３上に
外部接続端子としての電極パッド３４を形成し、各薄膜
回路３３を分離して回路チップ３７を形成する。
【００２１】次に、図１（ｂ）に示すように、素子形成
用基板３１と、半導体装置を構成するための基板３５と
を対向させて両者を貼り合わせる。次に、略透明な基板
である素子形成用基板３１の底面側から、剥離、転写し
たい回路チップ３７に対してレーザー３６を照射する。
これにより、レーザー３６が照射された部分においてア
ビュレーション（ablation ）が生じ、レーザー３６の
照射を受けた回路チップ３７のみが剥離層３２から剥離
し、図１（ｃ）に示すように、回路チップ３７が基板３
５に転写される。
【００２２】ここで、上述した薄膜回路３３を構成する
薄膜トランジスタの製造方法について説明を行う。図２
は、薄膜トランジスタの製造方法の例を示す図である。
【００２３】図２（ａ）に示すように、上述した素子形
成用基板３１上に形成された剥離層３２上に、ＰＥＣＶ
Ｄ法やＬＰＣＶＤ法などの成膜法によって非晶質のシリ
コン膜２２を成膜する。次に、シリコン膜３２に対して
レーザー２３を照射することによりシリコン膜２２の結
晶化を行う。これにより、シリコン膜２２は、非晶質か
ら多晶質に変化する。なお、成膜条件を適宜設定するこ
とにより、略単結晶のシリコン膜２２を形成するように
してもよい。
【００２４】次に、図２（ｂ）に示すように、シリコン
膜２２をパターニングした後、シリコン膜２２を覆うよ
うにしてゲート絶縁膜２４を形成し、ゲート絶縁膜２４
上にゲート電極２５を形成する。
【００２５】次に、図２（ｃ）に示すように、シリコン
膜２２に対して、ゲート電極２５をマスクとして用い
て、リンやボロンなどの不純物元素を自己整合的に打ち
込み、その後に熱処理を行って活性化し、ＣＭＯＳ構造
のソース／ドレイン領域２６を形成する。その後、層間
絶縁膜２７を形成し、この層間絶縁膜２７にコンタクト
ホールを開口して、ソース／ドレイン電極２８を形成す
ることにより、薄膜トランジスタＴが形成される。
【００２６】このように、本実施形態の製造方法によれ
ば、素子形成用基板３１上で形成しておいた回路チップ
３７をレーザー照射によって剥離し、基板３５上の所望
の位置へ容易に転写することが可能となる。回路チップ
３７を素子形成用基板３１から剥離させる際にレーザー
照射を行っていることから、回路チップ３７を容易かつ
確実に剥離させることが可能となる。また、本実施形態
の製造方法では、低温プロセスにより形成される多結晶
シリコンを用いて薄膜トランジスタＴを形成しているた
め、低コストで高性能なＣＭＯＳ電界効果型のトランジ
スタを備えた回路チップ３７を形成することが可能とな
る。
【００２７】次に、上述した本実施形態の製造方法を適
用して製造される各種のディスプレイ（表示装置）やセ
ンサの具体例について説明する。
【００２８】（ａ）薄膜ダイオード型ディスプレイ 図３は、本実施形態の製造方法を適用して製造される薄
膜ダイオード型ディスプレイについて説明する説明図で
ある。
【００２９】図３に示すように、上述した製造方法（図
１及び図２参照）を適用し、素子形成用基板３１上にお
いて、複数の薄膜トランジスタＴを含んで構成される回
路チップ３７を形成し、これらの回路チップ３７を剥離
して、薄膜ダイオード型ディスプレイを構成する基板１
２ａ上の所定位置へ転写する。これにより、基板１２ａ
上にアレイ状に形成されている薄膜ダイオード１５（図
３では模式的に表現されている。）を駆動する駆動回路
が形成される。本実施例では、薄膜ダイオード１５を備
えた２次元アレイ状のディスプレイ部（表示部）１３ａ
に、直接的に回路チップ３７を転写して駆動回路を形成
しているため、駆動回路ＩＣを外部実装する必要が無く
なり、低コスト化や狭額縁化を図ることが可能となる。
なお、本実施例では、薄膜ダイオード型ディスプレイと
して、２枚の基板１２ａを貼り合わせた構造を例にとっ
ているが、２枚の基板１２ａはともに回路チップ３７が
転写されている。
【００３０】（ｂ）単純マトリクス型ディスプレイ 図４は、本実施形態の製造方法を適用して製造される単
純マトリクス型ディスプレイについて説明する説明図で
ある。
【００３１】図４に示すように、上述した製造方法（図
１及び図２参照）を適用し、素子形成用基板３１上にお
いて、複数の薄膜トランジスタＴを含んで構成される回
路チップ３７を形成し、これらの回路チップ３７を剥離
して、単純マトリクス型ディスプレイを構成する基板１
２ｂ上の所定位置へ転写する。本実施例では、上下の基
板１２ｂにそれぞれ備わっているストライプ状の電極１
６をほぼ直交させて配置することにより、電極１６の交
点に画素部１１６が形成されており、これらの画素部１
１６が２次元アレイ状に配置されてディスプレイ部１３
ｂが形成されている。図４では、これらの電極１６及び
画素部１１６が模式的に表されている。そして、このデ
ィスプレイ部１３ｂに対して直接的に回路チップ３７を
転写して駆動回路を形成しているため、駆動回路ＩＣを
外部実装する必要が無くなり、低コスト化や狭額縁化を
図ることが可能となる。なお、本実施例では、単純マト
リクス型ディスプレイとして、２枚の基板１２ｂを貼り
合わせた構造を例にとっているが、２枚の基板１２ａは
ともに回路チップ３７が転写されている。
【００３２】（ｃ）デジタルミラーデバイス型ディスプ
レイ 図５は、本実施形態の製造方法を適用して製造されるデ
ジタルミラーデバイス型ディスプレイについて説明する
説明図である。
【００３３】図５に示すように、上述した製造方法（図
１及び図２参照）を適用し、素子形成用基板３１上にお
いて、複数の薄膜トランジスタＴを含んで構成される回
路チップ３７を形成し、これらの回路チップ３７を剥離
して、デジタルミラーデバイス型ディスプレイを構成す
る基板１２ｃ上の所定位置へ転写する。これにより、基
板１２ｃ上にアレイ状に形成されているデジタルミラー
デバイス１７（図５では模式的に表現されている。）を
駆動する駆動回路が形成される。本実施例では、デジタ
ルミラーデバイス１７を備えた２次元アレイ状のディス
プレイ部１３ｃに、直接的に回路チップ３７を転写して
駆動回路を形成しているため、同一の基板１２ｃ上で、
デジタルミラーデバイス１７を形成するプロセスと、駆
動回路を形成するプロセスとを混在させる必要が無くな
ることから、プロセスの複雑化を回避することが可能と
なるとともに、歩留まりの低下を回避することが可能と
なり、製造コストの低コスト化を図ることが可能とな
る。
【００３４】（ｄ）電荷結合デバイス型センサ 図６は、本実施形態の製造方法を適用して製造される電
荷結合デバイス型センサについて説明する説明図であ
る。
【００３５】図６に示すように、上述した製造方法（図
１及び図２参照）を適用し、素子形成用基板３１上にお
いて、複数の薄膜トランジスタＴを含んで構成される回
路チップ３７を形成し、これらの回路チップ３７を剥離
して、電荷結合デバイス型センサを構成する基板１２ｄ
上の所定位置へ転写する。これにより、基板１２ｄ上に
アレイ状に形成されている電荷結合デバイス１８（図６
では模式的に表現されている。）を駆動する駆動回路が
形成される。本実施例では、電荷結合デバイス１８を備
えた２次元アレイ状のセンサ部１４ｄに、直接的に回路
チップ３７を転写して駆動回路を形成しているため、同
一の基板１２ｄ上で、電荷結合デバイス１８を形成する
プロセスと、駆動回路を形成するプロセスとを混在させ
る必要が無くなることから、プロセスの複雑化を回避す
ることが可能となるとともに、歩留まりの低下を回避す
ることが可能となり、製造コストの低コスト化を図るこ
とが可能となる。
【００３６】（ｅ）薄膜トランジスタ型センサ 図７は、本実施形態の製造方法を適用して製造される薄
膜トランジスタ型センサについて説明する説明図であ
る。
【００３７】図７に示すように、上述した製造方法（図
１及び図２参照）を適用し、素子形成用基板３１上にお
いて、複数の薄膜トランジスタＴを含んで構成される回
路チップ３７を形成し、これらの回路チップ３７を剥離
して、薄膜トランジスタ型センサを構成する基板１２ｅ
上の所定位置へ転写する。これにより、基板１２ｅ上に
アレイ状に形成されている薄膜トランジスタ１９（図６
では模式的に表現されている。）を駆動する駆動回路が
形成される。本実施例では、それほど能力の高くない薄
膜トランジスタ１９を備えた２次元アレイ状のセンサ部
１４ｅに、直接的に回路チップ３７を転写して駆動回路
を形成しているため、駆動回路ＩＣを外部実装する必要
が無くなり、低コスト化や狭額縁化を図ることが可能と
なる。
【００３８】（ｆ）薄膜ダイオード型ディスプレイの他
の実施形態 次に、薄膜ダイオード型ディスプレイの他の実施形態に
ついて説明する。図８は、薄膜ダイオード型表示装置の
他の実施形態について説明する説明図である。この実施
形態では、上述した回路チップの場合と同様の方法によ
り、素子形成用基板上に、薄膜ダイオードを含む素子チ
ップを形成し、これを剥離、転写することにより薄膜ダ
イオード型ディスプレイを構成する。
【００３９】具体的には、上述した図１と同様な方法に
より、回路チップ３７の代わりに、薄膜ダイオードを含
む素子チップ３７ａを形成し、この素子チップ３７ａを
剥離する。次に、図８に示すように、薄膜ダイオード型
ディスプレイを構成する一方の基板１２ｆ上であって、
この基板１２ｆ上の信号線５０と、他方の基板１２ｆ′
に形成された走査線５２の交点にあたる各画素に対する
位置へ素子チップ３７ａを転写することにより、ディス
プレイ部１３ｆの各画素を形成する。本実施例では、配
線や支持基板としての安価な素子形成用基板の上に、必
要とされる部分だけに薄膜ダイオードを配置することが
できるので、薄膜ダイオード型ディスプレイの製造コス
トを大幅に低減することが可能である。
【００４０】
【発明の効果】上述したように、本発明によれば、薄膜
ダイオード型表示装置ディスプレイ、単純マトリクス型
表示装置、薄膜トランジスタ型センサにおいて、２次元
アレイ状のディスプレイ部やセンサ部に、直接的に駆動
回路を転写しているので、駆動回路ＩＣを外部実装する
必要が無くなり、低コスト化や狭額縁化を図ることが可
能となる。また、デジタルミラーデバイス型ディスプレ
イ、電荷結合デバイス型センサにおいて、デジタルミラ
ーデバイスや電荷結合デバイスを備えた２次元アレイ状
のディスプレイ部やセンサ部に、駆動回路を転写してい
るので、同一の基板上で、デジタルミラーデバイス等を
形成するプロセスと、駆動回路を形成するプロセスとを
混在させる必要が無くなることから、プロセスの複雑化
を回避することが可能となるとともに、歩留まりの低下
を回避することが可能となり、製造コストの低コスト化
を図ることが可能となる。
【図面の簡単な説明】
【図１】回路チップの形成、剥離、転写の方法を示す図
である。
【図２】薄膜トランジスタの製造方法の例を示す図であ
る。
【図３】薄膜ダイオード型ディスプレイについて説明す
る説明図である。
【図４】単純マトリクス型ディスプレイについて説明す
る説明図である。
【図５】デジタルミラーデバイス型ディスプレイについ
て説明する説明図である。
【図６】電荷結合デバイス型センサについて説明する説
明図である。
【図７】薄膜トランジスタ型センサについて説明する説
明図である。
【図８】薄膜ダイオード型表示装置の他の実施形態につ
いて説明する説明図である。
【符号の説明】
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１
２ｆ′、３５ 基板 １３ａ、１３ｂ、１３ｃ、１３ｆ ディスプレイ部 １４ｄ、１４ｅ センサ部 １５ 薄膜ダイオード １６ 電極 １７ デジタルミラーデバイス １８ 電荷結合デバイス ２２ シリコン膜 ２３、３６ レーザー ２４ ゲート絶縁膜 ２５ ゲート電極 ２６ ソース／ドレイン領域 ２７ 層間絶縁膜 ２８ ソース／ドレイン電極 ３１ 素子形成用基板 ３２ 剥離層 ３３ 薄膜回路 ３４ 電極パッド ３５ 基板 ３７ 回路チップ ３７ａ 素子チップ ５０ 信号線 ５２ 走査線 １１６ 画素部 Ｔ 薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/91 Ｚ 29/786 29/78 ６２７Ｄ 29/861 Ｆターム(参考） 2H041 AA14 AA18 AB14 AZ08 5F048 AB10 AC04 BA16 BB05 BC16 BF11 5F110 AA30 BB04 BB09 CC02 DD02 DD03 DD12 GG02 GG13 GG45 GG47 HJ01 HJ13 HJ23 PP03 QQ16 5G435 AA17 AA18 BB05 BB11 CC09 EE32 EE36 EE41 KK05 KK09

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】所定の機能を実現する機能部と、この機能
    部を動作させる駆動回路とが形成された第１の基板を含
    んで構成される半導体装置であって、 前記駆動回路は、前記半導体装置を構成する前記第１の
    基板とは別の第２の基板上において形成された後に、前
    記第２の基板から剥離して前記第１の基板へ転写される
    回路チップを用いて形成されることを特徴とする半導体
    装置。
  2. 【請求項２】前記半導体装置は、薄膜ダイオード型表示
    装置であり、 前記機能部は、薄膜ダイオードをアレイ状に配列して画
    素が構成される表示部であることを特徴とする、請求項
    １に記載の半導体装置。
  3. 【請求項３】前記半導体装置は、単純マトリクス型表示
    装置であり、 前記機能部は、ストライプ状の電極が形成された２つの
    基板を対向させ、かつ前記ストライプ状の電極の延在方
    向を両基板の相互間でほぼ直交させて配置することによ
    り、前記ストライプ状の電極の各交点としての画素がア
    レイ状に配置されて構成される表示部であることを特徴
    とする、請求項１に記載の半導体装置。
  4. 【請求項４】前記半導体装置は、デジタルミラーデバイ
    ス型表示装置であり、 前記機能部は、デジタルミラーデバイスをアレイ状に配
    列して画素が構成される表示部であることを特徴とす
    る、請求項１に記載の半導体装置。
  5. 【請求項５】前記半導体装置は、電荷結合デバイス型セ
    ンサであり、 前記機能部は、電荷結合デバイスをアレイ状に配列して
    構成されるセンサ部であることを特徴とする、請求項１
    に記載の半導体装置。
  6. 【請求項６】前記半導体装置は、薄膜トランジスタ型セ
    ンサであり、 前記機能部は、薄膜トランジスタをアレイ状に配列して
    形成されるセンサ部であることを特徴とする、請求項１
    に記載の半導体装置。
  7. 【請求項７】前記回路チップは、多結晶又は略単結晶の
    シリコン膜を用いて形成された薄膜トランジスタを含ん
    で構成されることを特徴とする、請求項１乃至６のいず
    れかに記載の半導体装置。
  8. 【請求項８】前記薄膜ダイオード型表示装置に含まれる
    前記表示部は、前記第２の基板上で形成された薄膜ダイ
    オードを剥離し、前記第１の基板上であって、走査線と
    信号線の各交点にあたる各画素に対する位置へ前記薄膜
    ダイオードを配置することによって形成されることを特
    徴とする、請求項２に記載の半導体装置。
  9. 【請求項９】所定の機能を実現する機能部と、この機能
    部を動作させる駆動回路とが形成された第１の基板を含
    んで構成される半導体装置の製造方法であって、 前記半導体装置を構成する前記第１の基板とは別の第２
    の基板上において、薄膜素子を含む回路チップを形成す
    る第１の工程と、 前記回路チップを前記第２の基板から剥離して前記第１
    の基板へ転写する第２の工程と、を含み、 転写された前記回路チップを用いて前記駆動回路が形成
    されることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】前記半導体装置は、薄膜ダイオード型表
    示装置、単純マトリクス型表示装置、デジタルミラーデ
    バイス型表示装置、電荷結合デバイス型センサ、薄膜ト
    ランジスタ型センサのいずれかであることを特徴とす
    る、請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】前記第２の工程において、第２の基板か
    ら前記回路チップを剥離する処理は、レーザー照射によ
    って行われることを特徴とする、請求項９又は１０に記
    載の半導体装置の製造方法。
JP2002097198A 2002-03-29 2002-03-29 半導体装置及びその製造方法 Pending JP2003295783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097198A JP2003295783A (ja) 2002-03-29 2002-03-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097198A JP2003295783A (ja) 2002-03-29 2002-03-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003295783A true JP2003295783A (ja) 2003-10-15

Family

ID=29239876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097198A Pending JP2003295783A (ja) 2002-03-29 2002-03-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003295783A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007015080A (ja) * 2005-07-08 2007-01-25 Semiconductor Energy Lab Co Ltd 微小電気機械式装置、およびその作製方法
US7855107B2 (en) 2006-07-14 2010-12-21 Seiko Epson Corporation Semiconductor device, electro-optical device, and method for manufacturing semiconductor device
JP2012506568A (ja) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイ駆動部
JP2016092090A (ja) * 2014-10-31 2016-05-23 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007015080A (ja) * 2005-07-08 2007-01-25 Semiconductor Energy Lab Co Ltd 微小電気機械式装置、およびその作製方法
JP4762621B2 (ja) * 2005-07-08 2011-08-31 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法
US7855107B2 (en) 2006-07-14 2010-12-21 Seiko Epson Corporation Semiconductor device, electro-optical device, and method for manufacturing semiconductor device
JP2012506568A (ja) * 2008-10-23 2012-03-15 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイ駆動部
JP2016092090A (ja) * 2014-10-31 2016-05-23 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5258325A (en) Method for manufacturing a semiconductor device using a circuit transfer film
US7554169B2 (en) Semiconductor device and method of manufacturing the same
US5206749A (en) Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5736768A (en) Single crystal silicon arrayed devices for display panels
US5475514A (en) Transferred single crystal arrayed devices including a light shield for projection displays
JP2866730B2 (ja) 半導体回路の形成方法
KR100515774B1 (ko) 반도체 장치의 제조 방법, 전기 광학 장치 및 전자 기기
KR100553112B1 (ko) 반사형액정디스플레이패널및이것을이용한장치
WO2021160089A1 (zh) 显示面板以及显示装置
JP2002366051A (ja) 集積回路チップ及びこれを用いた表示装置
TWI748166B (zh) 電子裝置及其製造方法
JPH08505010A (ja) 石英基板上の単結晶シリコン・アイランド作製方法
JP2929704B2 (ja) 液晶表示用基板の製造方法
JP2001249626A (ja) 表示装置および表示装置の製造方法
JP2003295783A (ja) 半導体装置及びその製造方法
TW200923871A (en) Integrated display module
JP2000047259A (ja) 液晶表示装置
KR19990041103A (ko) 플라스틱 기판 액정표시장치 제조방법
JP3850324B2 (ja) アクティブマトリクス型表示装置およびその製造方法
JP4731809B2 (ja) 半導体装置の作製方法
JP2949758B2 (ja) アクティブマトリクス型液晶表示装置とその製造方法
JPH0567211B2 (ja)
JP2003298029A (ja) 剥離転写装置、剥離転写方法、半導体装置及びｉｃカード
KR100306043B1 (ko) Vlsi-급결정형반도체기판제조방법
JP2953023B2 (ja) マトリックス表示装置