JP2003289622A

JP2003289622A - 保護回路

Info

Publication number: JP2003289622A
Application number: JP2002089218A
Authority: JP
Inventors: Yukinari Oketa; 幸成桶田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-10

Abstract

(57)【要約】【課題】活線挿入時に発生するノイズ成分に起因する
過電圧や突入電流が加わることを防止することができる
保護回路を提供する。【解決手段】直流電源１に括線挿入されるコネクタ２
と直流電源１からの給電により動作する論理回路４とを
結ぶ電源ラインに設けられ、活線挿入時にコネクタ２の
端子２ｃ，２ｄに発生するノイズ成分の周波数領域Ｆで
抵抗となるフェライトビーズインダクタ５を用い、フェ
ライトビーズインダクタ５の抵抗値Ｒ_２を、活線挿入に
よって発生するノイズ成分のパルス周波数Ｆ_１とコンデ
ンサのキャパシタンスＣ_１で規定される値｛１／（２π
Ｆ_１×Ｃ_１）｝以上とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は外部電源に対して
活線挿入される入力部を有する括線挿抜用基板上に実装
される回路を、活線挿入時における過電圧や突入電流か
ら保護する保護回路に関するものである。

【０００２】

【従来の技術】一般に、活線挿抜可能な基板等（以下、
活線挿抜回路と呼ぶ）には、活線挿入した際電源から給
電を受けるための電源入力部が備えられている。つま
り、活線挿抜回路では活線挿入によって電源入力部を介
して電源から給電を受けることになる。このような活線
挿抜回路は、活線挿入時に発生する過電圧によって回路
自体が悪影響を受ける場合がある。

【０００３】上記不具合を解消するものとして、例えば
特開平８−８８４８５号公報に開示される括線挿入回路
がある。図８は上述した特開平８−８８４８５号公報に
開示される従来の保護回路の構成を示す図である。図に
おいて、１は直流電源であって、論理回路４の動作電圧
を供給する。２は基板３に設けたコネクタで、直流電源
１と論理回路４を電気的に接続する。３は論理回路４や
過飽和インダクタ１８を実装する基板で、４は論理回路
である。６はコンデンサであって、直流電源１との間の
電源供給路に発生するノイズを除去する。なお、従来の
保護回路において、コンデンサ６が挿入されていない場
合でも、論理回路４のプラス端子とマイナス端子との間
にはキャパシタンス成分が存在するため、等価的にはコ
ンデンサが存在することになる。１８は過飽和インダク
タであって、コンデンサ６と共に保護回路として機能す
る。

【０００４】次に動作について説明する。コネクタ２を
介して直流電源１に基板３を活線挿入すると、コネクタ
２、過飽和インダクタ１８及びコンデンサ６が接続する
電源供給路に直流電源１から電圧が印加されて電流が流
入する。この電流の立ち上がりの際、過飽和インダクタ
１８が高インピーダンスを示し、論理回路４への給電量
が制限される。

【０００５】このあと、時間の経過とともに、過飽和イ
ンダクタ１８のインピーダンスが低下して論理回路４へ
の給電量が徐々に増大し、最終的に定格の電圧が供給さ
れる。つまり、コンデンサ６と過飽和インダクタ１８に
よって定まる時定数に応じて徐々に論理回路４への給電
を行って、直流電源１の出力電圧が急激に低下するのを
防止するとともに、電流の急激な変化を防止する。そし
て、電流の急激な変化がない結果、電磁誘導によるノイ
ズの発生が回避される。

【０００６】

【発明が解決しようとする課題】従来の保護回路は上記
のように構成されているので、基板３の活線挿入時に、
コネクタ２の端子２ｃ，２ｄ間で発生するノイズ成分に
よるパルス（電源電圧幅を有することもある）の周波数
が過飽和インダクタ１８とコンデンサ６とによって規定
される直列共振周波数に一致すると、不可避的にコンデ
ンサ６の両端に過電圧が印加されるという課題があっ
た。

【０００７】上記課題を具体的に説明すると、直流電源
１の電圧をＥ_１（Ｖ）、過飽和インダクタ１８のインダ
クタンスをＬ_１（Ｈ）、コンデンサ６のキャパシタンス
をＣ _１（Ｆ）、コンデンサ６の両端に加わる電圧をＥ
_ｃ１（Ｖ）、活線挿入の際、端子２ｃ，２ｄの間で発生
するノイズ成分によるパルスのパルス幅をＴ_１（ｓｅ
ｃ）（なお、このパルスの周波数は１／Ｔ_１＝Ｆ_１（Ｈ
ｚ）である）、端子２ｃと端子２ｄとの間のインピーダ
ンスをＺ_１（Ω）とすると、｜Ｚ_１｜＝｜(２πＦ _１×
Ｌ_１）−（１／（２πＦ_１×Ｃ_１））｜で表される。

【０００８】｜Ｚ_１｜は、Ｆ_１＝１／｛２π（Ｌ_１×Ｃ
_１）^１／２｝のとき、最小となり、この際、｜Ｅ_ｃ１｜
は最大となる。一方、｜Ｅ_ｃ１｜＝（｜Ｅ_１｜／｜Ｚ_１
｜）×（１／（２πＦ_１×Ｃ_１））であり、この際に、
｜Ｅ_１｜＜｜Ｅ_ｃ１｜となると、論理回路４内の素子の
絶対最大定格値を超えて素子破壊に至る。

【０００９】また、端子２ｃ，２ｄの間に発生するノイ
ズ成分によるパルスのパルス幅は、活線挿入の都度変化
する（つまり、挿入具合等によってパルス幅が変化す
る）ので、パルス周波数が直列共振周波数とならないよ
うに、一定にパルス幅を抑えることは困難である。

【００１０】このように、従来の保護回路では、活線挿
入時に不可避的に発生するノイズ成分によるパルスによ
って過飽和インダクタとコンデンサとが直列共振現象を
呈することがある。そして、過飽和インダクタ１８がパ
ルスの高周波数領域において十分な抵抗値を有していな
いと、コンデンサ６の両端に過電圧が発生して、論理回
路４の素子が破壊されてしまう。さらに、この過電圧に
起因して過電流（例えば、突入電流）が論理回路４に流
れて、素子が破壊されてしまうこともある。

【００１１】この発明は活線挿入時に発生するノイズ成
分に起因する過電圧や突入電流が加わることを防止する
ことができる保護回路を得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る保護回路
は、外部電源に括線挿入される入力部と外部電源からの
給電により動作する保護対象回路とを結ぶ電源供給路に
設けられ、活線挿入時に入力部に発生するノイズ成分の
周波数領域で抵抗となる保護用素子を備えるものであ
る。

【００１３】この発明に係る保護回路は、外部電源が直
流電圧電源であり、入力部と保護対象回路とを結ぶ外部
電源の正電位側及び負電位側の電源供給路に保護用素子
をそれぞれ設けたものである。

【００１４】この発明に係る保護回路は、保護対象回路
が少なくとも等価的に所定の容量を有し、保護用素子が
ノイズ成分の周波数をＦと仮定し、保護対象回路の容量
をＣとした際に、周波数Ｆにて｛１／（２πＦ×Ｃ）｝
で規定される値以上の抵抗値を有するものである。

【００１５】この発明に係る保護回路は、保護用素子が
過電圧の周波数領域にて等価的に抵抗となるフェライト
ビーズインダクタで構成するものである。

【００１６】この発明に係る保護回路は、外部電源に括
線挿入される入力部と、外部電源からの給電により動作
し少なくとも等価的に所定の容量を有する保護対象回路
とを結ぶ電源供給路に設けられ、保護対象回路の容量に
よって電源供給路上のノイズを除去するフィルタ回路を
形成するインダクタ素子と、入力部の活線挿入時に発生
するノイズ成分による過電圧を低減させる抵抗素子と、
電源供給路に対する抵抗素子の接続を開閉させるスイッ
チ手段とを備えるものである。

【００１７】この発明に係る保護回路は、外部電源が直
流電圧電源であり、入力部と保護対象回路とを結ぶ外部
電源の正電位側及び負電位側の電源供給路に、インダク
タ素子、抵抗素子及びスイッチ手段をそれぞれ設けたも
のである。

【００１８】この発明に係る保護回路は、インダクタ素
子が、スイッチ手段と抵抗素子が並列に接続してなるブ
ロックに対して直列に接続し、抵抗素子がノイズ成分の
周波数をＦと仮定し、保護対象回路の容量をＣとした際
に、｛１／（２πＦ×Ｃ）｝で規定される値以上の抵抗
値を有するものである。

【００１９】この発明に係る保護回路は、インダクタ素
子が、スイッチ手段と抵抗素子が直列に接続してなるブ
ロックに対して並列に接続し、抵抗素子がノイズ成分の
周波数をＦと仮定し、インダクタ素子のインダクタンス
をＬとした際に、（２πＦ×Ｌ）で規定される抵抗値を
有するものである。

【００２０】この発明に係る保護回路は、インダクタ素
子が、スイッチ手段と抵抗素子が直列に接続してなる第
１ブロックに対して並列に接続すると共に、スイッチ手
段と抵抗素子が並列に接続してなる第２ブロックに対し
て直列に接続し、第１ブロックの抵抗素子がノイズ成分
の周波数をＦと仮定し、インダクタ素子のインダクタン
スをＬとした際に、（２πＦ×Ｌ）で規定される抵抗値
を有し、第２ブロックの抵抗素子がノイズ成分の周波数
をＦと仮定し、保護対象回路の容量をＣとした際に、
｛１／（２πＦ×Ｃ）｝で規定される値以上の抵抗値を
有するものである。

【００２１】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１はこの発明の実施の形態１による活
線挿抜回路用保護回路の構成を示す図である。図におい
て、図８と同一の構成要素については同一の参照番号を
付す。５はフェライトビーズインダクタ（保護用素子）
である。基板３上には論理回路（保護対象回路）４、フ
ェライトビーズインダクタ５、及びコンデンサ（保護対
象回路の容量）６が実装されて、活線挿抜回路を構成す
る。そして、フェライトビーズインダクタ５及びコンデ
ンサ６によって保護回路が構成される。活線挿抜回路
（基板３）がコネクタ（入力部）２によって直流電源１
に接続されると、フェライトビーズインダクタ５は、直
流電源（外部電源）１のプラス端子と論理回路４との間
に位置づけられる。コンデンサ６は論理回路４のプラス
端子及びマイナス端子に接続されており、フェライトビ
ーズインダクタ５及びコンデンサ６によって直列回路が
形成される。

【００２２】なお、本発明の保護回路は、基板３上にコ
ネクタ２、論理回路４、フェライトビーズインダクタ５
及びコンデンサ６を実装したものであって、例えば加入
者系伝送装置などの通信装置本体に対して活線状態のま
まで挿抜可能な機能を提供する。

【００２３】コネクタ２によって活線挿抜回路と直流電
源１とが接続されると、直流電源１から活線挿抜回路に
給電が行われる。フェライトビーズインダクタ５は、活
線挿入時に端子２ｃ，２ｄ間で発生するノイズの高周波
成分に対して損失を発生させるインダクタである。コン
デンサ６は、ノイズ除去のため、前述のように、論理回
路４のプラス端子とマイナス端子との間に挿入される。
なお、コンデンサ６が挿入されていない場合でも、論理
回路４のプラス端子とマイナス端子との間にはキャパシ
タンス成分が存在するため、等価的にはコンデンサが存
在することになる。

【００２４】次に動作について説明する。先ず、直流電
源１の電圧をＥ_１（Ｖ）、フェライトビーズインダクタ
５のインダクタンスをＬ_２（Ｈ）、その抵抗値をＲ
_２（Ω）、コンデンサ６のキャパシタンスをＣ
_１（Ｆ）、コンデンサ６の両端に加わる電圧をＥ
_ｃ１（Ｖ）、活線挿入時の端子２ｃ，２ｄの間で発生す
るノイズ成分のパルス幅をＴ_１（ｓｅｃ）（このパルス
の周波数は、１／Ｔ_１＝Ｆ_１（Ｈｚ）である）、端子２
ｃ，２ｄ間のインピーダンスをＺ_１（Ω）とすると、｜
Ｚ_１｜＝｛（Ｒ_２）^２＋（（２πＦ_１×Ｌ_２）−（１／
（２πＦ_１×Ｃ_１）））^２｝^１／２で表される。

【００２５】｜Ｚ_１｜は、Ｆ_１＝１／｛２π（Ｌ_１×Ｃ
_１）^１／２｝のとき、最小となり、｜Ｚ_１｜＝Ｒ_２とな
る。そして、｜Ｅ_ｃ１｜は最大となる。一方、｜Ｅ_ｃ１
｜＝（｜Ｅ_１｜／｜Ｚ_１｜）×（１／（２πＦ_１×
Ｃ_１））であり、Ｒ_２≧１／（２πＦ_１×Ｃ_１）の際に
は、必ず、Ｅ_１＞Ｅ_ｃ１となって、Ｅ_ｃ１が論理回路４
内の素子の絶対最大定格値を超えることはない。

【００２６】このようにして、Ｒ_２≧１／（２πＦ_１×
Ｃ_１）で規定される抵抗分を有するフェライトビーズイ
ンダクタ５を用いれば、活線挿入時における過電圧及び
突入電流が防止され、論理回路４内の素子破壊を回避す
ることができる。

【００２７】なお、図１に示す例では、活線挿入が行わ
れると、フェライトビーズインダクタ５が直流電源１の
プラス側と論理回路４の間に挿入されるようにしたが、
フェライトビーズインダクタ５を直流電源１のマイナス
側と論理回路４の間に挿入するようにしてもよい。そし
て、高周波損失を発生させることができれば、他のフェ
ライトビーズインダクタの代わりに他の素子を用いるよ
うにしてもよい。

【００２８】さらに、図２に示すように、直流電源１の
プラス側と論理回路４との間にフェライトビーズインダ
クタ５を挿入し、直流電源１のマイナス側と論理回路４
との間にフェライトビーズインダクタ７を挿入するよう
にしてもよい。このようにすれば、フェライトビーズイ
ンダクタ５，７の抵抗分（合計抵抗分：Ｒ_３とする）が
１／（２πＦ_１×Ｃ_１）以上となればよいから、容易に
Ｒ_３≧１／（２πＦ_１×Ｃ_１）とすることができる。

【００２９】以上のように、この実施の形態１によれ
ば、フェライトビーズインダクタを用いて、フェライト
ビーズインダクタの抵抗分Ｒ_２を、活線挿入によって発
生するノイズ成分のパルス周波数Ｆ_１とコンデンサのキ
ャパシタンスＣ_１で規定される値｛１／（２πＦ_１×Ｃ
_１）｝以上としたので、活線挿入時のノイズパルスに起
因する過電圧及び突入電流を効果的に防止することがで
きる。

【００３０】実施の形態２．図３はこの発明の実施の形
態２による保護回路の構成を示す図である。図におい
て、図１と同一の構成要素について同一の参照番号を付
す。８はインダクタ（インダクタ素子）、９は抵抗器
（抵抗素子）、１０はスイッチ（スイッチ手段）、１１
はスイッチ制御回路（スイッチ手段）であり、インダク
タ８及び抵抗器９は直列に接続されており、活線挿入の
際、直流電源１のプラス側と論理回路４との間に挿入さ
れる。スイッチ１０は抵抗器９と並列に接続されてお
り、スイッチ１０はスイッチ制御回路１１によってオン
オフ制御される。１１ａは電源ライン（電源供給路）で
ある。

【００３１】次に動作について説明する。コネクタ２に
よって基板３を直流電源１に活線挿入した際、スイッチ
１０はオフ状態であり、インダクタ８及び抵抗器９の直
列回路を介して電流が流れる。スイッチ制御回路１１は
電源ライン１１ａに流れる電流を電流検知センサ（図示
せず）等によって監視しており、電流が安定したと判断
すると、スイッチ制御回路１１はスイッチ１０をオンす
る。この結果、電流は抵抗器９を流れることなく、スイ
ッチ１０を介して流れる。

【００３２】いま、直流電源１の電圧をＥ_１（Ｖ）、イ
ンダクタ８のインダクタンスをＬ_３（Ｈ）、抵抗器９の
抵抗値をＲ_４（Ω）、コンデンサ６のキャパシタンスを
Ｃ_１（Ｆ）、コンデンサ６の両端に加わる電圧をＥ_ｃ１
（Ｖ）、活線挿入の際、コネクタ２の端子２ｃ，２ｄ間
で発生するノイズ成分のパルス幅をＴ_１（ｓｅｃ）（パ
ルスの周波数は１／Ｔ_１＝Ｆ_１（Ｈｚ））、端子２ｃ，
２ｄ間のインピーダンスをＺ２（Ω）とする。このと
き、スイッチ１０がオフの際には、｜Ｚ_２｜＝
｛（Ｒ_４）^２＋（（２πＦ_１×Ｌ_３）−（１／（２πＦ
_１×Ｃ_１）））^２｝^１／２で表される。

【００３３】｜Ｚ_２｜は、Ｆ_１＝１／｛２π（Ｌ_３×Ｃ
_１）^１／２｝のとき、最小となり、｜Ｚ_２｜＝Ｒ_４とな
る。そして、｜Ｅ_ｃ１｜は最大となる。一方、｜Ｅ_ｃ１
｜＝（｜Ｅ_１｜／｜Ｚ_２｜）×（１／（２πＦ_１×
Ｃ_１））であり、Ｒ４≧１／（２πＦ_１×Ｃ_１）の際に
は、必ず、Ｅ_１＞Ｅ_ｃ１となって、Ｅ_ｃ１が論理回路４
内の素子絶対最大定格値を超えることはない。つまり、
Ｒ_４≧１／（２πＦ_１×Ｃ _１）で規定される抵抗器９を
用いれば、過電圧及び突入電流を防止することができる
ことになる。その結果、論理回路４内の素子破壊を防止
することができる。

【００３４】前述のように、スイッチ制御回路１１は電
源ライン１１ａに流れる電流が安定すると、スイッチ１
０をオンする。これによって、あたかも抵抗器９が電源
ラインから外されることになって、インダクタ８とコン
デンサ６とによってフィルタ回路が形成される。そし
て、フィルタ回路によって電源ライン上のノイズが除去
されることになる。

【００３５】なお、図４に示すように、直流電源１のプ
ラス側と論理回路４との間にインダクタ８と抵抗器９と
の直列回路を挿入し、直流電源のマイナス側と論理回路
４との間にインダクタ１２と抵抗器１３との直列回路を
挿入して、抵抗器９に並列にスイッチ１０を接続し、抵
抗器１３に並列にスイッチ１４を接続するようにしても
よい。この際には、スイッチ制御回路１１によって前述
のようにして、スイッチ１０及びスイッチ１４がオンオ
フ制御されることになる。このようにすれば、抵抗器
９，１３の抵抗値（合計抵抗値：Ｒ_５とする）が１／
（２πＦ_１×Ｃ_１）以上となればよいから、容易にＲ_５
≧１／（２πＦ_１×Ｃ_１）とすることができる。

【００３６】以上のように、この実施の形態２によれ
ば、インダクタと抵抗器との直列回路を用いて抵抗器の
抵抗値Ｒ_４を、活線挿入によって発生するノイズ成分に
よるパルス周波数Ｆ_１とコンデンサのキャパシタンスＣ
_１で規定される値｛１／（２πＦ_１×Ｃ_１）｝以上とし
たので、活線挿入時のノイズパルスに起因する過電圧及
び突入電流を効果的に防止することができる。

【００３７】さらに、実施の形態２によれば、電源ライ
ンを流れる電流が安定すると、抵抗器を実質的に電源ラ
インから外して、インダクタとコンデンサとによってフ
ィルタ回路を形成するようにしたので、電流が安定した
後でも効果的にノイズを除去することができる。

【００３８】実施の形態３．図５はこの発明の実施の形
態３による保護回路の構成を示す図である。図におい
て、図３に示す構成要素と同一の構成要素については同
一の参照番号を付す。１５は抵抗器（抵抗素子）、１６
はスイッチ（スイッチ手段）であり、抵抗器１５とスイ
ッチ１６とは直列に接続されている。そして、抵抗器１
５及びスイッチ１６とインダクタ８とは並列に接続され
ている。これらインダクタ８、抵抗器１５、及びスイッ
チ１６は、活線挿入の際、直流電源１のプラス側と論理
回路４との間に挿入される。なお、スイッチ１６はスイ
ッチ制御回路１１によってオンオフ制御される。

【００３９】次に動作について説明する。活線挿入の
際、つまり、コネクタ２によって基板３を直流電源１に
接続した際には、スイッチ１６はオン状態であり、イン
ダクタ８及び抵抗器１５に電流が流れることになる。ス
イッチ制御回路１１は、図３で説明したように、電流が
安定したと判断すると、スイッチ１６をオフする。この
結果、電流は抵抗器１５を流れることなく、インダクタ
８のみを介して流れることになる。

【００４０】いま、直流電源１の電圧をＥ_１（Ｖ）、イ
ンダクタ８のインダクタンスをＬ_３（Ｈ）、抵抗器１５
の抵抗値をＲ_６（Ω）、コンデンサ６のキャパシタンス
をＣ _１（Ｆ）、コンデンサ６の両端に加わる電圧をＥ
_ｃ１（Ｖ）、活線挿入時に、コネクタ２の端子２ｃ，２
ｄ間で発生するノイズ成分のパルス幅をＴ_１（ｓｅｃ）
（パルスの周波数は１／Ｔ_１＝Ｆ_１（Ｈｚ））、端子２
ｃ，２ｄ間のインピーダンスをＺ_３（Ω）とする。ここ
で、スイッチ１６がオンの際には、インダクタ８と抵抗
器１５とが並列となるから、｜Ｚ_３｜は、Ｆ_１＝Ｒ_６／
２πＬ_３の時に最大となり、この際には、コンデンサ６
にほとんど電流は流れない。その結果、Ｅ _ｃ１＝０Ｖ
（Ｅ_ｃ１はほぼ０Ｖとなる）となって、Ｅ_ｃ１が論理回
路４内の素子絶対最大定格値を超えることはない。つま
り、Ｒ_６＝２πＦ_１×Ｌ_３で規定される抵抗器１５を用
いれば、過電圧及び突入電流を防止することができるこ
とになる。その結果、論理回路４内の素子破壊を防止す
ることができる。

【００４１】前述のように、スイッチ制御回路１１は電
源ライン１１ａに流れる電流が安定すると、スイッチ１
６をオフする。これによって、あたかも抵抗器１５が電
源ラインから外されることになって、インダクタ８とコ
ンデンサ６とによってフィルタ回路が形成される。そし
て、フィルタ回路によって電源ライン上のノイズが除去
されることになる。

【００４２】なお、図６に示すように、直流電源１のプ
ラス側と論理回路４との間にインダクタ８と抵抗器１５
及びスイッチ１６との並列回路を挿入し、直流電源１の
マイナス側と論理回路４との間にインダクタ１２と抵抗
器（抵抗素子）１７及びスイッチ１８との並列回路を挿
入するようにしてもよい。この際には、スイッチ制御回
路１１によって前述のようにして、スイッチ１６及びス
イッチ１８がオンオフ制御されることになる。このよう
にすれば、同様にして、過電圧及び突入電流を防止する
ことができることになる。

【００４３】以上のように、この実施の形態３によれ
ば、インダクタと抵抗器との並列回路を用いて抵抗器の
抵抗値Ｒ_６を、活線挿入によって発生するノイズ成分に
よるパルス周波数Ｆ_１とインダクタンスＬ_３で規定され
る値（２πＦ_１×Ｌ_３）に等しくしたので、活線挿入時
のノイズパルスに起因する過電圧及び突入電流を効果的
に防止することができる。

【００４４】さらに、実施の形態３によれば、電源ライ
ンを流れる電流が安定すると、抵抗器を実質的に電源ラ
インから外して、インダクタとコンデンサとによってフ
ィルタ回路を形成するようにしたので、電流が安定した
後でも効果的にノイズを除去することができる。

【００４５】実施の形態４．図７はこの発明の実施の形
態４による保護回路の構成を示す図である。図におい
て、図３及び図５に示す構成要素と同一の構成要素につ
いては同一の参照番号を付す。抵抗器１５とスイッチ１
６とは直列に接続され（第１ブロック）、抵抗器１５及
びスイッチ１６とインダクタ８とは並列に接続されてい
る（第２ブロック）。さらに、抵抗器９とスイッチ１０
とが並列に接続されて、抵抗器９及びスイッチ１０はイ
ンダクタ８及びスイッチ１６に接続されている。これら
インダクタ８、抵抗器１５、及びスイッチ１６，１０
は、活線挿入の際、直流電源１のプラス側と論理回路４
との間に挿入される。なお、スイッチ１６及び１０はス
イッチ制御回路１１によってオンオフ制御される。

【００４６】次に動作について説明する。コネクタ２に
よって基板３を直流電源１に活線挿入した際、スイッチ
１６はオン状態、スイッチ１０はオフ状態とされる。こ
の結果、インダクタ８及び抵抗器１５を通って抵抗器９
へと電流が流れることになる。スイッチ制御回路１１
は、図３で説明したように、電流が安定したと判断する
と、スイッチ１６をオフするとともにスイッチ１０をオ
ンする。これによって、電流は抵抗器１５，９を流れる
ことなく、インダクタ８のみを介して流れることにな
る。そして、図３及び図５で説明したように、抵抗器１
５及び抵抗器９の抵抗値を規定しておけば、活線挿入の
際、過電圧及び突入電流を防止することができることに
なる。その結果、論理回路４内の素子破壊を防止するこ
とができる。

【００４７】また、スイッチ制御回路１１は電源ライン
１１ａに流れる電流が安定すると、スイッチ１６をオフ
するとともにスイッチ１０をオンする。これによって、
あたかも抵抗器１５，９が電源ラインから外されること
になって、インダクタ８とコンデンサ６とによってフィ
ルタ回路が形成される。そして、フィルタ回路によって
電源ライン上のノイズが除去されることになる。

【００４８】以上のように、この実施の形態４によれ
ば、インダクタ８と抵抗器１５との並列回路に抵抗器９
を直列に接続して、抵抗器１５の抵抗値を、活線挿入に
よって発生するノイズ成分のパルス周波数Ｆ_１とインダ
クタンスＬ_３で規定される値（２πＦ_１×Ｌ_３）に等し
くするとともに、抵抗器９の抵抗値を活線挿入によって
発生するノイズ成分によるパルス周波数Ｆ_１とコンデン
サのキャパシタンスＣ_１で規定される値｛１／（２πＦ
_１×Ｃ_１）｝以上としたので、活線挿入時のノイズパル
スに起因する過電圧及び突入電流を効果的に防止するこ
とができる。

【００４９】さらに、実施の形態４によれば、電源ライ
ンを流れる電流が安定すると、抵抗器９，１５を実質的
に電源ラインから外して、インダクタとコンデンサとに
よってフィルタ回路を形成するようにしたので、電流が
安定した後でも効果的にノイズを除去することができ
る。

【００５０】

【発明の効果】以上のように、この発明によれば、外部
電源に括線挿入される入力部と外部電源からの給電によ
り動作する保護対象回路とを結ぶ電源供給路に設けら
れ、活線挿入時に入力部に発生するノイズ成分の周波数
領域で抵抗となる保護用素子を備えるので、活線挿入時
に発生するノイズ成分による過電圧及び突入電流が加わ
ることを防止することができるという効果がある。

【００５１】この発明によれば、外部電源が直流電圧電
源であり、入力部と保護対象回路とを結ぶ外部電源の正
電位側及び負電位側の電源供給路に保護用素子をそれぞ
れ設けたので、より効果的に活線挿入時に発生するノイ
ズ成分による過電圧及び突入電流が加わることを防止す
ることができるという効果がある。

【００５２】この発明によれば、保護対象回路が少なく
とも等価的に所定の容量を有し、保護用素子がノイズ成
分の周波数をＦと仮定し、保護対象回路の容量をＣとし
た際に、周波数Ｆにて｛１／（２πＦ×Ｃ）｝で規定さ
れる値以上の抵抗値を有するので、効果的に活線挿入時
に発生するノイズ成分による過電圧及び突入電流が加わ
ることを防止することができるという効果がある。

【００５３】この発明によれば、保護用素子が過電圧の
周波数領域にて等価的に抵抗となるフェライトビーズイ
ンダクタで構成したので、簡単な構成で活線挿入時に発
生するノイズ成分による過電圧及び突入電流が加わるこ
とを防止することができるという効果がある。

【００５４】この発明によれば、外部電源に括線挿入さ
れる入力部と、外部電源からの給電により動作し少なく
とも等価的に所定の容量を有する保護対象回路とを結ぶ
電源供給路に設けられ、保護対象回路の容量によって電
源供給路上のノイズを除去するフィルタ回路を形成する
インダクタ素子と、入力部の活線挿入時に発生するノイ
ズ成分による過電圧を低減させる抵抗素子と、電源供給
路に対する抵抗素子の接続を開閉させるスイッチ手段と
を備えるので、活線挿入時に発生するノイズ成分による
過電圧及び突入電流が加わることを防止することができ
るばかりでなく、電源供給路を流れる電流が安定した後
に発生するノイズも効果的に除去することができるとい
う効果がある。

【００５５】この発明によれば、外部電源が直流電圧電
源であり、入力部と保護対象回路とを結ぶ外部電源の正
電位側及び負電位側の電源供給路に、インダクタ素子、
抵抗素子及びスイッチ手段をそれぞれ設けたので、より
効果的に活線挿入時に発生するノイズ成分による過電圧
及び突入電流が加わることを防止することができるとい
う効果がある。

【００５６】この発明によれば、インダクタ素子が、ス
イッチ手段と抵抗素子が並列に接続してなるブロックに
対して直列に接続し、抵抗素子がノイズ成分の周波数を
Ｆと仮定し、保護対象回路の容量をＣとした際に、｛１
／（２πＦ×Ｃ）｝で規定される値以上の抵抗値を有す
るので、効果的に活線挿入時に発生するノイズ成分によ
る過電圧及び突入電流が加わることを防止することがで
きるという効果がある。

【００５７】この発明によれば、インダクタ素子が、ス
イッチ手段と抵抗素子が直列に接続してなるブロックに
対して並列に接続し、抵抗素子がノイズ成分の周波数を
Ｆと仮定し、インダクタ素子のインダクタンスをＬとし
た際に、（２πＦ×Ｌ）で規定される抵抗値を有するの
で、効果的に活線挿入時に発生するノイズ成分による過
電圧及び突入電流が加わることを防止することができる
という効果がある。

【００５８】この発明によれば、インダクタ素子が、ス
イッチ手段と抵抗素子が直列に接続してなる第１ブロッ
クに対して並列に接続すると共に、スイッチ手段と抵抗
素子が並列に接続してなる第２ブロックに対して直列に
接続し、第１ブロックの抵抗素子がノイズ成分の周波数
をＦと仮定し、インダクタ素子のインダクタンスをＬと
した際に、（２πＦ×Ｌ）で規定される抵抗値を有し、
第２ブロックの抵抗素子がノイズ成分の周波数をＦと仮
定し、保護対象回路の容量をＣとした際に、｛１／（２
πＦ×Ｃ）｝で規定される値以上の抵抗値を有するの
で、活線挿入時に発生するノイズ成分による過電圧及び
突入電流が加わることを防止することができるばかりで
なく、電源供給路を流れる電流が安定した後に発生する
ノイズも効果的に除去することができるという効果があ
る。

【図面の簡単な説明】

【図１】この発明の実施の形態１による保護回路の構
成を示す図である。

【図２】この発明の実施の形態１による保護回路の他
の構成を示す図である。

【図３】この発明の実施の形態２による保護回路の構
成を示す図である。

【図４】この発明の実施の形態２による保護回路の他
の構成を示す図である。

【図５】この発明の実施の形態３による保護回路の構
成を示す図である。

【図６】この発明の実施の形態３による保護回路の他
の構成を示す図である。

【図７】この発明の実施の形態４による保護回路の構
成を示す図である。

【図８】従来の保護回路の構成を示す図である。

【符号の説明】

１直流電源（外部電源）、２，２ｃ，２ｄコネクタ
（入力部）、３基板、４論理回路（保護対象回
路）、５，７フェライトビーズインダクタ（保護用素
子）、６コンデンサ（保護対象回路の容量）、８，１
２インダクタ（インダクタ素子）、９，１３，１５，
１７抵抗器（抵抗素子）、１０，１４，１６，１８
スイッチ（スイッチ手段）、１１スイッチ制御回路
（スイッチ手段）、１１ａ電源ライン（電源供給
路）。

Claims

【特許請求の範囲】

【請求項１】外部電源に括線挿入される入力部と上記
外部電源からの給電により動作する保護対象回路とを結
ぶ電源供給路に設けられ、活線挿入時に上記入力部に発
生するノイズ成分の周波数領域で抵抗となる保護用素子
を備えた保護回路。
【請求項２】外部電源は、直流電圧電源であり、入力部と保護対象回路とを結ぶ上記外部電源の正電位側
及び負電位側の電源供給路に保護用素子をそれぞれ設け
たことを特徴とする請求項１記載の保護回路。
【請求項３】保護対象回路は、少なくとも等価的に所
定の容量を有し、保護用素子は、ノイズ成分の周波数をＦと仮定し、上記
保護対象回路の容量をＣとした際に、上記周波数Ｆにて
｛１／（２πＦ×Ｃ）｝で規定される値以上の抵抗値を
有することを特徴とする請求項１又は請求項２記載の保
護回路。
【請求項４】保護用素子は、過電圧の周波数領域にて
等価的に抵抗となるフェライトビーズインダクタである
ことを特徴とする請求項１から請求項３のうちのいずれ
か１項記載の保護回路。
【請求項５】外部電源に括線挿入される入力部と、上
記外部電源からの給電により動作し少なくとも等価的に
所定の容量を有する保護対象回路とを結ぶ電源供給路に
設けられ、上記保護対象回路の容量によって上記電源供
給路上のノイズを除去するフィルタ回路を形成するイン
ダクタ素子と、上記入力部の活線挿入時に発生するノイズ成分による過
電圧を低減させる抵抗素子と、上記電源供給路に対する上記抵抗素子の接続を開閉させ
るスイッチ手段とを備えた保護回路。
【請求項６】外部電源は、直流電圧電源であり、入力部と保護対象回路とを結ぶ上記外部電源の正電位側
及び負電位側の電源供給路に、インダクタ素子、抵抗素
子及びスイッチ手段をそれぞれ設けたことを特徴とする
請求項５記載の保護回路。
【請求項７】インダクタ素子は、スイッチ手段と抵抗
素子が並列に接続してなるブロックに対して直列に接続
し、上記抵抗素子は、ノイズ成分の周波数をＦと仮定し、保
護対象回路の容量をＣとした際に、｛１／（２πＦ×
Ｃ）｝で規定される値以上の抵抗値を有することを特徴
とする請求項５又は請求項６記載の保護回路。
【請求項８】インダクタ素子は、スイッチ手段と抵抗
素子が直列に接続してなるブロックに対して並列に接続
し、上記抵抗素子は、ノイズ成分の周波数をＦと仮定し、上
記インダクタ素子のインダクタンスをＬとした際に、
（２πＦ×Ｌ）で規定される抵抗値を有することを特徴
とする請求項５又は請求項６記載の保護回路。
【請求項９】インダクタ素子は、スイッチ手段と抵抗
素子が直列に接続してなる第１ブロックに対して並列に
接続すると共に、スイッチ手段と抵抗素子が並列に接続
してなる第２ブロックに対して直列に接続し、上記第１ブロックの抵抗素子は、ノイズ成分の周波数を
Ｆと仮定し、上記インダクタ素子のインダクタンスをＬ
とした際に、（２πＦ×Ｌ）で規定される抵抗値を有
し、上記第２ブロックの抵抗素子は、上記ノイズ成分の周波
数をＦと仮定し、保護対象回路の容量をＣとした際に、
｛１／（２πＦ×Ｃ）｝で規定される値以上の抵抗値を
有することを特徴とする請求項５又は請求項６記載の保
護回路。