JP2003280570A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JP2003280570A JP2003280570A JP2002078284A JP2002078284A JP2003280570A JP 2003280570 A JP2003280570 A JP 2003280570A JP 2002078284 A JP2002078284 A JP 2002078284A JP 2002078284 A JP2002078284 A JP 2002078284A JP 2003280570 A JP2003280570 A JP 2003280570A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- period
- sustain
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
- G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 高発光効率なプラズマディスプレイ装置を提
供する。 【解決手段】 少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動をうプラズマディスプレ
イ装置に対して、前記サステイン期間内にパルス印加期
間と隙間期間を有し、前記隙間期間の直前のパルス印加
期間において前記サステイン電極対の相対的に正の電圧
が印加されている電極の電圧をＶｓｐとし、他方の電極
の電圧をＶｓｎとし、前記隙間期間においてＶｓｐ−Ｖ
ｓｎが有意に負の値を有し、前記隙間期間に放電発光を
有することを特徴とするプラズマディスプレイ装置。
供する。 【解決手段】 少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動をうプラズマディスプレ
イ装置に対して、前記サステイン期間内にパルス印加期
間と隙間期間を有し、前記隙間期間の直前のパルス印加
期間において前記サステイン電極対の相対的に正の電圧
が印加されている電極の電圧をＶｓｐとし、他方の電極
の電圧をＶｓｎとし、前記隙間期間においてＶｓｐ−Ｖ
ｓｎが有意に負の値を有し、前記隙間期間に放電発光を
有することを特徴とするプラズマディスプレイ装置。
Description
【０００１】
【発明の属する技術分野】本願発明は、プラズマディス
プレイパネル（Ｐｌａｓｍａ ＤｉｓｐｌａｙＰａｎｅ
ｌ：以下、ＰＤＰと称する）を用いたプラズマディスプ
レイ装置及びその駆動方法に関するものである。本願発
明は、特に、紫外線発生効率を向上させ発光効率を向上
させる際に有効である。
プレイパネル（Ｐｌａｓｍａ ＤｉｓｐｌａｙＰａｎｅ
ｌ：以下、ＰＤＰと称する）を用いたプラズマディスプ
レイ装置及びその駆動方法に関するものである。本願発
明は、特に、紫外線発生効率を向上させ発光効率を向上
させる際に有効である。
【０００２】
【従来の技術】最近、大型薄型カラー表示装置として、
いわゆるａｃ面放電型ＰＤＰを用いたプラズマディスプ
レイ装置が量産段階に入った。略称であるａｃ面放電型
ＰＤＰとは、ａｃ電圧駆動で面放電型のＰＤＰを意味す
る。
いわゆるａｃ面放電型ＰＤＰを用いたプラズマディスプ
レイ装置が量産段階に入った。略称であるａｃ面放電型
ＰＤＰとは、ａｃ電圧駆動で面放電型のＰＤＰを意味す
る。
【０００３】図２１はこれまでに知られた３電極構造の
ａｃ面放電型ＰＤＰの例を示す斜視図である。図２１に
示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即
ち、前面基板２１および背面基板２８が対向配置され、
それらの間隙が放電空間３３となる。放電空間３３に
は、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入され
ている。放電ガスとしては、Ｈｅ、Ｎｅ、Ｘｅ、或いは
Ａｒ等の混合ガスを用いるのが一般的である。
ａｃ面放電型ＰＤＰの例を示す斜視図である。図２１に
示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即
ち、前面基板２１および背面基板２８が対向配置され、
それらの間隙が放電空間３３となる。放電空間３３に
は、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入され
ている。放電ガスとしては、Ｈｅ、Ｎｅ、Ｘｅ、或いは
Ａｒ等の混合ガスを用いるのが一般的である。
【０００４】表示面としての前面基板２１の下面には、
主に表示発光のためのサステイン放電（維持放電とも呼
ぶ）を行なうサステイン電極対（維持放電電極対とも呼
ぶ）が形成されている。このサステイン電極対はＸ電
極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透
明電極と透明電極の導電性を補う不透明電極から構成さ
れる。即ち、Ｘ電極３４は、Ｘ透明電極２２−１、２２
−２・・・と、不透明なＸバス電極２４−１、２４−２
・・・とから構成され、Ｙ電極３５は、Ｙ透明電極２３
−１、２３−２・・・と、不透明なＹバス電極２５−
１、２５−２・・・とから構成される。又、Ｘ電極を共
通電極、Ｙ電極を独立電極とする場合が多い。通常、
Ｘ、Ｙ電極の放電間隙Ｌｄｇは放電開始電圧が高くなら
ないように狭く、隣接間隙Ｌｎｇは隣接放電セルとの誤
放電を防止するように広く設計される。
主に表示発光のためのサステイン放電（維持放電とも呼
ぶ）を行なうサステイン電極対（維持放電電極対とも呼
ぶ）が形成されている。このサステイン電極対はＸ電
極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透
明電極と透明電極の導電性を補う不透明電極から構成さ
れる。即ち、Ｘ電極３４は、Ｘ透明電極２２−１、２２
−２・・・と、不透明なＸバス電極２４−１、２４−２
・・・とから構成され、Ｙ電極３５は、Ｙ透明電極２３
−１、２３−２・・・と、不透明なＹバス電極２５−
１、２５−２・・・とから構成される。又、Ｘ電極を共
通電極、Ｙ電極を独立電極とする場合が多い。通常、
Ｘ、Ｙ電極の放電間隙Ｌｄｇは放電開始電圧が高くなら
ないように狭く、隣接間隙Ｌｎｇは隣接放電セルとの誤
放電を防止するように広く設計される。
【０００５】これらサステイン電極は、前面誘電体２６
によって被覆され、この誘電体２６の表面には酸化マグ
ネシウム（ＭｇＯ）等の保護膜２７が形成される。Ｍｇ
Ｏは耐スパッタ性、二次電子放出係数が高いため、前面
誘電体２６を保護し、放電開始電圧を低下させる。
によって被覆され、この誘電体２６の表面には酸化マグ
ネシウム（ＭｇＯ）等の保護膜２７が形成される。Ｍｇ
Ｏは耐スパッタ性、二次電子放出係数が高いため、前面
誘電体２６を保護し、放電開始電圧を低下させる。
【０００６】一方、背面基板２８の上面には、サステイ
ン電極（Ｘ電極、Ｙ電極）と直交方向に、アドレス放電
（書き込み放電とも呼ぶ）のためのアドレス電極（書き
込み電極、アドレス放電電極、Ａ電極とも呼ぶ）２９が
設けられている。このＡ電極２９は背面誘電体３０によ
って被覆される。この背面誘電体３０の上には隔壁３１
がＡ電極２９の間の位置に設けられている。更に、隔壁
３１の壁面と背面誘電体３０の上面によって形成される
凹領域内には蛍光体３２が塗布されている。この構成に
おいて、サステイン電極対とＡ電極との交差部が１つの
放電セルに対応している。そして、放電セルは二次元状
に配列されている。カラー表示の場合には、赤、緑、青
色の各蛍光体が塗布された３種の放電セルを一組として
１画素を構成する。
ン電極（Ｘ電極、Ｙ電極）と直交方向に、アドレス放電
（書き込み放電とも呼ぶ）のためのアドレス電極（書き
込み電極、アドレス放電電極、Ａ電極とも呼ぶ）２９が
設けられている。このＡ電極２９は背面誘電体３０によ
って被覆される。この背面誘電体３０の上には隔壁３１
がＡ電極２９の間の位置に設けられている。更に、隔壁
３１の壁面と背面誘電体３０の上面によって形成される
凹領域内には蛍光体３２が塗布されている。この構成に
おいて、サステイン電極対とＡ電極との交差部が１つの
放電セルに対応している。そして、放電セルは二次元状
に配列されている。カラー表示の場合には、赤、緑、青
色の各蛍光体が塗布された３種の放電セルを一組として
１画素を構成する。
【０００７】図２１中の矢印Ｄ１の方向から見た放電セ
ル１個分の断面図を図２２に、図２１中の矢印Ｄ２の方
向から見た放電セル１個分の断面図を図２３に示す。
尚、図２３において、セルの境界は概略点線で示す位置
である。図２３中、符号３は電子、４は正イオン、５は
正の壁電荷、６は負の壁電荷を示す。
ル１個分の断面図を図２２に、図２１中の矢印Ｄ２の方
向から見た放電セル１個分の断面図を図２３に示す。
尚、図２３において、セルの境界は概略点線で示す位置
である。図２３中、符号３は電子、４は正イオン、５は
正の壁電荷、６は負の壁電荷を示す。
【０００８】次に、この例のＰＤＰの動作について説明
する。
する。
【０００９】ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印
加するパルス電圧によって放電を起こして、励起された
放電ガスから発生する紫外線を蛍光体によって可視光に
変換するというものである。
加するパルス電圧によって放電を起こして、励起された
放電ガスから発生する紫外線を蛍光体によって可視光に
変換するというものである。
【００１０】図２４はＰＤＰ装置の基本構成を示すブロ
ック図である。上記ＰＤＰ（プラズマディスプレイパネ
ル、又はパネルとも呼ぶ）１００は、プラズマディスプ
レイ装置１０２に組み込まれる。駆動回路１０１は、画
像源１０３から表示画面の信号を受取り、駆動電圧に変
換してＰＤＰ１００の各電極に供給する。この駆動電圧
の具体的な例を図２５に示す。
ック図である。上記ＰＤＰ（プラズマディスプレイパネ
ル、又はパネルとも呼ぶ）１００は、プラズマディスプ
レイ装置１０２に組み込まれる。駆動回路１０１は、画
像源１０３から表示画面の信号を受取り、駆動電圧に変
換してＰＤＰ１００の各電極に供給する。この駆動電圧
の具体的な例を図２５に示す。
【００１１】図２５の（ａ）は、図２１に示したＰＤＰ
に１枚の画を表示するのに要する１ＴＶフィールド期間
の駆動電圧のタイムチャートを示す図である。図２５の
（ｂ）は、図２５の（ａ）のアドレス期間（アドレス放
電期間、書き込み放電期間とも呼ぶ）５０においてＡ電
極２９、Ｘ電極３４およびＹ電極３５に印加される電圧
波形を示す図である。図２５の（ｃ）は、図２５の
（ａ）のサステイン期間（サステイン放電期間、維持放
電期間、発光表示期間とも呼ぶ）５１の間に、サステイ
ン電極であるＸ電極とＹ電極の間に一斉に印加されるサ
ステインパルス電圧（サステイン電極パルス駆動電圧、
維持放電電圧とも呼ぶ）とアドレス電極に印加される電
圧を示す図である。
に１枚の画を表示するのに要する１ＴＶフィールド期間
の駆動電圧のタイムチャートを示す図である。図２５の
（ｂ）は、図２５の（ａ）のアドレス期間（アドレス放
電期間、書き込み放電期間とも呼ぶ）５０においてＡ電
極２９、Ｘ電極３４およびＹ電極３５に印加される電圧
波形を示す図である。図２５の（ｃ）は、図２５の
（ａ）のサステイン期間（サステイン放電期間、維持放
電期間、発光表示期間とも呼ぶ）５１の間に、サステイ
ン電極であるＸ電極とＹ電極の間に一斉に印加されるサ
ステインパルス電圧（サステイン電極パルス駆動電圧、
維持放電電圧とも呼ぶ）とアドレス電極に印加される電
圧を示す図である。
【００１２】１ＴＶフィールド期間４０は複数の異なる
発光回数を持つサブフィールド４１〜４８に分割されて
いる。この状態を、図２５の（ａ）中の（Ｉ）に示す。
発光回数を持つサブフィールド４１〜４８に分割されて
いる。この状態を、図２５の（ａ）中の（Ｉ）に示す。
【００１３】そして、各サブフィールド毎の発光と非発
光の選択により階調を表現する。例えば、２進法に基づ
く輝度の重みをもった８個のサブフィールドを設けた場
合、３原色表示用放電セルはそれぞれ２8（＝２５６）
階調の輝度表示が得られ、約１６７８万色の色表示がで
きる。
光の選択により階調を表現する。例えば、２進法に基づ
く輝度の重みをもった８個のサブフィールドを設けた場
合、３原色表示用放電セルはそれぞれ２8（＝２５６）
階調の輝度表示が得られ、約１６７８万色の色表示がで
きる。
【００１４】各サブフィールドは、図２５の（ＩＩ）に
示すように、次の３つの期間を有する。第１は放電セル
を初期状態に戻すリセット期間（リセット放電期間とも
呼ぶ）４９、第２は発光する放電セルを選択するアドレ
ス期間（アドレス放電期間、書き込み放電期間とも呼
ぶ）５０、そして、第３はサステイン期間（サステイン
放電期間、維持放電期間、発光表示期間とも呼ぶ）５１
である。
示すように、次の３つの期間を有する。第１は放電セル
を初期状態に戻すリセット期間（リセット放電期間とも
呼ぶ）４９、第２は発光する放電セルを選択するアドレ
ス期間（アドレス放電期間、書き込み放電期間とも呼
ぶ）５０、そして、第３はサステイン期間（サステイン
放電期間、維持放電期間、発光表示期間とも呼ぶ）５１
である。
【００１５】図２５の（ｂ）は、図２５の（ａ）のアド
レス期間５０においてＡ電極２９、Ｘ電極３４、および
Ｙ電極３５に印加される電圧波形を示す図である。波形
５２はアドレス期間５０に於ける１本のＡ電極２９に印
加する電圧波形、波形５３はＸ電極３４に印加する電圧
波形、５４、５５はそれぞれＹ電極３５のｉ番目と（ｉ
＋１）番目に印加する電圧波形である。これに対する、
それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２
（Ｖ）である。
レス期間５０においてＡ電極２９、Ｘ電極３４、および
Ｙ電極３５に印加される電圧波形を示す図である。波形
５２はアドレス期間５０に於ける１本のＡ電極２９に印
加する電圧波形、波形５３はＸ電極３４に印加する電圧
波形、５４、５５はそれぞれＹ電極３５のｉ番目と（ｉ
＋１）番目に印加する電圧波形である。これに対する、
それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２
（Ｖ）である。
【００１６】図２５の（ｂ）に示すように、Ｙ電極３５
のｉ行目にスキャンパルス５６が印加された時、電圧Ｖ
０のＡ電極２９との交点に位置するセルではＹ電極とＡ
電極の間、次いでＹ電極とＸ電極の間にアドレス放電が
起こる。グランド電位のＡ電極２９との交点に位置する
セルではアドレス放電は起こらない。Ｙ電極の（ｉ＋
１）行目にスキャンパルス５７が印加された場合も同様
である。
のｉ行目にスキャンパルス５６が印加された時、電圧Ｖ
０のＡ電極２９との交点に位置するセルではＹ電極とＡ
電極の間、次いでＹ電極とＸ電極の間にアドレス放電が
起こる。グランド電位のＡ電極２９との交点に位置する
セルではアドレス放電は起こらない。Ｙ電極の（ｉ＋
１）行目にスキャンパルス５７が印加された場合も同様
である。
【００１７】アドレス放電が起こった放電セルでは、図
２３に示すように、放電で生じた電荷（壁電荷）がＸ、
Ｙ電極を覆う誘電体膜２６および保護膜２７の表面に形
成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発
生する。前述したように、図２３中、符号３は電子、４
は正イオン、５は正壁電荷、６は負壁電荷を示す。この
壁電荷の有無が、次に続くサステイン期間５１でのサス
テイン放電の有無を決める。
２３に示すように、放電で生じた電荷（壁電荷）がＸ、
Ｙ電極を覆う誘電体膜２６および保護膜２７の表面に形
成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発
生する。前述したように、図２３中、符号３は電子、４
は正イオン、５は正壁電荷、６は負壁電荷を示す。この
壁電荷の有無が、次に続くサステイン期間５１でのサス
テイン放電の有無を決める。
【００１８】図２５の（ｃ）は、図２５の（ａ）のサス
テイン期間５１の間に、サステイン電極であるＸ電極と
Ｙ電極の間に一斉に印加されるサステインパルス電圧を
示す図である。Ｘ電極には電圧波形５８のサステインパ
ルス電圧が、Ｙ電極には電圧波形５９のサステインパル
ス電圧が印加される。いずれも、電圧値はＶ３（Ｖ）で
ある。Ａ電極２９には、電圧波形６０の駆動電圧が印加
され、サステイン期間内は一定電圧（Ｖ４）に保持され
る。尚、この電圧Ｖ４は、グランド電位の場合もある。
Ｖ３の電圧のサステインパルス電圧が交互に印加される
ことにより、Ｘ電極とＹ電極との間の相対電圧は反転を
繰り返す。このＶ３の電圧値は、アドレス放電による壁
電圧の有無でサステイン放電の有無が決まるように設定
される。
テイン期間５１の間に、サステイン電極であるＸ電極と
Ｙ電極の間に一斉に印加されるサステインパルス電圧を
示す図である。Ｘ電極には電圧波形５８のサステインパ
ルス電圧が、Ｙ電極には電圧波形５９のサステインパル
ス電圧が印加される。いずれも、電圧値はＶ３（Ｖ）で
ある。Ａ電極２９には、電圧波形６０の駆動電圧が印加
され、サステイン期間内は一定電圧（Ｖ４）に保持され
る。尚、この電圧Ｖ４は、グランド電位の場合もある。
Ｖ３の電圧のサステインパルス電圧が交互に印加される
ことにより、Ｘ電極とＹ電極との間の相対電圧は反転を
繰り返す。このＶ３の電圧値は、アドレス放電による壁
電圧の有無でサステイン放電の有無が決まるように設定
される。
【００１９】アドレス放電が起こった放電セルの１番目
の電圧パルスにおいて、放電が起り逆極性の壁電荷があ
る程度蓄積するまで放電は続く。この放電の結果、蓄積
された壁電圧は２番目の反転した電圧パルスを支援する
方向に働き、再び放電が起こる。３番目のパルス以降も
同様である。このように、アドレス放電を起こした放電
セルのＸ電極とＹ電極の間には、印加電圧パルス数分の
維持放電が起こり発光する。逆に、アドレス放電を起こ
さなかった放電セルでは発光しない。以上が、通例のＰ
ＤＰ装置の基本構成及びその駆動方法である。
の電圧パルスにおいて、放電が起り逆極性の壁電荷があ
る程度蓄積するまで放電は続く。この放電の結果、蓄積
された壁電圧は２番目の反転した電圧パルスを支援する
方向に働き、再び放電が起こる。３番目のパルス以降も
同様である。このように、アドレス放電を起こした放電
セルのＸ電極とＹ電極の間には、印加電圧パルス数分の
維持放電が起こり発光する。逆に、アドレス放電を起こ
さなかった放電セルでは発光しない。以上が、通例のＰ
ＤＰ装置の基本構成及びその駆動方法である。
【００２０】また、発光効率を向上させる駆動方法に関
する主な技術として、下記のごときものを挙げることが
出来る。 （１）特開平１１−６５５１４号。これは、一回のサス
テイン放電を発生させる印加電圧波形が、低電圧の印加
を先行させた後に、維持放電を発生させるに十分な高電
圧、かつ長時間の電圧を印加するものである。しかし、
前記低電圧の印加は、放電発光を発生させない範囲に限
定された非放電パルスであり、プライミング効果のみを
利用するものであった。 （２）特開２００１−１３９１９号。これは、Ｘ電極に
インダクタンス成分を介して第一の電圧源を接続し、第
１の電圧源より高い波高値のプライミングパルスを印加
するスイッチと、プライミングパルス印加後、前記波高
値より低い第２の電圧を印加するスイッチとを有する維
持放電パルス発生回路を有するというものである。しか
し、前記インダクタンス成分によるパルスもプライミン
グ効果のみを利用するものであった。
する主な技術として、下記のごときものを挙げることが
出来る。 （１）特開平１１−６５５１４号。これは、一回のサス
テイン放電を発生させる印加電圧波形が、低電圧の印加
を先行させた後に、維持放電を発生させるに十分な高電
圧、かつ長時間の電圧を印加するものである。しかし、
前記低電圧の印加は、放電発光を発生させない範囲に限
定された非放電パルスであり、プライミング効果のみを
利用するものであった。 （２）特開２００１−１３９１９号。これは、Ｘ電極に
インダクタンス成分を介して第一の電圧源を接続し、第
１の電圧源より高い波高値のプライミングパルスを印加
するスイッチと、プライミングパルス印加後、前記波高
値より低い第２の電圧を印加するスイッチとを有する維
持放電パルス発生回路を有するというものである。しか
し、前記インダクタンス成分によるパルスもプライミン
グ効果のみを利用するものであった。
【００２１】以上の従来例の特徴は、サステイン電極に
２段階の電圧印加が行なわれているが発光を伴う放電は
２段回目のパルス印加時に発生する一回だけである。即
ち、少なくとも２段階のサステインパルスの１段階めの
パルスにおいて、サステイン電極間の発光を伴う放電を
利用し、また、インダクタンス成分を前記１段階目の発
光を伴う放電を起させるために利用したものはなかっ
た。
２段階の電圧印加が行なわれているが発光を伴う放電は
２段回目のパルス印加時に発生する一回だけである。即
ち、少なくとも２段階のサステインパルスの１段階めの
パルスにおいて、サステイン電極間の発光を伴う放電を
利用し、また、インダクタンス成分を前記１段階目の発
光を伴う放電を起させるために利用したものはなかっ
た。
【００２２】
【発明が解決しようとする課題】現在、ＰＤＰをテレビ
（ＴＶ）として普及するための最重要課題の一つが発光
効率の向上である。本発明は、プラズマディスプレイパ
ネルを用いたプラズマディスプレイ装置において、駆動
法の工夫によりサステイン放電の発光効率を向上させる
技術を提供することにある。
（ＴＶ）として普及するための最重要課題の一つが発光
効率の向上である。本発明は、プラズマディスプレイパ
ネルを用いたプラズマディスプレイ装置において、駆動
法の工夫によりサステイン放電の発光効率を向上させる
技術を提供することにある。
【００２３】
【課題を解決するための手段】先ず、本発明の駆動原理
を裏付ける発光効率向上の基本メカニズムを説明する。
高効率化の基本的な物理原理は、弱電場（低放電空間電
圧）の放電においては電子温度が低くなるため、紫外線
発生効率が高くなることである。紫外線発生効率が高く
なれば発光効率も当然高くなる。従って、技術の基本は
放電時における放電空間電圧を低くすることである。こ
こで、放電空間電圧とはＸ電極の誘電体表面電位とＹ電
極の誘電体表面電位との差の絶対値であり、放電空間に
実際に印加されている電圧である。即ち、放電空間電圧
はサステイン電極間に印加されている電圧と、Ｘ、Ｙ電
極の誘電体に形成されている壁電圧の和である。尚、前
述の放電空間電圧と紫外線発生の関係自体は、例えば論
文Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８８、ｐｐ．５６０
５（２０００）によって知られている。本発明の基本的
考え方は、次の通りである。 （１）隙間期間に行なう前置放電とその後に引き続いて
行なう本放電の少なくとも２段階でサステイン放電（以
下２段階サステイン放電という）を行なうこと。 （２）上記２段階サステイン放電をサステイン電圧波形
の特性により実現すること。
を裏付ける発光効率向上の基本メカニズムを説明する。
高効率化の基本的な物理原理は、弱電場（低放電空間電
圧）の放電においては電子温度が低くなるため、紫外線
発生効率が高くなることである。紫外線発生効率が高く
なれば発光効率も当然高くなる。従って、技術の基本は
放電時における放電空間電圧を低くすることである。こ
こで、放電空間電圧とはＸ電極の誘電体表面電位とＹ電
極の誘電体表面電位との差の絶対値であり、放電空間に
実際に印加されている電圧である。即ち、放電空間電圧
はサステイン電極間に印加されている電圧と、Ｘ、Ｙ電
極の誘電体に形成されている壁電圧の和である。尚、前
述の放電空間電圧と紫外線発生の関係自体は、例えば論
文Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８８、ｐｐ．５６０
５（２０００）によって知られている。本発明の基本的
考え方は、次の通りである。 （１）隙間期間に行なう前置放電とその後に引き続いて
行なう本放電の少なくとも２段階でサステイン放電（以
下２段階サステイン放電という）を行なうこと。 （２）上記２段階サステイン放電をサステイン電圧波形
の特性により実現すること。
【００２４】ここで、サステイン電極に所望の外部電圧
が印加されている期間を、パルス印加期間と呼び、それ
以外のサステイン期間を隙間期間と呼ぶ。従って、上記
前置放電での放電空間電圧は主に（その前の放電で形成
された）壁電圧であり、低放電空間電圧での高発光効率
放電が実現する。更に、前置放電に続く本放電では、前
置放電により壁電圧が低下しており、従来例に比べて低
放電空間電圧での高発光効率な本放電が実現する。本放
電が低放電空間電圧で発生するのは、前置放電で発生し
た空間電荷がプライミング効果を発揮するからである。
が印加されている期間を、パルス印加期間と呼び、それ
以外のサステイン期間を隙間期間と呼ぶ。従って、上記
前置放電での放電空間電圧は主に（その前の放電で形成
された）壁電圧であり、低放電空間電圧での高発光効率
放電が実現する。更に、前置放電に続く本放電では、前
置放電により壁電圧が低下しており、従来例に比べて低
放電空間電圧での高発光効率な本放電が実現する。本放
電が低放電空間電圧で発生するのは、前置放電で発生し
た空間電荷がプライミング効果を発揮するからである。
【００２５】本願発明では、上記の低放電空間電圧での
前置放電を発生させるために、隙間期間においてサステ
イン電極間に適切な外部電圧を印加する。適切な外部電
圧とは、安定な上記２段放電を実現し、且つ高発光効率
を実現する（低放電空間電圧を実現する）電圧のことで
ある。
前置放電を発生させるために、隙間期間においてサステ
イン電極間に適切な外部電圧を印加する。適切な外部電
圧とは、安定な上記２段放電を実現し、且つ高発光効率
を実現する（低放電空間電圧を実現する）電圧のことで
ある。
【００２６】更に、本願発明には、上記隙間期間におけ
る適切な外部電圧を実現するために、サステイン電極に
接続されたインダクタンスを利用する形態も含むもので
ある。尚、以下の説明のために、サステインパルス電圧
の立下がりと立上がりを次のように定義する。即ち、隙
間期間の開始時においてサステインパルス電圧が変化す
ることを立下がりと呼び、隙間期間の終了時においてサ
ステインパルス電圧が変化することを立上がりと呼ぶ。
る適切な外部電圧を実現するために、サステイン電極に
接続されたインダクタンスを利用する形態も含むもので
ある。尚、以下の説明のために、サステインパルス電圧
の立下がりと立上がりを次のように定義する。即ち、隙
間期間の開始時においてサステインパルス電圧が変化す
ることを立下がりと呼び、隙間期間の終了時においてサ
ステインパルス電圧が変化することを立上がりと呼ぶ。
【００２７】本願において開示される発明のうち、代表
的なものの概要を説明すれば、下記の通りである。
的なものの概要を説明すれば、下記の通りである。
【００２８】本願発明の骨子は次のようなプラズマディ
スプレイ装置である。 （１）少なくともサステイン電極対を有する複数の放電
セルを少なくとも構成要素とするプラズマディスプレイ
パネルを備え、少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動を行い、前記サステイン
期間内に、前記複数の放電セルの前記サステイン電極対
の少なくとも一方に、サステインパルス電圧が印加され
るプラズマディスプレイ装置に対して、前記サステイン
期間において、少なくとも前置放電とそれに引き続き発
生する本放電を有し、前記サステインパルスは少なくと
も前記前置放電のための電圧レベルと前記本放電のため
の電圧レベルを有することを特徴とするプラズマディス
プレイ装置。 （２）少なくともサステイン電極対を有する複数の放電
セルを少なくとも構成要素とするプラズマディスプレイ
パネルを備え、少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動を行い、前記サステイン
期間内に、前記複数の放電セルの前記サステイン電極対
の少なくとも一方に、サステインパルス電圧が印加され
るプラズマディスプレイ装置に対して、前記サステイン
期間内にパルス印加期間と隙間期間を有し、前記隙間期
間の直前のパルス印加期間において前記サステイン電極
対の相対的に正の電圧が印加されている電極の電圧をＶ
ｓｐとし、他方の電極の電圧をＶｓｎとし、前記隙間期
間においてＶｓｐ−Ｖｓｎが有意に負の値を有し、前記
隙間期間に放電発光を有することを特徴とするプラズマ
ディスプレイ装置。 （３）パルス印加期間と隙間期間から成るサステインパ
ルスの半周期の期間での前記Ｖｓｐ−Ｖｓｎの最大値と
最小値との差（Ｖｓｐ−Ｖｓｎの振幅と呼ぶ）が、前記
サステイン電極対間の放電開始電圧以上となることを特
徴とする前項（１）又は前項（２）のいずれかに記載の
プラズマディスプレイ装置。 （４）少なくとも前記前置放電の発光強度より前記本放
電の発光強度の方が大きいことを特徴とする前項（１）
又は前項（２）のいずれかに記載のプラズマディスプレ
イ装置。 （５）前記前置放電のための電圧レベルが前記インダク
タンス素子の付設によることを特徴とする前項（１）に
記載のプラズマディスプレイ装置。 （６）前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負
の値をとるようにための手段がインダクタンス素子を有
することを特徴とする前項（２）に記載のプラズマディ
スプレイ装置。 （７）パルス立上り時にインダクタンス素子を介しない
形態が有用である。
スプレイ装置である。 （１）少なくともサステイン電極対を有する複数の放電
セルを少なくとも構成要素とするプラズマディスプレイ
パネルを備え、少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動を行い、前記サステイン
期間内に、前記複数の放電セルの前記サステイン電極対
の少なくとも一方に、サステインパルス電圧が印加され
るプラズマディスプレイ装置に対して、前記サステイン
期間において、少なくとも前置放電とそれに引き続き発
生する本放電を有し、前記サステインパルスは少なくと
も前記前置放電のための電圧レベルと前記本放電のため
の電圧レベルを有することを特徴とするプラズマディス
プレイ装置。 （２）少なくともサステイン電極対を有する複数の放電
セルを少なくとも構成要素とするプラズマディスプレイ
パネルを備え、少なくともアドレス期間と発光表示のた
めのサステイン期間を含む駆動を行い、前記サステイン
期間内に、前記複数の放電セルの前記サステイン電極対
の少なくとも一方に、サステインパルス電圧が印加され
るプラズマディスプレイ装置に対して、前記サステイン
期間内にパルス印加期間と隙間期間を有し、前記隙間期
間の直前のパルス印加期間において前記サステイン電極
対の相対的に正の電圧が印加されている電極の電圧をＶ
ｓｐとし、他方の電極の電圧をＶｓｎとし、前記隙間期
間においてＶｓｐ−Ｖｓｎが有意に負の値を有し、前記
隙間期間に放電発光を有することを特徴とするプラズマ
ディスプレイ装置。 （３）パルス印加期間と隙間期間から成るサステインパ
ルスの半周期の期間での前記Ｖｓｐ−Ｖｓｎの最大値と
最小値との差（Ｖｓｐ−Ｖｓｎの振幅と呼ぶ）が、前記
サステイン電極対間の放電開始電圧以上となることを特
徴とする前項（１）又は前項（２）のいずれかに記載の
プラズマディスプレイ装置。 （４）少なくとも前記前置放電の発光強度より前記本放
電の発光強度の方が大きいことを特徴とする前項（１）
又は前項（２）のいずれかに記載のプラズマディスプレ
イ装置。 （５）前記前置放電のための電圧レベルが前記インダク
タンス素子の付設によることを特徴とする前項（１）に
記載のプラズマディスプレイ装置。 （６）前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負
の値をとるようにための手段がインダクタンス素子を有
することを特徴とする前項（２）に記載のプラズマディ
スプレイ装置。 （７）パルス立上り時にインダクタンス素子を介しない
形態が有用である。
【００２９】即ち、本例は、前記サステインパルスの立
上り時に前記インダクタンス素子には電流が流れない構
成としたことを特徴とする前項（５）又は前項（６）に
記載のプラズマディスプレイ装置である。 （８）前記隙間期間において、サステインパルス電圧の
立下りを有した方のサステイン電極１と異なるサステイ
ン電極２に、直前のパルス印加期間の前記サステイン電
極１と同符号の電圧が印加されることを特徴とする前項
（２）に記載のプラズマディスプレイ装置である。 （９）前記サステイン期間内で、前記サステイン電極対
に印加される前記サステインパルス電圧は、少なくとも
０ＶレベルとＶsレベルを有するパルスであり、互いに
位相が半周期ずれることを特徴とする前項（１）又は前
項（２）に記載のプラズマディスプレイ装置。 （１０）前記サステイン期間内で、前記サステイン電極
対に印加される前記サステインパルス電圧は、少なくと
も−Ｖｓレベルと＋Ｖｓレベルを有するパルスであり、
互いに位相が半周期ずれることを特徴とする前項（１）
又は前項（２）に記載のプラズマディスプレイ装置。
上り時に前記インダクタンス素子には電流が流れない構
成としたことを特徴とする前項（５）又は前項（６）に
記載のプラズマディスプレイ装置である。 （８）前記隙間期間において、サステインパルス電圧の
立下りを有した方のサステイン電極１と異なるサステイ
ン電極２に、直前のパルス印加期間の前記サステイン電
極１と同符号の電圧が印加されることを特徴とする前項
（２）に記載のプラズマディスプレイ装置である。 （９）前記サステイン期間内で、前記サステイン電極対
に印加される前記サステインパルス電圧は、少なくとも
０ＶレベルとＶsレベルを有するパルスであり、互いに
位相が半周期ずれることを特徴とする前項（１）又は前
項（２）に記載のプラズマディスプレイ装置。 （１０）前記サステイン期間内で、前記サステイン電極
対に印加される前記サステインパルス電圧は、少なくと
も−Ｖｓレベルと＋Ｖｓレベルを有するパルスであり、
互いに位相が半周期ずれることを特徴とする前項（１）
又は前項（２）に記載のプラズマディスプレイ装置。
【００３０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。尚、実施の形態を説明する
ための全図において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１は、本発明の実施の形態１のプラ
ズマディスプレイ装置のＰＤＰの電圧波形（図１
（ａ））とＸｅ８２８ｎｍ発光（励起Ｘｅ原子からの８
２８ｎｍ波長の発光のことで、以下この略称を用いる）
波形（図１の（ｂ））を示す図である。図１の（ａ）、
（ｂ）の各図面の横軸の時間軸は、揃えて示されてい
る。図２は本発明の実施の形態１のプラズマディスプレ
イ装置のＰＤＰの基本構成図である。図３は、本発明の
実施の形態１のプラズマディスプレイ装置のサステイン
パルス発生回路の例を示す図、図４はその動作波形であ
る。また、図５は前記サステインパルス発生回路の等価
回路である。更に、図２６は従来のプラズマディスプレ
イ装置のＰＤＰの電圧波形（図２６の（ａ））とＸｅ８
２８ｎｍ発光波形（図２６の（ｂ））を示す図である。
図２６を本例との比較の為に参酌する。先ず、本例のプ
ラズマディスプレイ装置の基本構成は次の通りである。
即ち、図２に示すように、本実施の形態１は、従来例の
図２１と同様の構造の放電セルを有するパネル２０１
と、パネル内の電極群と外部回路の接続部となるＸ電極
端子部２０２、Ｙ電極端子部２０３、及びＡ電極端子部
２０４と、これらを駆動するＸ駆動回路２０５、Ｙ駆動
回路２０６、及びＡ駆動回路２０７とこれらの駆動回路
２０５、２０６、２０７に表示画面の画像信号を与える
画像源１０３、及び、これ等の各駆動回路２０５、２０
６、２０７と画像源１０３に電力を投入する電源回路２
０８を有している。Ｘ駆動回路２０５は、リセット・ア
ドレス期間Ｘ駆動回路２０９、サステイン期間Ｘ駆動回
路２１０と、これらを適当なタイミングで切り替えるス
イッチ２１１と、スイッチを制御するＸスイッチ駆動回
路２１２を有している。また、Ｙ電源駆動部２０６は、
リセット・アドレス期間Ｙ駆動回路２１３、サステイン
期間Ｙ駆動回路２１４と、これらを適当なタイミングで
切り替えるスイッチ２１５と、スイッチを制御するＹス
イッチ駆動回路２１６を有している。
施の形態を詳細に説明する。尚、実施の形態を説明する
ための全図において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１は、本発明の実施の形態１のプラ
ズマディスプレイ装置のＰＤＰの電圧波形（図１
（ａ））とＸｅ８２８ｎｍ発光（励起Ｘｅ原子からの８
２８ｎｍ波長の発光のことで、以下この略称を用いる）
波形（図１の（ｂ））を示す図である。図１の（ａ）、
（ｂ）の各図面の横軸の時間軸は、揃えて示されてい
る。図２は本発明の実施の形態１のプラズマディスプレ
イ装置のＰＤＰの基本構成図である。図３は、本発明の
実施の形態１のプラズマディスプレイ装置のサステイン
パルス発生回路の例を示す図、図４はその動作波形であ
る。また、図５は前記サステインパルス発生回路の等価
回路である。更に、図２６は従来のプラズマディスプレ
イ装置のＰＤＰの電圧波形（図２６の（ａ））とＸｅ８
２８ｎｍ発光波形（図２６の（ｂ））を示す図である。
図２６を本例との比較の為に参酌する。先ず、本例のプ
ラズマディスプレイ装置の基本構成は次の通りである。
即ち、図２に示すように、本実施の形態１は、従来例の
図２１と同様の構造の放電セルを有するパネル２０１
と、パネル内の電極群と外部回路の接続部となるＸ電極
端子部２０２、Ｙ電極端子部２０３、及びＡ電極端子部
２０４と、これらを駆動するＸ駆動回路２０５、Ｙ駆動
回路２０６、及びＡ駆動回路２０７とこれらの駆動回路
２０５、２０６、２０７に表示画面の画像信号を与える
画像源１０３、及び、これ等の各駆動回路２０５、２０
６、２０７と画像源１０３に電力を投入する電源回路２
０８を有している。Ｘ駆動回路２０５は、リセット・ア
ドレス期間Ｘ駆動回路２０９、サステイン期間Ｘ駆動回
路２１０と、これらを適当なタイミングで切り替えるス
イッチ２１１と、スイッチを制御するＸスイッチ駆動回
路２１２を有している。また、Ｙ電源駆動部２０６は、
リセット・アドレス期間Ｙ駆動回路２１３、サステイン
期間Ｙ駆動回路２１４と、これらを適当なタイミングで
切り替えるスイッチ２１５と、スイッチを制御するＹス
イッチ駆動回路２１６を有している。
【００３１】本実施のプラズマディスプレイ装置の駆動
方法について、図２５、図１、及び図２を用いて説明す
る。ＰＤＰの１ＴＶフィールド期間の駆動方法の基本は
図２５に示したものと同様である。即ち、各サブフィー
ルドは、図２５の（ａ）の（ＩＩ）に示すように、放電
セルを初期状態に戻すリセット期間４９、発光する放電
セルを選択するアドレス期間５０、選択した放電セルを
表示発光させるサステイン期間５１からなる。
方法について、図２５、図１、及び図２を用いて説明す
る。ＰＤＰの１ＴＶフィールド期間の駆動方法の基本は
図２５に示したものと同様である。即ち、各サブフィー
ルドは、図２５の（ａ）の（ＩＩ）に示すように、放電
セルを初期状態に戻すリセット期間４９、発光する放電
セルを選択するアドレス期間５０、選択した放電セルを
表示発光させるサステイン期間５１からなる。
【００３２】放電期間は、少なくともアドレス期間と発
光表示の為にサステイン放電を発生させるサステイン期
間を有する。アドレス期間においては、まず、図２の画
像源１０３からの信号に基づいて、Ｘ、Ｙスイッチ駆動
回路２１２、２１６によってスイッチ２１１、２１５
が、リセット・アドレス期間Ｘ駆動回路２０９、リセッ
ト・アドレス期間Ｙ駆動回路２１３に繋がる。次に、画
像源１０３の信号に従ってＡ駆動回路１０３と前記リセ
ット・アドレス期間Ｘ、Ｙ駆動回路２０９、２１３によ
り、発光させるべき所望の放電セルにアドレス放電を発
生、前記所望の放電セルのＸ、Ｙ電極間に、壁電圧Ｖｗ
（Ｖ）を発生させる。これにより、サステイン期間に発
光する放電セルとしない放電セルが選択される。サステ
イン期間内に、Ｘ電極３４とＹ電極３５間に、この壁電
圧があるときだけ放電する程度の電圧をＸ電極とＹ電極
間に印加することにより、所望の放電セルだけが放電発
光する。サステイン期間５１には、スイッチ２１１、２
１５がサステイン期間Ｘ、Ｙ駆動回路２１０、２１４側
に繋がる。図１の（ａ）に、サステイン期間５１にＸ電
極とＹ電極に一斉に印加されるサステインパルスの電圧
波形、及びＡ電極２９に印加される一定電圧Ｖ４のアド
レス電圧波形を示す。ここで、Ｖｘ、ＶｙはＸ、Ｙ電極
に印加するサステインパルス電圧、Ｖｘ−Ｖｙはこれら
の電圧の差分、すなわちＸ−Ｙ電極間電圧である。この
サステイン期間での、Ｘｅ８２８ｎｍ発光波形を図１の
（ｂ）に示す。本放電４０１の前に前置放電４０２を有
する複数ピークの発光波形となっている。本発明の実施
形態１のプラズマディスプレイ装置と、従来のそれとの
相違点は以下の通りである。
光表示の為にサステイン放電を発生させるサステイン期
間を有する。アドレス期間においては、まず、図２の画
像源１０３からの信号に基づいて、Ｘ、Ｙスイッチ駆動
回路２１２、２１６によってスイッチ２１１、２１５
が、リセット・アドレス期間Ｘ駆動回路２０９、リセッ
ト・アドレス期間Ｙ駆動回路２１３に繋がる。次に、画
像源１０３の信号に従ってＡ駆動回路１０３と前記リセ
ット・アドレス期間Ｘ、Ｙ駆動回路２０９、２１３によ
り、発光させるべき所望の放電セルにアドレス放電を発
生、前記所望の放電セルのＸ、Ｙ電極間に、壁電圧Ｖｗ
（Ｖ）を発生させる。これにより、サステイン期間に発
光する放電セルとしない放電セルが選択される。サステ
イン期間内に、Ｘ電極３４とＹ電極３５間に、この壁電
圧があるときだけ放電する程度の電圧をＸ電極とＹ電極
間に印加することにより、所望の放電セルだけが放電発
光する。サステイン期間５１には、スイッチ２１１、２
１５がサステイン期間Ｘ、Ｙ駆動回路２１０、２１４側
に繋がる。図１の（ａ）に、サステイン期間５１にＸ電
極とＹ電極に一斉に印加されるサステインパルスの電圧
波形、及びＡ電極２９に印加される一定電圧Ｖ４のアド
レス電圧波形を示す。ここで、Ｖｘ、ＶｙはＸ、Ｙ電極
に印加するサステインパルス電圧、Ｖｘ−Ｖｙはこれら
の電圧の差分、すなわちＸ−Ｙ電極間電圧である。この
サステイン期間での、Ｘｅ８２８ｎｍ発光波形を図１の
（ｂ）に示す。本放電４０１の前に前置放電４０２を有
する複数ピークの発光波形となっている。本発明の実施
形態１のプラズマディスプレイ装置と、従来のそれとの
相違点は以下の通りである。
【００３３】従来技術では、図２５の（ｃ）に示すよう
に、サステイン期間内にＸ、Ｙ電極３４、３５には、ピ
ーク電圧Ｖ３の矩形状電圧波形５８、５９のサステイン
パルス電圧が印加される。若しくは、パルスの立上り、
立下りを考慮すると、図２６（ａ）に示すようなサステ
インパルス電圧が印加される。このとき、パルス印加期
間のＶｘ−Ｖｙの絶対値の最大値と、隙間期間の中で前
記パルス印加期間とは異符号か、又は有意に０Ｖの期間
でのＶｘ−Ｖｙの絶対値の最大値との和は、サステイン
パルス電圧のピーク値Ｖ３程度である。別の表現では、
パルス印加期間と隙間期間から成るサステインパルスの
半周期の期間でのＶｘ−Ｖｙの最大値と最小値との差
（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステインパルス電圧
のピーク値Ｖ３程度である。このとき、通常は、図２６
の（ｂ）に示すような単一ピークの発光波形（例えばＸ
ｅ８２８ｎｍ発光波形）となる。
に、サステイン期間内にＸ、Ｙ電極３４、３５には、ピ
ーク電圧Ｖ３の矩形状電圧波形５８、５９のサステイン
パルス電圧が印加される。若しくは、パルスの立上り、
立下りを考慮すると、図２６（ａ）に示すようなサステ
インパルス電圧が印加される。このとき、パルス印加期
間のＶｘ−Ｖｙの絶対値の最大値と、隙間期間の中で前
記パルス印加期間とは異符号か、又は有意に０Ｖの期間
でのＶｘ−Ｖｙの絶対値の最大値との和は、サステイン
パルス電圧のピーク値Ｖ３程度である。別の表現では、
パルス印加期間と隙間期間から成るサステインパルスの
半周期の期間でのＶｘ−Ｖｙの最大値と最小値との差
（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステインパルス電圧
のピーク値Ｖ３程度である。このとき、通常は、図２６
の（ｂ）に示すような単一ピークの発光波形（例えばＸ
ｅ８２８ｎｍ発光波形）となる。
【００３４】これに対して、本発明の実施の形態１で
は、サステイン期間内にＸ、Ｙ電極３４、３５には、図
１の（ａ）に示すサステインパルス電圧が印加される。
このとき、従来技術とは異なり、パルス印加期間のＶｘ
−Ｖｙの絶対値の最大値と、隙間期間の中で前記パルス
印加期間とは異符号か、又は有意に０Ｖの期間でのＶｘ
−Ｖｙの絶対値の最大値との和はＶ３＋Ｖ５となり、有
意にサステインパルス電圧のピーク値Ｖ３以上となる。
別の表現では、パルス印加期間と隙間期間から成るサス
テインパルスの半周期の期間でのＶｘ−Ｖｙの最大値と
最小値との差（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステイ
ンパルス電圧のピーク値Ｖ３以上となる。このとき、前
述したように、図１の（ｂ）に示すような本放電４０１
の前に前置放電４０２を有する複数ピークの発光波形
（例えばＸｅ８２８ｎｍ発光波形）となる。ここで、前
記Ｖ５は前置放電４０２が発生し、且つ本放電も発生す
るように設定される。まず、前置放電が発生するための
条件は、パルス印加期間のＶｘ−Ｖｙの絶対値の最大値
と、隙間期間の中で前記パルス印加期間とは異符号か、
又は有意に０Ｖの期間でのＶｘ−Ｖｙの絶対値の最大値
との和はＶ３＋Ｖ５となり、このＶ３＋Ｖ５がサステイ
ン電極対間の放電開始電圧以上となることである。別の
表現では、パルス印加期間と隙間期間から成るサステイ
ンパルスの半周期の期間でのＶｘ−Ｖｙの振幅は、サス
テイン電極対間の放電開始電圧以上となることである。
次に、前置放電４０２が発生し、且つ本放電も発生する
ためには、少なくとも前置放電４０２の発光強度より本
放電４０１の発光強度の方が大きいことが必要である。
次に、サステインパルス発生回路の具体的回路を例示す
る。図３は実施の形態１のサステインパルス発生回路で
ある。この回路は、図２で示した基本構成図のサステイ
ン期間におけるＸ、Ｙ電極の駆動に関する具体的回路で
ある。即ち、図３は、図２のパネル２０１、サステイン
期間Ｘ、Ｙ駆動回路２１０、２１４、画像源１０３、電
源回路２０８から成る基本構成の具体的回路例である。
パネル２０１はサステイン電極のＸ−Ｙ電極間の容量Ｃ
ｐで表される。Ｘ駆動回路は、電圧源Ｖｓに接続された
Ｐ型トランジスタＰｘ２、グランドに接続されたＮ型ト
ランジスタＮｘ１、Ｎｘ３、インダクタンスＬ、ダイオ
ードＤｘ１、Ｄｘ２、Ｄｘ３を有して構成される。Ｙ駆
動回路も同様に、電圧源Ｖｓに接続されたＰ型トランジ
スタＰｙ２、グランドに接続されたＮ型トランジスタＮ
ｙ１、Ｎｙ３、インダクタンスＬ、ダイオードＤｙ１、
Ｄｙ２、Ｄｙ３を有して構成される。図４は実施の形態
１のサステインパルス発生回路の動作波形図である。Ｖ
ｘはＸ電極の電圧波形、ＶｙはＹ電極の電圧波形、Ｖｘ
−ＶｙはＸ−Ｙ電極間電圧波形（電圧の差分波形）であ
る。Ｓｘ１〜Ｓｘ３、Ｓｙ１〜Ｓｙ３は制御信号波形で
ある。各符号は、図３の各端子での電圧波形を示してい
る。図４に従って、図３の動作を説明する。時刻ｔ１で
Ｓｘ２がＬレベルとなり、トランジスタＰｘ２が導通し
てダイオードＤｘ２を介して電圧源Ｖｓに接続されるの
で、ＶｘはＣpと配線の抵抗等で決まる時定数で電圧源
Ｖｓの設定電圧Ｖ３になる。このときＳｙ３はＨレベル
となり、トランジスタＮｙ３が導通してグランドに接続
されるので、Ｖｙはグランド電位となる。時刻ｔ２では
Ｓｘ１がＨレベルとなり、トランジスタＮｘ１が導通し
てインダクタンスＬを介してグランドに接続される。こ
のとき、Ｓｙ３もＨレベルとなり、トランジスタＮｙ３
が導通してグランドに接続される。したがって、Ｒを配
線等の抵抗として図５のＬＣＲ直列回路が形成される。
この場合、Ｘ電極の電圧Ｖｘ（ｔ）は次式の減衰振動の
式で表される。
は、サステイン期間内にＸ、Ｙ電極３４、３５には、図
１の（ａ）に示すサステインパルス電圧が印加される。
このとき、従来技術とは異なり、パルス印加期間のＶｘ
−Ｖｙの絶対値の最大値と、隙間期間の中で前記パルス
印加期間とは異符号か、又は有意に０Ｖの期間でのＶｘ
−Ｖｙの絶対値の最大値との和はＶ３＋Ｖ５となり、有
意にサステインパルス電圧のピーク値Ｖ３以上となる。
別の表現では、パルス印加期間と隙間期間から成るサス
テインパルスの半周期の期間でのＶｘ−Ｖｙの最大値と
最小値との差（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステイ
ンパルス電圧のピーク値Ｖ３以上となる。このとき、前
述したように、図１の（ｂ）に示すような本放電４０１
の前に前置放電４０２を有する複数ピークの発光波形
（例えばＸｅ８２８ｎｍ発光波形）となる。ここで、前
記Ｖ５は前置放電４０２が発生し、且つ本放電も発生す
るように設定される。まず、前置放電が発生するための
条件は、パルス印加期間のＶｘ−Ｖｙの絶対値の最大値
と、隙間期間の中で前記パルス印加期間とは異符号か、
又は有意に０Ｖの期間でのＶｘ−Ｖｙの絶対値の最大値
との和はＶ３＋Ｖ５となり、このＶ３＋Ｖ５がサステイ
ン電極対間の放電開始電圧以上となることである。別の
表現では、パルス印加期間と隙間期間から成るサステイ
ンパルスの半周期の期間でのＶｘ−Ｖｙの振幅は、サス
テイン電極対間の放電開始電圧以上となることである。
次に、前置放電４０２が発生し、且つ本放電も発生する
ためには、少なくとも前置放電４０２の発光強度より本
放電４０１の発光強度の方が大きいことが必要である。
次に、サステインパルス発生回路の具体的回路を例示す
る。図３は実施の形態１のサステインパルス発生回路で
ある。この回路は、図２で示した基本構成図のサステイ
ン期間におけるＸ、Ｙ電極の駆動に関する具体的回路で
ある。即ち、図３は、図２のパネル２０１、サステイン
期間Ｘ、Ｙ駆動回路２１０、２１４、画像源１０３、電
源回路２０８から成る基本構成の具体的回路例である。
パネル２０１はサステイン電極のＸ−Ｙ電極間の容量Ｃ
ｐで表される。Ｘ駆動回路は、電圧源Ｖｓに接続された
Ｐ型トランジスタＰｘ２、グランドに接続されたＮ型ト
ランジスタＮｘ１、Ｎｘ３、インダクタンスＬ、ダイオ
ードＤｘ１、Ｄｘ２、Ｄｘ３を有して構成される。Ｙ駆
動回路も同様に、電圧源Ｖｓに接続されたＰ型トランジ
スタＰｙ２、グランドに接続されたＮ型トランジスタＮ
ｙ１、Ｎｙ３、インダクタンスＬ、ダイオードＤｙ１、
Ｄｙ２、Ｄｙ３を有して構成される。図４は実施の形態
１のサステインパルス発生回路の動作波形図である。Ｖ
ｘはＸ電極の電圧波形、ＶｙはＹ電極の電圧波形、Ｖｘ
−ＶｙはＸ−Ｙ電極間電圧波形（電圧の差分波形）であ
る。Ｓｘ１〜Ｓｘ３、Ｓｙ１〜Ｓｙ３は制御信号波形で
ある。各符号は、図３の各端子での電圧波形を示してい
る。図４に従って、図３の動作を説明する。時刻ｔ１で
Ｓｘ２がＬレベルとなり、トランジスタＰｘ２が導通し
てダイオードＤｘ２を介して電圧源Ｖｓに接続されるの
で、ＶｘはＣpと配線の抵抗等で決まる時定数で電圧源
Ｖｓの設定電圧Ｖ３になる。このときＳｙ３はＨレベル
となり、トランジスタＮｙ３が導通してグランドに接続
されるので、Ｖｙはグランド電位となる。時刻ｔ２では
Ｓｘ１がＨレベルとなり、トランジスタＮｘ１が導通し
てインダクタンスＬを介してグランドに接続される。こ
のとき、Ｓｙ３もＨレベルとなり、トランジスタＮｙ３
が導通してグランドに接続される。したがって、Ｒを配
線等の抵抗として図５のＬＣＲ直列回路が形成される。
この場合、Ｘ電極の電圧Ｖｘ（ｔ）は次式の減衰振動の
式で表される。
【００３５】
【数１】
【数２】
従って、この振幅、及び周期はＬで調節して、図１の
（ａ）のようなサステインパルス電圧波形を得ることが
出来る。時刻ｔ３、ｔ４における動作は、時刻ｔ１、ｔ
２における動作でＸとＹを逆にしたものに等しいので説
明を省略する。
（ａ）のようなサステインパルス電圧波形を得ることが
出来る。時刻ｔ３、ｔ４における動作は、時刻ｔ１、ｔ
２における動作でＸとＹを逆にしたものに等しいので説
明を省略する。
【００３６】また、Ｘ、Ｙ、Ａ電極の電圧、電流波形測
定系を図６に示す。電圧波形は、Ｘ電極端子部２０２、
Ｙ電極端子部２０３、Ａ電極端子部２０４から各駆動回
路２０５、２０６、２０７間の配線露出部をオシロスコ
ープにより測定した。又、電流波形は、各電極から駆動
回路間の配線に電流プローブを接続してオシロスコープ
により測定した。各電流の測定方向は、電流がパネル２
０１外部から各電極に流れ込む時に正となるように設定
した。
定系を図６に示す。電圧波形は、Ｘ電極端子部２０２、
Ｙ電極端子部２０３、Ａ電極端子部２０４から各駆動回
路２０５、２０６、２０７間の配線露出部をオシロスコ
ープにより測定した。又、電流波形は、各電極から駆動
回路間の配線に電流プローブを接続してオシロスコープ
により測定した。各電流の測定方向は、電流がパネル２
０１外部から各電極に流れ込む時に正となるように設定
した。
【００３７】アドレス期間５０にある所定の放電セル群
を選択した状態Ｗ（白表示）と、前記所定の放電セル群
以外は状態Ｗと同じで前記所定の放電セル群を非選択に
した状態Ｂ（黒表示）での、サステイン電極対１、２と
Ａ電極の電圧波形を、それぞれ、Ｖｓ１Ｗ（ｔ）、Ｖｓ
２Ｗ（ｔ）、ＶｓａＷ（ｔ）、およびＶｓ１Ｂ（ｔ）、
Ｖｓ２Ｂ（ｔ）、ＶｓａＢ（ｔ）とする。各電流波形を
それぞれ、ｊｓ１Ｗ（ｔ）、ｊｓ２Ｗ（ｔ）、及びｊｓ
１Ｂ（ｔ）、ｊｓ２Ｂ（ｔ）、ｊｓａＢ（ｔ）とする。
ここで、サステイン電極１は隙間期間の直後にサステイ
ン電極対で相対的に正電位になる電極（今の場合Ｙ電
極）であり、他方のＸ電極がサステイン電極２である。
を選択した状態Ｗ（白表示）と、前記所定の放電セル群
以外は状態Ｗと同じで前記所定の放電セル群を非選択に
した状態Ｂ（黒表示）での、サステイン電極対１、２と
Ａ電極の電圧波形を、それぞれ、Ｖｓ１Ｗ（ｔ）、Ｖｓ
２Ｗ（ｔ）、ＶｓａＷ（ｔ）、およびＶｓ１Ｂ（ｔ）、
Ｖｓ２Ｂ（ｔ）、ＶｓａＢ（ｔ）とする。各電流波形を
それぞれ、ｊｓ１Ｗ（ｔ）、ｊｓ２Ｗ（ｔ）、及びｊｓ
１Ｂ（ｔ）、ｊｓ２Ｂ（ｔ）、ｊｓａＢ（ｔ）とする。
ここで、サステイン電極１は隙間期間の直後にサステイ
ン電極対で相対的に正電位になる電極（今の場合Ｙ電
極）であり、他方のＸ電極がサステイン電極２である。
【００３８】まず、本願発明による駆動法と従来駆動法
による放電電力、輝度、効率を比較した。放電電力Ｗは
１周期についての下記積分
による放電電力、輝度、効率を比較した。放電電力Ｗは
１周期についての下記積分
【００３９】
【数３】
により算出した。
【００４０】輝度Ｂは輝度計により測定、ＷとＢから発
光効率η∝Ｂ／Ｗを算出した。
光効率η∝Ｂ／Ｗを算出した。
【００４１】従来の駆動法では、サステイン電圧Ｖ３＝
１８０Ｖ、サステイン期間でのアドレス電極電圧Ｖ４＝
９０Ｖで駆動した。
１８０Ｖ、サステイン期間でのアドレス電極電圧Ｖ４＝
９０Ｖで駆動した。
【００４２】一方、本発明による駆動法ではＶ３＝１８
０Ｖ、Ｖ５＝６０Ｖ、サステイン期間でのアドレス電極
電圧Ｖ４＝９０Ｖで駆動した。この時、各放電発光特性
値の比（本発明による駆動法での値／従来駆動法での
値）は、次の通りである。すなわち、放電電力比は０．
８６、輝度比は１．１２、そして効率比は１．３０であ
る。このように、従来法と比較して、本願発明は約３割
の発光効率向上を確認した。
０Ｖ、Ｖ５＝６０Ｖ、サステイン期間でのアドレス電極
電圧Ｖ４＝９０Ｖで駆動した。この時、各放電発光特性
値の比（本発明による駆動法での値／従来駆動法での
値）は、次の通りである。すなわち、放電電力比は０．
８６、輝度比は１．１２、そして効率比は１．３０であ
る。このように、従来法と比較して、本願発明は約３割
の発光効率向上を確認した。
【００４３】次に、本願発明による放電と発光効率向上
のメカニズムを、図７から図１０に示す誘電体表面電位
モデルを用いて説明する。高効率化の基本的原理は、前
に述べたように、弱電場（低放電空間電圧）の放電にお
いては電子温度が低くなるため、紫外線発生効率が大き
くなることである。
のメカニズムを、図７から図１０に示す誘電体表面電位
モデルを用いて説明する。高効率化の基本的原理は、前
に述べたように、弱電場（低放電空間電圧）の放電にお
いては電子温度が低くなるため、紫外線発生効率が大き
くなることである。
【００４４】図７が従来駆動法の駆動電圧波形、および
図８の（Ａ）、（Ｂ）、（Ｃ）が、図７の時刻ａ、ｂ、
ｃでの各誘電体表面電位モデル図である。サステイン電
極Ｘ、Ｙの電圧Ｖｓ＝Ｖｓｘ＝Ｖｓｙ＝１８０Ｖ、Ａ電
極電圧Ｖａ＝９０Ｖとする。時刻ａではＸ電極電圧パル
スによる放電が終了しており、放電空間に電場が存在し
なくなるまで放電したとする。この時、Ｘ、Ｙ、Ａ電極
の誘電体表面電位はすべて９０Ｖである。この時、Ｘ、
Ｙ、Ａ電極と誘電体表面間には図に示す壁電圧が発生し
ている。時刻ｂの隙間期間には、Ｘ電極電圧が０Ｖにな
るので、Ｘ電極の誘電体表面電位は壁電圧分の−９０Ｖ
である。時刻ｃにはＹ電極電圧が１８０Ｖになるので、
Ｙ電極の誘電体表面には２７０Ｖの電位が発生する。こ
の時、Ｘ、Ｙ電極誘電体表面間電位差が３６０Ｖとなる
ので、放電開始電圧（約２３０Ｖ）以上となり面放電が
発生する。また、Ｘ、Ａ電極の誘電体表面間の電位差
は、１８０Ｖであり、放電開始電圧（約２１０Ｖ）以下
なので放電は発生しない。尚、図８において、符号３３
は放電空間、４０１はサステインＹ電極、４０２はサス
テインＸ電極、４０３、４０４は誘電体層である。
図８の（Ａ）、（Ｂ）、（Ｃ）が、図７の時刻ａ、ｂ、
ｃでの各誘電体表面電位モデル図である。サステイン電
極Ｘ、Ｙの電圧Ｖｓ＝Ｖｓｘ＝Ｖｓｙ＝１８０Ｖ、Ａ電
極電圧Ｖａ＝９０Ｖとする。時刻ａではＸ電極電圧パル
スによる放電が終了しており、放電空間に電場が存在し
なくなるまで放電したとする。この時、Ｘ、Ｙ、Ａ電極
の誘電体表面電位はすべて９０Ｖである。この時、Ｘ、
Ｙ、Ａ電極と誘電体表面間には図に示す壁電圧が発生し
ている。時刻ｂの隙間期間には、Ｘ電極電圧が０Ｖにな
るので、Ｘ電極の誘電体表面電位は壁電圧分の−９０Ｖ
である。時刻ｃにはＹ電極電圧が１８０Ｖになるので、
Ｙ電極の誘電体表面には２７０Ｖの電位が発生する。こ
の時、Ｘ、Ｙ電極誘電体表面間電位差が３６０Ｖとなる
ので、放電開始電圧（約２３０Ｖ）以上となり面放電が
発生する。また、Ｘ、Ａ電極の誘電体表面間の電位差
は、１８０Ｖであり、放電開始電圧（約２１０Ｖ）以下
なので放電は発生しない。尚、図８において、符号３３
は放電空間、４０１はサステインＹ電極、４０２はサス
テインＸ電極、４０３、４０４は誘電体層である。
【００４５】一方、図９が本実施の形態１の駆動電圧波
形、および図１０が図９の時刻ａ、ｂ１、ｂ２、ｃでの
各表面誘電体電位モデル図である。
形、および図１０が図９の時刻ａ、ｂ１、ｂ２、ｃでの
各表面誘電体電位モデル図である。
【００４６】時刻ａでは前記従来駆動法と同様に、Ｘ、
Ｙ、Ａ電極の誘電体表面電位はすべて９０Ｖである（図
１０の（Ａ））。この時、Ｘ、Ｙ、Ａ電極と誘電体表面
間には図に示す壁電圧が発生している。隙間期間の時刻
ｂ１ではＸ電極電圧が０Ｖになるので、Ｘ電極の誘電体
表面電位は壁電圧分の−９０Ｖである（図１０の（Ｂ
１））。隙間期間の時刻ｂ２ではＸ電極電圧が−Ｖ５＝
−６０Ｖとなるので、Ｘ電極の誘電体表面電位は−１５
０Ｖとなる（図１０の（Ｂ２））。この時、Ｘ、Ｙ電極
の誘電体表面間電位差が放電開始電圧（約２３０Ｖ）以
上の２４０Ｖとなり、Ｘ、Ａ電極の誘電体表面間電位差
が放電開始電圧（約２１０Ｖ）以上の２４０Ｖとなるの
で、Ｘ−Ｙ−Ａ電極間の３者放電となる前置放電が発生
する（Ｐ）。その後、この前置放電によるＸ、Ｙ、Ａ電
極誘電体表面の壁電圧の低下、およびＸ電極の電圧変化
により放電は一旦弱まる。時刻ｃでは前置放電の結果、
各電極壁電圧が図１０の（Ｃ）のように低下している。
尚、図１０は図８と同一部位は同一符号で示している。
Ｙ、Ａ電極の誘電体表面電位はすべて９０Ｖである（図
１０の（Ａ））。この時、Ｘ、Ｙ、Ａ電極と誘電体表面
間には図に示す壁電圧が発生している。隙間期間の時刻
ｂ１ではＸ電極電圧が０Ｖになるので、Ｘ電極の誘電体
表面電位は壁電圧分の−９０Ｖである（図１０の（Ｂ
１））。隙間期間の時刻ｂ２ではＸ電極電圧が−Ｖ５＝
−６０Ｖとなるので、Ｘ電極の誘電体表面電位は−１５
０Ｖとなる（図１０の（Ｂ２））。この時、Ｘ、Ｙ電極
の誘電体表面間電位差が放電開始電圧（約２３０Ｖ）以
上の２４０Ｖとなり、Ｘ、Ａ電極の誘電体表面間電位差
が放電開始電圧（約２１０Ｖ）以上の２４０Ｖとなるの
で、Ｘ−Ｙ−Ａ電極間の３者放電となる前置放電が発生
する（Ｐ）。その後、この前置放電によるＸ、Ｙ、Ａ電
極誘電体表面の壁電圧の低下、およびＸ電極の電圧変化
により放電は一旦弱まる。時刻ｃでは前置放電の結果、
各電極壁電圧が図１０の（Ｃ）のように低下している。
尚、図１０は図８と同一部位は同一符号で示している。
【００４７】一方、Ｙ電極には１８０Ｖの電圧が印加さ
れるので、Ｙ電極の誘電体表面電位が２５５Ｖとなる。
又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結
果、Ｘ、Ｙ電極の誘電体表面間の電位差は３０５Ｖとな
り、放電開始電圧（約２３０Ｖ）以上となる。従って、
Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発生す
る（Ｍ）。このとき、Ａ電極の壁電圧が−２５Ｖになっ
ているので、Ａ電極誘電体表面の電位は６５Ｖであり、
Ｘ電極との間に放電は発生しない。又、このとき実際に
は、前置放電Ｐのプライミング効果のため、Ｙ電極の電
圧が最大となる時刻ｃとなる以前に本放電が開始される
ので、より低放電空間電圧で放電することになる。前置
放電Ｐ、本放電Ｍの両放電とも、従来駆動法の場合に比
べて低放電空間電圧下で発生する。従って、より低放電
空間電圧での放電の方が紫外線発生効率がよいので、当
該ＰＤＰの発光効率が向上する。
れるので、Ｙ電極の誘電体表面電位が２５５Ｖとなる。
又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結
果、Ｘ、Ｙ電極の誘電体表面間の電位差は３０５Ｖとな
り、放電開始電圧（約２３０Ｖ）以上となる。従って、
Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発生す
る（Ｍ）。このとき、Ａ電極の壁電圧が−２５Ｖになっ
ているので、Ａ電極誘電体表面の電位は６５Ｖであり、
Ｘ電極との間に放電は発生しない。又、このとき実際に
は、前置放電Ｐのプライミング効果のため、Ｙ電極の電
圧が最大となる時刻ｃとなる以前に本放電が開始される
ので、より低放電空間電圧で放電することになる。前置
放電Ｐ、本放電Ｍの両放電とも、従来駆動法の場合に比
べて低放電空間電圧下で発生する。従って、より低放電
空間電圧での放電の方が紫外線発生効率がよいので、当
該ＰＤＰの発光効率が向上する。
【００４８】以上のように、前置放電によりサステイン
電極対間の面放電が発生して一旦弱まり、更に、本放電
が前置放電のプライミング効果を利用して発生する。各
放電とも従来駆動法に比べて低放電空間電圧で発生する
ため、紫外線発生効率が高くなる。又、Ｘ、Ｙ電極の誘
電体表面への入射イオンのエネルギーが従来駆動法に比
べて低くなるので、保護膜、すなわち、ＭｇＯの寿命は
長くなる。
電極対間の面放電が発生して一旦弱まり、更に、本放電
が前置放電のプライミング効果を利用して発生する。各
放電とも従来駆動法に比べて低放電空間電圧で発生する
ため、紫外線発生効率が高くなる。又、Ｘ、Ｙ電極の誘
電体表面への入射イオンのエネルギーが従来駆動法に比
べて低くなるので、保護膜、すなわち、ＭｇＯの寿命は
長くなる。
【００４９】又、前置放電ではＡ電極も放電に関与する
が、Ａ電極には電子が入射するので蛍光体へのイオン衝
撃はなく、蛍光体寿命への悪影響はほとんどない。
が、Ａ電極には電子が入射するので蛍光体へのイオン衝
撃はなく、蛍光体寿命への悪影響はほとんどない。
【００５０】以上のように、本発明による駆動法によれ
ば、従来法に比べて発光効率が向上し、かつ寿命特性劣
化等の少ない駆動が可能となる。
ば、従来法に比べて発光効率が向上し、かつ寿命特性劣
化等の少ない駆動が可能となる。
【００５１】更に、従来法と大きくは異ならない駆動法
で駆動することが可能であることも利点である。
で駆動することが可能であることも利点である。
【００５２】又、前置放電が強すぎると、本放電が発生
しなくなるので、前置放電は本放電を阻害しない程度の
適当な強さに抑えなければならない。図１１はこのよう
な場合の本発明の実施の形態の他のサステインパルス波
形例である。この隙間期間に減衰振動のほぼ１周期を含
む波形は図３と同じ回路を用い、Ｌとして図１の場合よ
り小さい値を選ぶことにより得られる。図１１の時刻ｔ
ｂ２では図９の時刻ｂ２と同じように前置放電が発生す
る。しかし、前置放電開始後Ｖｘがすぐ正のＶ６まで上
昇するので、前置放電が強くなり過ぎる前に抑制する。
このため、次に続く本放電を阻害せずサステイン放電を
持続できる。このような波形に調節することにより、動
作マージンの広い最適な前置放電にすることが出来る。
なお、ここでは隙間期間に減衰振動のほぼ１周期を含む
波形を用いたが、場合に応じて適当な周期と強度を選択
すればよい。 ［実施の形態２］図１２は、本発明の実施の形態２のプ
ラズマディスプレイ装置のＰＤＰのサステインパルス発
生回路の例である。Ｘ駆動回路は、電圧源Ｖｓに接続さ
れたＰ型トランジスタＰｘ２、グランドに接続されたＮ
型トランジスタＮｘ１、インダクタンスＬ、ダイオード
Ｄｘ１、Ｄｘ２を有する。Ｙ駆動回路も同様に、電圧源
Ｖｓに接続されたＰ型トランジスタＰｙ２、グランドに
接続されたＮ型トランジスタＮｙ１、インダクタンス
Ｌ、ダイオードＤｙ１、Ｄｙ２を有する。図１３は実施
の形態２のサステインパルス発生回路の動作波形であ
る。Ｓｘ１、Ｓｘ２、Ｓｙ１、Ｓｙ２は制御信号波形で
ある。図１３に従って、図１２の回路の動作を説明す
る。
しなくなるので、前置放電は本放電を阻害しない程度の
適当な強さに抑えなければならない。図１１はこのよう
な場合の本発明の実施の形態の他のサステインパルス波
形例である。この隙間期間に減衰振動のほぼ１周期を含
む波形は図３と同じ回路を用い、Ｌとして図１の場合よ
り小さい値を選ぶことにより得られる。図１１の時刻ｔ
ｂ２では図９の時刻ｂ２と同じように前置放電が発生す
る。しかし、前置放電開始後Ｖｘがすぐ正のＶ６まで上
昇するので、前置放電が強くなり過ぎる前に抑制する。
このため、次に続く本放電を阻害せずサステイン放電を
持続できる。このような波形に調節することにより、動
作マージンの広い最適な前置放電にすることが出来る。
なお、ここでは隙間期間に減衰振動のほぼ１周期を含む
波形を用いたが、場合に応じて適当な周期と強度を選択
すればよい。 ［実施の形態２］図１２は、本発明の実施の形態２のプ
ラズマディスプレイ装置のＰＤＰのサステインパルス発
生回路の例である。Ｘ駆動回路は、電圧源Ｖｓに接続さ
れたＰ型トランジスタＰｘ２、グランドに接続されたＮ
型トランジスタＮｘ１、インダクタンスＬ、ダイオード
Ｄｘ１、Ｄｘ２を有する。Ｙ駆動回路も同様に、電圧源
Ｖｓに接続されたＰ型トランジスタＰｙ２、グランドに
接続されたＮ型トランジスタＮｙ１、インダクタンス
Ｌ、ダイオードＤｙ１、Ｄｙ２を有する。図１３は実施
の形態２のサステインパルス発生回路の動作波形であ
る。Ｓｘ１、Ｓｘ２、Ｓｙ１、Ｓｙ２は制御信号波形で
ある。図１３に従って、図１２の回路の動作を説明す
る。
【００５３】時刻ｔ１でＳｘ２がＬレベルとなり、トラ
ンジスタＰｘ２が導通してダイオードＤｘ２を介して電
圧源Ｖｓに接続される。このとき、Ｓｙ１はＨレベルと
なり、トランジスタＮｙ１が導通してインダクタンスＬ
を介してグランドに接続される。従って、Ｒを配線等の
抵抗として図５のＬＣＲ直列回路が形成され、Ｖｘ−Ｖ
ｙに減衰振動が発生する。時刻ｔ２ではＳｘ１がＨレベ
ルとなり、トランジスタＮｘ１が導通してインダクタン
スＬを介してグランドに接続される。このとき、Ｓｙ１
もＨレベルとなり、トランジスタＮｙ１が導通してイン
ダクタンスＬを介してグランドに接続される。したがっ
て、Ｒを配線等の抵抗としてＬＣＲ直列回路が形成さ
れ、Ｖｘ，Ｖｙ、Ｖｘ−Ｖｙは、図１３に示すような減
衰振動波形となる。時刻ｔ３、ｔ４における動作は、時
刻ｔ１、ｔ２における動作でＸとＹを逆にしたものに等
しいので説明を省略する。
ンジスタＰｘ２が導通してダイオードＤｘ２を介して電
圧源Ｖｓに接続される。このとき、Ｓｙ１はＨレベルと
なり、トランジスタＮｙ１が導通してインダクタンスＬ
を介してグランドに接続される。従って、Ｒを配線等の
抵抗として図５のＬＣＲ直列回路が形成され、Ｖｘ−Ｖ
ｙに減衰振動が発生する。時刻ｔ２ではＳｘ１がＨレベ
ルとなり、トランジスタＮｘ１が導通してインダクタン
スＬを介してグランドに接続される。このとき、Ｓｙ１
もＨレベルとなり、トランジスタＮｙ１が導通してイン
ダクタンスＬを介してグランドに接続される。したがっ
て、Ｒを配線等の抵抗としてＬＣＲ直列回路が形成さ
れ、Ｖｘ，Ｖｙ、Ｖｘ−Ｖｙは、図１３に示すような減
衰振動波形となる。時刻ｔ３、ｔ４における動作は、時
刻ｔ１、ｔ２における動作でＸとＹを逆にしたものに等
しいので説明を省略する。
【００５４】この場合も隙間期間に実施の形態１と同じ
ように、Ｖｘ−Ｖｙがオーバーシュート波形になるの
で、適当にインダクタンス値を選ぶことにより、前置放
電、本放電が発生し、ＰＤＰの発光効率を向上させるこ
とができる。
ように、Ｖｘ−Ｖｙがオーバーシュート波形になるの
で、適当にインダクタンス値を選ぶことにより、前置放
電、本放電が発生し、ＰＤＰの発光効率を向上させるこ
とができる。
【００５５】以上のように、本実施の形態では、従来技
術にインダクタンスＬを挿入するだけなので低コストで
容易に回路が製作でき、ＰＤＰの発光効率を向上させる
ことができる。 ［実施の形態３］図１４は、本発明の実施の形態３のプ
ラズマディスプレイ装置のＰＤＰのサステインパルス発
生回路の例である。本実施の形態３以降は、インダクタ
ンスＬを用いない例である。Ｘ駆動回路は、電圧源Ｖｓ
ｏに接続されたＮ型トランジスタＮｘ１、電圧源Ｖｓに
接続されたＰ型トランジスタＰｘ２、グランドに接続さ
れたＮ型トランジスタＮｘ３、ダイオードＤｘ１〜Ｄｘ
３を有して構成される。Ｙ駆動回路も同様に、電圧源Ｖ
ｓｏに接続されたＮ型トランジスタＮｙ１、電圧源Ｖｓ
に接続されたＰ型トランジスタＰｙ２、グランドに接続
されたＮ型トランジスタＮｙ３、ダイオードＤｙ１〜Ｄ
ｙ３を有して構成される。図１５は実施の形態３のサス
テインパルス発生回路の動作波形である。Ｓｘ１〜Ｓｘ
３、Ｓｙ１〜Ｓｙ３は制御信号波形である。図１５に従
って図１４の回路の動作を説明する。時刻ｔ１でＮ型ト
ランジスタＮｙ１が導通してダイオードＤｙ１を介して
電圧源Ｖｓｏに接続され、Ｖｙは電圧−Ｖ５に維持され
る。このときＮ型トランジスタＮｘ３が導通してグラン
ドに接続される。時刻ｔ２ではトランジスタＮｙ１が不
通となり、トランジスタＮｙ３が導通してグランドに接
続されるので、Ｖｙは０Ｖとなる。時刻ｔ３ではトラン
ジスタＮｘ２とＮｙ３が導通して、ＶｘはＶ３に、Ｖｙ
はグランドになる。以下同様で図１５をみれば明らかな
ので説明を省略する。
術にインダクタンスＬを挿入するだけなので低コストで
容易に回路が製作でき、ＰＤＰの発光効率を向上させる
ことができる。 ［実施の形態３］図１４は、本発明の実施の形態３のプ
ラズマディスプレイ装置のＰＤＰのサステインパルス発
生回路の例である。本実施の形態３以降は、インダクタ
ンスＬを用いない例である。Ｘ駆動回路は、電圧源Ｖｓ
ｏに接続されたＮ型トランジスタＮｘ１、電圧源Ｖｓに
接続されたＰ型トランジスタＰｘ２、グランドに接続さ
れたＮ型トランジスタＮｘ３、ダイオードＤｘ１〜Ｄｘ
３を有して構成される。Ｙ駆動回路も同様に、電圧源Ｖ
ｓｏに接続されたＮ型トランジスタＮｙ１、電圧源Ｖｓ
に接続されたＰ型トランジスタＰｙ２、グランドに接続
されたＮ型トランジスタＮｙ３、ダイオードＤｙ１〜Ｄ
ｙ３を有して構成される。図１５は実施の形態３のサス
テインパルス発生回路の動作波形である。Ｓｘ１〜Ｓｘ
３、Ｓｙ１〜Ｓｙ３は制御信号波形である。図１５に従
って図１４の回路の動作を説明する。時刻ｔ１でＮ型ト
ランジスタＮｙ１が導通してダイオードＤｙ１を介して
電圧源Ｖｓｏに接続され、Ｖｙは電圧−Ｖ５に維持され
る。このときＮ型トランジスタＮｘ３が導通してグラン
ドに接続される。時刻ｔ２ではトランジスタＮｙ１が不
通となり、トランジスタＮｙ３が導通してグランドに接
続されるので、Ｖｙは０Ｖとなる。時刻ｔ３ではトラン
ジスタＮｘ２とＮｙ３が導通して、ＶｘはＶ３に、Ｖｙ
はグランドになる。以下同様で図１５をみれば明らかな
ので説明を省略する。
【００５６】図１６は本発明の実施の形態３の他のサス
テインパルス電圧波形である。これはＶｘ−Ｖｙの波形
において、＋−Ｖ５レベルの電圧が＋−Ｖｓレベルの電
圧に直接移行するようにしたものである。
テインパルス電圧波形である。これはＶｘ−Ｖｙの波形
において、＋−Ｖ５レベルの電圧が＋−Ｖｓレベルの電
圧に直接移行するようにしたものである。
【００５７】これらの場合も隙間期間に実施の形態１と
同じようにＶｘ−Ｖｙがオーバーシュート波形になるの
で、前置放電、本放電が発生し、ＰＤＰの発光効率を向
上させることができる。本実施の形態では、インダクタ
ンスＬを用いるよりも自由に制御性よくサステインパル
ス波形を形成することが出来る。 ［実施の形態４］図１７は本発明の実施の形態４のプラ
ズマディスプレイ装置のＰＤＰのサステインパルス電圧
波形の例である。実施の形態３の図１５の波形との違い
は、Ｘ，Ｙ電極に印加されるＶ５の電圧が正であること
である。Ｖｘ−Ｖｙの波形は図１５と同じである。
同じようにＶｘ−Ｖｙがオーバーシュート波形になるの
で、前置放電、本放電が発生し、ＰＤＰの発光効率を向
上させることができる。本実施の形態では、インダクタ
ンスＬを用いるよりも自由に制御性よくサステインパル
ス波形を形成することが出来る。 ［実施の形態４］図１７は本発明の実施の形態４のプラ
ズマディスプレイ装置のＰＤＰのサステインパルス電圧
波形の例である。実施の形態３の図１５の波形との違い
は、Ｘ，Ｙ電極に印加されるＶ５の電圧が正であること
である。Ｖｘ−Ｖｙの波形は図１５と同じである。
【００５８】図２７の誘電体表面電位モデル図を用いて
放電、および発光効率向上メカニズムを説明する。図２
７は図１０と同様に、図１７の各時刻ａ、ｂ１、ｂ２、
ｃでの誘電体表面電位の状態を示している。実施の形態
１と同様にＶ３＝１８０Ｖ、Ｖ５＝６０Ｖ、Ａ電極電圧
を９０Ｖ一定とする。時刻ａ、ｂ1までは実施の形態１
の図１０と同じである（図２７の（Ａ）、（Ｂ１））。
隙間期間の時刻ｂ２ではＹ電極電圧がＶ５＝６０Ｖとな
るので、Ｙ電極の誘電体表面電位は１５０Ｖとなる。こ
の時、Ｘ、Ｙ電極の誘電体表面間電位差が放電開始電圧
（約２３０Ｖ）以上の２４０Ｖとなるので、Ｘ−Ｙ電極
間の面放電となる前置放電が発生する（Ｐ）（図２７の
（Ｂ２））。図１０の例とは異なり、Ｘ、Ａ電極の誘電
体表面間電位差は放電開始電圧（約２１０Ｖ）以下の１
８０Ｖであるので、Ｘ−Ａ電極間の対向放電は発生しな
い。その後、この前置放電によるＸ、Ｙ、Ａ電極誘電体
表面の壁電圧の低下、およびＸ電極の電圧変化により放
電は一旦弱まる。時刻ｃでは前置放電の結果、各電極壁
電圧が図２７の（Ｃ）のように低下している。
放電、および発光効率向上メカニズムを説明する。図２
７は図１０と同様に、図１７の各時刻ａ、ｂ１、ｂ２、
ｃでの誘電体表面電位の状態を示している。実施の形態
１と同様にＶ３＝１８０Ｖ、Ｖ５＝６０Ｖ、Ａ電極電圧
を９０Ｖ一定とする。時刻ａ、ｂ1までは実施の形態１
の図１０と同じである（図２７の（Ａ）、（Ｂ１））。
隙間期間の時刻ｂ２ではＹ電極電圧がＶ５＝６０Ｖとな
るので、Ｙ電極の誘電体表面電位は１５０Ｖとなる。こ
の時、Ｘ、Ｙ電極の誘電体表面間電位差が放電開始電圧
（約２３０Ｖ）以上の２４０Ｖとなるので、Ｘ−Ｙ電極
間の面放電となる前置放電が発生する（Ｐ）（図２７の
（Ｂ２））。図１０の例とは異なり、Ｘ、Ａ電極の誘電
体表面間電位差は放電開始電圧（約２１０Ｖ）以下の１
８０Ｖであるので、Ｘ−Ａ電極間の対向放電は発生しな
い。その後、この前置放電によるＸ、Ｙ、Ａ電極誘電体
表面の壁電圧の低下、およびＸ電極の電圧変化により放
電は一旦弱まる。時刻ｃでは前置放電の結果、各電極壁
電圧が図２７の（Ｃ）のように低下している。
【００５９】一方、Ｙ電極には１８０Ｖの電圧が印加さ
れるので、Ｙ電極の誘電体表面電位が２３０Ｖとなる。
又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結
果、Ｘ、Ｙ電極の誘電体表面間の電位差は２８０Ｖとな
り、放電開始電圧（約２３０Ｖ）以上となる。したがっ
て、Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発
生する（Ｍ）。前置放電Ｐ、本放電Ｍの両放電とも、従
来駆動法の場合に比べて低放電空間電圧下で発生する。
したがって、より低放電空間電圧での放電の方が紫外線
発生効率がよいので、当該ＰＤＰの発光効率が向上す
る。
れるので、Ｙ電極の誘電体表面電位が２３０Ｖとなる。
又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結
果、Ｘ、Ｙ電極の誘電体表面間の電位差は２８０Ｖとな
り、放電開始電圧（約２３０Ｖ）以上となる。したがっ
て、Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発
生する（Ｍ）。前置放電Ｐ、本放電Ｍの両放電とも、従
来駆動法の場合に比べて低放電空間電圧下で発生する。
したがって、より低放電空間電圧での放電の方が紫外線
発生効率がよいので、当該ＰＤＰの発光効率が向上す
る。
【００６０】又、図１８、図１９は、いずれも本実施の
形態の他のサステインパルス電圧波形の例である。これ
らの波形の場合も図１７の波形の場合と同様な発光効率
向上の効果がある。
形態の他のサステインパルス電圧波形の例である。これ
らの波形の場合も図１７の波形の場合と同様な発光効率
向上の効果がある。
【００６１】本実施形態４では前置放電にサステイン電
極とＡ電極間の対向放電をほとんど含まないので、蛍光
体寿命への悪影響がない。 ［実施の形態５］図２０は本発明の実施の形態５のプラ
ズマディスプレイ装置のＰＤＰのサステインパルス電圧
波形である。ＶｘとＶｙが上下対称になっているが、Ｖ
ｘ−Ｖｙの波形は実施の形態４の図１７と同じである。
この場合も同様な発光効率向上の効果がある。
極とＡ電極間の対向放電をほとんど含まないので、蛍光
体寿命への悪影響がない。 ［実施の形態５］図２０は本発明の実施の形態５のプラ
ズマディスプレイ装置のＰＤＰのサステインパルス電圧
波形である。ＶｘとＶｙが上下対称になっているが、Ｖ
ｘ−Ｖｙの波形は実施の形態４の図１７と同じである。
この場合も同様な発光効率向上の効果がある。
【００６２】図２８は本発明の実施の形態５のプラズマ
ディスプレイ装置のＰＤＰのサステインパルス電圧波形
の変形例である。この場合も同様な発光効率向上の効果
がある。又、図２０で必要であったＶ５の電源が不要に
なる利点もある。
ディスプレイ装置のＰＤＰのサステインパルス電圧波形
の変形例である。この場合も同様な発光効率向上の効果
がある。又、図２０で必要であったＶ５の電源が不要に
なる利点もある。
【００６３】また、前述した各実施の形態の諸組み合わ
せで、可能なもの全てが本願発明として実施可能である
ことは云うまでもない。
せで、可能なもの全てが本願発明として実施可能である
ことは云うまでもない。
【００６４】以上、前記諸実施の形態に基づき具体的に
説明したが、本願発明は、前記実施の形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることは勿論である。
説明したが、本願発明は、前記実施の形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることは勿論である。
【００６５】
【発明の効果】本願発明は、プラズマディスプレイパネ
ルの発光効率を向上させる駆動方法を提供する。更に、
本願発明の別な形態では、より高発光効率のプラズマデ
ィスプレイ装置を提供することが出来る。
ルの発光効率を向上させる駆動方法を提供する。更に、
本願発明の別な形態では、より高発光効率のプラズマデ
ィスプレイ装置を提供することが出来る。
【図１】図１は、本願発明の実施の形態１のプラズマデ
ィスプレイ装置のＰＤＰの電圧波形とＸｅ８２８ｎｍ発
光波形を示す図である。
ィスプレイ装置のＰＤＰの電圧波形とＸｅ８２８ｎｍ発
光波形を示す図である。
【図２】図２は本発明の実施の形態１のプラズマディス
プレイ装置のＰＤＰの基本構成図である。
プレイ装置のＰＤＰの基本構成図である。
【図３】図３は、本発明の実施の形態１のプラズマディ
スプレイ装置のサステインパルス発生回路を示す図であ
る。
スプレイ装置のサステインパルス発生回路を示す図であ
る。
【図４】図４は本発明の実施の形態１のプラズマディス
プレイ装置のサステインパルス発生回路の動作波形であ
る。
プレイ装置のサステインパルス発生回路の動作波形であ
る。
【図５】図５は前記サステインパルス発生回路の等価回
路である。
路である。
【図６】図６は、本願発明の実施の形態４のプラズマデ
ィスプレイ装置の一例の概略構成を示すブロック図であ
る。
ィスプレイ装置の一例の概略構成を示すブロック図であ
る。
【図７】図７は従来駆動法の駆動電圧波形である。
【図８】図８は、図７の時刻ａ、ｂ、ｃでの各誘電体表
面電位モデル図である。
面電位モデル図である。
【図９】図９は本実施の形態１の駆動電圧波形である。
【図１０】図１０は、図９の時刻ａ、ｂ１、ｂ２、ｃで
の各表面誘電体電位モデル図である。
の各表面誘電体電位モデル図である。
【図１１】図１１は本発明の実施の形態１の他のサステ
インパルス波形例である。
インパルス波形例である。
【図１２】図１２は、本発明の実施の形態２のプラズマ
ディスプレイ装置のＰＤＰのサステインパルス発生回路
である。
ディスプレイ装置のＰＤＰのサステインパルス発生回路
である。
【図１３】図１３は実施の形態２のサステインパルス発
生回路の動作波形である。
生回路の動作波形である。
【図１４】図１４は、本発明の実施の形態３のプラズマ
ディスプレイ装置のＰＤＰのサステインパルス発生回路
である。
ディスプレイ装置のＰＤＰのサステインパルス発生回路
である。
【図１５】図１５は実施の形態３のサステインパルス発
生回路の動作波形である。
生回路の動作波形である。
【図１６】図１６は本発明の実施の形態３の他のサステ
インパルス電圧波形である。
インパルス電圧波形である。
【図１７】図１７は本発明の実施の形態４のプラズマデ
ィスプレイ装置のＰＤＰのサステインパルス電圧波形で
ある。
ィスプレイ装置のＰＤＰのサステインパルス電圧波形で
ある。
【図１８】図１８は本実施の形態の他のサステインパル
ス電圧波形である。
ス電圧波形である。
【図１９】図１９は本実施の形態の他のサステインパル
ス電圧波形である。
ス電圧波形である。
【図２０】図２０は本発明の実施の形態５のプラズマデ
ィスプレイ装置のＰＤＰのサステインパルス電圧波形で
ある。
ィスプレイ装置のＰＤＰのサステインパルス電圧波形で
ある。
【図２１】図２１はこれまでに知られた３電極構造のａ
ｃ面放電型ＰＤＰの例を示す斜視図である。
ｃ面放電型ＰＤＰの例を示す斜視図である。
【図２２】図２２は、図２１中の矢印Ｄ１の方向から見
たプラズマディスプレイパネルの断面図である。
たプラズマディスプレイパネルの断面図である。
【図２３】図２３は、図２１中の矢印Ｄ２の方向から見
たプラズマディスプレイパネルの断面図である。
たプラズマディスプレイパネルの断面図である。
【図２４】図２４は、従来のプラズマディスプレイ装置
の基本構成を示すブロック図である。
の基本構成を示すブロック図である。
【図２５】図２５は、プラズマディスプレイパネルに１
枚の画を表示する１ＴＶフィールド期間の駆動回路の動
作を説明するための図である。
枚の画を表示する１ＴＶフィールド期間の駆動回路の動
作を説明するための図である。
【図２６】図２６は従来のプラズマディスプレイ装置の
ＰＤＰの電圧波形とＸｅ８２８ｎｍ発光波形を示す図で
ある。
ＰＤＰの電圧波形とＸｅ８２８ｎｍ発光波形を示す図で
ある。
【図２７】図２７は実施の形態４の誘電体表面電位モデ
ル図である。
ル図である。
【図２８】図２８は本発明の実施の形態５のプラズメデ
ィスプレイ装置のＰＤＰの他のサステインパルス電圧波
形である。
ィスプレイ装置のＰＤＰの他のサステインパルス電圧波
形である。
３…電子、４…正イオン、５…正の壁電荷、６…負の壁
電荷、２１…前面基板、２２…Ｘ透明電極、２３…Ｙ透
明電極、２４…Ｘバス電極、２５…Ｙバス電極、２６…
前面誘電体、２７…保護膜、２８…背面基板、２９…ア
ドレス電極（書き込み電極、Ａ電極とも呼ぶ）、３０…
背面誘電体、３１…隔壁、３２…蛍光体、３３…放電空
間、３４…Ｘ電極、３５…Ｙ電極、４０…ＴＶフィール
ド、４１〜４８…サブフィールド、４９…リセット放電
期間、５０…アドレス期間、５１…サステイン期間、５
２…Ａ電極２９に印加する電圧波形、５３…Ｘ電極３４
に印加する電圧波形、５４…Ｙ電極のｉ番目に印加する
電圧波形、５５…Ｙ電極の（ｉ＋１）番目に印加する電
圧波形、５６…スキャンパルス、５７…スキャンパル
ス、５８…Ｘ電極電圧波形、５９…Ｙ電極電圧波形、６
０…Ａ電極電圧波形、１００、２０１…パネル（プラズ
マディスプレイパネル、ＰＤＰとも呼ぶ）、１０１…駆
動回路、１０２…プラズマディスプレイ装置、１０３…
画像源、２０２…Ｙ電極端子部、２０３…Ｘ電極端子
部、２０４…Ａ電極端子部、２０５…Ｙ駆動回路、２０
６…Ｘ駆動回路、２０７…Ａ駆動回路、２０８…電源回
路、２０９…リセット・アドレス期間Ｘ駆動回路、２１
０…サステイン期間Ｘ駆動回路、２１１…スイッチ、２
１２…Ｘスイッチ駆動回路、２１３…リセット・アドレ
ス期間Ｙ駆動回路、２１４…サステイン期間Ｙ駆動回
路、２１５…スイッチ、２１６…Ｙスイッチ駆動回路、
４０１…本放電、４０２…前置放電。
電荷、２１…前面基板、２２…Ｘ透明電極、２３…Ｙ透
明電極、２４…Ｘバス電極、２５…Ｙバス電極、２６…
前面誘電体、２７…保護膜、２８…背面基板、２９…ア
ドレス電極（書き込み電極、Ａ電極とも呼ぶ）、３０…
背面誘電体、３１…隔壁、３２…蛍光体、３３…放電空
間、３４…Ｘ電極、３５…Ｙ電極、４０…ＴＶフィール
ド、４１〜４８…サブフィールド、４９…リセット放電
期間、５０…アドレス期間、５１…サステイン期間、５
２…Ａ電極２９に印加する電圧波形、５３…Ｘ電極３４
に印加する電圧波形、５４…Ｙ電極のｉ番目に印加する
電圧波形、５５…Ｙ電極の（ｉ＋１）番目に印加する電
圧波形、５６…スキャンパルス、５７…スキャンパル
ス、５８…Ｘ電極電圧波形、５９…Ｙ電極電圧波形、６
０…Ａ電極電圧波形、１００、２０１…パネル（プラズ
マディスプレイパネル、ＰＤＰとも呼ぶ）、１０１…駆
動回路、１０２…プラズマディスプレイ装置、１０３…
画像源、２０２…Ｙ電極端子部、２０３…Ｘ電極端子
部、２０４…Ａ電極端子部、２０５…Ｙ駆動回路、２０
６…Ｘ駆動回路、２０７…Ａ駆動回路、２０８…電源回
路、２０９…リセット・アドレス期間Ｘ駆動回路、２１
０…サステイン期間Ｘ駆動回路、２１１…スイッチ、２
１２…Ｘスイッチ駆動回路、２１３…リセット・アドレ
ス期間Ｙ駆動回路、２１４…サステイン期間Ｙ駆動回
路、２１５…スイッチ、２１６…Ｙスイッチ駆動回路、
４０１…本放電、４０２…前置放電。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鈴木 敬三
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 梶山 博司
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 何 希倫
埼玉県比企郡鳩山町赤沼2520番地 株式会
社日立製作所基礎研究所内
(72)発明者 岸 智勝
神奈川県川崎市高津区坂戸三丁目２番１号
富士通日立プラズマディスプレイ株式会
社内
(72)発明者 苅谷 教治
神奈川県川崎市高津区坂戸三丁目２番１号
富士通日立プラズマディスプレイ株式会
社内
Ｆターム(参考） 5C058 AA11 BA02 BA26 BA35
5C080 AA05 BB05 CC03 DD30 EE29
FF12 JJ02 JJ03 JJ04 JJ06
KK43
Claims (10)
- 【請求項１】 少なくともサステイン電極対と、アドレ
ス電極とを有する複数の放電セルを少なくとも具備する
プラズマディスプレイパネルを有し、 少なくともアドレス期間と発光表示のためのサステイン
期間を含む駆動を行い、 前記サステイン期間内に、前記複数の放電セルの前記サ
ステイン電極対の少なくとも一方に、サステインパルス
電圧が印加され、且つ 前記サステイン期間において、少なくとも前置放電とそ
れに引き続き発生する本放電を有し、 前記サステインパルスに少なくとも前記前置放電のため
の電圧レベルと前記本放電のための電圧レベルを有せし
めることが可能なことを特徴とするプラズマディスプレ
イ装置。 - 【請求項２】 少なくともサステイン電極対と、アドレ
ス電極とを有する複数の放電セルを少なくとも具備する
プラズマディスプレイパネルを有し、 少なくともアドレス期間と発光表示のためのサステイン
期間を含む駆動を行い、 前記サステイン期間内に、前記複数の放電セルの前記サ
ステイン電極対の少なくとも一方に、サステインパルス
電圧が印加され、且つ 前記サステイン期間内にパルス印加期間と隙間期間を有
し、 前記隙間期間の直前のパルス印加期間において、前記サ
ステイン電極対の相対的に正の電圧が印加されている電
極の電圧をＶｓｐとし、他方の電極の電圧をＶｓｎと
し、 前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値を
有し、 前記隙間期間に放電発光を有せしめることが可能なこと
を特徴とするプラズマディスプレイ装置。 - 【請求項３】 前記パルス印加期間と前記隙間期間を有
するサステインパルスの半周期の期間での、前記Ｖｓｐ
−Ｖｓｎの最大値と最小値との差（Ｖｓｐ−Ｖｓｎの振
幅と呼ぶ）が、前記サステイン電極対間の放電開始電圧
以上となることを可能とすることを特徴とする請求項１
又は請求項２のいずれかに記載のプラズマディスプレイ
装置。 - 【請求項４】 前記前置放電の発光強度より前記本放電
の発光強度の方が少なくとも大きいことを特徴とする請
求項１又は請求項２のいずれかに記載のプラズマディス
プレイ装置。 - 【請求項５】 前記前置放電のための電圧レベルが前記
インダクタンス素子の付設によりなされることを特徴と
する請求項１に記載のプラズマディスプレイ装置。 - 【請求項６】 前記隙間期間においてＶｓｐ−Ｖｓｎが
有意に負の値をとるようにための手段が、インダクタン
ス素子を有する手段であることを特徴とする請求項２に
記載のプラズマディスプレイ装置。 - 【請求項７】 インダクタンス素子を有するパルス発生
回路において、前記サステインパルスの立ち上り時に、
前記インダクタンス素子には電流が流れない構成とした
ことを特徴とする請求項５又は請求項６のいずれかに記
載のプラズマディスプレイ装置。 - 【請求項８】 前記隙間期間において、サステインパル
ス電圧の立下りを有した第１のサステイン電極と異な
る、第２のサステイン電極に、直前のパルス印加期間の
前記第１のサステイン電極と同符号の電圧が印加される
ことを可能としたことを特徴とする請求項２に記載のプ
ラズマディスプレイ装置。 - 【請求項９】 前記サステイン期間内で、前記サステイ
ン電極対に印加される前記サステインパルス電圧は、少
なくとも０ＶレベルとＶsレベルを有するパルスであ
り、互いに位相が半周期ずれることを可能としたことを
特徴とする請求項１又は請求項２のいずれかに記載のプ
ラズマディスプレイ装置。 - 【請求項１０】 前記サステイン期間内で、前記サステ
イン電極対に印加される前記サステインパルス電圧は、
少なくとも−Ｖｓレベルと＋Ｖｓレベルを有するパルス
であり、互いに位相が半周期ずれることことを可能とし
たを特徴とする請求項１又は請求項２のいずれかに記載
のプラズマディスプレイ装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078284A JP4160764B2 (ja) | 2002-03-20 | 2002-03-20 | プラズマディスプレイ装置 |
| TW091116761A TW584877B (en) | 2002-03-20 | 2002-07-26 | Plasma display device |
| EP02018107A EP1347433A3 (en) | 2002-03-20 | 2002-08-13 | Plasma display device |
| US10/217,566 US20030179160A1 (en) | 2002-03-20 | 2002-08-14 | Plasma display device |
| KR1020020048451A KR20030076163A (ko) | 2002-03-20 | 2002-08-16 | 플라즈마 디스플레이 장치 |
| KR1020090022917A KR20090036100A (ko) | 2002-03-20 | 2009-03-18 | 플라즈마 디스플레이 장치 |
| US12/507,791 US20090284521A1 (en) | 2002-03-20 | 2009-07-22 | Plasma display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078284A JP4160764B2 (ja) | 2002-03-20 | 2002-03-20 | プラズマディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007219936A Division JP2007304631A (ja) | 2007-08-27 | 2007-08-27 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003280570A true JP2003280570A (ja) | 2003-10-02 |
| JP4160764B2 JP4160764B2 (ja) | 2008-10-08 |
Family
ID=27785297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078284A Expired - Fee Related JP4160764B2 (ja) | 2002-03-20 | 2002-03-20 | プラズマディスプレイ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20030179160A1 (ja) |
| EP (1) | EP1347433A3 (ja) |
| JP (1) | JP4160764B2 (ja) |
| KR (2) | KR20030076163A (ja) |
| TW (1) | TW584877B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039576A (ja) * | 2004-07-29 | 2006-02-09 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| JP2006079090A (ja) * | 2004-09-07 | 2006-03-23 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| JP2006195167A (ja) * | 2005-01-13 | 2006-07-27 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
| KR100625574B1 (ko) * | 2004-12-14 | 2006-09-20 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 구동 방법 |
| KR100627113B1 (ko) | 2004-12-29 | 2006-09-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP2006285066A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| KR101022116B1 (ko) | 2004-03-05 | 2011-03-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 |
| KR101051990B1 (ko) * | 2004-09-07 | 2011-07-26 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 회로 |
| JP5584349B1 (ja) * | 2013-12-27 | 2014-09-03 | 株式会社Ｍｎｕ | プラズマディスプレイ装置 |
| JP5643915B1 (ja) * | 2014-06-25 | 2014-12-17 | 株式会社Ｍｎｕ | 放電発光装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4846974B2 (ja) * | 2003-06-18 | 2011-12-28 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| US20070285013A1 (en) * | 2004-04-13 | 2007-12-13 | Yoshifumi Amano | Plasma Display Panel and Driving Method Thereof |
| KR100726633B1 (ko) * | 2005-07-28 | 2007-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| JP2007184210A (ja) * | 2006-01-10 | 2007-07-19 | Fujitsu Hitachi Plasma Display Ltd | フラットパネルディスプレイおよび表示装置 |
| JP4589973B2 (ja) * | 2008-02-08 | 2010-12-01 | 株式会社日立製作所 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3025598B2 (ja) * | 1993-04-30 | 2000-03-27 | 富士通株式会社 | 表示駆動装置及び表示駆動方法 |
| JP3241577B2 (ja) * | 1995-11-24 | 2001-12-25 | 日本電気株式会社 | 表示パネル駆動回路 |
| JP3710592B2 (ja) * | 1997-04-24 | 2005-10-26 | 三菱電機株式会社 | プラズマディスプレイの駆動方法 |
| US6369781B2 (en) | 1997-10-03 | 2002-04-09 | Mitsubishi Denki Kabushiki Kaisha | Method of driving plasma display panel |
| CN100520880C (zh) * | 1998-11-13 | 2009-07-29 | 松下电器产业株式会社 | 高分辨率高亮度的等离子体显示板及其驱动方法 |
| TW451182B (en) * | 1998-11-20 | 2001-08-21 | Acer Media Technology Inc | Driving method of image to improve the dynamic image profile of display |
| DE60022481T2 (de) | 1999-11-12 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd., Kadoma | Plasmaanzeigevorrichtung und verfahren zu ihrer ansteuerung |
| JP2001228823A (ja) * | 1999-12-07 | 2001-08-24 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
-
2002
- 2002-03-20 JP JP2002078284A patent/JP4160764B2/ja not_active Expired - Fee Related
- 2002-07-26 TW TW091116761A patent/TW584877B/zh not_active IP Right Cessation
- 2002-08-13 EP EP02018107A patent/EP1347433A3/en not_active Withdrawn
- 2002-08-14 US US10/217,566 patent/US20030179160A1/en not_active Abandoned
- 2002-08-16 KR KR1020020048451A patent/KR20030076163A/ko active Search and Examination
-
2009
- 2009-03-18 KR KR1020090022917A patent/KR20090036100A/ko not_active Application Discontinuation
- 2009-07-22 US US12/507,791 patent/US20090284521A1/en not_active Abandoned
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022116B1 (ko) | 2004-03-05 | 2011-03-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 |
| JP2006039576A (ja) * | 2004-07-29 | 2006-02-09 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| JP2006079090A (ja) * | 2004-09-07 | 2006-03-23 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| KR101051990B1 (ko) * | 2004-09-07 | 2011-07-26 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 회로 |
| JP4699146B2 (ja) * | 2004-09-07 | 2011-06-08 | エルジー エレクトロニクス インコーポレイティド | プラズマディスプレイ装置及びその駆動方法 |
| KR100625574B1 (ko) * | 2004-12-14 | 2006-09-20 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 구동 방법 |
| US7652642B2 (en) | 2004-12-14 | 2010-01-26 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| KR100627113B1 (ko) | 2004-12-29 | 2006-09-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP4713164B2 (ja) * | 2005-01-13 | 2011-06-29 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びその駆動方法 |
| JP2006195167A (ja) * | 2005-01-13 | 2006-07-27 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びその駆動方法 |
| JP2006285066A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP4674485B2 (ja) * | 2005-04-04 | 2011-04-20 | パナソニック株式会社 | 画像表示装置 |
| JP5584349B1 (ja) * | 2013-12-27 | 2014-09-03 | 株式会社Ｍｎｕ | プラズマディスプレイ装置 |
| JP5643915B1 (ja) * | 2014-06-25 | 2014-12-17 | 株式会社Ｍｎｕ | 放電発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030179160A1 (en) | 2003-09-25 |
| EP1347433A2 (en) | 2003-09-24 |
| KR20030076163A (ko) | 2003-09-26 |
| KR20090036100A (ko) | 2009-04-13 |
| TW584877B (en) | 2004-04-21 |
| EP1347433A3 (en) | 2004-11-10 |
| US20090284521A1 (en) | 2009-11-19 |
| JP4160764B2 (ja) | 2008-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4846974B2 (ja) | プラズマディスプレイ装置 | |
| KR100433213B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| US6252568B1 (en) | Drive method for plasma display panel | |
| KR20090036100A (ko) | 플라즈마 디스플레이 장치 | |
| JP4299987B2 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| TW200414106A (en) | Method and device for driving a plasma display panel | |
| JP2001005423A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4610720B2 (ja) | プラズマディスプレイ装置 | |
| JP2000242223A (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
| JP2007025635A (ja) | プラズマディスプレイ装置及びその処理方法 | |
| KR20060083040A (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| CN101046932B (zh) | 等离子体显示装置 | |
| JP4802650B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001060074A (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
| KR100295109B1 (ko) | 고주파를이용한플라즈마디스플레이패널과그구동장치및방법 | |
| JP2007304631A (ja) | プラズマディスプレイ装置 | |
| KR100426188B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| KR100274796B1 (ko) | 고주파를 이용한 플라즈마 디스플레이 패널 | |
| KR100554417B1 (ko) | 고주파를 이용한 플라즈마 디스플레이 패널과 그 구동 장치 및 방법 | |
| KR100854220B1 (ko) | 플라즈마 디스플레이 모듈 | |
| KR20060109558A (ko) | 플라즈마 디스플레이 패널의 구동 장치와 그 구동 방법 | |
| JP2009116360A (ja) | プラズマディスプレイ装置の駆動方法 | |
| JP2010282129A (ja) | プラズマディスプレイ装置 | |
| JP2007108778A (ja) | プラズマディスプレイパネルの駆動方法及び画像表示装置 | |
| KR20070037326A (ko) | 플라즈마 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080718 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |