JP2003273285A - 半導体装置、その実装構造、その実装方法、その試験方法、その品質表示方法、その運搬方法、及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ワイヤ状の外部接続端子を用いる半導体装置
において、それを実装基板に実装する際に外部接続端子
の過剰な変形を抑えることができる半導体装置及び半導
体装置の製造方法を提供すること。 【解決手段】 半導体素子２１の一主面２１ａにワイヤ
状の外部接続端子２２を立設して成る半導体装置におい
て、この半導体素子２１の一主面２１ａに、外部接続端
子２２の高さよりも低いピン２３を複数立設したことを
特徴とする半導体装置２０による。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、その
実装構造、その実装方法、その試験方法、その品質表示
方法、その運搬方法、及び半導体装置の製造方法に関す
る。より詳細には、本発明は、半導体装置に使用される
ワイヤ状の外部接続端子の過剰な変形を抑えるのに有用
な技術に関する。

【０００２】

【従来の技術】近年、半導体素子の実装面積を低減する
ため、いわゆるチップサイズパッケージ（ＣＳＰ）が実
現されている。このチップサイズパッケージ（以下、半
導体装置と称す）の断面図を図２２（ａ）に示す。

【０００３】図２２（ａ）において、１０が半導体装置
であって、１１は半導体素子である。１２は、ワイヤ状
の外部接続端子（以下、ワイヤと称す）であり、図示の
如くＳ字状である。特に明示はしないが、このワイヤ１
２、１２、・・・は、半導体素子１１の回路と電気的に
接続されている。

【０００４】係る半導体装置１０は、その外形サイズが
半導体素子１１と略同じだから、上述のチップサイズパ
ッケージであると言える。

【０００５】また、１３は実装基板であって、その表面
には端子１４、１４、・・・が形成されている。この端
子１４、１４、・・・は、銅箔等をパターニングして成
り、その表面にははんだペースト１４ａが塗布されてい
る。

【０００６】この半導体装置１０を実装基板１３に実装
するには下記の方法を採る。この方法では、まず、半導
体装置１０を実装基板１３に向かって下降させていく。
そして、ワイヤ１２、１２、・・・の先端がはんだペー
スト１４ａ、１４ａ、・・・に当接したところで下降を
止める。

【０００７】図２２（ｂ）に示すように、この状態では
んだペースト１４ａ、１４ａ、・・・をリフローする
と、ワイヤ１２、１２、・・・の先端がはんだペースト
１４、１４、・・・に侵入する。その後、全体の温度が
下がれば、ワイヤ１２、１２、・・・と端子１４、１
４、・・・とが機械的かつ電気的に接続される。

【０００８】かくして、半導体装置１０が実装基板１３
に実装される。ワイヤ１２、１２、・・・は、その応力
限界まで自由に変形できるから、半導体素子１１と実装
基板１３とが異なる熱膨張率で変形しても、ワイヤ１
２、１２、・・・がその変形を吸収することで、半導体
素子１１と実装基板１３との接続信頼性が向上される。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
方法では、ワイヤ１２、１２、・・・が端子１４、１
４、・・・に当接した際、半導体素子１１を実装基板１
３に過剰に押さえつけてしまい、ワイヤ１２、１２、・
・・が応力限界を超えて変形してしまう懸念がある。こ
うなると、半導体素子１１と実装基板１３との接続信頼
性が悪くなるから、上記の実装構造は不良となる。

【００１０】本発明は係る従来例の問題点に鑑みて創作
されたものであり、ワイヤ状の外部接続端子を用いる半
導体装置において、それを実装基板に実装する際に外部
接続端子の過剰な変形を抑えることができる半導体装置
及び半導体装置の製造方法を提供することを目的とす
る。

【００１１】また、本発明の別の目的は、上記半導体装
置の実装構造、その実装方法、その試験方法、その品質
表示方法、及びその運搬方法を提供することである。

【００１２】

【課題を解決するための手段】上記した課題は、第１の
発明である、半導体素子の一主面にワイヤ状の外部接続
端子を立設して成る半導体装置において、前記半導体素
子の一主面に、前記外部接続端子の高さよりも低いピン
を複数立設したことを特徴とする半導体装置によって解
決する。

【００１３】第１の発明によれば、この半導体装置を実
装基板に降ろしていくと、まず、ワイヤ状の外部接続端
子が実装基板に当接する。その後、ピンが実装基板に当
接するが、該ピン支えとなってこの下降が止められるか
ら、先に当接している外部接続端子が過剰に変形するの
が防がれる。

【００１４】また、第２の発明のように、前記ピンが、
前記半導体素子の一主面の周縁部に列立されたことを特
徴とする第１の発明に記載の半導体装置でも、上記課題
を解決できる。

【００１５】第２の発明によれば、ピン間隔よりも大き
い異物（埃など）は列立されたピン間を通過できないか
らから、異物が半導体装置の中央部に入り難くなる。よ
って、異物により外部接続端子同士が電気的に短絡する
のが防がれる。

【００１６】また、第３の発明のように、前記ピンが、
前記半導体素子の一主面の少なくとも四隅に設けられた
ことを特徴とする第１の発明に記載の半導体装置でも、
上記課題を解決できる。

【００１７】また、第４の発明のように、前記ピンが、
所定本数づつ群をなして設けられたことを特徴とする第
１の発明に記載の半導体装置でも、上記課題を解決でき
る。

【００１８】また、第５の発明のように、前記ピンが、
垂直形状であることを特徴とする第１の発明乃至第４の
発明のいずれか一の発明に記載の半導体装置でも、上記
課題を解決できる。

【００１９】第５の発明によれば、ピンが垂直形状であ
るから、ピンに垂直方向の荷重がかかってもピンが変形
し難くなる。

【００２０】また、第６の発明のように、前記複数のピ
ンが導電性部材から成り、該複数のピン同士が互いに電
気的に接続されたことを特徴とする第１の発明乃至第５
の発明のいずれか一の発明に記載の半導体装置でも、上
記課題を解決できる。

【００２１】また、第７の発明のように、前記ピンが、
金属細線と、該金属細線の表面に形成された金属被膜と
から成ることを特徴とする第１の発明乃至第６の発明の
いずれか一の発明に記載の半導体装置でも、上記課題を
解決できる。

【００２２】第７の発明によれば、ピンが、金属被膜に
より弾力性を得て補強される。

【００２３】また、第８の発明のように、前記金属細線
が金線であり、前記金属被膜がＮｉ合金膜であることを
特徴とする第７の発明に記載の半導体装置でも、上記課
題を解決できる。

【００２４】また、第９の発明は、第１の発明乃至第８
の発明のいずれか一の発明に記載の半導体装置の基板へ
の実装構造であって、前記半導体装置の外部接続端子の
先端が、前記基板の端子に摺動可能に当接した状態で、
前記ピンの先端が前記基板に固定されたことを特徴とす
る実装構造である。

【００２５】この実装構造によれば、半導体素子と基板
とが異なる熱膨張率で変形しても、ワイヤ状の外部接続
端子は基板に固定されないから、上記変形の影響を外部
接続端子は殆ど受けない。この点と、ワイヤ状の外部接
続端子自身が弾性変形できる点とを合わせれば、本発明
では、半導体素子と基板との接続信頼性が従来よりもよ
り一層向上される。

【００２６】なお、第９の発明では、第１０の発明のよ
うに、前記基板において前記ピンが固定される部位に放
熱板を設けても良い。

【００２７】半導体素子で発生する熱は、ピンを通り、
この放熱板で外部に速やかに放熱される。

【００２８】また、第１１の発明は、第３の発明に記載
の半導体装置を基板に実装する実装方法であって、前記
ピンの先端部位を認識することにより前記半導体装置の
サイズを認識して、前記半導体装置と前記基板との位置
合わせを行うことを特徴とする半導体装置の実装方法で
ある。

【００２９】この実装方法によれば、ピンが半導体素子
の主面の四隅に立設されるから、ピンを先端認識用のカ
メラで確認することで、半導体素子のサイズを認識する
ことができ、サイズを認識するために一般的に使用され
る低倍率カメラは不要となる。しかも、ピンとワイヤ状
の外部接続端子の各先端の高さ位置は、カメラの焦点を
変えなければならない程には違わないから、カメラの焦
点を変えずに外部接続端子の先端を認識でき、それによ
りアライメントの微調整を行うことができる。よって、
本発明では、低倍率カメラを使用しない分だけ、そして
カメラの焦点を変えない分だけ、アライメントに必要な
時間を短縮できる。

【００３０】また、第１２の発明は、第１の発明乃至第
８の発明のいずれか一の発明に記載の半導体装置の試験
方法であって、前記ピンの先端部位を挟着する挟着機構
と、前記外部接続端子と当接して該外部接続端子に試験
電圧を印加する試験端子とが一主面に設けられたテスト
ボードを準備し、前記挟着機構に前記ピンの先端部位を
挟着することにより、前記外部接続端子を前記試験端子
に当接させ、前記試験端子に前記試験電圧を印加するこ
とにより、前記半導体装置を試験する半導体装置の試験
方法である。

【００３１】第１２の発明によれば、半導体装置を収容
するために一般的に使用されるソケットを必要としな
い。その代わり、テストボードに設けられた挟着機構で
ピンを挟持し、半導体装置をテストボードに当接させ
る。よって、ソケットの分だけスペースを小さくされる
ので、決められたスペース内で多くの半導体装置を試験
でき、試験効率を向上させることができる。

【００３２】また、第１３の発明は、第１の発明乃至第
８の発明のいずれか一の発明に記載の半導体装置の試験
方法であって、複数の前記半導体装置が集積形成された
半導体基板を準備し、前記各半導体装置の外部接続端子
と当接して該外部接続端子に試験電圧を印加する試験端
子が一主面に設けられたプローバを準備し、前記プロー
バの一主面側を前記半導体基板の外部接続端子側に押圧
することにより、前記複数の半導体装置を一括して試験
する半導体装置の試験方法である。

【００３３】第１３の発明によれば、プローバを半導体
基板に押圧する際、ピンが支えとなるのでプローバを移
動させすぎてワイヤ状の外部接続端子を変形させる懸念
が無い。よって、プローバの移動量を粗く制御しても、
外部接続端子の変形が抑えられる。また、半導体基板上
の全てのピンがプローバに当接することで、半導体基板
がプローバと自動的に平行になり、ワイヤ状の外部接続
端子が試験端子に所望に接触する。

【００３４】また、第１４の発明は、第６の発明に記載
の半導体装置の試験方法であって、前記ピンに当接する
探測端子と、前記外部接続端子と当接して前記外部接続
端子に試験電圧を印加する試験端子とが一主面に設けら
れたテストボードを準備し、前記半導体装置の前記ピン
側を前記テストボードの一主面に降ろし、前記探測端子
の各々に所定電圧を印加することにより、前記探測端子
間に流れる電流の有無を探測し、前記探測結果に基づい
て、前記ピンと、該ピンに対応する前記探測端子との接
触の有無を検出し、前記検出結果に基づいて、前記半導
体装置が前記テストボードに対して傾いているか否かを
判断する半導体装置の試験方法である。

【００３５】第１４の発明では、複数のピンが導電性部
材から成り、該複数のピン同士が互いに接続される。半
導体装置がテストボードに対して傾いていない場合は、
各ピンがそれに対応する探測端子と接触するから、探測
端子とピンとで決まる回路が閉となる。よって、各探測
端子に所定電圧を与えれば、該探測端子間に電流が流れ
る。一方、半導体装置がテストボードに対して傾いてい
る場合は、各ピンがそれに対応する探測端子と接触しな
いから、探測端子とピンとで決まる回路がオープンとな
る。よって、各探測端子に所定電圧を与えても、該探測
端子間には電流が流れない。かくして、本発明では、探
測端子間の電流の有無を探測することにより、半導体装
置がテストボードに対して傾いているか否かが判断され
る。

【００３６】なお、第１４の発明では、第１５の発明の
ように、前記探測端子に代えて、前記ピンを挟着する挟
着機構を用いても良い。

【００３７】また、第１６の発明は、第４の発明に記載
の半導体装置の品質表示方法であって、前記ピンの所定
本数により、前記半導体装置の品質を表示することを特
徴とする半導体装置の品質表示方法である。

【００３８】また、第１７の発明は、第１の発明乃至第
８の発明のいずれか一の発明に記載の半導体装置の運搬
方法であって、前記半導体装置が遊嵌される凹部が設け
られたトレイの該凹部に該半導体装置を収容して、前記
半導体装置を前記トレイと共に運搬する半導体装置の運
搬方法である。

【００３９】第１７の発明によれば、トレイの凹部に半
導体装置が遊嵌されるので、運搬時に半導体装置が凹部
内を動く。このように動いても、ピンより内側にあるワ
イヤ状の外部接続端子は、ピンに守られて凹部の側壁に
触れないから、ワイヤ状の外部接続端子が凹部の側壁に
触れて変形する危険性が低減される。

【００４０】また、第１８の発明は、半導体素子の電極
端子が設けられた一主面側に、該電極端子と電気的に接
続された導電膜を形成する工程と、前記導電膜をパター
ニングすることにより、該導電膜に、ワイヤ用ボンディ
ングパッドとピン用ボンディングパッドとを形成する工
程と、前記ワイヤ用ボンディングパッドにワイヤ用金属
細線をワイヤボンディングし、前記ピン用ボンディング
パッドにピン用金属細線をワイヤボンディングする工程
と、前記ワイヤ用金属細線と前記ピン用金属細線の各々
の表面に電解めっきにより金属被膜を形成して、前記ワ
イヤ用金属細線と前記金属被膜とから成るワイヤ状の外
部接続端子と、前記ピン用金属細線と前記金属被膜とか
ら成るピンとを形成する工程とを含むことを特徴とする
半導体装置の製造方法である。

【００４１】この第１８の発明によっても上記課題を解
決できる。

【００４２】しかも、第１８の発明によれば、ピン用金
属細線を設けたことで、各ワイヤ用金属細線における金
属被膜の膜厚のばらつきが抑えられる。これは、ピン用
金属細線により、めっき液中での各ワイヤ用金属細線近
傍の電流密度が一様になり、それにより各ワイヤ用金属
細線に略同じめっき厚で金属被膜が形成されるからであ
る。

【００４３】また、第１９の発明のように、前記導電膜
として貴金属膜を用いることを特徴とする第１８の発明
に記載の半導体装置の製造方法でも、上記課題を解決で
きる。

【００４４】また、第２０の発明のように、前記ワイヤ
用金属細線及び前記ピン用金属細線として金線を用い、
前記金属被膜としてＮｉ合金膜を用いることを特徴とす
る第１８の発明又は第１９の発明に記載の半導体装置の
製造方法でも、上記課題を解決できる。

【００４５】

【発明の実施の形態】次に、本発明の好適な実施形態に
ついて、添付図面を参照しながら詳細に説明する。

【００４６】（１）半導体装置についての説明 図１は、本実施形態に係る半導体装置の斜視図である。

【００４７】図１において、２１は半導体素子であっ
て、２１ａはその一主面である。半導体素子２１の一辺
の長さ限定されないが、本実施形態では約７〜１４ｍｍ
程度である。

【００４８】図が煩雑になるので明示はしないが、主面
２１ａには再配線層が形成されている。係る再配線層
は、半導体素子２１の回路と、ワイヤ状の外部接続端子
２２、２２、・・・とを電気的に接続するように機能す
る。以下では、ワイヤ状の外部接続端子２２、２２、・
・・のことを単にワイヤと称す。

【００４９】このワイヤ２２、２２、・・・は、主面２
１ａに複数立設され、図示のようにＳ字状である。Ｓ字
状にすることで、ワイヤ２２、２２、・・・に垂直方向
に弾力性を持たせることができる。このワイヤ２２、２
２、・・・は、金属細線を主体に構成される。

【００５０】２３、２３、・・・は、本発明の特徴を成
すピンであり、主面２１ａの四隅に複数立設される。上
記半導体素子２１、ワイヤ２２、２２、・・・、及びピ
ン２３、２３、・・・により、半導体装置２０が構成さ
れる。

【００５１】この半導体装置２０の外形サイズは、半導
体素子２１のそれと略同じだから、いわゆるチップサイ
ズパッケージである。

【００５２】この半導体装置２０の断面図を図２に示
す。これより分かるように、ピン２３、２３、・・・の
高さｈは、ワイヤ２２、２２、・・・の高さＨよりも低
い。

【００５３】次に、この半導体装置２０の実装基板への
実装方法について、図３（ａ）〜（ｃ）を参照しながら
説明する。図３（ａ）〜（ｃ）は、本実施形態に係る半
導体装置の実装方法について示す断面図である。

【００５４】この方法では、まず、図３（ａ）に示すよ
うに、実装基板２４と上述の半導体装置２０とを準備す
る。実装基板２４は特に限定されない。実装基板２４と
しては、ポリイミドフィルム等の可撓性基材を主体に構
成されるものを使用しても良いし、リジッドな基板を使
用しても良い。更に、実装基板２４の配線層の層数も限
定されない。配線層が多層に積層された多層配線基板
や、片面のみに配線層が形成された片面配線基板等を実
装基板２４として用いて良い。

【００５５】図中、２６、２６、・・・は、実装基板２
４の端子である。端子２６、２６、・・・は、実装基板
２４の配線層（不図示）と電気的に接続され、ワイヤ２
２、２２、・・・と対応するように配列される。

【００５６】一方、２７、２７、・・・は、ピン２３、
２３、・・・と対応するように配列されたパッドであ
る。このパッド２７、２７、・・・は、実装基板２４の
配線層と必ずしも電気的に接続される必要は無い。ま
た、このパッド２７、２７、・・・上には、はんだペー
スト２７ａの塗布によりはんだが供給されている。

【００５７】端子２６やパッド２７は、いずれも銅箔等
をパターニングすることにより形成される。

【００５８】次いで、図３（ｂ）に示すように、半導体
装置２０を実装基板２４に向かって降ろしていき、ピン
２３、２３、・・・をはんだペースト２７ａ、２７ａ、
・・・に当接させる。

【００５９】このとき、ワイヤ２２、２２、・・・はピ
ン２３、２３、・・・よりも高いから、当該ワイヤ２
２、２２、・・・も端子２６、２６、・・・に当接す
る。

【００６０】しかし、ピン２３、２３、・・・が支えと
なって半導体装置２０の下降が止められるから、弾力性
のあるワイヤ２２、２２、・・・が過剰に変形すること
が防がれる。よって、本発明では、半導体装置２０と実
装基板２４との接続信頼性が向上できる。

【００６１】また、半導体装置２０は、下降される前に
実装基板２４と位置合わせ（アライメント）しておかな
ければならない。もし位置合わせされてないと、ワイヤ
２２、２２、・・・が対応する端子２６、２６、・・・
に当接しないという不都合が生じる。

【００６２】この位置合わせを行うため、ピン２３、２
３、・・・が無い一般の場合は、ワイヤ２２、２２、・
・・の先端に焦点が合わされた高倍率カメラ（先端認識
用カメラ）と、半導体素子２１の表面全体を見渡す低倍
率カメラの２種類のカメラを用いる。そして、低倍率カ
メラで半導体素子２１のサイズを認識し、その後、先端
認識用のカメラでアライメントの微調整を行うのが一般
的である。なお、上記２種類のカメラに代えて一つの変
倍カメラを使用することも考えられるが、これでは倍率
を変えるのに時間を要し、アライメントに時間がかかる
から、通常は行われない。

【００６３】これに対し、本発明では、半導体素子２１
の四隅にピン２３、２３、・・・を立設することで、該
ピン２３、２３、・・・をこの位置合わせのアライメン
トマークとして使用し得る。半導体素子２１の四隅に立
設されるから、ピン２３、２３、・・・の先端を先端認
識用のカメラで確認することで、半導体素子２１のサイ
ズを認識することができ、低倍率カメラは不要となる。
しかも、ピン２３、２３、・・・とワイヤ２２、２２、
・・・の各先端の高さ位置は、カメラの焦点を変えなけ
ればならない程には違わないから、カメラの焦点を変え
ずにワイヤ２２、２２、・・・の先端を認識でき、それ
によりアライメントの微調整を行うことができる。よっ
て、本発明では、低倍率カメラを使用しない分だけ、そ
してカメラの焦点を変えない分だけ、アライメントに必
要な時間を短縮できるという利点が得られる。

【００６４】上記の後は、図３（ｃ）に示される工程が
行われる。この工程では、はんだペースト２７ａ、２７
ａ、・・・をリフローする。これにより、ピン２３、２
３、・・・が、溶融したはんだペースト２７ａ、２７
ａ、・・・に侵入する。その後、はんだペースト２７
ａ、２７ａ、・・・の温度が下がれば、はんだによりピ
ン２３、２３、・・・が配線基板２４に固定される。そ
して、ワイヤ２２、２２、・・・を介して、半導体装置
２０と実装基板２４とが電気的に接続される。

【００６５】この実装構造によれば、ワイヤ２２、２
２、・・・がはんだ付けされないから、該ワイヤ２２、
２２、・・・の先端は端子２６、２６、・・・に摺動可
能に当接した状態となる。よって、半導体素子２１と配
線基板２４とが異なる熱膨張率で変形しても、その変形
の影響をワイヤ２２、２２、・・・は殆ど受けない。こ
の点と、ワイヤ２２、２２、・・・自身が弾性変形でき
る点とを合わせれば、本発明では、半導体素子２１と配
線基板２４との接続信頼性が従来よりもより一層向上さ
れる。

【００６６】また、ピン２３、２３、・・・を垂直形状
とすると、ピンに垂直方向の荷重がかかってもピンが変
形し難くなるという利点が得られる。但し、この利点を
得る必要が無い場合は、ピン２３、２３、・・・は垂直
形状に限られない。

【００６７】ピン２３、２３、・・・の電気的機能は限
定されない。例えば、ピン２３、２３、・・・は、半導
体素子２１の接地用端子や電源用端子を兼ねても良い。

【００６８】ところで、ごくまれではあるが、半導体装
置２０を配線基板２４に実装後に、半導体装置２０に不
良が検出される場合がある。この場合は、不良の半導体
装置２０を配線基板２４から取り外さなければならな
い。

【００６９】しかし、本発明では、半導体装置２０は、
ピン２３、２３、・・・によってのみ配線基板２４に固
定されており、従来のようにワイヤ２２、２２、・・・
が配線基板２４に固定されない。よって、はんだペース
ト２７ａ、２７ａ、・・・を溶融することにより、半導
体装置２０を配線基板２４から容易に取り外すことがで
きる。溶融する必要があるのは、パッド２７上のはんだ
ペースト２７ａだけであり、端子２６上にはんだペース
トは無いから、従来よりも溶融すべきはんだ量が少な
く、半導体素子２１の熱的ダメージを低減できる。

【００７０】実装構造は上記に限定されない。例えば、
図４に示す実装構造であっても良い。この実装構造で
は、配線基板２４においてピン２３、２３、・・・が固
定される部位に放熱板２８が設けられる。係る放熱板２
８としては、配線基板２４の配線層を使用し得る。これ
に使用する配線層は、他の配線層と電気的に絶縁され、
かつ、配線基板２４の表面にベタ状に露出したものが好
ましい。このような配線層の例としては、例えば接地層
がある。半導体素子２１で発生する熱は、ピン２３、２
３、・・・を通り、この放熱板２８で速やかに外部に放
熱される。

【００７１】ところで、ピン２３、２３、・・・は、様
々な配列が可能である。図５は、その配列の例を示す斜
視図である。

【００７２】図５の例では、半導体素子２１の主面２１
ａの周縁部に、ピン２３、２３、・・・が列立される。
この場合の実装構造の断面を図６に示す。

【００７３】図６に示すように、ワイヤ２２、２２、・
・・は、列立するピン２３、２３、・・・によって囲ま
れる。各ピン２３、２３、・・・の間隔は、約７００μ
ｍ程度にまで狭めることができる。

【００７４】この構造では、ピン間隔よりも大きい異物
（埃など）はピン２３、２３、・・・間を通過できない
からから、異物が半導体装置２０の中央部に入り難くな
る。よって、異物によりワイヤ２２、２２、・・・同士
が電気的に短絡するのを防ぐことができる。

【００７５】図７（ａ）〜（ｂ）は、ピン２３、２３、
・・・の配列の他の例を示す斜視図である。これら例で
は、ピン２３、２３、・・・が、所定本数づつ群を成し
て設けられる。例えば、図７（ａ）の例では２本ずつ、
そして図７（ｂ）の例では３本づつ、ピン２３、２３、
・・・が半導体素子２１の四隅に群を成して立設され
る。

【００７６】各群の中のピン２３、２３、・・・の本数
は、半導体装置２０の品質を表示するインジゲータとし
て使用し得る。品質の一例としては、スピードソートに
より得られた半導体装置２０の動作速度が挙げられる。
スピードソートとは、半導体装置２０を完成後に、動作
速度によって半導体装置２０を選別する工程のことを言
う。

【００７７】インジゲータの例は次の通りである。スピ
ードソートによって動作速度が最も速い（Ａ級）と選別
された場合は、群中のピン２３、２３、・・・の本数を
１本（図１）にする。そして、動作速度が中程度（Ｂ
級）の場合は、ピン２３、２３、・・・の本数を２本に
する（図７（ａ））。また、動作速度が最も遅い（Ｃ
級）と選別された場合は３本にする（図７（ｂ））。

【００７８】但し、ピン２３、２３、・・・の本数と半
導体装置２０の品質との関係は上記に限定されない。こ
れらの関係は、諸般の事情を鑑みて任意に設定して良
い。また、半導体装置２０の品質として、動作速度に代
えて、その信頼性を用いても良い。

【００７９】（２）半導体装置の試験方法についての説
明 半導体装置を試験するには、半導体装置を個片で試験す
る方法と、ウエハレベルで試験する方法とがある。これ
らについて順に説明する。

【００８０】個片での試験方法 本発明を説明する前に、一般的に行われている試験方法
について、図８（ａ）〜（ｃ）を参照して説明する。図
８（ａ）〜（ｃ）は、半導体装置の一般的な試験方法に
ついて示す断面図である。

【００８１】図８（ａ）において、３０はハンドラであ
って、従来例の半導体装置１０を真空吸着等で保持す
る。このハンドラ３０は垂直方向に可動である。

【００８２】また、３１はソケットであり、テストボー
ド３４を備える。このテストボード３４は、半導体装置
１０のワイヤ１２、１２、・・・と当接して該電極端子
に試験電圧を印加することにより、半導体装置１０を試
験するものである。ソケット３１は、更に、垂直方向に
可動な当接板３２と、水平方向に可動な挟持片３３、３
３とを備える。

【００８３】試験する際は、図８（ｂ）に示すようにハ
ンドラ３０を下に下げる。すると、凸部３０ａが当接板
３２を下に押し下げる。当接板３２は挟持片３３、３３
と複雑なリンク機構を介して機械的に接続されており、
当接板３２のこの動きにより、各挟持片３３、３３は互
いに近づいて半導体装置１０を挟持する。

【００８４】その後、図８（ｃ）に示すように、ハンド
ラ３０を元の位置に戻す。これにより、半導体装置１０
がソケット３１に収容された。この後、テストボード３
４に試験電圧を印加することにより、半導体装置１０が
試験される。図では１つの半導体装置１０のみが示され
ているが、実際の工程では、複数の半導体装置１０をそ
れぞれのソケット３１に収容し、それらを平面的に並べ
て同時に試験する。

【００８５】上記の方法で不利な点は、当接板３２と挟
持片３３，３３（図８（ａ）〜（ｃ）参照）の動きが複
雑で、これらの部材間に複雑で大げさなリンク機構が必
要な点である。また、リンク機構が必要なため、ソケッ
ト３１の大きさが大きくなり、試験に必要なスペースが
増大してしまう。このようにスペースが増大すると、決
められたスペース内で試験できる半導体装置１０の数が
減ってしまうから、試験効率が良くない。

【００８６】一方、本発明では、図９（ａ）〜（ｂ）及
び図１０（ａ）〜（ｂ）のようにする。図９（ａ）〜
（ｂ）及び図１０（ａ）〜（ｂ）は、本実施形態に係る
半導体装置の個片での試験方法について示す断面図であ
る。

【００８７】まず、図９（ａ）に示すように、ハンドラ
４１で半導体装置２０を保持する。保持するには、例え
ば、真空吸着等を用いれば良い。このハンドラ４１は、
垂直方向に可動である。４０はアームであって、ハンド
ラ４１の動きに合わせて所望に可動である。

【００８８】そして、テストボード４９を準備する。係
るテストボード４９は、例えば板状のセラミックから成
り、その一主面に試験端子４８、４８、・・・と挟着機
構４７、４７、・・・とを有する。このうち、試験端子
４８、４８、・・・は、例えば貴金属膜又は貴金属膜で
被覆した銅配線から成り、そのような貴金属としては例
えばＡｕ、Ｐｄ、Ｐｄ／Ｎｉ、Ａｕ／Ｎｉ、及びＲｈ等
がある。そして、この試験端子４８、４８、・・・は、
各ワイヤ２２、２２、・・・に対応するように配置さ
れ、該ワイヤ２２、２２、・・・に試験電圧を印加する
ものである。

【００８９】また、挟着機構４７は、各ピン２３、２
３、・・・に対応するように配置され、その詳細は点線
円内に示す如くである。それに示すように、挟着機構４
７は、アーム４０が当接する当接板４２と、クランク４
５と、挟み片４６、４６とを有する。これらの部材は、
ステンレス等の丈夫な金属から成るのが好ましい。挟み
片４６、４６は、一端４６ａ、４６ａを支点にして揺動
可能である。

【００９０】４３、４４は、上記の部材同士を連結する
連結棒であり、各一端４３ａ、４４ａで回動可能となる
ようにクランク４５に連結される。これらの連結棒４
３、４４４は、ステンレス等の丈夫な金属から成るのが
好ましい。また、クランク４５はクランク軸４５ａを中
心にして回動可能である。

【００９１】当接板４２は垂直方向に可動である。当接
板４２の垂直運動は、クランク４５により水平運動に変
換され、最終的には挟み片４６、４６を開閉する。

【００９２】次に、図９（ｂ）に示すように、アーム４
０とハンドラ４１とを共に下降させる。すると、まず最
初にアーム４０が当接板４２に当接して、該当接板４２
が圧下され、挟み片４６、４６が開く。そして、更に下
降を続けることにより、開いた挟み片４６、４６にピン
２３が挟入すると共に、ワイヤ２２、２２、・・・が試
験端子４８、４８、・・・に当接する。

【００９３】次いで、図１０（ａ）に示すように、ハン
ドラ４１はそのままで、アーム４０を上昇させる。これ
により、当接板４２も上昇するので、挟み片４６、４６
が閉じ、ピン２３の先端部位が挟み片４６、４６により
挟着される。

【００９４】続いて、図１０（ｂ）に示すように、ハン
ドラ４１を上昇させる。これにより、半導体装置２０が
テストボード４９にセットされる。

【００９５】本発明によれば、半導体装置を収容するた
めに一般的に使用されるソケット３１（図８（ａ）〜
（ｃ）参照）を必要としない。その代わり、テストボー
ド４９に設けられた挟着機構４７でピン２３を挟持し、
半導体装置２０をテストボード４９に当接させる。よっ
て、ソケットの分だけスペースを小さくできるので、決
められたスペース内でより多くの半導体装置２０を試験
でき、試験効率を向上させることができる。

【００９６】しかも、本発明では、以下に説明するよう
に、半導体装置２０とテストボード４９との傾きの有無
をも検出できる。これについて、図１１（ａ）〜（ｃ）
を参照しながら説明する。

【００９７】この利点を得るには、図１１（ａ）に示す
ように、２つの挟着機構４７、４７の間にテスタ５０を
接続する。このテスタ５０は、各挟着機構４７、４７に
所定電圧を印加し、該挟着機構４７、４７間に電位差を
生じせしめる。

【００９８】なお、挟着機構４７、４７において電圧を
与えるべき部位は、挟み片４６、４６（図９（ａ）参
照）である。そして、後述するが、テスタ５０では電流
を計測するから、挟み片４６、４６は導電性部材で構成
するのが好ましい。また、連結棒４４は、この挟み片４
６、４６を電気的に絶縁すべく、プラスチック等の絶縁
体から成るのが好ましい。

【００９９】更に、この利点を得るには、半導体装置２
０（図１参照）として、ピン２３、２３、・・・が導電
性部材から成り、かつそれらが電気的に接続されたもの
を使用する。係る電気的接続は、半導体素子２１の主面
２１ａの再配線層（後述）において行われる。この場
合、ピン２３、２３、・・・とワイヤ２２、２２、・・
・とは電気的に絶縁されるのが好ましい。

【０１００】図１１（ｂ）は、半導体装置２０がテスト
ボード４９に対して傾いておらず、所望に試験を行うこ
とができる状態を示す。この状態では、ピン２３が挟着
機構４７と接触しており、図の点線で示す部位が閉回路
となるから、挟着機構４７、４７間に電流が流れる。係
る電流は、テスタ５０にて探測される。なお、図１１に
おいて、半導体素子２１内の点線は、該半導体素子２１
の再配線層を流れる電流を示す。

【０１０１】一方、図１１（ｃ）は、半導体装置２０が
テストボード４９に対して傾いている状態を示す。この
状態では、ワイヤ２２、２２、・・・の中で試験端子４
８、４８、・・・に接触しないものがあるから、試験を
行うことができない。

【０１０２】このように傾きがあると、挟着機構４７と
ピン２３とが離間して接触しないので、図１１（ｂ）の
閉回路がオープンとなる。よって、挟着機構４７、４７
間には電流は流れないから、テスタ５０が示す電流値は
０となる。

【０１０３】かくして、本発明では、テスタ５０が計測
する電流値が０か否かを探測することで、ピン２３と挟
着機構４７との接触の有無が検出できる。そして、この
検出結果により、半導体装置２０が傾いているか否かを
判断することができる。これは、ソケット３１（図８
（ａ）参照）を用いた一般的な方法では得られない利点
である。

【０１０４】本発明は上記に限定されない。例えば、挟
着機構４７、４７に代えて、図１２（ａ）に示すような
探測端子５４、５４、・・・を使用しても良い。係る探
測端子５４．５４、・・・は、ピン２３、２３、・・・
と対応して配列されるが、ピン２３、２３、・・・を挟
持する機能は無い。よって、試験の際は、図１２（ｂ）
に示すように、ハンドラ４１により半導体装置２０をテ
ストボード４９に押圧しておく。

【０１０５】図１２（ｂ）の例では、半導体装置２０が
テストボード４９対して傾いていないので、探測端子５
４、５４間に電流が流れる。

【０１０６】一方、図１２（ｃ）では、ハンドラ４１が
テストボード４９に対して傾いているので、半導体装置
２０も傾いている。この場合は、ピン２３が探測端子５
４から離間するので、探測端子５４、５４間の電流は０
となる。

【０１０７】このように、探測端子５４、５４、・・・
を使用しても、該探測端子５４、５４、・・・間の電流
値が０か否かを探測することで、半導体装置２０の傾き
の有無を判断することができる。

【０１０８】或いはまた、図１３（ａ）〜（ｃ）に示す
方法を用いて、半導体装置２０の傾きの有無を検出して
も良い。

【０１０９】この方法では、図１３（ａ）に示すような
回路をテストボード４９に形成しておく。同図におい
て、５４ａ〜５４ｄは探測端子である。これらのうち、
全ての２端子の組み合わせに対して抵抗計８０ａ〜８０
ｄを接続する。

【０１１０】また、図１３（ｂ）は、この場合の半導体
装置２０の斜視図である。同図においては、説明の都合
上、４本のピンを符号２３ａ〜２３ｄで区別している。
７８は、半導体素子２１上に形成された再配線層であっ
て、４本のピン２３ａ〜２３ｄの各々に電気的に接続さ
れている。また、先の探測端子５４ａ〜５４ｄは、これ
らのピン２３ａ〜２３ｄと各々対応するように形成され
る。

【０１１１】試験する際は、上述の半導体装置２０をテ
ストボード４９に向かって降ろし、各ピン２３ａ〜２３
ｄ（図１３（ｂ）参照）を、各々対応する探測端子５４
ａ〜５４ｄ（図１３（ａ）参照）に当接させる。当接し
た状態での全体の等価回路は図１３（ｃ）のようにな
る。図１３（ｃ）において、抵抗Ｒ_ab〜Ｒ_daの意味は、
次の通りである。 ・抵抗Ｒ_ab・・・ピン２３ａ−ピン２３ｂ間の再配線層
７８の抵抗 ・抵抗Ｒ_bc・・・ピン２３ｂ−ピン２３ｃ間の再配線層
７８の抵抗 ・抵抗Ｒ_cd・・・ピン２３ｃ−ピン２３ｄ間の再配線層
７８の抵抗 ・抵抗Ｒ_da・・・ピン２３ｄ−ピン２３ａ間の再配線層
７８の抵抗 再配線層７８をＲ_ab＝Ｒ_bc＝Ｒ_cd＝Ｒ_daと設計すれば、
ピン２３ａ〜２３ｄとテストボード４９側の探測端子５
４ａ〜５４ｄとが各々均一に接触する場合、各端子間抵
抗はＲ_ab＝Ｒ_bc＝Ｒ_cd＝Ｒ_daと一定となる。

【０１１２】もし、ピン２３ａ〜２３ｄのいずれかが接
触不良を起こしている場合、そのピンを含む端子間抵抗
は上記の値よりもはるかに大きくなり、半導体装置２０
がテストボード４９と平行ではないと確認できる。

【０１１３】ウエハレベルでの試験方法 図１４に示すように、上述の半導体装置２０は、シリコ
ンウエハ（半導体基板）５１に集積形成され、該シリコ
ンウエハ５１をダイシングすることにより個片化され
る。よって、半導体装置２０は、上述のように個片化し
た後に試験するのではなく、ダイシング前にウエハの状
態で（ウエハレベルで）一括して試験することも可能で
ある。

【０１１４】ウエハレベルで試験するには、図１５に示
すようなプローバ５２を準備する。図１５は、プローバ
５２及びシリコンウエハ５１の断面図である。

【０１１５】このプローバ５２は、板状のセラミックか
ら成り、その一主面５２ａに試験端子５３、５３、・・
・が設けられる。係る試験端子５３、５３、・・・は、
例えば貴金属膜又は貴金属膜で被覆した銅配線から成
り、そのような貴金属としては例えばＡｕ、Ｐｄ、Ｐｄ
／Ｎｉ、Ａｕ／Ｎｉ、及びＲｈ等がある。そして、この
試験端子５３、５３、・・・は、ウエハレベルでの半導
体装置２０のワイヤ２２、２２、・・・と対応するよう
に配置され、該ワイヤ２２、２２、・・・に試験電圧を
印加するものである。

【０１１６】そして、図１６に示すように、プローバ５
２をシリコンウエハ５１に向けて移動することにより、
該プローバ５２の主面５２ａをウエハ５１のワイヤ２
２、２２、・・・側に押圧する。

【０１１７】このとき、ピン２３、２３、・・・が支え
となるので、プローバ５２を移動させすぎて、弾力性の
あるワイヤ２２、２２、・・・を変形させる懸念が無
い。よって、プローバ５２の移動量を粗く制御しても、
ワイヤ２２、２２、・・・の変形を抑えることができ
る。また、全てのピン２３、２３、・・・がプローバ５
２に当接すれば、ウエハ５１が自動的にプローバ５２と
平行になるから、ワイヤ２２、２２、・・・が試験端子
５３、５３、・・・に所望に接触する。

【０１１８】このように、ウエハレベルの試験では、プ
ローバ５２の移動量を粗く制御しても、ワイヤ２２、２
２、・・・の変形を防ぎながら、ウエハ５１とプローバ
５２との平行性を出すことができる。

【０１１９】しかも、ウエハレベルの試験では、シリコ
ンウエハに作り込まれた多数の半導体装置２０を同時に
一括して試験できるから、個片で試験する場合よりも試
験時間が短縮できる。勿論、個片で試験する際に必要な
ソケット３１（図８（ａ）参照）が不要となるから、ソ
ケット３１のコストの分だけ試験コストが安くなるう
え、ソケット３１に半導体装置を収納する手間が省け
る。

【０１２０】また、本発明では、ワイヤ２２、２２、・
・・がＳ字状で垂直方向に弾力性があるから、それらの
高さに多少ばらつきがあっても、プローバ５２をシリコ
ンウエハ５１に押圧することで、全てのワイヤ２２、２
２、・・・を試験端子５３、５３、・・・に接触させる
ことができる。これは、ワイヤ２２、２２、・・・に代
えてバンプ等の弾力性が無いものを用いた場合には見ら
れない利点である。

【０１２１】（３）半導体装置の運搬方法 次に、個片化された半導体装置２０の運搬方法について
説明する。図１７は、運搬に使用されるトレー６０の斜
視図である。このトレー６０には、半導体装置２０を収
容するための凹部６０ａ、６０ａ、・・・が複数設けら
れる。半導体装置２０、２０、・・・（図１参照）は、
この凹部６０ａ、６０ａ、・・・に収容されて、トレー
６０と共に運搬される。

【０１２２】図１８は、このトレー６０の拡大断面図で
ある。これに示されるように、凹部６０ａは、半導体装
置２０を横から圧迫しないように若干の余裕がある。よ
って、半導体装置２０は凹部６０ａに遊嵌される。

【０１２３】上記の如く凹部６０ａに余裕があると、運
搬時に半導体装置２０が凹部６０ａ内を動く。このよう
に動いても、ピン２３、２３、・・・より内側にあるワ
イヤ２２、２２、・・・は、ピン２３、２３、・・・に
守られて凹部６０ａの側壁６０ｂに触れない。よって、
ピン２３、２３、・・・を設けたことで、ワイヤ２２、
２２、・・・が凹部６０ａの側壁６０ｂに触れて変形す
る危険性を低減することができる。

【０１２４】（４）半導体装置の製造方法 次に、上述の半導体装置２０の製造方法について説明す
る。図１９（ａ）〜（ｅ）、図２０（ａ）〜（ｄ）、及
び図２１（ａ）〜（ｂ）は、本実施形態に係る半導体装
置の製造方法について示す断面図である。

【０１２５】まず最初に、図１９（ａ）に示すように、
半導体素子２１を準備する。特に明示はしないが、半導
体素子２１はシリコンウエハ上に集積形成されており、
まだ個片化されていない。そして、この半導体素子２１
の一主面２１ａには、ＳｉＮ（窒化シリコン）等から成
るパッシベーション膜２１ｂが形成されている。パッシ
ベーション膜２１ｂには開口２１ｄが開口され、該開口
２１ｄから電極端子２１ｃが露出する。電極端子２１ｃ
は、例えばアルミニウム（Ａｌ）から成り、半導体素子
２１の回路（不図示）と電気的に接続される。

【０１２６】次に、図１９（ｂ）に示すように、ポリイ
ミドやエポキシよりなる絶縁膜７０をパッシベーション
膜２１ｂ上に形成する。絶縁膜７０の膜厚は限定されな
いが、本実施形態では約２〜２０μｍ程度である。この
絶縁膜７０には、開口２１ｄに連通する開口７０ａが開
口される。

【０１２７】係る開口７０ａは、絶縁膜７０が感光性の
場合、該絶縁膜７０を露光・現像することにより開口さ
れる。また、絶縁膜７０が非感光性の場合は、レーザ加
工により開口７０ａが開口される。

【０１２８】そして、各開口２１ｄ、７０ａにより、ビ
アホール７１が画定される。

【０１２９】次いで、図１９（ｃ）に示すように、バリ
ア膜７２を形成する。このバリア膜７２はスパッタリン
グにより形成され、例えばチタン（Ｔｉ）膜とタングス
テン（Ｗ）膜とをこの順に積層してなるＴｉ/Ｗ膜や、
Ｔｉ膜、Ｃｒ膜、Ｐｄ膜、又はＮｉ膜等よりなる。バリ
ア膜７２の膜厚は限定されないが、本実施形態では約
０．１〜０．５μｍ程度である。

【０１３０】このバリア膜７２の形成部位は、絶縁膜７
０上、ビアホール７１の側壁、及び電極端子２１ｃ上で
ある。電極端子２１ｃ上に形成されるから、バリア膜７
２はこの電極端子２１ｃと電気的に接続される。このバ
リア膜７２としてＴｉ膜やＴｉ/Ｗ膜を形成する場合
は、Ｔｉ膜によりバリア膜７２と絶縁膜７０との密着強
度が高められる。

【０１３１】続いて、図１９（ｄ）に示すように、この
バリア膜７２上に貴金属膜（導電膜）７９を形成する。
その貴金属膜７９は、後でワイヤボンディングされる金
線との接合力を高めるように機能し、例えばＡｕ、Ｐ
ｄ、Ｐｄ/Ｎｉ、Ａｕ/Ｎｉ、及びＲｈ等をスパッタリン
グすることにより形成される。そして、この貴金属膜７
９は、下地のバリア膜７２を介して電極端子２１ｃと電
気的に接続される。なお、この貴金属膜７９の膜厚は限
定されないが、本実施形態では約０．０５〜０．４μｍ
程度である。

【０１３２】次に、図１９（ｅ）に示すように、貴金属
膜７９をパターニングする。係るパターニングは、貴金
属膜７９上に不図示のフォトレジストを塗布し、該フォ
トレジストを露光・現像して所要パターンにし、そして
このフォトレジストをエッチングマスクにして貴金属膜
７９をウエット・エッチングすることにより行われる。

【０１３３】図において、７９ａは、パターニングされ
た貴金属膜７９において後でピン２３（図１参照）が立
設される部位である。そして、７９ｂは、貴金属膜７９
上で後でワイヤ２２、２２、・・・（図１参照）が立設
される部位である。以下、７９ａをピン用ボンディング
パッドと称し、７９ｂをワイヤ用ボンディングパッドと
称する。これらピン用ボンディングパッド７９ａとワイ
ヤ用ボンディングパッド７９ｂとは、互いに電気的に絶
縁されるように形成するのが好ましい。

【０１３４】次いで、図２０（ａ）に示すように、パタ
ーニングされた貴金属膜７９上にフォトレジスト７３を
塗布する。そして、このフォトレジスト７３を露光・現
像することにより、ピン用開口７３ａとワイヤ用開口７
３ｂとを開口する。ピン用開口７３ａからはピン用ボン
ディングパッド７９ａが露出し、ワイヤ用開口７３ｂか
らはワイヤ用ボンディングパッド７９ｂが露出する。

【０１３５】続いて、図２０（ｂ）に示すように、ピン
用ボンディングパッド７９ａ上にピン用金線（金属細
線）７４ａをワイヤボンディングする。そして、ワイヤ
用ボンディングパッド７９ｂ上にワイヤ用金線（金属細
線）７４ｂをワイヤボンディングする。

【０１３６】ピン用金線７４ａとワイヤ用金線７４ｂの
直径は限定されないが、本実施形態では両者とも約２５
〜５０μｍ程度である。

【０１３７】図示の如く、ピン用金線７４ａは概略垂直
形状に形成される。垂直形状にすることで、垂直方向か
らの荷重に対するピンの強度が高められるが、この利点
が不要な場合は、垂直形状でなくても良い。一方、ワイ
ヤ用金線７４ｂはＳ字状に形成される。垂直形状やＳ字
状といった形状は、キャピラリ７５の動きを制御して得
ることができる。

【０１３８】次に、図２０（ｃ）に示すように、各金線
７４ａ、７４ｂに弾力性を持たせてそれらを補強するた
め、Ｎｉ合金膜（金属被膜）７６を形成する。

【０１３９】このＮｉ合金膜７６の形成部位は、金線７
４ａ、７４ｂの表面と、ボンディングパッド７９ａ、７
９ｂ上である。また、Ｎｉ合金膜７６は、下地のバリア
膜７２に給電を行い、電解めっきにより形成される。

【０１４０】本願発明者は、ピン用金線７４ａを設ける
と、各ワイヤ用金線７４ｂ、７４ｂ、・・・間のＮｉ合
金膜７６のめっき厚のばらつきが抑えられることを見出
した。この理由は次のようである。すなわち、めっき液
中での各ワイヤ用金線７４ｂ、７４ｂ、・・・近傍の電
流密度は、該ワイヤ用金線７４ｂ、７４ｂ、・・・の形
成部位によって異なる。特に、半導体素子２１（図１参
照）の周縁と中央部とを比較すると、周縁の方が電流密
度が大きいので、周縁にあるワイヤ用金線７４ｂではＮ
ｉ合金膜７６が厚く形成される。そこで、周縁にピン用
金線７４ａを設けると、元々周縁にあるワイヤ用金線７
４ｂを流れる電流がこのピン用金線７４ａにも流れるか
ら電流密度を小さくできる。これを換言すれば、ピン用
金線７４ａは、各ワイヤ用金線７４ｂ近傍の電流密度を
略同じにするように機能する。よって、周縁でＮｉ合金
膜７６が厚く付くことが防がれ、各ワイヤ用金線７４ｂ
に略同じめっき厚でＮｉ合金膜７６が形成される。

【０１４１】この工程により、ピン用金線７４ａとＮｉ
合金膜７６とで構成されるピン２３が完成する。また、
ワイヤ用金線７４ｂとＮｉ合金膜７６とで構成されるワ
イヤ２２も完成する。ピン２３とワイヤ２２の直径は、
Ｎｉ合金膜７６により約５０〜７５μｍ程度になる。但
し、本発明はこの値に限定されない。ピン２３とワイヤ
２２の直径は、諸般の事情を鑑みて任意に設定して良
い。

【０１４２】このようにピン２３とワイヤ２２とが完成
した後は、図２０（ｄ）に示される工程が行われる。こ
の工程では、Ａｕ、Ｐｄ、Ｐｄ／Ｎｉ、Ａｕ／Ｎｉ、又
はＲｈ等より成る貴金属皮膜７７をピン２３とワイヤ２
２の各表面に形成する。係る被膜７７としてＡｕ膜を形
成する場合は、バリア膜７２を給電層として電解金めっ
きにより形成される。ピン２３に形成された貴金属被膜
７７によって、実装時に、ピン２３に対するはんだの濡
れ性が良くなる。また、ワイヤ２２の表面がＮｉ合金膜
７６だとワイヤ２２の電気抵抗が高くなるが、表面に貴
金属被膜７７を形成することで、この電気抵抗を低くす
ることができる。貴金属被膜７７の膜厚は限定されない
が、本実施形態では約０．０５〜１．５μｍ程度であ
る。

【０１４３】次いで、図２１（ａ）に示すように、フォ
トレジスト７３を除去する。

【０１４４】続いて、図２１（ｂ）に示すように、貴金
属膜７９をエッチングマスクにして、バリア膜７２を選
択的にウエット・エッチングする。これにより、貴金属
膜７９で覆われていない部位のバリア膜７２が除去され
て、貴金属膜７９とバリア膜７２とを積層して成る再配
線層７８が完成する。

【０１４５】以上により、本実施形態に係る半導体装置
２０が完成する。この半導体装置２０は、シリコンウエ
ハに集積形成されているから、この状態（ウエハレベ
ル）で試験を行っても良い。或いは、シリコンウエハを
ダイシングして半導体装置２０を個片化してから試験を
行っても良い。いずれの場合であっても、上記（２）で
説明した利点を得ることができる。

【０１４６】

【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、ワイヤ状の外部接続端子の高さよりも
低いピンを半導体素子の一主面に複数立設したことで、
該ピンが支えとなり、外部接続端子の過剰な変形を抑え
ることができる。

【０１４７】また、上記ピンを半導体素子の一主面の周
縁部に列立すると、ピンが異物を通過させないから、異
物が半導体装置の中央部に入り難くなり、異物によって
外部接続端子同士が電気的に短絡するのを防ぐことがで
きる。

【０１４８】ピンは、垂直形状とすることで垂直方向の
荷重に対して強くなり、変形し難くなる。

【０１４９】或いは、ピンは、金属被膜で覆うことによ
り弾力性を持たせ補強しても良い。

【０１５０】また、本発明に係る実装構造によれば、上
記半導体装置の外部接続端子の先端が基板の端子に摺動
可能に当接した状態で、上記ピンの先端が上記基板に固
定される。これによれば、半導体素子と基板とが異なる
熱膨張率で変形しても、外部接続端子は、基板に固定さ
れず摺動可能となっているから、上記変形の影響を殆ど
受けない。

【０１５１】この場合、基板においてピンが固定される
部位に放熱板を設けても良い。このようにすると、半導
体素子で発生した熱が放熱板によって外部に放熱され
る。

【０１５２】更に、本発明に係る半導体装置の実装方法
によれば、上記ピンを半導体素子の一主面の少なくとも
四隅に設け、該ピンの先端部位を認識することにより半
導体装置のサイズを認識することができ、半導体装置と
基板との位置合わせを行うことができる。

【０１５３】また、本発明に係る半導体装置の試験方法
によれば、テストボードに挟着機構が設けられ、この挟
着機構が上記ピンを挟着することで半導体装置がテスト
ボードにセットされる。よって、半導体装置をセットす
るために一般的に用いられるソケットが不要となる。

【０１５４】更に、本発明に係る半導体装置の別の試験
方法によれば、上記半導体装置が集積形成された半導体
基板を準備し、該半導体基板に試験用のプローバを押圧
することにより、上記半導体装置をウエハレベルで試験
する。これによれば、プローバの移動量を粗く制御して
も、外部接続端子の変形を抑えることができる。また、
半導体基板上の全てのピンがプローバに当接すること
で、半導体基板がプローバと自動的に平行になる。

【０１５５】また、本発明に係る半導体装置の他の試験
方法によれば、複数の上記ピンが導電性部材から成り、
該複数のピン同士が互いに接続された半導体装置を準備
する。そして、上記ピンに当接する探測端子が一主面に
設けられたテストボードを準備し、半導体装置の上記ピ
ン側をテストボードの一主面に降ろす。これによれば、
各探測端子に所定電圧を印加し、該探測端子間に流れる
電流の有無を探索することにより、半導体装置がテスト
ボードに対して平行であるか否かを判断することができ
る。

【０１５６】更に、本発明に係る半導体装置の品質表示
方法によれば、半導体素子の一主面に、上記ピンを所定
本数づつ群を成して設ける。これによれば、このピンの
所定本数により、半導体装置の品質を表示することがで
きる。

【０１５７】また、本発明に係る半導体装置の運搬方法
によれば、上記半導体装置が遊嵌される凹部が設けられ
たトレイの該凹部に上記半導体装置を収容して、上記半
導体装置をトレイと共に運搬する。これによれば、運搬
時に半導体装置が凹部内を動いても、ピンより内側にあ
るワイヤ状の外部接続端子は、ピンに守られて凹部の側
壁に触れないから、ワイヤ状の外部接続端子が凹部の側
壁に触れて変形する危険性を低減することができる。

【０１５８】そして、本発明に係る半導体装置の製造方
法によれば、ワイヤ用金属細線とピン用金属細線の各々
の表面に、電解めっきにより金属被膜を形成して、これ
らワイヤ用金属細線と金属被膜とから成るワイヤ状の外
部接続端子と、ピン用金属細線と金属被膜とから成るピ
ンとを形成する。これによれば、ピン用金属細線によ
り、めっき液中での各ワイヤ用金属細線近傍の電流密度
が一様になり、それにより各ワイヤ用金属細線に略同じ
めっき厚で金属被膜を形成できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態に係る半導体装置の斜視
図である。

【図２】 本発明の実施の形態に係る半導体装置の断面
図である。

【図３】 本発明の実施の形態に係る半導体装置の実装
方法について示す断面図である。

【図４】 本発明の実施の形態に係る半導体装置の別の
実装構造について示す断面図である。

【図５】 本発明の実施の形態に係る半導体装置におい
て、ピンの配列の例を示す斜視図である。

【図６】 本発明の実施の形態において、図５に示され
るピン配列を有する半導体装置と基板との実装構造につ
いて示す断面図である。

【図７】 本発明の実施の形態に係る半導体装置におい
て、ピンの配列の他の例を示す斜視図である。

【図８】 半導体装置の一般的な試験方法について示す
断面図である。

【図９】 本発明の実施の形態に係る半導体装置の個片
での試験方法について示す断面図（その１）である。

【図１０】 本発明の実施の形態に係る半導体装置の個
片での試験方法について示す断面図（その２）である。

【図１１】 本発明の実施の形態に係る半導体装置の個
片での試験方法において、半導体装置とテストボードと
の傾きの有無を検出する方法について示す断面図であ
る。

【図１２】 図１１の挟着機構に代えて探測端子を用い
た場合の断面図である。

【図１３】 本発明の実施の形態に係る半導体装置の個
片での試験方法において、半導体装置とテストボードと
の傾きの有無を検出する別の方法について示す図であ
る。

【図１４】 本発明の実施の形態に係る半導体装置が集
積形成されたシリコンウエハ（半導体基板）の斜視図で
ある。

【図１５】 本発明の実施の形態に係る半導体装置をウ
エハレベルで試験する際に使用するプローバとシリコン
ウエハとの断面図である。

【図１６】 本発明の実施の形態に係る半導体装置をウ
エハレベルで試験する際、プローバをシリコンウエハに
押圧した時の断面図である。

【図１７】 本発明の実施の形態に係る半導体装置を運
搬するのに使用されるトレーの斜視図である。

【図１８】 本発明の実施の形態に係る半導体装置を運
搬するのに使用されるトレーの拡大断面図である。

【図１９】 本発明の実施の形態に係る半導体装置の製
造方法について示す断面図（その１）である。

【図２０】 本発明の実施の形態に係る半導体装置の製
造方法について示す断面図（その２）である。

【図２１】 本発明の実施の形態に係る半導体装置の製
造方法について示す断面図（その３）である。

【図２２】 従来例に係る半導体装置の実装方法につい
て示す断面図である。

【符号の説明】

１０、２０・・・半導体装置、 １１、２１・・・半導体素子、 １２、２２・・・ワイヤ状の外部接続端子、 １３、２４・・・実装基板、 １４、２６・・・実装基板の端子、 １４ａ・・・はんだペースト、 ２１ａ・・・半導体素子の一主面、 ２１ｂ・・・パッシベーション膜、 ２１ｃ・・・半導体素子の電極端子、 ２１ｄ・・・パッシベーション膜の開口、 ２３、２３ａ、２３ｂ、２３ｃ、２３ｄ・・・ピン、 ２７・・・はんだパッド、 ２８・・・放熱板、 ３０、４１・・・ハンドラ、 ３０ａ・・・ハンドラの凸部、 ３１・・・ソケット、 ３２・・・当接板、 ３３・・・挟持片、 ３４、４９・・・テストボード、 ４０・・・アーム、 ４２・・・当接板、 ４３、４４・・・連結棒、 ４３ａ、４４ａ・・・連結棒の一端、 ４５・・・クランク、 ４５ａ・・・クランク軸、 ４６・・・挟み片、 ４７・・・挟着機構、 ４８、５３・・・試験端子、 ５４、５４ａ、５４ｂ、５４ｃ、５４ｄ・・・探測端
子、 ５０・・・テスタ、 ５１・・・シリコンウエハ（半導体基板）、 ５２・・・プローバ、 ５２ａ・・・プローバの一主面、 ６０・・・トレー、 ６０ａ・・・トレーの凹部、 ６０ｂ・・・トレーの凹部の側壁、 ７０・・・絶縁膜、 ７０ａ・・・絶縁膜の開口、 ７１・・・ビアホール、 ７２・・・バリア膜、 ７３・・・フォトレジスト、 ７３ａ・・・ピン用開口、 ７３ｂ・・・ワイヤ用開口、 ７４ａ・・・ピン用金線（金属細線）、 ７４ｂ・・・ワイヤ用金線（金属細線）、 ７５・・・キャピラリ、 ７６・・・Ｎｉ合金膜（金属被膜）、 ７７・・・貴金属被膜、 ７８・・・再配線層、 ７９・・・貴金属膜、 ８０ａ、８０ｂ、８０ｃ、８０ｄ・・・抵抗計。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関 妙旦 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 経塚 正宏 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (20)

【特許請求の範囲】
1. 【請求項１】 半導体素子の一主面にワイヤ状の外部接
   続端子を立設して成る半導体装置において、 前記半導体素子の一主面に、前記外部接続端子の高さよ
   りも低いピンを複数立設したことを特徴とする半導体装
   置。
2. 【請求項２】 前記ピンが、前記半導体素子の一主面の
   周縁部に列立されたことを特徴とする請求項１に記載の
   半導体装置。
3. 【請求項３】 前記ピンが、前記半導体素子の一主面の
   少なくとも四隅に設けられたことを特徴とする請求項１
   に記載の半導体装置。
4. 【請求項４】 前記ピンが、所定本数づつ群を成して設
   けられたことを特徴とする請求項１に記載の半導体装
   置。
5. 【請求項５】 前記ピンが、垂直形状であることを特徴
   とする請求項１乃至請求項４のいずれか一項に記載の半
   導体装置。
6. 【請求項６】 前記複数のピンが導電性部材から成り、
   該複数のピン同士が互いに電気的に接続されたことを特
   徴とする請求項１乃至請求項５のいずれか一項に記載の
   半導体装置。
7. 【請求項７】 前記ピンが、金属細線と、該金属細線の
   表面に形成された金属被膜とから成ることを特徴とする
   請求項１乃至請求項６のいずれか一項に記載の半導体装
   置。
8. 【請求項８】 前記金属細線が金線であり、前記金属被
   膜がＮｉ合金膜であることを特徴とする請求項７に記載
   の半導体装置。
9. 【請求項９】 請求項１乃至請求項８のいずれか一項に
   記載の半導体装置の基板への実装構造であって、 前記半導体装置の外部接続端子の先端が、前記基板の端
   子に摺動可能に当接した状態で、前記ピンが前記基板に
   固定されたことを特徴とする実装構造。
10. 【請求項１０】 前記基板において前記ピンが固定され
    る部位に放熱板を設けたことを特徴とする請求項９に記
    載の実装構造。
11. 【請求項１１】 請求項３に記載の半導体装置を基板に
    実装する実装方法であって、 前記ピンの先端部位を認識することにより前記半導体装
    置のサイズを認識して、前記半導体装置と前記基板との
    位置合わせを行うことを特徴とする半導体装置の実装方
    法。
12. 【請求項１２】 請求項１乃至請求項８のいずれか一項
    に記載の半導体装置の試験方法であって、 前記ピンの先端部位を挟着する挟着機構と、前記外部接
    続端子と当接して該外部接続端子に試験電圧を印加する
    試験端子とが一主面に設けられたテストボードを準備
    し、 前記挟着機構に前記ピンの先端部位を挟着することによ
    り、前記外部接続端子を前記試験端子に当接させ、 前記試験端子に前記試験電圧を印加することにより、前
    記半導体装置を試験する半導体装置の試験方法。
13. 【請求項１３】 請求項１乃至請求項８のいずれか一項
    に記載の半導体装置の試験方法であって、 複数の前記半導体装置が集積形成された半導体基板を準
    備し、 前記各半導体装置の外部接続端子と当接して該外部接続
    端子に試験電圧を印加する試験端子が一主面に設けられ
    たプローバを準備し、 前記プローバの一主面側を前記半導体基板の外部接続端
    子側に押圧することにより、前記複数の半導体装置を一
    括して試験する半導体装置の試験方法。
14. 【請求項１４】 請求項６に記載の半導体装置の試験方
    法であって、 前記ピンに当接する探測端子と、前記外部接続端子と当
    接して前記外部接続端子に試験電圧を印加する試験端子
    とが一主面に設けられたテストボードを準備し、 前記半導体装置の前記ピン側を前記テストボードの一主
    面に降ろし、 前記探測端子の各々に所定電圧を印加することにより、
    前記探測端子間に流れる電流の有無を探測し、 前記探測結果に基づいて、前記ピンと、該ピンに対応す
    る前記探測端子との接触の有無を検出し、 前記検出結果に基づいて、前記半導体装置が前記テスト
    ボードに対して傾いているか否かを判断する半導体装置
    の試験方法。
15. 【請求項１５】 前記探測端子に代えて、前記ピンを挟
    着する挟着機構を用いることを特徴とする請求項１４に
    記載の半導体装置の試験方法。
16. 【請求項１６】 請求項４に記載の半導体装置の品質表
    示方法であって、 前記ピンの所定本数により、前記半導体装置の品質を表
    示することを特徴とする半導体装置の品質表示方法。
17. 【請求項１７】 請求項１乃至請求項８のいずれか一項
    に記載の半導体装置の運搬方法であって、 前記半導体装置が遊嵌される凹部が設けられたトレイの
    該凹部に該半導体装置を収容して、前記半導体装置を前
    記トレイと共に運搬する半導体装置の運搬方法。
18. 【請求項１８】 半導体素子の電極端子が設けられた一
    主面側に、該電極端子と電気的に接続された導電膜を形
    成する工程と、 前記導電膜をパターニングすることにより、該導電膜
    に、ワイヤ用ボンディングパッドとピン用ボンディング
    パッドとを形成する工程と、 前記ワイヤ用ボンディングパッドにワイヤ用金属細線を
    ワイヤボンディングし、前記ピン用ボンディングパッド
    にピン用金属細線をワイヤボンディングする工程と、 前記ワイヤ用金属細線と前記ピン用金属細線の各々の表
    面に電解めっきにより金属被膜を形成して、前記ワイヤ
    用金属細線と前記金属被膜とから成るワイヤ状の外部接
    続端子と、前記ピン用金属細線と前記金属被膜とから成
    るピンとを形成する工程とを含むことを特徴とする半導
    体装置の製造方法。
19. 【請求項１９】 前記導電膜として貴金属膜を用いるこ
    とを特徴とする請求項１８に記載の半導体装置の製造方
    法。
20. 【請求項２０】 前記ワイヤ用金属細線及び前記ピン用
    金属細線として金線を用い、前記金属被膜としてＮｉ合
    金膜を用いることを特徴とする請求項１８又は請求項１
    ９に記載の半導体装置の製造方法。