JP2003264401A - 集積バイアス回路 - Google Patents
集積バイアス回路Info
- Publication number
- JP2003264401A JP2003264401A JP2003004018A JP2003004018A JP2003264401A JP 2003264401 A JP2003264401 A JP 2003264401A JP 2003004018 A JP2003004018 A JP 2003004018A JP 2003004018 A JP2003004018 A JP 2003004018A JP 2003264401 A JP2003264401 A JP 2003264401A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- integrated
- impedance
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Waveguide Connection Structure (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 発振周波数による位相雑音変化が少なくかつ
広帯域に同調できる特性と小型化を実現する。 【構成】 バラクタダイオード２と直列インダクタ３か
ら成る直列共振回路と所望発振周波数でインピーダンス
反転をするインピーダンス変成器４とから同調回路を構
成し、電界効果トランジスタ１と帰還インダクタ５とか
ら負性抵抗増幅回路を構成し、負荷抵抗７に出力する発
振電力の一部をキャパシタ６で入力側に帰還する。イン
ピーダンス変成器４（インピーダンス変成比ｎ）は、バ
ラクタダイオード２の接合容量（Ｃj ）と等価直列抵抗
（Ｒs ）をインピーダンス反転しインダクタンス（Ｃj
／ｎ2 ）とコンダクタンス（ｎ2 Ｒs ）の並列回路に、
また直列インダクタンス（Ｌs ）をインピーダンス反転
し並列キャパシタンス（ｎ2Ｌs ）に変換する。
広帯域に同調できる特性と小型化を実現する。 【構成】 バラクタダイオード２と直列インダクタ３か
ら成る直列共振回路と所望発振周波数でインピーダンス
反転をするインピーダンス変成器４とから同調回路を構
成し、電界効果トランジスタ１と帰還インダクタ５とか
ら負性抵抗増幅回路を構成し、負荷抵抗７に出力する発
振電力の一部をキャパシタ６で入力側に帰還する。イン
ピーダンス変成器４（インピーダンス変成比ｎ）は、バ
ラクタダイオード２の接合容量（Ｃj ）と等価直列抵抗
（Ｒs ）をインピーダンス反転しインダクタンス（Ｃj
／ｎ2 ）とコンダクタンス（ｎ2 Ｒs ）の並列回路に、
また直列インダクタンス（Ｌs ）をインピーダンス反転
し並列キャパシタンス（ｎ2Ｌs ）に変換する。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波／ミリ波帯
に適用する電圧制御発振器（ＶＣＯ）とマイクロ波回路
一般に適用する集積バイアス回路に関する。
に適用する電圧制御発振器（ＶＣＯ）とマイクロ波回路
一般に適用する集積バイアス回路に関する。
【０００２】
【従来の技術】たとえば文献（Ｋｉｍｉｓｈｉｍａ
Ｍ．ｅｔａｌ．：“Ａ Ｓｅｍｉ−Ｍｏｎｏｌｉｔｈｉ
ｃ Ｗｉｄｅｂａｎｄ ＶＣＯ ｗｉｔｈ Ｏｕｔｐｕ
ｔ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｃｏｐａｂｉｌｉｔ
ｙ Ｕｓｉｎｇ ａｎ Ａｃｔｉｖｅ Ｐｏｗｅｒ Ｓ
ｐｌｉｔｔｅｒ”，ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓ
ｔ，ＨＨ−６，ｐｐ．１３１７−１３２０，１９９２）
に示す従来例のマイクロ波帯ＶＣＯは図２２（ａ）のよ
うに、第１の同調回路は、バラクタダイオード２ａと並
列インダクタ３ａから成る並列共振回路から構成する。
第２の同調回路は、バラクタダイオード２ｂと並列イン
ダクタ３ｂから成る並列共振回路から構成する。増幅回
路は、電界効果トランジスタ１で構成し、発振電力を負
荷抵抗７に出力する。またたとえば特開平４−３１２０
０４号公報に示す従来例のマイクロ波帯ＶＣＯは図２３
（ａ）のように、同調回路は、バラクタダイオード２と
所望発振周波数で概９０度の電気長をもつ特性アドミタ
ンスＹt の伝送線路４ａと所望発振周波数で概１８０度
の電気長をもつ先端開放線路２０とから構成する。増幅
回路は、電界効果トランジスタ１と直列帰還インダクタ
５とから構成し、発振電力を負荷抵抗７に出力する。ま
た一般に従来例のマイクロ波帯ＶＣＯは図２４（ａ）の
ように、バラクタダイオード２を基板１２２上に取り付
けるとき、基板上の取付パターン１２７と地導体間でバ
ラクタダイオード２に並列の固定浮遊容量Ｃａを図２４
（ｂ）のように付加することになる。さらにバラクタダ
イオード２を電界効果トランジスタ１に密結合し広帯域
発振器を形成する場合には、マイクロストリップ線路１
２３を低インピーダンス線路にし、電界効果トランジス
タ１用とバラクタダイオード２用各バイアス回路１２４
と１２５を高周波漏れ込みの少ない高インピーダンス線
路にする。
Ｍ．ｅｔａｌ．：“Ａ Ｓｅｍｉ−Ｍｏｎｏｌｉｔｈｉ
ｃ Ｗｉｄｅｂａｎｄ ＶＣＯ ｗｉｔｈ Ｏｕｔｐｕ
ｔ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｃｏｐａｂｉｌｉｔ
ｙ Ｕｓｉｎｇ ａｎ Ａｃｔｉｖｅ Ｐｏｗｅｒ Ｓ
ｐｌｉｔｔｅｒ”，ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓ
ｔ，ＨＨ−６，ｐｐ．１３１７−１３２０，１９９２）
に示す従来例のマイクロ波帯ＶＣＯは図２２（ａ）のよ
うに、第１の同調回路は、バラクタダイオード２ａと並
列インダクタ３ａから成る並列共振回路から構成する。
第２の同調回路は、バラクタダイオード２ｂと並列イン
ダクタ３ｂから成る並列共振回路から構成する。増幅回
路は、電界効果トランジスタ１で構成し、発振電力を負
荷抵抗７に出力する。またたとえば特開平４−３１２０
０４号公報に示す従来例のマイクロ波帯ＶＣＯは図２３
（ａ）のように、同調回路は、バラクタダイオード２と
所望発振周波数で概９０度の電気長をもつ特性アドミタ
ンスＹt の伝送線路４ａと所望発振周波数で概１８０度
の電気長をもつ先端開放線路２０とから構成する。増幅
回路は、電界効果トランジスタ１と直列帰還インダクタ
５とから構成し、発振電力を負荷抵抗７に出力する。ま
た一般に従来例のマイクロ波帯ＶＣＯは図２４（ａ）の
ように、バラクタダイオード２を基板１２２上に取り付
けるとき、基板上の取付パターン１２７と地導体間でバ
ラクタダイオード２に並列の固定浮遊容量Ｃａを図２４
（ｂ）のように付加することになる。さらにバラクタダ
イオード２を電界効果トランジスタ１に密結合し広帯域
発振器を形成する場合には、マイクロストリップ線路１
２３を低インピーダンス線路にし、電界効果トランジス
タ１用とバラクタダイオード２用各バイアス回路１２４
と１２５を高周波漏れ込みの少ない高インピーダンス線
路にする。
【０００３】上記従来例のマイクロ波帯ＶＣＯは、広帯
域発振の難易と発振周波数による位相雑音変化の多少と
が二律背反の関係になり広帯域特性と雑音特性をトレー
ドオフする方式を採る。
域発振の難易と発振周波数による位相雑音変化の多少と
が二律背反の関係になり広帯域特性と雑音特性をトレー
ドオフする方式を採る。
【０００４】上記従来例は図２２（ａ）のように、電界
効果トランジスタ１のソースとゲート端子から第１と第
２の並列共振回路を見込むアドミタンスＹs5とＹg3は、
次のようになる。 Ｙs5＝１／ｊωＬp1＋１／（Ｒs ＋１／ＪωＣj ） ＝１／ｊωＬp1＋｛ｊωＣj ＋（ωＣj ）2 Ｒs ｝／ ｛１＋（ωＣj Ｒs ）2 ｝ ≒１／ｊωＬp1＋ｊωＣj ＋（ωＣj ）2 Ｒs （∵１≫（ωＣj Ｒs ）2 ） Ｙg3≒１／ｊωＬP2＋ｊωＣj ＋（ωＣj ）2 Ｒs ここにＣj とＲS はバラクタダイオード２ａと２ｂの接
合容量と等価直列抵抗、ＬP1とＬP2は並列インダクタ３
ａと３ｂのインダクタンスを表す。従ってＹS5とＹg3の
一方が容量性、他方が誘導性になるように印加電圧に応
じＣ j を変え周波数制御をし発振周波数を変えるとき、
ＹS5とＹg3のコンダクタンス成分（ωＣj ）2 Ｒs が大
きく変わるから共振回路のＱは大きく変わり、図２２
（ｂ）のようにＱが大きいときは位相雑音が低くなり、
Ｑが小さいときは位相雑音が高くなって、発振周波数に
よる位相雑音の変化が大きい。また図２３（ｂ）のよう
に伝送線路４ａの作用でバラクタダイオード２の接合容
量（Ｃj ）と等価直列抵抗（Ｒs ）がインピーダンス反
転され、それぞれインダクタンス（Ｌv ＝−（Ｙt ）2
／ω2 Ｃj ）とコンダクタンス（Ｇv ＝Ｒs Ｙ t 2）にな
り、一方先端開放線路２０は等価インダクタンス（Ｌ
r ）とキャパシタンス（Ｃr ）とコンダクタンス（Ｇ
r ）の並列回路で表わされるから、図２３（ａ）のよう
に電界効果トランジスタ１のソース端子から同調回路側
を見込むアドミタンスＹs6は、次のようになる。 Ｙs6＝（Ｙt ）2 ・（Ｒs ＋１／ｊωＣj ） ＋（Ｇr ＋ｊωＣr ＋１／ｊωＬr ） ＝（Ｙt ）2 Ｒs ＋Ｇr ＋ｊ｛（ωＣr −１／ωＬr ） −（Ｙt ）2 ／ωＣj ｝ 従って｜ωＣr −１／ωＬr ｜≧｜（Ｙt ）2 ／ωＣj
｜となり、発振周波数の帯域はＬr とＣr でほぼ決まる
とともに、Ｙs6のコンダクタンス成分（Ｙt ）2Ｒs ＋
Ｇr はＣj に依存しないから共振回路のＱは一定とな
り、発振周波数による位相雑音の変化は少ない。また図
２４（ａ）のように形成すると、バラクタダイオード２
の接合容量変化比ｎa （Ｃa のあるとき）は、次のよう
になる。 ｎa ＝（Ｃjmax＋Ｃa ）／（Ｃjmin＋Ｃa ） ＝（ｎi ・Ｃjmin＋Ｃa ）／（Ｃjmin＋Ｃa ） ＝｛ｎi ・（Ｃjmin＋Ｃa ）−（ｎi −１）−Ｃa ｝／ （Ｃjmin＋Ｃa ） ＝ｎi −｛（ｎi −１）・Ｃa ｝／（Ｃjmin＋Ｃa ） ＜ｎi Ｃa ＝ε0 εr Ｓ／ｄ ここにＣjmaxとＣjminはＣj の最大と最小値、ｎi はバ
ラクタダイオード２の接合容量変化比（Ｃa のないと
き）、ε0 とεr は真空と基板１２２の誘電率、Ｓは取
付パターン１２７の面積、ｄは基板１２２の厚さを表
す。従ってＣa が大きくなるほどｎa は低下し、発振周
波数の帯域は狭くなり所望の発振周波数帯域が得られな
くなる。
効果トランジスタ１のソースとゲート端子から第１と第
２の並列共振回路を見込むアドミタンスＹs5とＹg3は、
次のようになる。 Ｙs5＝１／ｊωＬp1＋１／（Ｒs ＋１／ＪωＣj ） ＝１／ｊωＬp1＋｛ｊωＣj ＋（ωＣj ）2 Ｒs ｝／ ｛１＋（ωＣj Ｒs ）2 ｝ ≒１／ｊωＬp1＋ｊωＣj ＋（ωＣj ）2 Ｒs （∵１≫（ωＣj Ｒs ）2 ） Ｙg3≒１／ｊωＬP2＋ｊωＣj ＋（ωＣj ）2 Ｒs ここにＣj とＲS はバラクタダイオード２ａと２ｂの接
合容量と等価直列抵抗、ＬP1とＬP2は並列インダクタ３
ａと３ｂのインダクタンスを表す。従ってＹS5とＹg3の
一方が容量性、他方が誘導性になるように印加電圧に応
じＣ j を変え周波数制御をし発振周波数を変えるとき、
ＹS5とＹg3のコンダクタンス成分（ωＣj ）2 Ｒs が大
きく変わるから共振回路のＱは大きく変わり、図２２
（ｂ）のようにＱが大きいときは位相雑音が低くなり、
Ｑが小さいときは位相雑音が高くなって、発振周波数に
よる位相雑音の変化が大きい。また図２３（ｂ）のよう
に伝送線路４ａの作用でバラクタダイオード２の接合容
量（Ｃj ）と等価直列抵抗（Ｒs ）がインピーダンス反
転され、それぞれインダクタンス（Ｌv ＝−（Ｙt ）2
／ω2 Ｃj ）とコンダクタンス（Ｇv ＝Ｒs Ｙ t 2）にな
り、一方先端開放線路２０は等価インダクタンス（Ｌ
r ）とキャパシタンス（Ｃr ）とコンダクタンス（Ｇ
r ）の並列回路で表わされるから、図２３（ａ）のよう
に電界効果トランジスタ１のソース端子から同調回路側
を見込むアドミタンスＹs6は、次のようになる。 Ｙs6＝（Ｙt ）2 ・（Ｒs ＋１／ｊωＣj ） ＋（Ｇr ＋ｊωＣr ＋１／ｊωＬr ） ＝（Ｙt ）2 Ｒs ＋Ｇr ＋ｊ｛（ωＣr −１／ωＬr ） −（Ｙt ）2 ／ωＣj ｝ 従って｜ωＣr −１／ωＬr ｜≧｜（Ｙt ）2 ／ωＣj
｜となり、発振周波数の帯域はＬr とＣr でほぼ決まる
とともに、Ｙs6のコンダクタンス成分（Ｙt ）2Ｒs ＋
Ｇr はＣj に依存しないから共振回路のＱは一定とな
り、発振周波数による位相雑音の変化は少ない。また図
２４（ａ）のように形成すると、バラクタダイオード２
の接合容量変化比ｎa （Ｃa のあるとき）は、次のよう
になる。 ｎa ＝（Ｃjmax＋Ｃa ）／（Ｃjmin＋Ｃa ） ＝（ｎi ・Ｃjmin＋Ｃa ）／（Ｃjmin＋Ｃa ） ＝｛ｎi ・（Ｃjmin＋Ｃa ）−（ｎi −１）−Ｃa ｝／ （Ｃjmin＋Ｃa ） ＝ｎi −｛（ｎi −１）・Ｃa ｝／（Ｃjmin＋Ｃa ） ＜ｎi Ｃa ＝ε0 εr Ｓ／ｄ ここにＣjmaxとＣjminはＣj の最大と最小値、ｎi はバ
ラクタダイオード２の接合容量変化比（Ｃa のないと
き）、ε0 とεr は真空と基板１２２の誘電率、Ｓは取
付パターン１２７の面積、ｄは基板１２２の厚さを表
す。従ってＣa が大きくなるほどｎa は低下し、発振周
波数の帯域は狭くなり所望の発振周波数帯域が得られな
くなる。
【０００５】
【発明が解決しようとする課題】上記のような従来の電
圧制御発振器では、広帯域特性と雑音特性をトレードオ
フする方式を採るから、広帯域発振が容易なものは発振
周波数による位相雑音の変化が多く、発振周波数による
位相雑音の変化が少ないものは広帯域発振が困難であ
る。また同じ種類の基板上にバイアス回路を含め全回路
パターンを形成するから、基板上の取付パターンと地導
体間の浮遊容量が大きくなり、接合容量の変化比が低下
し所望の発振周波数帯域を得られない、実現できる所望
線路インピーダンス範囲の制約を受け設計自由度を制限
する、特にオクターブを越える帯域を必要とするマイク
ロ波用バイアス回路に適用するとき帯域両端で特性劣化
を生じるなどの問題点があった。
圧制御発振器では、広帯域特性と雑音特性をトレードオ
フする方式を採るから、広帯域発振が容易なものは発振
周波数による位相雑音の変化が多く、発振周波数による
位相雑音の変化が少ないものは広帯域発振が困難であ
る。また同じ種類の基板上にバイアス回路を含め全回路
パターンを形成するから、基板上の取付パターンと地導
体間の浮遊容量が大きくなり、接合容量の変化比が低下
し所望の発振周波数帯域を得られない、実現できる所望
線路インピーダンス範囲の制約を受け設計自由度を制限
する、特にオクターブを越える帯域を必要とするマイク
ロ波用バイアス回路に適用するとき帯域両端で特性劣化
を生じるなどの問題点があった。
【０００６】この発明が解決しようとする課題は、マイ
クロ波回路一般に適用する集積バイアス回路で所望の小
型化を実現する方式（小型化広帯域発振方式）を提供す
ることにある。
クロ波回路一般に適用する集積バイアス回路で所望の小
型化を実現する方式（小型化広帯域発振方式）を提供す
ることにある。
【０００７】
【課題を解決するための手段】集積バイアス回路は集積
回路形成時、整合回路等を形成する第１の基板とスパイ
ラルインダクタその他の高インピーダンス線路のバイア
ス回路等を形成する第２の基板との誘電率もしくは基板
厚を違える。または当該誘電率もしくは基板厚の違う発
振素子の整合回路等を形成する第１の基板上にスパイラ
ルインダクタその他の高インピーダンス線路のバイアス
回路等を形成する第２の基板を実装する。またはベース
プレート上に実装する基板上に形成する発振素子の整合
回路に対しもしくは当該基板上に設ける貫通穴の上空を
経由するようにベースプレート上に実装する中継用キャ
パシタを介し、ワイアを空中に張り直接接続し給電する
バイアス回路としてのインダクタを形成する。またはベ
ースプレート上に設ける段差の下段と上段に前記基板と
中継用キャパシタを実装する。またはベースプレート上
に実装する前記基板上に設ける段差の下段と上段に発振
素子の整合回路と中継用パターンを形成し、当該整合回
路に対し当該中継用パターンを介し前記ワイアを空中に
張る。または前記整合回路を形成する同じ基板上に実装
する前記中継用キャパシタを介する。または基板上に形
成するマイクロストリップ線路から垂直上方にワイアを
空中に張り上方から給電するバイアス回路としてのイン
ダクタを形成する。
回路形成時、整合回路等を形成する第１の基板とスパイ
ラルインダクタその他の高インピーダンス線路のバイア
ス回路等を形成する第２の基板との誘電率もしくは基板
厚を違える。または当該誘電率もしくは基板厚の違う発
振素子の整合回路等を形成する第１の基板上にスパイラ
ルインダクタその他の高インピーダンス線路のバイアス
回路等を形成する第２の基板を実装する。またはベース
プレート上に実装する基板上に形成する発振素子の整合
回路に対しもしくは当該基板上に設ける貫通穴の上空を
経由するようにベースプレート上に実装する中継用キャ
パシタを介し、ワイアを空中に張り直接接続し給電する
バイアス回路としてのインダクタを形成する。またはベ
ースプレート上に設ける段差の下段と上段に前記基板と
中継用キャパシタを実装する。またはベースプレート上
に実装する前記基板上に設ける段差の下段と上段に発振
素子の整合回路と中継用パターンを形成し、当該整合回
路に対し当該中継用パターンを介し前記ワイアを空中に
張る。または前記整合回路を形成する同じ基板上に実装
する前記中継用キャパシタを介する。または基板上に形
成するマイクロストリップ線路から垂直上方にワイアを
空中に張り上方から給電するバイアス回路としてのイン
ダクタを形成する。
【０００８】
【作用】集積回路形成時の回路パターン形成基板の誘電
率または基板厚を違えることにより、または空中に張る
ワイアで所望のバイアス回路を形成することにより対地
容量を低減し広帯域特性を改善するとともに、実装面積
を小さくする。
率または基板厚を違えることにより、または空中に張る
ワイアで所望のバイアス回路を形成することにより対地
容量を低減し広帯域特性を改善するとともに、実装面積
を小さくする。
【０００９】
【実施例】この発明を示す一実施例の電圧制御発振器
（ＶＣＯ）は図１（ａ）のように、同調回路は、バラク
タダイオード２と直列インダクタ３から成る直列共振回
路と所望発振周波数でインピーダンス反転機能をもつイ
ンピーダンス変成器４とから構成する。増幅回路は、電
界効果トランジスタ１と直列インダクタ５と負荷抵抗７
に出力する発振電力の一部を入力側に帰還するキャパシ
タ６とから構成する。キャパシタ８は、バラクタダイオ
ード２に対するバイアス電圧を阻止する。
（ＶＣＯ）は図１（ａ）のように、同調回路は、バラク
タダイオード２と直列インダクタ３から成る直列共振回
路と所望発振周波数でインピーダンス反転機能をもつイ
ンピーダンス変成器４とから構成する。増幅回路は、電
界効果トランジスタ１と直列インダクタ５と負荷抵抗７
に出力する発振電力の一部を入力側に帰還するキャパシ
タ６とから構成する。キャパシタ８は、バラクタダイオ
ード２に対するバイアス電圧を阻止する。
【００１０】上記実施例のＶＣＯは、発振周波数による
位相雑音が低く変化の少ないかつ広帯域に同調できる特
性を実現する方式（広帯域発振方式）を採る。
位相雑音が低く変化の少ないかつ広帯域に同調できる特
性を実現する方式（広帯域発振方式）を採る。
【００１１】上記実施例は図１（ａ）のように、電界効
果トランジスタ１のソース端子から同調回路側を見込む
アドミタンスＹs は、図１（ｂ）のようにインピーダン
ス変成器４（インピーダンス変成比ｎ）の作用でバラク
タダイオード２の接合容量（Ｃj ）と等価直列抵抗（Ｒ
s ）のインピーダンス反転インダクタンス（Ｃj ／ｎ
2 ）とコンダクタンス（ｎ2 Ｒs ）および直列インダク
タ（Ｌs ）のインピーダンス反転キャパシタンス（ｎ2
ＬS ）が並列に変換されるから、次のようになる。 Ｙs ＝ｎ2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝ｎ2 Ｒs ＋ｊｎ2 （ωＬs −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、バラクタダイオード２の印加電圧を変えＣj を変え
るとωr は広帯域に同調できるとともに、Ｙs のコンダ
クタンス成分ｎ2 Ｒs はＣj に依らず共振回路のＱが一
定となるから、発振周波数による位相雑音の変化は少な
い。
果トランジスタ１のソース端子から同調回路側を見込む
アドミタンスＹs は、図１（ｂ）のようにインピーダン
ス変成器４（インピーダンス変成比ｎ）の作用でバラク
タダイオード２の接合容量（Ｃj ）と等価直列抵抗（Ｒ
s ）のインピーダンス反転インダクタンス（Ｃj ／ｎ
2 ）とコンダクタンス（ｎ2 Ｒs ）および直列インダク
タ（Ｌs ）のインピーダンス反転キャパシタンス（ｎ2
ＬS ）が並列に変換されるから、次のようになる。 Ｙs ＝ｎ2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝ｎ2 Ｒs ＋ｊｎ2 （ωＬs −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、バラクタダイオード２の印加電圧を変えＣj を変え
るとωr は広帯域に同調できるとともに、Ｙs のコンダ
クタンス成分ｎ2 Ｒs はＣj に依らず共振回路のＱが一
定となるから、発振周波数による位相雑音の変化は少な
い。
【００１２】なお図１（ａ）の上記実施例でインピーダ
ンス変成器４は図２（ａ）のように、所望発振周波数で
概９０度の電気長をもつ特性アドミタンスＹt の伝送線
路４ａで形成してもよい。伝送線路４ａと直列インダク
タ３は図２（ｂ）のように、基板１０１上に形成するマ
イクロストリップ線路１０２とワイア１０３で実現す
る。上記実施例では図２（ａ）のように、電界効果トラ
ンジスタ１のソース端子から同調回路側を見込むアドミ
タンスＹs1は、次のようになる。 Ｙs1＝（Ｙt ）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt ）2 Ｒs ＋ｊ（Ｙt ）2 （ωＬS −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、上記と同じにＣj を変えるとωr は広帯域に同調で
きるとともに、Ｙs1のコンダクタンス成分（Ｙt ） 2 Ｒ
s は発振周波数に依らず一定であり、発振周波数による
位相雑音の変化は少ない。
ンス変成器４は図２（ａ）のように、所望発振周波数で
概９０度の電気長をもつ特性アドミタンスＹt の伝送線
路４ａで形成してもよい。伝送線路４ａと直列インダク
タ３は図２（ｂ）のように、基板１０１上に形成するマ
イクロストリップ線路１０２とワイア１０３で実現す
る。上記実施例では図２（ａ）のように、電界効果トラ
ンジスタ１のソース端子から同調回路側を見込むアドミ
タンスＹs1は、次のようになる。 Ｙs1＝（Ｙt ）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt ）2 Ｒs ＋ｊ（Ｙt ）2 （ωＬS −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、上記と同じにＣj を変えるとωr は広帯域に同調で
きるとともに、Ｙs1のコンダクタンス成分（Ｙt ） 2 Ｒ
s は発振周波数に依らず一定であり、発振周波数による
位相雑音の変化は少ない。
【００１３】また図１（ａ）の上記実施例でインピーダ
ンス変成器４は図３（ａ）のように、所望発振周波数で
インピーダンス反転機能をもつ特性インピーダンスＺc
（インダクタンスＬと並列キャパシタンスＣのとき（Ｌ
／２Ｃ）1/2 ）の伝送線路に等価な集中定数回路４ｂで
形成してもよい。回路をより小型化できる。集中定数回
路４ｂは図３（ｂ）のように、ワイア１０３とチップコ
ンデンサ１０４で実現する。
ンス変成器４は図３（ａ）のように、所望発振周波数で
インピーダンス反転機能をもつ特性インピーダンスＺc
（インダクタンスＬと並列キャパシタンスＣのとき（Ｌ
／２Ｃ）1/2 ）の伝送線路に等価な集中定数回路４ｂで
形成してもよい。回路をより小型化できる。集中定数回
路４ｂは図３（ｂ）のように、ワイア１０３とチップコ
ンデンサ１０４で実現する。
【００１４】また図３（ａ）の上記実施例で集中定数回
路４ｂは図４のように、バラクタダイオードなどの可変
容量素子で可変キャパシタンスＣv を形成する集中定数
回路４ｃとし、外部制御電圧でＣv を変え当該インピー
ダンス変成比ｎを変えるようにしてもよい。同調回路側
と電界効果トランジスタ１間の結合度を変えられるか
ら、発振周波数による位相雑音の変化が少ない広帯域発
振ができる。
路４ｂは図４のように、バラクタダイオードなどの可変
容量素子で可変キャパシタンスＣv を形成する集中定数
回路４ｃとし、外部制御電圧でＣv を変え当該インピー
ダンス変成比ｎを変えるようにしてもよい。同調回路側
と電界効果トランジスタ１間の結合度を変えられるか
ら、発振周波数による位相雑音の変化が少ない広帯域発
振ができる。
【００１５】また図１（ａ）の上記実施例でインピーダ
ンス変成器４は図５のように、１／４波長結合線路４ｄ
で形成してもよい。マイクロ波帯で広帯域性をもつとと
もに阻止キャパシタ８を設ける必要がないから、部品点
数を低減できる。
ンス変成器４は図５のように、１／４波長結合線路４ｄ
で形成してもよい。マイクロ波帯で広帯域性をもつとと
もに阻止キャパシタ８を設ける必要がないから、部品点
数を低減できる。
【００１６】また図５の上記実施例で１／４波長結合線
路４ｄは、電界効果トランジスタ１と１／４波長結合線
路４ｄ間に仮定する節点から同調回路側と増幅回路側を
見込む反射係数Γt とΓa に対し、発振条件（｜Γt ・
Γa ｜≧１、∠（Γt ・Γa）＝２ｎπ、ｎ＝０、±
１、±２、…）を容易に満足する超伝導材料で実現して
もよい。多重反射による損失を低減し安定な発振ができ
る。
路４ｄは、電界効果トランジスタ１と１／４波長結合線
路４ｄ間に仮定する節点から同調回路側と増幅回路側を
見込む反射係数Γt とΓa に対し、発振条件（｜Γt ・
Γa ｜≧１、∠（Γt ・Γa）＝２ｎπ、ｎ＝０、±
１、±２、…）を容易に満足する超伝導材料で実現して
もよい。多重反射による損失を低減し安定な発振ができ
る。
【００１７】また図１（ａ）の上記実施例で直列共振回
路は図６（ａ）のように、互いに極性を逆にし直列接続
をするバラクタダイオード２−１と２−２および直列イ
ンダクタ３−１と３−２と３−３を組み合わせ構成して
もよい。バラクタダイオード２−１と２−２を共振素子
として使用するとき、当該ベースバンド雑音が当該非線
形性でアップコンバージョンされ生じる位相雑音を大き
く低減できる。バラクタダイオード２−１と２−２は図
６（ｂ）のように、基板１０１上に形成するパターン１
０６に取り付け、制御電圧供給線１０７に接続する。図
６（ｃ）のように、発振波による当該接合容量の時間的
変化を互いに逆とし相殺する。
路は図６（ａ）のように、互いに極性を逆にし直列接続
をするバラクタダイオード２−１と２−２および直列イ
ンダクタ３−１と３−２と３−３を組み合わせ構成して
もよい。バラクタダイオード２−１と２−２を共振素子
として使用するとき、当該ベースバンド雑音が当該非線
形性でアップコンバージョンされ生じる位相雑音を大き
く低減できる。バラクタダイオード２−１と２−２は図
６（ｂ）のように、基板１０１上に形成するパターン１
０６に取り付け、制御電圧供給線１０７に接続する。図
６（ｃ）のように、発振波による当該接合容量の時間的
変化を互いに逆とし相殺する。
【００１８】また図１（ａ）の上記実施例で直列共振回
路は図７（ａ）のように、抵抗器９（バラクタダイオー
ド２の等価直列抵抗Ｒs より十分大きな抵抗Ｒ1 をも
つ）を並列に挿入してもよい。また同調回路は図８
（ａ）のように、抵抗器１０を直列に挿入してもよい。
不要発振等を起こりにくくできる。上記実施例は図７
（ａ）と図８（ａ）のように所望周波数発振時、バラク
タダイオード２と直列インダクタ３は直列共振状態に近
いから、直列共振回路を見込むインピーダンスＺ1 はバ
ラクタダイオード２の等価直列抵抗Ｒs （１〜２Ω）を
介し短絡状態になり、Ｚ1 ≒Ｒs になる。図７（ａ）で
並列抵抗器１９を含み直列共振回路を見込むインピーダ
ンスＺ1 ´は、Ｚ1 ´＝Ｚ1 ・Ｒ1 ／（Ｚ1 ＋Ｒ1 ）≒
ＲS ・Ｒ1 ／（Ｒs ＋Ｒ1 ）＝Ｒs ／｛１＋（ＲS ／Ｒ
1 ）｝≒Ｒs （∵Ｚ1 ≒ＲS 、Ｒ1 ≫Ｒs ）になり、並
列抵抗器９の付加によるインピーダンス変化は無視で
き、所望発振周波数で直列共振回路のＱは低下しない。
一方図７（ｂ）のようにインピーダンスＺ1 とＺ1 ´を
スミスチャート表示すると、Ｚ1 とＺ1 ´の周波数に対
する軌跡を示す実線と破線が実軸に交差する点が直列共
振周波数になり、所望発振周波数以外ではＺ1 のリアク
タンス分がある程度大きな値になりＺ1 ≒Ｒs が成立し
ないから、回路損失の増加状態になり不要発振等が起こ
りにくくなる。また図８（ａ）で直列抵抗器１０を含み
同調回路を見込むインピーダンスＺ2 ´は、インピーダ
ンス変成器４の特性インピーダンスをＺ0 （数＋Ω）、
インピーダンス変成器４と直列共振回路を見込むインピ
ーダンスをＺ2とすればＺ2 ´＝Ｚ2 ＋Ｒ2 ≒Ｚ0 2／Ｚ1
＋Ｒ2 ≒Ｚ0 2／Ｒs ＋Ｒ2 ≒Ｚ0 2／Ｒ s （∵Ｚ1 ≒Ｒs
、Ｚ0 2／Ｒs ≫Ｒ2 ）になり直列抵抗器１０の付加に
よるインピーダンスの変化は無視でき、所望発振周波数
で同調回路のＱは低下しない。一方図８（ｂ）のように
インピーダンスＺ2 とＺ2 ´をスミスチャート表示する
と、Ｚ2 とＺ2 ´の周波数に対する軌跡を示す実線と破
線が実軸に交差する点が等価的に並列共振周波数にな
り、所望発振周波数以外ではＺ1 のリアクタンス分があ
る程度大きな値になりＺ1 ≒Ｒs が成立しないから、Ｒ
2 を付加する影響が現われ（Ｚ0 2／Ｒs のＲs が大きな
値となり）、回路損失の増加状態になり不要発振等が起
こりにくくなる。
路は図７（ａ）のように、抵抗器９（バラクタダイオー
ド２の等価直列抵抗Ｒs より十分大きな抵抗Ｒ1 をも
つ）を並列に挿入してもよい。また同調回路は図８
（ａ）のように、抵抗器１０を直列に挿入してもよい。
不要発振等を起こりにくくできる。上記実施例は図７
（ａ）と図８（ａ）のように所望周波数発振時、バラク
タダイオード２と直列インダクタ３は直列共振状態に近
いから、直列共振回路を見込むインピーダンスＺ1 はバ
ラクタダイオード２の等価直列抵抗Ｒs （１〜２Ω）を
介し短絡状態になり、Ｚ1 ≒Ｒs になる。図７（ａ）で
並列抵抗器１９を含み直列共振回路を見込むインピーダ
ンスＺ1 ´は、Ｚ1 ´＝Ｚ1 ・Ｒ1 ／（Ｚ1 ＋Ｒ1 ）≒
ＲS ・Ｒ1 ／（Ｒs ＋Ｒ1 ）＝Ｒs ／｛１＋（ＲS ／Ｒ
1 ）｝≒Ｒs （∵Ｚ1 ≒ＲS 、Ｒ1 ≫Ｒs ）になり、並
列抵抗器９の付加によるインピーダンス変化は無視で
き、所望発振周波数で直列共振回路のＱは低下しない。
一方図７（ｂ）のようにインピーダンスＺ1 とＺ1 ´を
スミスチャート表示すると、Ｚ1 とＺ1 ´の周波数に対
する軌跡を示す実線と破線が実軸に交差する点が直列共
振周波数になり、所望発振周波数以外ではＺ1 のリアク
タンス分がある程度大きな値になりＺ1 ≒Ｒs が成立し
ないから、回路損失の増加状態になり不要発振等が起こ
りにくくなる。また図８（ａ）で直列抵抗器１０を含み
同調回路を見込むインピーダンスＺ2 ´は、インピーダ
ンス変成器４の特性インピーダンスをＺ0 （数＋Ω）、
インピーダンス変成器４と直列共振回路を見込むインピ
ーダンスをＺ2とすればＺ2 ´＝Ｚ2 ＋Ｒ2 ≒Ｚ0 2／Ｚ1
＋Ｒ2 ≒Ｚ0 2／Ｒs ＋Ｒ2 ≒Ｚ0 2／Ｒ s （∵Ｚ1 ≒Ｒs
、Ｚ0 2／Ｒs ≫Ｒ2 ）になり直列抵抗器１０の付加に
よるインピーダンスの変化は無視でき、所望発振周波数
で同調回路のＱは低下しない。一方図８（ｂ）のように
インピーダンスＺ2 とＺ2 ´をスミスチャート表示する
と、Ｚ2 とＺ2 ´の周波数に対する軌跡を示す実線と破
線が実軸に交差する点が等価的に並列共振周波数にな
り、所望発振周波数以外ではＺ1 のリアクタンス分があ
る程度大きな値になりＺ1 ≒Ｒs が成立しないから、Ｒ
2 を付加する影響が現われ（Ｚ0 2／Ｒs のＲs が大きな
値となり）、回路損失の増加状態になり不要発振等が起
こりにくくなる。
【００１９】また図２（ａ）の上記実施例でインピーダ
ンス変成器４は図９のように、当該制御電圧を阻止する
キャパシタ８と１１を介しダイオードスイッチ１２で切
り換え、所望発振周波数で９０度に近い電気長をもつ方
を選択する２個の中心周波数の異なるインピーダンス変
成器４ｄ−１と４ｄ−２としてもよい。インピーダンス
反転帯域を拡大するから、インピーダンス変成器４自身
の周波数特性によるインピーダンス反転帯域の制限によ
る帯域両端における共振回路のＱの変化を小さくでき、
より広帯域な発振器を実現できる。
ンス変成器４は図９のように、当該制御電圧を阻止する
キャパシタ８と１１を介しダイオードスイッチ１２で切
り換え、所望発振周波数で９０度に近い電気長をもつ方
を選択する２個の中心周波数の異なるインピーダンス変
成器４ｄ−１と４ｄ−２としてもよい。インピーダンス
反転帯域を拡大するから、インピーダンス変成器４自身
の周波数特性によるインピーダンス反転帯域の制限によ
る帯域両端における共振回路のＱの変化を小さくでき、
より広帯域な発振器を実現できる。
【００２０】また図２（ａ）の上記実施例で図１０
（ａ）のように、電界効果トランジスタ１のソースとゲ
ート端子に対し、バラクタダイオード２ａと２ｂ、直列
インダクタ３ａと３ｂおよび特性アドミタンスＹt1とＹ
t2の伝送線路４ａ−１と４ａ−２から構成する同調回路
を接続してもよい。発振条件を満たす周波数帯域を広
げ、より広帯域な発振器を実現できる。上記実施例では
図１０（ａ）のように、電界効果トランジスタ１のソー
スとベース端子から同調回路側を見込むアドミタンスＹ
s2とＹg は、次のようになる。 Ｙs2＝（Ｙt1）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt1）2 Ｒs ＋ｊ（Ｙt1）2 （ωＬS −１／ωＣj ） Ｙg ＝（Ｙt2）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt2）2 Ｒs ＋ｊ（Ｙt1）2 （ωＬS −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、直列インダクタ３ａと３ｂの値を変えると、あるい
はバラクタダイオード２−１と２−２の印加電圧を変え
Ｃj1とＣj2を変えるとωr は広帯域に同調でき、Ｙs2と
Ｙg の一方が容量性、他方が誘導性になる範囲で発振周
波数を変えられる。図１０（ｂ）のようにたとえばＬs1
≠Ｌs2のとき、２つの同調回路の各共振角周波数ωr
（Ｙs2とＹg の虚数部Ｉm （Ｙs2）とＩm （Ｙg ）が０
になる角周波数）は、常にある間隔（たとえばＹs2が誘
導性でＹg が容量性になる周波数範囲）を置いて同調電
圧に応じ変わる。またＹs2とＹg のコンダクタンス成分
（Ｙt1）2 Ｒs と（Ｙt2）2 Ｒsは発振周波数に依らず
一定であり、発振周波数による位相雑音の変化は少な
い。Ｙs2とＹg の差を形成するには、パラメータのいず
れかを互いに他方と違うもの、たとえばＬs1≠Ｌs2、Ｃ
j1≠Ｃj2などとすればよい。
（ａ）のように、電界効果トランジスタ１のソースとゲ
ート端子に対し、バラクタダイオード２ａと２ｂ、直列
インダクタ３ａと３ｂおよび特性アドミタンスＹt1とＹ
t2の伝送線路４ａ−１と４ａ−２から構成する同調回路
を接続してもよい。発振条件を満たす周波数帯域を広
げ、より広帯域な発振器を実現できる。上記実施例では
図１０（ａ）のように、電界効果トランジスタ１のソー
スとベース端子から同調回路側を見込むアドミタンスＹ
s2とＹg は、次のようになる。 Ｙs2＝（Ｙt1）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt1）2 Ｒs ＋ｊ（Ｙt1）2 （ωＬS −１／ωＣj ） Ｙg ＝（Ｙt2）2 ・（Ｒs ＋１／ｊωＣj ＋ｊωＬs ） ＝（Ｙt2）2 Ｒs ＋ｊ（Ｙt1）2 （ωＬS −１／ωＣj ） 従って共振角周波数ωr ＝１／（Ｌs Ｃj ）1/2 とな
り、直列インダクタ３ａと３ｂの値を変えると、あるい
はバラクタダイオード２−１と２−２の印加電圧を変え
Ｃj1とＣj2を変えるとωr は広帯域に同調でき、Ｙs2と
Ｙg の一方が容量性、他方が誘導性になる範囲で発振周
波数を変えられる。図１０（ｂ）のようにたとえばＬs1
≠Ｌs2のとき、２つの同調回路の各共振角周波数ωr
（Ｙs2とＹg の虚数部Ｉm （Ｙs2）とＩm （Ｙg ）が０
になる角周波数）は、常にある間隔（たとえばＹs2が誘
導性でＹg が容量性になる周波数範囲）を置いて同調電
圧に応じ変わる。またＹs2とＹg のコンダクタンス成分
（Ｙt1）2 Ｒs と（Ｙt2）2 Ｒsは発振周波数に依らず
一定であり、発振周波数による位相雑音の変化は少な
い。Ｙs2とＹg の差を形成するには、パラメータのいず
れかを互いに他方と違うもの、たとえばＬs1≠Ｌs2、Ｃ
j1≠Ｃj2などとすればよい。
【００２１】また図１０（ａ）の上記実施例で伝送線路
４ａ−１と４ａ−２は図１１のように、所望発振周波数
でθ1 とθ2 （θ1 ≠θ2 ）の電気長をもつ特性アドミ
タンスＹt1とＹt2の伝送線路４ａ−３と４ａ−４を用い
てもよい。バラクタダイオード２ａと２ｂおよび直列イ
ンダクタ３ａと３ｂが同じでも伝送線路４ａ−３と４ａ
−４を介し見込むアドミタンスＹs3とＹg1を違えられる
から、構成上の利点が大きい。
４ａ−１と４ａ−２は図１１のように、所望発振周波数
でθ1 とθ2 （θ1 ≠θ2 ）の電気長をもつ特性アドミ
タンスＹt1とＹt2の伝送線路４ａ−３と４ａ−４を用い
てもよい。バラクタダイオード２ａと２ｂおよび直列イ
ンダクタ３ａと３ｂが同じでも伝送線路４ａ−３と４ａ
−４を介し見込むアドミタンスＹs3とＹg1を違えられる
から、構成上の利点が大きい。
【００２２】また図１０（ａ）の上記実施例で電界効果
トランジスタ１のソースとゲート端子に接続する各同調
回路は図１２のように、バラクタダイオード２ａと２ｂ
および直列インダクタ３ａと３ｂ間に直流阻止キャパシ
タ１３ａと１３ｂを挿入し、端子１５から供給する制御
電圧に対し高周波阻止インダクタ１４ａと１４ｂを介
し、一方は加算器１７で電圧源１６からの固定オフセッ
ト電圧を加え、他方はそのままバラクタダイオード２ａ
と２ｂに印加してもよい。同一制御電圧でバラクタダイ
オード２ａと２ｂの接合容量Ｃj1とＣj2に差をもたせ、
互いに他方と違うアドミタンスＹs4とＹg2が得られるか
ら、当該各同調回路は同じ構造でよく、構成上の利点が
大きい。
トランジスタ１のソースとゲート端子に接続する各同調
回路は図１２のように、バラクタダイオード２ａと２ｂ
および直列インダクタ３ａと３ｂ間に直流阻止キャパシ
タ１３ａと１３ｂを挿入し、端子１５から供給する制御
電圧に対し高周波阻止インダクタ１４ａと１４ｂを介
し、一方は加算器１７で電圧源１６からの固定オフセッ
ト電圧を加え、他方はそのままバラクタダイオード２ａ
と２ｂに印加してもよい。同一制御電圧でバラクタダイ
オード２ａと２ｂの接合容量Ｃj1とＣj2に差をもたせ、
互いに他方と違うアドミタンスＹs4とＹg2が得られるか
ら、当該各同調回路は同じ構造でよく、構成上の利点が
大きい。
【００２３】また図１（ａ）の上記実施例で帰還キャパ
シタ６は図１３のように、バラクタダイオード１８に代
えて負荷抵抗７に出力する発振電力の一部を入力側に帰
還してもよい。また当該発振電力は図１４のように、バ
ラクタダイオード１９による結合回路で負荷抵抗７に出
力してもよい。発振周波数が低域ならば大きく、高域な
らば小さくなるようにバラクタダイオード１８と１９の
接合容量を変化するから、発振周波数に対する入力帰還
量の周波数特性を補正でき、発振周波数に依らず一定の
入力帰還量を保ち発振器を安定に動作できる。また発振
周波数による負荷への結合量の周波数特性を補正でき、
発振器の出力レベルを発振周波数によらず一定に保て
る。
シタ６は図１３のように、バラクタダイオード１８に代
えて負荷抵抗７に出力する発振電力の一部を入力側に帰
還してもよい。また当該発振電力は図１４のように、バ
ラクタダイオード１９による結合回路で負荷抵抗７に出
力してもよい。発振周波数が低域ならば大きく、高域な
らば小さくなるようにバラクタダイオード１８と１９の
接合容量を変化するから、発振周波数に対する入力帰還
量の周波数特性を補正でき、発振周波数に依らず一定の
入力帰還量を保ち発振器を安定に動作できる。また発振
周波数による負荷への結合量の周波数特性を補正でき、
発振器の出力レベルを発振周波数によらず一定に保て
る。
【００２４】また上記実施例の電圧制御発振器で図１５
のように、発振素子の整合回路１０９や電界効果トラン
ジスタ１とバラクタダイオード２とに対し直流電圧を供
給するバイアス回路１１０を高インピーダンス線路で形
成する第１の基板１０８より薄い厚さか、大きい誘電率
の第２の基板１１１上に低インピーダンスのマイクロス
トリップ線路として所望発振周波数で概９０度の電気長
をもつインピーダンス変成器４を形成してもよい。バラ
クタダイオード２を電界効果トランジスタ１に密結合し
発振器を広帯域化できるとともに小型で変成化の大きい
インピーダンス変成器として形成できるから、広帯域か
つ小型の発振器を実現できる。
のように、発振素子の整合回路１０９や電界効果トラン
ジスタ１とバラクタダイオード２とに対し直流電圧を供
給するバイアス回路１１０を高インピーダンス線路で形
成する第１の基板１０８より薄い厚さか、大きい誘電率
の第２の基板１１１上に低インピーダンスのマイクロス
トリップ線路として所望発振周波数で概９０度の電気長
をもつインピーダンス変成器４を形成してもよい。バラ
クタダイオード２を電界効果トランジスタ１に密結合し
発振器を広帯域化できるとともに小型で変成化の大きい
インピーダンス変成器として形成できるから、広帯域か
つ小型の発振器を実現できる。
【００２５】また上記実施例に限らない電圧制御発振器
で図１６のように、発振素子の整合回路１０９等を形成
する第１の基板１０８より厚い厚さか小さい誘電率の第
２の基板１１３上にバラクタダイオード２の取付パター
ン１１４を形成してもよい。取付パターン１１４と地導
体間の浮遊容量Ｃa を低減するから、Ｃa による発振周
波数帯域の減少度合いが少ない発振器を実現できる。 Ｃa ＝ε0 εr Ｓ／ｄ ここにε0 とεr は真空と基板１１３の誘電率、Ｓは取
付パターンの面積、ｄは基板１１３の厚さを表す。以上
のようにこの実施例によれば、半導体発振素子と可変容
量素子を備える電圧制御発振器において、集積回路形成
時発振素子の整合回路等を形成する第１の基板と可変容
量素子の取付パターン等を形成する第２の基板との誘電
率または基板厚を違えることを特徴とする電圧制御発振
器を得ることもできる。
で図１６のように、発振素子の整合回路１０９等を形成
する第１の基板１０８より厚い厚さか小さい誘電率の第
２の基板１１３上にバラクタダイオード２の取付パター
ン１１４を形成してもよい。取付パターン１１４と地導
体間の浮遊容量Ｃa を低減するから、Ｃa による発振周
波数帯域の減少度合いが少ない発振器を実現できる。 Ｃa ＝ε0 εr Ｓ／ｄ ここにε0 とεr は真空と基板１１３の誘電率、Ｓは取
付パターンの面積、ｄは基板１１３の厚さを表す。以上
のようにこの実施例によれば、半導体発振素子と可変容
量素子を備える電圧制御発振器において、集積回路形成
時発振素子の整合回路等を形成する第１の基板と可変容
量素子の取付パターン等を形成する第２の基板との誘電
率または基板厚を違えることを特徴とする電圧制御発振
器を得ることもできる。
【００２６】また上記実施例に限らないマイクロ波回路
一般に適用する集積バイアス回路で図１７のように、発
振素子の整合回路１０９等を形成する第１の基板１０８
より厚い厚さか小さい誘電率の第２の基板１１３上にバ
イアス回路１１０の高インピーダンス線路をスパイラル
インダクタ１１５で形成してもよい。浮遊容量を低減す
るから、広帯域性を改善できる。
一般に適用する集積バイアス回路で図１７のように、発
振素子の整合回路１０９等を形成する第１の基板１０８
より厚い厚さか小さい誘電率の第２の基板１１３上にバ
イアス回路１１０の高インピーダンス線路をスパイラル
インダクタ１１５で形成してもよい。浮遊容量を低減す
るから、広帯域性を改善できる。
【００２７】また上記実施例で図１８のように、発振素
子の整合回路１０９等を形成する親基板１０８上に実装
する子基板１１３（親基板１０８より厚さが厚いか誘電
率が小さい必要は必ずしもない）上にバイアス回路１１
０を形成してもよい。また図１９（ａ）のようにベース
プレート１１７上に実装する基板１０８上に形成する発
振素子の整合回路１０９に対しベースプレート１１７上
に実装する中継用キャパシタ１１９を介し空中に張るワ
イア１１８で直接接続し給電するバイアス回路１１０と
してのインダクタとしてもよい。また図１９（ｂ）のよ
うにベースプレート１１７上に実装する基板１０８上に
設けるキリ穴１２０上方を経由しワイア１１８を空中に
張ってもよい。図１９（ａ）と図１９（ｂ）の場合の実
装断面を示す図２０（ａ）に対し、図２０（ｂ）のよう
にベースプレート１１７上に設ける段差の下段と上段に
基板１０８と中断用キャパシタ１１９を実装してもよ
い。また図２０（ｃ）のようにベースプレート１１７上
に実装する基板１０８上に設ける段差の下段と上段に発
振素子の整合回路１０９と中継用パターン１２１を形成
し、当該整合回路１０９に対し当該中継用パターン１２
１を介し当該ワイア１１８を空中に張ってもよい。また
図２０（ｄ）のようにベースプレート１１７上に実装す
る基板１０８上に形成する発振素子の整合回路１０９に
対し同じ基板１０８上に実装する中継用キャパシタ１１
９を介しワイア１１８を空中に張ってもよい。いずれも
対地容量を低減し広帯域性を改善できるとともにより実
装面積を小さくできる。
子の整合回路１０９等を形成する親基板１０８上に実装
する子基板１１３（親基板１０８より厚さが厚いか誘電
率が小さい必要は必ずしもない）上にバイアス回路１１
０を形成してもよい。また図１９（ａ）のようにベース
プレート１１７上に実装する基板１０８上に形成する発
振素子の整合回路１０９に対しベースプレート１１７上
に実装する中継用キャパシタ１１９を介し空中に張るワ
イア１１８で直接接続し給電するバイアス回路１１０と
してのインダクタとしてもよい。また図１９（ｂ）のよ
うにベースプレート１１７上に実装する基板１０８上に
設けるキリ穴１２０上方を経由しワイア１１８を空中に
張ってもよい。図１９（ａ）と図１９（ｂ）の場合の実
装断面を示す図２０（ａ）に対し、図２０（ｂ）のよう
にベースプレート１１７上に設ける段差の下段と上段に
基板１０８と中断用キャパシタ１１９を実装してもよ
い。また図２０（ｃ）のようにベースプレート１１７上
に実装する基板１０８上に設ける段差の下段と上段に発
振素子の整合回路１０９と中継用パターン１２１を形成
し、当該整合回路１０９に対し当該中継用パターン１２
１を介し当該ワイア１１８を空中に張ってもよい。また
図２０（ｄ）のようにベースプレート１１７上に実装す
る基板１０８上に形成する発振素子の整合回路１０９に
対し同じ基板１０８上に実装する中継用キャパシタ１１
９を介しワイア１１８を空中に張ってもよい。いずれも
対地容量を低減し広帯域性を改善できるとともにより実
装面積を小さくできる。
【００２８】また上記実施例に限らないマイクロ波一般
に適用する集積バイアス回路で図２１（ａ）のように、
基板１０８上に形成するマイクロストリップ線路１０９
−１から垂直上方の空中に張るワイア１１８で上方から
給電するバイアス回路１１０としてのインダクタとして
もよい。ワイア１１８の方向およびマイクロストリップ
線路１０９−１上の高周波電流Ｊと磁界Ｈの方向が直交
するから、高周波磁界Ｈで誘導するワイア１１８上の高
周波電流Ｊ´を極小にできる。さらにワイア１１８をマ
イクロストリップ線路１０９−１の幅方向中央で接続す
れば図２１（ｂ）のように、高周波電流密度が最小にで
きるから、ワイア１１８への高周波電流の漏れ込みを最
小にできる。
に適用する集積バイアス回路で図２１（ａ）のように、
基板１０８上に形成するマイクロストリップ線路１０９
−１から垂直上方の空中に張るワイア１１８で上方から
給電するバイアス回路１１０としてのインダクタとして
もよい。ワイア１１８の方向およびマイクロストリップ
線路１０９−１上の高周波電流Ｊと磁界Ｈの方向が直交
するから、高周波磁界Ｈで誘導するワイア１１８上の高
周波電流Ｊ´を極小にできる。さらにワイア１１８をマ
イクロストリップ線路１０９−１の幅方向中央で接続す
れば図２１（ｂ）のように、高周波電流密度が最小にで
きるから、ワイア１１８への高周波電流の漏れ込みを最
小にできる。
【００２９】また上記実施例で発振素子は電界効果トラ
ンジスタを適用する場合を説明したが、バイポーラトラ
ンジスタその他ガンダイオードやインパットダイオード
などの負性抵抗をもつダイオードでもよいのはいうまで
もない。
ンジスタを適用する場合を説明したが、バイポーラトラ
ンジスタその他ガンダイオードやインパットダイオード
などの負性抵抗をもつダイオードでもよいのはいうまで
もない。
【００３０】
【発明の効果】上記のようにこの発明によれば、安定で
広帯域性に優れかつ小型の集積バイアス回路を実現でき
る効果がある。
広帯域性に優れかつ小型の集積バイアス回路を実現でき
る効果がある。
【図１】 この発明を示す一実施例の電圧制御発振器の
構成図と当該同調回路側を見込むアドミタンスの等価回
路図。
構成図と当該同調回路側を見込むアドミタンスの等価回
路図。
【図２】 この発明を示す他の一実施例の構成図と実装
図。
図。
【図３】 この発明を示す他の一実施例の構成図と実装
図。
図。
【図４】 この発明を示す他の一実施例の構成図。
【図５】 この発明を示す他の一実施例の構成図。
【図６】 この発明を示す他の一実施例の構成図と実装
図と接合容量の時間に対する変化を説明する図。
図と接合容量の時間に対する変化を説明する図。
【図７】 この発明を示す他の一実施例の構成図と当該
直列共振回路側を見込むインピーダンスのスミスチャー
ト。
直列共振回路側を見込むインピーダンスのスミスチャー
ト。
【図８】 この発明を示す他の一実施例の構成図と当該
同調回路側を見込むインピーダンスのスミスチャート。
同調回路側を見込むインピーダンスのスミスチャート。
【図９】 この発明を示す他の一実施例の構成図。
【図１０】 この発明を示す他の一実施例の構成図と共
振角周波数の同調電圧に対する変化を説明する図。
振角周波数の同調電圧に対する変化を説明する図。
【図１１】 この発明を示す他の一実施例の構成図。
【図１２】 この発明を示す他の一実施例の構成図。
【図１３】 この発明を示す他の一実施例の構成図。
【図１４】 この発明を示す他の一実施例の構成図。
【図１５】 この発明を示す他の一実施例の実装図。
【図１６】 この発明を示す他の一実施例の実装図。
【図１７】 この発明を示す他の一実施例の実装図。
【図１８】 この発明を示す他の一実施例の実装図。
【図１９】 この発明を示す他の一実施例の実装図。
【図２０】 この発明を示す他の一実施例の実装断面
図。
図。
【図２１】 この発明を示す他の一実施例の実装図と高
周波電流密度の線路幅方向変化を説明する図。
周波電流密度の線路幅方向変化を説明する図。
【図２２】 従来例の電圧制御発振器の構成図と位相雑
音の周波数特性を説明する図。
音の周波数特性を説明する図。
【図２３】 他の従来例の構成図と当該同調回路側を見
込むアドミタンスの等価回路。
込むアドミタンスの等価回路。
【図２４】 他の従来例の実装図と浮遊容量を説明する
図。
図。
１ 電界効果トランジスタ、２、２−１、２−２、２
ａ、２ｂ バラクタダイオード、３、３−１、３−２、
３−３、３ａ、３ｂ 直列インダクタ、４ インピーダ
ンス変成器、４ａ、４ａ−１、４ａ−２ 伝送線路、４
ｂ、４ｃ 集中定数回路、４ｄ、４ｄ−１、４ｄ−２
１／４波長結合線路、５ 直列インダクタ、６ 帰還キ
ャパシタ、７ 負荷抵抗、８ 直流阻止キャパシタ、９
並列抵抗器、１０ 直列抵抗器、１１ 直流阻止キャ
パシタ、１２ ダイオードスイッチ、１３ａ、１３ｂ
直流阻止キャパシタ、１４ａ、１４ｂ 高周波阻止イン
ダクタ、１５ 制御電圧供給端子、１６ オフセット電
圧源、１７ 加算器、１８バラクタダイオード、１９
バラクタダイオード、１０１ 基板、１０２ マイクロ
ストリップ線路、１０３ ワイア、１０４ チップコン
デンサ、１０５ 基板、１０６ 取付パターン、１０７
制御電圧供給線、１０８ 第１の基板、１０９ 整合
回路、１０９−１ マイクロストリップ線路、１１０
バイアス回路、１１１ 第２の基板、１１２ ワイア、
１１３ 第２の基板、１１４ 取付パターン、１１５
スパイラルインダクタ、１１６ ワイア、１１７ ベー
スプレート、１１８ ワイア、１１９ 中継用キャパシ
タ、１２０ キリ穴、１２１中継用パターン。なお図
中、同一符号は同一または相当部分を示す。
ａ、２ｂ バラクタダイオード、３、３−１、３−２、
３−３、３ａ、３ｂ 直列インダクタ、４ インピーダ
ンス変成器、４ａ、４ａ−１、４ａ−２ 伝送線路、４
ｂ、４ｃ 集中定数回路、４ｄ、４ｄ−１、４ｄ−２
１／４波長結合線路、５ 直列インダクタ、６ 帰還キ
ャパシタ、７ 負荷抵抗、８ 直流阻止キャパシタ、９
並列抵抗器、１０ 直列抵抗器、１１ 直流阻止キャ
パシタ、１２ ダイオードスイッチ、１３ａ、１３ｂ
直流阻止キャパシタ、１４ａ、１４ｂ 高周波阻止イン
ダクタ、１５ 制御電圧供給端子、１６ オフセット電
圧源、１７ 加算器、１８バラクタダイオード、１９
バラクタダイオード、１０１ 基板、１０２ マイクロ
ストリップ線路、１０３ ワイア、１０４ チップコン
デンサ、１０５ 基板、１０６ 取付パターン、１０７
制御電圧供給線、１０８ 第１の基板、１０９ 整合
回路、１０９−１ マイクロストリップ線路、１１０
バイアス回路、１１１ 第２の基板、１１２ ワイア、
１１３ 第２の基板、１１４ 取付パターン、１１５
スパイラルインダクタ、１１６ ワイア、１１７ ベー
スプレート、１１８ ワイア、１１９ 中継用キャパシ
タ、１２０ キリ穴、１２１中継用パターン。なお図
中、同一符号は同一または相当部分を示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 伊東 健治
鎌倉市大船五丁目１番１号 三菱電機株式
会社電子システム研究所内
(72)発明者 飯田 明夫
鎌倉市大船五丁目１番１号 三菱電機株式
会社電子システム研究所内
Ｆターム(参考） 5J011 CA15
5J081 AA02 BB06 CC30 CC42 DD04
EE02 EE03 EE18 FF05 JJ01
JJ12 JJ13 JJ14 JJ27 KK02
KK09 KK22 LL01 MM01 MM08
Claims (8)
- 【請求項１】 マイクロ波回路一般に適用する集積バイ
アス回路において、集積回路形成時整合回路等を形成す
る第１の基板とスパイラルインダクタその他の高インピ
ーダンス線路のバイアス回路等を形成する第２の基板と
の誘電率または基板厚を違えることを特徴とする集積バ
イアス回路。 - 【請求項２】 集積回路形成時、第１の基板上に第２の
基板を実装することを特徴とする請求項１記載の集積バ
イアス回路。 - 【請求項３】 マイクロ波回路一般に適用する集積バイ
アス回路において、集積回路形成時ベースプレート上に
実装する基板上に形成する整合回路に対しベースプレー
ト上に実装する中継用キャパシタを介し、ワイアを空中
に張り直接接続し給電するインダクタを形成することを
特徴とする集積バイアス回路。 - 【請求項４】 集積回路形成時、基板上に設ける貫通穴
の上空を経由するように当該ワイアを空中に張ることを
特徴とする請求項３記載の集積バイアス回路。 - 【請求項５】 集積回路形成時、ベースプレート上に設
ける段差の下段と上段に当該基板と中継用キャパシタを
実装することを特徴とする請求項３記載の集積バイアス
回路。 - 【請求項６】 集積回路形成時、ベースプレート上に実
装する当該基板上に設ける段差の下段と上段に発振素子
の整合回路と中継用パターンを形成し、当該整合回路に
対し当該中継用パターンを介し当該ワイアを空中に張る
ことを特徴とする請求項３記載の集積バイアス回路。 - 【請求項７】 集積回路形成時、当該整合回路を形成す
る同じ基板上に実装する当該中継用キャパシタを介する
ことを特徴とする請求項３記載の集積バイアス回路。 - 【請求項８】 マイクロ波回路一般に適用する集積バイ
アス回路において、集積回路形成時基板上に形成する伝
送線路から垂直上方にワイアを空中に張り上方から給電
するインダクタを形成することを特徴とする集積バイア
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004018A JP2003264401A (ja) | 2003-01-10 | 2003-01-10 | 集積バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004018A JP2003264401A (ja) | 2003-01-10 | 2003-01-10 | 集積バイアス回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14304695A Division JP3435901B2 (ja) | 1995-06-09 | 1995-06-09 | 電圧制御発振器と集積バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264401A true JP2003264401A (ja) | 2003-09-19 |
Family
ID=29208328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003004018A Abandoned JP2003264401A (ja) | 2003-01-10 | 2003-01-10 | 集積バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003264401A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527950A (ja) * | 2004-11-30 | 2008-07-24 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 適応多入出力（ｍｉｍｏ）無線通信システムのための方法と装置 |
-
2003
- 2003-01-10 JP JP2003004018A patent/JP2003264401A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527950A (ja) * | 2004-11-30 | 2008-07-24 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 適応多入出力（ｍｉｍｏ）無線通信システムのための方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064323B1 (en) | An electronic circuit, such as an electronically tunable oscillator circuit, including an lc resonant circuit | |
| US6249191B1 (en) | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods | |
| JP3435901B2 (ja) | 電圧制御発振器と集積バイアス回路 | |
| US6580331B2 (en) | Voltage controlled oscillator for oscillating signals with high C/N ratio | |
| US6714086B1 (en) | Symmetric oscillators | |
| US20070057741A1 (en) | Method and apparatus for effecting high-frequency amplification or oscillation | |
| US7068115B2 (en) | Monolithic microwave integrated circuit voltage controlled coupled feedback oscillator | |
| KR20010106454A (ko) | 마이크로파 증폭기 | |
| Wanner et al. | A fully integrated 70 GHz SiGe low phase noise push-push oscillator | |
| JP3863753B2 (ja) | 電圧制御型発振器および通信装置 | |
| JP2003264401A (ja) | 集積バイアス回路 | |
| US8031018B2 (en) | Oscillator with coupled amplifier | |
| JP3201947B2 (ja) | 高周波発振器 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| JP2002217727A (ja) | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 | |
| US8547181B2 (en) | Oscillator with ohmically adjustable oscillation frequency | |
| US7088194B2 (en) | Semiconductor integrated circuit device | |
| JP2972014B2 (ja) | 電圧制御発振器および同調回路 | |
| JP2002335109A (ja) | 共振器 | |
| JP2002185251A (ja) | プッシュプッシュ発振器 | |
| JP2004015203A (ja) | 半導体集積回路装置 | |
| JPH104315A (ja) | 高周波発振回路 | |
| KR100638642B1 (ko) | 결합전송선로를 이용한 유전체 공진기 | |
| JP2002171130A (ja) | 電圧制御発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040625 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050805 |