JP2003243780A - 配線基板及びそれを用いた電子装置 - Google Patents

配線基板及びそれを用いた電子装置

Info

Publication number
JP2003243780A
JP2003243780A JP2002040957A JP2002040957A JP2003243780A JP 2003243780 A JP2003243780 A JP 2003243780A JP 2002040957 A JP2002040957 A JP 2002040957A JP 2002040957 A JP2002040957 A JP 2002040957A JP 2003243780 A JP2003243780 A JP 2003243780A
Authority
JP
Japan
Prior art keywords
wiring board
pattern
wiring
connector
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002040957A
Other languages
English (en)
Other versions
JP2003243780A5 (ja
Inventor
Minoru Shinohara
稔 篠原
Norio Hatakeyama
法雄 畠山
Yuichiro Yamada
有一郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd, Renesas Eastern Japan Semiconductor Inc filed Critical Hitachi Ltd
Priority to JP2002040957A priority Critical patent/JP2003243780A/ja
Publication of JP2003243780A publication Critical patent/JP2003243780A/ja
Publication of JP2003243780A5 publication Critical patent/JP2003243780A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 基板の変形に起因する不良の発生を防止する
ことが可能な技術を提供する。 【解決手段】 絶縁性基体の両面に金属膜の配線を形成
した配線基板において、前記夫々の面に形成される配線
の合計面積を近似させる。また、絶縁性基体の両面に配
線を形成し、一方の面にコネクタを取り付けるコネクタ
接続領域が設けられている配線基板において、前記コネ
クタ接続領域に対応する他方の面にレジストを形成しな
い。こうした構成によれば、配線基板の変形を低減する
ことができるので、加熱状態における基板の平坦性を維
持することができる。このため、表面実装型デバイスの
リードが浮いた状態となるのを防止し、リードと配線基
板との接続不良を防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板及びそれ
を用いた電子装置に関し、特に、配線基板の変形の防止
に適用して有効な技術に関するものである。
【0002】
【従来の技術】メモリチップ或いはコントロールチップ
等の半導体装置は、絶縁性の基体に金属膜の配線を形成
した配線基板に実装されて、電子装置を形成している。
配線基板を用いた電子装置の一例として、軽量小型の記
憶装置として用いられているメモリカードがある。
【0003】こうしたメモリカードの一種であるコンパ
クトフラッシュ(登録商標)カードでは、メモリチップ
及びコントロールチップ等を搭載した配線基板をケース
に収容し、配線基板に実装したコネクタがケースの一辺
から露出する構成となっており、使用状態ではコネクタ
を介してメモリカードが他の回路と接続されて、電源の
供給を受けて他の回路とのデータ信号の入出力が行なわ
れる。
【0004】コンパクトフラッシュカードに用いられる
配線基板では、ガラスエポキシを用いた絶縁性の板状基
体の両面に銅箔を用いた配線パターンを形成してある。
この配線パターンは全面に形成した金属膜である銅箔を
エッチングによって選択的に除去してパターン形成を行
なう。パターン形成では、メモリチップ及びコントロー
ルチップ等が取り付けられる基体の一方の面にデータ入
出力等の信号線に用いられる信号パターンを形成し、他
方の面に電源電圧及び接地電位と接続し回路に電源を供
給する電源線に用いられる電源パターンを形成してあ
る。
【0005】
【発明が解決しようとする課題】基板に半導体装置等を
実装する際に、基板に形成されたハンダを溶融させるた
めに加熱をするリフローが行なわれ、この加熱によって
配線基板が変形することがある。こうした変形として、
常温では平坦であった基板が加熱によって湾曲する反り
と呼ばれる変形が生じる場合がある。
【0006】基板の変形が生じ湾曲した状態では、基板
の平坦性が失われることから、搭載するQFP(Quad Fl
at Package)型、TSOP(Thin Small Out-line Packag
e)型等の表面実装型半導体装置或いは表面実装型(SM
D:Surface Mount Device)のコネクタ等のリードが、
部分的に配線パターンから離れてしまう所謂浮いた状態
となり、基板との接続が不完全或いは接続が行なわれな
い接続不良が発生する。
【0007】こうした接続不良は、常温に戻ることによ
って基板の変形も元に戻るために、常温状態では目視等
による外観検査によって不良を発見することが難しく、
不良を発見するためには回路の動作試験等を行なわなけ
ればならなくなる。
【0008】本発明の課題は、これらの問題点を解決
し、基板の変形に起因する不良の発生を防止することが
可能な技術を提供することにある。本発明の前記ならび
にその他の課題と新規な特徴は、本明細書の記述及び添
付図面によって明らかになるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。絶縁性基体の両面に金属膜の配線
を形成した配線基板において、前記夫々の面に形成され
る配線の合計面積を近似させる。
【0010】また、絶縁性基体の一方の面に銅箔を用い
た信号パターンを形成し、他方の面に銅箔を用いた電源
パターンを形成した配線基板において、前記電源パター
ンの残銅率と信号パターンの残銅率との相違を10%以
内とする。
【0011】また、絶縁性基体の両面に配線を形成し、
一方の面にコネクタを取り付けるコネクタ接続領域が設
けられている配線基板において、前記コネクタ接続領域
に対応する他方の面にレジストを形成しない。
【0012】また、絶縁性基体の一方の面に銅箔を用い
た信号パターンを形成し、他方の面に銅箔を用いた電源
パターンを形成した配線基板を用いた電子装置におい
て、前記電源パターンの残銅率と信号パターンの残銅率
との相違を10%以内とする。
【0013】また、絶縁性基体の両面に配線を形成した
配線基板の一方の面に設けられているコネクタ接続領域
にコネクタが取り付けられる電子装置において、前記コ
ネクタ接続領域に対応する配線基板の他方の面にレジス
トを形成しない。
【0014】上述した本発明によれば、配線基板の変形
を低減することができるので、加熱状態における基板の
平坦性を維持することができる。このため、表面実装型
デバイスのリードが浮いた状態となるのを防止し、リー
ドと配線基板との接続不良を防止することができる。
【0015】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【0016】
【発明の実施の形態】図1は、本発明の一実施の形態で
あるコンパクトフラッシュカードに用いられる配線基板
の信号パターン面を示す平面図であり、図2は、その電
源パターン面を示す平面図である。比較のために、図3
に従来のコンパクトフラッシュカードに用いられていた
配線基板の信号パターン面を、図4にその電源パターン
面を示す。
【0017】本実施の形態のコンパクトフラッシュカー
ドに用いられる配線基板では、ガラスエポキシを用いた
絶縁性の板状基体1の両面に銅箔を用いた配線パターン
2が形成してある。この配線パターンは全面に形成した
金属膜である銅箔をエッチングによって選択的に除去し
てパターン形成を行なう。パターン形成では、メモリチ
ップ及びコントロールチップ等の各種素子が実装される
基体1の一方の面にデータ入出力等の信号線に用いられ
る信号パターン2aを形成し、他方の面に電源電圧及び
接地電位と接続し回路に電源を供給する電源線に用いら
れる電源パターン2bを形成してある。
【0018】信号パターン2aでは、搭載される各素子
相互の接続或いは各素子と同一面に取り付けられるコネ
クタ3との接続を行なう配線が形成されており、全面に
形成された銅箔の内で配線パターンとして残存している
割合、即ち配線基板全体の面積に対する信号パターン2
aとして残された銅箔の面積の比率である残銅率が3
5.81%であった。
【0019】これに対して、従来の配線基板の電源パタ
ーン2bでは、電気的な分離に必要な領域のみを除去
し、実際に配線として機能する領域以外にも極力銅箔を
残して面状にパターンを形成し、電源の強化或いはイン
ダクタンスの低下を図るプレーン化が行なわれているた
めに、電源パターン2bの残銅率は97%〜98%であ
った。
【0020】配線を構成する銅と基体1を構成する絶縁
体とは熱膨張係数が相違する。このため温度が上昇する
と配線パターンと基体1との間に熱応力が生じるが、信
号パターン2aの形成されている一方の面と電源パター
ン2bの形成されている他方の面との残銅率が異なる場
合には、図5の(a)に示すように、残銅率が高い電源
パターン2bの熱応力が信号パターン2aの熱応力より
も大きくなるために、電源パターン2b側に凹状に変形
する−側の反りが発生する。
【0021】配線基板が一定の比率で変形をする場合に
は、配線基板の変形による反り量は長さに比例して大き
くなる。従って、接続部分が長い部品ほど基板変形の影
響が大きくなり、そのリードが基板に形成された配線か
ら離れることになる。
【0022】コンパクトフラッシュカードでは、メモリ
チップ、コントローラチップ及びコネクタ3が配線基板
に接続されているが、この中ではコネクタ3の接続部分
が最も長く、略配線基板の幅に近い長さになる。即ち、
図5の(b)に示すように、前述した−側の反りによっ
て、コネクタ3の両端が基板に接した状態では中央部分
が配線基板から離れて浮いた状態となる。
【0023】このような変形を防止するために、本実施
の形態の配線基板では、従来はプレーン化されていた電
源パターン2bをパターン化することによって、図2に
示すように残銅率を30.25%として、電源パターン
2bの残銅率と信号パターン2aの残銅率との差を10
%以内に合せ込んである。
【0024】図6は、従来の鉛を含むハンダの融点であ
る180℃と、鉛フリーハンダの融点である220℃
と、加熱の最高温度である240℃とについて本実施の
形態の配線基板(a)と従来の配線基板(b)とについ
て、その温度変化による反り量を測定し、基板温度と配
線基板の反り量との関係を示すグラフである。本実施の
形態の配線基板では従来のハンダを採用した場合に反り
量が35μmであるのに対して従来の配線基板では12
0μmの反り量になる。
【0025】近年、環境汚染を防止するために鉛を含ま
ない鉛フリーのハンダへの転換が進められており、鉛フ
リーハンダでは従来の鉛を含むハンダよりも融点が高く
なり、それにつれて配線基板の反り量も増加する。本実
施の形態の配線基板では、鉛フリーハンダを採用した場
合であっても、反り量が60μmであるのに対して従来
の配線基板では170μmの反り量になり、本実施の形
態の配線基板では鉛フリーハンダに対応することが可能
である。
【0026】コネクタ3のピン相互の平坦性であるコー
プラナリティの許容範囲は、塗布するハンダの厚さによ
って異なるが、本実施の形態の配線基板ではハンダの厚
さが160μmであり、コネクタ3のリードがばらつき
公差70μm以内になっている。従ってリードの接続不
良を防止するためには、ハンダの厚さからリードのバラ
ツキ公差を引いた90μm以下に基板の反りを抑えるこ
とが必要である。
【0027】電源パターン2bの残銅率と信号パターン
2aの残銅率との差と反り量とはほぼ比例するものと考
えられ、図7に示すのは残銅率の差と反り量との関係を
示すグラフであり、このグラフから残銅率の差を10%
以内にすれば、反り量を90μm以下とすることができ
るのが解る。
【0028】また、配線基板では、形成された配線パタ
ーンを保護・絶縁するために、メモリチップ、コントロ
ールチップ或いはコネクタ3の接続領域を除く略全面を
レジストで被覆してあるが、配線パターンの合せこみに
加えて、本実施の形態では配線を被覆するレジストにつ
いても合せこみを行なう。
【0029】図8は、本発明の一実施の形態であるコン
パクトフラッシュカードに用いられる配線基板の信号パ
ターン面のレジストパターンを示す平面図であり、図9
は、その電源パターン面のレジストパターンを示す平面
図である。比較のために、図10に従来のコンパクトフ
ラッシュカードに用いられていた配線基板の信号パター
ン面のレジストパターンを、図11にその電源パターン
面のレジストパターンを示す。
【0030】レジストには紫外線硬化型のものを用いて
いるために、紫外線が基板を透過してしまう。紫外線の
透過を防止するためには、基板の材料に紫外線遮蔽材を
混入する必要があり、この紫外線遮蔽材は熱的挙動が不
安定であり基板変形の要因となるため、現状では採用が
難しい。
【0031】このため、従来の配線基板では電源パター
ン2b側ではレジストが略全面に形成されているが、本
実施の形態の配線基板では信号パターン2a側のコネク
タ3接続領域に合せて電源パターン2b側の該当部分に
はレジストを形成しない。反りの影響が最も顕著に現れ
るコネクタ3接続領域にてレジストを表裏合せ込むこと
によって、レジストの熱挙動による配線基板の反りを防
止することができるので、配線基板の熱による変形を更
に低減することが可能になる。
【0032】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【0033】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)本発明によれば、配線基板の変形による反りを低
減することができるという効果がある。 (2)本発明によれば、上記効果(1)により、加熱状
態における基板の平坦性を維持することができるという
効果がある。 (3)本発明によれば、上記効果(2)により、表面実
装型デバイスのリードが浮いた状態となるのを防止する
ことができるという効果がある。 (4)本発明によれば、上記効果(3)により、リード
と配線基板との接続不良を防止することができるという
効果がある。 (5)本発明によれば、上記効果(2)により、加熱温
度が高くなる鉛フリーハンダの採用が容易となるという
効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるコンパクトフラッ
シュカードに用いられる配線基板の信号パターン面の配
線パターンを示す平面図である。
【図2】本発明の一実施の形態であるコンパクトフラッ
シュカードに用いられる配線基板の電源パターン面の配
線パターンを示す平面図である。
【図3】従来のコンパクトフラッシュカードに用いられ
る配線基板の信号パターン面の配線パターンを示す平面
図電源パターン面を示す平面図である。
【図4】従来のコンパクトフラッシュカードに用いられ
る配線基板の電源パターン面の配線パターンを示す平面
図である。
【図5】加熱時の基板変形状態を説明する斜視図及び側
面図である。
【図6】基板温度と基板の反り量との関係を示すグラフ
である。
【図7】残銅率の差と基板の反り量との関係を示すグラ
フである。
【図8】本発明の一実施の形態であるコンパクトフラッ
シュカードに用いられる配線基板の信号パターン面のレ
ジストパターンを示す平面図である。
【図9】本発明の一実施の形態であるコンパクトフラッ
シュカードに用いられる配線基板の電源パターン面のレ
ジストパターンを示す平面図である。
【図10】従来のコンパクトフラッシュカードに用いら
れる配線基板の信号パターン面のレジストパターンを示
す平面図電源パターン面を示す平面図である。
【図11】従来のコンパクトフラッシュカードに用いら
れる配線基板の電源パターン面のレジストパターンを示
す平面図である。
【符号の説明】
1…基体、2a…信号パターン、2b…電源パターン、
3…コネクタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 稔 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内 (72)発明者 畠山 法雄 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 山田 有一郎 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5B035 AA07 BA03 BB09 CA01 5E338 AA02 AA16 BB04 BB13 BB25 BB63 BB72 BB75 CC01 CC04 CC06 CD23 CD32 EE28

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基体の両面に金属膜の配線を形成
    した配線基板において、前記夫々の面に形成される配線
    の合計面積を近似させたことを特徴とする配線基板。
  2. 【請求項2】 絶縁性基体の一方の面に銅箔を用いた信
    号パターンを形成し、他方の面に銅箔を用いた電源パタ
    ーンを形成した配線基板において、前記電源パターンの
    残銅率と信号パターンの残銅率との相違を10%以内と
    したことを特徴とする配線基板。
  3. 【請求項3】 絶縁性基体の両面に配線を形成し、一方
    の面にコネクタを取り付けるコネクタ接続領域が設けら
    れている配線基板において、前記コネクタ接続領域に対
    応する他方の面にレジストを形成しないことを特徴とす
    る配線基板。
  4. 【請求項4】 絶縁性基体の一方の面に銅箔を用いた信
    号パターンを形成し、他方の面に銅箔を用いた電源パタ
    ーンを形成した配線基板を用いた電子装置において、前
    記電源パターンの残銅率と信号パターンの残銅率との相
    違を10%以内とすることを特徴とする電子装置。
  5. 【請求項5】 絶縁性基体の両面に配線を形成した配線
    基板の一方の面に設けられているコネクタ接続領域にコ
    ネクタが取り付けられる電子装置において、前記コネク
    タ接続領域に対応する配線基板の他方の面にレジストが
    形成されていないことを特徴とする電子装置。
JP2002040957A 2002-02-19 2002-02-19 配線基板及びそれを用いた電子装置 Pending JP2003243780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040957A JP2003243780A (ja) 2002-02-19 2002-02-19 配線基板及びそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002040957A JP2003243780A (ja) 2002-02-19 2002-02-19 配線基板及びそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2003243780A true JP2003243780A (ja) 2003-08-29
JP2003243780A5 JP2003243780A5 (ja) 2005-08-25

Family

ID=27781488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040957A Pending JP2003243780A (ja) 2002-02-19 2002-02-19 配線基板及びそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2003243780A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106851982A (zh) * 2017-03-21 2017-06-13 深圳华麟电路技术有限公司 一体式双摄像头电路基板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106851982A (zh) * 2017-03-21 2017-06-13 深圳华麟电路技术有限公司 一体式双摄像头电路基板及其制作方法

Similar Documents

Publication Publication Date Title
USRE36469E (en) Packaging for semiconductor logic devices
US5138434A (en) Packaging for semiconductor logic devices
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
US5877548A (en) Terminal configuration in semiconductor IC device
JPS6231836B2 (ja)
US6201193B1 (en) Printed circuit board having a positioning marks for mounting at least one electronic part
JP2003188565A (ja) 表面実装用電子部品の放熱構造
JP2881029B2 (ja) プリント配線板
JPH1167947A (ja) ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JP2003243780A (ja) 配線基板及びそれを用いた電子装置
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US5374848A (en) Thermal stress resistant semiconductor device mounting arrangement
JPH0338737B2 (ja)
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
JP3311675B2 (ja) フィルムキャリアテープ
JPH0613523A (ja) 半導体電子部品
JP2703861B2 (ja) 耐ストレスチップ部品及びその実装方法
CN220475996U (zh) 一种核心电路板
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
JP3012948U (ja) Bga電子部品
JPH06152114A (ja) 電気回路配線基板及びその製造方法並びに電気回路装置
JPH0548231A (ja) 密度の異なる回路基板の実装構造
JPH04180211A (ja) コンデンサ
KR100639947B1 (ko) 인쇄회로기판과 그 제조 방법
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220