CN220475996U - 一种核心电路板 - Google Patents
一种核心电路板 Download PDFInfo
- Publication number
- CN220475996U CN220475996U CN202322019199.XU CN202322019199U CN220475996U CN 220475996 U CN220475996 U CN 220475996U CN 202322019199 U CN202322019199 U CN 202322019199U CN 220475996 U CN220475996 U CN 220475996U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- core
- board body
- cpu chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000306 component Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
本实用新型提出了一种核心电路板,包括电路板本体和CPU芯片，电路板本体上设有核心封装区域，CPU芯片封装在核心封装区域内，电路板本体上设有走线连接结构，CPU芯片通过走线连接结构与电路板本体连接。本实用新型通过直接封装CPU芯片在PCB电路板上，避免了CPU封装和连接的额外成本和复杂性，能够实现更高的集成度和更好的散热性能，同时也减少了组装和连接成本，提高了系统稳定和可靠性。
Description
技术领域
本实用新型涉及集成电路技术领域，更具体的说是涉及一种核心电路板。
背景技术
PCB板，即印刷电路板。它是电子电路中的一种基础构件，通常由绝缘性材料制成，用于支持和连接电子元件(如芯片、电阻、电容、电感…等)以及导电电路。PCB电路板通过印刷和刻蚀等工艺来制造电路连接线路和元器件安装区域，从而实现电子设备的各种功能。
CPU是计算机的主要处理器件，通常被称为中央处理器。它是计算机中的核心部件，由许多微处理器单元和控制电路组成，它们被集成在一个单一芯片上，用于执行各种计算和控制任务。
当前，在整机组装过程中，CPU的安装方式普通采用通过主板的安装结构件固定在Socket里面，使CPU栅格管脚与Socket里面针脚接触。采用此种安装方式存在以下问题：
首先，个别型号的CPU的Socket及安装结构件尺寸太大，占用了主板太多面积，导致主板无法集中更多的功能。其次，安装时需要手动进行插接安装，存在稳定性的缺陷，且抗震性不足；安装完成后，个别引脚会裸露在外面，直接与空气接触，易于氧化，影响设备的稳定性。最后，由于安装结构件较大，CPU安装完成后还会影响设备的整体散热性能。
实用新型内容
针对现有技术中存在的问题，本实用新型的目的在于提供一种核心电路板，通过在板体上直接封装CPU芯片，从而减少了组装和连接的成本，提高了系统性能和可靠性。
本实用新型为实现上述目的，通过以下技术方案实现：
一种核心电路板，包括电路板本体和CPU芯片，电路板本体上设有核心封装区域，CPU芯片封装在核心封装区域内，电路板本体上设有走线连接结构，CPU芯片通过走线连接结构与电路板本体连接。本实用新型直接封装CPU芯片在PCB电路板上，避免了CPU封装和连接的额外成本和复杂性，能够实现更高的集成度和更好的散热性能，同时也减少了组装和连接成本，提高了系统稳定和可靠性。
进一步，走线连接结构包括多个走线结合点，走线结合点焊接在电路板本体上，走线结合点通过第一引线与CPU芯片连接，走线结合点通过第二引线与电路板本体连接。
进一步，走线结合点通过封装金线与CPU芯片连接。
进一步，走线结合点通过铜引线与电路板本体连接。
进一步，走线连接结构包括N个走线结合点，N≥3。
进一步，CPU芯片通过金属封装体封装在核心封装区域内。
进一步，CPU芯片通过陶瓷封装体封装在核心封装区域内。
进一步，核心封装区域内设有用于为CPU芯片散热的金属导热层。
进一步，电路板本体为矩形电路板，电路板本体的长度为尺寸为150mm，电路板本体的宽度为90mm。
进一步，电路板本体的表面设有电气导体和蚀刻电路层。
对比现有技术，本实用新型有益效果在于：本实用新型公开了一种核心电路板，在电路板本体上实现了CPU芯片的直接封装，具体通过在PCB电路板上添加或嵌入金属或陶瓷封装材料，将CPU芯片直接固定在电路板上，并将其与电路板上的电气连接器相连，从而避免了CPU封装和连接的额外成本和复杂性。
本实用新型使用标准的PCB制造工艺来制造该电路板。该工艺包括在电路板表面涂覆电气导体、蚀刻电路图案等步骤。使用标准的PCB制造工艺，可以实现更高的集成度和更好的散热性能，同时也减少了组装和连接成本，提高了系统稳定和可靠性。
由此可见，本实用新型与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1是本实用新型具体实施方式的结构示意图。
在附图中，各附图标记表示：
1.电路板本体；2.CPU芯片；3.核心封装区域；4.走线结合点；5.封装金线；6.铜引线。
具体实施方式
下面结合附图对本实用新型的具体实施方式做出说明。
如图1所示的一种核心电路板，包括电路板本体1和CPU芯片2，电路板本体1为矩形电路板，电路板本体1的长度为尺寸为150mm，电路板本体的宽度为90mm。电路板本体表面涂覆有电气导体，电路板本体表面蚀刻有电路图案。
电路板本体1上设有核心封装区域3，CPU芯片2通过在电路板本体1上添加或嵌入金属或陶瓷封装材料封装在核心封装区域3内，核心封装区域3内设有用于为CPU芯片2散热的金属导热层。电路板本体1上设有走线连接结构，CPU芯片2通过走线连接结构与电路板本体1连接。
走线连接结构包括至少三个走线结合点4，走线结合点4焊接在电路板本体1上，走线结合点4通过封装金线5与CPU芯片2连接，走线结合点通过铜引线6与电路板本体1连接。
由此可见，本实用新型采用了直接将CPU芯片封装在PCB电路板上的方式，避免了CPU封装和连接的额外成本和复杂性。在PCB电路板上添加或嵌入金属或陶瓷封装材料，将CPU芯片直接固定在电路板上，并将其与电路板上的电气连接器相连。使用标准的PCB制造工艺，可以实现更高的集成度和更好的散热性能，同时也减少了组装和连接成本，提高了系统稳定和可靠性。
结合附图和具体实施例，对本实用新型作进一步说明。应理解，这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所限定的范围。
Claims (10)
1.一种核心电路板，其特征在于，包括电路板本体和CPU芯片，电路板本体上设有核心封装区域，CPU芯片封装在核心封装区域内，电路板本体上设有走线连接结构，CPU芯片通过走线连接结构与电路板本体连接。
2.根据权利要求1所述的核心电路板，其特征在于：所述走线连接结构包括多个走线结合点，走线结合点焊接在电路板本体上，走线结合点通过第一引线与CPU芯片连接，走线结合点通过第二引线与电路板本体连接。
3.根据权利要求2所述的核心电路板，其特征在于：所述走线结合点通过封装金线与CPU芯片连接。
4.根据权利要求2所述的核心电路板，其特征在于：所述走线结合点通过铜引线与电路板本体连接。
5.根据权利要求2所述的核心电路板，其特征在于：所述走线连接结构包括N个走线结合点，N≥3。
6.根据权利要求1所述的核心电路板，其特征在于：所述CPU芯片通过金属封装体封装在核心封装区域内。
7.根据权利要求1所述的核心电路板，其特征在于：所述CPU芯片通过陶瓷封装体封装在核心封装区域内。
8.根据权利要求1所述的核心电路板，其特征在于：所述核心封装区域内设有用于为CPU芯片散热的金属导热层。
9.根据权利要求1所述的核心电路板，其特征在于：所述电路板本体为矩形电路板，电路板本体的长度为尺寸为150mm，电路板本体的宽度为90mm。
10.根据权利要求1所述的核心电路板，其特征在于：所述电路板本体的表面设有电气导体和蚀刻电路层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322019199.XU CN220475996U (zh) | 2023-07-28 | 2023-07-28 | 一种核心电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322019199.XU CN220475996U (zh) | 2023-07-28 | 2023-07-28 | 一种核心电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220475996U true CN220475996U (zh) | 2024-02-09 |
Family
ID=89778566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322019199.XU Active CN220475996U (zh) | 2023-07-28 | 2023-07-28 | 一种核心电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220475996U (zh) |
-
2023
- 2023-07-28 CN CN202322019199.XU patent/CN220475996U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8618641B2 (en) | Leadframe-based semiconductor package | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| CN101350318B (zh) | 电子封装及电子装置 | |
| CN102468249A (zh) | 功率封装模块及制造该功率封装模块的方法 | |
| US20040262737A1 (en) | Semiconductor module | |
| US6320249B1 (en) | Multiple line grids incorporating therein circuit elements | |
| US6362438B1 (en) | Enhanced plated-through hole and via contact design | |
| CN220475996U (zh) | 一种核心电路板 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| KR100201383B1 (ko) | 인터페이스 조립체를 구비한 유에프비지에이 패키지 | |
| US5374848A (en) | Thermal stress resistant semiconductor device mounting arrangement | |
| CA2327796A1 (en) | Support for electronic components | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2005259860A (ja) | 電子回路装置 | |
| JPH04324920A (ja) | 表面実装部品の実装方法 | |
| CN215345240U (zh) | 一种结构紧凑的电路板结构 | |
| JPS6153852B2 (zh) | ||
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| CN217468402U (zh) | 一种功率半导体模组的封装结构 | |
| CN218632025U (zh) | 功率模块 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| CN219876346U (zh) | 一种波峰焊防连锡的插件封装结构 | |
| JP3012948U (ja) | Ｂｇａ電子部品 | |
| JP3027269U (ja) | 電子部品用パッケージ | |
| JP2000260601A (ja) | 抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |