JP2003234620A - 出力回路及びミキサ回路 - Google Patents
出力回路及びミキサ回路Info
- Publication number
- JP2003234620A JP2003234620A JP2002032967A JP2002032967A JP2003234620A JP 2003234620 A JP2003234620 A JP 2003234620A JP 2002032967 A JP2002032967 A JP 2002032967A JP 2002032967 A JP2002032967 A JP 2002032967A JP 2003234620 A JP2003234620 A JP 2003234620A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- mixer
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 差動信号を単一信号に変換して出力する出力
回路において、コスト及び回路面積が小さく、且つ、出力
波形の歪みの少ない出力回路及びミキサ回路を提供する
ことを目的とする。 【解決手段】 差動信号を単一信号に変換して出力する
従来の出力回路では、トランスを使用していたために、小
型化が難しかった。また、カレントミラー回路を利用し
た構成では、出力インピーダンスが高く、単一信号が歪ん
でいた。そこで、差動回路１２から出力される差動信号
を単一信号に変換する変換回路１３と、該変換回路１３
の出力段に並列に接続される出力インピーダンス変換器
（抵抗１８及び１９）とを備える。
回路において、コスト及び回路面積が小さく、且つ、出力
波形の歪みの少ない出力回路及びミキサ回路を提供する
ことを目的とする。 【解決手段】 差動信号を単一信号に変換して出力する
従来の出力回路では、トランスを使用していたために、小
型化が難しかった。また、カレントミラー回路を利用し
た構成では、出力インピーダンスが高く、単一信号が歪ん
でいた。そこで、差動回路１２から出力される差動信号
を単一信号に変換する変換回路１３と、該変換回路１３
の出力段に並列に接続される出力インピーダンス変換器
（抵抗１８及び１９）とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、差動入力信号を単
一信号に変換する出力回路及びミキサ回路に関する。
一信号に変換する出力回路及びミキサ回路に関する。
【０００２】
【従来の技術】差動増幅器などの２つの入力信号を合成
して１つの信号として出力する回路が使用される例とし
て、ラジオ受信機のミキサ回路がある。ミキサ回路は、例
えば、高周波数信号である搬送波信号を中間周波数信号
に変換するために、搬送波信号に所定の周波数を持った
ローカル信号を合成させる回路である。そして、このよ
うな搬送波信号とローカル信号の２つの信号を合わせ、
中間周波数信号を得るためのミキサ回路には、差動増幅
器などが利用される。
して１つの信号として出力する回路が使用される例とし
て、ラジオ受信機のミキサ回路がある。ミキサ回路は、例
えば、高周波数信号である搬送波信号を中間周波数信号
に変換するために、搬送波信号に所定の周波数を持った
ローカル信号を合成させる回路である。そして、このよ
うな搬送波信号とローカル信号の２つの信号を合わせ、
中間周波数信号を得るためのミキサ回路には、差動増幅
器などが利用される。
【０００３】図５は、ラジオ受信機において使用される
ミキサ回路の一例を示す図である。図５において、ミキ
サ回路は、破線で囲まれるギルバートセル回路５１とギ
ルバートセル回路５１の差動出力に接続されるトランス
５２とから構成されている。
ミキサ回路の一例を示す図である。図５において、ミキ
サ回路は、破線で囲まれるギルバートセル回路５１とギ
ルバートセル回路５１の差動出力に接続されるトランス
５２とから構成されている。
【０００４】図５におけるギルバートセル回路５１は、
一般に知られている４象限の乗算を可能とする回路であ
り、ＦＥＴ（電界効果トランジスタ）５３及びＦＥＴ５
４からなるソース接合回路と、ＦＥＴ５５及びＦＥＴ５
６からなるソース接合回路とＦＥＴ５７及びＦＥＴ５８
からなるソース接合回路とを交差接続した回路とが直列
に接続された構成となっている。
一般に知られている４象限の乗算を可能とする回路であ
り、ＦＥＴ（電界効果トランジスタ）５３及びＦＥＴ５
４からなるソース接合回路と、ＦＥＴ５５及びＦＥＴ５
６からなるソース接合回路とＦＥＴ５７及びＦＥＴ５８
からなるソース接合回路とを交差接続した回路とが直列
に接続された構成となっている。
【０００５】すなわち、ギルバートセル回路５１は、ＦＥ
Ｔ５３及びＦＥＴ５４のそれぞれのソースが共通接続さ
れると共に、定電流回路５９を介して電源ＶＤＤに接続
され、ＦＥＴ５３のドレインはＦＥＴ５５及びＦＥＴ５
６の共通ソースと接続され、ＦＥＴ５４のドレインはＦ
ＥＴ５７及びＦＥＴ５８の共通ソースと接続されてい
る。なお、図５におけるＲＦＩＮ＋、ＲＦＩＮ−、及びＬ
ｏＩＮ＋、ＬｏＩＮ−は、それぞれ信号が１８０度位相反
転していることを示しており、以下、他の図面も同様であ
る。また、図５におけるギルバートセル回路５１は、通常
のギルバートセル回路をＦＥＴにより構成したものであ
る。
Ｔ５３及びＦＥＴ５４のそれぞれのソースが共通接続さ
れると共に、定電流回路５９を介して電源ＶＤＤに接続
され、ＦＥＴ５３のドレインはＦＥＴ５５及びＦＥＴ５
６の共通ソースと接続され、ＦＥＴ５４のドレインはＦ
ＥＴ５７及びＦＥＴ５８の共通ソースと接続されてい
る。なお、図５におけるＲＦＩＮ＋、ＲＦＩＮ−、及びＬ
ｏＩＮ＋、ＬｏＩＮ−は、それぞれ信号が１８０度位相反
転していることを示しており、以下、他の図面も同様であ
る。また、図５におけるギルバートセル回路５１は、通常
のギルバートセル回路をＦＥＴにより構成したものであ
る。
【０００６】このミキサ回路は、搬送波信号の差分とロ
ーカル信号の差分とを掛け算することにより得られる中
間周波数信号をトランス５２を介して出力する。ギルバ
ートセル回路５１から出力される信号は、互いに逆相の
信号であり、それぞれの信号がトランス５２へ送られ
る。トランス５２は、ギルバートセル回路５２から出力
される信号を合成し、２次側のコイルの一方の端子から
単一信号として出力する。
ーカル信号の差分とを掛け算することにより得られる中
間周波数信号をトランス５２を介して出力する。ギルバ
ートセル回路５１から出力される信号は、互いに逆相の
信号であり、それぞれの信号がトランス５２へ送られ
る。トランス５２は、ギルバートセル回路５２から出力
される信号を合成し、２次側のコイルの一方の端子から
単一信号として出力する。
【０００７】このように、上記構成のミキサ回路は、Ｒ
Ｆ信号及びローカル信号の両方がバランス入力であるダ
ブルバランス形のミキサ回路であり、その出力信号は、ト
ランス５２を介して単一の中間周波数信号ＩＦとして出
力される。そして、トランス５２は、ＲＦ信号とローカ
ル信号の和の周波数と差の周波数を出力する。この和又
は差の周波数は、ミキサ回路の後段のフィルタで選択さ
れてＩＦアンプ等に送られる。
Ｆ信号及びローカル信号の両方がバランス入力であるダ
ブルバランス形のミキサ回路であり、その出力信号は、ト
ランス５２を介して単一の中間周波数信号ＩＦとして出
力される。そして、トランス５２は、ＲＦ信号とローカ
ル信号の和の周波数と差の周波数を出力する。この和又
は差の周波数は、ミキサ回路の後段のフィルタで選択さ
れてＩＦアンプ等に送られる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成のミキサ回路では、次のような問題があった。ギルバ
ートセル回路５１の出力をシングルエンド出力する際
に、トランス５２が使用されているために、回路全体が大
きなものとなっていた。すなわち、トランス５２の小型
化には限界があり、半導体チップ上に形成することが難
しいために、回路全体が大きくなってしまうという問題
があった。また、回路面積が大きくなる分、コストがかか
ってしまうという問題もあった。
成のミキサ回路では、次のような問題があった。ギルバ
ートセル回路５１の出力をシングルエンド出力する際
に、トランス５２が使用されているために、回路全体が大
きなものとなっていた。すなわち、トランス５２の小型
化には限界があり、半導体チップ上に形成することが難
しいために、回路全体が大きくなってしまうという問題
があった。また、回路面積が大きくなる分、コストがかか
ってしまうという問題もあった。
【０００９】この問題を解決するためには、トランス５
２の代わりに、ＦＥＴで構成されるカレントミラー回路
を利用した変換回路でギルバートセル回路の出力を位相
合成し、シングルエンド出力する構成が考えられる。カ
レントミラー回路を利用した変換回路でシングルエンド
出力を可能とすることにより、シングルエンド出力部の
回路を半導体チップ上に構成することができる。
２の代わりに、ＦＥＴで構成されるカレントミラー回路
を利用した変換回路でギルバートセル回路の出力を位相
合成し、シングルエンド出力する構成が考えられる。カ
レントミラー回路を利用した変換回路でシングルエンド
出力を可能とすることにより、シングルエンド出力部の
回路を半導体チップ上に構成することができる。
【００１０】図６は、ラジオ受信機において、カレントミ
ラー回路を利用したミキサ回路を示す図である。図６に
おいて、ミキサ回路は、破線で囲まれるギルバートセル
回路６１とギルバートセル回路６１の差動出力に接続さ
れる変換回路６２とから構成されている。
ラー回路を利用したミキサ回路を示す図である。図６に
おいて、ミキサ回路は、破線で囲まれるギルバートセル
回路６１とギルバートセル回路６１の差動出力に接続さ
れる変換回路６２とから構成されている。
【００１１】ギルバートセル回路６１は、図５における
ギルバートセル回路５１とほぼ同じ構成であるが、カレ
ントミラー回路６３がギルバートセル回路５１の差動出
力に接続されている点で異なっている。変換回路６２
は、Ｐチャンネル型のＦＥＴ６４及びＦＥＴ６５とＮチ
ャンネル型のＦＥＴ６６とＦＥＴ６７とから構成されて
おり、ギルバートセル回路６１から出力される差動出力
信号を単一出力信号に変換するものである。
ギルバートセル回路５１とほぼ同じ構成であるが、カレ
ントミラー回路６３がギルバートセル回路５１の差動出
力に接続されている点で異なっている。変換回路６２
は、Ｐチャンネル型のＦＥＴ６４及びＦＥＴ６５とＮチ
ャンネル型のＦＥＴ６６とＦＥＴ６７とから構成されて
おり、ギルバートセル回路６１から出力される差動出力
信号を単一出力信号に変換するものである。
【００１２】変換回路６２は、図５におけるトランス５
２と同様に、ギルバ−セル回路６１から出力される差動
出力信号を合成し、中間周波数信号ＩＦとして出力す
る。このように、ギルバートセル回路６１から出力され
る差動出力信号をシングルエンドで出力する際にＦＥＴ
で構成されるカレントミラー回路を利用した変換回路６
２を使用すれば、そのシングルエンド出力回路を半導体
チップ上に構成することができ、回路全体を小型化する
ことが可能となる。
２と同様に、ギルバ−セル回路６１から出力される差動
出力信号を合成し、中間周波数信号ＩＦとして出力す
る。このように、ギルバートセル回路６１から出力され
る差動出力信号をシングルエンドで出力する際にＦＥＴ
で構成されるカレントミラー回路を利用した変換回路６
２を使用すれば、そのシングルエンド出力回路を半導体
チップ上に構成することができ、回路全体を小型化する
ことが可能となる。
【００１３】しかしながら、図６におけるミキサ回路で
は、次のような問題があった。変換回路６２を構成して
いるＦＥＴは、その出力される信号の電圧変化によって、
ＦＥＴ自身が持つ出力インピーダンスも変化してしまう
ために、出力信号が歪んでしまうという問題があった。
は、次のような問題があった。変換回路６２を構成して
いるＦＥＴは、その出力される信号の電圧変化によって、
ＦＥＴ自身が持つ出力インピーダンスも変化してしまう
ために、出力信号が歪んでしまうという問題があった。
【００１４】このように、差動出力信号を単一出力信号
として出力する出力回路は、トランスを利用して出力信
号を取り出す場合、コストや回路面積が大きくなってし
まうという問題があった。また、カレントミラー回路を
利用して出力信号を取り出す場合は、その出力される電
圧の変動によって、出力インピーダンスが変化してしま
うために、出力信号の波形が歪む恐れがあるという問題
があった。
として出力する出力回路は、トランスを利用して出力信
号を取り出す場合、コストや回路面積が大きくなってし
まうという問題があった。また、カレントミラー回路を
利用して出力信号を取り出す場合は、その出力される電
圧の変動によって、出力インピーダンスが変化してしま
うために、出力信号の波形が歪む恐れがあるという問題
があった。
【００１５】そこで、本発明は、差動信号を単一信号に変
換して出力する出力回路において、コスト及び回路面積
が小さく、且つ、出力波形の歪みの少ない出力回路及びミ
キサ回路を提供することを目的とする。
換して出力する出力回路において、コスト及び回路面積
が小さく、且つ、出力波形の歪みの少ない出力回路及びミ
キサ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、以下ように構成した。すなわち、本発
明の出力回路は、差動回路から出力される差動信号を単
一信号に変換して出力する出力回路であって、上記差動
回路から出力される差動信号を単一信号に変換する変換
回路と、該変換回路の出力段に並列に接続される出力イ
ンピーダンス変換器とを備えることを特徴とする。
めに本発明では、以下ように構成した。すなわち、本発
明の出力回路は、差動回路から出力される差動信号を単
一信号に変換して出力する出力回路であって、上記差動
回路から出力される差動信号を単一信号に変換する変換
回路と、該変換回路の出力段に並列に接続される出力イ
ンピーダンス変換器とを備えることを特徴とする。
【００１７】上記変換回路は、例えば、ＦＥＴ（電界効果
トランジスタ）で構成されるカレントミラー回路を利用
した変換回路であり、その出力段のＦＥＴの後段に並列
に出力インピーダンス変換器を設ける。出力インピーダ
ンス変換器は、例えば、分圧抵抗であって、この分圧抵抗
をカレントミラー回路を含む変換回路の出力段のＦＥＴ
の後段に並列に設けることによって、ＦＥＴの出力イン
ピーダンスを低くし、出力信号の振幅を所望の大きさと
することができるので、出力信号の歪みを少なくするこ
とが可能となる。
トランジスタ）で構成されるカレントミラー回路を利用
した変換回路であり、その出力段のＦＥＴの後段に並列
に出力インピーダンス変換器を設ける。出力インピーダ
ンス変換器は、例えば、分圧抵抗であって、この分圧抵抗
をカレントミラー回路を含む変換回路の出力段のＦＥＴ
の後段に並列に設けることによって、ＦＥＴの出力イン
ピーダンスを低くし、出力信号の振幅を所望の大きさと
することができるので、出力信号の歪みを少なくするこ
とが可能となる。
【００１８】また、上記カレントミラー回路は、ＦＥＴや
トランジスタなど半導体チップ上に形成することができ
ので、コスト及び回路面積を小さくすることが可能とな
る。また、上記出力回路において、上記差動回路が、１組
の入力信号の電圧値の差を増幅する差動増幅器であって
もよい。
トランジスタなど半導体チップ上に形成することができ
ので、コスト及び回路面積を小さくすることが可能とな
る。また、上記出力回路において、上記差動回路が、１組
の入力信号の電圧値の差を増幅する差動増幅器であって
もよい。
【００１９】また、本発明のミキサ回路は、第１の入力信
号と第２の入力信号とを乗算して出力信号を得るミキサ
回路であって、上記第１の入力信号と上記第２の入力信
号とを乗算する乗算回路と、該乗算回路から出力される
１組の信号を単一信号に変換する変換回路と、該変換回
路の出力段に並列に接続される出力インピーダンス変換
器とを備えることを特徴とする。
号と第２の入力信号とを乗算して出力信号を得るミキサ
回路であって、上記第１の入力信号と上記第２の入力信
号とを乗算する乗算回路と、該乗算回路から出力される
１組の信号を単一信号に変換する変換回路と、該変換回
路の出力段に並列に接続される出力インピーダンス変換
器とを備えることを特徴とする。
【００２０】また、上記第１の入力信号、上記第２の入力
信号、及び上記出力信号は、搬送波信号、ローカル信号、及
び中間周波数信号であってもよい。このように、本発明
におけるミキサ回路によれば、インピーダンス変換器を、
上記カレントミラー回路の出力段の後段に並列に接続す
ることによって、歪みの少ない単一信号を得ることが可
能となる。
信号、及び上記出力信号は、搬送波信号、ローカル信号、及
び中間周波数信号であってもよい。このように、本発明
におけるミキサ回路によれば、インピーダンス変換器を、
上記カレントミラー回路の出力段の後段に並列に接続す
ることによって、歪みの少ない単一信号を得ることが可
能となる。
【００２１】また、上記出力回路又は上記ミキサ回路に
おいて、更に、上記出力インピーダンス変換器の後段に更
に並列に接続されるソース接地ＦＥＴを備えるようにし
てもよい。このように、変換回路における出力インピー
ダンス変換器の後段に更に並列にソース接地されたＦＥ
Ｔを接続することによって、一定の振幅を保持しながら
出力インピーダンスを小さくすることが可能となる。
おいて、更に、上記出力インピーダンス変換器の後段に更
に並列に接続されるソース接地ＦＥＴを備えるようにし
てもよい。このように、変換回路における出力インピー
ダンス変換器の後段に更に並列にソース接地されたＦＥ
Ｔを接続することによって、一定の振幅を保持しながら
出力インピーダンスを小さくすることが可能となる。
【００２２】また、上記出力回路又は上記ミキサ回路に
おいて、上記出力インピーダンス変換器は、分圧抵抗であ
って、その分圧抵抗が、当該差動信号出力インピーダンス
が当該出力回路又はミキサ回路の後段に接続されている
回路のインピーダンスにマッチするように、抵抗値が設
定されることが望ましい。
おいて、上記出力インピーダンス変換器は、分圧抵抗であ
って、その分圧抵抗が、当該差動信号出力インピーダンス
が当該出力回路又はミキサ回路の後段に接続されている
回路のインピーダンスにマッチするように、抵抗値が設
定されることが望ましい。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１は、本発明に係るミキサ回路１
１の回路構成を示す図である。図１において、ミキサ回
路１１は、破線で囲まれるギルバートセル回路１２とギ
ルバートセル回路１２の差動出力に接続されるカレント
ミラー回路を利用した変換回路１３とから構成されてい
る。
を用いて説明する。図１は、本発明に係るミキサ回路１
１の回路構成を示す図である。図１において、ミキサ回
路１１は、破線で囲まれるギルバートセル回路１２とギ
ルバートセル回路１２の差動出力に接続されるカレント
ミラー回路を利用した変換回路１３とから構成されてい
る。
【００２４】ギルバートセル回路１２は、図６における
ギルバートセル回路６１とほぼ同じ構成であり、第１の
入力信号Ｓ１と第２の入力信号Ｓ２とを乗算した結果の
信号を出力信号Ｓ３として出力する。そして、ギルバー
トセル回路１２から出力される１組の出力信号Ｓ３は、
変換回路１３によって単一信号Ｓ４に変換される。
ギルバートセル回路６１とほぼ同じ構成であり、第１の
入力信号Ｓ１と第２の入力信号Ｓ２とを乗算した結果の
信号を出力信号Ｓ３として出力する。そして、ギルバー
トセル回路１２から出力される１組の出力信号Ｓ３は、
変換回路１３によって単一信号Ｓ４に変換される。
【００２５】変換回路１３は、Ｐチャンネル型のＦＥＴ
１４及びＦＥＴ１５とＮチャンネル型のＦＥＴ１６とＦ
ＥＴ１７とから構成されており、ギルバートセル回路１
２の差動出力信号を単一の出力信号に変換するものであ
る。なお、ギルバートセル回路１２を構成するＦＥＴは、
入力される信号にノイズを抑えるためにＰチャンネル型
のＦＥＴであることが望ましく、以下、他の実施形態で説
明されるギルバートセル回路や増幅回路も同様である。
１４及びＦＥＴ１５とＮチャンネル型のＦＥＴ１６とＦ
ＥＴ１７とから構成されており、ギルバートセル回路１
２の差動出力信号を単一の出力信号に変換するものであ
る。なお、ギルバートセル回路１２を構成するＦＥＴは、
入力される信号にノイズを抑えるためにＰチャンネル型
のＦＥＴであることが望ましく、以下、他の実施形態で説
明されるギルバートセル回路や増幅回路も同様である。
【００２６】図６における従来のカレントミラー回路を
利用したミキサ回路と異なる点は、変換回路１３の出力
段に分圧抵抗を設けていることである。すなわち、変換
回路１３を構成する出力側のＦＥＴ１５及びＦＥＴ１７
と並列（パラレル）に抵抗１８及び抵抗１９が接続され
ている。
利用したミキサ回路と異なる点は、変換回路１３の出力
段に分圧抵抗を設けていることである。すなわち、変換
回路１３を構成する出力側のＦＥＴ１５及びＦＥＴ１７
と並列（パラレル）に抵抗１８及び抵抗１９が接続され
ている。
【００２７】この抵抗１８及び抵抗１９が変換回路１３
の出力段側のＦＥＴ１５及びＦＥＴ１７に並列に接続さ
れることによって、変換回路１３におけるＦＥＴ１５及
びＦＥＴ１７のそれぞれの出力インピーダンスの変動を
緩和させ、歪みの少ない出力波形を得ることが可能とな
る。
の出力段側のＦＥＴ１５及びＦＥＴ１７に並列に接続さ
れることによって、変換回路１３におけるＦＥＴ１５及
びＦＥＴ１７のそれぞれの出力インピーダンスの変動を
緩和させ、歪みの少ない出力波形を得ることが可能とな
る。
【００２８】すなわち、変換回路１３の出力段側のＦＥ
Ｔ１５及びＦＥＴ１７に並列に接続される抵抗１８及び
抵抗１９によって、ＦＥＴ１５及びＦＥＴ１７に流れる
電流を少なくし、ＦＥＴ１５及びＦＥＴ１７の自分自身
の出力電圧の変動による出力インピーダンスの変動を小
さくさせている。そうすることで、出力信号の電圧波形
の振幅の変化が小さくなり、電源電圧に制限されない電
源電圧を持つ出力信号が得られ、歪みの少ない出力信号
を得ることが可能となる。
Ｔ１５及びＦＥＴ１７に並列に接続される抵抗１８及び
抵抗１９によって、ＦＥＴ１５及びＦＥＴ１７に流れる
電流を少なくし、ＦＥＴ１５及びＦＥＴ１７の自分自身
の出力電圧の変動による出力インピーダンスの変動を小
さくさせている。そうすることで、出力信号の電圧波形
の振幅の変化が小さくなり、電源電圧に制限されない電
源電圧を持つ出力信号が得られ、歪みの少ない出力信号
を得ることが可能となる。
【００２９】ここで、抵抗１８及び抵抗１９のそれぞれ
の抵抗値は、適切な値となるように設定する必要があ
る。抵抗１８及び抵抗１９のそれぞれの抵抗値は、ＦＥ
Ｔ１５及びＦＥＴ１７のそれぞれの出力インピーダンス
より小さいことが望ましく、抵抗１８及び抵抗１９のそ
れぞれの抵抗値を小さくすることで、上述のように、ＦＥ
Ｔ１５及びＦＥＴ１７に流れる電流を少なくでき、結果、
歪みの少ない出力信号を得ることが可能となる。なお、
抵抗１８及び抵抗１９の抵抗値が小さすぎると、振幅の
小さい出力信号となってしまうので、ＦＥＴ１５及びＦ
ＥＴ１７に流れる電流を抑え、且つ、振幅の小さい出力信
号とならないように抵抗１８及び抵抗１９のそれぞれの
抵抗値をＦＥＴ１５及びＦＥＴ１７のそれぞれの出力イ
ンピーダンスの値より小さく設定する。すなわち、抵抗
１８及び抵抗１９は、変換回路１３における利得等を考
慮して出力信号の振幅が所望の値となるように適切に決
定されることが望ましい。
の抵抗値は、適切な値となるように設定する必要があ
る。抵抗１８及び抵抗１９のそれぞれの抵抗値は、ＦＥ
Ｔ１５及びＦＥＴ１７のそれぞれの出力インピーダンス
より小さいことが望ましく、抵抗１８及び抵抗１９のそ
れぞれの抵抗値を小さくすることで、上述のように、ＦＥ
Ｔ１５及びＦＥＴ１７に流れる電流を少なくでき、結果、
歪みの少ない出力信号を得ることが可能となる。なお、
抵抗１８及び抵抗１９の抵抗値が小さすぎると、振幅の
小さい出力信号となってしまうので、ＦＥＴ１５及びＦ
ＥＴ１７に流れる電流を抑え、且つ、振幅の小さい出力信
号とならないように抵抗１８及び抵抗１９のそれぞれの
抵抗値をＦＥＴ１５及びＦＥＴ１７のそれぞれの出力イ
ンピーダンスの値より小さく設定する。すなわち、抵抗
１８及び抵抗１９は、変換回路１３における利得等を考
慮して出力信号の振幅が所望の値となるように適切に決
定されることが望ましい。
【００３０】また、抵抗１８及び抵抗１９のそれぞれの
抵抗値の比によって、出力信号の中心となる電圧を任意
に設定することが可能となる。例えば、抵抗１８の抵抗
値をＲ１、抵抗１９の抵抗値をＲ２とし、Ｒ１＝Ｒ２であ
る場合を考える。このとき、その出力信号の中心電圧Ｖ
ｏは、電源電圧ＶＤＤの半分の電圧値ＶＤＤ／２とな
る。そして、Ｒ１及びＲ２の抵抗値は等しくすることが
望ましい。
抵抗値の比によって、出力信号の中心となる電圧を任意
に設定することが可能となる。例えば、抵抗１８の抵抗
値をＲ１、抵抗１９の抵抗値をＲ２とし、Ｒ１＝Ｒ２であ
る場合を考える。このとき、その出力信号の中心電圧Ｖ
ｏは、電源電圧ＶＤＤの半分の電圧値ＶＤＤ／２とな
る。そして、Ｒ１及びＲ２の抵抗値は等しくすることが
望ましい。
【００３１】例えば、上記ミキサ回路１１を、搬送波信号
とローカル信号とを乗算して中間周波数を得るための受
信機に使用されるミキサ回路として考える。図２は、上
記ミキサ回路１１が使用される受信機の構成例を示す図
である。図２において、２１は、アンテナを、２２は、ＲＦ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）フィルタを、２３
は、ＲＦアンプを、２４は、局部発振器を、２５は、ＩＦ
（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）フ
ィルタを、２６は、ＩＦアンプを、２７は、信号処理部を示
している。
とローカル信号とを乗算して中間周波数を得るための受
信機に使用されるミキサ回路として考える。図２は、上
記ミキサ回路１１が使用される受信機の構成例を示す図
である。図２において、２１は、アンテナを、２２は、ＲＦ
（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）フィルタを、２３
は、ＲＦアンプを、２４は、局部発振器を、２５は、ＩＦ
（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）フ
ィルタを、２６は、ＩＦアンプを、２７は、信号処理部を示
している。
【００３２】図２における受信機は、搬送波信号をアン
テナ２１により受信すると、ＲＦフィルタ２２により余
分な信号を除去した後、ＲＦアンプ２３により増幅す
る。次に、増幅された搬送波信号は、ミキサ回路１１に入
力され、ミキサ回路１１において、局部発振器２４から出
力されるローカル信号と混合され、ＩＦ信号として出力
される。そして、ＩＦ信号は、ＩＦフィルタ２５で余分な
信号を除去された後に、ＩＦアンプ２６で増幅され、信号
処理部２７でデジタル処理や検波処理等が行われる。
テナ２１により受信すると、ＲＦフィルタ２２により余
分な信号を除去した後、ＲＦアンプ２３により増幅す
る。次に、増幅された搬送波信号は、ミキサ回路１１に入
力され、ミキサ回路１１において、局部発振器２４から出
力されるローカル信号と混合され、ＩＦ信号として出力
される。そして、ＩＦ信号は、ＩＦフィルタ２５で余分な
信号を除去された後に、ＩＦアンプ２６で増幅され、信号
処理部２７でデジタル処理や検波処理等が行われる。
【００３３】また、図１において、変換回路１３の出力段
側のＦＥＴに並列に接続される抵抗１８及び抵抗１９の
それぞれの抵抗値を任意に設定することによって、出力
信号があまり小さくならないように、また、出力信号が歪
まないようにすること以外に、図２に示すようなミキサ
回路１１の後段にあるＩＦフィルタ２５の特性に合うよ
うな出力インピーダンスが得られるようにすることが可
能となる。すなわち、抵抗１８及び抵抗１９のそれぞれ
の抵抗値を所定の値とすることによって、変換回路１３
から出力される出力インピーダンスとその後段にあるＩ
Ｆフィルタ２５の入力インピーダンスとをマッチングさ
せることが可能となる。
側のＦＥＴに並列に接続される抵抗１８及び抵抗１９の
それぞれの抵抗値を任意に設定することによって、出力
信号があまり小さくならないように、また、出力信号が歪
まないようにすること以外に、図２に示すようなミキサ
回路１１の後段にあるＩＦフィルタ２５の特性に合うよ
うな出力インピーダンスが得られるようにすることが可
能となる。すなわち、抵抗１８及び抵抗１９のそれぞれ
の抵抗値を所定の値とすることによって、変換回路１３
から出力される出力インピーダンスとその後段にあるＩ
Ｆフィルタ２５の入力インピーダンスとをマッチングさ
せることが可能となる。
【００３４】これにより、変換回路１３に接続されるフ
ィルタの特性を良くすることが可能となる。また、上記
ミキサ回路１１は、受信機側における搬送波信号とロー
カル信号とを乗算して中間周波数信号を得るミキサ回路
の形態だけでなく、発信機側における信号波（ベースバ
ンド信号）と搬送波信号とを乗算して搬送波（ＡＭ波）
を得るミキサ回路の形態としてもよい。
ィルタの特性を良くすることが可能となる。また、上記
ミキサ回路１１は、受信機側における搬送波信号とロー
カル信号とを乗算して中間周波数信号を得るミキサ回路
の形態だけでなく、発信機側における信号波（ベースバ
ンド信号）と搬送波信号とを乗算して搬送波（ＡＭ波）
を得るミキサ回路の形態としてもよい。
【００３５】また、上記ミキサ回路１１は、受信機及び送
信機に使用されるミキサ回路が出力する信号に限らない
混合波を出力するミキサ回路としてもよい。また、図３
は、他の実施形態におけるミキサ回路３１の構成を示す
図であって、図１の変換回路１３の抵抗の後段にソース
フォロア回路を設けたものである。
信機に使用されるミキサ回路が出力する信号に限らない
混合波を出力するミキサ回路としてもよい。また、図３
は、他の実施形態におけるミキサ回路３１の構成を示す
図であって、図１の変換回路１３の抵抗の後段にソース
フォロア回路を設けたものである。
【００３６】図３におけるミキサ回路３１は、図１にお
けるミキサ回路１１とほぼ同じであり、ギルバートセル
回路１２と、カレントミラー回路を利用した変換回路３
２とから構成されている。図１のミキサ回路１１と異な
る点は、第１の入力信号Ｓ１と第２の入力信号Ｓ２とが
乗算された出力信号Ｓ３の歪みを防止するための抵抗３
３及び抵抗３４の後段にＦＥＴ３５及びＦＥＴ３６から
なるソースフォロア回路を設けた点である。
けるミキサ回路１１とほぼ同じであり、ギルバートセル
回路１２と、カレントミラー回路を利用した変換回路３
２とから構成されている。図１のミキサ回路１１と異な
る点は、第１の入力信号Ｓ１と第２の入力信号Ｓ２とが
乗算された出力信号Ｓ３の歪みを防止するための抵抗３
３及び抵抗３４の後段にＦＥＴ３５及びＦＥＴ３６から
なるソースフォロア回路を設けた点である。
【００３７】ＦＥＴ３５及びＦＥＴ３６のソースが接地
されたいわゆるソースフォロア回路をカレントミラー回
路３２の後段に並列に設けられた抵抗の更に後段に設け
ることによって、変換回路３２の出力インピーダンスを
更に小さくすることが可能となる。
されたいわゆるソースフォロア回路をカレントミラー回
路３２の後段に並列に設けられた抵抗の更に後段に設け
ることによって、変換回路３２の出力インピーダンスを
更に小さくすることが可能となる。
【００３８】すなわち、抵抗３３及び抵抗３４の抵抗値
を調整するだけでは所望の出力信号を得られない場合で
あって、更に、出力インピーダンスを小さくしたい場合に
は、抵抗３３及び抵抗３４の後段にソース接地されたＦ
ＥＴ３５及びＦＥＴ３６を並列に設けることによって、
出力インピーダンスを小さくすることが可能となる。
を調整するだけでは所望の出力信号を得られない場合で
あって、更に、出力インピーダンスを小さくしたい場合に
は、抵抗３３及び抵抗３４の後段にソース接地されたＦ
ＥＴ３５及びＦＥＴ３６を並列に設けることによって、
出力インピーダンスを小さくすることが可能となる。
【００３９】このように、図１におけるミキサ回路１１
の変換回路１３や図３におけるミキサ回路３１の変換回
路３２のように、差動信号を合成して単一信号Ｓ４を得
るための出力回路において、変換回路の出力段のＦＥＴ
の後段に並列に分圧抵抗を設けることにより、出力イン
ピーダンスを小さくすることが可能となるので、歪みの
少ない出力信号を得ることが可能となる。
の変換回路１３や図３におけるミキサ回路３１の変換回
路３２のように、差動信号を合成して単一信号Ｓ４を得
るための出力回路において、変換回路の出力段のＦＥＴ
の後段に並列に分圧抵抗を設けることにより、出力イン
ピーダンスを小さくすることが可能となるので、歪みの
少ない出力信号を得ることが可能となる。
【００４０】また、変換回路の後段に並列に接続された
抵抗の更に後段に並列にソースフォロア回路（ソース接
地ＦＥＴ）を接続することによって、出力インピーダン
スを更に小さくすることが可能となる。なお、本発明に
かかる出力回路は、上述した実施形態に限定されない。
抵抗の更に後段に並列にソースフォロア回路（ソース接
地ＦＥＴ）を接続することによって、出力インピーダン
スを更に小さくすることが可能となる。なお、本発明に
かかる出力回路は、上述した実施形態に限定されない。
【００４１】例えば、図４は、図１におけるギルバートセ
ル回路１２を差動増幅回路としたときの出力回路の構成
を示す図である。図４において、４１は、差動増幅回路
を、４２は、カレントミラー回路を利用した変換回路を示
している。差動増幅回路４１は、ＦＥＴ４３及びＦＥＴ
４４と、定電流回路４５と、カレントミラー回路４６及び
カレントミラー回路４７とから構成される。ＦＥＴ４３
及びＦＥＴ４４は、それぞれのソースで共通接続される
と共に、定電流回路４５を介して電源ＶＤＤに接続され
る。また、ＦＥＴ４３及びＦＥＴ４４のドレインは、それ
ぞれカレントミラー回路４６及びカレントミラー回路４
７に接続されると共に、変換回路４２に接続されてい
る。変換回路４２は、図１における変換回路１３と同様
な回路構成であり、その動作は同じである。
ル回路１２を差動増幅回路としたときの出力回路の構成
を示す図である。図４において、４１は、差動増幅回路
を、４２は、カレントミラー回路を利用した変換回路を示
している。差動増幅回路４１は、ＦＥＴ４３及びＦＥＴ
４４と、定電流回路４５と、カレントミラー回路４６及び
カレントミラー回路４７とから構成される。ＦＥＴ４３
及びＦＥＴ４４は、それぞれのソースで共通接続される
と共に、定電流回路４５を介して電源ＶＤＤに接続され
る。また、ＦＥＴ４３及びＦＥＴ４４のドレインは、それ
ぞれカレントミラー回路４６及びカレントミラー回路４
７に接続されると共に、変換回路４２に接続されてい
る。変換回路４２は、図１における変換回路１３と同様
な回路構成であり、その動作は同じである。
【００４２】図４における出力回路は、信号Ｓ５及びＳ
６に基づく差動信号が変換回路４２に入力されると、変
換回路４２からその差動信号が位相合成された合成信号
Ｓ７を出力する。変換回路４２は、図１における変換回
路１３と同様に、出力段側のＦＥＴに並列に接続される
抵抗４８及び抵抗４９によって、合成信号Ｓ７の歪みを
少なくすることが可能となる。
６に基づく差動信号が変換回路４２に入力されると、変
換回路４２からその差動信号が位相合成された合成信号
Ｓ７を出力する。変換回路４２は、図１における変換回
路１３と同様に、出力段側のＦＥＴに並列に接続される
抵抗４８及び抵抗４９によって、合成信号Ｓ７の歪みを
少なくすることが可能となる。
【００４３】また、図４における出力回路は、変換回路４
２の出力段側のＦＥＴに分圧抵抗（抵抗４８及び４９）
を並列に接続した形態だけでなく、ソース接地ＦＥＴを
更に、その分圧抵抗の後段に並列に接続した形態でもよ
い。また、上記ミキサ回路又は差動増幅回路に入力され
る信号は、単一信号であってもよい。
２の出力段側のＦＥＴに分圧抵抗（抵抗４８及び４９）
を並列に接続した形態だけでなく、ソース接地ＦＥＴを
更に、その分圧抵抗の後段に並列に接続した形態でもよ
い。また、上記ミキサ回路又は差動増幅回路に入力され
る信号は、単一信号であってもよい。
【００４４】
【発明の効果】差動信号を合成して単一信号を得る出力
回路及びミキサ回路において、ＦＥＴからなる変換回路
の後段に分圧抵抗を並列に接続することによって、出力
インピーダンスは小さくなり、歪みの少ない出力信号を
得ることが可能となる。また、分圧抵抗の抵抗値を所定
の値に設定することによって、後段の回路とのインピー
ダンスマッチングを容易に実現できるようになる。更
に、ＦＥＴによって出力回路を構成しているので、コスト
及び回路面積を小さくすることが可能となる。
回路及びミキサ回路において、ＦＥＴからなる変換回路
の後段に分圧抵抗を並列に接続することによって、出力
インピーダンスは小さくなり、歪みの少ない出力信号を
得ることが可能となる。また、分圧抵抗の抵抗値を所定
の値に設定することによって、後段の回路とのインピー
ダンスマッチングを容易に実現できるようになる。更
に、ＦＥＴによって出力回路を構成しているので、コスト
及び回路面積を小さくすることが可能となる。
【図１】本発明に係るミキサ回路の構成を示す図であ
る。
る。
【図２】本発明に係るミキサ回路が使用される受信機の
構成例を示す図である。
構成例を示す図である。
【図３】他の実施形態における回路構成を示す図であ
る。
る。
【図４】差動増幅回路を使用した出力回路の構成を示す
図である。
図である。
【図５】従来のミキサ回路を示す図である。
【図６】従来のカレントミラー回路を利用したミキサ回
路を示す図である。
路を示す図である。
１１ ミキサ
１２ ギルバートセル回路
１３ 変換回路
１４〜１７ ＦＥＴ
１８、１９ 抵抗
２１ アンテナ
２２ ＲＦフィルタ
２３ ＲＦアンプ
２４ 局部発振器
２５ ＩＦフィルタ
２６ ＩＦアンプ
２７ 信号処理部
３１ ミキサ回路
３２ 変換回路
３３、３４、３７ 抵抗
３５、３６ ＦＥＴ
４１ 差動増幅回路
４２ 変換回路
４３、４４ ＦＥＴ
４５ 定電流回路
４６、４７ カレントミラー回路
４８、４９ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 宮城 弘
新潟県上越市西城町２丁目５番13号 新潟
精密株式会社内
Ｆターム(参考） 5J066 AA01 AA12 CA21 CA74 CA75
CA87 CA92 FA04 FA20 HA09
HA17 HA25 HA37 KA00 KA05
KA09 KA32 KA41 MA21 ND01
ND12 ND22 ND23 PD02 TA01
5J500 AA01 AA12 AC21 AC74 AC75
AC87 AC92 AF04 AF20 AH09
AH17 AH25 AH37 AK00 AK05
AK09 AK32 AK41 AM21 AT01
DN01 DN12 DN22 DN23 DP02
Claims (10)
- 【請求項１】 差動回路から出力される差動信号を単一
信号に変換して出力する出力回路であって、上記差動回
路から出力される差動信号を単一信号に変換する変換回
路と、上記変換回路の出力段に並列に接続される出力イ
ンピーダンス変換器と、を備えることを特徴とする出力
回路。 - 【請求項２】 上記出力インピーダンス変換器の後段に
更に並列に接続されるソース接地ＦＥＴを備えることを
特徴とする請求項１に記載の出力回路。 - 【請求項３】 上記差動回路は、１組の入力信号の電圧
値の差を増幅する差動増幅器であることを特徴とする請
求項１又は２に記載の出力回路。 - 【請求項４】 上記出力インピーダンス変換器は、分圧
抵抗であることを特徴とする請求項１〜３の何れか１項
に記載の出力回路。 - 【請求項５】 上記分圧抵抗は、当該出力回路の出力イ
ンピーダンスが当該出力回路の後段に接続されている回
路のインピーダンスにマッチするように、抵抗値が設定
されることを特徴とする請求項４に記載の出力回路。 - 【請求項６】 第１の入力信号と第２の入力信号とを乗
算して出力信号を得るミキサ回路であって、上記第１の
入力信号と上記第２の入力信号とを乗算する乗算回路
と、上記乗算回路から出力される１組の信号を単一信号
に変換する変換回路と、上記変換回路の出力段に並列に
接続される出力インピーダンス変換器と、を備えること
を特徴とするミキサ回路。 - 【請求項７】 上記第１の入力信号、上記第２の入力信
号、及び上記出力信号は、搬送波信号、ローカル信号、及び
中間周波数信号であることを特徴とする請求項６に記載
のミキサ回路。 - 【請求項８】 上記出力インピーダンス変換器の後段に
更に並列に接続されるソース接地ＦＥＴを備えることを
特徴とする請求項６又は７に記載のミキサ回路。 - 【請求項９】 上記出力インピーダンス変換器は、分圧
抵抗であることを特徴とする請求項６〜８の何れか１項
に記載のミキサ回路。 - 【請求項１０】 上記分圧抵抗は、当該ミキサ回路の出
力インピーダンスが当該ミキサ回路の後段に接続されて
いる回路のインピーダンスにマッチするように、抵抗値
が設定されることを特徴とする請求項９に記載のミキサ
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032967A JP2003234620A (ja) | 2002-02-08 | 2002-02-08 | 出力回路及びミキサ回路 |
| PCT/JP2003/001075 WO2003067754A1 (fr) | 2002-02-08 | 2003-02-03 | Circuit de sortie et circuit melangeur |
| TW092102470A TW200303119A (en) | 2002-02-08 | 2003-02-07 | Output circuit and mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032967A JP2003234620A (ja) | 2002-02-08 | 2002-02-08 | 出力回路及びミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234620A true JP2003234620A (ja) | 2003-08-22 |
Family
ID=27677988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002032967A Withdrawn JP2003234620A (ja) | 2002-02-08 | 2002-02-08 | 出力回路及びミキサ回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2003234620A (ja) |
| TW (1) | TW200303119A (ja) |
| WO (1) | WO2003067754A1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151287A (ja) * | 1998-11-10 | 2000-05-30 | Rohm Co Ltd | ダブルバランスドミキサ回路 |
| JP3425577B2 (ja) * | 1998-12-28 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 演算増幅器 |
| JP2001156549A (ja) * | 1999-11-26 | 2001-06-08 | Sony Corp | 高周波ミキサ回路 |
| JP2001260358A (ja) * | 2000-03-17 | 2001-09-25 | Nec Corp | インクジェット記録ヘッドの駆動装置及びその方法 |
-
2002
- 2002-02-08 JP JP2002032967A patent/JP2003234620A/ja not_active Withdrawn
-
2003
- 2003-02-03 WO PCT/JP2003/001075 patent/WO2003067754A1/ja active Application Filing
- 2003-02-07 TW TW092102470A patent/TW200303119A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200303119A (en) | 2003-08-16 |
| WO2003067754A1 (fr) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| US7415260B2 (en) | Current-mode direct conversion receiver | |
| CN101507111B (zh) | 信号的无源放大 | |
| US7844233B2 (en) | Passive amplification of signals | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| JP2007235938A (ja) | シングルエンド入力／差動エンド出力低雑音増幅器 | |
| EP1636901B1 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
| TWI509981B (zh) | 接收機射頻前端電路及低雜訊放大器 | |
| US6750715B2 (en) | Logarithmic IF amplifier with dynamic large signal bias circuit | |
| TWI492528B (zh) | 放大器與相關接收器 | |
| US20060091944A1 (en) | I/Q quadrature demodulator | |
| JP2009246529A (ja) | 差動単相変換回路 | |
| JP2002043852A (ja) | 半導体集積回路 | |
| WO2004098042A3 (en) | Actively matched center-tapped marchand balanced mixer | |
| US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
| US7613440B2 (en) | Mixer circuit | |
| JP2002305429A (ja) | 変換回路 | |
| KR100444179B1 (ko) | 반전 회로를 이용한 국부 발진기 발룬 | |
| JP2003234620A (ja) | 出力回路及びミキサ回路 | |
| US7498861B2 (en) | Mixer | |
| JP2009071703A (ja) | ミキサ回路及びこれを用いた無線通信装置 | |
| US7298203B2 (en) | Amplification system capable of reducing DC offset | |
| JP5344890B2 (ja) | 周波数変換器 | |
| JP2009519657A (ja) | 拡張ミキサー装置 | |
| US20030064698A1 (en) | Linearization apparatus for mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |