JP2003229487A - 演算処理ユニットの温度モニタ - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵを専用品化することなく、低コストで
ＣＰＵ内部の温度を検出できるようにする。 【解決手段】 ＣＰＵの入出力ポートは、「プルアップ
なし入力ポート設定」を挟んで、トランジスタ１２１、
１２２の抵抗成分を有する「出力ポート設定」とトラン
ジスタ１１１をプルアップ抵抗とする「プルアップ付き
入力ポート設定」を交互に繰り返す。クロックＣＬＫを
計数するカウンタ２２０を、ポート端子１１４の電位を
基準電圧ＶＴＨ１と比較するコンパレータ２０３の出力
パルスのエッジごとにリセットする。トランジスタ１１
１のオン抵抗が温度によって変化し、コンパレータ入力
が変化してパルスが出力されないまま、カウンタ２２０
のカウント値が異常判定値に達すると、ラッチ回路２２
１の出力がＨとなり、これに接続された警報部がＣＰＵ
の温度異常を報知する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
より１チップ化された演算処理ユニット（ＣＰＵ）の温
度モニタに関する。

【０００２】

【従来の技術】半導体チップに形成されたＣＰＵは、チ
ップ内部の温度を所定の範囲に制御してその適正な作動
を確保するため、温度を監視する必要がある。このよう
なＣＰＵの温度モニタとして、例えば特開平７−３２６
７１４号公報に開示されているように、ＣＰＵを形成す
る半導体チップにダイオードからなる温度検出素子を作
り込み、この温度検出素子の出力信号を外部に引き出し
てＣＰＵ内部の温度を検出するようにしたものが知られ
ている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の温度モニタでは、温度検出素子の出力信号を外部に
引き出すために専用の端子が必要となり、ＣＰＵの端子
数が多くなる結果、チップが大型化し、またコストも高
いものとなる。さらに、温度検出素子を半導体チップに
作り込んだものは一般に入手できる汎用のＣＰＵにはな
く、したがって温度検出素子を作り込んだものは専用の
ＣＰＵとなってしまうので、この点でも高価なものとな
ってしまう。

【０００４】したがって本発明は、上記の問題点に鑑
み、ＣＰＵを専用品化することなく、低コストでＣＰＵ
内部の温度を検出できるようにした演算処理ユニットの
温度モニタを提供することを目的とする。

【０００５】

【課題を解決するための手段】このため、請求項１の本
発明は、演算処理ユニットの、少なくもプルアップ付き
入力ポート設定とプルアップなし入力ポート設定とに切
換えるように設定した入出力ポートに接続されて、該入
出力ポートのポート端子の電位を基準電圧と比較する比
較手段と、プルアップ付き入力ポート設定におけるプル
アップ抵抗成分の温度による抵抗値変化に基づいて、プ
ルアップ付き入力ポート設定時の比較手段の出力から演
算処理ユニットの温度状態を判断する温度判断手段とを
有するものとした。

【０００６】請求項２の発明は、入出力ポートがとくに
プルアップなし入力ポート設定を挟んで出力ポート設定
とプルアップ付き入力ポート設定を交互に繰り返すよう
設定され、比較手段は、プルダウン抵抗を接続した非反
転入力端子にポート端子の電位を入力し、反転入力端子
に基準電圧を入力する第１のコンパレータからなり、温
度判断手段は、第１のクロック信号をカウントし第１の
コンパレータの出力パルスでリセットされる第１のカウ
ンタを有して、そのカウント値が第１の異常判定値に達
すると温度異常と判断するものとした。

【０００７】請求項３の発明は、入出力ポートがプルア
ップなし入力ポート設定を挟んで出力ポート設定とプル
アップ付き入力ポート設定を交互に繰り返すよう設定さ
れ、比較手段は、プルダウン抵抗を接続した非反転入力
端子にポート端子の電位を入力し、反転入力端子に第１
の基準電圧を入力した第１のコンパレータと、プルダウ
ン抵抗を接続した非反転入力端子にポート端子の電位を
入力し、反転入力端子に第２の基準電圧を入力した第２
のコンパレータとからなり、温度判断手段は、第１およ
び第２のコンパレータの出力に基づいて、第１のコンパ
レータの出力のうちプルアップ付き入力ポート設定時の
出力パルスでリセットされポート端子の電位を保持する
サンプルホールド回路を有して、該サンプルホールド回
路の出力が第２の異常判定値に達すると温度異常と判断
するものとした。

【０００８】請求項４の発明は、とくに上記プルアップ
抵抗成分をプルダウン抵抗と同レベルとしたものであ
る。

【０００９】請求項５の発明は、さらに、第２のクロッ
ク信号をカウントし第１のコンパレータの出力パルスで
リセットされる第２のカウンタを有して、そのカウント
値が第３の異常判定値に達すると演算処理ユニットの故
障と判断する故障判断手段を有するものとした。

【００１０】請求項６の発明は、より具体的に、出力ポ
ート設定およびプルアップ付き入力ポート設定が、それ
ぞれ、ポート端子の入出力を制御するポートデータディ
レクションレジスタと出力データを保持するポートデー
タレジスタとで制御される第１および第２のトランジス
タを介してポート端子を電源電圧に接続して形成され、
出力ポート設定における第１のトランジスタのオン抵抗
は、プルアップ付き入力ポート設定におけるプルアップ
抵抗をなす第２のトランジスタのオン抵抗よりも小さく
設定され、第２のカウンタのカウント値は、第１のコン
パレータの出力のうち出力ポート設定時の出力パルスで
リセットされる間は第３の異常判定値に達しないように
設定されたものである。

【００１１】

【発明の効果】請求項１の発明は、入出力ポートの設定
を切り換えられる汎用の演算処理ユニットのポート端子
の電位を基準電圧と比較し、プルアップ抵抗成分の温度
による抵抗値変化に基づいて、プルアップ付き入力ポー
ト設定時の比較手段の出力から演算処理ユニットの温度
状態を判断するので、別途の温度検出素子を演算処理ユ
ニットを形成する半導体チップに作り込み、またその出
力信号を外部に引き出すために専用の端子を設けること
が不要となるから、大型化とコスト増大を招かずに演算
処理ユニットの温度状態を把握することができる。

【００１２】請求項２の発明は、第１のコンパレータで
ポート端子の電位と基準電圧を比較し、第１のカウンタ
をコンパレータの出力パルスごとにリセットするものと
して、カウント値が第１の異常判定値に達すると温度異
常と判断するので、簡単な構成で演算処理ユニットが異
常温度になったことを検知できる。

【００１３】請求項３の発明は、ポート端子の電位を第
１、第２の基準電圧と比較する２つコンパレータの出力
から、第１のコンパレータの出力のうちプルアップ付き
入力ポート設定時の出力パルスを識別し、ポート端子の
電位を保持するサンプルホールド回路をこの出力パルス
でリセットするものとして、サンプルホールド回路の出
力が第２の異常判定値に達すると温度異常と判断するの
で、カウンタなしでも請求項２の発明と同様に演算処理
ユニットが異常温度になったことを検知できる。

【００１４】請求項４の発明は、とくにプルアップ付き
入力ポート設定におけるプルアップ抵抗成分を第１のコ
ンパレータに接続したプルダウン抵抗と同レベルにした
ので、演算処理ユニットの温度によるプルアップ抵抗成
分の変化がポート端子の電位に大きく反映され、演算処
理ユニットの温度状態が精度良く検知できる。

【００１５】請求項５の発明は、さらに演算処理ユニッ
トの故障を判断する第２のカウンタのリセット信号とし
て第１のコンパレータの出力パルスを用いるので、ポー
ト端子の出力をＰＲＵＮ信号として利用することにな
り、演算処理ユニットに新たな端子を設けることなく温
度の監視と故障判断の双方が実現される。

【００１６】請求項６の発明では、出力ポート設定にお
ける抵抗はプルアップ付き入力ポート設定におけるプル
アップ抵抗よりも小さく設定されることにより、温度の
影響が小さく、出力ポート設定時のポート端子の電位は
第１の基準電圧より常に高いから、故障でない限り第１
のコンパレータは出力ポート設定時にパルスを出力す
る。そして、このパルスで第２のカウンタはカウント値
が第３の異常判定値に達する前にリセットされるが、パ
ルスが欠けると第３の異常判定値に達するので、温度異
常とは明確に区別して演算処理ユニットの故障が直ちに
検知される。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を実施
例により説明する。図１は、第１の実施例にかかる温度
モニタを組み込んだＣＰＵ監視装置を示すブロック図で
ある。汎用のＣＰＵ１００におけるＢＵＳライン１０３
に接続された入出力ポート１０１は、そのポートの入出
力を制御するポートデータディレクションレジスタ（以
下、ＰＤＤＲ）１０４と、ポートデータレジスタ（以
下、ＰＤＲ）１０５を備える。なお、ＣＰＵ１００は複
数の入出力ポートを備えているが、図には１つの入出力
ポート１０１のみを示している。

【００１８】ＰＤＤＲ１０４とＰＤＲ１０５はそれぞれ
のデータ入力端子ＤをＢＵＳライン１０３に接続し、Ｐ
ＤＲ１０５は出力データを格納する。ＰＤＤＲ１０４の
クロック端子ＣＫには、そのデータラツチタイミングを
制御するクロック信号ＰＤＤＲ＿ＣＫが入力され、ＰＤ
Ｒ１０５のクロック端子ＣＫには、そのデータラツチタ
イミングを制御するクロック信号ＰＤＲ＿ＣＫが入力さ
れる。

【００１９】ＰＤＤＲ１０４とＰＤＲ１０５にはＡＮＤ
回路１０７が接続されている。ＡＮＤ回路１０７は一方
の入力端子を反転入力とし、反転出力端子を有する。Ｐ
ＤＤＲ１０４の出力端子ＱはＡＮＤ回路１０７の反転入
力端子に接続され、ＰＤＲ１０５の出力端子ＱはＡＮＤ
回路１０７の非反転入力端子に接続されている。ＡＮＤ
回路１０７の反転出力端子は、ドレインが電源電圧ＶＤ
Ｄ１に接続されてプルアップ抵抗を形成するｐＭＯＳト
ランジスタ１１１のゲートに接続されている。ｐＭＯＳ
トランジスタ１１１のソースは、ＣＰＵ１００の出力端
子としての入出力ポートのポート端子１１４に接続され
ている。

【００２０】ＰＤＲ１０５の出力端子Ｑはさらに、ＰＤ
ＤＲ１０４の出力端子Ｑからの出力信号で制御されるバ
ッファ１０８に接続され、このバッファ１０８の出力側
はポート端子１１４に接続されている。ポート端子１１
４には逆にバッファ１０９が接続され、バッファ１０９
の出力はさらにバッファ１１０を経てＢＵＳライン１０
３に接続されている。バッファ１１０はその反転制御端
子にＰＤＤＲ１０４の出力信号を入力されて制御され
る。

【００２１】入出力ポート１０１のポート端子１１４
は、ＡＳＩＣ（専用集積回路）として構成された監視回
路２００の入力端子２０１と接続される。監視回路２０
０には、プルダウン抵抗２０２と、コンパレータ２０３
と、ウォッチドックタイマ（ＷＤＴ）２０５とが設けら
れている。プルダウン抵抗２０２は入力端子２０１とグ
ラウンド間に設けられている。コンパレータ２０３は、
反転入力端子と非反転入力端子を有し、非反転入力端子
は入力端子２０１に接続され、反転入力端子には基準電
圧ＶＴＨ１が入力される。

【００２２】コンパレータ２０３の出力はウォッチドッ
クタイマ２０５に入力される。ウォッチドックタイマ２
０５は、異常を検知した場合に異常信号を出力する出力
端子２０７と出力端子２０８を有している。ウォッチド
ックタイマ２０５の出力は監視回路２００に接続される
警報部３００に入力される。すなわち、警報部３００は
それぞれ電源電圧ＶＤＤ２からグラウンド方向に順次接
続された抵抗３０１、発光ダイオード３０２およびｎＭ
ＯＳトランジスタ３０３と、抵抗３０５、発光ダイオー
ド３０６およびｎＭＯＳトランジスタ３０７とからな
り、ｎＭＯＳトランジスタ３０３のゲートはウォッチド
ックタイマ２０５の出力端子２０７に接続され、ｎＭＯ
Ｓトランジスタ３０７のゲートはウォッチドックタイマ
２０５の出力端子２０８に接続されている。

【００２３】図２は、ＰＤＤＲ１０４とＰＤＲ１０５か
らウォッチドックタイマ２０５の出力端子２０７、２０
８までの回路の詳細を示す。入出力ポート１０１におけ
るバッファ１０８は、電源電圧ＶＤＤ１からグラウンド
方向に順次接続されたｎＭＯＳトランジスタ１２１、ｐ
ＭＯＳトランジスタ１２２、ｎＭＯＳトランジスタ１２
３およびｐＭＯＳトランジスタ１２４のトランジスタ列
を有している。

【００２４】ＰＤＲ１０５の出力は、トランジスタ列中
間のｐＭＯＳトランジスタ１２２とｎＭＯＳトランジス
タ１２３の各ゲートに入力される。また、ｐＭＯＳトラ
ンジスタ１２２とｎＭＯＳトランジスタ１２３の接続点
がバッファ１０８の出力として、ｐＭＯＳトランジスタ
１１１のソースとともにポート端子１１４に接続されて
いる。電源電圧ＶＤＤ１側のｎＭＯＳトランジスタ１２
１のゲートにはＰＤＤＲ１０４の出力が直接入力され、
グラウンド側のｐＭＯＳトランジスタ１２４のゲートに
はＰＤＤＲ１０４の出力がインバータ１２５を介して入
力される。

【００２５】監視回路２００におけるウォッチドックタ
イマ２０５は、ラッチ回路２２１を介して出力端子２０
７に接続されたカウンタ２２０と、ラッチ回路２２４を
介して出力端子２０８に接続されたカウンタ２２３を有
する。カウンタ２２０にはクロックＣＬＫが直接入力さ
れ、カウンタ２２３にはクロックＣＬＫが分周回路２２
２を経て入力される。また、それぞれコンパレータ２０
３の出力側に接続された互いに並列の立下りエッジ検出
回路２１０と立上りエッジ検出回路２１２を有し、両エ
ッジ検出回路２１０、２１２の出力はＯＲ回路２１４を
経てカウンタ２２０とカウンタ２２３の各リセット端子
Ｒ、Ｒに入力されている。

【００２６】つぎに、この図２を参照して、入出力ポー
ト１０１のポート設定について説明する。まず、ＰＤＤ
Ｒ１０４の出力がＨ、ＰＤＲ１０５の出力がＬのとき、
入出力ポート１０１は「出力ポート設定」となる。この
とき、バッファ１０８ではｎＭＯＳトランジスタ１２
１、ｐＭＯＳトランジスタ１２２およびｐＭＯＳトラン
ジスタ１２４がオンし、ｎＭＯＳトランジスタ１２３が
オフする。また、ＡＮＤ回路１０７により制御されるｐ
ＭＯＳトランジスタ１１１はオフとなる。これにより、
入出力ポート１０１のポート端子１１４は、ｎＭＯＳト
ランジスタ１２１およびｐＭＯＳトランジスタ１２２を
経て電源電圧ＶＤＤ１に接続した状態となる。

【００２７】この結果、コンパレータ２０３の非反転入
力端子には、電源電圧ＶＤＤ１のｎＭＯＳトランジスタ
１２１およびｐＭＯＳトランジスタ１２２の抵抗とプル
ダウン抵抗２０２による分圧値が入力されることにな
る。例えば、ｎＭＯＳトランジスタ１２１およびｐＭＯ
Ｓトランジスタ１２２の通常時の雰囲気温度２７℃での
オン抵抗をＲ２７ａ、Ｒ２７ｂとし、プルダウン抵抗２
０２の抵抗をＲ１とすると、コンパレータ２０３の非反
転入力端子に入力される電位は、ＶＣＭＰａ＝ＶＤＤ１
×Ｒ１／（Ｒ１＋Ｒ２７ａ＋Ｒ２７ｂ）となる。よっ
て、トランジスタの合成抵抗をＲ２７ａ＋Ｒ２７ｂ＝１
ｋΩ、電源電圧をＶＤＤｌ＝５Ｖ、プルダウン抵抗２０
２の抵抗をＲ１＝５０ｋΩとしたときには、ＶＣＭＰａ
は約４．９０Ｖとなる。

【００２８】つぎに、ＰＤＤＲ１０４の出力がＬ、ＰＤ
Ｒ１０５の出力がＨのとき、「プルアップ付き入力ポー
ト設定」となる。このとき、バッファ１０８ではｎＭＯ
Ｓトランジスタ１２１およびｐＭＯＳトランジスタ１２
４がオフする。また、ＡＮＤ回路１０７により制御され
るｐＭＯＳトランジスタ１１１はオンとなる。これによ
り、入出力ポート１０１のポート端子１１４は、プルア
ップ抵抗としてのｐＭＯＳトランジスタ１１１を経て電
源電圧ＶＤＤ１に接続した状態となる。

【００２９】ｐＭＯＳトランジスタ１１１の雰囲気温度
２７℃におけるオン抵抗をＲ２７ｃとすると、コンパレ
ータ２０３の非反転入力端子に入力される電位は、ＶＣ
ＭＰｃ＝ＶＤＤ１×Ｒ１／（Ｒ１＋Ｒ２７ｃ）となる。
ｐＭＯＳトランジスタ１１１の雰囲気温度２７℃におけ
るオン抵抗をＲ２７ｃ＝５０ｋΩ、電源電圧をＶＤＤ１
＝５Ｖ、プルダウン抵抗２０２の抵抗をＲ１＝５０ｋΩ
としたときには、ＶＣＭＰｃは約２．５０Ｖとなる。

【００３０】さらに、ＰＤＤＲ１０４の出力がＬ、ＰＤ
Ｒ１０５の出力がＬのとき、「プルアップなし入力ポー
ト設定」となる。このとき、バッファ１０８ではｎＭＯ
Ｓトランジスタ１２１およびｐＭＯＳトランジスタ１２
４がオフする。また、ＡＮＤ回路１０７により制御され
るｐＭＯＳトランジスタ１１１はオフとなる。これによ
り、入出力ポート１０１のポート端子１１４は、電源電
圧ＶＤＤ１から遮断された状態となり、ポート端子１１
４はプルダウン抵抗２０２を介してグラウンドにつなが
る。このため、コンパレータ２０３の非反転入力端子に
入力される電位は、 ＶＣＭＰｂ＝０（Ｖ） となる。

【００３１】入出力ポート１０１では、ＰＤＤＲ１０４
に対するクロック信号ＰＤＤＲ＿ＣＫ、ＰＤＲ１０５に
対するクロック信号ＰＤＲ＿ＣＫによって、プルアップ
なし入力ポート設定を挟んで出力ポート設定とプルアッ
プ付き入力ポート設定を交互に繰り返す。すなわち、
「出力ポート設定」、「プルアップなし入力ポート設
定」、「プルアップ付き入力ポート設定」、「プルアッ
プなし入力ポート設定」、「出力ポート設定」、−−−
の順で繰り返す。入出力ポート１０１の出力信号は、こ
の規則的な繰り返しによって、通常のウォッチドックタ
イマが監視対象とするＰＲＵＮ信号を形成しており、ウ
ォッチドックタイマ２０５でも監視対象とする。

【００３２】ここで、ＭＯＳトランジスタのオン抵抗は
絶対温度の（３／２）乗に比例することが知られてい
る。このため、例えば２７℃（３００°Ｋ）から１２７
℃（４００°Ｋ）へ雰囲気温度が変化した場合には、オ
ン抵抗は約１．５３倍となる。そこで、雰囲気温度が１
２７℃になると、コンパレータ２０３の非反転入力端子
に入力される電位は、上記の「出力ポート設定」ではＶ
ＣＭＰｅ＝約４．８５Ｖ、「プルアップ付き入力ポート
設定」ではＶＣＭＰｇ＝約１．９８Ｖとなる。また、
「プルアップなし入力ポート設定」では１２７℃でもＶ
ＣＭＰｆ＝０Ｖである。

【００３３】図３は、コンパレータ２０３の反転入力端
子に入力される基準電圧ＶＴＨ１を１．９８Ｖとして、
雰囲気温度が１２７℃より低いときの各信号の状態を示
す。「出力ポート設定」および「プルアップ付き入力ポ
ート設定」では、コンパレータ２０３の非反転入力電位
ａ（＝ＶＣＭＰａ）、ｃ（＝ＶＣＭＰｃ）がいずれも基
準電圧ＶＴＨ１より高くなり、コンパレータ２０３の出
力はそれぞれＨとなって、「プルアップなし入力ポート
設定」時のｂ（＝ＶＣＭＰｂ）によるＬを交互に挟んだ
ａ、ｂ、ｃ、ａ、ｂ、…の規則的な繰り返しパルスとな
る。したがって、立上りエッジ検出回路２１０および立
下がりエッジ検出回路２１２では各パルスの立上りエッ
ジおよび立下がりエッジが検出され、これらの出力信号
を入力するＯＲ回路２１４は出力信号ｊ、ｋ、ｍ、ｎ、
…を発する。

【００３４】カウンタ２２０とカウンタ２２３はそれぞ
れクロック信号ＣＬＫをカウントするが、それらのカウ
ント値はＯＲ回路２１４からの各出力信号ｊ、ｋ、ｍ、
ｎ、…でリセットされる。コンパレータ２０３が繰り返
しパルス出力を継続している間は、カウンタ２２０とカ
ウンタ２２３のカウント値が異常判定値Ｚ１、Ｚ２を越
えないように、各異常判定値が設定されている。

【００３５】このため、各カウンタに接続されたラッチ
回路２２１、ラッチ回路２２４からはいずれもＬの出力
信号が出力端子２０７、出力端子２０８に送出される。
したがって警報部３００においては、ｎＭＯＳトランジ
スタ３０３とｎＭＯＳトランジスタ３０７はオンせず、
発光ダイオード３０２および発光ダイオー３０６は点灯
しない。

【００３６】図４は、雰囲気温度が１２７℃以上へ変化
したときの各信号の状態を示す。「出力ポート設定」で
は、コンパレータ２０３の非反転入力電位ｅ（＝ＶＣＭ
Ｐｅ）は約４．８５Ｖで基準電圧ＶＴＨ１より高いが、
「プルアップ付き入力ポート設定」ではｇ（＝ＶＣＭＰ
ｇ）が約１．９８Ｖ以下へ変化するので、このときコン
パレータ２０３の出力は「プルアップなし入力ポート設
定」時のｆ（＝ＶＣＭＰｆ＝０）によるＬに続いてＬの
ままとなる。

【００３７】したがって、ＯＲ回路２１４からの出力信
号がなく、カウンタ２２０とカウンタ２２３はリセット
されないままそれぞれクロック信号ＣＬＫのカウントを
継続する。そして、カウンタ２２０で、時刻ｔ１におい
てカウント値が異常判定値Ｚ１を越えると、ラッチ回路
２２１の出力信号がＨとなる。これにより、警報部３０
０ではｎＭＯＳトランジスタ３０３がオンして、発光ダ
イオード３０２が点灯し、ＣＰＵ１００の温度が異常高
温になっていることを報知する。

【００３８】なお、次の「出力ポート設定」により時刻
ｔ２でコンパレータ２０３の出力がＨとなると、カウン
タ２２３はカウンタ２２０とともにリセットされるの
で、分周回路２２２を経たクロック信号をカウントする
カウンタ２２３のカウント値は異常判定値Ｚ２には達し
ない。

【００３９】図５は、ＣＰＵ１００が故障したときの各
信号の状態を示す。ＣＰＵ１００が故障してＰＤＤＲ１
０４およびＰＤＲ１０５の出力がいずれもＬに固定され
た状態になると、その後時刻ｔ３以降は基準電圧ＶＴＨ
１を越える非反転入力電位ＶＣＭＰａ、ＶＣＭＰｃが入
力しないので、コンパレータ２０３の出力はＬのままと
なる。したがって、立上りエッジ検出回路２１０および
立下がりエッジ検出回路２１２でのエッジ検出がなくな
り、ＯＲ回路２１４からの出力信号ｊ、ｋ、ｍ、ｎも途
絶える。

【００４０】この結果、カウンタ２２０とカウンタ２２
３はリセットされないままそれぞれクロック信号ＣＬＫ
のカウントを継続する。そして、カウンタ２２０で、時
刻ｔ４においてカウント値が異常判定値Ｚ１を越える
と、ラッチ回路２２１の出力信号がＨとなり、またカウ
ンタ２２３で、時刻ｔ５においてカウント値が異常判定
値Ｚ２を越えると、ラッチ回路２２４の出力信号がＨと
なる。これにより、警報部３００ではｎＭＯＳトランジ
スタ３０３がオンして、発光ダイオード３０２が点灯す
るとともに、ｎＭＯＳトランジスタ３０７がオンして、
発光ダイオー３０６も点灯して、ＣＰＵ１００が故障し
ていることを報知する。

【００４１】本実施例では、バッファ１０８のｎＭＯＳ
トランジスタ１２１とｐＭＯＳトランジスタ１２２とが
発明における第１のトランジスタを構成し、ｐＭＯＳト
ランジスタ１１１がプルアップ抵抗を形成する第２のト
ランジスタに該当する。また、コンパレータ２０３が比
較手段としての第１のコンパレータに該当し、基準電圧
ＶＴＨ１が第１の基準電圧を構成する。そして、立下り
エッジ検出回路２１０および立上りエッジ検出回路２１
２からＯＲ回路２１４を経て、カウンタ２２０、ラッチ
回路２２１が、温度判断手段を構成し、とくに、カウン
タ２２０が第１のカウンタに、クロック信号ＣＬＫが第
１のクロック信号に、そして異常判定値Ｚ１が第１の異
常判定値に該当する。また、立下りエッジ検出回路２１
０および立上りエッジ検出回路２１２からＯＲ回路２１
４を経て、カウンタ２２３、ラッチ回路２２４が、故障
判断手段を構成し、とくに、カウンタ２２３が第２のカ
ウンタに、分周回路２２２の出力が第２のクロック信号
に、そして異常判定値Ｚ２が第３の異常判定値に該当す
る。

【００４２】本実施例は以上のように構成され、ＣＰＵ
１００のポート端子１１４を、ｐＭＯＳトランジスタ１
１１のオン抵抗をプルアップ抵抗とした「プルアップ付
き入力ポート設定」に設定可能とし、上記オン抵抗の変
化に基づいてＣＰＵ１００の温度状況を検出するものと
したので、半導体チップへの専用の温度検出素子の作り
込みが不要で、温度検出信号の取り出しのための専用の
端子も設ける必要がないから、小型のチップでかつ低コ
ストの汎用のＣＰＵをそのまま利用できる。

【００４３】また、より具体的には、ＣＰＵ１００のポ
ート端子１１４を「プルアップ付き入力ポート設定」、
「プルアップなし入力ポート設定」、および「出力ポー
ト設定」の各設定に繰り返し切り換えるとともに、クロ
ック信号ＣＬＫをカウントするカウンタ２２０とクロッ
ク信号ＣＬＫを分周回路２２２を通してカウントするカ
ウンタ２２３とを設け、上記ポート端子１１４の電位を
コンパレータ２０３で基準電圧ＶＴＨ１と比較して生成
したＨ、Ｌの繰り返しパルスの立上がり、立下がりごと
に両カウンタ２２０、２２３をリセットするようにし
て、プルアップ抵抗の変化により繰り返しパルスが欠け
て、カウンタ２２０のカウント値が異常判定値Ｚ１を越
えたとき温度異常を報知し、継続してパルスの生成がな
くなってカウンタ２２３のカウント値も異常判定値Ｚ２
を越えたときＣＰＵ故障を報知するものとしたので、１
つの在来のポート端子１１４を用いて温度異常とＣＰＵ
故障とを監視することができる。

【００４４】つぎに第２の実施例について説明する。図
６は第２の実施例にかかる温度モニタを組み込んだＣＰ
Ｕ監視装置を示すブロック図、図７はＰＤＤＲとＰＤＲ
からウォッチドックタイマの出力端子までの回路の詳細
を示す図である。ＣＰＵ１００は前実施例のものと同じ
である。ＣＰＵ１００に接続される監視回路２００Ａに
は、プルダウン抵抗２０２が接続された入力端子２０１
とウォッチドックタイマ２０５Ａの間に、２つのコンパ
レータ２０３と２０４が設けられている。

【００４５】コンパレータ２０３は、反転入力端子と非
反転入力端子を有し、非反転入力端子は入力端子２０１
に接続され、反転入力端子には基準電圧ＶＴＨ２が入力
される。基準電圧ＶＴＨ２は前実施例におけるＶＴＨ１
よりも大幅に低く、０レベル近傍に設定されている。コ
ンパレータ２０４も、反転入力端子と非反転入力端子を
有し、非反転入力端子は入力端子２０１に接続され、反
転入力端子には基準電圧ＶＴＨ３が入力される。

【００４６】ウォッチドックタイマ２０５Ａには、それ
ぞれコンパレータ２０３に接続された互いに並列の立下
りエッジ検出回路２１０と立上りエッジ検出回路２１２
が設けられ、両エッジ検出回路２１０、２１２の出力は
ＯＲ回路２１４を経てカウンタ２２３のリセット端子Ｒ
に入力されている。カウンタ２２３にはクロックＣＬＫ
が分周回路２２２を経て入力され、ラッチ回路２２４を
介して出力端子２０８に接続されている。

【００４７】また、一方の入力端子に立上りエッジ検出
回路２１２の出力が入力されるＡＮＤ回路２３２が設け
られ、ＡＮＤ回路２３２の他方の入力端子には、コンパ
レータ２０４の出力側に接続された立上りエッジ検出回
路２３０の出力が反転入力される。さらに、入力端子２
０１に接続されＡＮＤ回路２３２の出力で制御されるサ
ンプルアンドホールド回路２３３が設けられ、Ａ／Ｄ変
換器２３５を介して温度データ端子２３６に温度データ
を出力するようになっている。

【００４８】サンプルアンドホールド回路２３３の出力
はさらにコンパレータ２３７の反転入力端子に入力さ
れ、コンパレータ２３７の非反転入力端子には、基準電
圧ＶＴＨ４が入力されている。そして、コンパレータ２
３７の出力はラッチ回路２３８を介して出力端子２０７
に送出される。基準電圧ＶＴＨ４は前実施例におけるＶ
ＴＨ１と同レベルに設定されている。監視回路の出力端
子２０７、２０８に接続される警報部３００は、前実施
例のものと同じである。

【００４９】コンパレータ２０３、２０４の各反転入力
端子には、前実施例と同様に、ＰＤＤＲ１０４の出力が
Ｈで、ＰＤＲ１０５の出力がＬの「出力ポート設定」時
には、ＶＣＭＰａ＝ＶＤＤ１×Ｒ１／（Ｒ１＋Ｒ２７ａ
＋Ｒ２７ｂ）が、ＰＤＤＲ１０４の出力がＬで、ＰＤＲ
１０５の出力がＨの「プルアップ付き入力ポート設定」
時には、ＶＣＭＰｃ＝ＶＤＤ１×Ｒ１／（Ｒ１＋Ｒ２７
ｃ）が、そして、ＰＤＤＲ１０４の出力がＬで、ＰＤＲ
１０５の出力がＬの「プルアップなし入力ポート設定」
時には、ＶＣＭＰｂ＝０の電位が入力される。

【００５０】雰囲気温度２７℃でのｎＭＯＳトランジス
タ１２１およびｐＭＯＳトランジスタ１２２のオン抵抗
Ｒ２７ａ、Ｒ２７ｂの合成抵抗を１ｋΩ、ｐＭＯＳトラ
ンジスタ１１１のオン抵抗Ｒ２７ｃを５０ｋΩ、電源電
圧ＶＤＤ１を５Ｖ、プルダウン抵抗２０２の抵抗値Ｒ１
を５０ｋΩとしたときには、「出力ポート設定」時のＶ
ＣＭＰａは約４．９０Ｖ、「プルアップ付き入力ポート
設定」時のＶＣＭＰｃは約２．５０Ｖとなる。また、雰
囲気温度１２７℃では、「出力ポート設定」時のＶＣＭ
Ｐｅは約４．８５Ｖ、「プルアップ付き入力ポート設
定」時のＶＣＭＰｇは約１．９８Ｖ、「プルアップなし
入力ポート設定」時のＶＣＭＰｆは０Ｖとなる。

【００５１】図８は、コンパレータ２３７の非反転入力
端子に入力される基準電圧ＶＴＨ４を１．９８Ｖ、コン
パレータ２０４の反転入力端子に入力される基準電圧Ｖ
ＴＨ２を４．８０Ｖとして、雰囲気温度が１２７℃より
低いときの各信号の状態を示す。入出力ポート１０１で
は、上記のポート設定を「出力ポート設定」、「プルア
ップなし入力ポート設定」、「プルアップ付き入力ポー
ト設定」、「プルアップなし入力ポート設定」の順で繰
り返す。したがって、入出力ポート１０１からは出力信
号としてａ、ｂ、ｃ、ａ、ｂ、…の繰り返しがコンパレ
ータ２０３、２０４の非反転入力端子入力）に入力す
る。

【００５２】ＣＰＵ１００の雰囲気温度が１２７℃より
低いときには、「出力ポート設定」および「プルアップ
付き入力ポート設定」時の出力信号ａ（＝ＶＣＭＰ
ａ）、ｃ（＝ＶＣＭＰｃ）はいずれも基準電圧ＶＴＨ２
より高くなり、コンパレータ２０３の出力はそれぞれＨ
となって、「プルアップなし入力ポート設定」時の出力
信号ｂ（＝ＶＣＭＰ）によるＬを交互に挟んだ繰り返し
パルスとなる。また、「出力ポート設定」時の出力信号
ａは基準電圧ＶＴＨ３より高く、コンパレータ２０４の
出力は「出力ポート設定」時の出力ａごとにＨとなるこ
とを繰り返す。

【００５３】コンパレータ２０３に立上りエッジ検出回
路２１０および立下がりエッジ検出回路２１２を介して
接続されたＯＲ回路２１４からは、ａ、ｂ、ｃ、ａ、
ｂ、…の繰り返しパルスに基づく出力信号ｊ、ｋ、ｍ、
ｎ、…が出力され、カウンタ２２３は分周回路２２２を
介したクロック信号ＣＬＫのカウント値をリセットされ
る。これにより、ラッチ回路２２４の出力信号はＬに維
持される。

【００５４】ＡＮＤ回路２３２の出力は「プルアップ付
き入力ポート設定」時の出力信号ｃの立上りエッジでの
みＨとなり、このＨ信号を受けてサンプルアンドホール
ド回路２３３はその時点での入力端子２０１の電位を
ｕ、ｖ、ｗのように保持する。サンプルアンドホールド
回路２３３の出力はコンパレータ２３７で基準電圧ＶＴ
Ｈ４と比較され、ｕ、ｖ、ｗがＶＴＨ４より高いため
に、ラッチ回路２３８から出力端子２０７への出力信号
はＬに維持される。なお、サンプルアンドホールド回路
２３３の出力はＡ／Ｄ変換器２３５を介して温度データ
端子２３６にデジタルデータとして送出されるので、リ
アルタイムでの温度計測が可能となる。

【００５５】図９は、雰囲気温度が上昇してゆき、１２
７℃以上に変化するときの各信号の状態を示す。「出力
ポート設定」では、コンパレータ２０３の非反転入力電
位ｅ（＝ＶＣＭＰｅ）、すなわちサンプルアンドホール
ド回路２３３で保持される入力端子２０１の電位は約
４．８５Ｖで基準電圧ＶＴＨ４より高いが、「プルアッ
プ付き入力ポート設定」ではｇ（＝ＶＣＭＰｇ）が約
１．９８Ｖ以下となるので、時刻ｔ６でサンプルアンド
ホールド回路２３３の出力ｙは基準電圧ＶＴＨ４より小
さくなって、コンパレータ２３７の出力がＨとなる。こ
れにより、ラッチ回路２３８の出力信号がＨとなり、警
報部３００ではｎＭＯＳトランジスタ３０３がオンし
て、発光ダイオード３０２が点灯し、ＣＰＵ１００の温
度が異常高温になっていることを報知する。

【００５６】なお、この間ＯＲ回路２１４からのパルス
が消えてカウンタ２２３がカウントを継続しても、次の
「出力ポート設定」によりＯＲ回路２１４からのパルス
が発生したときにリセットされるので、ＣＰＵ１００が
正常であればカウンタ２２３のカウント値が異常判定値
Ｚ２に達することはない。

【００５７】図１０は、ＣＰＵ１００が故障したときの
各信号の状態を示す。ＣＰＵ１００が故障してＰＤＤＲ
１０４およびＰＤＲ１０５の出力がいずれもＬに固定さ
れた状態になると、コンパレータ２０３、２０４の出力
はＬのままとなり、時刻ｔ７以降ＯＲ回路２１４からの
出力信号ｊ、ｋ、ｍ、ｎも途絶える。この結果、前実施
例におけると同じく、カウンタ２２３はリセットされな
いまま分周回路２２２を介したクロック信号ＣＬＫのカ
ウントを継続する。そして、カウンタ２２３で、時刻ｔ
８においてカウント値が異常判定値Ｚ２を越えると、ラ
ッチ回路２２４の出力信号がＨとなる。これにより、警
報部３００では発光ダイオー３０６が点灯して、ＣＰＵ
１００が故障していることを報知する。

【００５８】なお、コンパレータ２０３の出力がＬのま
まとなると、ＡＮＤ回路２３２からＨ信号が出力される
こともなくなるが、サンプルアンドホールド回路２３３
はその出力ｖとして、前回のＡＮＤ回路２３２からの信
号出力時における入力端子２０１の電位、すなわち「プ
ルアップ付き入力ポート設定」によるｇ（＝ＶＣＭＰ
ｇ）を保持したままとなる。ｇの電位はコンパレータ２
３７の基準電圧ＶＴＨ４より大きい。したがってこの実
施例では、ＣＰＵ１００が故障したときは出力端子２０
７はＬを保持するから、発光ダイオー３０６のみが点灯
し発光ダイオー３０２の方は点灯しない。

【００５９】本実施例では、また、第１のコンパレータ
としてのコンパレータ２０３と第２のコンパレータとし
てのコンパレータ２０４とが比較手段を構成し、基準電
圧ＶＴＨ２が第１の基準電圧に、基準電圧ＶＴＨ３が第
２の基準電圧に該当する。そして、立上りエッジ検出回
路２１２および立上りエッジ検出回路２３０からＡＮＤ
回路２３２を経てサンプルアンドホールド回路２３３、
コンパレータ２３７、ラッチ回路２３８が温度判断手段
を構成し、基準電圧ＶＴＨ４が第２の異常判定値に該当
する。

【００６０】本実施例によっても、ＣＰＵ１００のポー
ト端子１１４を、ｐＭＯＳトランジスタ１１１のオン抵
抗をプルアップ抵抗とした「プルアップ付き入力ポート
設定」に設定可能とし、上記オン抵抗の変化に基づいて
ＣＰＵ１００の温度状況を検出して温度異常を報知する
ものとしたので、半導体チップへの専用の温度検出素子
の作り込みが不要で、温度検出素子専用の端子も設ける
必要がないから、小型のチップでかつ低コストの汎用の
ＣＰＵをそのまま利用できる。

【００６１】また、ＣＰＵ１００のポート端子１１４を
「プルアップ付き入力ポート設定」、「プルアップなし
入力ポート設定」、および「出力ポート設定」の各設定
に繰り返し切り換えて、ポート端子１１４の電位をコン
パレータ２０３で基準電圧ＶＴＨ２と比較して生成した
Ｈ、Ｌの繰り返しパルスのうち、「プルアップ付き入力
ポート設定」時の入力ポート２０１の電位をサンプルホ
ールドして、これをコンパレータ２３７で基準値ＶＴＨ
４と比較することにより温度異常を検知するので、温度
異常検知のためのカウンタが不要となる。また、サンプ
ルアンドホールド回路２３３を備えるので、これを利用
してその出力を引き出すことによりリアルタイムの温度
を計測することができるという利点を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】実施例の詳細回路図である。

【図３】ＣＰＵの雰囲気温度が通常温度時の回路各部位
の信号状態を示す図である。

【図４】ＣＰＵの雰囲気温度が異常高温に変化したとき
の回路各部位の信号状態を示す図である。

【図５】ＣＰＵが故障したときの回路各部位の信号状態
を示す図である。

【図６】第２の実施例を示すブロック図である。

【図７】第２の実施例の詳細回路図である。

【図８】ＣＰＵの雰囲気温度が通常温度時の回路各部位
の信号状態を示す図である。

【図９】ＣＰＵの雰囲気温度が異常高温に変化したとき
の回路各部位の信号状態を示す図である。

【図１０】ＣＰＵが故障したときの回路各部位の信号状
態を示す図である。

【符号の説明】

１００ ＣＰＵ １０１ 入出力ポート １０３ ＢＵＳライン １０４ ポートデータディレクションレジスタ １０５ ポートデータレジスタ １０７ ＡＮＤ回路 １０８、１０９、１１０ バッファ １１１ ｐＭＯＳトランジスタ １１４ ポート端子 １２１、１２３ ｎＭＯＳトランジスタ １２２、１２４ ｐＭＯＳトランジスタ １２５ インバータ ２００、２００Ａ 監視回路 ２０１ 入力端子 ２０２ プルダウン抵抗 ２０３、２０４、２３７ コンパレータ ２０５、２０５Ａ ウォッチドックタイマ ２０７、２０８ 出力端子 ２１０ 立下りエッジ検出回路 ２１２、２３０ 立上りエッジ検出回路 ２１４ ＯＲ回路 ２２１、２２４、２３８ ラッチ回路 ２２０、２２３ カウンタ ２２２ 分周回路 ２３２ ＡＮＤ回路 ２３３ サンプルアンドホールド回路 ２３５ Ａ／Ｄ変換器 ２３６ 温度データ端子 ３００ 警報部 ３０１、３０５ 抵抗 ３０２、３０６ 発光ダイオード ３０３、３０７ ｎＭＯＳトランジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 演算処理ユニットの、少なくもプルアッ
   プ付き入力ポート設定とプルアップなし入力ポート設定
   とに切換えるように設定した入出力ポートに接続され
   て、該入出力ポートのポート端子の電位を基準電圧と比
   較する比較手段と、プルアップ付き入力ポート設定にお
   けるプルアップ抵抗成分の温度による抵抗値変化に基づ
   いて、プルアップ付き入力ポート設定時の前記比較手段
   の出力から演算処理ユニットの温度状態を判断する温度
   判断手段とを有することを特徴とする演算処理ユニット
   の温度モニタ。
2. 【請求項２】 前記入出力ポートは、プルアップなし入
   力ポート設定を挟んで出力ポート設定とプルアップ付き
   入力ポート設定を交互に繰り返すよう設定され、前記比
   較手段は、プルダウン抵抗を接続した非反転入力端子に
   前記ポート端子の電位を入力し、反転入力端子に前記基
   準電圧を入力する第１のコンパレータからなり、前記温
   度判断手段は、第１のクロック信号をカウントし前記第
   １のコンパレータの出力パルスでリセットされる第１の
   カウンタを有して、そのカウント値が第１の異常判定値
   に達すると温度異常と判断するものであることを特徴と
   する請求項１記載の演算処理ユニットの温度モニタ。
3. 【請求項３】 前記入出力ポートは、プルアップなし入
   力ポート設定を挟んで出力ポート設定とプルアップ付き
   入力ポート設定を交互に繰り返すよう設定され、前記比
   較手段は、プルダウン抵抗を接続した非反転入力端子に
   前記ポート端子の電位を入力し、反転入力端子に第１の
   基準電圧を入力した第１のコンパレータと、前記プルダ
   ウン抵抗を接続した非反転入力端子に前記ポート端子の
   電位を入力し、反転入力端子に第２の基準電圧を入力し
   た第２のコンパレータとからなり、前記温度判断手段
   は、前記第１および第２のコンパレータの出力に基づい
   て、第１のコンパレータの出力のうちプルアップ付き入
   力ポート設定時の出力パルスでリセットされ前記ポート
   端子の電位を保持するサンプルホールド回路を有して、
   該サンプルホールド回路の出力が第２の異常判定値に達
   すると温度異常と判断するものであることを特徴とする
   請求項１記載の演算処理ユニットの温度モニタ。
4. 【請求項４】 前記プルアップ抵抗成分が前記プルダウ
   ン抵抗と同レベルであることを特徴とする請求項２また
   は３記載の演算処理ユニットの温度モニタ。
5. 【請求項５】 第２のクロック信号をカウントし前記第
   １のコンパレータの出力パルスでリセットされる第２の
   カウンタを有して、そのカウント値が第３の異常判定値
   に達すると演算処理ユニットの故障と判断する故障判断
   手段を有することを特徴とする請求項２、３または４記
   載の演算処理ユニットの温度モニタ。
6. 【請求項６】 前記出力ポート設定およびプルアップ付
   き入力ポート設定は、それぞれ、前記ポート端子の入出
   力を制御するポートデータディレクションレジスタと出
   力データを保持するポートデータレジスタとで制御され
   る第１および第２のトランジスタを介して前記ポート端
   子を電源電圧に接続して形成され、出力ポート設定にお
   ける前記第１のトランジスタのオン抵抗は、プルアップ
   付き入力ポート設定におけるプルアップ抵抗をなす前記
   第２のトランジスタのオン抵抗よりも小さく設定され、
   前記第２のカウンタのカウント値は、前記第１のコンパ
   レータの出力のうち出力ポート設定時の出力パルスでリ
   セットされる間は前記第３の異常判定値に達しないよう
   に設定されていることを特徴とする請求項５記載の演算
   処理ユニットの温度モニタ。