JP2003218029A - 半導体膜及びその製造方法 - Google Patents

半導体膜及びその製造方法

Info

Publication number
JP2003218029A
JP2003218029A JP2002012202A JP2002012202A JP2003218029A JP 2003218029 A JP2003218029 A JP 2003218029A JP 2002012202 A JP2002012202 A JP 2002012202A JP 2002012202 A JP2002012202 A JP 2002012202A JP 2003218029 A JP2003218029 A JP 2003218029A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
silicon film
polycrystalline
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002012202A
Other languages
English (en)
Inventor
Akihiro Oda
明博 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002012202A priority Critical patent/JP2003218029A/ja
Publication of JP2003218029A publication Critical patent/JP2003218029A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 表面凹凸が低減され、且つ、結晶欠陥が低減
された高品質な半導体膜及びその製造方法を提供する。 【解決手段】 絶縁性基板1上に非晶質シリコン膜2を
形成する工程と、非晶質シリコン膜2に、第1回目の光
照射アニールを行うことによって、非晶質半導体膜2を
多結晶半導体膜2aに結晶化する工程と、多結晶半導体
膜2aの表面に酸化処理を行うことによって、多結晶半
導体膜2aの表面に酸化シリコン膜7を形成する工程
と、酸化シリコン膜7を除去する工程と、酸化シリコン
膜7が除去された多結晶半導体膜2bに、第2回目の光
照射アニールを行うことによって、多結晶半導体膜2c
の表面凹凸及び結晶欠陥を低減する工程とを、包含す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶性を有する半
導体膜及びその製造方法に関し、特に、絶縁性基板上に
形成された結晶性の半導体膜及びその製造方法に関す
る。
【0002】
【従来の技術】従来、アクティブマトリクス型の液晶表
示装置、イメージセンサ等を駆動するスイッチング素子
として、薄膜トランジスタ(TFT)が広く用いられて
いる。このような用途に用いられるTFTとしては、特
に最近では、さらなる高速動作により駆動を可能とする
ことが必要であるために、非晶質シリコン膜を活性層と
して形成された非晶質シリコンTFTに代えて、電界効
果移動度がより高い多結晶シリコン膜を活性層とする多
結晶TFT(ポリシリコンTFT)が開発されている。
【0003】このようなポリシリコンTFTを用いて液
晶表示装置を形成すると、TFTのスイッチング特性の
高性能化を図ることができ、画素のスイッチングに限ら
ず、駆動回路を構成するTFTとしても使用することが
できる。このため、ポリシリコンTFTを用いれば、同
一基板上に表示部と駆動回路とを一体に形成することが
できるため、駆動用のIC及びその接続が不要になると
いう利点がある。
【0004】アクティブマトリクス型の液晶表示装置
に、このようなポリシリコンTFTを適用する場合、ガ
ラス基板等にポリシリコンTFTを形成するために、基
板にダメージを与えることが少ない低温プロセスにより
多結晶シリコン膜を形成する技術が必要である。このよ
うな低温プロセスを達成する技術として、基板上に成膜
された非晶質シリコン膜にレーザー光を照射するレーザ
アニールにより結晶化させて多結晶シリコン膜とする方
法が一般的になっている。この方法により形成した多結
晶シリコン膜を活性層に用いたTFTは、固相成長法、
PECVD法により形成した多結晶シリコン膜を用いた
TFTよりも移動度が高いことが知られている。
【0005】
【発明が解決しようとする課題】非晶質シリコン膜に、
エネルギーを与えることにより非晶質シリコン膜を溶融
した後に多結晶化する場合、結晶化された多結晶シリコ
ン膜上には、結晶粒界に沿って突起が形成される。この
突起は、電気炉を用いて加熱することにより非晶質シリ
コン膜を結晶化させた場合と、エキシマレーザを非晶質
シリコン膜に照射して結晶化させた場合とを比較する
と、エキシマレーザを照射した場合のほうが高くなる。
このため、エキシマレーザを照射して非晶質シリコン膜
を結晶化する場合には、その表面に比較的大きな突起が
形成される。
【0006】多結晶シリコン膜の表面に大きな突起が形
成されて凹凸形状が形成されていると、多結晶シリコン
膜上に薄いゲート絶縁膜を形成することが困難になると
いう問題がある。また、突起の先端部分に電界が集中す
ることにより絶縁破壊が起こり易くなるという問題もあ
る。さらに、多結晶シリコン膜の表面に大きな凹凸があ
ると、微細化の妨げになるという問題もある。
【0007】特開平7−162002号公報には、多結
晶シリコン膜の表面層を酸化した後、その酸化膜を除去
することによって、良質の多結晶シリコン膜とする半導
体膜の製造方法が記載されている。
【0008】この公報に記載された半導体膜の製造方法
では、多結晶シリコン膜の酸化処理により、シリコン原
子が酸素原子と結合する過程で、シリコン原子同士の結
合が切り離され、ある確率で完全に自由になるシリコン
原子が生成される。このようにして生成された完全に自
由になったシリコン原子が、多結晶シリコン膜中に拡散
し、膜中に拡散したシリコン原子が、多結晶シリコン膜
中の結晶欠陥を補償することによって、結晶欠陥が低減
されると考えられている。
【0009】しかし、この方法を用いて形成された多結
晶半導体膜は、表面荒れ(凹凸)が大きいという問題が
ある。
【0010】このような表面荒れ(凹凸)が発生する原
因について説明する。絶縁性基板上に形成された多結晶
シリコン膜は、種々の結晶方位を持った結晶粒の集まり
によって構成され、かつ、各結晶粒間に形成される結晶
粒界には、多くの結晶欠陥が存在する。一般に、結晶方
位の違いに応じて、酸化が進行する速度(以下、酸化レ
ートという)が異なる。また、結晶粒界は結晶粒の部分
よりも酸化レートが大きい。
【0011】したがって、異なる結晶方位を有する多種
の結晶粒及び各結晶粒間に形成される結晶粒界を有する
多結晶シリコン膜を酸化すると、酸化レートが大きい部
分と小さい部分とが生じ、多結晶シリコン膜の表面上に
形成される酸化膜の膜厚に格差が生じる。その結果、酸
化膜を除去した後の多結晶半導体膜の表面に生じる凹凸
が大きくなる。
【0012】また、特開2001−60551号公報に
は、非晶質シリコン膜にレーザー光を照射することによ
り多結晶シリコンを形成した後、膜表面に酸素が供給さ
れない状態として、二回目のレーザー光照射等の熱処理
を実施することにより、多結晶シリコン膜の表面上に形
成される凹凸を低減する方法が記載されている。
【0013】この公報に記載された方法では、処理後の
多結晶シリコン膜上にゲート絶縁膜を形成しても、多結
晶シリコン膜上の突起が低減されているため、この突起
の先端部分に電界が集中して絶縁破壊が起こり易くなる
という問題は改善される。
【0014】しかし、この方法では、多結晶シリコン膜
を形成したときに生じる結晶欠陥を十分に低減すること
はできない。結晶欠陥の多い多結晶シリコン膜により、
TFTを作製すると、電気的特性、特に、移動度、オン
電流を改善することができない。
【0015】本発明は、上記問題を解決するためになさ
れたものであり、表面凹凸が低減され、且つ、結晶欠陥
が低減された高品質な半導体膜及びその製造方法を提供
することを目的とする。
【0016】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体膜は、多結晶半導体薄膜により構成
されると共に、その多結晶半導体薄膜の表面平均凹凸
(RMS)が、0.5〜3nmになっていることを特徴
とするものである。
【0017】また、本発明の半導体膜の製造方法は、絶
縁性基板上に非晶質半導体膜を形成する工程と、該非晶
質半導体膜に、第1回目の光照射アニールを行うことに
よって、該非晶質半導体膜を多結晶半導体膜に結晶化す
る工程と、該多結晶半導体膜の表面に酸化処理を行うこ
とによって、該多結晶半導体膜の表面に酸化膜を形成す
る工程と、該酸化膜を除去する工程と、該酸化膜が除去
された多結晶半導体膜に、第2回目の光照射アニールを
行うことによって、該多結晶半導体膜の表面凹凸及び結
晶欠陥を低減する工程と、を包含することを特徴とする
ものである。
【0018】上記本発明の半導体膜の製造方法におい
て、前記第1回目の光照射アニールは、レーザー光を照
射するレーザアニールによって行われることが好まし
い。
【0019】上記本発明の半導体膜の製造方法におい
て、前記第2回目の光照射アニールは、真空中または不
活性ガス中であって、酸素分圧が低減された雰囲気下で
行われることが好ましい。
【0020】上記本発明の半導体膜の製造方法におい
て、前記第2回目の光照射アニールは、レーザー光を照
射するレーザアニールによって行われることが好まし
い。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
【0022】図1(a)〜(c)及び図2(a)〜
(c)は、それぞれ、本実施の形態の半導体膜の形成方
法を工程毎に説明する概略断面図である。
【0023】本実施の形態の半導体膜の形成方法につい
て、図1(a)〜(c)及び図2(a)〜(c)を参照
しながら説明する。
【0024】まず、図1(a)に示すように、プラズマ
励起化学気相成長(PE−CVD)法を用いて、絶縁性
基板1上に膜厚80nmの非晶質シリコン膜2を形成す
る。
【0025】絶縁性基板1としては、ガラス基板、石英
基板、サファイア基板等を用いることができるが、安価
であり、デバイスコストを低減できるガラス基板を用い
ることが好ましい。あるいは、絶縁性基板1として、シ
リコンウエハ上に絶縁膜を形成したもの等を用いてもよ
い。シリコンウエハ上に形成される絶縁膜としては、酸
化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化タンタル膜等の単膜、または、これらの2種類以上
を積層した積層膜が用いられる。
【0026】次に、図1(b)に示すように、大気雰囲
気中で、非晶質シリコン膜2にレーザー光等の光を照射
して、第1回目の光照射アニールを行う。
【0027】本実施の形態では、照射光として、XeC
lエキシマレーザーを用い、そのビーム断面形状は、幅
1.0mmの帯状とし、1ショットの時間幅(パルス
幅)を40nsとした。このような帯状のエキシマレー
ザーを、1ショットの照射を行う毎に、その長軸に直交
する方向に移動させ、基板全面を走査する。また、1回
のショットによる照射領域と、次のショットによる照射
領域とが重なる部分の割合(オーバーラップ率)が、一
ショットの照射領域の90〜99%程度になるように、
その照射領域を移動させる。
【0028】本願発明者の実験によると、エキシマレー
ザーのエネルギー密度が、250mJ/cm2に満たな
い場合には、結晶化されるシリコン膜の表面凹凸は、比
較的小さくなるが、結晶粒も小さくなり、このような小
さい結晶粒により構成される結晶性シリコン膜を活性層
に用いたTFTを作製した場合、電気的特性、特に、移
動度、オン電流が低くなる。
【0029】また、エキシマレーザーのエネルギー密度
は、結晶化後の多結晶シリコン膜の結晶粒を大きくする
ためには、できるだけ高く設定することが望ましい。こ
のような大きい結晶粒により構成される結晶性シリコン
膜を活性層に用いたTFTを作製すると、電気的特性、
特に、移動度、オン電流が良好になる。しかし、結晶粒
が大きくなるのに伴って、表面の凹凸も大きくなる。
【0030】さらに、エキシマレーザーのエネルギー密
度が、500mJ/cm2を超えると、シリコン膜の微
結晶化が進む。微結晶化が生ずると、シリコン膜にダメ
ージが残るため、エネルギー密度は、微結晶化が生ずる
閾値である500mJ/cm 2以下にすること好まし
い。
【0031】以上により、エキシマレーザーのエネルギ
ー密度は、250〜500mJ/cm2の範囲に設定さ
れる。
【0032】なお、照射されるレーザのエネルギー密度
の好適な範囲は、使用するレーザのパルス幅、ビームプ
ロファイル等によって、変化するものであり、これらの
変化に応じて、好ましいエネルギー密度に適宜変更して
照射される。
【0033】また、レーザーを照射する際に、基板を加
熱してもよい。このように基板を加熱することにより、
結晶化される結晶の質を高めることが可能になる。
【0034】このようなエキシマレーザーを非晶質シリ
コン膜2上に照射すると、非晶質シリコン膜2は、図1
(c)に示すような多結晶シリコン膜2aに結晶化され
る。
【0035】この多結晶シリコン膜2aは、その表面
に、種々の結晶方位を持った複数の結晶粒4の集合によ
り構成されており、各結晶粒4間には、結晶粒界5が形
成されている。各結晶粒4内には、図中×印によって示
すように、多数の結晶欠陥6が形成され、特に、結晶粒
界5の近傍部分に多くの結晶欠陥6が形成される。
【0036】また、各結晶粒4間に形成される結晶粒界
5が形成された部分には、多結晶シリコン膜2aの表面
上に突出する突起3が形成されている。この突起3によ
り形成される多結晶シリコン膜2aの表面上の平均凹凸
(RMS)は、原子間力顕微鏡(AFM)により測定す
ると、15〜25nm程度となっており、中には、非晶
質シリコン膜2の膜厚である80nmを上回る高さに達
する突起3も観測された。
【0037】次に、図2(a)に示すように、酸素を主
成分、例えば20〜100%とする雰囲気下で加熱する
ことにより、多結晶シリコン膜2aの表面を酸化する。
【0038】このような熱酸化処理を実施することによ
り、多結晶シリコン膜2aの表面が酸化されて酸化シリ
コン膜7が形成される。
【0039】多結晶シリコン膜2aの表面を熱酸化する
場合、一般に、結晶粒界5の部分の方が、結晶粒4の部
分よりも、酸化レートが大きくなる。また、各結晶粒4
間では、各結晶粒4の結晶方位の相違によって酸化レー
トに差異が生じる。
【0040】このため、結晶粒4の部分に比べると、結
晶粒界5の部分が酸化レートが大きいため、結晶粒界5
に沿った突起3の部分の酸化が進みやすくなっている。
また、結晶粒4の部分でも酸化が進むが、結晶粒界5の
部分よりも酸化レートが小さいため、結晶粒界5の部分
に比較すると、形成される酸化シリコン膜7の膜厚は薄
くなり、各結晶粒4の結晶方位の違いによる酸化レート
の差異に基づく酸化膜7の膜厚のばらつきは少なくな
る。
【0041】結果として、このような加熱酸化処理を実
施することにより、酸化シリコン膜7の下層に残った多
結晶シリコン膜2bの表面上の凹凸は緩和される。
【0042】また、多結晶シリコン膜2bの表面で酸化
が進行し、酸化シリコン膜7の形成が順次進んでいく
と、酸化シリコン膜7の形成により生成された自由にな
ったシリコン原子が多結晶シリコン膜2b中に存在する
結晶欠陥を順に埋めていき、多結晶シリコン膜2bに存
在する結晶欠陥が低減される。
【0043】酸化シリコン膜7の酸化レートは、温度と
圧力とに密接に関係しており、温度が下がると、酸化レ
ートは、大幅に低下し、圧力を高くすると、酸化レート
が大きくなる。すなわち、同一の温度であれば、圧力に
ほぼ比例して酸化レートが大きくなることが分かってお
り、圧力を高圧化することにより、高温条件で得られる
酸化レートを、低温条件で得ることができる。
【0044】例えば、圧力条件を1気圧として、温度条
件を900〜1000℃としたときに得られる酸化レー
トは、2〜4nm/minであるが、圧力条件を50気
圧とすれば、温度条件を600〜700℃と低温化して
も、同じ酸化レートを得ることができる。したがって、
酸化工程を1気圧以上の雰囲気として行うことにより、
700℃以下の温度条件で熱酸化を効率よく行うことが
できる。
【0045】半導体膜を形成する絶縁基板1として、無
アルカリガラスからなるガラス基板を用いた場合、その
歪点及び酸化炉の耐圧性を考慮すれば、1〜50気圧の
条件で酸化工程を行うことが実用的であり、この場合の
処理温度は、酸化レートによって異なるが、300〜7
00℃程度となる。
【0046】なお、温度条件の下限を300℃としたの
は、一般に、処理温度が300℃に満たない場合には、
酸化レートが極端に小さくなることが分かっており、実
用的でないからである。
【0047】以上の説明により、熱酸化処理工程は、1
〜50気圧で、且つ、300〜700℃の温度範囲で行
うことが好ましい。本実施の形態では、25気圧の雰囲
気下として、600℃の温度条件で、30分にわたっ
て、熱酸化処理を実施した。
【0048】上記の熱酸化工程の雰囲気は、水蒸気を主
とした雰囲気で行ってもよい。一般に、酸素雰囲気に比
較して水蒸気雰囲気の方が酸化レートは大きくなるた
め、結晶欠陥を補償する酸化処理を迅速に行うことがで
きる。
【0049】酸化雰囲気等の酸化条件は、酸化レート等
から工程のスループットを考慮して選定されるが、最初
に形成される非晶質シリコン膜2の膜厚(ta)と酸化
工程後のシリコン膜2bの膜厚(tb)との膜厚比は、
tb/ta=0.9〜0.5の範囲であることが望まし
い。酸化工程前後の膜厚比がtb/ta>0.9である
と、酸化工程による結晶欠陥を減少する効果が十分得ら
れないためであり、酸化工程前後の膜厚比をtb/ta
<0.5であると、酸化工程を行った場合に、各結晶粒
4の酸化レートの相違によって表面凹凸が大きくなり、
後述の処理を行っても、表面凹凸が改善し切れなくなる
からである。
【0050】次に、図2(b)に示すように、フッ酸系
のエッチング液を用いて、酸化工程によって形成された
酸化シリコン膜7を除去する。この酸化シリコン膜7の
除去により、多結晶シリコン膜2bの表面が露出する。
酸化シリコン膜7を除去した後の多結晶シリコン膜2b
の表面平均凹凸は、約7〜12nmであった。なお、フ
ッ酸系のガスを用いたドライエッチングにより酸化シリ
コン膜7を除去してもよい。
【0051】酸化シリコン膜7を除去した後、引き続い
て、素早く、基板を真空装置内に搬送し、真空装置内を
圧力が1×10-5Torrになるまで真空排気する。そ
して、この真空排気された状態で、第2回目の光照射ア
ニールを行う。本実施の形態では、照射光として、Xe
Clエキシマレーザを用い、圧力条件1×10-1Pa、
オーバーラップ率を95%として第2回目の光照射アニ
ールを行った。
【0052】このような2回目の光照射アニールを行う
ことにより、図2(c)に示すような、表面凹凸及び結
晶欠陥が低減された多結晶シリコン膜2cが得られる。
この多結晶シリコン膜2cの表面平均凹凸(RMS)
は、原子間力顕微鏡(AFM)により測定した結果、
0.5〜3nmであった。
【0053】このように、表面平均凹凸(RMS)が、
0.5〜3nmの範囲内であり、結晶欠陥が低減された
多結晶シリコン膜を用いてTFTを作製すると、電気的
特性、特に、移動度、オン電流を改善することができ
る。本実施の形態により形成された多結晶シリコン膜の
電気的特性は、絶縁性基板上に形成された非晶質シリコ
ン膜を炉アニールによる固相成長によって多結晶化した
シリコン膜の表面平均凹凸と同程度か、あるいは優れて
いる。
【0054】上記各工程を経て、最終的に酸化されずに
残った多結晶シリコン膜の膜厚は、50nmであった。
この多結晶シリコン膜の膜厚は、最初の工程にて形成さ
れる非晶質シリコン膜の膜厚、酸化レートの強度又は酸
化時間等を調整することによって、制御することができ
る。この場合、当然、前述した酸化工程前後の膜厚比が
考慮される。
【0055】このように、酸化シリコン膜7を除去した
後、2回目の光照射アニールによる熱処理を行うことに
より、多結晶シリコン膜の表面平均凹凸を小さくするこ
とができる。これは、酸化シリコン膜等が表面になく、
多結晶シリコン膜の表面が露出された状態で熱処理を行
うことによって、熱処理期間中に、シリコン原子の移動
が生じるためであると考えられる。
【0056】また、本実施の形態では、酸化シリコン膜
7を除去した後、素早く、基板を真空装置内に搬送する
ようにしたが、基板を大気に曝すことなく熱処理を行う
ことがより好ましい。
【0057】なお、2回目の光照射アニールを行う工程
にて照射されるレーザー光のエネルギー密度は、高くし
過ぎると、シリコン膜の微結晶化が進むため、エネルギ
ー密度は、微結晶化が生ずる閾値以下とすることが好ま
しい。また、この2回目の光照射アニールを実施する際
に、基板を加熱するようにしてもよい。基板を加熱する
ことにより、結晶化される結晶の質を高めることが可能
になる。
【0058】また、本実施の形態では、2回目の光照射
アニールのオーバーラップ率を95%としたが、他のオ
ーバーラップ率としてもよい。さらに、本願発明者らの
実験によると、オーバーラップさせずに、例えば、同一
箇所に2ショット以上複数回の照射を行った後、オーバ
ーラップしないように照射領域を移動させることによっ
ても、同様の平坦化の効果が得られた。
【0059】また、本実施の形態では、2回目の光照射
アニールを行う際の雰囲気圧力を、1×10-1Paとし
たが、他の圧力値としてもよい。多結晶シリコン膜に光
照射アニールを行う雰囲気中に酸素が供給されなけれ
ば、平坦化の効果を得ることができるためであり、雰囲
気圧力は、1×101Pa以下とすれば、平坦化の効果
を得ることができる。
【0060】また、2回目の光照射アニールは、不活性
ガス雰囲気中、例えば、窒素ガス雰囲気中にて行っても
よい。この場合、基板を収容した真空容器は、窒素ガス
等を充填する前に、圧力1×101Pa以下に真空排気
することが好ましく、さらに、1×10-1Pa以下に真
空排気することがより好ましい。これは、真空排気を実
施することによって、酸素分圧が低下することによると
考えられる。
【0061】すなわち、レーザ照射時における全圧が重
要であるのではなく、レーザ照射時の雰囲気中の酸素分
圧、もしくは、シリコン膜表面の単位面積当たりに供給
される酸素量を、十分に低減することによって、多結晶
シリコン膜表面を平坦化することが可能になると考えら
れる。
【0062】次に、上述の方法によって形成された多結
晶シリコン膜中に含まれる欠陥密度を、電子スピン共鳴
法(ESR:Electron spin Reson
ance)を用いて評価する実験を行ったので、その結
果について説明する。
【0063】下記の表1は、この実験実験結果を示して
いる。
【0064】
【表1】 表1を参照すると、膜中に含まれる欠陥密度は、処理工
程を経る程、低減されていることが示されており、2回
目の光処理アニール処理工程を行った後の多結晶シリコ
ン膜では、欠陥密度が最も低減された。
【0065】これは、2回目の光照射アニールを実施す
ることによって、シリコン膜が平坦化されると共に、多
結晶シリコン膜中に含まれる欠陥密度が低減されること
を示している。このように欠陥密度が低減されるメカニ
ズムとしては、2回目の光照射アニールによって、シリ
コン原子が移動したシリコン膜を平坦化すると共に、シ
リコン膜中の結晶欠陥を埋めるためであると考えられ
る。
【0066】以上に説明した実施の形態の各工程を実施
することによって、表面平均凹凸及び結晶欠陥が低減さ
れた多結晶シリコン膜を形成することができた。
【0067】なお、本発明は、上述の実施の形態の方法
に限定されず、本発明の要旨を位置脱しない範囲で、種
々の変更ができる。例えば、本実施の形態では、半導体
膜としてシリコン膜を例として説明したが、同様の効果
は、SiGe、Ge、GaAs等の他の半導体膜につい
ても得ることができる。
【0068】
【発明の効果】本発明の半導体膜は、絶縁性基板上に非
晶質半導体膜を形成する工程と、該非晶質半導体膜に、
第1回目の光照射アニールを行うことによって、該非晶
質半導体膜を多結晶半導体膜に結晶化する工程と、該多
結晶半導体膜の表面に酸化処理を行うことによって、該
多結晶半導体膜の表面に酸化膜を形成する工程と、該酸
化膜を除去する工程と、該酸化膜が除去された多結晶半
導体膜に、第2回目の光照射アニールを行うことによっ
て、該多結晶半導体膜の表面凹凸及び結晶欠陥を低減す
る工程とを、順次実施することによって製造される。こ
のようにして製造された半導体膜は、多結晶半導体薄膜
により構成されると共に、その表面平均凹凸(RMS)
が、0.5〜3nmになり、表面凹凸及び結晶欠陥が低
減されて、高品質な多結晶半導体膜となる。
【図面の簡単な説明】
【図1】(a)〜(c)は、それぞれ、本発明の半導体
膜の製造方法を工程毎に説明する断面図である。
【図2】(a)〜(c)は、それぞれ、その半導体膜の
製造方法を工程毎に説明する断面図である。
【符号の説明】
1 絶縁性基板 2 非晶質シリコン膜 2a 第1回目の光照射アニールを行った後の多結晶シ
リコン膜 2b 酸化処理後の多結晶シリコン膜 2c 第2回目の光照射アニールを行った後の多結晶シ
リコン膜 3 突起 4 結晶粒 5 結晶粒界 6 結晶欠陥 7 酸化シリコン膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA02 BA07 BB07 CA08 DA02 DA03 DA05 DB03 FA19 JA01 5F110 AA18 AA26 DD02 DD03 DD04 DD05 DD11 DD13 DD14 GG02 GG13 GG25 PP03 PP06 PP29 PP38 QQ19

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 多結晶半導体薄膜により構成されると共
    に、その多結晶半導体薄膜の表面平均凹凸(RMS)
    が、0.5〜3nmになっていることを特徴とする半導
    体膜。
  2. 【請求項2】 絶縁性基板上に非晶質半導体膜を形成す
    る工程と、 該非晶質半導体膜に、第1回目の光照射アニールを行う
    ことによって、該非晶質半導体膜を多結晶半導体膜に結
    晶化する工程と、 該多結晶半導体膜の表面に酸化処理を行うことによっ
    て、該多結晶半導体膜の表面に酸化膜を形成する工程
    と、 該酸化膜を除去する工程と、 該酸化膜が除去された多結晶半導体膜に、第2回目の光
    照射アニールを行うことによって、該多結晶半導体膜の
    表面凹凸及び結晶欠陥を低減する工程と、 を包含することを特徴とする半導体膜の製造方法。
  3. 【請求項3】 前記第1回目の光照射アニールは、レー
    ザー光を照射するレーザアニールによって行われる、請
    求項2に記載の半導体膜の製造方法。
  4. 【請求項4】 前記第2回目の光照射アニールは、真空
    中または不活性ガス中であって、酸素分圧が低減された
    雰囲気下で行われる、請求項2または3に記載の半導体
    膜の製造方法。
  5. 【請求項5】 前記第2回目の光照射アニールは、レー
    ザー光を照射するレーザアニールによって行われる、請
    求項2〜4のいずれかに記載の半導体膜の製造方法。
JP2002012202A 2002-01-21 2002-01-21 半導体膜及びその製造方法 Withdrawn JP2003218029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002012202A JP2003218029A (ja) 2002-01-21 2002-01-21 半導体膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002012202A JP2003218029A (ja) 2002-01-21 2002-01-21 半導体膜及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003218029A true JP2003218029A (ja) 2003-07-31

Family

ID=27649469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012202A Withdrawn JP2003218029A (ja) 2002-01-21 2002-01-21 半導体膜及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003218029A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315156C (zh) * 2003-08-04 2007-05-09 友达光电股份有限公司 多晶硅薄膜的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315156C (zh) * 2003-08-04 2007-05-09 友达光电股份有限公司 多晶硅薄膜的制造方法

Similar Documents

Publication Publication Date Title
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3306258B2 (ja) 半導体装置の製造方法
US20140057419A1 (en) Method for forming low temperature polysilicon thin film
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP2006019698A (ja) 半導体素子の製造方法及び半導体素子
WO2009081775A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2004088103A (ja) 液晶ディスプレイの製造方法
JP3981532B2 (ja) 半導体装置の製造方法
JPH1092745A (ja) 結晶半導体の製造方法および製造装置
JP2800743B2 (ja) 薄膜トランジスタの製造方法
JP2003218029A (ja) 半導体膜及びその製造方法
JP3202687B2 (ja) 半導体装置の作製方法
JPH06181313A (ja) 薄膜トランジスタとその製法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP3202688B2 (ja) 半導体装置の作製方法
JPH1174198A (ja) 半導体薄膜およびその製造方法および薄膜半導体装置
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JP2001223208A (ja) 半導体素子製造装置および半導体素子の製造方法
WO2007086442A1 (ja) Soiウェーハの製造方法
JP2006324564A (ja) 半導体装置の製造方法
JPH10135148A (ja) レーザー照射システム及びその応用方法
JP2000077401A (ja) 半導体膜の形成方法
JP2002134426A (ja) 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405