JP2003209362A - 部品内蔵多層配線モジュール基板及びその製造方法 - Google Patents

部品内蔵多層配線モジュール基板及びその製造方法

Info

Publication number
JP2003209362A
JP2003209362A JP2002007131A JP2002007131A JP2003209362A JP 2003209362 A JP2003209362 A JP 2003209362A JP 2002007131 A JP2002007131 A JP 2002007131A JP 2002007131 A JP2002007131 A JP 2002007131A JP 2003209362 A JP2003209362 A JP 2003209362A
Authority
JP
Japan
Prior art keywords
component
layer
conductor layer
multilayer wiring
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002007131A
Other languages
English (en)
Other versions
JP4019717B2 (ja
Inventor
Tatsuhiro Okano
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2002007131A priority Critical patent/JP4019717B2/ja
Publication of JP2003209362A publication Critical patent/JP2003209362A/ja
Application granted granted Critical
Publication of JP4019717B2 publication Critical patent/JP4019717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】高密度多層配線基板の部品実装密度を向上させ
た部品内蔵多層配線モジュール基板及びその製造方法を
提供することを目的とする。 【解決手段】絶縁基材11の両面に銅箔を貼り合わせて
導体層21を形成し、絶縁基材11及び導体層21に部
品40の外径と同じ径の貫通孔31を形成する。両端に
電極41が形成された部品40を貫通孔31に挿入し、
両端の電極41をかしめる。導体層21をパターニング
処理して、部品40と電気的に接続された第1配線層2
1a及び第2配線層21bを形成する。絶縁層51を形
成し、絶縁層51の所定位置に開口部を形成する、絶縁
層51上及び開口部の内壁に薄膜導体層を形成し、部品
40を開口部に挿入し、導体層62を形成し、パターニ
ング処理して第2配線層62a及び第2配線層62bを
形成し、部品40が内蔵された4層の部品内蔵多層配線
モジュール基板を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
用多層配線回路基板に関し、特に配線層間に部品を埋め
込んで形成した部品内蔵多層配線モジュール基板に関す
る。
【0002】
【従来の技術】従来の配線回路基板は、配線基板の表面
に部品を実装した表面実装が行われており、抵抗素子や
コンデンサは配線基板の配線層の所望の部分にハンダ、
導電接着剤などの接合部材を用いて表面実装が行われて
いる。
【0003】従来の配線基板では、基板表面に抵抗素子
やコンデンサなどが隙間なく実装されており、そのため
配線基板の配線密度は高密度化されるとともに複雑化が
進んでいる。こような状況では、特に高密度多層配線基
板では配線基板の表面実装だけでは限界があり、更なる
部品実装密度の向上が求められている。また、多層配線
基板の配線密度が向上するにつれて多層配線基板の検査
が困難となりさらに収率も低下する傾向にある。
【0004】
【発明が解決しようとする課題】本発明は、上記要望に
鑑み考案されたもので、高密度多層配線基板の部品実装
密度を向上させた部品内蔵多層配線モジュール基板及び
その製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明に於いて上記問題
を解決するために、まず請求項1においては、絶縁基材
の両面に配線層及び絶縁層が所定層数形成された多層配
線基板の基板内部に部品が内蔵された部品内蔵多層配線
モジュール基板であって、前記部品は抵抗素子、コンデ
ンサ、インダクタからなり、前記多層配線基板に形成さ
れた貫通孔もしくは開口部に埋め込まれ、前記部品の両
端の電極が前記配線層に電気的に接続されており、前記
部品の両端の電極に金皮膜が形成されていることを特徴
とする部品内蔵多層配線モジュール基板としたものであ
る。
【0006】また、請求項2においては、金皮膜が形成
された前記部品の両端の電極がかしめられていることを
特徴とする請求項1記載の部品内蔵多層配線モジュール
基板としたものである。
【0007】さらにまた、請求項3においては、以下の
工程を備えていることを特徴とする請求項1乃至請求項
3のいずれか1項に記載の部品内蔵多層配線モジュール
基板の製造方法としたものである。 (a)絶縁基材の両面に導体層を形成する工程。 (b)前記絶縁基材及び導体層の所定位置に貫通孔を形
成する工程。 (c)前記貫通孔に両端の電極に金皮膜が形成された部
品を埋め込み、かしめる工程。 (d)前記導体層をパターニング加工し、配線層を形成
する工程。 (e)前記絶縁基材及び前記配線層の両面に絶縁層を形
成する工程。 (f)前記絶縁層の所定位置に開口部を形成する工程。 (g)前記絶縁層上前記開口部内壁に薄膜導体層を形成
する工程。 (h)両端の電極に金皮膜が形成された前記部品の一方
の電極を下にして、前記薄膜導体層が形成された前記開
口部に埋め込む工程。 (i)前記薄膜導体層及び前記部品の両端の電極上に電
解めっきにて所定厚の第2導体層を形成し、前記部品の
他方の電極と前記導体層を電気的に接続する工程。 (j)前記第2導体層をパターニング加工し、第2配線
層を形成する工程。 (k)工程(e)〜工程(j)の工程を必要回数繰り返
して、所定層数の部品内蔵多層配線モジュール基板を作
製する工程。
【0008】本発明の部品内蔵多層配線モジュール基板
は、部品を多層配線基板内部に内蔵することで多層配線
基板表面の実装部品点数を減少させ、且つ部品の実装密
度を向上させたもので、部品内蔵多層配線モジュール基
板の製造方法は、ビルドアップ多層配線基板の製造法が
そのまま適用できるのが特徴である。
【0009】
【発明の実施の形態】本発明の実施の形態につき説明す
る。図1に、本発明の部品内蔵多層配線モジュール基板
の一実施例を示す模式構成部分断面図を、図2(a)〜
(f)及び図3(g)〜(j)に、本発明の部品内蔵多
層配線モジュール基板の製造方法の一例を工程順に示す
模式構成部分断面図をそれぞれ示す。本発明の部品内蔵
多層配線モジュール基板100は図1に示すように、多
層配線基板内の絶縁基材11及び配線層間の絶縁層51
に部品40を埋め込んで多層配線モジュール基板を形成
したもので、このように部品を立体的に配置することに
より、従来の表面実装に比べて部品の実装密度を向上さ
せたものである。
【0010】内蔵できる部品(受動素子)は、抵抗素
子、コンデンサ、インダクタであり、例えばセラミック
製の部品の両端に金属製の電極を付設したもので、この
両端の電極に工夫がしてある。後記する両面に導体層が
形成された絶縁基材の貫通孔に部品を挿入し、かしめで
部品を固定する場合には部品が確実に固定され、電気的
導通も確実にとれるようになっている。例えば、電極の
材質を銅にすることで、部品挿入後かしめて固定する時
に潰れやすい構造にするとか、配線層との電気的導通を
とるのに電解銅めっき等でで容易にできること等であ
る。また、接続信頼性を確保するため、部品両端の電極
表面に金皮膜が形成されており、銅と接触して金が拡散
することにより、時間の経過とともに接続信頼性が向上
するようになっている。
【0011】以下、本発明の部品内蔵多層配線モジュー
ル基板の製造方法について説明する。まず、絶縁基材1
1の両面に銅箔を積層して導体層21を形成した両面銅
貼り積層板を準備する(図2(a)参照)。次に、両面
銅貼り積層板の所定位置に打ち抜きによって貫通孔31
を形成する(図2(b)参照)。
【0012】次に、貫通孔31に貫通孔径と同じ外径で
ある両端の電極41に金皮膜が形成された部品(抵抗素
子40R、コンデンサ40C、インダクタ40Lのいず
れか)40を挿入する。挿入後に電極41をかしめて、
電極41をつぶすことで部品40が貫通孔31から抜け
ないように加工される。さらに、部品40両端の電極4
1と導体層21上に電解銅めっきによって数μmの薄膜
導体層(特に図示せず)を形成し、部品40両端の電極
41と導体層21との電気的接合を確実に行う(図2
(c)参照)。ここで、部品40の抵抗素子40R、コ
ンデンサ40C及びインダクタ40Lの一例を図4
(a、b及びc)に示す。抵抗素子40Rはセラミック
外装管42の内部に抵抗体43が充填されており、両端
に電極41が形成されたものである(図4(a)参
照)。コンデンサ40Cはセラミック外装管42の内部
に誘電体44が充填されており、両端に電極41が形成
されたものである(図4(b)参照)。インダクタ40
Lはセラミック外装管42の内部に誘電体45に巻かれ
たコイル46が設置され、両端に電極41が形成された
ものである(図4(c)参照)。さらに、電極41の表
面には金皮膜(特に表示せず)が形成されている。
【0013】次に、導体層21をパターニング処理し
て、部品40と電気的に接続された第1配線層21a及
び第1配線層21bを形成する(図2(d)参照)。
【0014】次に、絶縁接着フィルを両面に貼り合わせ
所定厚の絶縁層51を形成する(図2(e)参照)。こ
こで、絶縁層51の厚さは絶縁層に取り付ける部品の高
さによって決定する。次に、絶縁層51の所定位置にレ
ーザー加工等により部品40の外径と同じ径の開口部5
2を形成する(図2(f)参照)。
【0015】次に、無電解銅めっきにより絶縁層51上
及び開口部52の内壁に所定厚の薄膜導体層61を形成
する(図3(g)参照)。ここで、薄膜導体層61は部
品を取り付ける際の部品の電極と電気的接続を図るため
と、薄膜導体層61をカソード電極にして導体層を形成
するための電極として利用するものである。
【0016】次に、薄膜導体層61が形成された開口部
52に両端に電極41が形成された部品(抵抗素子40
R、コンデンサ40C、インダクタ40Lのいずれか)
40の一方の電極41に導電接着剤等を塗布し、導電接
着剤塗布面の電極41を下にして挿入し、加熱して配線
層導電接着剤を硬化させる(図3(h)参照)。ここ
で、部品40の一方の電極41と第1配線層21a及び
第1配線層21bとの電気的接続が確実に行われる。次
に、薄膜導体層61をカソード電極にして電解銅めっき
を行い、薄膜導体層61上に導体層62を形成する(図
3(i)参照)。ここで、部品40の他方の電極41と
導体層62との電気的接続が確実に行われる。
【0017】次に、薄膜導体層61及び導体層62をパ
ターニング処理して第2配線層62a及び第2配線層6
2bを形成し、部品40が内蔵された4層の部品内蔵多
層配線モジュール基板100を得る(図3(j)参
照)。さらに必要であれば、上記絶縁層形成、開口部形
成、部品取り付け、配線層形成工程を繰り返すことによ
り、所望の層数の部品内蔵多層配線モジュール基板を得
ることができる。
【0018】
【実施例】以下、実施例により本発明を詳細に説明す
る。 <実施例1>まず、50μm厚のポリイミドフィルムか
らなる絶縁基材11の両面に12μm厚の銅箔を貼り合
わせて導体層21を形成した(図2(a)参照)。次
に、100μmφの凸部を有する金型を用いてプレス穴
明け加工を行い、絶縁基材11及び導体層21に抵抗素
子40Rの外径と同じ径の貫通孔31を形成した(図2
(b)参照)。次に、図4(a)に示す両端の電極41
に金皮膜が形成された抵抗素子40Rを貫通孔31に挿
入し、両端の電極41をかしめた(図2(c)参照)。
【0019】次に、抵抗素子40R両端の電極41と導
体層21上に電解銅めっきによって2μm厚の薄膜導体
層(特に図示せず)を形成し、薄膜導体層及び導体層2
1をパターニング処理して、抵抗素子40Rの電極41
と電気的に接続された第1配線層21a及び第2配線層
21bを形成した(図2(d)参照)。
【0020】次に、50μm厚のポリイミドフィルムを
貼り合わせて、絶縁層51を形成した(図2(e)参
照)。次に、絶縁層51の所定位置にレーザー加工によ
りコンデンサ40Cの外径と同じ径の開口部52を形成
した(図2(f)参照)。
【0021】次に、無電解銅めっきにより絶縁層51上
及び開口部52の内壁に2μm厚の薄膜導体層61を形
成した(図3(g)参照)。次に、薄膜導体層61が形
成された開口部52に図4(b)に示す両端の電極に金
皮膜が形成されたコンデンサ40Cの一方の電極41に
導電接着剤等を塗布し、導電接着剤塗布面の電極41を
下にして挿入し、加熱して配線層導電接着剤を硬化させ
た(図3(h)参照)。
【0022】次に、薄膜導体層61をカソード電極にし
て電解銅めっきを行い、薄膜導体層61上に導体層62
を形成した(図3(i)参照)。次に、薄膜導体層61
及び導体層62をパターニング処理して第2配線層62
a及び第2配線層62bを形成し、抵抗素子40R及び
コンデンサ40Cが内蔵された4層の部品内蔵多層配線
モジュール基板100を得た(図3(j)参照)。
【0023】<実施例2>まず、50μm厚のポリイミ
ドフィルムからなる絶縁基材11の両面に12μm厚の
銅箔を貼り合わせて導体層21を形成した(図2(a)
参照)。次に、100μmφの凸部を有する金型を用い
てプレス穴明け加工を行い、絶縁基材11及び導体層2
1にコンデンサ40Cの外径と同じ径の貫通孔31を形
成した(図2(b)参照)。次に、図4(b)に示す両
端の電極41に金皮膜が形成されたコンデンサ40Cを
貫通孔31に挿入し、両端の電極41をかしめた(図2
(c)参照)。
【0024】次に、コンデンサ40C両端の電極41と
導体層21上に電解銅めっきによって2μm厚の薄膜導
体層(特に図示せず)を形成し、薄膜導体層及び導体層
21をパターニング処理して、コンデンサ40Cの電極
41と電気的に接続された第1配線層21a及び第1配
線層21bを形成した(図2(d)参照)。
【0025】次に、50μm厚のポリイミドフィルムを
貼り合わせて、絶縁層51を形成した(図2(e)参
照)。次に、絶縁層51の所定位置にレーザー加工によ
りインダクタ40Lの外径と同じ径の開口部52を形成
した(図2(f)参照)。
【0026】次に、無電解銅めっきにより絶縁層51上
及び開口部52の内壁に2μm厚の薄膜導体層61を形
成した(図3(g)参照)。次に、薄膜導体層61が形
成された開口部52に図4(c)に示す両端の電極に金
皮膜が形成されたインダクタ40Lの一方の電極41に
導電接着剤等を塗布し、導電接着剤塗布面の電極41を
下にして挿入し、加熱して配線層導電接着剤を硬化させ
た(図3(h)参照)。
【0027】次に、薄膜導体層61をカソード電極にし
て電解銅めっきを行い、導体層62を形成した(図3
(i)参照)。次に、薄膜導体層61及び導体層62を
パターニング処理して第2配線層62a及び第2配線層
62bを形成し、コンデンサ40C及びインダクタ40
Lが内蔵された4層の部品内蔵多層配線モジュール基板
100を得た(図3(j)参照)。
【0028】
【発明の効果】本発明の部品内蔵多層配線モジュール基
板を用いることで、今まで基板表面にに実装されていた
抵抗素子、コンデンサ及びインダクタを立体的に配置す
ることができ、部品実装密度を向上することができる。
また、配線層のレイアウトにも余裕ができ、配線基板の
配線幅が広くとれることで信号の減衰が減少し、配線基
板の収率を向上できる。さらに、部品の両端の電極表面
に金めっき皮膜を形成することにより、銅からなる配線
層との拡散性を利用して、電極と配線層の電気的導通を
確かなものとすることができる。また、絶縁基材と導体
層が形成された貫通孔に部品を固定する際かしめを行う
ので、部品の固定と電気的導通が確実にできるので、製
造歩留まりが向上する利点がある。
【図面の簡単な説明】
【図1】本発明の部品内蔵多層配線モジュール基板の一
実施例を示す模式構成部分断面図である。
【図2】(a)〜(f)に、本発明の部品内蔵多層配線
モジュール基板の製造方法の一例の一部を示す模式構成
部分断面図である。
【図3】(g)〜(j)に、本発明の部品内蔵多層配線
モジュール基板の製造方法の一例の一部を示す模式構成
部分断面図である。
【図4】(a)〜(c)は、本発明の部品内蔵多層配線
モジュール基板に使用する部品(抵抗素子、コンデンサ
及びインダクタ)の一例を示す模式構成断面図である。
【符号の説明】
11……絶縁基材 21……導体層 21a、21b……第1配線層 31……貫通孔 40……部品 40R……抵抗素子 40C……コンデンサ 40L……インダクタ 41……電極 42……セラミック外装管 43……抵抗体 44、45……誘電体 46……コイル 51……絶縁層 52……開口部 61……薄膜導体層 62……導体層 62a、62b……第2配線層 100……部品内蔵多層配線モジュール基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E336 AA07 AA13 AA16 BB03 BB15 BC02 BC15 BC34 CC32 CC36 CC43 CC51 CC52 CC53 EE14 EE15 GG14 5E346 AA06 AA12 AA15 AA43 AA60 BB01 CC02 CC08 CC32 DD02 DD31 EE31 FF04 FF45 GG01 GG15 GG17 GG28 GG40 HH25

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁基材の両面に配線層及び絶縁層が所定
    層数形成された多層配線基板の基板内部に部品が内蔵さ
    れた部品内蔵多層配線モジュール基板であって、前記部
    品は抵抗素子、コンデンサ、インダクタからなり、前記
    多層配線基板に形成された貫通孔もしくは開口部に埋め
    込まれ、前記部品の両端の電極が前記配線層に電気的に
    接続されており、前記部品の両端の電極に金皮膜が形成
    されていることを特徴とする部品内蔵多層配線モジュー
    ル基板。
  2. 【請求項2】金皮膜が形成された前記部品の両端の電極
    がかしめられていることを特徴とする請求項1記載の部
    品内蔵多層配線モジュール基板。
  3. 【請求項3】以下の工程を備えていることを特徴とする
    請求項1または請求項2に記載の部品内蔵多層配線モジ
    ュール基板の製造方法。 (a)絶縁基材の両面に導体層を形成する工程。 (b)前記絶縁基材及び導体層の所定位置に貫通孔を形
    成する工程。 (c)前記貫通孔に両端の電極に金皮膜が形成された部
    品を埋め込み、かしめる工程。 (d)前記導体層をパターニング加工し、配線層を形成
    する工程。 (e)前記絶縁基材及び前記配線層の両面に絶縁層を形
    成する工程。 (f)前記絶縁層の所定位置に開口部を形成する工程。 (g)前記絶縁層上前記開口部内壁に薄膜導体層を形成
    する工程。 (h)両端の電極に金皮膜が形成された前記部品の一方
    の電極を下にして、前記薄膜導体層が形成された前記開
    口部に埋め込む工程。 (i)前記薄膜導体層及び前記部品の両端の電極上に電
    解めっきにて所定厚の第2導体層を形成し、前記部品の
    他方の電極と前記導体層を電気的に接続する工程。 (j)前記第2導体層をパターニング加工し、第2配線
    層を形成する工程。 (k)工程(e)〜工程(j)の工程を必要回数繰り返
    して、所定層数の部品内蔵多層配線モジュール基板を作
    製する工程。
JP2002007131A 2002-01-16 2002-01-16 部品内蔵多層配線モジュール基板及びその製造方法 Expired - Fee Related JP4019717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002007131A JP4019717B2 (ja) 2002-01-16 2002-01-16 部品内蔵多層配線モジュール基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007131A JP4019717B2 (ja) 2002-01-16 2002-01-16 部品内蔵多層配線モジュール基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003209362A true JP2003209362A (ja) 2003-07-25
JP4019717B2 JP4019717B2 (ja) 2007-12-12

Family

ID=27645717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007131A Expired - Fee Related JP4019717B2 (ja) 2002-01-16 2002-01-16 部品内蔵多層配線モジュール基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4019717B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028358A (ja) * 2010-07-20 2012-02-09 Nec Engineering Ltd 多極型抵抗器
JP2017174911A (ja) * 2016-03-22 2017-09-28 株式会社村田製作所 複合電子部品および抵抗素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028358A (ja) * 2010-07-20 2012-02-09 Nec Engineering Ltd 多極型抵抗器
JP2017174911A (ja) * 2016-03-22 2017-09-28 株式会社村田製作所 複合電子部品および抵抗素子

Also Published As

Publication number Publication date
JP4019717B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
US7550320B2 (en) Method of fabricating substrate with embedded component therein
US5404637A (en) Method of manufacturing multilayer printed wiring board
KR100412155B1 (ko) 전자 부품 장치 및 그의 제조방법
US20080017409A1 (en) Multilayer board
JP2007027451A (ja) 回路基板及びその製造方法
JP2003347748A (ja) 多層配線基板及びその製造方法。
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
EP3039948B1 (en) Method for manufacturing a flexible circuit board
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
JP4635331B2 (ja) プリント配線板
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2003209362A (ja) 部品内蔵多層配線モジュール基板及びその製造方法
JP2653905B2 (ja) プリント基板の製造方法と電子部品の実装方法
US9788421B2 (en) Printed circuit board and method of manufacturing same
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
US5763060A (en) Printed wiring board
JP2529987B2 (ja) 多層印刷配線板装置の製造方法
JP2009141297A (ja) 多層配線板およびその製造方法
JPH11289165A (ja) 多層配線基板およびその製造方法
JP4207654B2 (ja) コンデンサ内蔵プリント配線板
JP4069097B2 (ja) 基板内蔵用電子部品、電子部品内蔵基板、および電子部品内蔵基板の製造方法
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP2007059777A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070917

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees