JP2003199244A - 母線保護リレ− - Google Patents
母線保護リレ−Info
- Publication number
- JP2003199244A JP2003199244A JP2001391539A JP2001391539A JP2003199244A JP 2003199244 A JP2003199244 A JP 2003199244A JP 2001391539 A JP2001391539 A JP 2001391539A JP 2001391539 A JP2001391539 A JP 2001391539A JP 2003199244 A JP2003199244 A JP 2003199244A
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- differential
- saturation
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ロック時間を長くするほど外部故障に対して
安定した動作が得られるが、外部故障から内部故障へと
故障が進展した場合、内部故障に対して直ぐには動作し
なくなると言う欠点を持っている。 【解決手段】 母線１に接続される各フィ−ダ線の電流
をＣＴを介して入力する差動要素１００及び外部故障時
のＣＴ飽和による前記差動要素の動作による誤動作出力
を防止するＣＴ飽和対策要素２００を備えた母線保護リ
レ−において、前記差動要素が動作域の異なる複数の比
率差動出力を出すと共に、前記ＣＴ飽和対策要素が前記
複数の比率差動出力に対応して複数のロック出力を出
し、前記複数の比率差動出力と前記複数のロック出力と
により前記誤動作出力を防止するようにした。
安定した動作が得られるが、外部故障から内部故障へと
故障が進展した場合、内部故障に対して直ぐには動作し
なくなると言う欠点を持っている。 【解決手段】 母線１に接続される各フィ−ダ線の電流
をＣＴを介して入力する差動要素１００及び外部故障時
のＣＴ飽和による前記差動要素の動作による誤動作出力
を防止するＣＴ飽和対策要素２００を備えた母線保護リ
レ−において、前記差動要素が動作域の異なる複数の比
率差動出力を出すと共に、前記ＣＴ飽和対策要素が前記
複数の比率差動出力に対応して複数のロック出力を出
し、前記複数の比率差動出力と前記複数のロック出力と
により前記誤動作出力を防止するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、電力系統の母線
を保護する母線保護リレ−、特に電流差動リレ−に関す
るものである。
を保護する母線保護リレ−、特に電流差動リレ−に関す
るものである。
【０００２】
【従来の技術】図７は、例えば“系統保護継電方式の標
準的な考え方（デジタル編）、平成４年３月、電気事業
連合会工務部保護制御担当課長会議”の“３−３母線保
護継電方式の特徴解説”に示された従来の電流差動方式
における動作原理を示す機能ブロック図、図８は図７の
動作の参考図で、ＣＴ流入電流、ＣＴ流出電流、差動誤
差電流、差動要素出力、起動要素出力、外部判別要素出
力、ＣＴ飽和対策要素出力、リレ−動作出力、サンプリ
ング周期を比較して示す波形図である。図７において、
１は母線、２はＣＴ、３はＡｕｘＣＴ（補助ＣＴ）、４
は単純差動要素、５は比率差動要素、６は外部判定要
素、７は起動要素、８はＡＮＤ回路、９はタイマ−回
路、１０はＮＯＴ回路、１１はＡＮＤ回路、１２は差動
演算回路、１３は抑制演算回路、１４は差動演算回路、
１５はタイマ−回路である。なお、前記単純差動要素４
は、前記差動演算回路１２と、前記差動演算回路１４
と、前記タイマ−回路１５とで構成されている。１６は
比率判定回路、１７はタイマ−回路である。なお、前記
比率差動要素５は、前記抑制演算回路１３と、前記比率
判定回路１６と、前記タイマ−回路１７とで構成されて
いる。
準的な考え方（デジタル編）、平成４年３月、電気事業
連合会工務部保護制御担当課長会議”の“３−３母線保
護継電方式の特徴解説”に示された従来の電流差動方式
における動作原理を示す機能ブロック図、図８は図７の
動作の参考図で、ＣＴ流入電流、ＣＴ流出電流、差動誤
差電流、差動要素出力、起動要素出力、外部判別要素出
力、ＣＴ飽和対策要素出力、リレ−動作出力、サンプリ
ング周期を比較して示す波形図である。図７において、
１は母線、２はＣＴ、３はＡｕｘＣＴ（補助ＣＴ）、４
は単純差動要素、５は比率差動要素、６は外部判定要
素、７は起動要素、８はＡＮＤ回路、９はタイマ−回
路、１０はＮＯＴ回路、１１はＡＮＤ回路、１２は差動
演算回路、１３は抑制演算回路、１４は差動演算回路、
１５はタイマ−回路である。なお、前記単純差動要素４
は、前記差動演算回路１２と、前記差動演算回路１４
と、前記タイマ−回路１５とで構成されている。１６は
比率判定回路、１７はタイマ−回路である。なお、前記
比率差動要素５は、前記抑制演算回路１３と、前記比率
判定回路１６と、前記タイマ−回路１７とで構成されて
いる。
【０００３】１８は電流変化判定回路、１９はタイマ−
回路、２０は瞬時差動演算回路、２１は瞬時抑制演算回
路、２２は外部判定回路である。なお、前記外部判定要
素６は、前記瞬時差動演算回路２０と、前記瞬時抑制演
算回路２１と、前記外部判定回路２２とで構成されてい
る。また、前記起動要素７は、前記電流変化判定回路１
８と、前記タイマ−回路１９とで構成されている。１０
０は差動要素で、前記単純差動要素４と前記比率差動要
素５とで構成されている。２００はＣＴ飽和対策要素
で、前記外部判定要素６と、前記起動要素７と、前記Ａ
ＮＤ回路８と、前記タイマ−回路９と、前記ＮＯＴ回路
１０とで構成されている。なお、前記差動演算回路１
２、前記抑制演算回路１３、前記差動演算回路１４、前
記比率判定回路１６、前記電流変化判定回路１８、前記
瞬時差動演算回路２０、前記瞬時抑制演算回路２１、及
び前記外部判定回路２２の各ブロック内の式は、各々の
機能を表す。
回路、２０は瞬時差動演算回路、２１は瞬時抑制演算回
路、２２は外部判定回路である。なお、前記外部判定要
素６は、前記瞬時差動演算回路２０と、前記瞬時抑制演
算回路２１と、前記外部判定回路２２とで構成されてい
る。また、前記起動要素７は、前記電流変化判定回路１
８と、前記タイマ−回路１９とで構成されている。１０
０は差動要素で、前記単純差動要素４と前記比率差動要
素５とで構成されている。２００はＣＴ飽和対策要素
で、前記外部判定要素６と、前記起動要素７と、前記Ａ
ＮＤ回路８と、前記タイマ−回路９と、前記ＮＯＴ回路
１０とで構成されている。なお、前記差動演算回路１
２、前記抑制演算回路１３、前記差動演算回路１４、前
記比率判定回路１６、前記電流変化判定回路１８、前記
瞬時差動演算回路２０、前記瞬時抑制演算回路２１、及
び前記外部判定回路２２の各ブロック内の式は、各々の
機能を表す。
【０００４】母線１に接続される各フィ−ダＣＴ２の電
流はＡｕｘＣＴ（補助ＣＴ）３を介してリレ−に入力さ
れ、リレ-内の要素としては、大別して、単純差動要素
４と比率差動要素５とで構成される差動要素１００と、
外部判定要素７と起動要素６とＡＮＤ回路８とで構成さ
れるＣＴ飽和対策要素２００とで構成される。リレ−の
動作出力としては、差動要素１００の出力を、ＣＴ飽和
対策要素２００の出力でロックして出力するため、前記
単純差動要素４、比率差動要素５と、ＣＴ飽和対策のＮ
ＯＴ回路１０の出力とを入力するＡＮＤ回路１１を出力
とする。フィ−ダＴ１〜Ｔｎの各電流ＩＴ１〜ＩＴｎ
は、フィ−ダＣＴ２、ＡｕｘＣＴ３を介してリレ−に入
力され、電流ｉ１，・・・，ｉｎとなる。
流はＡｕｘＣＴ（補助ＣＴ）３を介してリレ−に入力さ
れ、リレ-内の要素としては、大別して、単純差動要素
４と比率差動要素５とで構成される差動要素１００と、
外部判定要素７と起動要素６とＡＮＤ回路８とで構成さ
れるＣＴ飽和対策要素２００とで構成される。リレ−の
動作出力としては、差動要素１００の出力を、ＣＴ飽和
対策要素２００の出力でロックして出力するため、前記
単純差動要素４、比率差動要素５と、ＣＴ飽和対策のＮ
ＯＴ回路１０の出力とを入力するＡＮＤ回路１１を出力
とする。フィ−ダＴ１〜Ｔｎの各電流ＩＴ１〜ＩＴｎ
は、フィ−ダＣＴ２、ＡｕｘＣＴ３を介してリレ−に入
力され、電流ｉ１，・・・，ｉｎとなる。
【０００５】差動電流Ｉｄは、ベクトル和の実行値｜ｉ
１+・・・+ｉｎ｜を演算する演算回路１２で計算され、
抑制電流Ｉｒｅｓは、スカラ−和｜ｉ１｜+・・・+｜ｉ
ｎ｜を演算する演算回路１３４で計算される（ここで、
｜ ｜は実行値演算の結果を示す）。単純差動要素４
において、差動演算回路１４で、Ｉｄ＞Ｋ１が判定され
る。比率差動要素５において、比率判定回路１６で、Ｉ
ｄ＞Ｒ１・Ｉｒｅｓ−Ｋ２が判定される。前記差動演算
回路１４および比率判定回路１６の各出力にはタイマ−
（オンディレイタイマ−）回路１５，１７がある。これ
らタイマ−１５，１７のｔ１／ｔ２の意味は、ｔ１は動
作側ディレイ時間、ｔ２は復帰側ディレイ時間を示す。
１+・・・+ｉｎ｜を演算する演算回路１２で計算され、
抑制電流Ｉｒｅｓは、スカラ−和｜ｉ１｜+・・・+｜ｉ
ｎ｜を演算する演算回路１３４で計算される（ここで、
｜ ｜は実行値演算の結果を示す）。単純差動要素４
において、差動演算回路１４で、Ｉｄ＞Ｋ１が判定され
る。比率差動要素５において、比率判定回路１６で、Ｉ
ｄ＞Ｒ１・Ｉｒｅｓ−Ｋ２が判定される。前記差動演算
回路１４および比率判定回路１６の各出力にはタイマ−
（オンディレイタイマ−）回路１５，１７がある。これ
らタイマ−１５，１７のｔ１／ｔ２の意味は、ｔ１は動
作側ディレイ時間、ｔ２は復帰側ディレイ時間を示す。
【０００６】一方、ＣＴ飽和対策要素２００の起動要素
７は各フィ−ダ−ＣＴ２電流の変化分を検出し、変化分
が一定以上で出力するもので、｜Δｉ１｜＞Ｋ３，・・
・｜Δｉｎ｜＞Ｋ３のどれかが成立することで判定する
回路１８の出力を入力とするタイマ−回路１９を通して
出力する。
７は各フィ−ダ−ＣＴ２電流の変化分を検出し、変化分
が一定以上で出力するもので、｜Δｉ１｜＞Ｋ３，・・
・｜Δｉｎ｜＞Ｋ３のどれかが成立することで判定する
回路１８の出力を入力とするタイマ−回路１９を通して
出力する。
【０００７】ＣＴ飽和対策要素２００の外部判別要素６
は、入力電流サンプル値（瞬時値）から比率演算また
は、差動電流の無変化検出をするもので、例えば、｜｜
ｉ１+・・・+ｉｎ｜｜＜Ｒ２・（｜｜ｉ１｜｜+・・・+
｜｜ｉｎ｜｜）、（ここで｜｜＊＊｜｜は＊の絶対値を
示す）で表される演算回路２０，２１，２２で構成され
る。
は、入力電流サンプル値（瞬時値）から比率演算また
は、差動電流の無変化検出をするもので、例えば、｜｜
ｉ１+・・・+ｉｎ｜｜＜Ｒ２・（｜｜ｉ１｜｜+・・・+
｜｜ｉｎ｜｜）、（ここで｜｜＊＊｜｜は＊の絶対値を
示す）で表される演算回路２０，２１，２２で構成され
る。
【０００８】このように瞬時値を使用することで，外部
故障発生による大電流でＣＴが飽和して差動電流が発生
しても、ＣＴ飽和が生じるまでの時間の数サンプリング
で検出できる回路としてある。このＣＴ飽和対策回路２
００が常時潮流で検出しないように故障発生時のみ検出
できるように前記起動要素とＡＮＤ回路８とＡＮＤして
出力される。その出力後、ＣＴ飽和現象が収まって、差
動要素が不要動作しなくなるまでの間の或る一定期間差
動をロックする為に復帰側に数サイクルの設定がされて
いるタイマ−回路９がある。
故障発生による大電流でＣＴが飽和して差動電流が発生
しても、ＣＴ飽和が生じるまでの時間の数サンプリング
で検出できる回路としてある。このＣＴ飽和対策回路２
００が常時潮流で検出しないように故障発生時のみ検出
できるように前記起動要素とＡＮＤ回路８とＡＮＤして
出力される。その出力後、ＣＴ飽和現象が収まって、差
動要素が不要動作しなくなるまでの間の或る一定期間差
動をロックする為に復帰側に数サイクルの設定がされて
いるタイマ−回路９がある。
【０００９】従来技術では、前述のように外部故障が発
生してＣＴ飽和が生じるまでの短い時間で外部故障を判
定して、一定時間差動要素をロックすることで、例え、
外部故障でＣＴが飽和することで作動量が発生しても誤
動作の無い母線リレ−を実現している
生してＣＴ飽和が生じるまでの短い時間で外部故障を判
定して、一定時間差動要素をロックすることで、例え、
外部故障でＣＴが飽和することで作動量が発生しても誤
動作の無い母線リレ−を実現している
【００１０】次に動作について説明する。フィ−ダＣＴ
が全く飽和しない場合には、外部故障の場合、差動電流
Ｉｄは、ＣＴの誤差の合計やリレ−の誤差に相当する分
しか発生せず、差動要素は動作しない。一方、内部故障
では、全フィ−ダ−電流のベクトル和Ｉｄとスカラ−和
Ｉｒｅｓはほぼ同じ量になるので、差動要素回路４の動
作式で表される動作域内になるので動作する。これで、
内外部故障が識別される。
が全く飽和しない場合には、外部故障の場合、差動電流
Ｉｄは、ＣＴの誤差の合計やリレ−の誤差に相当する分
しか発生せず、差動要素は動作しない。一方、内部故障
では、全フィ−ダ−電流のベクトル和Ｉｄとスカラ−和
Ｉｒｅｓはほぼ同じ量になるので、差動要素回路４の動
作式で表される動作域内になるので動作する。これで、
内外部故障が識別される。
【００１１】従来技術で記載のＣＴ飽和対策を図６につ
いて説明する。外部故障発生時、どれかのフィ−ダ回線
ＣＴに電流が集中することでその回線ＣＴの飽和が始ま
ると、飽和していない回線と飽和している回線の和で計
算される差動誤差電流Ｉｄ（図では簡単化のためフィ−
ダ−が２回線で、流入側ＣＴは飽和せず、流出側ＣＴが
飽和した場合を示す）は、ＣＴ飽和が始まると急に増加
し、その為に差動要素１００が内部判定する。しかし、
外部故障発生直後のＣＴ飽和が未だ始まっていない数ｍ
ｓ間のＩｄとして殆ど無視できる期間で検出して外部判
別要素が出力し（図では２サンプリング間）、それによ
りＣＴ飽和対策回路２００が出力する。その出力を引き
伸ばして、ＣＴ飽和で差電流出ている間差動要素１００
の出力をロックする方式を採ることで、最終的にリレ−
動作出力を阻止している。起動要素７は、常時潮流で外
部判定させないために、故障発生時にのみ外部判定要素
が出力できるように構成されている。
いて説明する。外部故障発生時、どれかのフィ−ダ回線
ＣＴに電流が集中することでその回線ＣＴの飽和が始ま
ると、飽和していない回線と飽和している回線の和で計
算される差動誤差電流Ｉｄ（図では簡単化のためフィ−
ダ−が２回線で、流入側ＣＴは飽和せず、流出側ＣＴが
飽和した場合を示す）は、ＣＴ飽和が始まると急に増加
し、その為に差動要素１００が内部判定する。しかし、
外部故障発生直後のＣＴ飽和が未だ始まっていない数ｍ
ｓ間のＩｄとして殆ど無視できる期間で検出して外部判
別要素が出力し（図では２サンプリング間）、それによ
りＣＴ飽和対策回路２００が出力する。その出力を引き
伸ばして、ＣＴ飽和で差電流出ている間差動要素１００
の出力をロックする方式を採ることで、最終的にリレ−
動作出力を阻止している。起動要素７は、常時潮流で外
部判定させないために、故障発生時にのみ外部判定要素
が出力できるように構成されている。
【００１２】
【発明が解決しようとする課題】従来の母線保護リレ−
は、前述のように構成されているので、外部故障電流で
或る回線に電流が集中しその回線のＣＴ飽和がある場合
にＣＴ飽和よって発生する差動電流により差動要素が不
要出力を出す前に外部検出しその出力をロックする。そ
のロック時間は差動電流が検出されている期間（例え
ば，数サイクル）に設定されている。このロック時間を
長くするほど外部故障に対して安定した動作が得られる
が、その代わり、例えば、外部故障から内部故障へと故
障が進展した場合、内部故障に対して直ぐには動作しな
くなると言う欠点を持っている。
は、前述のように構成されているので、外部故障電流で
或る回線に電流が集中しその回線のＣＴ飽和がある場合
にＣＴ飽和よって発生する差動電流により差動要素が不
要出力を出す前に外部検出しその出力をロックする。そ
のロック時間は差動電流が検出されている期間（例え
ば，数サイクル）に設定されている。このロック時間を
長くするほど外部故障に対して安定した動作が得られる
が、その代わり、例えば、外部故障から内部故障へと故
障が進展した場合、内部故障に対して直ぐには動作しな
くなると言う欠点を持っている。
【００１３】さらに、現状の起動要素は母線１故障相時
において、故障相以外の健全相についても１相故障発生
時に健全相電流も変化するため不要検出する可能性があ
る。このために、例えば、外部１相故障から内部の他相
への故障進展があると、始めの外部故障で起動要素が出
力して外部判定しているので、他相内部故障への進展時
にもロックがされているので、動作が大きく遅れるとい
う欠点がある。
において、故障相以外の健全相についても１相故障発生
時に健全相電流も変化するため不要検出する可能性があ
る。このために、例えば、外部１相故障から内部の他相
への故障進展があると、始めの外部故障で起動要素が出
力して外部判定しているので、他相内部故障への進展時
にもロックがされているので、動作が大きく遅れるとい
う欠点がある。
【００１４】この発明は上記のような課題を解決するた
めになされたものであり、外部故障時のＣＴ飽和対策を
より的確に行えるようにすることを目的とし、また、外
部故障から内部故障へ進展した場合のＣＴ飽和対策に依
る動作遅れを少なくすることを目的とするものである。
めになされたものであり、外部故障時のＣＴ飽和対策を
より的確に行えるようにすることを目的とし、また、外
部故障から内部故障へ進展した場合のＣＴ飽和対策に依
る動作遅れを少なくすることを目的とするものである。
【００１５】
【課題を解決するための手段】請求項１に記載の発明に
係る母線保護リレ−は、母線に接続される各フィ−ダ線
の電流をＣＴを介して入力する差動要素及び外部故障時
のＣＴ飽和による前記差動要素の動作による誤動作出力
を防止するＣＴ飽和対策要素を備えた母線保護リレ−に
おいて、前記差動要素が動作域の異なる複数の比率差動
出力を出すと共に、前期ＣＴ飽和対策要素が前記複数の
比率差動出力に対応して複数のロック出力を出し、前記
複数の比率差動出力と前記複数のロック出力とにより前
記誤動作出力を防止するものである。
係る母線保護リレ−は、母線に接続される各フィ−ダ線
の電流をＣＴを介して入力する差動要素及び外部故障時
のＣＴ飽和による前記差動要素の動作による誤動作出力
を防止するＣＴ飽和対策要素を備えた母線保護リレ−に
おいて、前記差動要素が動作域の異なる複数の比率差動
出力を出すと共に、前期ＣＴ飽和対策要素が前記複数の
比率差動出力に対応して複数のロック出力を出し、前記
複数の比率差動出力と前記複数のロック出力とにより前
記誤動作出力を防止するものである。
【００１６】請求項２に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、前記差動
要素が動作域の異なる複数の比率差動出力を出すと共
に、前記ＣＴ飽和対策要素が前記複数の比率差動出力に
対応して複数の出力を出し、前記ＣＴ飽和対策要素の前
記複数の比率差動出力に対応した複数の出力により前記
複数の比率差動出力の出る時間を変えることにより前記
誤動作出力を防止するものである。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、前記差動
要素が動作域の異なる複数の比率差動出力を出すと共
に、前記ＣＴ飽和対策要素が前記複数の比率差動出力に
対応して複数の出力を出し、前記ＣＴ飽和対策要素の前
記複数の比率差動出力に対応した複数の出力により前記
複数の比率差動出力の出る時間を変えることにより前記
誤動作出力を防止するものである。
【００１７】請求項３に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、前記差動
要素が動作域の異なる複数の比率差動出力を出すと共
に、前記ＣＴ飽和対策要素が前記複数の比率差動出力に
対応して複数の出力を出し、前記複数の比率差動出力と
前記複数のロック出力とにより前記誤動作出力を防止す
ると共に、前記ＣＴ飽和対策要素の前記複数の比率差動
出力に対応した複数の出力により前記複数の比率差動出
力の出る時間を変えることにより前記誤動作出力を防止
するものである。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、前記差動
要素が動作域の異なる複数の比率差動出力を出すと共
に、前記ＣＴ飽和対策要素が前記複数の比率差動出力に
対応して複数の出力を出し、前記複数の比率差動出力と
前記複数のロック出力とにより前記誤動作出力を防止す
ると共に、前記ＣＴ飽和対策要素の前記複数の比率差動
出力に対応した複数の出力により前記複数の比率差動出
力の出る時間を変えることにより前記誤動作出力を防止
するものである。
【００１８】請求項４に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を前記動作出力を
所定時間ロックすることにより防止するＣＴ飽和対策要
素を備えた母線保護リレ−において、差動電流幅に対応
して前記ロック時間を制御するものである。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を前記動作出力を
所定時間ロックすることにより防止するＣＴ飽和対策要
素を備えた母線保護リレ−において、差動電流幅に対応
して前記ロック時間を制御するものである。
【００１９】請求項５に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、不足電圧
要素、方向リレ−要素、及び距離リレ−要素の何れかに
より前記ＣＴ飽和対策要素の起動を制御するものであ
る。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、不足電圧
要素、方向リレ−要素、及び距離リレ−要素の何れかに
より前記ＣＴ飽和対策要素の起動を制御するものであ
る。
【００２０】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図に基づいて説明する。図１はこの発明
の実施の形態１による母線保護リレ−の機能ブロック図
で、前述の従来の機能ブロック図（図７）と同一符号
は、前述の従来の機能ブロック図（図７）と同一もしく
は同一目的のものであり、特に同一のものについては説
明は割愛する。
実施の形態１を図に基づいて説明する。図１はこの発明
の実施の形態１による母線保護リレ−の機能ブロック図
で、前述の従来の機能ブロック図（図７）と同一符号
は、前述の従来の機能ブロック図（図７）と同一もしく
は同一目的のものであり、特に同一のものについては説
明は割愛する。
【００２１】図１において、１６１は第２の比率差動要
素、１７１は前記第２の比率差動要素１６１の出力に設
けられたタイマ−回路、２３は第２のタイマ−で、起動
要素７と外部判定要素６とのＡＮＤをとるＡＮＤ回路８
の出力を入力する。２４はＡＮＤ回路で、前記比率判定
回路１６の出力を前記タイマ−回路１７を介して入力す
ると共に、前記タイマ−回路９の出力をＮＯＴ回路１０
を介して入力する。３４はＡＮＤ回路で、前記第２の比
率判定回路１６１の出力を前記タイマ−回路１７１を介
して入力すると共に、前記タイマ−回路２３の出力をＮ
ＯＴ回路１０を介して入力する。なお、前記タイマ−回
路９の復帰ディレイ設定ｔ６は３サイクル程度、前記第
２のタイマ−２３の復帰ディレイ設定ｔ７は１サイクル
程度と、前記タイマ−回路９の復帰ディレイ設定ｔ６と
の関係はｔ６＞ｔ７としてある。
素、１７１は前記第２の比率差動要素１６１の出力に設
けられたタイマ−回路、２３は第２のタイマ−で、起動
要素７と外部判定要素６とのＡＮＤをとるＡＮＤ回路８
の出力を入力する。２４はＡＮＤ回路で、前記比率判定
回路１６の出力を前記タイマ−回路１７を介して入力す
ると共に、前記タイマ−回路９の出力をＮＯＴ回路１０
を介して入力する。３４はＡＮＤ回路で、前記第２の比
率判定回路１６１の出力を前記タイマ−回路１７１を介
して入力すると共に、前記タイマ−回路２３の出力をＮ
ＯＴ回路１０を介して入力する。なお、前記タイマ−回
路９の復帰ディレイ設定ｔ６は３サイクル程度、前記第
２のタイマ−２３の復帰ディレイ設定ｔ７は１サイクル
程度と、前記タイマ−回路９の復帰ディレイ設定ｔ６と
の関係はｔ６＞ｔ７としてある。
【００２２】次に動作について説明する。内部故障発生
時のリレ−動作高速化のために、比率差動要素５と単純
差動要素４の各動作照合時間ｔ１（タイマ−回路１５，
１７のオンディレイ設定時間ｔ１）はできる限り短く設
定してある。一方、外部故障発生時には、動作照合時間
は長く設定することで、安定した動作が得られる。外部
故障時にＣＴ飽和が発生すると図６で説明したように差
動誤差電流Ｉｄが増減を繰り返す。その様子を図２に示
す。
時のリレ−動作高速化のために、比率差動要素５と単純
差動要素４の各動作照合時間ｔ１（タイマ−回路１５，
１７のオンディレイ設定時間ｔ１）はできる限り短く設
定してある。一方、外部故障発生時には、動作照合時間
は長く設定することで、安定した動作が得られる。外部
故障時にＣＴ飽和が発生すると図６で説明したように差
動誤差電流Ｉｄが増減を繰り返す。その様子を図２に示
す。
【００２３】図２に示されているように、第１波（サン
プリング第１周期の差動誤差電流）において、第１の比
率差動要素１６（動作域はＩｄ＞Ｒ１・Ｉｒｅｓ−Ｋ
２）での動作時間（差動誤差電流不要出力時間）は比較
的長いが、前記第１の比率差動要素１６より狭い動作領
域を持つ第２の比率差動要素１６１（動作域はＩｄ＞Ｒ
１１・Ｉｒｅｓ−Ｋ２１）での動作時間（差動誤差電流
不要出力時間）は短いことが解かった。即ち、前記第１
の比率差動要素１６の不要動作時間をロックする時間を
長くすることは必要である（例えば３サイクル）が、前
記第２の比率差動要素１６１に対するロック時間は短く
できる（例えば１サイクル）ことが解かる。
プリング第１周期の差動誤差電流）において、第１の比
率差動要素１６（動作域はＩｄ＞Ｒ１・Ｉｒｅｓ−Ｋ
２）での動作時間（差動誤差電流不要出力時間）は比較
的長いが、前記第１の比率差動要素１６より狭い動作領
域を持つ第２の比率差動要素１６１（動作域はＩｄ＞Ｒ
１１・Ｉｒｅｓ−Ｋ２１）での動作時間（差動誤差電流
不要出力時間）は短いことが解かった。即ち、前記第１
の比率差動要素１６の不要動作時間をロックする時間を
長くすることは必要である（例えば３サイクル）が、前
記第２の比率差動要素１６１に対するロック時間は短く
できる（例えば１サイクル）ことが解かる。
【００２４】これを利用して、比率差動要素の動作領域
に合わせて、ロック時間を最適に設定することができ、
外部故障から内部への故障進展が発生しても、内部故障
は本質的にＩｄ＝Ｉｒｅｓ（外部故障が除去された場
合）になるので、第２の比率差動要素１６１の短いロッ
ク時間解除後に動作が可能となる。
に合わせて、ロック時間を最適に設定することができ、
外部故障から内部への故障進展が発生しても、内部故障
は本質的にＩｄ＝Ｉｒｅｓ（外部故障が除去された場
合）になるので、第２の比率差動要素１６１の短いロッ
ク時間解除後に動作が可能となる。
【００２５】前述の実施形態１は、換言すれば、母線１
に接続される全てのフィ−ダ−線のＣＴ電流を入力して
フィ−ダ−電流をベクトル加算した差動電流Ｉｄとスカ
ラ−和した抑制電流Ｉｒｅｓを演算して比率特性を持た
せ母線上の内部故障を検出する母線保護リレ−におい
て、第２の比率差動要素１６１と第２の外部判定出力要
素２３を設け、外部判定時に比率差動領域に応じたロッ
ク時間とすることができるＣＴ飽和対策要素２００を備
えたもので、外部故障時のＣＴ飽和対策をより的確に行
え、また、外部故障から内部故障へ進展した場合のＣＴ
飽和対策に依る動作遅れを少なくできるものである。
に接続される全てのフィ−ダ−線のＣＴ電流を入力して
フィ−ダ−電流をベクトル加算した差動電流Ｉｄとスカ
ラ−和した抑制電流Ｉｒｅｓを演算して比率特性を持た
せ母線上の内部故障を検出する母線保護リレ−におい
て、第２の比率差動要素１６１と第２の外部判定出力要
素２３を設け、外部判定時に比率差動領域に応じたロッ
ク時間とすることができるＣＴ飽和対策要素２００を備
えたもので、外部故障時のＣＴ飽和対策をより的確に行
え、また、外部故障から内部故障へ進展した場合のＣＴ
飽和対策に依る動作遅れを少なくできるものである。
【００２６】前述の実施形態１は、更に概念的に換言す
れば、母線１に接続される各フィ−ダ線の電流をＣＴを
介して入力する差動要素１００及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素２００を備えた母線保護リレ−にお
いて、前記差動要素１００が動作域の異なる複数の比率
差動出力（比率判定回路１６，１６１の出力）を出すと
共に、前記ＣＴ飽和対策要素が前記複数の比率差動出力
に対応して複数のロック出力（タイマ−９，２３の出
力）を出し、前記複数の比率差動出力と前記複数のロッ
ク出力とにより前記誤動作出力を防止するもので、外部
故障時のＣＴ飽和対策をより的確に行え、また、外部故
障から内部故障へ進展した場合のＣＴ飽和対策に依る動
作遅れを少なくできるものである。
れば、母線１に接続される各フィ−ダ線の電流をＣＴを
介して入力する差動要素１００及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素２００を備えた母線保護リレ−にお
いて、前記差動要素１００が動作域の異なる複数の比率
差動出力（比率判定回路１６，１６１の出力）を出すと
共に、前記ＣＴ飽和対策要素が前記複数の比率差動出力
に対応して複数のロック出力（タイマ−９，２３の出
力）を出し、前記複数の比率差動出力と前記複数のロッ
ク出力とにより前記誤動作出力を防止するもので、外部
故障時のＣＴ飽和対策をより的確に行え、また、外部故
障から内部故障へ進展した場合のＣＴ飽和対策に依る動
作遅れを少なくできるものである。
【００２７】実施の形態２．前述の実施形態１では、比
率差動要素５をロックする方式を例示したが、図３に示
すように、第１の比率差動要素１６および第２の比率差
動要素１６１の夫々の照合時間（即ち動作確認時間）
を、ＣＴ飽和対策要素２００の出力がある場合、制御す
る、即ち、第１の比率差動要素１６の出力端のタイマ−
回路１７のオンディレイ設定時間ｔ１をｔ８（例えば４
０ｍｓ）に制御し、差動領域が第１の比率差動要素１６
より狭い第２の比率差動要素１６１の出力端のタイマ−
回路１７１のオンディレイ設定時間ｔ１をｔ９（例えば
１５ｍｓ）に制御することで、前述の実施形態１におけ
るロックの場合と同様に、外部故障時のＣＴ飽和対策を
より的確に行え、また、外部故障から内部故障へ進展し
た場合のＣＴ飽和対策に依る動作遅れを少なくできるも
のである。
率差動要素５をロックする方式を例示したが、図３に示
すように、第１の比率差動要素１６および第２の比率差
動要素１６１の夫々の照合時間（即ち動作確認時間）
を、ＣＴ飽和対策要素２００の出力がある場合、制御す
る、即ち、第１の比率差動要素１６の出力端のタイマ−
回路１７のオンディレイ設定時間ｔ１をｔ８（例えば４
０ｍｓ）に制御し、差動領域が第１の比率差動要素１６
より狭い第２の比率差動要素１６１の出力端のタイマ−
回路１７１のオンディレイ設定時間ｔ１をｔ９（例えば
１５ｍｓ）に制御することで、前述の実施形態１におけ
るロックの場合と同様に、外部故障時のＣＴ飽和対策を
より的確に行え、また、外部故障から内部故障へ進展し
た場合のＣＴ飽和対策に依る動作遅れを少なくできるも
のである。
【００２８】尚、図３において、２５は前記タイマ−回
路１７のオンディレイ設定時間ｔ１をｔ８（例えば４０
ｍｓ）に制御するタイマ−制御回路で、ＣＴ飽和対策要
素２００のタイマ−回路９の出力により制御動作を行
う。２６は前記タイマ−回路１７１のオンディレイ設定
時間ｔ１をｔ９（例えば１５ｍｓ）に制御するタイマ−
制御回路で、ＣＴ飽和対策要素２００のタイマ−回路２
３の出力により制御動作を行う。この構成の場合、タイ
マ−回路２３を削除し、タイマ−回路９の出力でタイマ
−制御回路２５，２６を両方とも制御することも可能で
ある。
路１７のオンディレイ設定時間ｔ１をｔ８（例えば４０
ｍｓ）に制御するタイマ−制御回路で、ＣＴ飽和対策要
素２００のタイマ−回路９の出力により制御動作を行
う。２６は前記タイマ−回路１７１のオンディレイ設定
時間ｔ１をｔ９（例えば１５ｍｓ）に制御するタイマ−
制御回路で、ＣＴ飽和対策要素２００のタイマ−回路２
３の出力により制御動作を行う。この構成の場合、タイ
マ−回路２３を削除し、タイマ−回路９の出力でタイマ
−制御回路２５，２６を両方とも制御することも可能で
ある。
【００２９】前述の実施形態２は、換言すれば、母線１
に接続される各フィ−ダ線の電流をＣＴを介して入力す
る差動要素１００及び外部故障時のＣＴ飽和による前記
差動要素の動作による誤動作出力を防止するＣＴ飽和対
策要素２００を備えた母線保護リレ−において、前記差
動要素１００が動作域の異なる複数の比率差動出力（比
率判定回路１６，１６１の出力）を出すと共に、前記Ｃ
Ｔ飽和対策要素２００が前記複数の比率差動出力に対応
して複数の出力（タイマ−制御回路２５，２６の出力）
を出し、前記ＣＴ飽和対策要素の前記複数の比率差動出
力に対応した複数の出力により前記複数の比率差動出力
の出る時間を変えることにより前記誤動作出力を防止す
るもので、前述の実施形態１におけるロックの場合と同
様に、外部故障時のＣＴ飽和対策をより的確に行え、ま
た、外部故障から内部故障へ進展した場合のＣＴ飽和対
策に依る動作遅れを少なくできるものである。
に接続される各フィ−ダ線の電流をＣＴを介して入力す
る差動要素１００及び外部故障時のＣＴ飽和による前記
差動要素の動作による誤動作出力を防止するＣＴ飽和対
策要素２００を備えた母線保護リレ−において、前記差
動要素１００が動作域の異なる複数の比率差動出力（比
率判定回路１６，１６１の出力）を出すと共に、前記Ｃ
Ｔ飽和対策要素２００が前記複数の比率差動出力に対応
して複数の出力（タイマ−制御回路２５，２６の出力）
を出し、前記ＣＴ飽和対策要素の前記複数の比率差動出
力に対応した複数の出力により前記複数の比率差動出力
の出る時間を変えることにより前記誤動作出力を防止す
るもので、前述の実施形態１におけるロックの場合と同
様に、外部故障時のＣＴ飽和対策をより的確に行え、ま
た、外部故障から内部故障へ進展した場合のＣＴ飽和対
策に依る動作遅れを少なくできるものである。
【００３０】実施の形態３．図４は実施形態３を示す母
線保護リレ−の機能ブロック図で、前述の実施形態１と
実施形態２の機能を併せ持つもので、回路構成も、前述
の実施形態１の回路に前述の実施形態２の回路を加えた
もので、前述の実施形態１よりも、また、前述の実施形
態２よりも的確な動作をし、外部故障時のＣＴ飽和対策
をより的確に行え、また、外部故障から内部故障へ進展
した場合のＣＴ飽和対策に依る動作遅れを的確に少なく
できるものである。
線保護リレ−の機能ブロック図で、前述の実施形態１と
実施形態２の機能を併せ持つもので、回路構成も、前述
の実施形態１の回路に前述の実施形態２の回路を加えた
もので、前述の実施形態１よりも、また、前述の実施形
態２よりも的確な動作をし、外部故障時のＣＴ飽和対策
をより的確に行え、また、外部故障から内部故障へ進展
した場合のＣＴ飽和対策に依る動作遅れを的確に少なく
できるものである。
【００３１】実施の形態４．前述の実施形態１では、外
部判定要素６の出力を受ける一定時間ロックの回路を２
回路設ける方式を例示したが、この実施形態４は、図５
に示すように、瞬時差動電流が或る値以上存在する時間
（時間幅）を計測する時間幅計測回路２７と、この時間
幅計測回路２７で得られた時間幅に応じてロック時間ｔ
６をｔ１０に制御するタイマ−制御回路２８を設け、外
部故障時の作動誤差電流の発生幅に応じてロックする時
間を制御するものである。
部判定要素６の出力を受ける一定時間ロックの回路を２
回路設ける方式を例示したが、この実施形態４は、図５
に示すように、瞬時差動電流が或る値以上存在する時間
（時間幅）を計測する時間幅計測回路２７と、この時間
幅計測回路２７で得られた時間幅に応じてロック時間ｔ
６をｔ１０に制御するタイマ−制御回路２８を設け、外
部故障時の作動誤差電流の発生幅に応じてロックする時
間を制御するものである。
【００３２】ＣＴ飽和が大きく、第２波までＣＴ飽和の
影響が継続する場合、ロック時間を２もしくは３サイク
ル以上に設定する必要があるが、ＣＴ飽和が比較的小さ
い場合には、第１波と第２波との間には再び外部判定で
きる機会が生じる。この場合は、ロック時間は１サイク
ルでよいことになる。即ち、瞬時差動誤差電流の絶対値
が或る一定値（例えばＫ３）以上存在する時間幅Ｔを計
測してその時間に応じたロック時間に変更することで、
最適なロック時間にすることができ、必要以上に長くロ
ックしないため、外部から内部への故障進展での動作遅
れを最小限にすることができる。簡単な応用としては、
瞬時差動電流の存在時間Ｔが或る時間（例えば０．５サ
イクル）以上継続している場合には、ロック時間を数サ
イクルにセットするが、存在時間Ｔがそれより短い場合
には、ロック時間を例えば１サイクルにする制御を行う
ことも実現できる。
影響が継続する場合、ロック時間を２もしくは３サイク
ル以上に設定する必要があるが、ＣＴ飽和が比較的小さ
い場合には、第１波と第２波との間には再び外部判定で
きる機会が生じる。この場合は、ロック時間は１サイク
ルでよいことになる。即ち、瞬時差動誤差電流の絶対値
が或る一定値（例えばＫ３）以上存在する時間幅Ｔを計
測してその時間に応じたロック時間に変更することで、
最適なロック時間にすることができ、必要以上に長くロ
ックしないため、外部から内部への故障進展での動作遅
れを最小限にすることができる。簡単な応用としては、
瞬時差動電流の存在時間Ｔが或る時間（例えば０．５サ
イクル）以上継続している場合には、ロック時間を数サ
イクルにセットするが、存在時間Ｔがそれより短い場合
には、ロック時間を例えば１サイクルにする制御を行う
ことも実現できる。
【００３３】実施の形態５．前述の実施形態１〜４で
は、外部故障と同相の内部故障への進展故障での動作時
間遅れ対策を例示したが、この実施形態５では、図６に
示すように、外部から内部への他相への故障進展での動
作遅れ対策を例示するものである。図６において、２９
は母線電圧をリレ−は導くためのＰＴ（電圧変換器）、
３０はＰＴ出力電圧をリレ−内部回路電圧に変換する電
圧変換器、３１は不足電圧検出要素で、電圧比較回路３
２とタイマ−回路３３とで構成されている。不足電圧検
出要素３１の出力はＡＮＤ回路８へ入力している。
は、外部故障と同相の内部故障への進展故障での動作時
間遅れ対策を例示したが、この実施形態５では、図６に
示すように、外部から内部への他相への故障進展での動
作遅れ対策を例示するものである。図６において、２９
は母線電圧をリレ−は導くためのＰＴ（電圧変換器）、
３０はＰＴ出力電圧をリレ−内部回路電圧に変換する電
圧変換器、３１は不足電圧検出要素で、電圧比較回路３
２とタイマ−回路３３とで構成されている。不足電圧検
出要素３１の出力はＡＮＤ回路８へ入力している。
【００３４】従来の起動要素７は電流変化によるもので
あるため、例えば、外部１相故障発生時にも故障相以外
の健全相電流も変化するため、不要検出する可能性があ
ったが、母線電圧については、健全電圧の低下は比較的
少ないために不足電圧要素の検出設定として故障相判定
が可能な設定値にすることが可能である。この不足電圧
検出と組み合わせることにより、故障発生相についての
み起動できる回路が得られ、外部１相から内部他相への
故障進展の場合でも動作遅れのない回路が得られる。な
お、不足電圧要素に代えて、リレ−の方向要素や距離要
素としても不足電圧要素を使った場合と同様な効果を奏
する。
あるため、例えば、外部１相故障発生時にも故障相以外
の健全相電流も変化するため、不要検出する可能性があ
ったが、母線電圧については、健全電圧の低下は比較的
少ないために不足電圧要素の検出設定として故障相判定
が可能な設定値にすることが可能である。この不足電圧
検出と組み合わせることにより、故障発生相についての
み起動できる回路が得られ、外部１相から内部他相への
故障進展の場合でも動作遅れのない回路が得られる。な
お、不足電圧要素に代えて、リレ−の方向要素や距離要
素としても不足電圧要素を使った場合と同様な効果を奏
する。
【００３５】
【発明の効果】請求項１に記載の母線保護リレ−の発明
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数のロック出力を出し、前記複数の比率差動出力
と前記複数のロック出力とにより前記誤動作出力を防止
するようにしたので、外部故障時のＣＴ飽和対策をより
的確に行え、また、外部故障から内部故障へ進展した場
合のＣＴ飽和対策に依る動作遅れを少なくできる効果が
ある。
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数のロック出力を出し、前記複数の比率差動出力
と前記複数のロック出力とにより前記誤動作出力を防止
するようにしたので、外部故障時のＣＴ飽和対策をより
的確に行え、また、外部故障から内部故障へ進展した場
合のＣＴ飽和対策に依る動作遅れを少なくできる効果が
ある。
【００３６】請求項２に記載の母線保護リレ−の発明
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数の出力を出し、前記ＣＴ飽和対策要素の前記複
数の比率差動出力に対応した複数の出力により前記複数
の比率差動出力の出る時間を変えることにより前記誤動
作出力を防止するようにしたので、外部故障時のＣＴ飽
和対策をより的確に行え、また、外部故障から内部故障
へ進展した場合のＣＴ飽和対策に依る動作遅れを少なく
できる効果がある。
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数の出力を出し、前記ＣＴ飽和対策要素の前記複
数の比率差動出力に対応した複数の出力により前記複数
の比率差動出力の出る時間を変えることにより前記誤動
作出力を防止するようにしたので、外部故障時のＣＴ飽
和対策をより的確に行え、また、外部故障から内部故障
へ進展した場合のＣＴ飽和対策に依る動作遅れを少なく
できる効果がある。
【００３７】請求項３に記載の母線保護リレ−の発明
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数の出力を出し、前記複数の比率差動出力と前記
複数のロック出力とにより前記誤動作出力を防止すると
共に、前記ＣＴ飽和対策要素の前記複数の比率差動出力
に対応した複数の出力により前記複数の比率差動出力の
出る時間を変えることにより前記誤動作出力を防止する
ようにしたので、外部故障時のＣＴ飽和対策をより的確
に行え、また、外部故障から内部故障へ進展した場合の
ＣＴ飽和対策に依る動作遅れを的確に少なくできる効果
がある。
は、母線に接続される各フィ−ダ線の電流をＣＴを介し
て入力する差動要素及び外部故障時のＣＴ飽和による前
記差動要素の動作による誤動作出力を防止するＣＴ飽和
対策要素を備えた母線保護リレ−において、前記差動要
素が動作域の異なる複数の比率差動出力を出すと共に、
前記ＣＴ飽和対策要素が前記複数の比率差動出力に対応
して複数の出力を出し、前記複数の比率差動出力と前記
複数のロック出力とにより前記誤動作出力を防止すると
共に、前記ＣＴ飽和対策要素の前記複数の比率差動出力
に対応した複数の出力により前記複数の比率差動出力の
出る時間を変えることにより前記誤動作出力を防止する
ようにしたので、外部故障時のＣＴ飽和対策をより的確
に行え、また、外部故障から内部故障へ進展した場合の
ＣＴ飽和対策に依る動作遅れを的確に少なくできる効果
がある。
【００３８】請求項４に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を前記動作出力を
所定時間ロックすることにより防止するＣＴ飽和対策要
素を備えた母線保護リレ−において、差動電流幅に対応
して前記ロック時間を制御するようにしたので、外部故
障時のＣＴ飽和対策をより的確に行え、また、外部から
内部への故障進展での動作遅れを最小限にすることがで
きる効果がある。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を前記動作出力を
所定時間ロックすることにより防止するＣＴ飽和対策要
素を備えた母線保護リレ−において、差動電流幅に対応
して前記ロック時間を制御するようにしたので、外部故
障時のＣＴ飽和対策をより的確に行え、また、外部から
内部への故障進展での動作遅れを最小限にすることがで
きる効果がある。
【００３９】請求項５に記載の発明に係る母線保護リレ
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、不足電圧
要素、方向リレ−要素、及び距離リレ−要素の何れかに
より前記ＣＴ飽和対策要素の起動を制御するようにした
ので、外部故障時のＣＴ飽和対策をより的確に行え、外
部１相から内部他相への故障進展の場合でも動作遅れを
解消できる効果が或る。
−は、母線に接続される各フィ−ダ線の電流をＣＴを介
して入力する差動要素及び外部故障時のＣＴ飽和による
前記差動要素の動作による誤動作出力を防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、不足電圧
要素、方向リレ−要素、及び距離リレ−要素の何れかに
より前記ＣＴ飽和対策要素の起動を制御するようにした
ので、外部故障時のＣＴ飽和対策をより的確に行え、外
部１相から内部他相への故障進展の場合でも動作遅れを
解消できる効果が或る。
【図１】 この発明の実施の形態１を示す機能ブロック
図。
図。
【図２】 この発明の実施の形態１の動作説明図。
【図３】 この発明の実施の形態２を示す機能ブロック
図。
図。
【図４】 この発明の実施の形態３を示す機能ブロック
図。
図。
【図５】 この発明の実施の形態４を示す機能ブロック
図。
図。
【図６】 この発明の実施の形態５を示す機能ブロック
図。
図。
【図７】 従来の母線保護リレ−の機能ブロック図。
【図８】 従来の母線保護リレ−の動作波形図。
１ 母線 、 ２ ＣＴ
４ 単純差動要素、 ５ 比率差動要
素、６ 外部判定要素、 ７ 起動要
素、１２ 差動演算回路、 １３ 抑制演
算回路、１４ 差動演算回路、 １６ 比
率判定回路、２５ タイマ−制御回路、 ２６
第２のタイマ−制御回路、２７ 時間幅計測回路、
２８ タイマ−制御回路、３１ 不足電圧要
素、 ３２ 電圧判定回路、１６１ 第２
の比率判定回路、 １００：差動要素、２００ Ｃ
Ｔ飽和対策要素。
素、６ 外部判定要素、 ７ 起動要
素、１２ 差動演算回路、 １３ 抑制演
算回路、１４ 差動演算回路、 １６ 比
率判定回路、２５ タイマ−制御回路、 ２６
第２のタイマ−制御回路、２７ 時間幅計測回路、
２８ タイマ−制御回路、３１ 不足電圧要
素、 ３２ 電圧判定回路、１６１ 第２
の比率判定回路、 １００：差動要素、２００ Ｃ
Ｔ飽和対策要素。
Claims (5)
- 【請求項１】 母線に接続される各フィ−ダ線の電流を
ＣＴを介して入力する差動要素及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素を備えた母線保護リレ−において、
前記差動要素が動作域の異なる複数の比率差動出力を出
すと共に、前記ＣＴ飽和対策要素が前記複数の比率差動
出力に対応して複数のロック出力を出し、前記複数の比
率差動出力と前記複数のロック出力とにより前記誤動作
出力を防止することを特徴とする母線保護リレ−。 - 【請求項２】 母線に接続される各フィ−ダ線の電流を
ＣＴを介して入力する差動要素及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素を備えた母線保護リレ−において、
前記差動要素が動作域の異なる複数の比率差動出力を出
すと共に、前記ＣＴ飽和対策要素が前記複数の比率差動
出力に対応して複数の出力を出し、前記ＣＴ飽和対策要
素の前記複数の比率差動出力に対応した複数の出力によ
り前記複数の比率差動出力の出る時間を変えることによ
り前記誤動作出力を防止することを特徴とする母線保護
リレ−。 - 【請求項３】 母線に接続される各フィ−ダ線の電流を
ＣＴを介して入力する差動要素及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素を備えた母線保護リレ−において、
前記差動要素が動作域の異なる複数の比率差動出力を出
すと共に、前記ＣＴ飽和対策要素が前記複数の比率差動
出力に対応して複数の出力を出し、前記複数の比率差動
出力と前記複数のロック出力とにより前記誤動作出力を
防止すると共に、前記ＣＴ飽和対策要素の前記複数の比
率差動出力に対応した複数の出力により前記複数の比率
差動出力の出る時間を変えることにより前記誤動作出力
を防止することを特徴とする母線保護リレ−。 - 【請求項４】 母線に接続される各フィ−ダ線の電流を
ＣＴを介して入力する差動要素及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を前記動
作出力を所定時間ロックすることにより防止するＣＴ飽
和対策要素を備えた母線保護リレ−において、差動電流
幅に対応して前記ロック時間を制御することを特徴とす
る母線保護リレ−。 - 【請求項５】 母線に接続される各フィ−ダ線の電流を
ＣＴを介して入力する差動要素及び外部故障時のＣＴ飽
和による前記差動要素の動作による誤動作出力を防止す
るＣＴ飽和対策要素を備えた母線保護リレ−において、
不足電圧要素、方向リレ−要素、及び距離リレ−要素の
何れかにより前記ＣＴ飽和対策要素の起動を制御するこ
とを特徴とする母線保護リレ−。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391539A JP3768441B2 (ja) | 2001-12-25 | 2001-12-25 | 母線保護リレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391539A JP3768441B2 (ja) | 2001-12-25 | 2001-12-25 | 母線保護リレ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003199244A true JP2003199244A (ja) | 2003-07-11 |
| JP3768441B2 JP3768441B2 (ja) | 2006-04-19 |
Family
ID=27599101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391539A Expired - Fee Related JP3768441B2 (ja) | 2001-12-25 | 2001-12-25 | 母線保護リレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768441B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318973C (zh) * | 2003-10-31 | 2007-05-30 | 华为技术有限公司 | Cpu外部总线的保护方法与装置 |
| WO2010048973A1 (de) * | 2008-10-28 | 2010-05-06 | Siemens Aktiengesellschaft | Differentialschutzverfahren und differentialschutzgerät |
| JP2010207032A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 母線保護継電装置 |
| JP2011101518A (ja) * | 2009-11-06 | 2011-05-19 | Mitsubishi Electric Corp | 母線保護装置 |
| CN105071341A (zh) * | 2015-07-28 | 2015-11-18 | 中国电力科学研究院 | 一种电流互感器饱和识别方法 |
| EP2590287A4 (en) * | 2010-06-30 | 2016-10-05 | Toshiba Kk | CURRENT DIFFERENTIAL RELAY DEVICE |
| CN107240904A (zh) * | 2017-07-17 | 2017-10-10 | 国网北京市电力公司 | 变压器涌流的识别方法及装置 |
| JP2019165569A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 故障判定装置、および保護継電装置 |
-
2001
- 2001-12-25 JP JP2001391539A patent/JP3768441B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318973C (zh) * | 2003-10-31 | 2007-05-30 | 华为技术有限公司 | Cpu外部总线的保护方法与装置 |
| WO2010048973A1 (de) * | 2008-10-28 | 2010-05-06 | Siemens Aktiengesellschaft | Differentialschutzverfahren und differentialschutzgerät |
| CN102204050A (zh) * | 2008-10-28 | 2011-09-28 | 西门子公司 | 差动保护方法和差动保护设备 |
| JP2010207032A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 母線保護継電装置 |
| JP2011101518A (ja) * | 2009-11-06 | 2011-05-19 | Mitsubishi Electric Corp | 母線保護装置 |
| EP2590287A4 (en) * | 2010-06-30 | 2016-10-05 | Toshiba Kk | CURRENT DIFFERENTIAL RELAY DEVICE |
| CN105071341A (zh) * | 2015-07-28 | 2015-11-18 | 中国电力科学研究院 | 一种电流互感器饱和识别方法 |
| CN107240904A (zh) * | 2017-07-17 | 2017-10-10 | 国网北京市电力公司 | 变压器涌流的识别方法及装置 |
| JP2019165569A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 故障判定装置、および保護継電装置 |
| JP7008551B2 (ja) | 2018-03-20 | 2022-01-25 | 三菱電機株式会社 | 故障判定装置、および保護継電装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3768441B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293927A (ja) | 差動継電装置 | |
| JP2000125462A (ja) | 距離継電器 | |
| JP2003199244A (ja) | 母線保護リレ− | |
| JP3857195B2 (ja) | 距離継電装置 | |
| Kasztenny et al. | Generator protection and CT saturation problems and solutions | |
| JP6935044B1 (ja) | 零相電流差動リレー | |
| JP3171147U (ja) | アラーム信号出力装置および負荷保護装置、並びにモータ制御装置 | |
| JP2019030073A (ja) | 零相電流差動リレー | |
| JPH10313531A (ja) | 比率差動継電器 | |
| JP4979339B2 (ja) | ディジタル形方向継電器 | |
| JP2002017037A (ja) | Ｐｃｍキャリアーリレー | |
| JP7118013B2 (ja) | 方向継電器 | |
| JPWO2020053918A1 (ja) | 過電流継電器 | |
| JP2004364376A (ja) | 地絡距離リレー | |
| JP3745596B2 (ja) | 地絡距離リレー | |
| JP3833821B2 (ja) | 母線保護継電装置 | |
| JPH10171543A (ja) | 電力変換装置 | |
| JP2000175346A (ja) | 過電流継電器協調装置 | |
| JP3207643B2 (ja) | 短絡事故高速判定回路 | |
| JP2550080B2 (ja) | 保護継電装置 | |
| JP2004032859A (ja) | 距離リレ−方式及び距離リレ−装置 | |
| Jaworski et al. | Distance protection algorithm based on αβ0-components and delta quantities for getting insensitive against power swings | |
| JPH0993793A (ja) | 距離継電器 | |
| JPH09247845A (ja) | 比率差動継電器 | |
| JPH09322379A (ja) | 過電流継電装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3768441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |