JP2003197890A - 光電変換装置及び画像形成システム - Google Patents
光電変換装置及び画像形成システムInfo
- Publication number
- JP2003197890A JP2003197890A JP2001394302A JP2001394302A JP2003197890A JP 2003197890 A JP2003197890 A JP 2003197890A JP 2001394302 A JP2001394302 A JP 2001394302A JP 2001394302 A JP2001394302 A JP 2001394302A JP 2003197890 A JP2003197890 A JP 2003197890A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- field effect
- effect transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 ダイナミックレンジの広い光電変換装置を提
供する。 【解決手段】 光信号を信号電荷に変換する光電変換素
子１と、光電変換素子１で変換された信号電荷に基づく
増幅信号を生成する増幅用トランジスタ２と、光電変換
素子１と増幅用トランジスタ２との間に形成されるフロ
ーティングディフュージョン領域の電位を所定電位にリ
セットするリセット用トランジスタ４とを備えた光電変
換装置において、リセット用トランジスタ４はフローテ
ィングディフュージョン領域の電位をリセットする際の
しきい値が増幅用トランジスタ２のしきい値よりも低く
なるように設定される。
供する。 【解決手段】 光信号を信号電荷に変換する光電変換素
子１と、光電変換素子１で変換された信号電荷に基づく
増幅信号を生成する増幅用トランジスタ２と、光電変換
素子１と増幅用トランジスタ２との間に形成されるフロ
ーティングディフュージョン領域の電位を所定電位にリ
セットするリセット用トランジスタ４とを備えた光電変
換装置において、リセット用トランジスタ４はフローテ
ィングディフュージョン領域の電位をリセットする際の
しきい値が増幅用トランジスタ２のしきい値よりも低く
なるように設定される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光電変換装置及び
画像形成システムに関し、特に、スキャナ、ビデオカメ
ラ、デジタルスチルカメラ、Ｘ線，α線を含む放射線検
出装置等に関する光電変換装置及び画像形成システムに
関する。
画像形成システムに関し、特に、スキャナ、ビデオカメ
ラ、デジタルスチルカメラ、Ｘ線，α線を含む放射線検
出装置等に関する光電変換装置及び画像形成システムに
関する。
【０００２】
【従来の技術】近年、ＣＭＯＳプロセスを利用したＣＭ
ＯＳセンサと称される光電変換装置が注目されている。
ＣＭＯＳセンサは、周辺回路混載の容易性、低電圧駆動
等の理由から、特に携帯情報機器分野の利用が期待され
ている。
ＯＳセンサと称される光電変換装置が注目されている。
ＣＭＯＳセンサは、周辺回路混載の容易性、低電圧駆動
等の理由から、特に携帯情報機器分野の利用が期待され
ている。
【０００３】図５は、従来の光電変換装置の等価回路図
である。図５に示すように単位画素は、光電変換素子で
あるフォトダイオード１と、フォトダイオード１で発生
した信号に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ
（Metal Oxide Silicon Field Effect Transistor）２
と、増幅ＭＯＳＦＥＴ２の入力を所定電圧にリセットす
るリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソース
電極と垂直出力線７との導通を制御する選択スイッチ５
と、フォトダイオード１と増幅ＭＯＳＦＥＴ２のゲート
電極との導通を制御する転送スイッチ３とが設けられて
いる。
である。図５に示すように単位画素は、光電変換素子で
あるフォトダイオード１と、フォトダイオード１で発生
した信号に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ
（Metal Oxide Silicon Field Effect Transistor）２
と、増幅ＭＯＳＦＥＴ２の入力を所定電圧にリセットす
るリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソース
電極と垂直出力線７との導通を制御する選択スイッチ５
と、フォトダイオード１と増幅ＭＯＳＦＥＴ２のゲート
電極との導通を制御する転送スイッチ３とが設けられて
いる。
【０００４】また、図５には、各画素の増幅ＭＯＳＦＥ
Ｔ２，転送スイッチ３，リセットスイッチ４のオン／オ
フを制御する垂直走査回路６と、各画素からの信号を読
み出すための定電流源９と、各画素から読み出された信
号を伝送する垂直出力線７と、各画素から読み出された
信号を蓄積する信号蓄積部１０と、信号蓄積部１０に蓄
積された信号の読み出しを制御する水平走査回路１１
と、各画素のノイズ信号を信号蓄積部１０へ蓄積するた
めの転送ゲート８ａと、ノイズ信号が重畳された信号を
信号蓄積部１０へ蓄積するための転送ゲート８ｂとを示
している。
Ｔ２，転送スイッチ３，リセットスイッチ４のオン／オ
フを制御する垂直走査回路６と、各画素からの信号を読
み出すための定電流源９と、各画素から読み出された信
号を伝送する垂直出力線７と、各画素から読み出された
信号を蓄積する信号蓄積部１０と、信号蓄積部１０に蓄
積された信号の読み出しを制御する水平走査回路１１
と、各画素のノイズ信号を信号蓄積部１０へ蓄積するた
めの転送ゲート８ａと、ノイズ信号が重畳された信号を
信号蓄積部１０へ蓄積するための転送ゲート８ｂとを示
している。
【０００５】リセットスイッチ４，選択スイッチ５及び
転送スイッチ３の各ゲート電極には、垂直走査回路６よ
り制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ
（ｎ）が印加されている。ここで、ｎは任意の行数を示
す正の整数である。
転送スイッチ３の各ゲート電極には、垂直走査回路６よ
り制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ
（ｎ）が印加されている。ここで、ｎは任意の行数を示
す正の整数である。
【０００６】図７は、図５の垂直走査回路６の単位構成
を示した図である。シフトレジスタのｎ行目の単位ブロ
ックによって発生される選択信号と、外部入力パルスφ
ＲＥＳ’、φＳＥＬ’、φＴＸ’との論理積によって、
制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ
（ｎ）が生成されている。
を示した図である。シフトレジスタのｎ行目の単位ブロ
ックによって発生される選択信号と、外部入力パルスφ
ＲＥＳ’、φＳＥＬ’、φＴＸ’との論理積によって、
制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ
（ｎ）が生成されている。
【０００７】図６は、図５に示す光電変換装置の動作を
示すタイミングチャートである。垂直走査回路６によっ
てある行（以下ｎ行であるとする）が選択されたとき、
まずリセット信号φＲＥＳ(ｎ)がローとなり、リセット
スイッチ４がオフする。
示すタイミングチャートである。垂直走査回路６によっ
てある行（以下ｎ行であるとする）が選択されたとき、
まずリセット信号φＲＥＳ(ｎ)がローとなり、リセット
スイッチ４がオフする。
【０００８】次に選択信号φＳＥＬ(ｎ)がハイとなり、
選択スイッチ５がオンとなることで増幅ＭＯＳＦＥＴ２
のソースは垂直出力線と導通し、選択された画素と定電
流源９によって、ソースフォロワ回路が形成される。
選択スイッチ５がオンとなることで増幅ＭＯＳＦＥＴ２
のソースは垂直出力線と導通し、選択された画素と定電
流源９によって、ソースフォロワ回路が形成される。
【０００９】つづいてφＴＮがハイとなり、転送ゲート
８ｂを介して画素のリセット状態に対応するＮ出力が信
号蓄積部１０に読み出される。この後、転送パルスφＴ
Ｘ(ｎ)によって転送スイッチ３が一定期間オンとなり、
光電変換素子１で発生した光信号が増幅ＭＯＳＦＥＴ２
のゲートに転送される。
８ｂを介して画素のリセット状態に対応するＮ出力が信
号蓄積部１０に読み出される。この後、転送パルスφＴ
Ｘ(ｎ)によって転送スイッチ３が一定期間オンとなり、
光電変換素子１で発生した光信号が増幅ＭＯＳＦＥＴ２
のゲートに転送される。
【００１０】ひきつづきφＴＳがハイとなり、転送ゲー
ト８ａを介して光信号に対応したＳ出力が信号蓄積部１
０に読み出される。これら相関のあるＮ信号とＳ信号の
差分を実行することにより、ノイズの少ない良好な光応
答出力が得られる。
ト８ａを介して光信号に対応したＳ出力が信号蓄積部１
０に読み出される。これら相関のあるＮ信号とＳ信号の
差分を実行することにより、ノイズの少ない良好な光応
答出力が得られる。
【００１１】
【発明が解決しようとする課題】しかし、従来の技術
は、以下のような問題がある。
は、以下のような問題がある。
【００１２】第１に、ダイナミックレンジが十分大きく
とれないことである。すなわちソースフォロワ回路の入
力は、画素に供給される電源電圧よりリセットスイッチ
のしきい値だけ低い電圧にリセットされるため、ソース
フォロワ回路の入力範囲はそのレベル以下の電圧範囲と
なる。
とれないことである。すなわちソースフォロワ回路の入
力は、画素に供給される電源電圧よりリセットスイッチ
のしきい値だけ低い電圧にリセットされるため、ソース
フォロワ回路の入力範囲はそのレベル以下の電圧範囲と
なる。
【００１３】特に、リセットスイッチの基板電位が接地
電位となっている場合、基板バイアス効果によりリセッ
トスイッチのしきい値は増加する。このため、従来技術
では、ダイナミックレンジがソースフォロワの入力範囲
で制限されている。
電位となっている場合、基板バイアス効果によりリセッ
トスイッチのしきい値は増加する。このため、従来技術
では、ダイナミックレンジがソースフォロワの入力範囲
で制限されている。
【００１４】第２に、画素内のフォトダイオード１と増
幅ＭＯＳＦＥＴ２のゲートとの導通を制御する転送スイ
ッチ３がある光電変換装置の場合、残像の問題が懸念さ
れる。フォトダイオード１内で発生した光電荷の転送効
率は、増幅ＭＯＳＦＥＴ２のゲートのリセット電位に依
存する。ゲートのリセット電位が低くなると、転送効率
は悪化するため、光電荷がフォトダイオード１内に残留
し、残像が発生する。また、この残留電荷量にゆらぎが
発生するため、ランダムノイズが増大し画像のＳ／Ｎ比
が悪化することも大きな問題である。
幅ＭＯＳＦＥＴ２のゲートとの導通を制御する転送スイ
ッチ３がある光電変換装置の場合、残像の問題が懸念さ
れる。フォトダイオード１内で発生した光電荷の転送効
率は、増幅ＭＯＳＦＥＴ２のゲートのリセット電位に依
存する。ゲートのリセット電位が低くなると、転送効率
は悪化するため、光電荷がフォトダイオード１内に残留
し、残像が発生する。また、この残留電荷量にゆらぎが
発生するため、ランダムノイズが増大し画像のＳ／Ｎ比
が悪化することも大きな問題である。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、光信号を信号電荷に変換する光電変換素
子と、前記光電変換素子で変換された信号電荷に基づく
増幅信号を生成するエンハンスメント型の増幅用電界効
果トランジスタと、前記光電変換素子と前記増幅用電界
効果トランジスタとの間に形成されるフローティングデ
ィフュージョン領域の電位を所定電位にリセットするエ
ンハンスメント型のリセット用電界効果トランジスタと
を備えた光電変換装置において、前記リセット用電界効
果トランジスタのしきい値が前記増幅用電界効果トラン
ジスタのしきい値よりも低いことを特徴とする。
に、本発明は、光信号を信号電荷に変換する光電変換素
子と、前記光電変換素子で変換された信号電荷に基づく
増幅信号を生成するエンハンスメント型の増幅用電界効
果トランジスタと、前記光電変換素子と前記増幅用電界
効果トランジスタとの間に形成されるフローティングデ
ィフュージョン領域の電位を所定電位にリセットするエ
ンハンスメント型のリセット用電界効果トランジスタと
を備えた光電変換装置において、前記リセット用電界効
果トランジスタのしきい値が前記増幅用電界効果トラン
ジスタのしきい値よりも低いことを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施形態について図面を
用いて説明する。
用いて説明する。
【００１７】（実施形態１）図１は、本発明の実施形態
１の光電変換装置の画素部の等価回路図である。本実施
形態の光電変換装置の画素は、光電変換素子であるフォ
トダイオード１と、フォトダイオード１で発生した信号
に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ２と、フ
ォトダイオード１から増幅ＭＯＳＦＥＴ２の入力ゲート
に信号電荷を転送する転送スイッチ３とを備えている。
１の光電変換装置の画素部の等価回路図である。本実施
形態の光電変換装置の画素は、光電変換素子であるフォ
トダイオード１と、フォトダイオード１で発生した信号
に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ２と、フ
ォトダイオード１から増幅ＭＯＳＦＥＴ２の入力ゲート
に信号電荷を転送する転送スイッチ３とを備えている。
【００１８】また、増幅ＭＯＳＦＥＴ２の入力をリセッ
トするリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソ
ース電極と垂直出力線７の導通を制御することによって
所定の画素出力を選択する選択スイッチ５とが設けられ
ている。転送スイッチ３、リセットスイッチ４、選択ス
イッチ５の各ゲートには、ハイレベルがＶＤＤ、ローレ
ベルがＧＮＤの制御パルスφＴＸ、φＲＥＳ、φＳＥＬ
が印加されてスイッチが駆動されている。
トするリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソ
ース電極と垂直出力線７の導通を制御することによって
所定の画素出力を選択する選択スイッチ５とが設けられ
ている。転送スイッチ３、リセットスイッチ４、選択ス
イッチ５の各ゲートには、ハイレベルがＶＤＤ、ローレ
ベルがＧＮＤの制御パルスφＴＸ、φＲＥＳ、φＳＥＬ
が印加されてスイッチが駆動されている。
【００１９】増幅ＭＯＳＦＥＴ２のドレインにはＶＤＤ
が供給されており、選択スイッチ５がオンとなると、定
電流源９を負荷とするソースフォロワ回路が形成され、
増幅ＭＯＳＦＥＴ２のゲート電位に対応した出力電圧
が、垂直出力線７上にあらわれる。この単位画素に含ま
れるＭＯＳＦＥＴは全てエンハンスメント型ＭＯＳＦＥ
Ｔであるが、リセットスイッチ４のしきい値だけが、他
のＭＯＳＦＥＴのしきい値より低く設定されている。
が供給されており、選択スイッチ５がオンとなると、定
電流源９を負荷とするソースフォロワ回路が形成され、
増幅ＭＯＳＦＥＴ２のゲート電位に対応した出力電圧
が、垂直出力線７上にあらわれる。この単位画素に含ま
れるＭＯＳＦＥＴは全てエンハンスメント型ＭＯＳＦＥ
Ｔであるが、リセットスイッチ４のしきい値だけが、他
のＭＯＳＦＥＴのしきい値より低く設定されている。
【００２０】図２（ａ）は、図１のリセットスイッチ４
をオンしたときの画素のポテンシャル図である。図２
（ｂ）は、リセットスイッチ４をオフしたときの図１の
画素のポテンシャル図である。図２（ａ），図２（ｂ）
には、フォトダイオード１からリセットスイッチ４を中
継して、電源ＶＤＤまでの経路に沿ったポテンシャルを
示している。なお、図２（ａ），図２（ｂ）には、比較
のため、従来の技術のポテンシャルを破線で図示してい
る。
をオンしたときの画素のポテンシャル図である。図２
（ｂ）は、リセットスイッチ４をオフしたときの図１の
画素のポテンシャル図である。図２（ａ），図２（ｂ）
には、フォトダイオード１からリセットスイッチ４を中
継して、電源ＶＤＤまでの経路に沿ったポテンシャルを
示している。なお、図２（ａ），図２（ｂ）には、比較
のため、従来の技術のポテンシャルを破線で図示してい
る。
【００２１】図２（ａ），図２（ｂ）において、領域
（ＰＤ）はフォトダイオード１のポテンシャル、領域
（ＴＸ）は転送スイッチのチャネル領域のポテンシャ
ル、領域（ＦＤ）は増幅ＭＯＳＦＥＴ２のゲート電極の
ポテンシャル、領域（ＲＥＳ）はリセットスイッチ４の
チャネル領域のポテンシャル、領域（ＶＤＤ）はリセッ
トスイッチ４のドレイン電極のポテンシャルである。
（ＰＤ）はフォトダイオード１のポテンシャル、領域
（ＴＸ）は転送スイッチのチャネル領域のポテンシャ
ル、領域（ＦＤ）は増幅ＭＯＳＦＥＴ２のゲート電極の
ポテンシャル、領域（ＲＥＳ）はリセットスイッチ４の
チャネル領域のポテンシャル、領域（ＶＤＤ）はリセッ
トスイッチ４のドレイン電極のポテンシャルである。
【００２２】本実施形態では、例えばＶＤＤが５Ｖとな
るＣＭＯＳプロセスにおいて、ＮＭＯＳＦＥＴの基板バ
イアス効果がないときのしきい値を０．８Ｖ、想定され
る基板バイアス効果の影響時のしきい値が１．４Ｖであ
る場合にリセットスイッチ４のしきい値を基板バイアス
効果がないときに０．３Ｖ、あるときに０．９Ｖになる
ように設定している。
るＣＭＯＳプロセスにおいて、ＮＭＯＳＦＥＴの基板バ
イアス効果がないときのしきい値を０．８Ｖ、想定され
る基板バイアス効果の影響時のしきい値が１．４Ｖであ
る場合にリセットスイッチ４のしきい値を基板バイアス
効果がないときに０．３Ｖ、あるときに０．９Ｖになる
ように設定している。
【００２３】リセットスイッチ４をオンしたときには、
図２（ａ）に示すように、リセット電位が０．５Ｖ高く
なり、ソースフォロワの入力範囲を拡大することが可能
となる。
図２（ａ）に示すように、リセット電位が０．５Ｖ高く
なり、ソースフォロワの入力範囲を拡大することが可能
となる。
【００２４】また、リセットスイッチ４をオフしたとき
には、図２（ｂ）に示すように、リセット電位が０．５
Ｖ高くなり、転送スイッチのソース−ドレイン間電圧が
増大して、ポテンシャル勾配が大きくなる。このことか
ら、光電荷の転送効率が向上し、残像を大幅に減少させ
ている。
には、図２（ｂ）に示すように、リセット電位が０．５
Ｖ高くなり、転送スイッチのソース−ドレイン間電圧が
増大して、ポテンシャル勾配が大きくなる。このことか
ら、光電荷の転送効率が向上し、残像を大幅に減少させ
ている。
【００２５】このことは、特に光電荷転送後にフォトダ
イオード１を空乏化することによって、残留電荷のゆら
ぎによるランダムノイズを改善した光電変換装置におい
ては、非常に重要である。すなわち、転送スイッチ３の
ソース−ドレイン間の電界が強くなることによって、転
送効率が向上し、より深い空乏化が実現されるためであ
る。
イオード１を空乏化することによって、残留電荷のゆら
ぎによるランダムノイズを改善した光電変換装置におい
ては、非常に重要である。すなわち、転送スイッチ３の
ソース−ドレイン間の電界が強くなることによって、転
送効率が向上し、より深い空乏化が実現されるためであ
る。
【００２６】また、本実施形態では、リセットスイッチ
４をエンハンスメント型ＭＯＳＦＥＴとしているので、
フォトダイオード１から飽和信号に近い電荷が転送され
た場合でも、リセットスイッチ４のポテンシャルが障壁
となり、リセット電源側に電荷がリークすることはな
い。したがって、飽和信号側でもダイナミックレンジが
広くなり、良好なリニアリティを備える光電変換装置を
提供できる。
４をエンハンスメント型ＭＯＳＦＥＴとしているので、
フォトダイオード１から飽和信号に近い電荷が転送され
た場合でも、リセットスイッチ４のポテンシャルが障壁
となり、リセット電源側に電荷がリークすることはな
い。したがって、飽和信号側でもダイナミックレンジが
広くなり、良好なリニアリティを備える光電変換装置を
提供できる。
【００２７】（実施形態２）本発明の実施形態２の光電
変換装置は、実施形態１と同様に、５ＶのＣＭＯＳプロ
セスを用いて製造しており、通常ＭＯＳＦＥＴ及びリセ
ットスイッチのしきい値も、実施形態１と同様に設定し
ている。
変換装置は、実施形態１と同様に、５ＶのＣＭＯＳプロ
セスを用いて製造しており、通常ＭＯＳＦＥＴ及びリセ
ットスイッチのしきい値も、実施形態１と同様に設定し
ている。
【００２８】ただし本実施形態では、リセットスイッチ
に印加する制御信号φＲＥＳのハイレベルを昇圧し、６
Ｖとしている。
に印加する制御信号φＲＥＳのハイレベルを昇圧し、６
Ｖとしている。
【００２９】図３は、図１の各トランジスタ３〜５に制
御信号を供給する垂直走査回路の内部を示した概念図で
ある。φＲＥＳを個々の画素に出力する出力段において
ハイレベルを昇圧してＶＲＥＳＨとしている。すなわち
シフトレジスタ本体からのＶＤＤ〜ＧＮＤの振幅をもつ
パルスφＲＥＳ’を原信号として、レベル変換回路２３
において、パルス振幅をＶＲＥＳＨ〜ＧＮＤに変換し、
ハイレベルをＶＲＥＳＨ＝６Ｖに昇圧して、各画素のリ
セットスイッチ４に供給している。
御信号を供給する垂直走査回路の内部を示した概念図で
ある。φＲＥＳを個々の画素に出力する出力段において
ハイレベルを昇圧してＶＲＥＳＨとしている。すなわち
シフトレジスタ本体からのＶＤＤ〜ＧＮＤの振幅をもつ
パルスφＲＥＳ’を原信号として、レベル変換回路２３
において、パルス振幅をＶＲＥＳＨ〜ＧＮＤに変換し、
ハイレベルをＶＲＥＳＨ＝６Ｖに昇圧して、各画素のリ
セットスイッチ４に供給している。
【００３０】リセットスイッチ４のしきい値Ｖｔｈ２が
前述したとおり、０．９Ｖであるため、画素のリセット
電位は、リセットスイッチのしきい値Ｖｔｈ２によら
ず、ＶＤＤ＝５Ｖにリセットされる。
前述したとおり、０．９Ｖであるため、画素のリセット
電位は、リセットスイッチのしきい値Ｖｔｈ２によら
ず、ＶＤＤ＝５Ｖにリセットされる。
【００３１】したがって、実施形態１の光電変換装置と
比較してさらにダイナミックレンジが拡大する。また、
リセットスイッチのしきい値Ｖｔｈ２に起因する固定パ
ターンノイズ成分が減ることによって、後段の差分回路
で同相除去能率が有限である場合でも、最終的な固定パ
ターンノイズを減少することができる。
比較してさらにダイナミックレンジが拡大する。また、
リセットスイッチのしきい値Ｖｔｈ２に起因する固定パ
ターンノイズ成分が減ることによって、後段の差分回路
で同相除去能率が有限である場合でも、最終的な固定パ
ターンノイズを減少することができる。
【００３２】ここで、リセットスイッチ４のしきい値Ｖ
ｔｈ２を低く設定することによって、制御信号φＲＥＳ
のハイレベルＶＲＥＳＨを比較的低い電位で、この効果
が得られるため、リセットスイッチのゲート酸化膜の劣
化を避けることができる。
ｔｈ２を低く設定することによって、制御信号φＲＥＳ
のハイレベルＶＲＥＳＨを比較的低い電位で、この効果
が得られるため、リセットスイッチのゲート酸化膜の劣
化を避けることができる。
【００３３】（実施形態３）図４は、本発明の実施形態
３の光電変換装置の単位画素の構造平面図である。本実
施形態の光電変換装置は、チップサイズ面積縮小化のた
めの工夫を施している。半導体基板上に、フォトダイオ
ード１及び複数のＮＭＯＳがＰ型のウェル領域内（図示
していないが、図４全面に形成されている）に形成され
た活性領域１４内に設けられている。
３の光電変換装置の単位画素の構造平面図である。本実
施形態の光電変換装置は、チップサイズ面積縮小化のた
めの工夫を施している。半導体基板上に、フォトダイオ
ード１及び複数のＮＭＯＳがＰ型のウェル領域内（図示
していないが、図４全面に形成されている）に形成され
た活性領域１４内に設けられている。
【００３４】フォトダイオード１は、Ｐ型ウェルと活性
領域１４内に注入されたＮ型拡散層によるＰＮ接合によ
って構成されている。また、増幅ＭＯＳＦＥＴ２、リセ
ットスイッチ４、選択スイッチ５は、Ｎ型拡散層による
ソース−ドレイン領域１６と、チャネル領域上にポリシ
リコン層で形成されたゲート電極とによって構成されて
いる。
領域１４内に注入されたＮ型拡散層によるＰＮ接合によ
って構成されている。また、増幅ＭＯＳＦＥＴ２、リセ
ットスイッチ４、選択スイッチ５は、Ｎ型拡散層による
ソース−ドレイン領域１６と、チャネル領域上にポリシ
リコン層で形成されたゲート電極とによって構成されて
いる。
【００３５】転送スイッチ３は、ソース電極がフォトダ
イオード１のＮ型拡散層と共通であり、ドレインがその
他のＮＭＯＳと同様なＮ型拡散層によるソース−ドレイ
ン領域１６で構成されている。
イオード１のＮ型拡散層と共通であり、ドレインがその
他のＮＭＯＳと同様なＮ型拡散層によるソース−ドレイ
ン領域１６で構成されている。
【００３６】ここで、符号２〜５はそれぞれのＮＭＯＳ
のゲート電極を指すように示している。垂直出力線７、
配線１３，１７は、ポリシリコン層より上層にある金属
配線層で形成されている。
のゲート電極を指すように示している。垂直出力線７、
配線１３，１７は、ポリシリコン層より上層にある金属
配線層で形成されている。
【００３７】また、半導体基板と金属配線層、及びポリ
シリコン層と金属配線層を接続するために、コンタクト
ホール及びスルーホール１５が形成されている。
シリコン層と金属配線層を接続するために、コンタクト
ホール及びスルーホール１５が形成されている。
【００３８】なお、説明の都合上、一部の配線を省略し
ている。各ＮＭＯＳのチャネル領域には、しきい値調整
用のＰ型拡散層（チャネルドープ、以下「ＣＤ」と称す
る。）が注入されているが、このＣＤは２回の工程、Ｃ
Ｄ１とＣＤ２に分かれており、ＣＤ１は全てのＮＭＯＳ
のチャネル領域に注入されるが、ＣＤ２は、増幅ＭＯＳ
ＦＥＴ２と選択スイッチ５のチャネル領域にのみ注入さ
れる。
ている。各ＮＭＯＳのチャネル領域には、しきい値調整
用のＰ型拡散層（チャネルドープ、以下「ＣＤ」と称す
る。）が注入されているが、このＣＤは２回の工程、Ｃ
Ｄ１とＣＤ２に分かれており、ＣＤ１は全てのＮＭＯＳ
のチャネル領域に注入されるが、ＣＤ２は、増幅ＭＯＳ
ＦＥＴ２と選択スイッチ５のチャネル領域にのみ注入さ
れる。
【００３９】破線１２で示した領域は、ＣＤ２のイオン
注入時においてレジストで射影される領域を示してい
て、リセットスイッチ４と転送スイッチ３を覆って、Ｃ
Ｄ２が注入されないようにしてある。最終的に、リセッ
トスイッチ４と転送スイッチ３との各しきい値は、増幅
ＭＯＳＦＥＴ２と選択スイッチ５との各しきい値より低
くなっている。リセットスイッチ４のしきい値を低く設
定したことで、光電変換装置のダイナミックレンジ拡大
と転送効率の向上が可能である。
注入時においてレジストで射影される領域を示してい
て、リセットスイッチ４と転送スイッチ３を覆って、Ｃ
Ｄ２が注入されないようにしてある。最終的に、リセッ
トスイッチ４と転送スイッチ３との各しきい値は、増幅
ＭＯＳＦＥＴ２と選択スイッチ５との各しきい値より低
くなっている。リセットスイッチ４のしきい値を低く設
定したことで、光電変換装置のダイナミックレンジ拡大
と転送効率の向上が可能である。
【００４０】また、増幅ＭＯＳＦＥＴ２とリセットスイ
ッチ４のドレインとは、共通のＮ型拡散層としており、
電源電圧ＳＶＤＤが配線１３によって供給されている。
この拡散層がＰ型ウェル内で他と電気的に分離している
ため、周辺回路の電源ＤＶＤＤと別系統として、電源電
圧を供給できる。
ッチ４のドレインとは、共通のＮ型拡散層としており、
電源電圧ＳＶＤＤが配線１３によって供給されている。
この拡散層がＰ型ウェル内で他と電気的に分離している
ため、周辺回路の電源ＤＶＤＤと別系統として、電源電
圧を供給できる。
【００４１】ここで、画素の電源電圧ＳＶＤＤを、各ス
イッチの制御信号を発生している周辺回路の電源電圧Ｄ
ＶＤＤより下げることは容易に実現でき、画素のリセッ
ト電位をリセットスイッチのしきい値Ｖｔｈ２によらな
いＳＶＤＤにすることができる。
イッチの制御信号を発生している周辺回路の電源電圧Ｄ
ＶＤＤより下げることは容易に実現でき、画素のリセッ
ト電位をリセットスイッチのしきい値Ｖｔｈ２によらな
いＳＶＤＤにすることができる。
【００４２】本発明の実施形態１，２と同様に、５Ｖ系
ＣＭＯＳプロセス、及びしきい値設定を採用すると、周
辺回路の電源電圧ＤＶＤＤに対し、画素の電源電圧ＳＶ
ＤＤを４．１Ｖ以下にすることにより、容易にこの状態
にすることができ、固定パターンノイズの少ない光電変
換装置を実現できる。
ＣＭＯＳプロセス、及びしきい値設定を採用すると、周
辺回路の電源電圧ＤＶＤＤに対し、画素の電源電圧ＳＶ
ＤＤを４．１Ｖ以下にすることにより、容易にこの状態
にすることができ、固定パターンノイズの少ない光電変
換装置を実現できる。
【００４３】ここで、しきい値Ｖｔｈ２を低く設定して
いることで、従来ＳＶＤＤを３．６Ｖ以下にする必要が
あったのに比較してＳＶＤＤを下げなくてすみ、ダイナ
ミックレンジが圧迫されない。また、実施形態２のよう
にリセットスイッチ４のゲートに印加する制御信号のハ
イレベルを昇圧する必要がなくなるため、レベル変換回
路が削減でき、チップ面積縮小の効果がある。
いることで、従来ＳＶＤＤを３．６Ｖ以下にする必要が
あったのに比較してＳＶＤＤを下げなくてすみ、ダイナ
ミックレンジが圧迫されない。また、実施形態２のよう
にリセットスイッチ４のゲートに印加する制御信号のハ
イレベルを昇圧する必要がなくなるため、レベル変換回
路が削減でき、チップ面積縮小の効果がある。
【００４４】さらに、リセットスイッチ４のゲートに、
標準電源電圧以上の電圧がかからないため、ゲート酸化
膜の劣化が避けられる。また、本実施形態のように、増
幅ＭＯＳＦＥＴ２とリセットスイッチ４のドレインを同
一の拡散層とすることにより、画素面積の縮小がみこま
れる。
標準電源電圧以上の電圧がかからないため、ゲート酸化
膜の劣化が避けられる。また、本実施形態のように、増
幅ＭＯＳＦＥＴ２とリセットスイッチ４のドレインを同
一の拡散層とすることにより、画素面積の縮小がみこま
れる。
【００４５】（実施形態４）図８（ａ）、図８（ｂ）
は、実施形態１〜３のいずれかにおいて説明した光電変
換装置を搭載したＸ線撮像装置の模式的構成図及び模式
的断面図である。まず、Ｘ線撮像装置の構成について説
明する。光電変換素子とトランジスタは、ａ−Ｓｉセン
サ基板６０１１内に複数個形成されている。そして、シ
フトレジスタＳＲ１と検出用集積回路ＩＣが実装された
フレキシブル回路基板６０１０が接続されている。
は、実施形態１〜３のいずれかにおいて説明した光電変
換装置を搭載したＸ線撮像装置の模式的構成図及び模式
的断面図である。まず、Ｘ線撮像装置の構成について説
明する。光電変換素子とトランジスタは、ａ−Ｓｉセン
サ基板６０１１内に複数個形成されている。そして、シ
フトレジスタＳＲ１と検出用集積回路ＩＣが実装された
フレキシブル回路基板６０１０が接続されている。
【００４６】フレキシブル回路基板６０１０の逆側は、
回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ
−Ｓｉセンサ基板６０１１の複数枚が、基台６０１２の
上に接着されている。また、大型の光電変換装置を構成
する基台６０１２の下には、処理回路６０１８内のメモ
リ６０１４をＸ線から保護するため鉛板６０１３が実装
されている。
回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ
−Ｓｉセンサ基板６０１１の複数枚が、基台６０１２の
上に接着されている。また、大型の光電変換装置を構成
する基台６０１２の下には、処理回路６０１８内のメモ
リ６０１４をＸ線から保護するため鉛板６０１３が実装
されている。
【００４７】ａ−Ｓｉセンサ基板６０１１上には、Ｘ線
を可視光に変換するための蛍光体６０３０、たとえば、
ＣｓＩが塗布または貼り付けられている。図１で説明し
た光電変換装置を用いてＸ線を検出する。本実施形態で
は図８（ｂ）に示されるように全体をカーボンファイバ
ー製のケース６０２０に収納している。
を可視光に変換するための蛍光体６０３０、たとえば、
ＣｓＩが塗布または貼り付けられている。図１で説明し
た光電変換装置を用いてＸ線を検出する。本実施形態で
は図８（ｂ）に示されるように全体をカーボンファイバ
ー製のケース６０２０に収納している。
【００４８】図９は、本実施形態の光電変換装置のＸ線
診断システムへの応用例を示したものである。
診断システムへの応用例を示したものである。
【００４９】Ｘ線チューブ６０５０で発生したＸ線６０
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、蛍光体を上部に実装した光電変換装置６０４０に
入射する。この入射したＸ線には患者６０６１の体内部
の情報が含まれている。Ｘ線の入射に対応して蛍光体は
発光し、これを光電変換して電気的情報を得る。この情
報は、ディジタルに変換されイメージプロセッサ６０７
０により画像処理され制御室のディスプレイ６０８０で
観察できる。
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、蛍光体を上部に実装した光電変換装置６０４０に
入射する。この入射したＸ線には患者６０６１の体内部
の情報が含まれている。Ｘ線の入射に対応して蛍光体は
発光し、これを光電変換して電気的情報を得る。この情
報は、ディジタルに変換されイメージプロセッサ６０７
０により画像処理され制御室のディスプレイ６０８０で
観察できる。
【００５０】また、この情報は電話回線６０９０等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ６０８１に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ６
１００によりフィルム６１１０に記録することもでき
る。
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ６０８１に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ６
１００によりフィルム６１１０に記録することもでき
る。
【００５１】なお、本実施形態では、光電変換装置を、
Ｘ線診断システムへ適用する場合について説明したが、
Ｘ線以外のα線、β線、γ線等の放射線を用いた非破壊
検査装置などの放射線撮像システムにも適用することが
できる。また、放射線撮像システム以外にも、スキャ
ナ、ビデオカメラ、デジタルスチルカメラなどの画像形
成システムにも適用することができる。
Ｘ線診断システムへ適用する場合について説明したが、
Ｘ線以外のα線、β線、γ線等の放射線を用いた非破壊
検査装置などの放射線撮像システムにも適用することが
できる。また、放射線撮像システム以外にも、スキャ
ナ、ビデオカメラ、デジタルスチルカメラなどの画像形
成システムにも適用することができる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
ダイナミックレンジの広い光電変換装置が可能である。
また、本発明によれば、固定パターンノイズの低減した
光電変換装置が実現される。また、本発明によれば、残
像の少ない良好な画像信号を得ることのできる光電変換
装置が実現される。
ダイナミックレンジの広い光電変換装置が可能である。
また、本発明によれば、固定パターンノイズの低減した
光電変換装置が実現される。また、本発明によれば、残
像の少ない良好な画像信号を得ることのできる光電変換
装置が実現される。
【図１】本発明の実施形態１の光電変換装置の画素部の
等価回路図である。
等価回路図である。
【図２】図１の画素のポテンシャル図である。
【図３】図１の各トランジスタ３〜５に制御信号を供給
する垂直走査回路の内部を示した概念図である。
する垂直走査回路の内部を示した概念図である。
【図４】本発明の実施形態３の光電変換装置の単位画素
の構造平面図である。
の構造平面図である。
【図５】従来の光電変換装置の等価回路図である。
【図６】図５に示す光電変換装置の動作を示すタイミン
グチャートである。
グチャートである。
【図７】図５の垂直走査回路６の単位構成を示した図で
ある。
ある。
【図８】本発明の実施形態４のＸ線撮像装置の模式的構
成図及び模式的断面図である。
成図及び模式的断面図である。
【図９】図８のＸ線撮像装置を備えるＸ線撮像システム
の模式的な構成図である。
の模式的な構成図である。
【符号の説明】
１ フォトダイオード
２ 増幅ＭＯＳＦＥＴ
３ 転送スイッチ
４ リセットスイッチ
５ 選択スイッチ
６ 垂直走査回路
７ 垂直出力線
８ 転送ゲート
９ 定電流源
１０ 信号蓄積部
１１ 水平走査回路
１２ ＣＤ２イオン注入時のレジストで遮蔽される領域
を示す破線 １３ 配線 １４ 活性領域 １５ コンタクト又はスルーホール １６ ソース・ドレイン領域 １７ 配線 ２１ 垂直シフトレジスタの単位ブロック ２３ レベル変換回路
を示す破線 １３ 配線 １４ 活性領域 １５ コンタクト又はスルーホール １６ ソース・ドレイン領域 １７ 配線 ２１ 垂直シフトレジスタの単位ブロック ２３ レベル変換回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 藤村 大
東京都大田区下丸子３丁目30番２号 キヤ
ノン株式会社内
(72)発明者 板野 哲也
東京都大田区下丸子３丁目30番２号 キヤ
ノン株式会社内
(72)発明者 櫻井 克仁
東京都大田区下丸子３丁目30番２号 キヤ
ノン株式会社内
Ｆターム(参考） 4M118 AA02 AA05 AB01 BA14 CA02
CA03 CA09 CA11 CB06 CB11
FA06 FA42 FB03 FB09 FB13
GA10
5C024 AX12 AX16 CX43 GX03 GY31
5F049 MA02 NA04 NB05 NB10 PA10
QA03 RA02 RA08 RA10 TA20
UA01 UA13 UA14 WA03 WA07
Claims (9)
- 【請求項１】 光信号を信号電荷に変換する光電変換素
子と、 前記光電変換素子で変換された信号電荷に基づく増幅信
号を生成するエンハンスメント型の増幅用電界効果トラ
ンジスタと、 前記光電変換素子と前記増幅用電界効果トランジスタと
の間に形成されるフローティングディフュージョン領域
の電位を所定電位にリセットするエンハンスメント型の
リセット用電界効果トランジスタとを備えた光電変換装
置において、 前記リセット用電界効果トランジスタのしきい値が前記
増幅用電界効果トランジスタのしきい値よりも低いこと
を特徴とする光電変換装置。 - 【請求項２】 さらに、前記光電変換素子と前記フロー
ティングディフュージョン領域との間に信号電荷の転送
用電界効果トランジスタが設けられていることを特徴と
する請求項１記載の光電変換装置。 - 【請求項３】 さらに、前記増幅用電界効果トランジス
タで生成された増幅信号を読み出す読出用電界効果トラ
ンジスタが備えられており、当該読出用電界効果トラン
ジスタと前記増幅用電界効果トランジスタとのしきい値
を等しくしていることを特徴とする請求項１又は２記載
の光電変換装置。 - 【請求項４】 前記各トランジスタは、エンハンスメン
ト型電界効果トランジスタであることを特徴とする請求
項１から３のいずれか１項記載の光電変換装置。 - 【請求項５】 前記各トランジスタには、等しい電源電
圧が供給されることを特徴とする請求項１から４のいず
れか１項記載の光電変換装置。 - 【請求項６】 前記リセット用トランジスタをオンする
信号のレベルを前記増幅用トランジスタをオンする信号
のレベルよりも相対的に大きくする設定手段を有するこ
とを特徴とする請求項１から５のいずれか１項記載の光
電変換装置。 - 【請求項７】 前記リセット用トランジスタをオンする
信号のレベルをＶｇ、前記電源電圧をＶＤＤ、前記リセ
ット用トランジスタのしきい値をＶｔｈ２としたとき
に、 Ｖｇ＞ＶＤＤ＋Ｖｔｈ２ を満たすようにしていることを特徴とする請求項１から
５のいずれか１項記載の光電変換装置。 - 【請求項８】 さらに、 ＶＤＤ≦Ｖｇ を満たすことを特徴とする請求項７記載の光電変換装
置。 - 【請求項９】 請求項１から８のいずれか１項記載の光
電変換装置を備えることを特徴とする画像形成システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394302A JP4115128B2 (ja) | 2001-12-26 | 2001-12-26 | 光電変換装置及び画像形成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394302A JP4115128B2 (ja) | 2001-12-26 | 2001-12-26 | 光電変換装置及び画像形成システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197890A true JP2003197890A (ja) | 2003-07-11 |
| JP4115128B2 JP4115128B2 (ja) | 2008-07-09 |
Family
ID=27601073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394302A Expired - Fee Related JP4115128B2 (ja) | 2001-12-26 | 2001-12-26 | 光電変換装置及び画像形成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115128B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311464A (ja) * | 2004-04-16 | 2005-11-04 | Canon Inc | 光電変換装置及び撮像装置 |
| JP2005322901A (ja) * | 2004-05-10 | 2005-11-17 | Agilent Technol Inc | Ｃｍｏｓイメージ・センサ |
| JP2007110630A (ja) * | 2005-10-17 | 2007-04-26 | Sony Corp | 固体撮像素子とその駆動方法、及びカメラモジュール |
| JP2008538159A (ja) * | 2005-03-25 | 2008-10-09 | サイプレス セミコンダクター コーポレイション | Ｘ線撮像装置内で直接変換されるｘ線の作用を最小化する方法 |
| JP2010050710A (ja) * | 2008-08-21 | 2010-03-04 | Nikon Corp | 固体撮像素子 |
| JP2011119711A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011119710A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその動作方法 |
| KR101425218B1 (ko) * | 2005-10-21 | 2014-07-31 | 소니 주식회사 | 고체 촬상 장치 및 카메라 |
| US9425226B2 (en) | 2014-03-13 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| JP2017085065A (ja) * | 2015-10-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9905598B2 (en) | 2014-04-23 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
-
2001
- 2001-12-26 JP JP2001394302A patent/JP4115128B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495701B2 (en) | 2004-04-16 | 2009-02-24 | Canon Kabushiki Kaisha | Imaging system capable of setting sensitivity |
| JP2005311464A (ja) * | 2004-04-16 | 2005-11-04 | Canon Inc | 光電変換装置及び撮像装置 |
| JP4587161B2 (ja) * | 2004-04-16 | 2010-11-24 | キヤノン株式会社 | 撮像装置 |
| JP2005322901A (ja) * | 2004-05-10 | 2005-11-17 | Agilent Technol Inc | Ｃｍｏｓイメージ・センサ |
| JP2008538159A (ja) * | 2005-03-25 | 2008-10-09 | サイプレス セミコンダクター コーポレイション | Ｘ線撮像装置内で直接変換されるｘ線の作用を最小化する方法 |
| JP2007110630A (ja) * | 2005-10-17 | 2007-04-26 | Sony Corp | 固体撮像素子とその駆動方法、及びカメラモジュール |
| KR101425218B1 (ko) * | 2005-10-21 | 2014-07-31 | 소니 주식회사 | 고체 촬상 장치 및 카메라 |
| JP2010050710A (ja) * | 2008-08-21 | 2010-03-04 | Nikon Corp | 固体撮像素子 |
| US9773814B2 (en) | 2009-11-06 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101824123B1 (ko) * | 2009-11-06 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2011119711A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8916869B2 (en) | 2009-11-06 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor layer |
| US9117713B2 (en) | 2009-11-06 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a gate of an amplifier transistor under an insulating layer and a transfer transistor channel over the insulating layer the amplifier transistor and transfer transistor overlapping |
| US9331112B2 (en) | 2009-11-06 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor layer |
| JP2013093594A (ja) * | 2009-11-06 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2022032053A (ja) * | 2009-11-06 | 2022-02-24 | 株式会社半導体エネルギー研究所 | イメージセンサ |
| JP6993535B1 (ja) | 2009-11-06 | 2022-02-03 | 株式会社半導体エネルギー研究所 | イメージセンサ |
| JP2011119710A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその動作方法 |
| US9905596B2 (en) | 2009-11-06 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a channel region of a transistor with a crystalline oxide semiconductor and a specific off-state current for the transistor |
| US9425226B2 (en) | 2014-03-13 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US9711549B2 (en) | 2014-03-13 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US9905598B2 (en) | 2014-04-23 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| JP2017085065A (ja) * | 2015-10-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4115128B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3799421A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP4307230B2 (ja) | 放射線撮像装置及び放射線撮像方法 | |
| JP7072362B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US9634054B2 (en) | Solid-state image pickup device and method of driving the same | |
| JP3728260B2 (ja) | 光電変換装置及び撮像装置 | |
| TW201911855A (zh) | 具有堆疊基板的光感測器的偵測電路 | |
| US8424764B2 (en) | Photoelectric conversion device, method for driving photoelectric conversion device, radiation imaging device, and method for driving radiation imaging device | |
| JP3984814B2 (ja) | 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム | |
| US20180308881A1 (en) | Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities | |
| US9202830B2 (en) | Imaging element and camera system employing a high-concentration layer between a photodiode and an insulation layer, with the insulation layer being between the high-concentration layer and a well of an amplifying transistor | |
| US8089543B2 (en) | Solid-state image pickup element and solid-state image pickup device | |
| US20200235152A1 (en) | Image sensor | |
| KR20010034765A (ko) | 전역 리셋을 갖는 이미징 어레이용 저-노이즈 액티브 픽셀센서 | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| US20060097296A1 (en) | CMOS image sensor and method of operating the same | |
| KR100769407B1 (ko) | Ｃｍｏｓ 영상기용 전하 펌프 | |
| KR20100090189A (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기 | |
| US20120235022A1 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
| JP4115128B2 (ja) | 光電変換装置及び画像形成システム | |
| JP2007027601A (ja) | 撮像装置 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| US20050269608A1 (en) | Active pixel sensor with improved signal to noise ratio | |
| WO2006090492A1 (ja) | 固体撮像装置およびその駆動方法 | |
| CN114500888B (zh) | 固体摄像装置、固体摄像装置的驱动方法、及电子设备 | |
| KR20020057282A (ko) | 전하 역류를 억제할 수 있는 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |