JP2003197745A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2003197745A JP2003197745A JP2002334734A JP2002334734A JP2003197745A JP 2003197745 A JP2003197745 A JP 2003197745A JP 2002334734 A JP2002334734 A JP 2002334734A JP 2002334734 A JP2002334734 A JP 2002334734A JP 2003197745 A JP2003197745 A JP 2003197745A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- interlayer insulating
- forming
- insulating film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 118
- 239000010410 layer Substances 0.000 claims abstract description 106
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 20
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000006698 induction Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 下部単位素子と上部金属配線を連結するコン
タクト工程の際に下部単位素子のプラズマ誘導損傷を減
少させうる半導体素子の製造方法を提供する。 【解決手段】 半導体基板上に形成されたワードライン
２２上にワードライン／基板エッチング停止層２２０を
形成する段階と、第１層間絶縁膜２３上に形成されたビ
ットライン２４上にビットラインエッチング停止層２４
０を形成する段階と、第２層間絶縁膜２５上に形成され
たキャパシタ２６上にキャパシタエッチング停止層２６
０を形成する段階と、第３層間絶縁膜２７を形成する段
階と、フォトレジストパターン２８をエツチングマスク
として各層間絶縁膜をエッチングし、各エツチング停止
層のそれぞれが底面を成すコンタクトホールＣ１，Ｃ
２，Ｃ３，Ｃ４を形成する段階と、前記コンタクトホー
ルの底面に露出された各エツチング停止層のそれぞれを
除去してコンタクトホールを完成する段階とを含んでな
る。
タクト工程の際に下部単位素子のプラズマ誘導損傷を減
少させうる半導体素子の製造方法を提供する。 【解決手段】 半導体基板上に形成されたワードライン
２２上にワードライン／基板エッチング停止層２２０を
形成する段階と、第１層間絶縁膜２３上に形成されたビ
ットライン２４上にビットラインエッチング停止層２４
０を形成する段階と、第２層間絶縁膜２５上に形成され
たキャパシタ２６上にキャパシタエッチング停止層２６
０を形成する段階と、第３層間絶縁膜２７を形成する段
階と、フォトレジストパターン２８をエツチングマスク
として各層間絶縁膜をエッチングし、各エツチング停止
層のそれぞれが底面を成すコンタクトホールＣ１，Ｃ
２，Ｃ３，Ｃ４を形成する段階と、前記コンタクトホー
ルの底面に露出された各エツチング停止層のそれぞれを
除去してコンタクトホールを完成する段階とを含んでな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係り、特に、下部単位素子と上部金属配線を連結
する金属コンタクト工程の際に下部単位素子のプラズマ
誘導損傷を防止することが可能な半導体素子の製造方法
に関する。
方法に係り、特に、下部単位素子と上部金属配線を連結
する金属コンタクト工程の際に下部単位素子のプラズマ
誘導損傷を防止することが可能な半導体素子の製造方法
に関する。
【０００２】
【従来の技術】一般に、半導体素子の製造工程におい
て、下部単位素子と上部金属配線を連結するために金属
コンタクト工程を行っている。金属コンタクト工程にお
いてコンタクトホール形成のためのプラズマドライエッ
チング技術は、エッチング対象層に対する主エッチング
工程と、下部導電層の露出開始時点から適用されるオー
バーエッチング工程からなる。
て、下部単位素子と上部金属配線を連結するために金属
コンタクト工程を行っている。金属コンタクト工程にお
いてコンタクトホール形成のためのプラズマドライエッ
チング技術は、エッチング対象層に対する主エッチング
工程と、下部導電層の露出開始時点から適用されるオー
バーエッチング工程からなる。
【０００３】図１は従来の半導体素子の製造方法を説明
するための素子の断面図である。図１を参照すると、半
導体基板１１上にワードライン１２を形成した後、ワー
ドライン１２上に表面が平坦化された第１層間絶縁膜１
３を形成する。第１層間絶縁膜１３の一部分をエッチン
グし、エッチングされた部分を介して半導体基板１１と
連結されるビットライン１４を第１層間絶縁膜１３上に
形成する。ビットライン１４上に、表面が平坦化された
第２層間絶縁膜１５を形成する。その後、第１及び第２
層間絶縁膜１３及び１５の一部分をエッチングし、エッ
チングされた部分を介して半導体基板１１と連結される
キャパシタ１６を第２層間絶縁膜１５上に形成する。キ
ャパシタ１６上に、表面が平坦化された第３層間絶縁膜
１７を形成する。
するための素子の断面図である。図１を参照すると、半
導体基板１１上にワードライン１２を形成した後、ワー
ドライン１２上に表面が平坦化された第１層間絶縁膜１
３を形成する。第１層間絶縁膜１３の一部分をエッチン
グし、エッチングされた部分を介して半導体基板１１と
連結されるビットライン１４を第１層間絶縁膜１３上に
形成する。ビットライン１４上に、表面が平坦化された
第２層間絶縁膜１５を形成する。その後、第１及び第２
層間絶縁膜１３及び１５の一部分をエッチングし、エッ
チングされた部分を介して半導体基板１１と連結される
キャパシタ１６を第２層間絶縁膜１５上に形成する。キ
ャパシタ１６上に、表面が平坦化された第３層間絶縁膜
１７を形成する。
【０００４】上述した工程によって下部単位素子の製造
が完了した後、この下部単位素子と金属配線を連結する
金属コンタクト工程を行う。
が完了した後、この下部単位素子と金属配線を連結する
金属コンタクト工程を行う。
【０００５】金属コンタクト工程は、ワードライン１
２、アクティブ領域の半導体基板１１、ビットライン１
４及びキャパシタ１６のそれぞれの一部分が開放された
フォトレジストパターン１８を第３層間絶縁膜１７上に
形成し、フォトレジストパターン１８をエッチングマス
クとしたプラズマドライエッチング工程で第３、第２及
び第１層間絶縁膜１７、１５及び１３を順次エッチング
してコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成
する。
２、アクティブ領域の半導体基板１１、ビットライン１
４及びキャパシタ１６のそれぞれの一部分が開放された
フォトレジストパターン１８を第３層間絶縁膜１７上に
形成し、フォトレジストパターン１８をエッチングマス
クとしたプラズマドライエッチング工程で第３、第２及
び第１層間絶縁膜１７、１５及び１３を順次エッチング
してコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成
する。
【０００６】プラズマドライエッチング工程は、エッチ
ング対象層１７、１５及び１３に対する主エッチング工
程と下部導電層１１、１２、１４及び１６の露出開始時
点から適用されるオーバーエッチング工程からなる。こ
のような工程によってワードライン１２の一部が露出さ
れるワードラインコンタクトホールＣ１、アクティブ領
域の半導体基板１１の一部が露出される基板コンタクト
ホールＣ２、ビットライン１４の一部が露出されるビッ
トラインコンタクトホールＣ３、及びキャパシタ１６の
一部が露出されるキャパシタコンタクトホールＣ４を同
時に形成する。ワードラインコンタクトホールＣ１、基
板コンタクトホールＣ２、ビットラインコンタクトホー
ルＣ３及びキャパシタコンタクトホールＣ４は、下部導
電層１１、１２、１４及び１６の形成位置が異なるため
に、それぞれ異なる深さを有する。
ング対象層１７、１５及び１３に対する主エッチング工
程と下部導電層１１、１２、１４及び１６の露出開始時
点から適用されるオーバーエッチング工程からなる。こ
のような工程によってワードライン１２の一部が露出さ
れるワードラインコンタクトホールＣ１、アクティブ領
域の半導体基板１１の一部が露出される基板コンタクト
ホールＣ２、ビットライン１４の一部が露出されるビッ
トラインコンタクトホールＣ３、及びキャパシタ１６の
一部が露出されるキャパシタコンタクトホールＣ４を同
時に形成する。ワードラインコンタクトホールＣ１、基
板コンタクトホールＣ２、ビットラインコンタクトホー
ルＣ３及びキャパシタコンタクトホールＣ４は、下部導
電層１１、１２、１４及び１６の形成位置が異なるため
に、それぞれ異なる深さを有する。
【０００７】ここで、オーバーエッチング工程はエッチ
ング完了時点で工程の不均一性とパターン密度(pattern
density)の差異によるローディング効果(loading effe
ct)、下部段差、エッチング対象層組成の不均一性など
によって部分的に残存するエッチング対象層１３、１５
及び１７の除去を目的とする。オーバーエッチング工程
時間はエッチング対象層１３、１5及び１７の工程時間
を基準として通常３０％以上、且つ１００％以下の範囲
での追加エッチング工程形式で行われる。エッチング対
象層１３、１５及び１７の膜厚が増加すると、エッチン
グ工程後に残存する残留物の厚さも増加するので、オー
バーエッチング工程時間は増加する。このようなオーバ
ーエッチング工程は、確実な残留物除去を目的として、
ある程度の下部導電層１１、１２、１４及び１６の損失
を甘受して過度に行う。ところが、主エッチング工程に
おいて既にエッチング対象層１３、１５及び１７のエッ
チングが完了して下部導電層１１、１２、１４及び１６
が露出された部分は、オーバーエッチング工程の開始瞬
間から追加エッチングが行われるので、下部導電層１
１、１２、１４及び１６の損失及び下部導電層１１、１
２、１４及び１６の表面における電荷蓄積現象による素
子特性の劣化が発生する。このような下部導電層１１、
１２、１４及び１６の損失を最小化するために、オーバ
ーエッチング工程は下部導電層１１、１２、１４及び１
６に対してエッチング選択比が高い工程条件で実施し、
電荷蓄積による素子特性の劣化を最小化するために、オ
ーバーエッチング工程時間を最小化する方向にセットア
ップされるが、エッチング工程の特性上得られる選択比
と減少可能なオーバーエッチング工程時間は制限され
る。
ング完了時点で工程の不均一性とパターン密度(pattern
density)の差異によるローディング効果(loading effe
ct)、下部段差、エッチング対象層組成の不均一性など
によって部分的に残存するエッチング対象層１３、１５
及び１７の除去を目的とする。オーバーエッチング工程
時間はエッチング対象層１３、１5及び１７の工程時間
を基準として通常３０％以上、且つ１００％以下の範囲
での追加エッチング工程形式で行われる。エッチング対
象層１３、１５及び１７の膜厚が増加すると、エッチン
グ工程後に残存する残留物の厚さも増加するので、オー
バーエッチング工程時間は増加する。このようなオーバ
ーエッチング工程は、確実な残留物除去を目的として、
ある程度の下部導電層１１、１２、１４及び１６の損失
を甘受して過度に行う。ところが、主エッチング工程に
おいて既にエッチング対象層１３、１５及び１７のエッ
チングが完了して下部導電層１１、１２、１４及び１６
が露出された部分は、オーバーエッチング工程の開始瞬
間から追加エッチングが行われるので、下部導電層１
１、１２、１４及び１６の損失及び下部導電層１１、１
２、１４及び１６の表面における電荷蓄積現象による素
子特性の劣化が発生する。このような下部導電層１１、
１２、１４及び１６の損失を最小化するために、オーバ
ーエッチング工程は下部導電層１１、１２、１４及び１
６に対してエッチング選択比が高い工程条件で実施し、
電荷蓄積による素子特性の劣化を最小化するために、オ
ーバーエッチング工程時間を最小化する方向にセットア
ップされるが、エッチング工程の特性上得られる選択比
と減少可能なオーバーエッチング工程時間は制限され
る。
【０００８】下部導電層１１、１２、１４及び１６のう
ち、コンタクトホールの深さが深い基板コンタクトホー
ルＣ２またはワードラインコンタクトホールＣ１は、主
エッチング工程時にアクティブ領域の半導体基板１１及
びワードライン１２の表面が露出されないようにする場
合があり、このような場合にはエッチング対象層１３、
１５及び１７の絶縁体の表面にのみプラズマによる電荷
蓄積現象が発生するので、半導体基板１１またはワード
ライン１２に対する電荷蓄積現象が発生しない。ところ
が、下部導電層１１、１２、１４及び１６が露出開始さ
れるオーバーエッチング工程中には、露出されたコンタ
クト断面を介して不均一な電荷蓄積現象で電界が形成さ
れ、電位差によって下部基板を共通電極とするＦＮトン
ネリング(Fowler-Nordheim Tunneling)現象でプラズマ
誘導電荷電流が発生して下部単位素子に損傷を与える。
このようなプラズマ誘導損傷は電荷蓄積量と比例するの
で、オーバーエッチング工程の時間と比例して増加す
る。
ち、コンタクトホールの深さが深い基板コンタクトホー
ルＣ２またはワードラインコンタクトホールＣ１は、主
エッチング工程時にアクティブ領域の半導体基板１１及
びワードライン１２の表面が露出されないようにする場
合があり、このような場合にはエッチング対象層１３、
１５及び１７の絶縁体の表面にのみプラズマによる電荷
蓄積現象が発生するので、半導体基板１１またはワード
ライン１２に対する電荷蓄積現象が発生しない。ところ
が、下部導電層１１、１２、１４及び１６が露出開始さ
れるオーバーエッチング工程中には、露出されたコンタ
クト断面を介して不均一な電荷蓄積現象で電界が形成さ
れ、電位差によって下部基板を共通電極とするＦＮトン
ネリング(Fowler-Nordheim Tunneling)現象でプラズマ
誘導電荷電流が発生して下部単位素子に損傷を与える。
このようなプラズマ誘導損傷は電荷蓄積量と比例するの
で、オーバーエッチング工程の時間と比例して増加す
る。
【０００９】従って、セル地域のワードライン、ビット
ライン及びキャパシタ構造が全て形成された後、周辺回
路地域にセル駆動のための金属配線形成のためにワード
ライン、ビットライン及びキャパシタの上、下部電極上
に同時に形成される金属コンタクト工程の場合は、様々
な深さのコンタクトホールを同時にエッチングするの
で、キャパシタの上部電極コンタクトのように浅いコン
タクトホールの場合にはオーバーエッチング工程に長時
間露出されて前記プラズマ誘導損傷が増加する。
ライン及びキャパシタ構造が全て形成された後、周辺回
路地域にセル駆動のための金属配線形成のためにワード
ライン、ビットライン及びキャパシタの上、下部電極上
に同時に形成される金属コンタクト工程の場合は、様々
な深さのコンタクトホールを同時にエッチングするの
で、キャパシタの上部電極コンタクトのように浅いコン
タクトホールの場合にはオーバーエッチング工程に長時
間露出されて前記プラズマ誘導損傷が増加する。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、下部単位素子と上部金属配線を連結する金属コンタ
クト工程の際に下部単位素子のプラズマ誘導損傷を減少
させ、素子の電気的特性及び信頼性を向上させることが
可能な半導体素子の製造方法を提供することにある。
は、下部単位素子と上部金属配線を連結する金属コンタ
クト工程の際に下部単位素子のプラズマ誘導損傷を減少
させ、素子の電気的特性及び信頼性を向上させることが
可能な半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明の実施例に係る半導体素子の製造方法は、半導
体基板上にワードラインを形成し、前記ワードラインを
含んだ半導体基板上にワードライン／基板エッチング停
止層を形成する段階と、前記ワードライン／基板エッチ
ング停止層を含んだ全体構造上に第１層間絶縁膜を形成
する段階と、前記第１層間絶縁膜上にビットラインを形
成し、前記ビットライン上にビットラインエッチング停
止層を形成する段階と、前記ビットラインエッチング停
止層を含んだ全体構造上に第２層間絶縁膜を形成する段
階と、前記第２層間絶縁膜上にキャパシタを形成し、前
記キャパシタ上にキャパシタエッチング停止層を形成す
る段階と、前記キャパシタエッチング停止層を含んだ全
体構造上に第３層間絶縁膜を形成する段階と、前記第３
層間絶縁膜上にコンタクトホール形成用フォトレジスト
パターンを形成する段階と、前記フォトレジストパター
ンをエッチングマスクとした第１プラズマドライエッチ
ング工程によって前記各層間絶縁膜をエッチングし、前
記各エッチング停止層のそれぞれが底面を成すコンタク
トホールを形成する段階と、前記コンタクトホールの底
面に露出された前記各エッチング停止層のそれぞれを第
２プラズマドライエッチング工程によって除去してコン
タクトホールを完成する段階とを含んでなることを特徴
とする。
の本発明の実施例に係る半導体素子の製造方法は、半導
体基板上にワードラインを形成し、前記ワードラインを
含んだ半導体基板上にワードライン／基板エッチング停
止層を形成する段階と、前記ワードライン／基板エッチ
ング停止層を含んだ全体構造上に第１層間絶縁膜を形成
する段階と、前記第１層間絶縁膜上にビットラインを形
成し、前記ビットライン上にビットラインエッチング停
止層を形成する段階と、前記ビットラインエッチング停
止層を含んだ全体構造上に第２層間絶縁膜を形成する段
階と、前記第２層間絶縁膜上にキャパシタを形成し、前
記キャパシタ上にキャパシタエッチング停止層を形成す
る段階と、前記キャパシタエッチング停止層を含んだ全
体構造上に第３層間絶縁膜を形成する段階と、前記第３
層間絶縁膜上にコンタクトホール形成用フォトレジスト
パターンを形成する段階と、前記フォトレジストパター
ンをエッチングマスクとした第１プラズマドライエッチ
ング工程によって前記各層間絶縁膜をエッチングし、前
記各エッチング停止層のそれぞれが底面を成すコンタク
トホールを形成する段階と、前記コンタクトホールの底
面に露出された前記各エッチング停止層のそれぞれを第
２プラズマドライエッチング工程によって除去してコン
タクトホールを完成する段階とを含んでなることを特徴
とする。
【００１２】
【発明の実施の形態】以下、本発明を添付図に基づいて
詳細に説明する。
詳細に説明する。
【００１３】図２及び図３は本発明の実施例に係る半導
体素子の製造方法を説明するための素子の断面図であ
る。
体素子の製造方法を説明するための素子の断面図であ
る。
【００１４】図２を参照すると、半導体基板２１上にワ
ードライン２２を形成し、少なくともワードライン２２
を含んだ半導体基板２１上にワードライン／基板エッチ
ング停止層２２０を形成し、ワードライン／基板エッチ
ング停止層２２０を含んだ全体構造上に、表面が平坦化
された第１層間絶縁膜２３を形成する。第１層間絶縁膜
２３の一部分をエッチングし、エッチングされた部分を
介して半導体基板２１と連結されるビットライン２４を
第１層間絶縁膜２３上に形成し、ビットライン２４上に
ビットラインエッチング停止層２４０を形成する。ビッ
トラインエッチング停止層２４０を含んだ全体構造上
に、表面が平坦化された第２層間絶縁膜２５を形成す
る。第１及び第２層間絶縁膜２３及び２５の一部分をエ
ッチングし、エッチングされた部分を介して半導体基板
２１と連結されるキャパシタ２６を第２層間絶縁膜２５
上に形成し、キャパシタ２６上にキャパシタエッチング
停止層２６０を形成する。キャパシタエッチング停止層
２６０を含んだ全体構造上に、表面が平坦化された第３
層間絶縁膜２７を形成する。
ードライン２２を形成し、少なくともワードライン２２
を含んだ半導体基板２１上にワードライン／基板エッチ
ング停止層２２０を形成し、ワードライン／基板エッチ
ング停止層２２０を含んだ全体構造上に、表面が平坦化
された第１層間絶縁膜２３を形成する。第１層間絶縁膜
２３の一部分をエッチングし、エッチングされた部分を
介して半導体基板２１と連結されるビットライン２４を
第１層間絶縁膜２３上に形成し、ビットライン２４上に
ビットラインエッチング停止層２４０を形成する。ビッ
トラインエッチング停止層２４０を含んだ全体構造上
に、表面が平坦化された第２層間絶縁膜２５を形成す
る。第１及び第２層間絶縁膜２３及び２５の一部分をエ
ッチングし、エッチングされた部分を介して半導体基板
２１と連結されるキャパシタ２６を第２層間絶縁膜２５
上に形成し、キャパシタ２６上にキャパシタエッチング
停止層２６０を形成する。キャパシタエッチング停止層
２６０を含んだ全体構造上に、表面が平坦化された第３
層間絶縁膜２７を形成する。
【００１５】前記において、ワードライン／基板エッチ
ング停止層２２０、ビットラインエッチング停止層２４
０及びキャパシタエッチング停止層２６０のそれぞれ
は、第１〜第３層間絶縁膜２３、２５及び２７の形成物
質として主に使用される酸化物系統とエッチング選択比
の大きい物質、例えば窒化物系統の物質を１０Å以上、
且つ１０,０００Å以下の厚さに蒸着して形成する。
ング停止層２２０、ビットラインエッチング停止層２４
０及びキャパシタエッチング停止層２６０のそれぞれ
は、第１〜第３層間絶縁膜２３、２５及び２７の形成物
質として主に使用される酸化物系統とエッチング選択比
の大きい物質、例えば窒化物系統の物質を１０Å以上、
且つ１０,０００Å以下の厚さに蒸着して形成する。
【００１６】このような工程で下部単位素子の製造が完
了した後、この下部単位素子と金属配線を連結する金属
コンタクト工程を実施する。
了した後、この下部単位素子と金属配線を連結する金属
コンタクト工程を実施する。
【００１７】金属コンタクト工程は、ワードライン２
２、アクティブ領域の半導体基板２１、ビットライン２
４及びキャパシタ２６それぞれの一部分が開放されたフ
ォトレジストパターン２８を第３層間絶縁膜２７上に形
成し、フォトレジストパターン２８をエッチングマスク
とした第１プラズマドライエッチング工程により、第
３、第２及び第１層間絶縁膜２７、２５及び２３を順次
エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及び
Ｃ４を形成する。
２、アクティブ領域の半導体基板２１、ビットライン２
４及びキャパシタ２６それぞれの一部分が開放されたフ
ォトレジストパターン２８を第３層間絶縁膜２７上に形
成し、フォトレジストパターン２８をエッチングマスク
とした第１プラズマドライエッチング工程により、第
３、第２及び第１層間絶縁膜２７、２５及び２３を順次
エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及び
Ｃ４を形成する。
【００１８】第１プラズマドライエッチング工程は、エ
ッチング対象層２７、２５及び２３に対する主エッチン
グ工程と下部導電層２１、２２、２４及び２６上のエッ
チング停止層２２０、２４０及び２６０の露出開始時点
から適用されるオーバーエッチング工程からなる。この
ような工程によってワードライン２２上のワードライン
／基板エッチング停止層２２０の一部が露出されるワー
ドラインコンタクトホールＣ１、アクティブ領域の半導
体基板２１上のワードライン／基板エッチング停止層２
２０の一部が露出される基板コンタクトホールＣ２、ビ
ットライン２４上のビットラインエッチング停止層２４
０の一部が露出されるビットラインコンタクトホールＣ
３及びキャパシタ２６上のキャパシタエッチング停止層
２６０の一部が露出されるキャパシタコンタクトホール
Ｃ４を同時に形成する。ワードラインコンタクトホール
Ｃ１、基板コンタクトホールＣ２、ビットラインコンタ
クトホールＣ３及びキャパシタコンタクトホールＣ４
は、下部導電層２１、２２、２４及び２６の形成位置が
異なるためにそれぞれ異なる深さを有する。
ッチング対象層２７、２５及び２３に対する主エッチン
グ工程と下部導電層２１、２２、２４及び２６上のエッ
チング停止層２２０、２４０及び２６０の露出開始時点
から適用されるオーバーエッチング工程からなる。この
ような工程によってワードライン２２上のワードライン
／基板エッチング停止層２２０の一部が露出されるワー
ドラインコンタクトホールＣ１、アクティブ領域の半導
体基板２１上のワードライン／基板エッチング停止層２
２０の一部が露出される基板コンタクトホールＣ２、ビ
ットライン２４上のビットラインエッチング停止層２４
０の一部が露出されるビットラインコンタクトホールＣ
３及びキャパシタ２６上のキャパシタエッチング停止層
２６０の一部が露出されるキャパシタコンタクトホール
Ｃ４を同時に形成する。ワードラインコンタクトホール
Ｃ１、基板コンタクトホールＣ２、ビットラインコンタ
クトホールＣ３及びキャパシタコンタクトホールＣ４
は、下部導電層２１、２２、２４及び２６の形成位置が
異なるためにそれぞれ異なる深さを有する。
【００１９】ここで、オーバーエッチング工程は、エッ
チング完了時点で工程の不均一性とパターン密度(patte
rn density)の差異によるローディング効果(loading ef
fect)、下部段差、エッチング対象層組成の不均一性な
どによって部分的に残存するエッチング対象層２３、２
５及び２７の除去を目的とする。第１プラズマドライエ
ッチング工程のオーバーエッチング工程はＣ５Ｆ８ガス
を主エッチングガスとして窒化物系統の物質で形成され
るエッチング停止層２２０、２４０及び２６０に対して
２０：１以上の選択比で下部導電層２１、２２、２４及
び２６の露出なしでエッチング対象層２３、２５及び２
７を選択的にエッチングする。また、第１プラズマドラ
イエッチング工程のオーバーエッチング工程は、エッチ
ング対象層２３、２５及び２７の主エッチング工程時間
を基準として１％以上、且つ３００％以下の範囲で下部
導電層２１、２２、２４及び２６の露出なしでエッチン
グ対象層２３、２５及び２７を選択的にエッチングす
る。
チング完了時点で工程の不均一性とパターン密度(patte
rn density)の差異によるローディング効果(loading ef
fect)、下部段差、エッチング対象層組成の不均一性な
どによって部分的に残存するエッチング対象層２３、２
５及び２７の除去を目的とする。第１プラズマドライエ
ッチング工程のオーバーエッチング工程はＣ５Ｆ８ガス
を主エッチングガスとして窒化物系統の物質で形成され
るエッチング停止層２２０、２４０及び２６０に対して
２０：１以上の選択比で下部導電層２１、２２、２４及
び２６の露出なしでエッチング対象層２３、２５及び２
７を選択的にエッチングする。また、第１プラズマドラ
イエッチング工程のオーバーエッチング工程は、エッチ
ング対象層２３、２５及び２７の主エッチング工程時間
を基準として１％以上、且つ３００％以下の範囲で下部
導電層２１、２２、２４及び２６の露出なしでエッチン
グ対象層２３、２５及び２７を選択的にエッチングす
る。
【００２０】図３を参照すると、フォトレジストパター
ン２８をエッチングマスクとした第１プラズマドライエ
ッチング工程で、図２に示すように、第３、第２及び第
１層間絶縁膜２７、２５及び２３を順次エッチングし、
各エッチング停止層２２０、２４０及び２６０が底面を
成す各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形
成した後、フォトレジストパターン２８をエッチングマ
スクとして再び使用して第２プラズマドライエッチング
工程を行って各エッチング停止層２２０、２４０及び２
６０の露出部分を除去することにより、ワードライン２
２の一部が露出されるワードラインコンタクトホールＣ
１、アクティブ領域の半導体基板２１の一部が露出され
る基板コンタクトホールＣ２、ビットライン２４の一部
が露出されるビットラインコンタクトホールＣ３及びキ
ャパシタ２６の一部が露出されるキャパシタコンタクト
ホールＣ４を同時に完成する。
ン２８をエッチングマスクとした第１プラズマドライエ
ッチング工程で、図２に示すように、第３、第２及び第
１層間絶縁膜２７、２５及び２３を順次エッチングし、
各エッチング停止層２２０、２４０及び２６０が底面を
成す各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形
成した後、フォトレジストパターン２８をエッチングマ
スクとして再び使用して第２プラズマドライエッチング
工程を行って各エッチング停止層２２０、２４０及び２
６０の露出部分を除去することにより、ワードライン２
２の一部が露出されるワードラインコンタクトホールＣ
１、アクティブ領域の半導体基板２１の一部が露出され
る基板コンタクトホールＣ２、ビットライン２４の一部
が露出されるビットラインコンタクトホールＣ３及びキ
ャパシタ２６の一部が露出されるキャパシタコンタクト
ホールＣ４を同時に完成する。
【００２１】ここで、第２プラズマドライエッチング工
程は、各エッチング停止層２２０、２４０及び２６０に
対する主エッチング工程と、下部導電層２１、２２、２
４及び２６の露出開始時点から適用されるオーバーエッ
チング工程からなる。
程は、各エッチング停止層２２０、２４０及び２６０に
対する主エッチング工程と、下部導電層２１、２２、２
４及び２６の露出開始時点から適用されるオーバーエッ
チング工程からなる。
【００２２】第２プラズマドライエッチング工程のオー
バーエッチング工程は、ＣＨ２Ｆ２／Ｃ２ＨＦ５ガスを
主エッチングガスとし、各エッチング停止層２２０、２
４０及び２６０の主エッチング工程時間を基準として１
％以上、且つ３００％以下の範囲で下部導電層２１、２
２、２４及び２６が露出されるように実施する。
バーエッチング工程は、ＣＨ２Ｆ２／Ｃ２ＨＦ５ガスを
主エッチングガスとし、各エッチング停止層２２０、２
４０及び２６０の主エッチング工程時間を基準として１
％以上、且つ３００％以下の範囲で下部導電層２１、２
２、２４及び２６が露出されるように実施する。
【００２３】一方、上述した本発明の実施例では、第３
層間絶縁膜２７上にフォトレジストパターン２８を形成
したことについて説明したが、各コンタクトホールＣ
１、Ｃ２、Ｃ３及びＣ４をより効率的に形成するため
に、第３層間絶縁膜２７上にハードマスク層（図示せ
ず）を追加工程で形成し、ハードマスク層上にフォトレ
ジストパターン２８を形成した後、第１及び第２プラズ
マエッチング工程を行って各コンタクトホールＣ１、Ｃ
２、Ｃ３及びＣ４を形成する。
層間絶縁膜２７上にフォトレジストパターン２８を形成
したことについて説明したが、各コンタクトホールＣ
１、Ｃ２、Ｃ３及びＣ４をより効率的に形成するため
に、第３層間絶縁膜２７上にハードマスク層（図示せ
ず）を追加工程で形成し、ハードマスク層上にフォトレ
ジストパターン２８を形成した後、第１及び第２プラズ
マエッチング工程を行って各コンタクトホールＣ１、Ｃ
２、Ｃ３及びＣ４を形成する。
【００２４】さらに形成されるハードマスク層は、本発
明の実施例に適用する各エッチング停止層２２０、２４
０及び２６０と同一の物質及び同一の厚さで形成するこ
とが好ましい。即ち、ハードマスク層は窒化物系統の物
質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着
する。さらに形成されるハードマスク層は、各コンタク
トホールＣ１、Ｃ２、Ｃ３及びＣ４を形成するための第
２プラズマエッチング工程のオーバーエッチング工程時
に除去される。
明の実施例に適用する各エッチング停止層２２０、２４
０及び２６０と同一の物質及び同一の厚さで形成するこ
とが好ましい。即ち、ハードマスク層は窒化物系統の物
質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着
する。さらに形成されるハードマスク層は、各コンタク
トホールＣ１、Ｃ２、Ｃ３及びＣ４を形成するための第
２プラズマエッチング工程のオーバーエッチング工程時
に除去される。
【００２５】上述した本発明では、窒化物系統のエッチ
ング停止層をエッチング対象層と下部導電層との間に形
成することにより、既存の金属コンタクト工程のオーバ
ーエッチング工程中に下部導電層がプラズマに露出され
て発生した電荷蓄積による下部素子の損傷を、相対的に
工程時間が短縮されたエッチング停止層のオーバーエッ
チング工程によって減少させる。
ング停止層をエッチング対象層と下部導電層との間に形
成することにより、既存の金属コンタクト工程のオーバ
ーエッチング工程中に下部導電層がプラズマに露出され
て発生した電荷蓄積による下部素子の損傷を、相対的に
工程時間が短縮されたエッチング停止層のオーバーエッ
チング工程によって減少させる。
【００２６】本発明の実施例で素子を製造する場合、プ
ラズマ誘導損傷に起因した下部素子の損傷を減少させる
ことができるが、その理由を説明すると、次の通りであ
る。
ラズマ誘導損傷に起因した下部素子の損傷を減少させる
ことができるが、その理由を説明すると、次の通りであ
る。
【００２７】例えば、厚さ２０,０００Åのコンタクト
エッチング工程（金属コンタクト工程中のワードライン
コンタクトの場合）を、主エッチングガスとしてＣ２Ｆ
６／Ｃ４Ｆ８を使用し、エッチング速度を１０,０００
Å／ｍｉｎとし、主エッチング工程を基準としてオーバ
ーエッチング工程を５０％とする条件でエッチングする
場合、電荷蓄積損傷が発生するオーバーエッチング工程
時間は６０秒（エッチング対象層の厚さが２０,０００
Åなので、主エッチング工程のエッチング厚さに対する
５０％の１０,０００Åをエッチングする時間）に該当
する。即ち、従来の方法でコンタクトホールを形成する
場合、オーバーエッチング工程時間の６０秒間下部素子
としてのワードラインにプラズマ誘導損傷を負う。
エッチング工程（金属コンタクト工程中のワードライン
コンタクトの場合）を、主エッチングガスとしてＣ２Ｆ
６／Ｃ４Ｆ８を使用し、エッチング速度を１０,０００
Å／ｍｉｎとし、主エッチング工程を基準としてオーバ
ーエッチング工程を５０％とする条件でエッチングする
場合、電荷蓄積損傷が発生するオーバーエッチング工程
時間は６０秒（エッチング対象層の厚さが２０,０００
Åなので、主エッチング工程のエッチング厚さに対する
５０％の１０,０００Åをエッチングする時間）に該当
する。即ち、従来の方法でコンタクトホールを形成する
場合、オーバーエッチング工程時間の６０秒間下部素子
としてのワードラインにプラズマ誘導損傷を負う。
【００２８】ところが、本発明は、前述した従来の条件
でエッチング対象層をエッチングしても、エッチング停
止層によって下部素子がプラズマ誘導損傷を負わない。
エッチング停止層を窒化物系統の物質で３,０００Åの
厚さに蒸着して形成し、酸化物系統の物質で形成された
エッチング対象層を、窒化物に対する選択比が２０のＣ
５Ｆ８ガスを主エッチングガスとしてエッチングする場
合、２０,０００Åのエッチングターゲットで主エッチ
ング工程を行った後、主エッチング工程を基準として５
０％のオーバーエッチング工程（１０,０００Åのエッ
チングターゲット）が完了する間、窒化物系統のエッチ
ング停止層は約１,５００Åのみ損失するので、下部素
子の損傷は発生しない。その後、残留した厚さ１,５０
０Åのエッチング停止層を除去すると、コンタクトホー
ルが完成されるが、主エッチングガスとしてＣＨ２Ｆ２
／Ｃ２ＨＦ５を使用し、エッチング速度を２０,０００
Å／ｍｉｎにすると、エッチング停止層に対する３秒未
満のオーバーエッチング工程でのみ下部素子の損傷が発
生する。
でエッチング対象層をエッチングしても、エッチング停
止層によって下部素子がプラズマ誘導損傷を負わない。
エッチング停止層を窒化物系統の物質で３,０００Åの
厚さに蒸着して形成し、酸化物系統の物質で形成された
エッチング対象層を、窒化物に対する選択比が２０のＣ
５Ｆ８ガスを主エッチングガスとしてエッチングする場
合、２０,０００Åのエッチングターゲットで主エッチ
ング工程を行った後、主エッチング工程を基準として５
０％のオーバーエッチング工程（１０,０００Åのエッ
チングターゲット）が完了する間、窒化物系統のエッチ
ング停止層は約１,５００Åのみ損失するので、下部素
子の損傷は発生しない。その後、残留した厚さ１,５０
０Åのエッチング停止層を除去すると、コンタクトホー
ルが完成されるが、主エッチングガスとしてＣＨ２Ｆ２
／Ｃ２ＨＦ５を使用し、エッチング速度を２０,０００
Å／ｍｉｎにすると、エッチング停止層に対する３秒未
満のオーバーエッチング工程でのみ下部素子の損傷が発
生する。
【００２９】従来の方法と本発明の方法を比較すると、
従来の方法では下部素子が６０秒間プラズマ誘導損傷を
負い、本発明の方法では下部素子が３秒間プラズマ誘導
損傷を負うので、本発明は従来より電荷蓄積による下部
素子の損傷を９５％減少させることができる。特に、最
もコンタクトホールの深さが薄いキャパシタコンタクト
ホールの場合には、コンタクトホールの深さが１０,０
００Åであると仮定すると、従来の方法の場合、オーバ
ーエッチング工程時間は１２０秒になり、本発明の場
合、残留した厚さ１,５００Åのエッチング停止層に対
する３秒未満のオーバーエッチング工程中にのみキャパ
シタの損傷が発生するので、電荷蓄積によるキャパシタ
の損傷を９７.５％減少させることができる。
従来の方法では下部素子が６０秒間プラズマ誘導損傷を
負い、本発明の方法では下部素子が３秒間プラズマ誘導
損傷を負うので、本発明は従来より電荷蓄積による下部
素子の損傷を９５％減少させることができる。特に、最
もコンタクトホールの深さが薄いキャパシタコンタクト
ホールの場合には、コンタクトホールの深さが１０,０
００Åであると仮定すると、従来の方法の場合、オーバ
ーエッチング工程時間は１２０秒になり、本発明の場
合、残留した厚さ１,５００Åのエッチング停止層に対
する３秒未満のオーバーエッチング工程中にのみキャパ
シタの損傷が発生するので、電荷蓄積によるキャパシタ
の損傷を９７.５％減少させることができる。
【００３０】
【発明の効果】上述したように、本発明は、エッチング
対象層の全厚に比例するオーバーエッチング工程時間だ
け発生した電荷蓄積をエッチング停止層に対するオーバ
ーエッチング工程時間だけ発生するようにして、９０％
以上の電荷蓄積損傷を減少させるので、下部単位素子と
上部金属配線を連結する金属コンタクト工程時に下部単
位素子のプラズマ誘導損傷が減少して素子の電気的特性
及び信頼性を向上させることができる。
対象層の全厚に比例するオーバーエッチング工程時間だ
け発生した電荷蓄積をエッチング停止層に対するオーバ
ーエッチング工程時間だけ発生するようにして、９０％
以上の電荷蓄積損傷を減少させるので、下部単位素子と
上部金属配線を連結する金属コンタクト工程時に下部単
位素子のプラズマ誘導損傷が減少して素子の電気的特性
及び信頼性を向上させることができる。
【図１】従来の半導体素子の製造方法を説明するための
素子の断面図である。
素子の断面図である。
【図２】本発明の実施例に係る半導体素子の製造方法を
説明するための素子の断面図である。
説明するための素子の断面図である。
【図３】本発明の実施例に係る半導体素子の製造方法を
説明するための素子の断面図である。
説明するための素子の断面図である。
１１、２１ 半導体基板
１２、２２ ワードライン
１３、２３ 第１層間絶縁膜
１４、２４ ビットライン
１５、２５ 第２層間絶縁膜
１６、２６ キャパシタ
１７、２７ 第３層間絶縁膜
１８、２８ フォトレジストパターン
２２０ ワードライン／基板エッチング停止層
２４０ ビットラインエッチング停止層
２６０ キャパシタエッチング停止層
Ｃ１ ワードラインコンタクトホール
Ｃ２ 基板コンタクトホール
Ｃ３ ビットラインコンタクトホール
Ｃ４ キャパシタコンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA05 AA06 CA08 CB11 DA00
DA15 DB00 EA23 EA28 EB01
EB03
5F033 QQ09 QQ10 QQ12 QQ15 QQ25
QQ28 QQ39 RR03 RR05 VV06
VV10 VV16 WW00 WW02 XX00
Claims (11)
- 【請求項１】 半導体基板上にワードラインを形成し、
前記ワードラインを含んだ半導体基板上にワードライン
／基板エッチング停止層を形成する段階と、 前記ワードライン／基板エッチング停止層を含んだ全体
構造上に第１層間絶縁膜を形成する段階と、 前記第１層間絶縁膜上にビットラインを形成し、前記ビ
ットライン上にビットラインエッチング停止層を形成す
る段階と、 前記ビットラインエッチング停止層を含んだ全体構造上
に第２層間絶縁膜を形成する段階と、 前記第２層間絶縁膜上にキャパシタを形成し、前記キャ
パシタ上にキャパシタエッチング停止層を形成する段階
と、 前記キャパシタエッチング停止層を含んだ全体構造上に
第３層間絶縁膜を形成する段階と、 前記第３層間絶縁膜上にコンタクトホール形成用フォト
レジストパターンを形成する段階と、 前記フォトレジストパターンをエッチングマスクとした
第１プラズマドライエッチング工程によって前記各層間
絶縁膜をエッチングし、前記各エッチング停止層のそれ
ぞれが底面を成すコンタクトホールを形成する段階と、 前記コンタクトホールの底面に露出された前記各エッチ
ング停止層のそれぞれを第２プラズマドライエッチング
工程によって除去してコンタクトホールを完成する段階
とを含んでなることを特徴とする半導体素子の製造方
法。 - 【請求項２】 前記各層間絶縁膜は酸化物系統の物質で
形成することを特徴とする請求項１記載の半導体素子の
製造方法。 - 【請求項３】 前記各エッチング停止層は窒化物系統の
物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸
着して形成することを特徴とする請求項１記載の半導体
素子の製造方法。 - 【請求項４】 前記第１プラズマドライエッチング工程
は、前記各層間絶縁膜に対する主エッチング工程と、前
記各エッチング停止層の露出開始時点から適用されるオ
ーバーエッチング工程とからなることを特徴とする請求
項１記載の半導体素子の製造方法。 - 【請求項５】 前記オーバーエッチング工程はＣ５Ｆ８
ガスを主エッチングガスとして前記各エッチング停止層
に対して２０：１の選択比で前記各層間絶縁膜を選択的
にエッチングすることを特徴とする請求項４記載の半導
体素子の製造方法。 - 【請求項６】 前記オーバーエッチング工程は、前記主
エッチング工程時間を基準として１％以上、且つ３００
％以下の範囲で前記各層間絶縁膜を選択的にエッチング
することを特徴とする請求項４記載の半導体素子の製造
方法。 - 【請求項７】 前記第２プラズマドライエッチング工程
は、前記各エッチング停止層に対する主エッチング工程
と、前記各エッチング停止層の下部層の露出開始時点か
ら適用されるオーバーエッチング工程とからなることを
特徴とする請求項１記載の半導体素子の製造方法。 - 【請求項８】 前記オーバーエッチング工程はＣＨ２Ｆ
２／Ｃ２ＨＦ５ガスを主エッチングガスとして実施する
ことを特徴とする請求項７記載の半導体素子の製造方
法。 - 【請求項９】 前記オーバーエッチング工程は、前記主
エッチング工程時間を基準として１％以上、且つ３００
％以下の範囲で実施することを特徴とする請求項７記載
の半導体素子の製造方法。 - 【請求項１０】 前記第３層間絶縁膜と前記フォトレジ
ストパターンとの間にハードマスク層を形成する段階を
さらに含むことを特徴とする請求項１記載の半導体素子
の製造方法。 - 【請求項１１】 前記ハードマスク層は窒化物系統の物
質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着
して形成することを特徴とする請求項１０記載の半導体
素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0079655A KR100411026B1 (ko) | 2001-12-15 | 2001-12-15 | 반도체 소자의 제조 방법 |
| KR2001-79655 | 2001-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197745A true JP2003197745A (ja) | 2003-07-11 |
| JP3833603B2 JP3833603B2 (ja) | 2006-10-18 |
Family
ID=19717073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334734A Expired - Fee Related JP3833603B2 (ja) | 2001-12-15 | 2002-11-19 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6706590B2 (ja) |
| JP (1) | JP3833603B2 (ja) |
| KR (1) | KR100411026B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524257A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス） |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670404A (en) * | 1996-06-21 | 1997-09-23 | Industrial Technology Research Institute | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer |
| KR19990043724A (ko) * | 1997-11-29 | 1999-06-15 | 구본준 | 반도체소자의 제조방법 |
| KR100313959B1 (ko) * | 1999-11-27 | 2001-11-15 | 박종섭 | 반도체소자의 메탈콘택 |
| KR100323450B1 (ko) * | 1999-12-31 | 2002-02-06 | 박종섭 | 디램(ｄｒａｍ) 셀 캐패시터의 제조 방법 |
-
2001
- 2001-12-15 KR KR10-2001-0079655A patent/KR100411026B1/ko active IP Right Grant
-
2002
- 2002-11-05 US US10/287,786 patent/US6706590B2/en not_active Expired - Lifetime
- 2002-11-19 JP JP2002334734A patent/JP3833603B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524257A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス） |
| US8753950B2 (en) | 2006-01-19 | 2014-06-17 | International Business Machines Corporation | Dual-damascene process to fabricate thick wire structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100411026B1 (ko) | 2003-12-18 |
| JP3833603B2 (ja) | 2006-10-18 |
| KR20030049449A (ko) | 2003-06-25 |
| US6706590B2 (en) | 2004-03-16 |
| US20030113966A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI250558B (en) | Method for fabricating semiconductor device with fine patterns | |
| US6372649B1 (en) | Method for forming multi-level metal interconnection | |
| KR100703025B1 (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| US7381640B2 (en) | Method of forming metal line and contact plug of flash memory device | |
| JP2004023104A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| JP2003197745A (ja) | 半導体素子の製造方法 | |
| US7482257B2 (en) | Method for forming metal contact in semiconductor device | |
| US6753265B2 (en) | Method for manufacturing bit line | |
| JPH06267907A (ja) | ドライエッチング方法 | |
| US7037778B2 (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100447109B1 (ko) | 반도체 메모리장치의 스토리지노드 전극용 콘택 식각방법 | |
| KR101101192B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100318436B1 (ko) | 반도체 소자의 폴리사이드 전극 형성방법 | |
| KR100234907B1 (ko) | 반도체 소자 제조방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060029007A (ko) | 반도체 소자 제조 방법 | |
| KR20050116487A (ko) | 반도체 소자 제조 방법 | |
| KR20060010894A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20040001945A (ko) | 콘택오픈결함을 방지할 수 있는 반도체소자 제조방법 | |
| JPH06302559A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |