JP2003197612A - Method for manufacturing electronic element, method for manufacturing circuit board, method for manufacturing electronic device, electrooptic device and its manufacturing method, electronic apparatus and patterning apparatus - Google Patents

Method for manufacturing electronic element, method for manufacturing circuit board, method for manufacturing electronic device, electrooptic device and its manufacturing method, electronic apparatus and patterning apparatus

Info

Publication number
JP2003197612A
JP2003197612A JP2001389675A JP2001389675A JP2003197612A JP 2003197612 A JP2003197612 A JP 2003197612A JP 2001389675 A JP2001389675 A JP 2001389675A JP 2001389675 A JP2001389675 A JP 2001389675A JP 2003197612 A JP2003197612 A JP 2003197612A
Authority
JP
Japan
Prior art keywords
manufacturing
substrate
film
group
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001389675A
Other languages
Japanese (ja)
Other versions
JP4250893B2 (en
Inventor
Takashi Miyazawa
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001389675A priority Critical patent/JP4250893B2/en
Publication of JP2003197612A publication Critical patent/JP2003197612A/en
Application granted granted Critical
Publication of JP4250893B2 publication Critical patent/JP4250893B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a novel manufacturing method having high flexibility in selecting a material and to provide a patterning apparatus suitable for conducting the method. <P>SOLUTION: An electronic element having at least one material among a conductive material, a semiconductor material and an insulating material, a circuit board, an electronic device and an electrooptic device are manufactured by a patterning apparatus 1. A method for manufacturing the electronic element and so forth, comprises steps of disposing a base in a vacuum atmosphere substantially regulated to the vacuum, discharging at least one of the conductive material, the semiconductor material and the insulating material or at least one of a precursors of these materials from a nozzle 3 into the atmosphere, and disposing at least one material at a predetermined position on the base. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、トランジスタ等の
電子素子の製造方法、さらにはこれを備えた回路基板の
製造方法、電子装置の製造方法、電気光学装置とその製
造方法、電子機器、及びこれらの製造方法に好適に用い
られるパターニング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic element such as a transistor, a method for manufacturing a circuit board having the same, a method for manufacturing an electronic device, an electro-optical device and a method for manufacturing the same, an electronic apparatus, and The present invention relates to a patterning device that is preferably used in these manufacturing methods.

【0002】[0002]

【従来の技術】従来、トランジスタの製造方法として
は、蒸着法(特開平8−228034、特開平8−22
8035、特開平2001−94107など)やインク
ジェット法(USP 6,087,196など)などに
より、各構成要素を形成する方法が知られている。
2. Description of the Related Art Conventionally, as a method of manufacturing a transistor, a vapor deposition method (Japanese Patent Laid-Open No. 8-228034, Japanese Patent Laid-Open No. 8-22) is used.
8035, Japanese Patent Laid-Open No. 2001-94107, etc., and an inkjet method (USP 6,087,196 etc.) and the like are known.

【0003】[0003]

【発明が解決しようとする課題】ところで、このような
トランジスタなどの電子素子の製造においては、各種構
成要素に対する材料の多様化などにより、特に材料の選
択自由度を高くした新たなパターニング方法の提供が望
まれている。そこで、本発明は、材料の選択自由度を高
くした新たな製造方法を提供するとともに、この方法の
実施に好適なパターニング装置を提供することを目的と
している。
By the way, in the manufacture of electronic elements such as transistors, a new patterning method with a high degree of freedom in material selection is provided by diversifying materials for various components. Is desired. Therefore, it is an object of the present invention to provide a new manufacturing method with a high degree of freedom in material selection and a patterning apparatus suitable for carrying out this method.

【0004】[0004]

【課題を解決するための手段】前記目的を達成するため
本発明の電子素子の製造方法は、導電材料、半導体材
料、絶縁材料のうちの少なくとも一つの材料を備えた電
子素子の製造方法であって、実質的に真空に調整された
真空雰囲気中に基体を配置し、前記材料のうちの少なく
とも一つあるいは前記材料の前駆体のうちの少なくとも
一つをノズルから前記真空雰囲気中に吐出し、前記基体
上の所定位置に前記少なくとも一つの材料を配置するこ
とを特徴としている。
To achieve the above object, a method of manufacturing an electronic device according to the present invention is a method of manufacturing an electronic device including at least one material selected from a conductive material, a semiconductor material and an insulating material. The substrate is placed in a vacuum atmosphere substantially adjusted to a vacuum, and at least one of the materials or at least one of the precursors of the materials is discharged from a nozzle into the vacuum atmosphere, The at least one material is arranged at a predetermined position on the base.

【0005】この電子素子の製造方法によれば、導電材
料、半導体材料、絶縁材料のうちの少なくとも一つある
いはこれら材料の前駆体のうちの少なくとも一つをノズ
ルから真空雰囲気中に吐出するので、前記材料あるいは
前駆体を例えば気化した状態で、かつ理想的には分子線
状に吐出することができる。したがって、前記材料ある
いは前駆体として特に制限されることなく自由に選択し
て用い、前記材料を配置することができる。また、前記
材料あるいは前駆体を基体上の所定位置に配置すること
により、マスクを必要とすることなくパターニングを行
うことができる。
According to this method of manufacturing an electronic element, at least one of a conductive material, a semiconductor material, an insulating material or at least one of precursors of these materials is discharged from a nozzle into a vacuum atmosphere. The material or precursor can be discharged, for example, in a vaporized state and ideally in a molecular beam form. Therefore, the material can be arranged by freely selecting and using the material or the precursor without any particular limitation. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0006】前記の電子素子の製造方法においては、電
子素子がダイオードであるのが好ましい。このようにす
れば、ダイオードの形成材料についての選択自由度を高
めることができる。
In the above-mentioned method of manufacturing an electronic device, it is preferable that the electronic device is a diode. By doing so, the degree of freedom in selecting the material for forming the diode can be increased.

【0007】前記の電子素子の製造方法においては、電
子素子がトランジスタであるのが好ましい。このように
すれば、トランジスタの形成材料についての選択自由度
を高めることができる。
In the method of manufacturing an electronic device described above, the electronic device is preferably a transistor. In this way, the degree of freedom in selecting the material for forming the transistor can be increased.

【0008】前記の電子素子の製造方法においては、前
記材料のうちの少なくとも一つあるいは前記材料の前駆
体のうちの少なくとも一つがゲート電極形成用の材料で
あり、基体上の所定位置に該材料を配置することにより
ゲート電極を形成するのが好ましい。このようにすれ
ば、ゲート電極の形成材料についての選択自由度を高め
ることができる。
In the method of manufacturing an electronic device described above, at least one of the materials or at least one of precursors of the material is a material for forming a gate electrode, and the material is provided at a predetermined position on the substrate. It is preferable to form the gate electrode by arranging By doing so, the degree of freedom in selecting the material for forming the gate electrode can be increased.

【0009】前記の電子素子の製造方法においては、前
記材料のうちの少なくとも一つあるいは前記材料の前駆
体のうちの少なくとも一つが半導体材料であり、基体上
の所定位置に該材料を配置することにより半導体層を形
成するのが好ましい。このようにすれば、半導体層の形
成材料についての選択自由度を高めることができる。
In the method of manufacturing an electronic device, at least one of the materials or at least one of the precursors of the material is a semiconductor material, and the material is arranged at a predetermined position on the substrate. The semiconductor layer is preferably formed by By doing so, the degree of freedom in selecting the material for forming the semiconductor layer can be increased.

【0010】前記の電子素子の製造方法においては、前
記半導体材料が有機半導体材料であるのが好ましい。こ
のようにすれば、半導体層の形成材料についての選択自
由度を高めることができる。
In the method of manufacturing an electronic device described above, the semiconductor material is preferably an organic semiconductor material. By doing so, the degree of freedom in selecting the material for forming the semiconductor layer can be increased.

【0011】前記の電子素子の製造方法においては、前
記材料のうちの少なくとも一つあるいは前記材料の前駆
体のうちの少なくとも一つが絶縁材料であり、基体上の
所定位置に該材料を配置することによりゲート絶縁膜を
形成するのが好ましい。このようにすれば、ゲート絶縁
膜の形成材料についての選択自由度を高めることができ
る。
In the method of manufacturing an electronic device, at least one of the materials or at least one of the precursors of the material is an insulating material, and the material is arranged at a predetermined position on the substrate. It is preferable to form the gate insulating film. By doing so, the degree of freedom in selecting the material for forming the gate insulating film can be increased.

【0012】本発明の回路基板の製造方法では、前記の
電子素子の製造方法によって電子素子を複数形成するこ
とを特徴としている。この回路基板の製造方法によれ
ば、材料あるいはその前駆体として特に制限されること
なく自由に選択して用い、前記材料を配置することがで
きる。また、材料あるいは前駆体を基体上の所定位置に
配置することにより、マスクを必要とすることなくパタ
ーニングを行うことができる。
A method of manufacturing a circuit board according to the present invention is characterized in that a plurality of electronic elements are formed by the method of manufacturing an electronic element described above. According to this method of manufacturing a circuit board, the material or precursor thereof can be freely selected and used without particular limitation, and the material can be arranged. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0013】本発明の電子装置の製造方法では、前記の
電子素子の製造方法を用いることを特徴としている。こ
の電子装置の製造方法によれば、材料あるいはその前駆
体として特に制限されることなく自由に選択して用い、
前記材料を配置することができる。また、材料あるいは
前駆体を基体上の所定位置に配置することにより、マス
クを必要とすることなくパターニングを行うことができ
る。
A method of manufacturing an electronic device of the present invention is characterized by using the above-described method of manufacturing an electronic element. According to the method for manufacturing the electronic device, the material or the precursor thereof can be freely selected and used without any limitation.
The material can be arranged. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0014】本発明の電気光学装置の製造方法では、前
記の電子素子の製造方法を用いることを特徴としてい
る。この電気光学装置の製造方法によれば、材料あるい
はその前駆体として特に制限されることなく自由に選択
して用い、前記材料を配置することができる。また、材
料あるいは前駆体を基体上の所定位置に配置することに
より、マスクを必要とすることなくパターニングを行う
ことができる。
A method of manufacturing an electro-optical device according to the present invention is characterized by using the above-described method of manufacturing an electronic element. According to this method of manufacturing the electro-optical device, the material or the precursor thereof can be freely selected and used without being particularly limited, and the material can be arranged. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0015】前記の電気光学装置の製造方法では、この
電気光学装置が液晶素子を備えてなるのが好ましい。こ
のようにすれば、液晶素子を備えてなる電気光学装置
の、材料の選択自由度を高めることができる。
In the method of manufacturing the electro-optical device, it is preferable that the electro-optical device includes a liquid crystal element. By doing so, the degree of freedom in selecting the material of the electro-optical device including the liquid crystal element can be increased.

【0016】前記の電気光学装置の製造方法では、この
電気光学装置が電気泳動素子を備えてなるのが好まし
い。このようにすれば、電気泳動素子を備えてなる電気
光学装置の、材料の選択自由度を高めることができる。
In the method of manufacturing an electro-optical device, it is preferable that the electro-optical device includes an electrophoretic element. By doing so, the degree of freedom in selecting the material of the electro-optical device including the electrophoretic element can be increased.

【0017】前記の電気光学装置の製造方法では、この
電気光学装置が有機EL素子を備えてなるのが好まし
い。このようにすれば、有機EL素子を備えてなる電気
光学装置の、材料の選択自由度を高めることができる。
In the above-described method of manufacturing the electro-optical device, it is preferable that the electro-optical device includes an organic EL element. By doing so, the degree of freedom in selecting the material of the electro-optical device including the organic EL element can be increased.

【0018】前記の、有機EL素子を備えてなる電気光
学装置の製造方法では、前記材料のうちの少なくとも一
つあるいは前記材料の前駆体のうちの少なくとも一つが
有機EL素子における発光層、正孔注入層、正孔輸送層
のうちの少なくとも一つの形成材料であり、基体上の所
定位置に該材料を配置することにより有機EL素子を形
成するのが好ましい。このようにすれば、発光層、正孔
注入層、正孔輸送層のうちの少なくとも一つの形成材料
について、その選択自由度を高めることができる。
In the above-described method of manufacturing an electro-optical device including an organic EL element, at least one of the materials or at least one of the precursors of the material is a light emitting layer or a hole in the organic EL element. It is a material for forming at least one of an injection layer and a hole transport layer, and it is preferable to form the organic EL element by disposing the material at a predetermined position on the substrate. By doing so, the degree of freedom in selection can be increased for at least one forming material of the light emitting layer, the hole injecting layer, and the hole transporting layer.

【0019】本発明の電気光学装置では、前記の電気光
学装置の製造方法によって得られることを特徴としてい
る。この電気光学装置によれば、導電材料、半導体材
料、絶縁材料のうちの少なくとも一つあるいはこれら材
料の前駆体のうちの少なくとも一つが、ノズルから真空
雰囲気中に吐出されることにより、導電材料、半導体材
料、絶縁材料のうちの少なくとも一つの材料が基体上の
所定位置に配置されてなるので、前記材料あるいは前駆
体が特に制限されることなく自由に選択して用いられる
ことにより、材料の選択自由度が高いものとなる。
The electro-optical device according to the present invention is characterized by being obtained by the above-mentioned method for manufacturing the electro-optical device. According to this electro-optical device, at least one of a conductive material, a semiconductor material, and an insulating material, or at least one of precursors of these materials is discharged from a nozzle into a vacuum atmosphere, whereby a conductive material, Since at least one material of the semiconductor material and the insulating material is arranged at a predetermined position on the substrate, the material or the precursor can be freely selected and used without any particular limitation. It has a high degree of freedom.

【0020】本発明の電子機器では、前記の電気光学装
置を表示手段として備えてなることを特徴としている。
この電子機器によれば、表示手段とする電気光学装置
が、これを製造する際にその材料の選択自由度が高いも
のとなる。
The electronic equipment of the present invention is characterized by including the electro-optical device as a display means.
According to this electronic device, the electro-optical device serving as the display unit has a high degree of freedom in selecting the material when manufacturing the electro-optical device.

【0021】本発明のパターニング装置では、実質的に
真空に調整される真空チャンバーと、導電材料、半導体
材料、絶縁材料のうちの少なくとも一つの材料を吐出す
るノズルと、パターニングされる基体を載置するステー
ジとを備えてなり、前記ノズルとステージ上の基体との
位置を相対的に移動させる可動機構を備えたことを特徴
としている。このパターニング装置によれば、真空チャ
ンバー内に材料を吐出することにより、この材料を容易
にかつ安定して吐出することができる。したがって、可
動機構によってノズルと基体との相対的な位置を移動さ
せつつ、前記材料あるいはその前駆体を基体上に射出す
ることにより、マスクを特に必要とすることなくパター
ニングを行うことができ、また、前記材料あるいは前駆
体として特に制限されることなくこれを自由に選択して
用いることができる。
In the patterning apparatus of the present invention, a vacuum chamber that is adjusted to a substantially vacuum, a nozzle that discharges at least one material of a conductive material, a semiconductor material, and an insulating material, and a substrate that is patterned are mounted. And a movable mechanism that relatively moves the positions of the nozzle and the substrate on the stage. According to this patterning device, by discharging the material into the vacuum chamber, the material can be easily and stably discharged. Therefore, by moving the relative position between the nozzle and the substrate by the movable mechanism and ejecting the material or its precursor onto the substrate, patterning can be performed without the need for a mask. The material or precursor can be freely selected and used without any particular limitation.

【0022】[0022]

【発明の実施の形態】以下、本発明を詳しく説明する。
図1は本発明のパターニング装置の概略構成を示す図で
あり、図1中符号1はパターニング装置である。このパ
ターニング装置1は、真空チャンバー2と、この真空チ
ャンバー2に取り付けられたノズル3と、真空チャンバ
ー2内に設けられたステージ4とを備えて構成されたも
のである。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention is described in detail below.
FIG. 1 is a diagram showing a schematic configuration of a patterning device of the present invention, in which reference numeral 1 is a patterning device. The patterning device 1 is configured to include a vacuum chamber 2, a nozzle 3 attached to the vacuum chamber 2, and a stage 4 provided in the vacuum chamber 2.

【0023】真空チャンバー2は、配管5を介して真空
装置6に接続されたもので、その内部空間にステージ4
を配設し、また被パターニング体となる基体Sの出し入
れを行うためのドア(図示せず)を気密に取り付けたも
のである。なお、配管5は、その端部が真空チャンバー
2内に開口しており、これによって後述する真空装置の
作動により、真空チャンバー2内を排気して高真空雰囲
気にし得るようになっている。
The vacuum chamber 2 is connected to a vacuum device 6 via a pipe 5, and the stage 4 is placed in the internal space thereof.
And a door (not shown) for loading and unloading the substrate S to be patterned is hermetically attached. The end of the pipe 5 is opened in the vacuum chamber 2 so that the inside of the vacuum chamber 2 can be evacuated to a high vacuum atmosphere by the operation of a vacuum device described later.

【0024】真空装置6は、分子ターボポンプやロータ
リーポンプなどが組み合わされたことによってチャンバ
ー2内を高真空度に調整可能となるよう構成されたもの
である。ここで、真空チャンバー2内は、真空装置6に
よって好ましくは10-3torr(1.33322×1
-1Pa)以下、より好ましくは10-5torr(1.
33322×10-3Pa)以下の高真空雰囲気に調整さ
れるようになっている。真空雰囲気を10-3torr以
下にすれば、例えば吐出されにくい材料についてもこれ
を容易に吐出することができ、10-5torr以下にす
れば、さらに多くの種類の材料を吐出可能にできるとと
もに、吐出する材料を気化させてこれを分子線状にし易
くすることができる。なお、この真空装置6について
は、この装置を構成するポンプの振動が真空チャンバー
2内に伝播しないよう、これらポンプを真空チャンバー
2から十分に離しておくか、あるいはポンプ等に除振機
能を付加させておくのが好ましい。
The vacuum device 6 is constructed so that the inside of the chamber 2 can be adjusted to a high degree of vacuum by combining a molecular turbo pump, a rotary pump and the like. Here, the inside of the vacuum chamber 2 is preferably 10 −3 torr (1.33322 × 1) by the vacuum device 6.
0 -1 Pa) or less, more preferably 10 -5 torr (1.
It is designed to be adjusted to a high vacuum atmosphere of 33322 × 10 −3 Pa) or less. If the vacuum atmosphere is set to 10 -3 torr or less, for example, even a material that is difficult to be discharged can be easily discharged, and if it is set to 10 -5 torr or less, more kinds of materials can be discharged. The material to be ejected can be easily vaporized to form a molecular beam. As for the vacuum device 6, these pumps are sufficiently separated from the vacuum chamber 2 or a vibration isolation function is added to the pump or the like so that vibrations of the pumps constituting the device do not propagate into the vacuum chamber 2. It is preferable to leave it.

【0025】ノズル3は、ノズル孔3aを形成した先端
側が真空チャンバー2内に配置され、その後端側が真空
チャンバー2の外側にて材料供給源となる材料供給室7
に接続されたもので、さらにこの材料供給室7にはキャ
リアガス供給源8が接続されている。材料供給室7は、
パターニング材料を収納保持するためのもので、例えば
有機エレクトロルミネッセンス素子の発光層や電子輸送
層、正孔輸送層などの形成材料を、セルやルツボなどの
保持具(図示せず)に保持した状態でこれを収納するも
のである。この材料供給室7には、前記保持具内に保持
された形成材料を加熱してこれを液化させ、あるいは気
化させるための加熱手段9が設けられている。加熱手段
9としては、一般的な電気ヒータやYAGレーザ等のレ
ーザ、高周波加熱装置などが採用可能であり、材料に応
じて、すなわち常温で液体か固体か、さらにはその沸点
の高さなど気化し易さの度合いに応じて適宜に選択され
る。
The nozzle 3 has a nozzle hole 3a formed at its front end side inside the vacuum chamber 2, and its rear end side outside the vacuum chamber 2 serving as a material supply chamber 7
Further, a carrier gas supply source 8 is connected to the material supply chamber 7. The material supply chamber 7 is
For storing and holding a patterning material, for example, a state in which a forming material such as a light emitting layer, an electron transporting layer and a hole transporting layer of an organic electroluminescence device is held in a holder (not shown) such as a cell or a crucible. This is to store this. The material supply chamber 7 is provided with heating means 9 for heating the forming material held in the holder to liquefy or vaporize it. As the heating means 9, a general electric heater, a laser such as a YAG laser, a high-frequency heating device, or the like can be adopted. It is appropriately selected according to the degree of ease of conversion.

【0026】キャリアガス供給源8は、主にヘリウム、
アルゴン、窒素などの不活性ガスをキャリアガスとして
材料供給室7に圧送するものである。なお、材料によっ
ては、これと反応する反応性ガスをキャリアガスとして
材料供給室7に圧送するようにしてもよい。材料供給室
7に圧送されるキャリアガスは、材料供給源7内にて液
化しあるいは気化している材料を後述する吐出機構側に
同伴するものである。ここで、材料供給室7内での材料
の調製、すなわち材料を液体の状態にするか気体の状態
にするかといった調製については、後述するノズル3の
吐出機構との関係で適宜に選択され、前記加熱手段9に
よる加熱の度合いなどが決定されるようになっている。
なお、ノズル3の吐出機構によっては、キャリアガス供
給源8からのキャリアガスを使用することなく、材料を
真空チャンバー2内に吐出するようにしてもよい。
The carrier gas supply source 8 is mainly helium,
An inert gas such as argon or nitrogen is pressure-fed to the material supply chamber 7 as a carrier gas. Depending on the material, a reactive gas that reacts with the material may be pressure-fed to the material supply chamber 7 as a carrier gas. The carrier gas that is pressure-fed to the material supply chamber 7 entrains the liquefied or vaporized material in the material supply source 7 on the side of the discharge mechanism described later. Here, the preparation of the material in the material supply chamber 7, that is, the preparation of the material in the liquid state or the gas state, is appropriately selected in relation to the ejection mechanism of the nozzle 3 described later, The degree of heating by the heating means 9 and the like are determined.
Depending on the discharge mechanism of the nozzle 3, the material may be discharged into the vacuum chamber 2 without using the carrier gas from the carrier gas supply source 8.

【0027】ノズル3には、その先端部に吐出機構10
が設けられている。この吐出機構10は、特に限定され
ることなく種々のタイプのものが使用可能である。例え
ば、一般的なメカニカルシャッターによる機構や、さら
には帯電制御型、加圧振動型といった連続方式による機
構、電気機械変換式(いわゆるピエゾタイプ)、電気熱
変換方式、静電吸引方式といったオンデマンド方式によ
る機構などが採用可能である。
The nozzle 3 has a discharge mechanism 10 at the tip thereof.
Is provided. The discharge mechanism 10 is not particularly limited and various types can be used. For example, a mechanism with a general mechanical shutter, a mechanism with a continuous system such as a charge control type and a pressure vibration type, an electromechanical conversion type (so-called piezo type), an electrothermal conversion type, an electrostatic suction type on-demand type It is possible to use the mechanism by.

【0028】ここで、メカニカルシャッターによる機構
とは、ノズル孔3aにシャッター(図示せず)を設けて
おき、これを機械的に開閉することで、キャリアガスに
同伴され圧送されてきた材料を間欠的(パルス的)に吐
出するようにしたものである。なお、キャリアガスを用
いることなく、ノズル孔3aの外側となる真空チャンバ
ー2内とノズル3内との圧力差により、シャッターの開
閉に伴ってノズル3内の材料を自発的にノズル孔3aよ
り吐出させるような構成としてもよい。
Here, the mechanical shutter mechanism means that a shutter (not shown) is provided in the nozzle hole 3a, and the shutter is mechanically opened / closed to intermittently disperse the material that has been carried under pressure by the carrier gas. The discharge is performed in a pulsed manner. Note that the material inside the nozzle 3 is spontaneously discharged from the nozzle hole 3a as the shutter is opened and closed due to the pressure difference between the inside of the vacuum chamber 2 outside the nozzle hole 3a and the inside of the nozzle 3 without using a carrier gas. It is also possible to adopt a configuration that allows it.

【0029】帯電制御型とは、送られてきた材料に帯電
電極で電荷を付与し、偏向電極で材料の飛翔方向を制御
してノズル孔3aから吐出させるようにしたものであ
る。また、加圧振動型とは、材料に30kg/cm2
度の超高圧を印加してノズル先端側に材料を吐出させる
もので、制御電圧をかけない場合に材料が直進してノズ
ル孔3aを吐出し、制御電圧をかけると材料間に静電的
な反発が起こり、材料を飛散させてノズル孔3aを通過
しないようにしたものである。
The charge control type is a type in which an electric charge is applied to the sent material by a charging electrode and the flight direction of the material is controlled by a deflection electrode so that the material is ejected from the nozzle hole 3a. The pressure-vibration type is a type in which an ultra-high pressure of about 30 kg / cm 2 is applied to the material to eject the material toward the nozzle tip side. When the material is discharged and a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered so that they do not pass through the nozzle holes 3a.

【0030】また、電気機械変換方式とは、ピエゾ素子
がパルス的な電気信号を受けて変形する性質を利用した
もので、ピエゾ素子が変形することによって材料を貯留
した空間に可撓物質を介して圧力を与え、この空間から
材料を押し出してノズル孔3aから吐出させるようにし
たものである。ここで、材料を貯留する空間について
は、例えば材料供給室7の内部空間に連通する微小な材
料貯留空間を形成するようにすればよい。
The electromechanical conversion system utilizes the property that the piezo element is deformed by receiving a pulsed electric signal. The piezo element is deformed so that a flexible substance is introduced into a space storing the material. A pressure is applied to the material so that the material is extruded from this space and discharged from the nozzle hole 3a. Here, for the space for storing the material, for example, a minute material storage space communicating with the internal space of the material supply chamber 7 may be formed.

【0031】また、電気熱変換方式とは、一般には材料
を貯留した空間内に設けたヒータにより、材料を急激に
気化させてバブル(泡)を発生させ、バブルの圧力によ
って空間内の材料を吐出させるようにしたものである。
なお、本発明においては、これを加熱手段として用いる
ことができる。静電吸引方式とは、材料を貯留した空間
内に微小圧力を加え、ノズルに材料のメニスカスを形成
し、この状態で静電引力を加えてから材料を引き出すよ
うにしたものである。なお、これら帯電制御型、加圧振
動型、電気機械変換式、電気熱変換方式、静電吸引方式
といった各機構については、先のメカニカルシャッター
による機構を併用して用いることにより、材料の吐出制
御をより確実に行うようにし、または間欠的な吐出を確
実に行うようにしてもよい。
In the electrothermal conversion system, generally, a heater provided in the space in which the material is stored rapidly vaporizes the material to generate bubbles, and the pressure of the bubble causes the material in the space to be removed. It is designed to be discharged.
In addition, in this invention, this can be used as a heating means. The electrostatic suction method is a method in which a minute pressure is applied to the space in which the material is stored to form a meniscus of the material in the nozzle, and electrostatic attraction is applied in this state before the material is pulled out. For each of these mechanisms such as charge control type, pressure vibration type, electromechanical conversion type, electrothermal conversion type, and electrostatic suction type, it is possible to control the discharge of material by using the mechanical shutter mechanism in combination. May be performed more reliably, or intermittent ejection may be performed reliably.

【0032】ステージ4は、前記ノズル孔3aの直下に
配置されたもので、例えば後述するように有機エレクト
ロルミネッセンス素子等からなる電気光学装置作製用の
基体Sを保持固定するものである。このステージ4に
は、保持固定した基体Sを前記ノズル孔3aに対してX
方向、Y方向及びZ方向に移動可能にする可動機構11
が設けられている。すなわち、この可動機構11は、ノ
ズル孔3aに対して基体Sをその鉛直方向(Z方向)に
移動可能かつ位置決めするZ可動部(図示せず)と、ス
テージ4をノズル孔3aに対して水平方向(X方向、Y
方向)にそれぞれ移動させかつ位置決めするX可動部
(図示せず)及びY可動部(図示せず)とを備えてなる
もので、これらの可動部の動作をそれぞれ制御部(図示
せず)で設定したとおりに制御できるように構成された
ものである。なお、これらX可動部、Y可動部及びZ可
動部は、例えばリニアモータによって構成されたものと
なっている。また、このステージ4には、その載置面側
に水冷式等の温度調整手段(図示せず)が設けられてお
り、これによってステージ4上の基体Sを所望温度に調
整できるようになっている。
The stage 4 is arranged immediately below the nozzle hole 3a, and holds and fixes a substrate S for manufacturing an electro-optical device, such as an organic electroluminescence element, as will be described later. On the stage 4, the substrate S held and fixed is attached to the nozzle hole 3a in the X direction.
Mechanism 11 that enables movement in the Y, Y, and Z directions
Is provided. That is, the movable mechanism 11 includes a Z movable portion (not shown) for moving and positioning the substrate S in the vertical direction (Z direction) with respect to the nozzle hole 3a, and the stage 4 horizontally with respect to the nozzle hole 3a. Direction (X direction, Y
Direction) and an X movable part (not shown) and a Y movable part (not shown) for moving and positioning the movable parts respectively. The movement of these movable parts is controlled by a control part (not shown). It is configured so that it can be controlled as set. The X movable part, the Y movable part, and the Z movable part are configured by, for example, linear motors. Further, the stage 4 is provided with a water cooling type temperature adjusting means (not shown) on the mounting surface side thereof, whereby the substrate S on the stage 4 can be adjusted to a desired temperature. There is.

【0033】次に、このような構成のパターニング装置
1によるパターニングを、電子素子の製造に適用した例
について説明する。なお、ここで説明する例は、電子素
子としての薄膜トランジスタ(TFT)や容量素子の製
造方法と、これら電子素子を複数形成してなる回路基板
(本発明においては電子装置ともなる)の製造方法につ
いての一例であり、具体的には、図2に示すように同一
基板上にドライバー回路と画素部とを一体形成してなる
液晶装置(電気光学装置)用のアクティブマトリクス型
回路基板の製造方法についてである。ここで、図2にお
いては、ドライバー回路を構成する基本回路としてCM
OS回路を示し、画素薄膜トランジスタ(TFT)とし
てダブルゲート構造のTFTを示している。
Next, an example in which patterning by the patterning device 1 having such a configuration is applied to the manufacture of electronic elements will be described. Note that the examples described here relate to a method of manufacturing a thin film transistor (TFT) or a capacitive element as an electronic element, and a method of manufacturing a circuit board (also an electronic device in the present invention) formed by forming a plurality of these electronic elements. As an example, specifically, a method for manufacturing an active matrix type circuit substrate for a liquid crystal device (electro-optical device) in which a driver circuit and a pixel portion are integrally formed on the same substrate as shown in FIG. Is. Here, in FIG. 2, a CM is used as a basic circuit forming a driver circuit.
An OS circuit is shown, and a TFT having a double gate structure is shown as a pixel thin film transistor (TFT).

【0034】まず、この製造方法によって得られる回路
基板(電子装置)について、図2を参照してその概略構
成を説明する。図2において符号101は耐熱性を有す
る基板であり、この基板101には、石英基板、シリコ
ン基板、セラミックス基板、金属基板(代表的にはステ
ンレス基板)等が用いられている。ただし、いずれの基
板が用いられていても、必要に応じて下地膜(好ましく
は珪素を主成分とする絶縁膜)が設けられる。符号10
2は下地膜として設けられた酸化珪素膜であり、その上
にドライバーTFTの活性層、画素TFTの活性層およ
び保持容量(容量素子)の下部電極となる半導体層が形
成されている。
First, a schematic structure of a circuit board (electronic device) obtained by this manufacturing method will be described with reference to FIG. In FIG. 2, reference numeral 101 is a substrate having heat resistance, and a quartz substrate, a silicon substrate, a ceramics substrate, a metal substrate (typically a stainless substrate) or the like is used as the substrate 101. However, whichever substrate is used, a base film (preferably an insulating film containing silicon as a main component) is provided as necessary. Code 10
Reference numeral 2 denotes a silicon oxide film provided as a base film, on which an active layer of a driver TFT, an active layer of a pixel TFT, and a semiconductor layer to be a lower electrode of a storage capacitor (capacitance element) are formed.

【0035】ドライバーTFTの活性層は、Nチャネル
型TFT(以下、NTFTという)のソース領域10
3、ドレイン領域104、LDD(ライトドープトドレ
イン)領域105およびチャネル形成領域106、並び
にPチャネル型TFT(以下、PTFTという)のソー
ス領域107、ドレイン領域108およびチャネル形成
領域109で形成されている。また、画素TFT(ここ
ではNTFTを用いる。)の活性層は、ソース領域11
0、ドレイン領域111、LDD領域112a、112
bおよびチャネル形成領域113a、113bで形成さ
れている。さらに、ドレイン領域111から延長された
半導体層が、保持容量の下部電極114として用いられ
ている。
The active layer of the driver TFT is the source region 10 of an N-channel type TFT (hereinafter referred to as NTFT).
3, a drain region 104, an LDD (lightly doped drain) region 105 and a channel forming region 106, and a source region 107, a drain region 108 and a channel forming region 109 of a P-channel TFT (hereinafter referred to as PTFT). . The active layer of the pixel TFT (here, NTFT is used) is the source region 11
0, drain region 111, LDD regions 112a and 112
b and the channel forming regions 113a and 113b. Further, the semiconductor layer extended from the drain region 111 is used as the lower electrode 114 of the storage capacitor.

【0036】なお、図2では下部電極114が画素TF
Tのドレイン領域111と直接的に接続されているが、
間接的に接続させて下部電極114とドレイン領域11
1とが電気的に接続するような構造としてもよい。この
下部電極114には、半導体層に対して公知のドープ元
素が添加されている。そして、活性層および保持容量の
下部電極を覆ってゲート絶縁膜が形成されている。ま
た、本例では、保持容量の誘電体118が、画素TFT
のゲート絶縁膜117よりも薄く形成される。
In FIG. 2, the lower electrode 114 is the pixel TF.
Although it is directly connected to the drain region 111 of T,
The lower electrode 114 and the drain region 11 are connected indirectly.
1 may be electrically connected to the structure. A known doping element for the semiconductor layer is added to the lower electrode 114. A gate insulating film is formed so as to cover the active layer and the lower electrode of the storage capacitor. In addition, in this example, the dielectric 118 of the storage capacitor is the pixel TFT.
Is formed thinner than the gate insulating film 117.

【0037】このように、保持容量の下部電極114に
ドープ元素を含有させて下部電極114の低抵抗化を図
り、さらに保持容量の誘電体を薄くすることで、容量を
形成する面積を大きくすることなくキャパシティを稼ぐ
ことができる。また、ここでは、画素TFTのゲート絶
縁膜117とドライバーTFTのゲート絶縁膜115、
116については同じ膜厚の同一絶縁膜としたが、例え
ば、回路特性に応じて同一基板上に異なるゲート絶縁膜
を有するTFTが少なくとも二種類以上存在する構成と
してもよい。
As described above, the lower electrode 114 of the storage capacitor is made to contain a doping element to lower the resistance of the lower electrode 114, and the dielectric of the storage capacitor is further thinned to increase the area for forming the capacitance. You can earn capacity without. Further, here, the gate insulating film 117 of the pixel TFT and the gate insulating film 115 of the driver TFT,
Although the same insulating film having the same film thickness is used for 116, for example, at least two or more types of TFTs having different gate insulating films may be provided on the same substrate depending on the circuit characteristics.

【0038】ゲート絶縁膜115、116、117の上
にはドライバーTFTのゲート配線(ゲート電極)11
9、120と、画素TFTのゲート配線(ゲート電極)
121が形成されている。また、同時に保持容量の誘電
体118の上には保持容量の上部電極122が形成され
ており、これによって前記下部電極114、誘電体11
8、上部電極122により、保持電極(容量素子)が構
成されている。ゲート配線119〜121および保持容
量の上部電極122の形成材料としては、800〜11
50℃(好ましくは900〜1100℃)の温度に耐え
る耐熱性を有する導電膜が用いられている。具体的に
は、導電性を有する珪素膜(例えばリンドープシリコン
膜、ボロンドープシリコン膜等)や金属膜(例えばタン
グステン膜、タンタル膜、モリブデン膜、チタン膜
等)、さらには前記金属膜をシリサイド化したシリサイ
ド膜、窒化した窒化膜(窒化タンタル膜、窒化タングス
テン膜、窒化チタン膜等)などが用いられ、これらは単
層構造としても複数種のものを組み合わせた積層構造と
してもよい。前記金属膜を用いる場合には、金属膜の酸
化を防止するために珪素膜との積層構造とすることが望
ましい。また、酸化防止という意味では、金属膜を窒化
珪素膜で覆った構造が有効である。図2では、窒化珪素
膜123を設けてゲート配線119〜121及び上部電
極122の酸化を防止している。
The gate wiring (gate electrode) 11 of the driver TFT is formed on the gate insulating films 115, 116 and 117.
9, 120 and gate wiring of the pixel TFT (gate electrode)
121 is formed. At the same time, the upper electrode 122 of the storage capacitor is formed on the dielectric 118 of the storage capacitor, whereby the lower electrode 114 and the dielectric 11 are formed.
8, the upper electrode 122 constitutes a holding electrode (capacitive element). The material for forming the gate wirings 119 to 121 and the upper electrode 122 of the storage capacitor is 800 to 11
A conductive film having heat resistance that can withstand a temperature of 50 ° C. (preferably 900 to 1100 ° C.) is used. Specifically, a conductive silicon film (for example, a phosphorus-doped silicon film, a boron-doped silicon film, or the like), a metal film (for example, a tungsten film, a tantalum film, a molybdenum film, a titanium film, or the like), and further, the metal film is silicided. A silicide film, a nitrided nitride film (a tantalum nitride film, a tungsten nitride film, a titanium nitride film, etc.) is used, which may have a single-layer structure or a laminated structure in which a plurality of types are combined. When the metal film is used, it is desirable to have a laminated structure with a silicon film in order to prevent oxidation of the metal film. Further, in terms of preventing oxidation, a structure in which a metal film is covered with a silicon nitride film is effective. In FIG. 2, a silicon nitride film 123 is provided to prevent the gate wirings 119 to 121 and the upper electrode 122 from being oxidized.

【0039】また、符号124は第1層間絶縁膜であ
り、珪素を含む絶縁膜(単層または積層)で形成されて
いる。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪
素膜、酸化窒化珪素膜(酸素よりも窒素の含有量の方が
多い)、窒化酸化珪素膜(窒素よりも酸素の含有量の方
が多い)が用いられる。この第1層間絶縁膜124には
コンタクトホールが設けられており、ドライバーTFT
のソース配線(ソース電極)125、126、ドレイン
配線(ドレイン電極)127、および画素TFTのソー
ス配線(ソース電極)128、ドレイン配線(ドレイン
電極)129が形成されている。その上にはパッシベー
ション膜130、第2層間絶縁膜131が形成され、さ
らにその上にはブラックマスク(遮光膜)132が形成
されている。また、ブラックマスク132の上には第3
層間絶縁膜133が形成され、コンタクトホールを設け
た後、画素電極134が形成されている。
Reference numeral 124 is a first interlayer insulating film, which is formed of an insulating film containing silicon (single layer or laminated). As the insulating film containing silicon, a silicon oxide film, a silicon nitride film, a silicon oxynitride film (having a higher content of nitrogen than oxygen), a silicon nitride oxide film (having a higher content of oxygen than nitrogen) ) Is used. A contact hole is provided in the first interlayer insulating film 124, and the driver TFT
Source wirings (source electrodes) 125 and 126, drain wirings (drain electrodes) 127, source wirings (source electrodes) 128 and drain wirings (drain electrodes) 129 of the pixel TFTs are formed. A passivation film 130 and a second interlayer insulating film 131 are formed thereon, and a black mask (light shielding film) 132 is further formed thereon. In addition, a third mask is placed on the black mask 132.
After the interlayer insulating film 133 is formed and the contact hole is provided, the pixel electrode 134 is formed.

【0040】なお、図2では第2層間絶縁膜131上に
はブラックマスク(遮光膜)132が形成されている
が、特に限定されず、必要に応じて形成すればよい。例
えば、対向基板に遮光膜を設ける構成としてもよいし、
各TFTの下にゲート配線と同様の材料を用いた遮光膜
を設けるような構造としてもよい。第2層間絶縁膜13
1や第3層間絶縁膜133としては、比誘電率の小さい
樹脂膜が好適に用いられ、具体的には、ポリイミド膜、
アクリル膜、ポリアミド膜、BCB(ベンゾシクロブテ
ン)膜などが用いられる。
Although the black mask (light-shielding film) 132 is formed on the second interlayer insulating film 131 in FIG. 2, it is not particularly limited and may be formed if necessary. For example, a light shielding film may be provided on the counter substrate,
A structure in which a light-shielding film made of the same material as the gate wiring is provided under each TFT may be used. Second interlayer insulating film 13
A resin film having a small relative dielectric constant is preferably used as the first and third interlayer insulating films 133. Specifically, a polyimide film,
An acrylic film, a polyamide film, a BCB (benzocyclobutene) film or the like is used.

【0041】また、画素電極134としては、透過型の
液晶装置を作製するのであればITO膜に代表される透
明導電膜が、反射型の液晶装置を作製するのであればア
ルミニウム膜に代表される反射率の高い金属膜が用いら
れる。なお、図2では画素電極134がドレイン電極1
29を介して画素TFTのドレイン領域111と電気的
に接続されているが、画素電極134とドレイン領域1
11とが直接的に接続するような構造としてもよい。
Further, as the pixel electrode 134, a transparent conductive film typified by an ITO film is used for manufacturing a transmissive liquid crystal device, and an aluminum film is typified for manufacturing a reflective liquid crystal device. A metal film having high reflectance is used. In FIG. 2, the pixel electrode 134 is the drain electrode 1
The pixel electrode 134 and the drain region 1 are electrically connected to the drain region 111 of the pixel TFT via 29.
The structure may be such that 11 and 11 are directly connected.

【0042】次に、このような構成の回路基板(電子装
置)の製造方法を説明する。なお、基本的には図2に示
した回路基板を形成するものの、各構成要素の符号につ
いては、説明の便宜上、図2に示した符号とは異なる符
号を用いて説明する。まず、図3(a)に示すように基
板として石英基板201を用意し、その上に20nm厚
の酸化珪素膜(下地膜)202と非晶質珪素膜(図示せ
ず)とを大気開放しないまま連続的に成膜する。こうす
ることで非晶質珪素膜の下表面に大気中に含まれるボロ
ン等の不純物が吸着することを防ぐことができる。な
お、本例では非晶質珪素(アモルファスシリコン)膜を
用いたが、他の半導体膜であっても構わない。微結晶質
珪素(マイクロクリスタルシリコン)膜でもよいし、非
晶質シリコンゲルマニウム膜でもよい。また、下地膜及
び半導体膜の形成方法としては、PCVD法、LPCV
D法またはスパッタ法等を用いることができるが、図1
に示したパターニング装置1を用いた成膜法を採用する
こともできる。
Next, a method of manufacturing the circuit board (electronic device) having such a configuration will be described. Although the circuit board shown in FIG. 2 is basically formed, the reference numerals of the respective constituent elements will be described by using the reference numerals different from those shown in FIG. 2 for convenience of explanation. First, as shown in FIG. 3A, a quartz substrate 201 is prepared as a substrate, and a 20 nm thick silicon oxide film (base film) 202 and an amorphous silicon film (not shown) are not exposed to the atmosphere. The film is continuously formed as it is. By doing so, it is possible to prevent impurities such as boron contained in the atmosphere from adsorbing to the lower surface of the amorphous silicon film. Although an amorphous silicon (amorphous silicon) film is used in this example, another semiconductor film may be used. It may be a microcrystalline silicon (microcrystal silicon) film or an amorphous silicon germanium film. Further, as a method for forming the base film and the semiconductor film, PCVD method, LPCV
Although the D method or the sputtering method can be used, FIG.
The film forming method using the patterning device 1 shown in can also be adopted.

【0043】次に、非晶質珪素膜の結晶化を行う。本例
では結晶化手段として、特開平9−312260号公報
に記載された技術を用いた。同公報に記載された技術
は、珪素膜の結晶化を助長する触媒元素としてニッケ
ル、コバルト、パラジウム、ゲルマニウム、白金、鉄、
銅から選ばれた元素を用いている。すなわち、触媒元素
としてニッケルを選択し、非晶質珪素膜上にニッケルを
含んだ層を形成し、550℃、14時間の熱処理を行っ
て結晶化した。そして、形成された結晶質珪素(ポリシ
リコン)膜をパターニングして、ドライバーTFTの半
導体層203、画素TFTの半導体層204を形成し
た。なお、ドライバーTFTおよび画素TFTの半導体
層を形成する前後に、結晶質珪素膜に対してTFTのし
きい値電圧を制御するための不純物元素(リンまたはボ
ロン)を添加してもよい。この工程はNTFTまたはP
TFTのみに行ってもよいし、双方に行ってもよい。
Next, the amorphous silicon film is crystallized. In this example, the technique described in JP-A-9-313260 was used as the crystallization means. The technique described in the publication is nickel, cobalt, palladium, germanium, platinum, iron as a catalyst element for promoting crystallization of a silicon film,
It uses elements selected from copper. That is, nickel was selected as the catalyst element, a layer containing nickel was formed on the amorphous silicon film, and heat treatment was performed at 550 ° C. for 14 hours to crystallize. Then, the formed crystalline silicon (polysilicon) film was patterned to form the semiconductor layer 203 of the driver TFT and the semiconductor layer 204 of the pixel TFT. Note that an impurity element (phosphorus or boron) for controlling the threshold voltage of the TFT may be added to the crystalline silicon film before and after the semiconductor layers of the driver TFT and the pixel TFT are formed. This process is NTFT or P
It may be performed only for the TFT or both.

【0044】次いで、図3(b)に示すように、活性層
203a、204aの上にレジストマスク205a、2
05bを形成し、ドープ元素としてリンの添加を行う。
添加するリンの濃度は、5×1018〜1×1020ato
ms/cm3 とするのが好ましい。このようにして、リ
ンが添加されてなる領域(以下、リンドープ領域とい
う)203b、204bが形成される。レジストマスク
205aについては、後にドライバーTFTのソース領
域またはドレイン領域となる領域の一部(または全部)
を露出させるようにして形成配置する。また、同様にレ
ジストマスク205bについても、後に画素TFTのソ
ース領域またはドレイン領域の一部(または全部)を露
出させるようにして形成配置する。このとき、保持容量
の下部電極となる領域にはレジストマスクを配置しない
ため、リンが全面的に添加され、リンドープ領域204
bとなる。なお、レジストマスク205a、205bを
形成する前に活性層表面を酸化しておくことが好まし
い。酸化珪素膜を設けておくことで、活性層とレジスト
マスクとの密着性を高められる他、活性層が有機物で汚
染されることを防げる。
Next, as shown in FIG. 3B, resist masks 205a, 2a are formed on the active layers 203a, 204a.
05b is formed, and phosphorus is added as a doping element.
The concentration of phosphorus added is 5 × 10 18 to 1 × 10 20 ato
It is preferably ms / cm 3 . In this way, regions 203b and 204b (hereinafter referred to as phosphorus-doped regions) to which phosphorus is added are formed. Regarding the resist mask 205a, a part (or the whole) of a region to be a source region or a drain region of the driver TFT later.
Are formed so as to be exposed. Similarly, the resist mask 205b is also formed and arranged so that part (or all) of the source region or the drain region of the pixel TFT is exposed later. At this time, since the resist mask is not arranged in the region serving as the lower electrode of the storage capacitor, phosphorus is entirely added, and the phosphorus-doped region 204
b. It is preferable to oxidize the surface of the active layer before forming the resist masks 205a and 205b. By providing the silicon oxide film, the adhesion between the active layer and the resist mask can be improved, and the active layer can be prevented from being contaminated with organic substances.

【0045】次に、図3(c)に示すようにレジストマ
スク205a、205bを除去し、500〜650℃の
熱処理を2〜16時間加え、珪素膜の結晶化に用いた触
媒元素のゲッタリングを行う。ゲッタリング作用を奏す
るためには熱履歴の最高温度から±50℃程度の温度が
必要であるが、結晶化のための熱処理が550〜600
℃で行われるため、500〜650℃の熱処理で十分に
ゲッタリング作用を奏することができる。本例では、6
00℃、8時間の熱処理を加えることにより、触媒元素
(ニッケル)を矢印方向に移動させ、リンドープ領域2
03b、204bに含まれるリンによりゲッタリングし
て捕獲した。このようにしてゲッタリング領域(リンド
ープ領域203b、204bに対応する領域)が形成さ
れ、また、これによって203a、204aで示した領
域に含まれるニッケルの濃度は十分に低減される。な
お、このゲッタリング領域は、保持容量の下部電極とし
て残り、ドライバーTFT及び画素TFTのソース領域
またはドレイン領域の一部または全部として残る。
Next, as shown in FIG. 3C, the resist masks 205a and 205b are removed, and heat treatment at 500 to 650 ° C. is applied for 2 to 16 hours to getter the catalytic element used for crystallization of the silicon film. I do. A temperature of about ± 50 ° C. from the maximum temperature of the heat history is required to exert the gettering action, but the heat treatment for crystallization requires 550 to 600 ° C.
Since it is performed at a temperature of 500 ° C., the gettering action can be sufficiently achieved by the heat treatment at 500 to 650 ° C. In this example, 6
By applying a heat treatment at 00 ° C. for 8 hours, the catalytic element (nickel) is moved in the direction of the arrow, and the phosphorus-doped region 2
Capture was performed by gettering with phosphorus contained in 03b and 204b. In this way, gettering regions (regions corresponding to the phosphorus-doped regions 203b and 204b) are formed, and the concentration of nickel contained in the regions 203a and 204a is sufficiently reduced. The gettering region remains as the lower electrode of the storage capacitor and remains as a part or the whole of the source region or the drain region of the driver TFT and the pixel TFT.

【0046】次に、図3(d)に示すようにゲート絶縁
膜206を形成する。このゲート絶縁膜206の形成方
法としては、図1に示したパターニング装置1を用いる
方法が好適に採用される。すなわち、前記基板201を
図1に示した真空チャンバー2内に入れ上面側を上に向
けた状態でステージ4上に載置し、さらにここに保持固
定するとともに、真空装置14を作動させて真空チャン
バー4内を真空雰囲気としておく。また、必要に応じて
温度調整手段(図示せず)でステージ4上の基板201
を所望温度(ノズル孔3aから例えば気化した状態で射
出されてきた形成材料を十分に冷却して、液化あるいは
固化し得る温度)に調整しておく。また、予め材料供給
室7内の保持具に保持させておいたゲート絶縁膜206
の形成材料を加熱手段9によって所定温度にまで加熱し
ておく。
Next, as shown in FIG. 3D, a gate insulating film 206 is formed. As a method for forming the gate insulating film 206, a method using the patterning device 1 shown in FIG. 1 is preferably adopted. That is, the substrate 201 is placed in the vacuum chamber 2 shown in FIG. The inside of the chamber 4 is kept in a vacuum atmosphere. Further, if necessary, a substrate 201 on the stage 4 may be adjusted by temperature adjusting means (not shown).
Is adjusted to a desired temperature (for example, the temperature at which the forming material injected from the nozzle holes 3a in a vaporized state is sufficiently cooled to be liquefied or solidified). In addition, the gate insulating film 206 previously held by the holder in the material supply chamber 7
The forming material is heated to a predetermined temperature by the heating means 9.

【0047】ここで、ゲート絶縁膜206の形成材料と
しては、酸化珪素が好適に用いられるが、酸化珪素に加
えて窒化珪素を用いるようにしてもよい。その場合、酸
化珪素からなる膜の上に窒化珪素からなる膜を設けた積
層構造としてもよく、また、酸化珪素に窒素を添加した
酸化窒化珪素膜としてもよい。このような形成材料を前
述したように加熱手段9で所定温度にまで加熱したら、
キャリアガス供給源8からヘリウム等のキャリアガスを
材料供給室7に導入するとともに、前記吐出機構10を
作動させて形成材料をキャリアガスに同伴させた状態で
ノズル孔3aから真空チャンバー2内に吐出させる。す
ると、ほぼ常圧にあるノズル3内より十分に低い圧力雰
囲気である真空チャンバー2内に形成材料が吐出される
ことにより、この形成材料は気化した状態で吐出される
ことになる。なお、真空チャンバー2が特に高い真空度
にある理想的な場合には、形成材料が分子線状に吐出さ
れることもある。
Although silicon oxide is preferably used as the material for forming the gate insulating film 206, silicon nitride may be used in addition to silicon oxide. In that case, a laminated structure in which a film made of silicon nitride is provided on a film made of silicon oxide, or a silicon oxynitride film in which nitrogen is added to silicon oxide may be used. When such a forming material is heated to a predetermined temperature by the heating means 9 as described above,
A carrier gas such as helium is introduced into the material supply chamber 7 from a carrier gas supply source 8, and the discharge mechanism 10 is operated to discharge the forming material into the vacuum chamber 2 through the nozzle holes 3a with the carrier gas entrained in the carrier gas. Let Then, the forming material is ejected in the vaporized state by ejecting the forming material into the vacuum chamber 2 which is a pressure atmosphere sufficiently lower than the inside of the nozzle 3 which is at almost normal pressure. In the ideal case where the vacuum chamber 2 has a particularly high degree of vacuum, the forming material may be ejected in a molecular beam shape.

【0048】したがって、制御部によって可動機構11
の動作を制御し、これによりノズル孔3aと基板201
との相対的な位置関係を予め設定したとおりに移動させ
ることにより、この形成材料を基板201上の所定位置
に所望量射出することができる。このようにして形成材
料を基板201上に射出すると、この形成材料は基板2
01の温度にまで冷却されることにより、固化してここ
に固定される。なお、ゲート絶縁膜206の形成につい
ては、パターニング装置1による方法に代えて、プラズ
マCVD法やスパッタ法で行うようにしてもよい。この
ようにして形成されるゲート絶縁膜206は、画素TF
Tのゲート絶縁膜として機能するものとなり、膜厚は例
えば50〜200nm程度に形成される。
Therefore, the movable mechanism 11 is controlled by the control unit.
Of the nozzle hole 3a and the substrate 201
It is possible to inject a desired amount of this forming material to a predetermined position on the substrate 201 by moving the relative positional relationship with and as set in advance. When the forming material is injected onto the substrate 201 in this manner, the forming material is applied to the substrate 2
By being cooled to the temperature of 01, it is solidified and fixed there. The gate insulating film 206 may be formed by a plasma CVD method or a sputtering method instead of the patterning apparatus 1. The gate insulating film 206 thus formed is used for the pixel TF.
It functions as a gate insulating film of T and is formed to have a film thickness of, for example, about 50 to 200 nm.

【0049】ゲート絶縁膜206を形成したら、これを
真空チャンバー2から取り出し、図3(e)に示すよう
レジストマスク(図示せず)を設けてゲート絶縁膜を選
択的に除去する。このとき、画素TFTの上にゲート絶
縁膜206を残し、ドライバーTFTおよび保持容量と
なる領域の上は除去する。次いで、800〜1150℃
(好ましくは900〜1100℃)の温度で15分〜8
時間(好ましくは30分〜2時間)の熱処理工程を、酸
化性雰囲気下で行う(熱酸化工程)。この熱処理工程で
は、活性層の結晶粒内の欠陥等が修復されるという効果
が得られるため、極めて良好な結晶性を有する結晶質珪
素膜が形成される。なお、酸化性雰囲気としては、ドラ
イ酸素雰囲気でもウェット酸素雰囲気でもよいし、酸素
雰囲気中にハロゲン元素を含ませた雰囲気でもよい。ハ
ロゲン元素を含ませた雰囲気による熱酸化工程とした場
合、ニッケルを除去する効果も期待できるので有効であ
る。
After the gate insulating film 206 is formed, it is taken out of the vacuum chamber 2 and a resist mask (not shown) is provided as shown in FIG. 3 (e) to selectively remove the gate insulating film. At this time, the gate insulating film 206 is left on the pixel TFT, and the driver TFT and the region to be the storage capacitor are removed. Then 800-1150 ° C
15 minutes to 8 at a temperature of (preferably 900 to 1100 ° C.)
The heat treatment process for a time (preferably 30 minutes to 2 hours) is performed in an oxidizing atmosphere (thermal oxidation process). In this heat treatment step, the effect of repairing defects and the like in the crystal grains of the active layer is obtained, so that a crystalline silicon film having extremely good crystallinity is formed. Note that the oxidizing atmosphere may be a dry oxygen atmosphere, a wet oxygen atmosphere, or an atmosphere containing a halogen element in the oxygen atmosphere. When the thermal oxidation process is performed in an atmosphere containing a halogen element, the effect of removing nickel can be expected, which is effective.

【0050】こうして熱酸化工程を行うことにより保持
容量となる領域において露出した半導体層の表面には、
図4(a)に示すように厚さ5〜50nm程度の酸化珪
素膜(熱酸化膜)207が形成される。最終的に、酸化
珪素膜207は保持容量の誘電体として機能し、酸化珪
素膜206は画素TFT及びドライバーTFTのゲート
絶縁膜として機能する。なお、簡略化のため図示しない
が、画素TFT及びドライバーTFTに残存した酸化珪
素膜からなるゲート絶縁膜206と、その下の半導体層
203、204との界面においても酸化反応が進行す
る。そのため、最終的に画素TFTのゲート絶縁膜20
6の膜厚は50〜200nm程度となる。
The surface of the semiconductor layer exposed in the region to be the storage capacitor by performing the thermal oxidation process in this way is
As shown in FIG. 4A, a silicon oxide film (thermal oxide film) 207 having a thickness of about 5 to 50 nm is formed. Finally, the silicon oxide film 207 functions as a storage capacitor dielectric, and the silicon oxide film 206 functions as a gate insulating film of the pixel TFT and the driver TFT. Although not shown for simplification, the oxidation reaction also progresses at the interface between the gate insulating film 206 made of the silicon oxide film remaining in the pixel TFT and the driver TFT and the semiconductor layers 203 and 204 thereunder. Therefore, the gate insulating film 20 of the pixel TFT is finally obtained.
The film thickness of 6 is about 50 to 200 nm.

【0051】こうして熱酸化工程を終了したら、次に、
図4(b)に示すようにドライバーTFTのゲート配線
(ゲート電極)209(NTFT側)、210(PTF
T側)、画素TFTのゲート配線(ゲート電極)21
1、保持容量の上部配線(上部電極)212を形成す
る。これらの各配線(電極)の形成についても、図1に
示したパターニング装置1を用いる方法が好適に採用さ
れる。すなわち、酸化珪素膜207を形成した基板20
1を図1に示した真空チャンバー2内に入れてステージ
4上に載置し、先にゲート絶縁膜206を形成した場合
と同様にして配線(電極)材料、すなわち導電材料をス
テージ4上の基板201に吐出し、各ゲート配線209
〜211、上部配線212を形成する。このとき、制御
部によって可動機構11の動作を制御し、ノズル孔3a
と基板201との相対的な位置関係を予め設定したとお
りに移動させることにより、各配線材料を基板201上
の所定位置に所望量射出することができ、したがってフ
ォトリソグラフィー工程等を必要とすることなく、各配
線のパターニングを行ってゲート配線209〜211、
上部配線212をそれぞれ形成することができる。
After the thermal oxidation step is completed,
As shown in FIG. 4B, the gate wiring (gate electrode) 209 (NTFT side) of the driver TFT, 210 (PTF)
T side), gate wiring (gate electrode) 21 of the pixel TFT
First, the upper wiring (upper electrode) 212 of the storage capacitor is formed. The method using the patterning device 1 shown in FIG. 1 is also suitably adopted for forming each of these wirings (electrodes). That is, the substrate 20 on which the silicon oxide film 207 is formed
1 is placed in the vacuum chamber 2 shown in FIG. 1 and placed on the stage 4, and a wiring (electrode) material, that is, a conductive material is placed on the stage 4 in the same manner as in the case where the gate insulating film 206 is formed first. Each gate wiring 209 is discharged onto the substrate 201.
˜211 and the upper wiring 212 are formed. At this time, the operation of the movable mechanism 11 is controlled by the control unit, and the nozzle hole 3a
By moving the relative positional relationship between the substrate 201 and the substrate 201 as set in advance, it is possible to inject a desired amount of each wiring material at a predetermined position on the substrate 201, and thus a photolithography process or the like is required. Instead, each wiring is patterned to form gate wirings 209 to 211,
The upper wiring 212 can be formed respectively.

【0052】このようにして各配線が形成され、特に上
部配線212が形成されることにより、この上部配線2
12と前記のリンドープ領域204b、および酸化珪素
膜207とから、本発明の電子素子となる容量素子が形
成される。配線(電極)材料、すなわち導電材料として
は、導電性を有する珪素(例えばリンドープシリコン、
ボロンドープシリコン等)や金属(例えばタングステ
ン、タンタル、モリブデン、チタン等)、さらには該金
属をシリサイド化した金属シリサイド、窒化した窒化金
属(窒化タンタル、窒化タングステン、窒化チタン等)
などが用いられる。また、これら材料は、単一の材料か
らなる単層構造、あるいは複数種の材料からなる積層構
造のいずれにも形成可能である。
By forming the respective wirings in this manner, and particularly by forming the upper wiring 212, the upper wiring 2 is formed.
12, the phosphorus-doped region 204b, and the silicon oxide film 207 form a capacitive element which is an electronic element of the present invention. As a wiring (electrode) material, that is, a conductive material, conductive silicon (for example, phosphorus-doped silicon,
Boron-doped silicon, etc.), metal (eg, tungsten, tantalum, molybdenum, titanium, etc.), metal silicide obtained by siliciding the metal, nitrided metal nitride (tantalum nitride, tungsten nitride, titanium nitride, etc.)
Are used. Further, these materials can be formed into either a single layer structure made of a single material or a laminated structure made of a plurality of kinds of materials.

【0053】なお、これらゲート配線209〜211、
上部配線212に形成にあたっても、減圧熱CVD法等
を採用することができる。また、ゲート配線211は画
素TFTがダブルゲート構造であるためゲート配線を2
本記載しているが、実際には同一配線である。また、ゲ
ート配線209〜211および保持容量の上部配線21
2として、下層から珪素膜/窒化タングステン膜/タン
グステン膜(または下層から珪素膜/タングステンシリ
サイド膜)という積層膜を用いることもでき、これ以外
の導電膜を用いることもできる。
Incidentally, these gate wirings 209 to 211,
Also when forming the upper wiring 212, a low pressure thermal CVD method or the like can be adopted. In addition, since the pixel TFT has a double gate structure, the gate wiring 211 has two gate wirings.
Although described here, the wiring is actually the same. In addition, the gate wirings 209 to 211 and the storage capacitor upper wiring 21.
As 2, a laminated film of a silicon film / a tungsten nitride film / a tungsten film from the lower layer (or a silicon film / a tungsten silicide film from the lower layer) can be used, and a conductive film other than this can also be used.

【0054】次いで、ゲート配線209〜211および
保持容量の上部配線212を覆って25nm程度の厚さ
の窒化珪素膜213を形成する。この窒化珪素膜213
の形成についても、前記の図1に示したパターニング装
置1を用いる方法が採用可能であり、また、CVD法等
の従来からの方法も採用可能である。この窒化珪素膜2
13は、ゲート配線209〜211および保持容量の上
部配線212の酸化を防ぐと同時に、後に珪素膜でなる
サイドウォールを除去する際にエッチングストッパーと
して機能するものとなる。このとき、窒化珪素膜213
を形成する前処理として、水素を含むガス(例えばアン
モニアガス)を用いたプラズマ処理を行うことは有効で
ある。この前処理によりプラズマによって活性化した
(励起した)水素が活性層(半導体層)内に閉じこめら
れるため、効果的に水素終端が行われる。さらに、水素
を含むガスに加えて亜酸化窒素ガスを加えると、発生し
た水分によって被処理体の表面が洗浄され、特に大気中
に含まれるボロン等による汚染を効果的に防ぐことがで
きる。
Next, a silicon nitride film 213 having a thickness of about 25 nm is formed so as to cover the gate wirings 209 to 211 and the storage capacitor upper wiring 212. This silicon nitride film 213
As for the formation, the method using the patterning device 1 shown in FIG. 1 can be adopted, and the conventional method such as the CVD method can also be adopted. This silicon nitride film 2
The element 13 prevents the gate wirings 209 to 211 and the upper wiring 212 of the storage capacitor from being oxidized, and at the same time, functions as an etching stopper when the sidewall made of a silicon film is removed later. At this time, the silicon nitride film 213
It is effective to perform plasma treatment using a gas containing hydrogen (for example, ammonia gas) as a pretreatment for forming the. By this pretreatment, hydrogen activated (excited) by plasma is confined in the active layer (semiconductor layer), so that hydrogen termination is effectively performed. Furthermore, when nitrous oxide gas is added in addition to hydrogen-containing gas, the generated water cleans the surface of the object to be treated, and in particular, it is possible to effectively prevent contamination by boron or the like contained in the atmosphere.

【0055】次いで、非晶質珪素膜(図示せず)を形成
し、塩素系ガスによる異方性エッチングを行って図4
(c)に示すようにサイドウォール214〜218を形
成する。サイドウォール214〜218を形成したら、
半導体層203、204に対し、ドープ元素としてリン
の添加を行う。この時、ゲート配線209〜211、保
持容量の上部電極212およびサイドウォール214〜
218がマスクとなり、自己整合的に不純物領域219
〜223が形成される。不純物領域219〜223に添
加するリンの濃度については、5×1019〜1×1021
atoms/cm 3 となるように調節する。なお、リン
の添加工程は、質量分離を行うイオンインプランテーシ
ョン法を用いてもよいし、質量分離を行わないプラズマ
ドーピング法を用いてもよい。また、本例ではサイドウ
ォールを用いて不純物の添加を行ったが特に限定され
ず、サイドウォールに代えて、フォトマスクを用いたレ
ジストマスクを用いてもよい。
Next, an amorphous silicon film (not shown) is formed.
Then, anisotropic etching with a chlorine-based gas was performed, and FIG.
Form sidewalls 214-218 as shown in (c).
To achieve. After forming the sidewalls 214 to 218,
For the semiconductor layers 203 and 204, phosphorus is used as a doping element.
Is added. At this time, the gate wirings 209 to 211 are protected.
Capacitive upper electrode 212 and side wall 214-
218 serves as a mask to self-align the impurity regions 219.
~ 223 are formed. Added to the impurity regions 219 to 223.
Regarding the concentration of phosphorus added, 5 × 1019~ 1 x 10twenty one
atoms / cm 3 Adjust so that In addition, phosphorus
The ion addition process is based on the ion implantation
Plasma method without mass separation
A doping method may be used. Also, in this example,
Was used to add impurities, but it is not particularly limited.
Instead of the sidewall, a photomask is used.
A ghost mask may be used.

【0056】次いで、図4(d)に示すようにサイドウ
ォール214〜218を除去し、再びリンの添加工程を
行う。この工程は先のリンの添加工程よりも低いドーズ
量で添加する。こうして先にはサイドウォール214〜
218がマスクとなってリンが添加されなかった領域
に、低濃度不純物領域が形成される。この低濃度不純物
領域に添加されるリンの濃度は、5×1017〜5×10
18atoms/cm3 となるように調節する。また、図
4(c)に示した工程と同様に、リンの添加工程は質量
分離を行うイオンインプランテーション法を用いてもよ
いし、質量分離を行わないプラズマドーピング法を用い
てもよい。
Next, as shown in FIG. 4D, the sidewalls 214 to 218 are removed, and the phosphorus adding step is performed again. In this step, the dose is lower than that in the phosphorus addition step. In this way, the side wall 214-
A low concentration impurity region is formed in a region where phosphorus is not added using 218 as a mask. The concentration of phosphorus added to the low concentration impurity region is 5 × 10 17 to 5 × 10 5.
Adjust so that it is 18 atoms / cm 3 . Further, similarly to the step shown in FIG. 4C, the phosphorus addition step may use an ion implantation method in which mass separation is performed or a plasma doping method in which mass separation is not performed.

【0057】この工程によりCMOS回路を形成するN
TFTのソース領域224、LDD領域225、チャネ
ル形成領域226が形成される。また、画素TFTのソ
ース領域227、ドレイン領域228、LDD領域22
9a、229b、チャネル形成領域230a、230b
が形成され。さらに、保持容量の下部電極231が形成
される。また、CMOS回路のPTFTとなる領域にも
NTFTと同様に低濃度不純物領域232が形成され
る。
N for forming a CMOS circuit by this process
A TFT source region 224, an LDD region 225, and a channel formation region 226 are formed. In addition, the source region 227, the drain region 228, the LDD region 22 of the pixel TFT.
9a, 229b, channel forming regions 230a, 230b
Is formed. Further, the lower electrode 231 of the storage capacitor is formed. Further, a low-concentration impurity region 232 is also formed in a region which becomes a PTFT of the CMOS circuit, similarly to the NTFT.

【0058】次いで、図5(a)に示すようにCMOS
回路のPTFTとなる領域以外をレジストマスク23
3、234で覆い、ドープ元素としてボロンの添加を行
う。この工程では、既に添加されているリンより高濃度
の不純物領域を形成するようなドーズ量で添加する。具
体的には、1×1020〜3×1021atoms/cm3
の濃度でボロンが添加されるように調節する。その結
果、PTFTとなる領域に形成されていたN型導電性を
呈する不純物領域は、全てボロンによって導電型が反転
し、P型導電性を呈する不純物領域となる。もちろん、
ボロンの工程も質量分離を行うイオンインプランテーシ
ョン法を用いてもよいし、質量分離を行わないプラズマ
ドーピング法を用いてもよい。また、加速電圧やドーズ
量の条件等は実施者が最適値を設定すればよい。
Next, as shown in FIG.
The resist mask 23 is provided except for the region which becomes the PTFT of the circuit.
3, 234, and boron is added as a doping element. In this step, it is added in a dose amount so as to form an impurity region having a higher concentration than the already added phosphorus. Specifically, 1 × 10 20 to 3 × 10 21 atoms / cm 3
The concentration is adjusted so that boron is added. As a result, all the impurity regions having N-type conductivity formed in the regions to be PTFTs are inverted in conductivity type by boron, and become impurity regions having P-type conductivity. of course,
Also in the boron process, an ion implantation method that performs mass separation may be used, or a plasma doping method that does not perform mass separation may be used. Further, the practitioner may set optimum values for the conditions such as the acceleration voltage and the dose amount.

【0059】この工程により、CMOS回路を構成する
PTFTのソース領域235、ドレイン領域236、チ
ャネル形成領域237が形成される。また、CMOS回
路のNTFTのドレイン領域238が形成される。な
お、前記ドーピング順序は本例に限定されず、例えば図
4(b)に示した工程後、サイドウォール214〜21
8の形成工程に先立ってリンを添加して低濃度不純物領
域を形成する工程を行ってもよい。また、このリンの添
加工程は、保持容量となる領域と、ゲート絶縁膜の膜厚
が厚いドライバーTFTおよび画素TFTとなる領域と
で分けて行ってもよい。
By this step, the source region 235, the drain region 236 and the channel forming region 237 of the PTFT forming the CMOS circuit are formed. Further, the drain region 238 of the NTFT of the CMOS circuit is formed. The doping order is not limited to this example. For example, after the step shown in FIG.
Prior to the formation step of 8, the step of forming low concentration impurity regions by adding phosphorus may be performed. In addition, this phosphorus addition step may be performed separately for the region to be the storage capacitor and the region to be the driver TFT and the pixel TFT having a thick gate insulating film.

【0060】このようにして全ての不純物領域を形成し
終えたら、図5(b)に示すようにレジストマスク23
3、234を除去する。そして、添加した不純物の活性
化をレーザー光または熱処理によって行い、チャネル形
成領域239〜241、ソース領域243〜245、ド
レイン領域246〜248を形成する。活性化を行うだ
けであれば、300〜700℃の温度範囲で2時間程度
で十分であるが、ここでは、750〜1150℃の温度
範囲で20分〜12時間の熱処理工程を行う。この工程
は、各不純物領域に添加されたリンまたはボロンを活性
化すると同時に、チャネル形成領域に残存していたニッ
ケル(結晶化時に用いた触媒元素)をリンのゲッタリン
グ作用によってソース領域およびドレイン領域へと再度
ゲッタリングする工程を兼ねたものとなっている。
After forming all the impurity regions in this way, the resist mask 23 is formed as shown in FIG.
Remove 3,234. Then, the added impurities are activated by laser light or heat treatment to form channel formation regions 239 to 241, source regions 243 to 245, and drain regions 246 to 248. If activation is only performed, a temperature range of 300 to 700 ° C. for about 2 hours is sufficient, but here, a heat treatment process is performed at a temperature range of 750 to 1150 ° C. for 20 minutes to 12 hours. This step activates phosphorus or boron added to each impurity region, and at the same time, nickel (catalyst element used at the time of crystallization) remaining in the channel formation region is removed by the gettering action of phosphorus to the source region and the drain region. It also serves as the step of gettering again.

【0061】次いで、図5(c)に示すように酸化珪素
膜からなる第1層間絶縁膜249を形成する。この第1
層間絶縁膜249の形成についても、前記の図1に示し
たパターニング装置1を用いる方法が採用可能であり、
また、CVD法等の従来からの方法も採用可能である。
そして、この第1層間絶縁膜249にコンタクトホール
を形成し、その後、該コンタクトホールに埋め込んだ状
態でソース配線250〜252、ドレイン配線253、
254を形成する。これら配線についても、前記の図1
に示したパターニング装置1を用いる方法が採用可能で
あり、この方法を用いれば、特にコンタクトホール内へ
の配線材料の埋め込みが容易になる。すなわち、予め可
動機構11によってパターニング装置1のノズル孔3a
をコンタクトホールに対向させておき、その状態で配線
材料を吐出することにより、気化した配線材料がコンタ
クトホール内に良好に入り込むからである。なお、この
ようにして形成するソース配線250〜252、ドレイ
ン配線253、254については、例えばアルミニウム
を主成分とする導電膜をチタン膜で挟んだ積層膜で形成
するのが好ましく、その場合に、積層構造に合わせて材
料を変え、パターニング装置1のノズル3からの吐出を
行うようにする。
Next, as shown in FIG. 5C, a first interlayer insulating film 249 made of a silicon oxide film is formed. This first
For the formation of the interlayer insulating film 249, the method using the patterning device 1 shown in FIG. 1 can be adopted.
Also, a conventional method such as a CVD method can be adopted.
Then, a contact hole is formed in the first interlayer insulating film 249, and thereafter, the source wirings 250 to 252 and the drain wiring 253 are buried in the contact hole.
254 are formed. These wirings are also shown in FIG.
The method using the patterning device 1 shown in FIG. 1 can be adopted, and by using this method, it is particularly easy to embed the wiring material in the contact hole. That is, the nozzle mechanism 3 a of the patterning device 1 is previously moved by the movable mechanism 11.
This is because by vaporizing the wiring material into the contact hole, the wiring material is discharged in this state while facing the contact hole. Note that the source wirings 250 to 252 and the drain wirings 253 and 254 thus formed are preferably formed of, for example, a stacked film in which a conductive film containing aluminum as its main component is sandwiched between titanium films. The material is changed according to the laminated structure, and the ejection from the nozzle 3 of the patterning device 1 is performed.

【0062】ここで、前記ドレイン配線253は、CM
OS回路を形成するNTFTおよびPTFTに共通の配
線として用いられる。また、前述のようにソース領域お
よびドレイン領域には高濃度にニッケルが含まれるた
め、ソース配線およびドレイン配線との良好なオーミッ
クコンタクトが実現できる。このように各配線250〜
252、253、254を形成することにより、本発明
の電子素子となるドライバーTFTおよび画素TFTが
形成される。その後、パッシベーション膜255を形成
する。パッシベーション膜255としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
このようなパッシベーション膜255の形成にあたって
も、前記の図1に示したパターニング装置1を用いる方
法が採用可能である。
Here, the drain wiring 253 is CM
It is used as a wiring common to the NTFT and the PTFT forming the OS circuit. Further, as described above, since the source region and the drain region contain nickel at a high concentration, good ohmic contact with the source wiring and the drain wiring can be realized. In this way, each wiring 250-
By forming 252, 253, and 254, a driver TFT and a pixel TFT which are electronic elements of the present invention are formed. After that, a passivation film 255 is formed. As the passivation film 255, a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or a stacked film of these insulating films and a silicon oxide film can be used.
The method of using the patterning device 1 shown in FIG. 1 can also be adopted for forming such a passivation film 255.

【0063】なお、窒化珪素膜を形成する前処理とし
て、アンモニアガスを用いたプラズマ処理を行い、その
後パッシベーション膜255を形成するようにしてもよ
い。このような前処理を行うと、プラズマで活性化した
(励起した)水素がパッシベーション膜255によって
閉じこめられるため、TFTの活性層(半導体層)の水
素終端が促進される。さらに、水素を含むガスに加えて
亜酸化窒素ガスを加えると、発生した水分によって被処
理体の表面が洗浄され、特に大気中に含まれるボロン等
による汚染を効果的に防ぐことができる。
As a pretreatment for forming the silicon nitride film, plasma treatment using ammonia gas may be performed, and then the passivation film 255 may be formed. When such pretreatment is performed, hydrogen activated (excited) by plasma is confined by the passivation film 255, so that hydrogen termination of the active layer (semiconductor layer) of the TFT is promoted. Furthermore, when nitrous oxide gas is added in addition to hydrogen-containing gas, the generated water cleans the surface of the object to be treated, and in particular, it is possible to effectively prevent contamination by boron or the like contained in the atmosphere.

【0064】次いで、第2層間絶縁膜256として例え
ば1μm厚のアクリル膜を形成する。そして、その上に
チタン膜を200nmの厚さに形成してパターニングを
行い、ブラックマスク257を形成する。ここで、これ
ら第2層間絶縁膜256やブラックマスク257の形成
にあたっても、前記の図1に示したパターニング装置1
を用いる方法が採用可能である。その場合、特にブラッ
クマスク257の形成にあたっては、フォトリソグラフ
ィー工程やエッチング工程を必要とすることなく、直接
パターニングを行うことができる。その後、第3層間絶
縁膜258として再びアクリル膜を形成してコンタクト
ホールを形成し、ITO膜でなる画素電極259を形成
することにより、回路基板が得られる。なお、この画素
電極259の形成にあたっても、前記の図1に示したパ
ターニング装置1を用いる方法が採用可能である。
Next, an acrylic film having a thickness of 1 μm, for example, is formed as the second interlayer insulating film 256. Then, a titanium film having a thickness of 200 nm is formed thereon and patterned to form a black mask 257. Here, also when the second interlayer insulating film 256 and the black mask 257 are formed, the patterning device 1 shown in FIG.
The method of using can be adopted. In that case, in particular, in forming the black mask 257, direct patterning can be performed without requiring a photolithography process or an etching process. After that, an acrylic film is formed again as the third interlayer insulating film 258 to form a contact hole, and a pixel electrode 259 made of an ITO film is formed to obtain a circuit board. In forming the pixel electrode 259, the method using the patterning device 1 shown in FIG. 1 can be adopted.

【0065】また、この回路基板上に公知の液晶セルを
設けて液晶素子を形成することにより、本発明において
電気光学装置として定義される液晶装置となる。図6
は、このような液晶素子を形成するための液晶セルの構
造を説明するための図であり、図6中符号260は対向
基板である。この対向基板260は、前記の回路基板
(図示せず)と反対の側に配置されるもので、ガラス基
板や石英基板等の透明基板からなるものである。この対
向基板260の内面側には、対向基板260側から入射
する光を前記の回路基板(図示せず)側に集光するため
のマイクロレンズ261が多数設けられており、これら
マイクロレンズ261を形成した側には、接着剤262
によってカバーガラス263が貼着されている。
Further, by forming a liquid crystal element by providing a known liquid crystal cell on this circuit board, a liquid crystal device defined as an electro-optical device in the present invention is obtained. Figure 6
6A and 6B are views for explaining the structure of a liquid crystal cell for forming such a liquid crystal element, and reference numeral 260 in FIG. 6 denotes a counter substrate. The counter substrate 260 is arranged on the side opposite to the circuit substrate (not shown) and is made of a transparent substrate such as a glass substrate or a quartz substrate. On the inner surface side of the counter substrate 260, a large number of microlenses 261 for condensing light incident from the counter substrate 260 side to the circuit board (not shown) side are provided. Adhesive 262 on the formed side
The cover glass 263 is attached by.

【0066】このカバーガラス263の内面側には、前
記マイクロレンズ261間の境界と対応する位置にそれ
ぞれ遮光膜264が形成されており、さらにこれを覆っ
た状態でカバーガラス263のほぼ全面にITO等の透
明導電性材料からなる対向電極265が形成されてい
る。そして、この対向電極265の内面側にポリイミド
薄膜などの有機薄膜からなる配向膜266が形成され、
さらにこのように形成された対向基板260と前記回路
基板との間に液晶267が封止されることにより、液晶
装置が構成される。このような構成からなる液晶装置の
製造においても、その液晶セルにおける各構成要素、例
えば遮光膜264や対向電極265、配向膜266等の
形成において、前記の図1に示したパターニング装置1
を用いる方法が採用可能である。
Light shielding films 264 are formed on the inner surface of the cover glass 263 at positions corresponding to the boundaries between the microlenses 261, and the ITO film is formed on the entire surface of the cover glass 263 while covering the light shielding films 264. A counter electrode 265 made of a transparent conductive material such as is formed. Then, an alignment film 266 made of an organic thin film such as a polyimide thin film is formed on the inner surface side of the counter electrode 265,
Further, a liquid crystal device is formed by sealing the liquid crystal 267 between the counter substrate 260 thus formed and the circuit substrate. Also in the manufacture of the liquid crystal device having such a configuration, the patterning device 1 shown in FIG. 1 described above is used in the formation of the respective components in the liquid crystal cell, for example, the light shielding film 264, the counter electrode 265, the alignment film 266 and the like.
The method of using can be adopted.

【0067】また、前記の回路基板は、液晶装置以外の
電気光学装置として、例えば電気泳動装置にも適用可能
である。電気泳動装置は、液体中に分散した帯電粒子が
電界印加により泳動する電気泳動現象と称される現象を
利用するもので、例えば染料で着色した分散液に帯電し
た顔料微粒子を分散させ、これを一対の電極間に挟んで
セルを形成し、これによって電気泳動素子としたもので
ある。
The circuit board can be applied to an electro-optical device other than the liquid crystal device, such as an electrophoretic device. The electrophoretic device utilizes a phenomenon called electrophoretic phenomenon in which charged particles dispersed in a liquid migrate by application of an electric field. A cell is formed by sandwiching it between a pair of electrodes, and thereby an electrophoretic element is formed.

【0068】図7は、このような電気泳動装置における
画素部の断面構造を示す図であり、この電気泳動装置
は、基本的に図2に示した回路基板と同じ構成からなる
回路基板300上に対向基板301が貼設されて構成さ
れたものである。この対向基板301には共通電極30
2が形成されており、この共通電極302と画素電極3
03との間には電子インク層304が配設されている。
画素電極303には、回路基板300に形成されたスイ
ッチング素子となるTFT(図示せず)のドレイン電極
(図示せず)が接続されており、これによって印加する
電圧を制御し、共通電極302との間の電子インク層に
かかる電界を制御することができるようになっている。
なお、この例では、共通電極302と画素電極303と
のうちの少なくとも一方が透明電極となっており、電気
泳動装置の表示面はこの透明電極側となっている。
FIG. 7 is a diagram showing a sectional structure of a pixel portion in such an electrophoretic device. This electrophoretic device is basically on a circuit board 300 having the same configuration as the circuit board shown in FIG. The counter substrate 301 is attached to the above. The common electrode 30 is provided on the counter substrate 301.
2 are formed, and the common electrode 302 and the pixel electrode 3 are formed.
The electronic ink layer 304 is disposed between the first and the second electrodes 03.
A drain electrode (not shown) of a TFT (not shown) which is a switching element formed on the circuit board 300 is connected to the pixel electrode 303, and the applied voltage is controlled by the drain electrode (not shown). The electric field applied to the electronic ink layer in between can be controlled.
In this example, at least one of the common electrode 302 and the pixel electrode 303 is a transparent electrode, and the display surface of the electrophoretic device is on the transparent electrode side.

【0069】電子インク層304は、図8(a)に示す
ように光透過性を有する透明なバインダ305と、この
バインダ305の内部に均一かつ固定状態で分散させら
れた複数のマイクロカプセル306とから構成されたも
のである。電子インク層304は、その厚さがマイクロ
カプセル306の外経(直径)の1.5〜2倍程度に形
成されており、バインダ305は、シリコン樹脂等によ
って形成されている。マイクロカプセル306は、光透
過性を有する中空で球状のカプセル本体307と、その
内部に充填された液体(溶媒)308と、この液体30
8中に分散させられた複数の帯電粒子309とからなる
もので、液体308と帯電粒子309とがほぼ同じ比重
に形成されたものである。帯電粒子309は負に帯電さ
せたもので、核310とこの核310を被覆する被覆層
311とから形成されている。このような帯電粒子30
9と前記液体308とは、それぞれの色が相互に異なる
ように設定されており、例えば、帯電粒子309の色は
白、液体308の色は青、赤、緑、又は黒といったよう
に形成される。
As shown in FIG. 8A, the electronic ink layer 304 includes a transparent binder 305 having a light transmitting property and a plurality of microcapsules 306 dispersed in the binder 305 in a uniform and fixed state. It is composed of The electronic ink layer 304 has a thickness of about 1.5 to 2 times the outer diameter (diameter) of the microcapsules 306, and the binder 305 is made of a silicone resin or the like. The microcapsule 306 is a hollow and spherical capsule body 307 having a light-transmitting property, a liquid (solvent) 308 filled therein, and the liquid 30.
8 and a plurality of charged particles 309 dispersed therein, and the liquid 308 and the charged particles 309 are formed to have substantially the same specific gravity. The charged particles 309 are negatively charged, and are formed of a nucleus 310 and a coating layer 311 that covers the nucleus 310. Such charged particles 30
9 and the liquid 308 are set so that their respective colors are different from each other. For example, the color of the charged particles 309 is white, and the color of the liquid 308 is blue, red, green, or black. It

【0070】このような構成からなる電気泳動装置にあ
っては、マイクロカプセル306に外部から電界が印加
されると、帯電粒子309がマイクロカプセル306内
にて前記電界の方向と反対の方向に移動する。その結
果、例えば図6において表示面が上側面(対向基板30
1側の面)であるとすると、帯電粒子309が図7にお
いて上側に移動した場合、液体308の色(例えば青、
赤、緑、又は黒)を背景として浮き出る帯電粒子309
の色(例えば白)が見えることになる(図8(b)参
照)。逆に、電界印加に伴って帯電粒子309が図7中
の下側(回路基板300側)に移動した場合、液体30
8の色(例えば青、赤、緑、又は黒)のみが見えること
になる(図8(c)参照)。なお、電界印加によってそ
の電界方向とは反対の方向に移動させられた帯電粒子3
09は、その比重が液体308とほぼ同じであるので、
電界を消失させた後もその位置に長い時間留まろうとす
る。すなわちち、表示面に現れた帯電粒子309又は液
体308の色は暫くの間(数分から数十分)保持され、
メモリ性を有することになる。従って電界の印加を画素
毎に制御することで、その印加パターンに沿った情報が
表示されることになるが、その情報も比較的長時間保持
されるようになっているのである。
In the electrophoretic device having such a structure, when an electric field is applied to the microcapsules 306 from the outside, the charged particles 309 move in the microcapsules 306 in the direction opposite to the direction of the electric field. To do. As a result, for example, in FIG. 6, the display surface is the upper side surface (the counter substrate 30).
1 surface), when the charged particles 309 move to the upper side in FIG. 7, the color of the liquid 308 (for example, blue,
Charged particles 309 that stand out against the background of red, green, or black)
The color (for example, white) is visible (see FIG. 8B). On the contrary, when the charged particles 309 move to the lower side (circuit board 300 side) in FIG.
Only 8 colors (eg blue, red, green, or black) will be visible (see FIG. 8 (c)). The charged particles 3 moved in a direction opposite to the direction of the electric field by applying the electric field.
Since the specific gravity of 09 is almost the same as that of the liquid 308,
Even after the electric field disappears, it tries to stay at that position for a long time. That is, the color of the charged particles 309 or the liquid 308 appearing on the display surface is held for a while (from several minutes to tens of minutes),
It has a memory property. Therefore, by controlling the application of the electric field for each pixel, information according to the application pattern is displayed, but the information is also retained for a relatively long time.

【0071】このような電気泳動装置においても、その
回路基板については前述したとおり図1のパターニング
装置1を用いる方法が採用可能であり、また、電気泳動
素子を形成するセル側についても、例えばその共通電極
の形成などに図1のパターニング装置1を用いる方法が
採用可能である。また、このような電気泳動装置を表示
部に適用した、例えば電子ペーパーのように柔軟性が要
求される電子機器では、駆動素子を形成する回路基板に
ついて、特に前記駆動素子となる薄膜トランジスタとし
て、少なくともチャネル部が有機膜で形成された有機半
導体素子を用いたものとするのが好ましい。なお、電子
ペーパーとは、図9に示すように紙と同様の質感および
柔軟性を有するリライタブルシート320と、前記した
電気泳動装置からなる表示装置321とを備えて構成さ
れたものである。
Also in such an electrophoretic device, the method of using the patterning device 1 of FIG. 1 can be adopted for the circuit board as described above, and also for the cell side forming the electrophoretic element, for example, A method using the patterning device 1 of FIG. 1 for forming a common electrode or the like can be adopted. Further, in an electronic device in which such an electrophoretic device is applied to a display unit and which is required to have flexibility such as electronic paper, at least a thin film transistor serving as the driving element is used as a circuit board for forming the driving element. It is preferable to use an organic semiconductor element having a channel portion formed of an organic film. Note that the electronic paper is configured by including a rewritable sheet 320 having a texture and flexibility similar to paper as shown in FIG. 9 and a display device 321 including the above-described electrophoretic device.

【0072】前記の有機半導体素子としては、例えば図
10に示すような構成のものがある。図10において符
号350は基板であり、この基板350上にはゲート電
極351が形成されている。また、基板350上にはゲ
ート電極351を覆った状態で高誘電率の絶縁体からな
るゲート絶縁膜352が形成され、このゲート絶縁膜3
52上には有機半導体層353が形成されている。そし
て、この有機半導体層353上にソース電極354およ
びドレイン電極355が形成されることにより、薄膜ト
ランジスタとなる有機半導体素子が形成される。
The above-mentioned organic semiconductor element has, for example, a structure as shown in FIG. In FIG. 10, reference numeral 350 is a substrate, and a gate electrode 351 is formed on the substrate 350. A gate insulating film 352 made of an insulator having a high dielectric constant is formed on the substrate 350 in a state of covering the gate electrode 351. The gate insulating film 3
An organic semiconductor layer 353 is formed on 52. Then, by forming the source electrode 354 and the drain electrode 355 on the organic semiconductor layer 353, an organic semiconductor element to be a thin film transistor is formed.

【0073】このような有機半導体素子の製造には、特
に前記の図1に示したパターニング装置1を用いる方法
が好適に採用される。すなわち、まず、基板350上に
ゲート電極材料を設けてゲート電極351を形成する
が、この形成にもパターニング装置1が好適に用いられ
る。パターニング装置1によってゲート電極351を形
成するには、まず、前記基板201を真空チャンバー2
内に入れ上面側を上に向けた状態でステージ4上に載置
し、さらにここに保持固定させる。また、必要に応じて
温度調整手段(図示せず)でステージ4上の基板201
を所望温度(ノズル孔3aから例えば気化した状態で射
出されてきた形成材料を十分に冷却して、液化あるいは
固化し得る温度)に調整しておく。また、予め材料供給
室7内の保持具に保持させておいたゲート電極351の
形成材料を加熱手段9によって所定温度にまで加熱して
おく。
For the production of such an organic semiconductor element, the method using the patterning apparatus 1 shown in FIG. 1 is preferably adopted. That is, first, the gate electrode material is provided on the substrate 350 to form the gate electrode 351, and the patterning device 1 is also suitably used for this formation. To form the gate electrode 351 by the patterning device 1, first, the substrate 201 is evacuated to the vacuum chamber 2
It is placed inside and placed on the stage 4 with the upper surface side facing upward, and further held and fixed there. Further, if necessary, a substrate 201 on the stage 4 may be adjusted by temperature adjusting means (not shown).
Is adjusted to a desired temperature (for example, the temperature at which the forming material injected from the nozzle holes 3a in a vaporized state is sufficiently cooled to be liquefied or solidified). Further, the forming material of the gate electrode 351 held in advance by the holder in the material supply chamber 7 is heated to a predetermined temperature by the heating means 9.

【0074】ここで、ゲート電極351形成用の材料と
しては、例えばクロム、チタン、銅、アルミニウム、モ
リブデン、タングステン、ニッケル、金、白金、パラジ
ウム、インジウム等の金属やこれら金属を用いた合金、
ポリシリコン、アモルファスシリコン、錫酸化物、酸化
インジウム、インジウム・錫酸化物(ITO)等の無機
材料、また、導電性ポリアニリン、導電性ポリピロー
ル、導電性ポリチオフェン等の有機材料が用いられ、こ
れらのうちの一種あるいは複数種が選択されて用いられ
る。このような形成材料を前述したように加熱手段9で
所定温度、すなわち材料に応じた適宜な温度にまで加熱
したら、キャリアガス供給源8からヘリウム等のキャリ
アガスを材料供給室7に導入するとともに、前記吐出機
構10を作動させて形成材料をキャリアガスに同伴させ
た状態でノズル孔3aから真空チャンバー2内に吐出さ
せる。すると、ほぼ常圧にあるノズル3内より十分に低
い圧力雰囲気である真空チャンバー2内に形成材料が吐
出されることにより、この形成材料は気化した状態で吐
出されることになる。なお、真空チャンバー2が特に高
い真空度にある理想的な場合には、形成材料が分子線状
に吐出されることもある。
Here, as the material for forming the gate electrode 351, for example, metals such as chromium, titanium, copper, aluminum, molybdenum, tungsten, nickel, gold, platinum, palladium and indium, and alloys using these metals,
Inorganic materials such as polysilicon, amorphous silicon, tin oxide, indium oxide, and indium tin oxide (ITO), and organic materials such as conductive polyaniline, conductive polypyrrole, and conductive polythiophene are used. One or a plurality of types are selected and used. When such a forming material is heated to a predetermined temperature by the heating means 9 as described above, that is, an appropriate temperature according to the material, a carrier gas such as helium is introduced from the carrier gas supply source 8 into the material supply chamber 7. The discharging mechanism 10 is operated to discharge the forming material into the vacuum chamber 2 through the nozzle holes 3a while entraining the forming gas in the carrier gas. Then, the forming material is ejected in the vaporized state by ejecting the forming material into the vacuum chamber 2 which is a pressure atmosphere sufficiently lower than the inside of the nozzle 3 which is at almost normal pressure. In the ideal case where the vacuum chamber 2 has a particularly high degree of vacuum, the forming material may be ejected in a molecular beam shape.

【0075】したがって、制御部によって可動機構11
の動作を制御し、これによりノズル孔3aと基板201
との相対的な位置関係を予め設定したとおりに移動させ
ることにより、この形成材料を基板350上の所定位置
に所望量射出することができる。このようにして形成材
料を基板350上に射出すると、この形成材料は基板3
50の温度にまで冷却されることにより、固化してここ
に固定される。このようにしてパターニング装置1でゲ
ート電極351を形成すれば、マスクを必要とすること
なく、したがってフォトリソグラフィー工程等を必要と
することなく、ゲート電極351を所望パターンに形成
することができる。
Therefore, the movable mechanism 11 is controlled by the control unit.
Of the nozzle hole 3a and the substrate 201
It is possible to inject a desired amount of this forming material to a predetermined position on the substrate 350 by moving the relative positional relationship with the predetermined position. When the forming material is injected onto the substrate 350 in this way, the forming material is injected onto the substrate 3
By being cooled to a temperature of 50, it is solidified and fixed there. When the gate electrode 351 is formed by the patterning apparatus 1 in this way, the gate electrode 351 can be formed in a desired pattern without using a mask and thus a photolithography process or the like.

【0076】次に、このゲート電極351を覆った状態
にゲート絶縁膜352を形成するが、このゲート絶縁膜
352の形成にも、前記の図1に示したパターニング装
置1が好適に用いられる。ゲート絶縁膜352の形成材
料としては、限定されることなく種々のものが使用可能
であるが、特に高誘電率の絶縁体として、金属酸化物薄
膜、好ましくはチタン酸バリウムストロンチウム、ジル
コニウム酸チタン酸バリウム、ジルコニウム酸チタン酸
鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チ
タン酸バリウム、フッ化バリウムマグネシウム、チタン
酸ビスマス、チタン酸ストロンチウムビスマス、タンタ
ル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビス
マス、タンタル酸ニオブ酸ストロンチウムビスマス、ペ
ントオキサイドタンタル、ジオキサイドチタン、トリオ
キサイドイットリウム、酸化タンタル、酸化バナジウ
ム、酸化チタンなどの無機材料が好適に用いられる。ま
た、ポリクロロピレン、ポリエチレンテレフタレート、
ポリオキシメチレン、ポリビニルクロライド、ポリフッ
化ビニリデン、シアノエチルプルラン、ポリメチルメタ
クリレート、ポリサルファン、ポリカーボネート、ポリ
イミド等の有機材料も使用可能である。なお、特に前記
の無機材料によってゲート絶縁膜352を形成する場合
には、成膜後、さらにこれに150〜400℃の範囲の
適宜な温度でアニール処理を行うのが、膜品質を改善
し、誘電率を増大させることができ好ましい。
Next, a gate insulating film 352 is formed in a state of covering the gate electrode 351, and the patterning device 1 shown in FIG. 1 is also suitably used for forming the gate insulating film 352. Although various materials can be used as the material for forming the gate insulating film 352 without limitation, a metal oxide thin film, preferably barium strontium titanate or titanic acid zirconate, is used as an insulator having a high dielectric constant. Barium, lead zirconate titanate, lead lanthanum titanate, strontium titanate, barium titanate, barium magnesium fluoride, bismuth titanate, strontium bismuth titanate, strontium bismuth tantalate, bismuth tantalate niobate, niobate tantalate. Inorganic materials such as strontium bismuth, tantalum pentoxide, titanium dioxide, yttrium trioxide, tantalum oxide, vanadium oxide, and titanium oxide are preferably used. In addition, polychloropyrene, polyethylene terephthalate,
Organic materials such as polyoxymethylene, polyvinyl chloride, polyvinylidene fluoride, cyanoethyl pullulan, polymethyl methacrylate, polysulfane, polycarbonate and polyimide can also be used. Note that particularly when the gate insulating film 352 is formed of the above-mentioned inorganic material, it is possible to improve the film quality by performing annealing treatment at an appropriate temperature in the range of 150 to 400 ° C. after the film is formed, This is preferable because the dielectric constant can be increased.

【0077】次いで、このゲート絶縁膜352上に有機
半導体層353を形成するが、この有機半導体層353
の形成にも、前記の図1に示したパターニング装置1が
好適に用いられる。有機半導体層353の形成材料とし
ては、ゲート電圧が増加するにしたがって電界効果移動
度の増大を示すポリマ半導体またはオリゴマー半導体が
用いられ、具体的には、ナフタレン、アントラセン、テ
トラセン、ペンタセン、ヘキサセン、およびその誘導体
や、ポリアセチレンのうちの1種以上が用いられる。ま
た、特にp−チャネル用とされる場合には、2〜5個の
炭素原子を介して結合された、オリゴ重合度が4以上8
以下のチオフェンのオリゴマー;2〜5個の炭素原子を
介して結合された、3〜6個のチオフェン環と末端基と
してチオフェンを有するビニレンと、チエニレンとの交
互共オリゴマー;ベンゾ[1,2−b:4,5’]ジチ
オフェンの線状ダイマー及びトリマー;末端のチオフェ
ンの4個又は5個の炭素原子上に置換基(例えば、炭素
原子を1〜20個有するアルキル置換基)を有する前記
オリゴマー;ポリマーマトリックス中のp、p’−ジア
ミノビフェニル複合体なども使用可能であり、特にα−
ヘキサチエニレン(α−6T)が好適に用いられる。ま
た、特にp−チャネル用とされる場合には、1,4,
5,8−ナフタレンテトラカルボキシルジアンヒドライ
ド(NTCDA:naphthalene tetracarboxylic dianhy
dride )、1,4,5,8−ナフタレンテトラカルボキ
シルジイミド(NTCDI:naphthalene tetracarboxy
lic diimide )、11,11,12,12−テトラシア
ノナフト−2,6−キノジメタン(TCNNQD:tetr
acyanonaphtho-2,6-quinodimethane)なども使用可能で
ある。このような有機半導体材料を前記のパターニング
装置1によって成膜した場合、特に溶剤を必要とするこ
となく直接これを基板350のゲート絶縁膜352上に
成膜することができることから、処理が容易になり、ま
た得られる膜質も溶剤に起因する劣化等がなく良好なも
のとなる。
Next, an organic semiconductor layer 353 is formed on the gate insulating film 352, and the organic semiconductor layer 353 is formed.
The patterning device 1 shown in FIG. 1 is also preferably used for forming. As a material for forming the organic semiconductor layer 353, a polymer semiconductor or an oligomer semiconductor that exhibits an increase in field-effect mobility as the gate voltage increases is used. Specifically, naphthalene, anthracene, tetracene, pentacene, hexacene, and One or more of its derivatives and polyacetylene are used. In particular, when used for p-channel, the degree of oligopolymerization is 4 or more and 8 or more, which are bonded via 2 to 5 carbon atoms.
The following oligomers of thiophene; alternating co-oligomers of vinylene with 3 to 6 thiophene rings and thiophene as the end group, linked through 2 to 5 carbon atoms, and thienylene; benzo [1,2- b: 4,5 '] dithiophene linear dimers and trimers; said oligomer having a substituent (for example, an alkyl substituent having 1 to 20 carbon atoms) on 4 or 5 carbon atoms of the terminal thiophene. A p, p'-diaminobiphenyl complex in a polymer matrix can be used, and particularly α-
Hexathienylene (α-6T) is preferably used. In particular, when it is used for p-channel, 1, 4,
5,8-naphthalene tetracarboxylic dianhyde (NTCDA: naphthalene tetracarboxylic dianhy
dride), 1,4,5,8-naphthalene tetracarboxyl diimide (NTCDI: naphthalene tetracarboxyl)
lic diimide), 11,11,12,12-tetracyanonaphtho-2,6-quinodimethane (TCNNQD: tetr)
acyanonaphtho-2,6-quinodimethane) etc. can also be used. When such an organic semiconductor material is formed by the patterning device 1 described above, the organic semiconductor material can be formed directly on the gate insulating film 352 of the substrate 350 without requiring a solvent, which facilitates the processing. Also, the quality of the obtained film is good without deterioration due to the solvent.

【0078】その後、この有機半導体層353上にソー
ス電極354およびドレイン電極355を形成するが、
これらソース・ドレイン電極354、355の形成に
も、図1に示したパターニング装置1が好適に用いられ
る。ソース・ドレイン電極354、355をパターニン
グ装置1で形成すれば、前記のゲート電極351の場合
と同様に、マスクを必要とすることなくこれらを所望パ
ターンに形成することができる。なお、ソース・ドレイ
ン電極354、355の形成材料としては、前記のゲー
ト電極351に用いられる材料と同様の材料が使用可能
である。
Thereafter, the source electrode 354 and the drain electrode 355 are formed on the organic semiconductor layer 353.
The patterning device 1 shown in FIG. 1 is also preferably used for forming the source / drain electrodes 354 and 355. If the source / drain electrodes 354 and 355 are formed by the patterning device 1, these can be formed into a desired pattern without using a mask, as in the case of the gate electrode 351 described above. As the material for forming the source / drain electrodes 354 and 355, the same material as that used for the gate electrode 351 can be used.

【0079】このようにして得られた有機半導体素子、
すなわち本発明において電子素子となる有機半導体素子
は、その構成要素の少なくとも一つが前記パターニング
装置1によって形成されることにより、その材料選択の
自由度が高まり、したがってより良好な組み合わせで素
子を構成することができる。
The organic semiconductor device thus obtained,
That is, in the organic semiconductor element which is an electronic element in the present invention, since at least one of the constituent elements is formed by the patterning device 1, the degree of freedom in material selection is increased, and thus the element is configured in a better combination. be able to.

【0080】また、本発明の電気光学装置としては、前
記の液晶装置や電気泳動装置以外にも、例えば有機エレ
クトロルミネッセンス素子(有機EL素子)を備えてな
る表示装置に適用可能である。図11、図12は本発明
の電気光学装置を、有機EL素子を用いたアクティブマ
トリクス型の表示装置に適用した場合の一例を示すもの
で、これらの図において符号20は表示装置である。
The electro-optical device of the present invention can be applied to a display device including an organic electroluminescence element (organic EL element) other than the liquid crystal device and the electrophoretic device described above. 11 and 12 show an example in which the electro-optical device of the invention is applied to an active matrix type display device using an organic EL element. In these figures, reference numeral 20 is a display device.

【0081】この表示装置20は、回路図である図11
に示すように透明の基体上に、複数の走査線31と、こ
れら走査線31に対して交差する方向に延びる複数の信
号線32と、これら信号線32に並列に延びる複数の共
通給電線33とがそれぞれ配線されたもので、走査線3
1及び信号線32の各交点毎に、画素(画素領域素)1
Aが設けられて構成されたものである。信号線32に対
しては、シフトレジスタ、レベルシフタ、ビデオライ
ン、アナログスイッチを備えるデータ側駆動回路21が
設けられている。一方、走査線31に対しては、シフト
レジスタ及びレベルシフタを備える走査側駆動回路22
が設けられている。また、画素領域20Aの各々には、
走査線31を介して走査信号がゲート電極に供給される
第1の薄膜トランジスタ42と、この第1の薄膜トラン
ジスタ42を介して信号線32から供給される画像信号
を保持する保持容量capと、保持容量capによって
保持された画像信号がゲート電極に供給される第2の薄
膜トランジスタ43と、この第2の薄膜トランジスタ4
3を介して共通給電線33に電気的に接続したときに共
通給電線33から駆動電流が流れ込む画素電極41と、
この画素電極41と対向電極54との間に挟み込まれる
発光部40と、が設けられている。
This display device 20 is a circuit diagram shown in FIG.
As shown in FIG. 3, a plurality of scanning lines 31, a plurality of signal lines 32 extending in a direction intersecting the scanning lines 31, and a plurality of common power supply lines 33 extending in parallel with the signal lines 32 are provided on a transparent substrate. And are wired respectively, and scanning line 3
1 for each intersection of 1 and the signal line 32
A is provided and configured. For the signal line 32, a data side drive circuit 21 including a shift register, a level shifter, a video line, and an analog switch is provided. On the other hand, for the scanning line 31, the scanning side drive circuit 22 including a shift register and a level shifter
Is provided. In addition, in each of the pixel regions 20A,
A first thin film transistor 42 to which a scanning signal is supplied to the gate electrode via the scanning line 31, a holding capacitor cap for holding an image signal supplied from the signal line 32 via the first thin film transistor 42, and a holding capacitor. The second thin film transistor 43 to which the image signal held by the cap is supplied to the gate electrode, and the second thin film transistor 4
A pixel electrode 41 into which a drive current flows from the common power supply line 33 when electrically connected to the common power supply line 33 via
The light emitting section 40 sandwiched between the pixel electrode 41 and the counter electrode 54 is provided.

【0082】このような構成のもとに、走査線31が駆
動されて第1の薄膜トランジスタ42がオンとなると、
そのときの信号線32の電位が保持容量capに保持さ
れ、該保持容量capの状態に応じて、第2の薄膜トラ
ンジスタ43の導通状態が決まる。そして、第2の薄膜
トランジスタ43のチャネルを介して共通給電線33か
ら画素電極41に電流が流れ、さらに発光部40を通じ
て対向電極54に電流が流れることにより、発光部40
は、これを流れる電流量に応じて発光するようになる。
ここで、各画素20Aの平面構造は、対向電極や有機エ
レクトロルミネッセンス素子を取り除いた状態での拡大
平面図である図12に示すように、平面形状が長方形の
画素電極41の四辺が、信号線32、共通給電線33、
走査線31及び図示しない他の画素電極用の走査線によ
って囲まれた配置となっている。
Under such a structure, when the scanning line 31 is driven and the first thin film transistor 42 is turned on,
The potential of the signal line 32 at that time is held in the storage capacitor cap, and the conduction state of the second thin film transistor 43 is determined depending on the state of the storage capacitor cap. Then, a current flows from the common power supply line 33 to the pixel electrode 41 via the channel of the second thin film transistor 43, and further, a current flows to the counter electrode 54 via the light emitting unit 40, whereby the light emitting unit 40.
Emits light according to the amount of current flowing through it.
Here, the planar structure of each pixel 20A is, as shown in FIG. 12 which is an enlarged plan view in a state in which a counter electrode and an organic electroluminescence element are removed, four sides of a pixel electrode 41 having a rectangular planar shape, a signal line 32, common power supply line 33,
The arrangement is surrounded by the scanning lines 31 and other scanning lines for pixel electrodes (not shown).

【0083】次に、このような表示装置20の製造方法
について、図13〜図15を用いて説明する。なお、図
13〜図15では、説明を簡略化するべく、単一の画素
20Aについてのみ図示する。まず、基板を用意する。
ここで、有機エレクトロルミネッセンス素子では後述す
る発光層による発光光を基板側から取り出すことも可能
であり、また基板と反対側から取り出す構成とすること
も可能である。発光光を基板側から取り出す構成とする
場合、基板材料としてはガラスや石英、樹脂等の透明な
いし半透明なものが用いられるが、特に安価なソーダガ
ラスが好適に用いられる。ソーダガラスを用いた場合、
これにシリカコートを施すのが、酸アルカリに弱いソー
ダガラスを保護する効果を有し、さらに基板の平坦性を
よくする効果も有するため好ましい。また、基板に色フ
ィルター膜や発光性物質を含む色変換膜、あるいは誘電
体反射膜を配置して、発光色を制御するようにしてもよ
い。また、基板と反対側から発光光を取り出す構成の場
合、基板は不透明であってもよく、その場合、アルミナ
等のセラミックス、ステンレス等の金属シートに表面酸
化などの絶縁処理を施したもの、熱硬化性樹脂、熱可塑
性樹脂などを用いることができる。
Next, a method of manufacturing such a display device 20 will be described with reference to FIGS. 13 to 15, only a single pixel 20A is shown in order to simplify the description. First, a substrate is prepared.
Here, in the organic electroluminescence element, it is possible to take out the emitted light from the light emitting layer described later from the substrate side, or to take out from the side opposite to the substrate. When the emitted light is taken out from the substrate side, a transparent or translucent material such as glass, quartz, or resin is used as the substrate material, and particularly inexpensive soda glass is preferably used. When using soda glass,
It is preferable to apply a silica coat to this because it has the effect of protecting soda glass, which is weak against acid and alkali, and also has the effect of improving the flatness of the substrate. Further, a color filter film, a color conversion film containing a light emitting substance, or a dielectric reflection film may be arranged on the substrate to control the emission color. Further, in the case of the configuration in which the emitted light is extracted from the side opposite to the substrate, the substrate may be opaque. In that case, a ceramic sheet such as alumina, a metal sheet such as stainless steel that has been subjected to an insulation treatment such as surface oxidation, or a heat A curable resin, a thermoplastic resin or the like can be used.

【0084】本例では、基板として図13(a)に示す
ようにソーダガラス等からなる透明基板23を用意す
る。そして、これに対し、必要に応じてTEOS(テト
ラエトキシシラン)や酸素ガスなどを原料としてプラズ
マCVD法により厚さ約200〜500nmのシリコン
酸化膜からなる下地保護膜(図示せず)を形成する。次
に、透明基板23の温度を約350℃に設定して、下地
保護膜の表面にプラズマCVD法により厚さ約30〜7
0nmのアモルファスシリコン膜からなる半導体膜24
を形成する。
In this example, a transparent substrate 23 made of soda glass or the like is prepared as the substrate as shown in FIG. 13 (a). On the other hand, if necessary, a base protective film (not shown) made of a silicon oxide film having a thickness of about 200 to 500 nm is formed by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a raw material. . Next, the temperature of the transparent substrate 23 is set to about 350 ° C., and a thickness of about 30 to 7 is formed on the surface of the base protective film by the plasma CVD method.
Semiconductor film 24 made of 0 nm amorphous silicon film
To form.

【0085】続いて、この半導体膜24に対してレーザ
アニールまたは固相成長法などの結晶化工程を行い、半
導体膜24をポリシリコン膜に結晶化する。レーザアニ
ール法では、例えばエキシマレーザでビームの長寸が4
00mmのラインビームを用い、その出力強度は例えば
200mJ/cm2 とする。ラインビームについては、
その短寸方向におけるレーザ強度のピーク値の90%に
相当する部分が各領域毎に重なるようにラインビームを
走査する。次いで、図13(b)に示すように、半導体
膜(ポリシリコン膜)24をパターニングして島状の半
導体膜25とする。なお、この島状の半導体膜25の形
成にも、前記の図1に示したパターニング装置1を用い
た方法が採用可能であり、この方法によって形成した場
合、リソグラフィー工程、エッチング工程等によるパタ
ーニングの工程を不要にすることができる。
Subsequently, the semiconductor film 24 is crystallized into a polysilicon film by performing a crystallization process such as laser annealing or solid phase growth method. In the laser annealing method, for example, an excimer laser with a beam length of 4
A line beam of 00 mm is used, and its output intensity is, for example, 200 mJ / cm 2 . For line beams,
The line beam is scanned so that a portion corresponding to 90% of the peak value of the laser intensity in the short direction overlaps each area. Next, as shown in FIG. 13B, the semiconductor film (polysilicon film) 24 is patterned to form an island-shaped semiconductor film 25. Note that the method using the patterning device 1 shown in FIG. 1 described above can also be employed for forming the island-shaped semiconductor film 25. The process can be eliminated.

【0086】次いで、その表面に対しTEOSや酸素ガ
スなどを原料として、プラズマCVD法により厚さ約6
0〜150nmのシリコン酸化膜または窒化膜からなる
ゲート絶縁膜26を形成する。なお、このゲート絶縁膜
26の形成についても、図1に示したパターニング装置
1を用いた方法が採用可能である。ここで、半導体膜2
5は、図11に示した第2の薄膜トランジスタ43のチ
ャネル領域及びソース・ドレイン領域となるものである
が、異なる断面位置においては第1の薄膜トランジスタ
42のチャネル領域及びソース・ドレイン領域となる半
導体膜も形成されている。つまり、図13〜図15に示
す製造工程では二種類のトランジスタ42、43が同時
に作られるのであるが、同じ手順で作られるため、以下
の説明ではトランジスタに関しては、第2の薄膜トラン
ジスタ43についてのみ説明し、第1の薄膜トランジス
タ42についてはその説明を省略する。
Then, a thickness of about 6 is formed on the surface by plasma CVD using TEOS or oxygen gas as a raw material.
A gate insulating film 26 made of a silicon oxide film or a nitride film having a thickness of 0 to 150 nm is formed. Note that the method using the patterning device 1 shown in FIG. 1 can also be adopted for the formation of the gate insulating film 26. Here, the semiconductor film 2
Reference numeral 5 is a channel region and a source / drain region of the second thin film transistor 43 shown in FIG. 11, but a semiconductor film to be a channel region and a source / drain region of the first thin film transistor 42 at different cross-sectional positions. Is also formed. That is, in the manufacturing process shown in FIGS. 13 to 15, two types of transistors 42 and 43 are manufactured at the same time, but since they are manufactured by the same procedure, in the following description, regarding the transistor, only the second thin film transistor 43 will be described. However, the description of the first thin film transistor 42 is omitted.

【0087】次いで、図13(c)に示すように、アル
ミニウム、タンタル、モリブデン、チタン、タングステ
ンなどの金属からなる導電膜をスパッタ法により形成
し、続いてこれをパターニングして、ゲート電極43A
を形成する。なお、このゲート電極43Aの形成にも、
図1に示したパターニング装置1を用いた方法が採用可
能である。この方法によって形成すれば、ゲート電極4
3Aを直接所望形状に形成できるため、リソグラフィー
工程、エッチング工程等によるパターニングの工程を不
要にすることができる。次いで、ゲート電極43Aを形
成した状態で高濃度のリンイオンを打ち込み、半導体膜
25に、ゲート電極43Aに対して自己整合的にソース
・ドレイン領域43a、43bを形成する。なお、不純
物が導入されなかった部分がチャネル領域43cとな
る。
Next, as shown in FIG. 13C, a conductive film made of a metal such as aluminum, tantalum, molybdenum, titanium, or tungsten is formed by a sputtering method, and then this is patterned to form a gate electrode 43A.
To form. In addition, in forming the gate electrode 43A,
A method using the patterning device 1 shown in FIG. 1 can be adopted. If formed by this method, the gate electrode 4
Since 3A can be directly formed into a desired shape, a patterning process such as a lithography process and an etching process can be omitted. Next, with the gate electrode 43A formed, high-concentration phosphorus ions are implanted to form the source / drain regions 43a and 43b in the semiconductor film 25 in a self-aligned manner with respect to the gate electrode 43A. The portion into which the impurities are not introduced becomes the channel region 43c.

【0088】次いで、図13(d)に示すように、層間
絶縁膜27を形成した後、コンタクトホール60、61
を形成し、これらコンタクトホール60、61内に中継
電極62、63を埋め込む。このような中継電極62、
63の埋め込みに対しても、図1に示したパターニング
装置1を用いた方法が採用可能であり、この方法を用い
れば、前述したようにコンタクトホール内への電極材料
の埋め込みが容易になる。すなわち、予め可動機構11
によってパターニング装置1のノズル孔3aをコンタク
トホール60(61)に対向させておき、その状態で電
極材料を吐出することにより、気化した電極材料がコン
タクトホール60(61)内に良好に入り込むからであ
る。
Next, as shown in FIG. 13D, after forming the interlayer insulating film 27, the contact holes 60 and 61 are formed.
And the relay electrodes 62 and 63 are embedded in these contact holes 60 and 61. Such a relay electrode 62,
A method using the patterning device 1 shown in FIG. 1 can also be adopted for filling 63, and using this method facilitates filling the electrode material with the electrode material as described above. That is, the movable mechanism 11 is previously
The nozzle hole 3a of the patterning device 1 is made to face the contact hole 60 (61) and the electrode material is discharged in this state, so that the vaporized electrode material can well enter the contact hole 60 (61). is there.

【0089】次いで、図13(e)に示すように、層間
絶縁膜27上に、信号線32、共通給電線33及び走査
線(図13に示さず)を、図1に示したパターニング装
置1を用いた方法、あるいはスパッタ法等による成膜法
とフォトリソグラフィー及びエッチングによるパターニ
ング法とからなる一連の方法で形成する。このとき、信
号線32、共通給電線33及び走査線の各配線について
は、配線として必要な厚さに捕らわれることなく、後述
するようにこれらを隔壁として機能させるべく十分に厚
く形成する。具体的には、各配線を1〜2μm程度の厚
さに形成する。ここで、これら各配線と前記の中継電極
63とは、同一工程で形成してもよく、その場合にも、
図1に示したパターニング装置1を用いた方法が好適に
採用される。なお、その場合に中継電極62について
は、後述する透明電極材料によって形成されることにな
る。
Then, as shown in FIG. 13E, the patterning device 1 shown in FIG. Or a film forming method such as a sputtering method and a patterning method such as photolithography and etching. At this time, the wirings of the signal line 32, the common power supply line 33, and the scanning line are formed to be thick enough to function as partition walls, as will be described later, without being caught by the thickness required for the wirings. Specifically, each wiring is formed to have a thickness of about 1 to 2 μm. Here, the respective wirings and the relay electrode 63 may be formed in the same step, and in that case,
A method using the patterning device 1 shown in FIG. 1 is preferably adopted. In that case, the relay electrode 62 is formed of a transparent electrode material described later.

【0090】そして、各配線の上面をも覆うように層間
絶縁膜28を形成し、中継電極62に対応する位置にコ
ンタクトホール(図示せず)を形成し、そのコンタクト
ホール内にも埋め込まれるようにITOやフッ素をドー
プしてなるSnO2 、さらにZnOやポリアニリン等の
透明電極材料からなる膜を形成し、さらにこの膜をパタ
ーニングして、信号線32、共通給電線33及び走査線
(図示せず)に囲まれた所定位置に、ソース・ドレイン
領域43aに電気的に接続する画素電極41を形成す
る。なお、この画素電極41の形成にも、図1に示した
パターニング装置1を用いた方法が採用可能であり、こ
の方法によって形成すれば、前述したようにリソグラフ
ィー工程、エッチング工程等によるパターニングの工程
を不要にすることができる。
Then, the interlayer insulating film 28 is formed so as to also cover the upper surface of each wiring, and a contact hole (not shown) is formed at a position corresponding to the relay electrode 62 so that the contact hole is also filled. A film made of SnO 2 doped with ITO or fluorine, and a transparent electrode material such as ZnO or polyaniline is formed on the film, and the film is patterned to form a signal line 32, a common power supply line 33, and a scanning line (not shown). The pixel electrode 41 electrically connected to the source / drain region 43a is formed at a predetermined position surrounded by (). Note that the method using the patterning device 1 shown in FIG. 1 can also be adopted for the formation of the pixel electrode 41. If this method is used, as described above, the patterning process such as the lithography process and the etching process is performed. Can be eliminated.

【0091】ここで、信号線32及び共通給電線33、
さらには走査線(図示せず)に挟まれた部分が、後述す
るように正孔輸送層や発光層の形成場所となっている。
すなわち、これら配線とこれを覆う層間絶縁膜28とか
ら、画素20A間を隔てる隔壁50が形成されているの
である。そして、このような構成のもとに、正孔輸送層
や発光層の形成場所、すなわちこれらの形成材料の塗布
(射出)位置とその周囲の隔壁50との間には、十分な
高さの段差55が形成されているのである。このように
して各配線からなる隔壁50を形成したら、隔壁50に
囲まれた画素20A内に正孔輸送層を形成する。この正
孔輸送層、さらには後述する発光層については、特に図
1に示したパターニング装置1を用いた方法が好適に用
いられる。パターニング装置1によって正孔輸送層を形
成するには、まず、基板23を真空チャンバー2内に入
れ上面側を上に向けた状態でステージ4上に載置し、さ
らにここに保持固定させる。また、必要に応じて温度調
整手段(図示せず)でステージ4上の基板23を所望温
度に、すなわちノズル孔3aから例えば気化した状態で
射出されてきた形成材料を十分に冷却して、液化あるい
は固化し得る温度に調整しておく。また、予め材料供給
室7内の保持具に保持させておいた正孔輸送層の形成材
料を加熱手段9によって所定温度にまで加熱しておく。
Here, the signal line 32 and the common power supply line 33,
Further, the portion sandwiched by the scanning lines (not shown) is a place where the hole transport layer and the light emitting layer are formed, as described later.
That is, the partition 50 that separates the pixels 20A is formed from these wirings and the interlayer insulating film 28 that covers the wirings. Then, under such a structure, a sufficient height is provided between the formation location of the hole transport layer or the light emitting layer, that is, the coating (injection) position of these forming materials and the surrounding partition wall 50. The step 55 is formed. After the partition wall 50 including each wiring is formed in this manner, the hole transport layer is formed in the pixel 20A surrounded by the partition wall 50. A method using the patterning device 1 shown in FIG. 1 is preferably used for the hole transport layer and the light emitting layer described later. In order to form the hole transport layer by the patterning device 1, first, the substrate 23 is put in the vacuum chamber 2 and placed on the stage 4 with the upper surface side facing upward, and further held and fixed there. If necessary, the substrate 23 on the stage 4 is liquefied by a temperature adjusting means (not shown) to a desired temperature, that is, the forming material ejected in a vaporized state from the nozzle holes 3a is sufficiently cooled. Alternatively, the temperature is adjusted so that it can solidify. Further, the material for forming the hole transport layer, which has been held in advance by the holder in the material supply chamber 7, is heated to a predetermined temperature by the heating means 9.

【0092】ここで、正孔輸送層の形成材料としては、
特に限定されることなく公知のものが使用可能であり、
例えばピラゾリン誘導体、アリールアミン誘導体、スチ
ルベン誘導体、トリフェニルジアミン誘導体、ポリエチ
レンジオキシチオフェン、ポリエチレンジオキシチオフ
ェンとポリスチレンスルホン酸との混合物等が挙げられ
る。具体的には、特開昭63−70257号、同63−
175860号公報、特開平2−135359号、同2
−135361号、同2−209988号、同3−37
992号、同3−152184号公報に記載されている
もの等が例示されるが、トリフェニルジアミン誘導体が
好ましく、中でも4,4’−ビス(N(3−メチルフェ
ニル)−N−フェニルアミノ)ビフェニルが好適とされ
る。なお、正孔輸送層に代えて正孔注入層を形成するよ
うにしてもよく、さらに正孔注入層と正孔輸送層を両方
形成するようにしてもよい。その場合、正孔注入層の形
成材料としては、例えば銅フタロシアニン(CuPc)
や、ポリテトラヒドロチオフェニルフェニレンであるポ
リフェニレンビニレン、1,1−ビス−(4−N,N−
ジトリルアミノフェニル)シクロヘキサン、トリス(8
−ヒドロキシキノリノール)アルミニウム等が挙げられ
るが、特に銅フタロシアニン(CuPc)を用いるのが
好ましい。
Here, as the material for forming the hole transport layer,
Known materials can be used without particular limitation,
Examples thereof include a pyrazoline derivative, an arylamine derivative, a stilbene derivative, a triphenyldiamine derivative, polyethylenedioxythiophene, and a mixture of polyethylenedioxythiophene and polystyrenesulfonic acid. Specifically, JP-A-63-70257 and 63-
175860, JP-A-2-135359, 2
-135361, 2-209988, 3-37
Examples thereof include those described in JP-A No. 992 and JP-A No. 3-152184, but triphenyldiamine derivatives are preferable, and among them, 4,4′-bis (N (3-methylphenyl) -N-phenylamino). Biphenyl is preferred. Note that a hole injection layer may be formed instead of the hole transport layer, or both the hole injection layer and the hole transport layer may be formed. In this case, the material for forming the hole injection layer is, for example, copper phthalocyanine (CuPc).
Or polyphenylene vinylene, which is polytetrahydrothiophenylphenylene, 1,1-bis- (4-N, N-
Ditolylaminophenyl) cyclohexane, tris (8
-Hydroxyquinolinol) aluminum, etc., but copper phthalocyanine (CuPc) is particularly preferably used.

【0093】このような形成材料を前述したように加熱
手段9で所定温度にまで加熱したら、キャリアガス供給
源8からヘリウム等のキャリアガスを材料供給室7に導
入するとともに、前記吐出機構10を作動させて形成材
料をキャリアガスに同伴させた状態でノズル孔3aから
真空チャンバー2内に吐出させる。すると、ほぼ常圧に
あるノズル3内より十分に低い圧力雰囲気である真空チ
ャンバー2内に形成材料が吐出されることにより、図1
4(a)に示すようにこの形成材料は気化した状態で吐
出されることになる。したがって、制御部によって可動
機構11の動作を制御し、これによりノズル孔3aと基
板23との相対的な位置関係を予め設定したとおりに移
動させることにより、この形成材料56を基板23上の
所定位置、すなわち隔壁50に囲まれた各画素20Aの
領域に所望量射出することができる。このようにして形
成材料を画素20A上に射出すると、この形成材料は基
板23の温度にまで冷却されることにより、液化しある
いは固化してここに固定される。このとき、吐出された
形成材料56が基板23上にて液状となった場合には、
その流動性によって水平方向に広がろうとするものの、
射出された位置を囲んで隔壁50が形成されていること
により、形成材料56は隔壁50を越えてその外側に広
がることが防止されている。
When such a forming material is heated to a predetermined temperature by the heating means 9 as described above, a carrier gas such as helium is introduced into the material supply chamber 7 from the carrier gas supply source 8 and the discharge mechanism 10 is operated. The material is discharged into the vacuum chamber 2 through the nozzle holes 3 a in a state where the material is entrained in the carrier gas. Then, the forming material is discharged into the vacuum chamber 2 which is a pressure atmosphere sufficiently lower than the inside of the nozzle 3 which is at about normal pressure, and
As shown in FIG. 4A, this forming material is ejected in a vaporized state. Therefore, by controlling the operation of the movable mechanism 11 by the control unit and thereby moving the relative positional relationship between the nozzle holes 3a and the substrate 23 as set in advance, the forming material 56 is moved to a predetermined position on the substrate 23. A desired amount can be emitted to a position, that is, an area of each pixel 20A surrounded by the partition wall 50. When the forming material is ejected onto the pixels 20A in this manner, the forming material is cooled to the temperature of the substrate 23 and is liquefied or solidified and fixed there. At this time, when the discharged forming material 56 becomes liquid on the substrate 23,
Although it tries to spread horizontally due to its liquidity,
Since the partition wall 50 is formed so as to surround the injection position, the forming material 56 is prevented from spreading over the partition wall 50 and outside thereof.

【0094】このように吐出された形成材料56が基板
23上にて液化した場合には、基板23を真空チャンバ
ー2内から一旦出し、必要に応じて冷却あるいは光照射
等の処理を行うことにより、図14(b)に示すように
画素電極41上に、固状の正孔輸送層40Aを形成する
こともできる。ここで、吐出された形成材料56が基板
23上にて固化した場合には、前記の処理を行うことな
く、続けて発光層の形成を行う。なお、このような正孔
輸送層40Aの形成に代えて、前述したように銅フタロ
シアニン(CuPc)等を用いて正孔注入層を形成する
ようにしてもよい。また、特に正孔輸送層40Aの形成
に先立って正孔注入層を画素電極41側に形成し、さら
に正孔輸送層40Aを形成するのが好ましい。このよう
に正孔注入層を正孔輸送層40Aとともに形成すること
により、駆動電圧の上昇を制御することができるととも
に、駆動寿命(半減期)を長くすることもできる。
When the forming material 56 thus discharged is liquefied on the substrate 23, the substrate 23 is once taken out of the vacuum chamber 2 and is cooled or irradiated with light as necessary. As shown in FIG. 14B, a solid hole transport layer 40A can be formed on the pixel electrode 41. Here, when the discharged forming material 56 is solidified on the substrate 23, the light emitting layer is continuously formed without performing the above process. Instead of forming the hole transport layer 40A, the hole injection layer may be formed using copper phthalocyanine (CuPc) or the like as described above. Further, it is particularly preferable to form the hole injection layer on the pixel electrode 41 side prior to the formation of the hole transport layer 40A and further form the hole transport layer 40A. By thus forming the hole injecting layer together with the hole transporting layer 40A, it is possible to control the rise of the driving voltage and prolong the driving life (half-life).

【0095】次いで、先の正孔輸送層(及び/又は正孔
注入層)の形成材料の場合と同様にして、図14(c)
に示すようにパターニング装置1により発光層の形成材
料57を基板23上に吐出(射出)し、これによって図
15(a)に示すように発光層40Bを形成する。発光
層の形成材料57としては、特に限定されることなく、
低分子の有機発光色素や高分子発光体、すなわち各種の
蛍光物質や燐光物質からなる発光物質が使用可能であ
る。発光物質となる共役系高分子の中ではアリーレンビ
ニレン構造を含むものが特に好ましい。低分子蛍光体で
は、例えばナフタレン誘導体、アントラセン誘導体、ペ
リレン誘導体、ポリメチン系、キサテン系、クマリン
系、シアニン系などの色素類、8−ヒドロキノリンおよ
びその誘導体の金属錯体、芳香族アミン、テトラフェニ
ルシクロペンタジエン誘導体等、または特開昭57−5
1781、同59−194393号公報等に記載されて
いる公知のものが使用可能である。
Then, as in the case of the material for forming the hole transport layer (and / or the hole injection layer) described above, FIG.
As shown in FIG. 15, the patterning device 1 discharges (injects) the light emitting layer forming material 57 onto the substrate 23, thereby forming the light emitting layer 40B as shown in FIG. The material 57 for forming the light emitting layer is not particularly limited,
It is possible to use low-molecular organic luminescent dyes and polymer luminescent materials, that is, luminescent materials composed of various fluorescent materials and phosphorescent materials. Among the conjugated polymers as the light emitting substance, those containing an arylene vinylene structure are particularly preferable. Examples of the low molecular weight fluorescent substance include dyes such as naphthalene derivative, anthracene derivative, perylene derivative, polymethine type, xanthene type, coumarin type, cyanine type, metal complex of 8-hydroquinoline and its derivative, aromatic amine, tetraphenylcyclo Pentadiene derivatives, etc., or JP-A-57-5
Known materials described in, for example, 1781 and 59-194393 can be used.

【0096】発光層の形成材料として高分子蛍光体を用
いる場合には、側鎖に蛍光基を有する高分子を用いるこ
とができるが、好ましくは共役系構造を主鎖に含むもの
で、特に、ポリチオフェン、ポリ−p−フェニレン、ポ
リアリーレンビニレン、ポリフルオレンおよびその誘導
体が好ましい。中でもポリアリーレンビニレンおよびそ
の誘導体が好ましい。該ポリアリーレンビニレンおよび
その誘導体は、下記化学式(1)で示される繰り返し単
位を全繰り返し単位の50モル%以上含む重合体であ
る。繰り返し単位の構造にもよるが、化学式(1)で示
される繰り返し単位が全繰り返し単位の70%以上であ
ることがさらに好ましい。 −Ar−CR=CR’− (1) 〔ここで、Arは、共役結合に関与する炭素原子数が4
個以上20個以下からなるアリーレン基または複素環化
合物基、R、R’はそれぞれ独立に水素、炭素数1〜2
0のアルキル基、炭素数6〜20のアリール基、炭素数
4〜20の複素環化合物、シアノ基からなる群から選ば
れた基を示す。〕
When a polymeric fluorescent substance is used as a material for forming the light emitting layer, a polymer having a fluorescent group in its side chain can be used, but preferably, it contains a conjugated structure in its main chain, and particularly, Polythiophene, poly-p-phenylene, polyarylene vinylene, polyfluorene and its derivatives are preferred. Of these, polyarylene vinylene and its derivatives are preferable. The polyarylene vinylene and its derivatives are polymers containing a repeating unit represented by the following chemical formula (1) in an amount of 50 mol% or more of all repeating units. Although it depends on the structure of the repeating unit, it is more preferable that the repeating unit represented by the chemical formula (1) accounts for 70% or more of all repeating units. -Ar-CR = CR'- (1) [wherein Ar has 4 carbon atoms involved in a conjugated bond]
Or more and 20 or less arylene group or heterocyclic compound group, R and R'each independently represent hydrogen, carbon number 1 to 2
A group selected from the group consisting of an alkyl group having 0, an aryl group having 6 to 20 carbon atoms, a heterocyclic compound having 4 to 20 carbon atoms, and a cyano group is shown. ]

【0097】該高分子蛍光体は、化学式(1)で示され
る繰り返し単位以外の繰り返し単位として、芳香族化合
物基またはその誘導体、複素環化合物基またはその誘導
体、およびそれらを組み合わせて得られる基などを含ん
でいてもよい。また、化学式(1)で示される繰り返し
単位や他の繰り返し単位が、エーテル基、エステル基、
アミド基、イミド基などを有する非共役の単位で連結さ
れていてもよいし、繰り返し単位にそれらの非共役部分
が含まれていてもよい。前記高分子蛍光体において化学
式(1)のArとしては、共役結合に関与する炭素原子
数が4個以上20個以下からなるアリーレン基または複
素環化合物基であり、下記の化学式(2)で示す芳香族
化合物基またはその誘導体基、複素環化合物基またはそ
の誘導体基、およびそれらを組み合わせて得られる基な
どが例示される。
The polymeric fluorescent substance includes, as repeating units other than the repeating unit represented by the chemical formula (1), an aromatic compound group or a derivative thereof, a heterocyclic compound group or a derivative thereof, and a group obtained by combining them. May be included. Further, the repeating unit represented by the chemical formula (1) or another repeating unit is an ether group, an ester group,
They may be linked by a non-conjugated unit having an amide group, an imide group or the like, or the repeating unit may contain these non-conjugated portions. In the polymeric fluorescent substance, Ar in the chemical formula (1) is an arylene group or a heterocyclic compound group having 4 to 20 carbon atoms involved in a conjugated bond, which is represented by the following chemical formula (2). Examples thereof include an aromatic compound group or a derivative group thereof, a heterocyclic compound group or a derivative group thereof, and a group obtained by combining them.

【0098】[0098]

【化1】 (R1〜R92は、それぞれ独立に、水素、炭素数1〜
20のアルキル基、アルコキシ基およびアルキルチオ
基;炭素数6〜18のアリール基およびアリールオキシ
基;ならびに炭素数4〜14の複素環化合物基からなる
群から選ばれた基である。)
[Chemical 1] (R1 to R92 are each independently hydrogen and a carbon number of 1 to
A group selected from the group consisting of an alkyl group having 20 carbon atoms, an alkoxy group and an alkylthio group; an aryl group having 6 to 18 carbon atoms and an aryloxy group; and a heterocyclic compound group having 4 to 14 carbon atoms. )

【0099】これらのなかでフェニレン基、置換フェニ
レン基、ビフェニレン基、置換ビフェニレン基、ナフタ
レンジイル基、置換ナフタレンジイル基、アントラセン
−9,10−ジイル基、置換アントラセン−9,10−
ジイル基、ピリジン−2,5−ジイル基、置換ピリジン
−2,5−ジイル基、チエニレン基および置換チエニレ
ン基が好ましい。さらに好ましくは、フェニレン基、ビ
フェニレン基、ナフタレンジイル基、ピリジン−2,5
−ジイル基、チエニレン基である。
Among these, phenylene group, substituted phenylene group, biphenylene group, substituted biphenylene group, naphthalenediyl group, substituted naphthalenediyl group, anthracene-9,10-diyl group, substituted anthracene-9,10-
Diyl group, pyridine-2,5-diyl group, substituted pyridine-2,5-diyl group, thienylene group and substituted thienylene group are preferred. More preferably, phenylene group, biphenylene group, naphthalenediyl group, pyridine-2,5
A diyl group and a thienylene group.

【0100】化学式(1)のR、R’が水素またはシア
ノ基以外の置換基である場合について述べると、炭素数
1〜20のアルキル基としては、メチル基、エチル基、
プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプ
チル基、オクチル基、デシル基、ラウリル基などが挙げ
られ、メチル基、エチル基、ペンチル基、ヘキシル基、
ヘプチル基、オクチル基が好ましい。アリール基として
は、フェニル基、4−C1〜C12アルコキシフェニル
基(C1〜C12は炭素数1〜12であることを示す。
以下も同様である。)、4−C1〜C12アルキルフェ
ニル基、1−ナフチル基、2−ナフチル基などが例示さ
れる。溶媒可溶性の観点からは化学式(1)のArが、
1つ以上の炭素数4〜20のアルキル基、アルコキシ基
およびアルキルチオ基、炭素数6〜18のアリール基お
よびアリールオキシ基ならびに炭素数4〜14の複素環
化合物基から選ばれた基を有していることが好ましい。
When R and R'in the chemical formula (1) are hydrogen or a substituent other than a cyano group, examples of the alkyl group having 1 to 20 carbon atoms include a methyl group, an ethyl group,
Propyl group, butyl group, pentyl group, hexyl group, heptyl group, octyl group, decyl group, lauryl group and the like, methyl group, ethyl group, pentyl group, hexyl group,
Heptyl group and octyl group are preferred. As the aryl group, a phenyl group and a 4-C1 to C12 alkoxyphenyl group (C1 to C12 have 1 to 12 carbon atoms are shown.
The same applies to the following. ), 4-C1 to C12 alkylphenyl groups, 1-naphthyl groups, 2-naphthyl groups and the like. From the viewpoint of solvent solubility, Ar of the chemical formula (1) is
Having one or more groups selected from an alkyl group having 4 to 20 carbon atoms, an alkoxy group and an alkylthio group, an aryl group having 6 to 18 carbon atoms and an aryloxy group, and a heterocyclic compound group having 4 to 14 carbon atoms. Preferably.

【0101】これらの置換基としては以下のものが例示
される。炭素数4〜20のアルキル基としては、ブチル
基、ペンチル基、ヘキシル基、ヘプチル基、オクチル
基、デシル基、ラウリル基などが挙げられ、ペンチル
基、ヘキシル基、ヘプチル基、オクチル基が好ましい。
また、炭素数4〜20のアルコキシ基としては、ブトキ
シ基、ペンチルオキシ基、ヘキシルオキシ基、ヘプチル
オキシ基、オクチルオキシ基、デシルオキシ基、ラウリ
ルオキシ基などが挙げられ、ペンチルオキシ基、ヘキシ
ルオキシ基、ヘプチルオキシ基、オクチルオキシ基が好
ましい。炭素数4〜20のアルキルチオ基としては、ブ
チルチオ基、ペンチルチオ基、ヘキシルチオ基、ヘプチ
ルチオ基、オクチルチオ基、デシルオキシ基、ラウリル
チオ基などが挙げられ、ペンチルチオ基、ヘキシルチオ
基、ヘプチルチオ基、オクチルチオ基が好ましい。アリ
ール基としては、フェニル基、4−C1〜C12アルコ
キシフェニル基、4−C1〜C12アルキルフェニル
基、1−ナフチル基、2−ナフチル基などが例示され
る。アリールオキシ基としては、フェノキシ基が例示さ
れる。複素環化合物基としては2−チエニル基、2−ピ
ロリル基、2−フリル基、2−、3−または4−ピリジ
ル基などが例示される。これら置換基の数は、該高分子
蛍光体の分子量と繰り返し単位の構成によっても異なる
が、溶解性の高い高分子蛍光体を得る観点から、これら
の置換基が分子量600当たり1つ以上であることがよ
り好ましい。
Examples of these substituents are as follows. Examples of the alkyl group having 4 to 20 carbon atoms include a butyl group, a pentyl group, a hexyl group, a heptyl group, an octyl group, a decyl group and a lauryl group, and a pentyl group, a hexyl group, a heptyl group and an octyl group are preferable.
Examples of the alkoxy group having 4 to 20 carbon atoms include butoxy group, pentyloxy group, hexyloxy group, heptyloxy group, octyloxy group, decyloxy group, lauryloxy group, pentyloxy group, hexyloxy group. , Heptyloxy group and octyloxy group are preferred. Examples of the alkylthio group having 4 to 20 carbon atoms include a butylthio group, a pentylthio group, a hexylthio group, a heptylthio group, an octylthio group, a decyloxy group and a laurylthio group, and a pentylthio group, a hexylthio group, a heptylthio group and an octylthio group are preferable. Examples of the aryl group include a phenyl group, a 4-C1-C12 alkoxyphenyl group, a 4-C1-C12 alkylphenyl group, a 1-naphthyl group, a 2-naphthyl group and the like. A phenoxy group is illustrated as an aryloxy group. Examples of the heterocyclic compound group include 2-thienyl group, 2-pyrrolyl group, 2-furyl group, 2-, 3- or 4-pyridyl group. The number of these substituents varies depending on the molecular weight of the polymeric fluorescent substance and the constitution of the repeating unit, but from the viewpoint of obtaining a polymeric fluorescent substance having high solubility, the number of these substituents is 1 or more per 600 molecular weight. Is more preferable.

【0102】なお、前記高分子蛍光体は、ランダム、ブ
ロックまたはグラフト共重合体であってもよいし、それ
らの中間的な構造を有する高分子、例えばブロック性を
帯びたランダム共重合体であってもよい。蛍光の量子収
率の高い高分子蛍光体を得る観点からは完全なランダム
共重合体よりブロック性を帯びたランダム共重合体やブ
ロックまたはグラフト共重合体が好ましい。また、ここ
で形成する有機エレクトロルミネッセンス素子は、薄膜
からの蛍光を利用することから、該高分子蛍光体は固体
状態で蛍光を有するものが用いられる。
The polymeric fluorescent substance may be a random, block or graft copolymer, or a polymer having an intermediate structure between them, for example, a random copolymer having a block property. May be. From the viewpoint of obtaining a polymeric fluorescent substance having a high fluorescence quantum yield, a random copolymer having a block property or a block or graft copolymer is preferable to a completely random copolymer. Further, since the organic electroluminescence element formed here utilizes fluorescence from the thin film, the polymeric fluorescent substance having fluorescence in a solid state is used.

【0103】該高分子蛍光体に対して溶媒を使用する場
合に、好適なものとしては、クロロホルム、塩化メチレ
ン、ジクロロエタン、テトラヒドロフラン、トルエン、
キシレンなどが例示される。高分子蛍光体の構造や分子
量にもよるが、通常はこれらの溶媒に0.1wt%以上
溶解させることができる。また、前記高分子蛍光体とし
ては、分子量がポリスチレン換算で103 〜10 7 であ
ることが好ましく、それらの重合度は繰り返し構造やそ
の割合によっても変わる。成膜性の点から一般には繰り
返し構造の合計数で好ましくは4〜10000、さらに
好ましくは5〜3000、特に好ましくは10〜200
0である。
When a solvent is used for the polymeric fluorescent substance,
In this case, chloroform and methyl chloride are preferable.
Amine, dichloroethane, tetrahydrofuran, toluene,
Xylene etc. are illustrated. Structure and molecule of polymeric fluorescent substance
Depending on the amount, usually 0.1 wt% or more in these solvents
It can be dissolved. Further, as the polymeric fluorescent substance
The molecular weight is 10 in terms of polystyrene3 -10 7 And
Preferably, the degree of polymerization of the
It also depends on the ratio of. Generally, from the viewpoint of film formability
The total number of the return structure is preferably 4 to 10,000, and further
Preferably 5 to 3000, particularly preferably 10 to 200
It is 0.

【0104】このような高分子蛍光体の合成法として
は、特に限定されないものの、例えばアリーレン基にア
ルデヒド基が2つ結合したジアルデヒド化合物と、アリ
ーレン基にハロゲン化メチル基が2つ結合した化合物と
トリフェニルホスフィンとから得られるジホスホニウム
塩からのWittig反応が例示される。また、他の合
成法としては、アリーレン基にハロゲン化メチル基が2
つ結合した化合物からの脱ハロゲン化水素法が例示され
る。さらに、アリーレン基にハロゲン化メチル基が2つ
結合した化合物のスルホニウム塩をアルカリで重合して
得られる中間体から熱処理により該高分子蛍光体を得る
スルホニウム塩分解法が例示される。いずれの合成法に
おいても、モノマーとして、アリーレン基以外の骨格を
有する化合物を加え、その存在割合を変えることによ
り、生成する高分子蛍光体に含まれる繰り返し単位の構
造を変えることができるので、化学式(1)で示される
繰り返し単位が50モル%以上となるように加減して仕
込み、共重合してもよい。これらのうち、Wittig
反応による方法が、反応の制御や収率の点で好ましい。
The method for synthesizing such a polymeric fluorescent substance is not particularly limited, but for example, a dialdehyde compound in which two aldehyde groups are bonded to an arylene group and a compound in which two halogenated methyl groups are bonded to an arylene group. An example is the Wittig reaction from a diphosphonium salt obtained from and triphenylphosphine. Further, as another synthesis method, a halogenated methyl group is added to the arylene group.
An example is a dehydrohalogenation method from a bonded compound. Furthermore, a sulfonium salt decomposition method for obtaining the polymeric fluorescent substance by heat treatment from an intermediate obtained by polymerizing a sulfonium salt of a compound in which two methyl halide groups are bonded to an arylene group with an alkali is exemplified. In any of the synthetic methods, a compound having a skeleton other than an arylene group is added as a monomer, and the structure of the repeating unit contained in the resulting polymeric fluorescent substance can be changed by changing the proportion thereof. You may add and adjust so that the repeating unit shown by (1) may be 50 mol% or more, and may copolymerize. Of these, Wittig
The method by reaction is preferable from the viewpoint of reaction control and yield.

【0105】さらに具体的に、前記高分子蛍光体の1つ
の例であるアリーレンビニレン系共重合体の合成法を説
明する。例えば、Wittig反応により高分子蛍光体
を得る場合には、例えばまず、ビス(ハロゲン化メチ
ル)化合物、より具体的には、例えば2,5−ジオクチ
ルオキシ−p−キシリレンジブロミドをN,N−ジメチ
ルホルムアミド溶媒中、トリフェニルホスフィンと反応
させてホスホニウム塩を合成し、これとジアルデヒド化
合物、より具体的には、例えば、テレフタルアルデヒド
とを、例えばエチルアルコール中、リチウムエトキシド
を用いて縮合させるWittig反応により、フェニレ
ンビニレン基と2,5−ジオクチルオキシ−p−フェニ
レンビニレン基を含む高分子蛍光体が得られる。このと
き、共重合体を得るために2種類以上のジホスホニウム
塩および/または2種類以上のジアルデヒド化合物を反
応させてもよい。これらの高分子蛍光体を発光層の形成
材料として用いる場合、その純度が発光特性に影響を与
えるため、合成後、再沈精製、クロマトグラフによる分
別等の純化処理をすることが望ましい。
More specifically, a method for synthesizing an arylene vinylene-based copolymer, which is one example of the polymeric fluorescent substance, will be described. For example, when a polymeric fluorescent substance is obtained by the Wittig reaction, for example, first, a bis (methyl halide) compound, more specifically, for example, 2,5-dioctyloxy-p-xylylene dibromide is added to N, N- A phosphonium salt is synthesized by reacting with triphenylphosphine in a dimethylformamide solvent, and this is condensed with a dialdehyde compound, more specifically, for example, terephthalaldehyde, using lithium ethoxide, for example, in ethyl alcohol. By the Wittig reaction, a polymeric fluorescent substance containing a phenylene vinylene group and a 2,5-dioctyloxy-p-phenylene vinylene group is obtained. At this time, two or more types of diphosphonium salts and / or two or more types of dialdehyde compounds may be reacted to obtain a copolymer. When these polymeric fluorescent substances are used as the material for forming the light emitting layer, the purity thereof affects the light emitting characteristics, and therefore it is desirable to carry out purification treatments such as reprecipitation purification and fractionation by chromatography after the synthesis.

【0106】また、前記の高分子蛍光体からなる発光層
の形成材料としては、フルカラー表示をなすため、赤、
緑、青の三色の発光層形成材料が用いられ、それぞれが
パターニング装置1によって予め設定された位置の画素
20Aに射出され、パターニングされる。なお、前記の
発光物質としては、ホスト材料にゲスト材料を添加した
形態のものを用いることもできる。
Further, as a material for forming the light emitting layer made of the above polymeric fluorescent substance, red,
Light-emitting layer forming materials of three colors, green and blue, are used, and each is injected by the patterning device 1 to the pixel 20A at a preset position and patterned. Note that as the above-described light emitting substance, a substance in which a guest material is added to a host material can also be used.

【0107】このような発光材料としては、ホスト材料
として例えば高分子有機化合物や低分子材料が、またゲ
スト材料として得られる発光層の発光特性を変化させる
ための蛍光色素、あるいは燐光物質を含んでなるものが
好適に用いられる。高分子有機化合物としては、溶解性
の低い材料の場合、例えば前駆体が塗布された後、以下
の化学式(3)に示すように加熱硬化されることによっ
て共役系高分子有機エレクトロルミネッセンス層となる
発光層を生成し得るものがある。例えば、前駆体のスル
ホニウム塩の場合、加熱処理されることによりスルホニ
ウム基が脱離し、共役系高分子有機化合物となるもの等
がある。また、溶解性の高い材料では、材料をそのまま
塗布した後、溶媒を除去して発光層にし得るものもあ
る。
As such a light emitting material, for example, a high molecular weight organic compound or a low molecular weight material is used as a host material, and a fluorescent dye or a phosphorescent substance for changing the light emitting characteristics of the light emitting layer obtained as a guest material is contained. The following are preferably used. As a high molecular weight organic compound, in the case of a material having low solubility, for example, a precursor is applied and then heat-cured as shown in the following chemical formula (3) to form a conjugated high molecular weight organic electroluminescent layer. Some are capable of producing a light emitting layer. For example, in the case of a sulfonium salt as a precursor, there is a sulfonium salt that is removed by heating to form a conjugated polymer organic compound. In addition, there are some materials having high solubility that can be applied to the material as it is and then the solvent can be removed to form the light emitting layer.

【0108】[0108]

【化2】 [Chemical 2]

【0109】前記の高分子有機化合物は固体で強い蛍光
を持ち、均質な固体超薄膜を形成することができる。し
かも、形成能に富みITO電極との密着性も高く、さら
に、固化した後は強固な共役系高分子膜を形成する。
The above-mentioned high molecular weight organic compound is solid and has strong fluorescence, and can form a homogeneous solid ultrathin film. Moreover, it has a high forming ability and a high adhesiveness with the ITO electrode, and after solidification, forms a strong conjugated polymer film.

【0110】このような高分子有機化合物としては、例
えばポリアリーレンビニレンが好ましい。ポリアリーレ
ンビニレンは水系溶媒あるいは有機溶媒に可溶で第2の
基体11に塗布する際の塗布液への調製が容易であり、
さらに一定条件下でポリマー化することができるため、
光学的にも高品質の薄膜を得ることができる。このよう
なポリアリーレンビニレンとしては、PPV(ポリ(パ
ラ−フェニレンビニレン))、MO−PPV(ポリ
(2,5−ジメトキシ−1,4−フェニレンビニレ
ン))、CN−PPV(ポリ(2,5−ビスヘキシルオ
キシ−1,4−フェニレン−(1−シアノビニレ
ン)))、MEH−PPV(ポリ[2−メトキシ−5−
(2’−エチルヘキシルオキシ)]−パラ−フェニレン
ビニレン)、等のPPV誘導体、PTV(ポリ(2,5
−チエニレンビニレン))等のポリ(アルキルチオフェ
ン)、PFV(ポリ(2,5−フリレンビニレン))、
ポリ(パラフェニレン)、ポリアルキルフルオレン等が
挙げられるが、なかでも化学式(4)に示すようなPP
VまたはPPV誘導体の前駆体からなるものや、化学式
(5)に示すようなポリアルキルフルオレン(具体的に
は化学式(6)に示すようなポリアルキルフルオレン系
共重合体)が特に好ましい。PPV等は強い蛍光を持
ち、二重結合を形成するπ電子がポリマー鎖上で非極在
化している導電性高分子でもあるため、高性能の有機エ
レクトロルミネッセンス素子を得ることができる。
As such a high molecular weight organic compound, for example, polyarylene vinylene is preferable. Polyarylene vinylene is soluble in an aqueous solvent or an organic solvent and is easily prepared as a coating solution when applied to the second substrate 11,
Furthermore, because it can be polymerized under certain conditions,
Optically high quality thin film can be obtained. Examples of such polyarylene vinylene include PPV (poly (para-phenylene vinylene)), MO-PPV (poly (2,5-dimethoxy-1,4-phenylene vinylene)), and CN-PPV (poly (2,5). -Bishexyloxy-1,4-phenylene- (1-cyanovinylene))), MEH-PPV (poly [2-methoxy-5-
(2'-Ethylhexyloxy)]-para-phenylene vinylene), PPV derivative, PTV (poly (2,5
-Thienylenevinylene)), etc., PFV (poly (2,5-furylenevinylene)),
Examples thereof include poly (paraphenylene) and polyalkylfluorene. Among them, PP as shown in the chemical formula (4)
Those composed of precursors of V or PPV derivatives and polyalkylfluorenes represented by the chemical formula (5) (specifically, polyalkylfluorene-based copolymers represented by the chemical formula (6)) are particularly preferable. PPV or the like has strong fluorescence and is also a conductive polymer in which π electrons forming a double bond are non-localized on the polymer chain, so that a high-performance organic electroluminescence device can be obtained.

【0111】[0111]

【化3】 [Chemical 3]

【0112】[0112]

【化4】 [Chemical 4]

【0113】[0113]

【化5】 [Chemical 5]

【0114】なお、前記PPV薄膜の他に発光層を形成
し得る高分子有機化合物や低分子材料、すなわち本例に
おいてホスト材料として用いられるものは、例えばアル
ミキノリノール錯体(Alq3)やジスチリルビフェニ
ル、さらに化学式(7)に示すBeBq2やZn(OX
Z)2 、そしてTPD、ALO、DPVBi等の従来よ
り一般的に用いられているものに加え、ピラゾリンダイ
マー、キノリジンカルボン酸、ベンゾピリリウムパーク
ロレート、ベンゾピラノキノリジン、ルブレン、フェナ
ントロリンユウロピウム錯体等が挙げられ、これらの1
種または2種以上を含む有機エレクトロルミネッセンス
素子用組成物を用いることができる。
In addition to the PPV thin film, a high molecular weight organic compound or a low molecular weight material capable of forming a light emitting layer, that is, a material used as a host material in this example is, for example, aluminum quinolinol complex (Alq3) or distyryl biphenyl, Further, BeBq2 and Zn (OX shown in the chemical formula (7) are used.
Z) 2 , and TPD, ALO, DPVBi and the like which have been conventionally used, in addition to pyrazoline dimer, quinolidine carboxylic acid, benzopyrylium perchlorate, benzopyranoquinolidine, rubrene, phenanthroline europium. Complexes and the like are mentioned, and these 1
It is possible to use a composition for an organic electroluminescence device containing one kind or two or more kinds.

【0115】[0115]

【化6】 [Chemical 6]

【0116】一方、このようなホスト材料に添加される
ゲスト材料としては、前記したように蛍光色素や燐光物
質が挙げられる。特に蛍光色素は、発光層の発光特性を
変化させることができ、例えば、発光層の発光効率の向
上、または光吸収極大波長(発光色)を変えるための手
段としても有効である。すなわち、蛍光色素は単に発光
層材料としてではなく、発光機能そのものを担う色素材
料として利用することができる。例えば、共役系高分子
有機化合物分子上のキャリア再結合で生成したエキシト
ンのエネルギーを蛍光色素分子上に移すことができる。
この場合、発光は蛍光量子効率が高い蛍光色素分子から
のみ起こるため、発光層の電流量子効率も増加する。し
たがって、発光層の形成材料中に蛍光色素を加えること
により、同時に発光層の発光スペクトルも蛍光分子のも
のとなるので、発光色を変えるための手段としても有効
となる。
On the other hand, examples of the guest material added to such a host material include fluorescent dyes and phosphorescent substances as described above. In particular, the fluorescent dye can change the light emission characteristics of the light emitting layer, and is effective as, for example, a means for improving the light emitting efficiency of the light emitting layer or changing the light absorption maximum wavelength (emission color). That is, the fluorescent dye can be used not only as a light emitting layer material but also as a dye material having a light emitting function itself. For example, the energy of excitons generated by carrier recombination on the conjugated polymer organic compound molecule can be transferred onto the fluorescent dye molecule.
In this case, since light emission occurs only from the fluorescent dye molecule having high fluorescence quantum efficiency, the current quantum efficiency of the light emitting layer also increases. Therefore, by adding a fluorescent dye to the material for forming the light emitting layer, the emission spectrum of the light emitting layer simultaneously becomes that of fluorescent molecules, which is also effective as a means for changing the emission color.

【0117】なお、ここでいう電流量子効率とは、発光
機能に基づいて発光性能を考察するための尺度であっ
て、下記式により定義される。ηE =放出されるフォト
ンのエネルギー/入力電気エネルギーそして、蛍光色素
のドープによる光吸収極大波長の変換によって、例えば
赤、青、緑の3原色を発光させることができ、その結果
フルカラー表示体を得ることが可能となる。さらに蛍光
色素をドーピングすることにより、エレクトロルミネッ
センス素子の発光効率を大幅に向上させることができ
る。
The current quantum efficiency referred to here is a scale for considering the light emission performance based on the light emission function, and is defined by the following formula. η E = Energy of emitted photon / input electric energy and conversion of light absorption maximum wavelength by doping with a fluorescent dye makes it possible to emit, for example, three primary colors of red, blue and green, resulting in a full color display. It becomes possible. Further, by doping with a fluorescent dye, the luminous efficiency of the electroluminescent element can be significantly improved.

【0118】蛍光色素としては、赤色の発色光を発光す
る発光層を形成する場合、レーザー色素のDCM−1、
あるいはローダミンまたはローダミン誘導体、ペニレン
等を用いるのが好ましい。これらの蛍光色素をPPVな
どホスト材料にドープすることにより、発光層を形成す
ることができるが、これらの蛍光色素は水溶性のものが
多いので、水溶性を有するPPV前駆体であるスルホニ
ウム塩にドープし、その後、加熱処理すれば、より均一
な発光層の形成が可能になる。このような蛍光色素とし
て具体的には、ローダミンB、ローダミンBベース、ロ
ーダミン6G、ローダミン101過塩素酸塩等が挙げら
れ、これらを2種以上混合したものであってもよい。
As the fluorescent dye, DCM-1 of the laser dye,
Alternatively, it is preferable to use rhodamine, a rhodamine derivative, penylene or the like. A light emitting layer can be formed by doping a host material such as PPV with these fluorescent dyes. However, since many of these fluorescent dyes are water-soluble, a sulfonium salt which is a water-soluble PPV precursor is used. If doping is performed and then heat treatment is performed, a more uniform light emitting layer can be formed. Specific examples of such a fluorescent dye include Rhodamine B, Rhodamine B base, Rhodamine 6G, Rhodamine 101 perchlorate and the like, and a mixture of two or more thereof may be used.

【0119】また、緑色の発色光を発光する発光層を形
成する場合、キナクリドン、ルブレン、DCJTおよび
その誘導体を用いるのが好ましい。これらの蛍光色素に
ついても、前記の蛍光色素と同様、PPVなどホスト材
料にドープすることにより、発光層を形成することがで
きるが、これらの蛍光色素は水溶性のものが多いので、
水溶性を有するPPV前駆体であるスルホニウム塩にド
ープし、その後、加熱処理すれば、より均一な発光層の
形成が可能になる。
When forming a light emitting layer which emits green light, it is preferable to use quinacridone, rubrene, DCJT and derivatives thereof. Similar to the above-mentioned fluorescent dyes, these fluorescent dyes can be formed into a light emitting layer by doping a host material such as PPV. However, since these fluorescent dyes are often water-soluble,
If a sulfonium salt that is a water-soluble PPV precursor is doped and then heat-treated, a more uniform light-emitting layer can be formed.

【0120】さらに、青色の発色光を発光する発光層を
形成する場合、ジスチリルビフェニルおよびその誘導体
を用いるのが好ましい。これらの蛍光色素についても、
前記の蛍光色素と同様、PPVなどホスト材料にドープ
することにより、発光層を形成することができるが、こ
れらの蛍光色素は水溶性のものが多いので、水溶性を有
するPPV前駆体であるスルホニウム塩にドープし、そ
の後、加熱処理すれば、より均一な発光層の形成が可能
になる。
Further, in the case of forming a light emitting layer which emits blue colored light, distyrylbiphenyl and its derivative are preferably used. For these fluorescent dyes,
Similar to the above-mentioned fluorescent dyes, a light emitting layer can be formed by doping a host material such as PPV. However, since most of these fluorescent dyes are water-soluble, sulfonium which is a water-soluble PPV precursor. If a salt is doped and then heat-treated, a more uniform light emitting layer can be formed.

【0121】また、青色の発色光を有する他の蛍光色素
としては、クマリンおよびその誘導体を挙げることがで
きる。これらの蛍光色素は、PPVと相溶性がよく発光
層の形成が容易である。また、これらのうち特にクマリ
ンは、それ自体は溶媒に不溶であるものの、置換基を適
宜に選択することによって溶解性を増し、溶媒に可溶と
なるものもある。このような蛍光色素として具体的に
は、クマリン−1、クマリン−6、クマリン−7、クマ
リン120、クマリン138、クマリン152、クマリ
ン153、クマリン311、クマリン314、クマリン
334、クマリン337、クマリン343等が挙げられ
る。
As another fluorescent dye which emits blue colored light, coumarin and its derivatives can be mentioned. These fluorescent dyes have good compatibility with PPV and can easily form a light emitting layer. Further, among these, particularly coumarin, which is insoluble in the solvent itself, may be soluble in the solvent by increasing the solubility by appropriately selecting the substituent. Specific examples of such a fluorescent dye include coumarin-1, coumarin-6, coumarin-7, coumarin 120, coumarin 138, coumarin 152, coumarin 153, coumarin 311, coumarin 314, coumarin 334, coumarin 337, coumarin 343 and the like. Is mentioned.

【0122】さらに、別の青色の発色光を有する蛍光色
素としては、テトラフェニルブタジエン(TPB)また
はTPB誘導体、DPVBi等を挙げることができる。
これらの蛍光色素は、前記赤色蛍光色素等と同様に水溶
液に可溶であり、またPPVと相溶性がよく発光層の形
成が容易である。以上の蛍光色素については、各色とも
に1種のみを用いてもよく、また2種以上を混合して用
いてもよい。なお、このような蛍光色素としては、化学
式(8)に示すようなものや、化学式(9)に示すよう
なもの、さらに化学式(10)に示すようなものが用い
られる。
Further, as another fluorescent dye which emits blue colored light, tetraphenyl butadiene (TPB) or TPB derivative, DPVBi and the like can be mentioned.
These fluorescent dyes are soluble in an aqueous solution like the red fluorescent dye and the like, and have good compatibility with PPV so that the light emitting layer can be easily formed. With regard to the above fluorescent dyes, only one kind may be used for each color, or two or more kinds may be mixed and used. As such a fluorescent dye, those represented by the chemical formula (8), those represented by the chemical formula (9), and those represented by the chemical formula (10) are used.

【0123】[0123]

【化7】 [Chemical 7]

【0124】[0124]

【化8】 [Chemical 8]

【0125】[0125]

【化9】 [Chemical 9]

【0126】これらの蛍光色素については、前記共役系
高分子有機化合物等からなるホスト材料に対し、後述す
る方法によって0.5〜10wt%添加するのが好まし
く、1.0〜5.0wt%添加するのがより好ましい。
蛍光色素の添加量が多過ぎると得られる発光層の耐候性
および耐久性の維持が困難となり、一方、添加量が少な
過ぎると、前述したような蛍光色素を加えることによる
効果が十分に得られないからである。
These fluorescent dyes are preferably added in an amount of 0.5 to 10 wt%, and preferably 1.0 to 5.0 wt% to the host material composed of the conjugated high molecular weight organic compound by the method described later. More preferably.
If the amount of the fluorescent dye added is too large, it will be difficult to maintain the weather resistance and durability of the resulting light emitting layer, while if the amount added is too small, the effect of adding the fluorescent dye as described above will be sufficiently obtained. Because there is no.

【0127】また、ホスト材料に添加されるゲスト材料
としての燐光物質としては、化学式(11)に示すIr
(ppy)3 、Pt(thpy)2 、PtOEPなどが
好適に用いられる。
Further, as a phosphorescent substance as a guest material added to the host material, Ir represented by the chemical formula (11) is used.
(Ppy) 3 , Pt (thpy) 2 , PtOEP and the like are preferably used.

【0128】[0128]

【化10】 [Chemical 10]

【0129】なお、前記の化学式(11)に示した燐光
物質をゲスト材料とした場合、ホスト材料としては、特
に化学式(12)に示すCBP、DCTA、TCPB
や、前記したDPVBi、Alq3が好適に用いられ
る。また、前記蛍光色素と燐光物質については、これら
を共にゲスト材料としてホスト材料に添加するようにし
てもよい。
When the phosphor material represented by the chemical formula (11) is used as the guest material, the host material is particularly CBP, DCTA, TCPB represented by the chemical formula (12).
Alternatively, DPVBi and Alq3 described above are preferably used. Further, the fluorescent dye and the phosphorescent substance may both be added to the host material as a guest material.

【0130】[0130]

【化11】 [Chemical 11]

【0131】なお、このようなホスト/ゲスト系の発光
物質によって発光層40Bを形成する場合、例えば予め
パターニング装置1にノズル3等の材料供給系を複数形
成しておき、これらノズル3からホスト材料とゲスト材
料とを予め設定した量比で同時に吐出させることによ
り、ホスト材料に所望する量のゲスト材料が添加されて
なる発光物質による、発光層40Bを形成することがで
きる。
When the light emitting layer 40B is formed of such a host / guest light emitting material, for example, a plurality of material supply systems such as the nozzles 3 are formed in the patterning device 1 in advance, and the nozzles 3 form the host material. By simultaneously ejecting the guest material and the guest material at a preset amount ratio, it is possible to form the light emitting layer 40B made of a light emitting substance obtained by adding a desired amount of the guest material to the host material.

【0132】このようにして各画素20Aの正孔輸送層
40A上に発光層40Bを形成したら、これら正孔輸送
層40A、発光層40Bの場合と同様にして、パターニ
ング装置1により電子輸送層の形成材料を基板23上に
吐出(射出)し、図15(b)に示すように電子輸送層
40Cを形成する。電子輸送層の形成材料としては、特
に限定されることなく、オキサジアゾール誘導体、アン
トラキノジメタンおよびその誘導体、ベンゾキノンおよ
びその誘導体、ナフトキノンおよびその誘導体、アント
ラキノンおよびその誘導体、テトラシアノアンスラキノ
ジメタンおよびその誘導体、フルオレノン誘導体、ジフ
ェニルジシアノエチレンおよびその誘導体、ジフェノキ
ノン誘導体、8−ヒドロキシキノリンおよびその誘導体
の金属錯体等が例示される。具体的には、先の正孔輸送
層の形成材料と同様に、特開昭63−70257号、同
63−175860号公報、特開平2−135359
号、同2−135361号、同2−209988号、同
3−37992号、同3−152184号公報に記載さ
れているもの等が例示され、特に2−(4−ビフェニリ
ル)−5−(4−t−ブチルフェニル)−1,3,4−
オキサジアゾール、ベンゾキノン、アントラキノン、ト
リス(8−キノリノール)アルミニウムが好適とされ
る。
When the light emitting layer 40B is formed on the hole transporting layer 40A of each pixel 20A in this manner, the patterning device 1 is used to form the light emitting layer 40B in the same manner as the hole transporting layer 40A and the light emitting layer 40B. The forming material is discharged (injected) onto the substrate 23 to form the electron transport layer 40C as shown in FIG. The material for forming the electron transport layer is not particularly limited, and includes oxadiazole derivatives, anthraquinodimethane and its derivatives, benzoquinone and its derivatives, naphthoquinone and its derivatives, anthraquinone and its derivatives, tetracyanoanthraquinodimethane. And derivatives thereof, fluorenone derivatives, diphenyldicyanoethylene and derivatives thereof, diphenoquinone derivatives, 8-hydroxyquinoline and metal complexes of derivatives thereof, and the like. Specifically, similar to the above material for forming the hole transport layer, JP-A-63-70257, JP-A-63-175860, and JP-A-2-135359.
No. 2-135361, No. 2-209988, No. 3-37992, No. 3-152184, etc. are illustrated, Especially 2- (4-biphenylyl) -5- (4 -T-butylphenyl) -1,3,4-
Oxadiazole, benzoquinone, anthraquinone, tris (8-quinolinol) aluminum are preferred.

【0133】なお、前述した正孔輸送層40Aの形成材
料や電子輸送層40Cの形成材料を発光層40Bの形成
材料に混合し、発光層形成材料として使用してもよく、
その場合に、正孔輸送層形成材料や電子輸送層形成材料
の使用量については、使用する化合物の種類等によって
も異なるものの、十分な成膜性と発光特性を阻害しない
量範囲でそれらを考慮して適宜決定される。通常は、発
光層形成材料に対して1〜40重量%とされ、さらに好
ましくは2〜30重量%とされる。
The material for forming the hole transporting layer 40A and the material for forming the electron transporting layer 40C may be mixed with the material for forming the light emitting layer 40B and used as the material for forming the light emitting layer.
In that case, although the amount of the hole transport layer forming material or the electron transport layer forming material used varies depending on the kind of the compound used, etc., consider them in an amount range that does not impair sufficient film formability and emission characteristics. And determined appropriately. Usually, it is 1 to 40% by weight, more preferably 2 to 30% by weight, based on the light emitting layer forming material.

【0134】ここで、このようにして形成する正孔輸送
層40A、発光層40B、電子輸送層40Cの膜厚につ
いては、予めノズル孔3aからの吐出量を適宜に設定し
ておくことにより、好ましい厚さ(例えば65nm)に
形成する。なお、吐出量の調整については、ノズル孔3
aの内径やキャリアガスの流量を適宜に設定しておくこ
となどによって行うことができる。その後、図15
(c)に示すように、透明基板23の表面全体に、ある
いはストライプ状に対向電極54を形成し、有機EL素
子を得る。この対向電極54の形成についても、前記の
図1に示したパターニング装置1を用いた方法が採用可
能であるのはもちろんである。また、この対向電極54
については、Al、Mg、Li、Caなどの単体材料や
Mg:Ag(10:1合金)の合金材料からなる1層で
形成してもよく、2層あるいは3層からなる金属(合金
を含む)層として形成してもよい。具体的には、Li2
O(0.5nm程度)/AlやLiF(0.5nm程
度)/Al、MgF2 /Alといった積層構造のものも
使用可能である。
Here, regarding the film thicknesses of the hole transport layer 40A, the light emitting layer 40B, and the electron transport layer 40C thus formed, the discharge amount from the nozzle hole 3a is set beforehand in advance. It is formed to have a preferable thickness (for example, 65 nm). For the adjustment of the discharge amount, the nozzle hole 3
This can be performed by setting the inner diameter of a and the flow rate of the carrier gas appropriately. After that, FIG.
As shown in (c), the counter electrode 54 is formed on the entire surface of the transparent substrate 23 or in a stripe shape to obtain an organic EL element. As a matter of course, the method using the patterning device 1 shown in FIG. 1 can be adopted for the formation of the counter electrode 54. In addition, this counter electrode 54
May be formed of a single layer made of a single material such as Al, Mg, Li, or Ca or an alloy material of Mg: Ag (10: 1 alloy), and may be formed of a metal (including an alloy) having two layers or three layers. ) May be formed as a layer. Specifically, Li 2
A laminated structure of O (about 0.5 nm) / Al, LiF (about 0.5 nm) / Al, MgF 2 / Al can also be used.

【0135】このようにして得られた表示装置、すなわ
ち本発明において電気光学装置となる表示装置は、その
構成要素の少なくとも一つが前記パターニング装置1に
よって形成されることにより、その材料選択の自由度が
高まり、したがってより良好な組み合わせで装置を構成
することができる。なお、前記の正孔注入層(図示せ
ず)、正孔輸送層40A、発光層40B、電子輸送層4
0Cに加えて、ホールブロッキング層を例えば発光層4
0Bの対向電極54側に形成して、発光層40Bの長寿
命化を図ってもよい。このようなホールブロッキング層
の形成材料としては、例えば化学式(13)に示すBC
Pや化学式(14)で示すBAlqが用いられるが、長
寿命化の点ではBAlqの方が好ましい。
The display device thus obtained, that is, the display device which becomes the electro-optical device in the present invention, has at least one of its constituent elements formed by the patterning device 1, so that the degree of freedom in material selection is increased. Therefore, the device can be configured with a better combination. The hole injection layer (not shown), the hole transport layer 40A, the light emitting layer 40B, and the electron transport layer 4 described above.
In addition to 0C, a hole blocking layer, for example, a light emitting layer 4
0B may be formed on the side of the counter electrode 54 to extend the life of the light emitting layer 40B. As a material for forming such a hole blocking layer, for example, BC represented by the chemical formula (13) is used.
Although PAl and BAlq represented by the chemical formula (14) are used, BAlq is preferable from the viewpoint of extending the life.

【0136】[0136]

【化12】 [Chemical 12]

【0137】[0137]

【化13】 [Chemical 13]

【0138】また、本例では各材料を気化させた状態で
真空チャンバー2内に吐出させているが、真空チャンバ
ー2内の真空度や加熱手段9による加熱の度合い等を調
整することにより、材料を例えば霧状、ミスト状のよう
な液体として吐出させてもよく、さらにはヒューム状に
吐出させるようにしてもよい。
Further, in the present example, each material is discharged into the vacuum chamber 2 in a vaporized state. However, by adjusting the degree of vacuum in the vacuum chamber 2 and the degree of heating by the heating means 9 May be ejected as a liquid such as mist or mist, or may be ejected in the form of fumes.

【0139】また、本発明の電子装置としては、前記の
半導体素子や液晶素子、電気泳動素子、有機EL素子を
備えてなる装置以外にも、例えばFRAM(Ferroelect
ricRAM)やMRAM(Magnetic RAM)などのメモ
リ素子(電子素子)を備えた各種のメモリ装置や、発光
ダイオードなどのダイオードからなる電子素子を備えた
装置にも適用可能である。すなわち、FRAMやMRA
Mなどのメモリ素子においては、例えばその強誘電体膜
(絶縁膜)の形成に前記パターニング装置1を用いた方
法が好適に採用され、その場合に強誘電体材料(絶縁材
料)の選択自由度が高いことからより良好な素子を構成
することが可能になる。
The electronic device of the present invention may be, for example, a FRAM (Ferroelect) in addition to the device including the semiconductor element, the liquid crystal element, the electrophoretic element, and the organic EL element.
The present invention is also applicable to various memory devices including a memory element (electronic element) such as ricRAM) and MRAM (Magnetic RAM), and an apparatus including an electronic element including a diode such as a light emitting diode. That is, FRAM and MRA
In a memory element such as M, for example, a method using the patterning device 1 for forming the ferroelectric film (insulating film) is preferably adopted, and in that case, the degree of freedom in selecting the ferroelectric material (insulating material) is high. It is possible to construct a better device because of the high value.

【0140】また、発光ダイオードを備えた電子装置と
しては、例えば図16に示すような装置に本発明が適用
可能である。図16に示した装置70は、有機TFT7
1と有機LED72とが同一基板73上にモノシリック
に集積化されてなるものである。有機TFT71は、基
板73上に形成されたゲート電極74と、これを覆って
形成された誘電体層75と、この誘電体層75上に形成
されたソース電極76およびドレイン電極77と、これ
ら電極を覆って形成された有機半導体層78とから構成
されたものである。ここで、有機TFT71は、この図
10に示した有機半導体素子と比べ、ソース・ドレイン
電極と有機半導体層との位置がやや異なっているもの
の、基本的には同じ構造を有するものである。
The present invention can be applied to an electronic device having a light emitting diode, for example, the device shown in FIG. The device 70 shown in FIG.
1 and the organic LED 72 are monolithically integrated on the same substrate 73. The organic TFT 71 includes a gate electrode 74 formed on a substrate 73, a dielectric layer 75 formed so as to cover the gate electrode 74, a source electrode 76 and a drain electrode 77 formed on the dielectric layer 75, and these electrodes. And an organic semiconductor layer 78 formed so as to cover the. Here, the organic TFT 71 basically has the same structure as the organic semiconductor element shown in FIG. 10, although the positions of the source / drain electrodes and the organic semiconductor layer are slightly different.

【0141】有機LED72は、基板73上に形成され
た陽極79と、この陽極79を覆って形成された正孔輸
送層80と、この正孔輸送層80上に形成された電子輸
送層81と、この電子輸送/エミッタ層81上に形成さ
れた陰極82とから構成されたものである。なお、陽極
79は前記のドレイン電極77がそのまま基板73上に
延びて形成されたものであり、また、正孔輸送層80は
前記有機半導体層78が陽極79上に延びて形成された
ものである。
The organic LED 72 has an anode 79 formed on the substrate 73, a hole transport layer 80 formed so as to cover the anode 79, and an electron transport layer 81 formed on the hole transport layer 80. , A cathode 82 formed on the electron transport / emitter layer 81. The anode 79 is formed by directly extending the drain electrode 77 on the substrate 73, and the hole transport layer 80 is formed by extending the organic semiconductor layer 78 on the anode 79. is there.

【0142】このような装置70にあっても、その製造
に際しては、前記の図1に示したパターニング装置1を
用いた方法が好適に採用される。例えば、ゲート電極7
4やソース電極76、ドレイン電極77(陽極79)は
もちろん、有機半導体層78(正孔輸送層80)や電子
輸送/エミッタ層81、陰極82の形成にもパターニン
グ装置1による方法が好適に採用される。ここで、有機
半導体層78の形成材料としては、図10に示した有機
半導体素子の場合と同様のものが使用可能である。ま
た、電子輸送/エミッタ層81の形成材料としては、ポ
リフェニレン・ビニレン及びアルミニウム8−ヒドロオ
キシキノリネート(Alq.)や、2−(4−ビフェニ
リル)−5−(4−タートブチルフェニル)−1,3,
4−オキサジアゾール(PBD)、2−ナフチル−4,
5−ビス(4−メトキシフェニル)−1,3−オキサゾ
ール)、ビス−(8−ヒドロオキシキナルジン)アルミ
ニウム・フェノキシド及びビス(10−ヒドロオキシベ
ンゾ−キノリネート(亜鉛)(ZnBq2)などが用い
られる。また、陰極82の形成材料としては、電子輸送
/エミッタ層81に効率よく電子注入することができる
材料が用いられ、具体的にはアルミニウムやカルシウム
が好適に用いられる。
Even in the case of such a device 70, the method using the patterning device 1 shown in FIG. For example, the gate electrode 7
4, the method using the patterning device 1 is preferably adopted not only for forming the organic semiconductor layer 78 (hole transport layer 80), the electron transport / emitter layer 81, and the cathode 82, but also for the four, the source electrode 76, the drain electrode 77 (anode 79). To be done. Here, as the material for forming the organic semiconductor layer 78, the same material as in the case of the organic semiconductor element shown in FIG. 10 can be used. Further, as a material for forming the electron transport / emitter layer 81, polyphenylene / vinylene and aluminum 8-hydroxyquinolinate (Alq.), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- 1, 3,
4-oxadiazole (PBD), 2-naphthyl-4,
5-bis (4-methoxyphenyl) -1,3-oxazole), bis- (8-hydroxyoxyquinaldine) aluminum phenoxide, bis (10-hydroxyoxybenzo-quinolinate (zinc) (ZnBq2) and the like are used. As the material for forming the cathode 82, a material that can efficiently inject electrons into the electron transport / emitter layer 81 is used, and specifically, aluminum or calcium is preferably used.

【0143】このような電子装置にあっても、その構成
要素の少なくとも一つが前記パターニング装置1によっ
て形成されることにより、その材料選択の自由度が高ま
り、したがってより良好な組み合わせで装置を構成する
ことができる。
Even in such an electronic device, since at least one of the constituent elements is formed by the patterning device 1, the degree of freedom in selecting the material is increased, and therefore, the device is constructed in a better combination. be able to.

【0144】次に、前記例の電気光学装置、すなわち液
晶装置、電気泳動装置、あるいは有機EL素子を用いて
なる表示装置が備えられた電子機器の具体例について説
明する。図17(a)は、携帯電話の一例を示した斜視
図である。図17(a)において、500は携帯電話本
体を示し、501は前記電気光学装置からなる表示手段
を示している。図17(b)は、ワープロ、パソコンな
どの携帯型情報処理装置の一例を示した斜視図である。
図17(b)において、600は情報処理装置、601
はキーボードなどの入力部、603は情報処理本体、6
02は前記電気光学装置からなる表示手段を示してい
る。図17(c)は、腕時計型電子機器の一例を示した
斜視図である。図17(c)において、700は時計本
体を示し、701は前記電気光学装置からなる表示手段
を示している。図17(a)〜(c)に示す電子機器
は、前記電気光学装置が備えられたものであるので、そ
の構成要素の選択自由度が高められていることにより、
優れた表示品質が得られる表示手段を備えた電子機器と
なる。
Next, specific examples of electronic equipment provided with the electro-optical device of the above example, that is, a liquid crystal device, an electrophoretic device, or a display device using an organic EL element will be described. FIG. 17A is a perspective view showing an example of a mobile phone. In FIG. 17A, reference numeral 500 denotes a mobile phone main body, and 501 denotes a display unit including the electro-optical device. FIG. 17B is a perspective view showing an example of a portable information processing device such as a word processor and a personal computer.
In FIG. 17B, 600 is an information processing device, 601.
Is an input unit such as a keyboard, 603 is an information processing main body, 6
Reference numeral 02 denotes a display unit including the electro-optical device. FIG. 17C is a perspective view showing an example of a wrist watch type electronic device. In FIG. 17 (c), 700 indicates a watch body, and 701 indicates a display means including the electro-optical device. Since the electronic device shown in FIGS. 17A to 17C is provided with the electro-optical device, the degree of freedom in selecting the components is increased,
The electronic device is provided with a display unit that can obtain excellent display quality.

【0145】[0145]

【発明の効果】以上説明したように本発明の電子素子の
製造方法にあっては、導電材料、半導体材料、絶縁材料
のうちの少なくとも一つあるいはこれら材料の前駆体の
うちの少なくとも一つをノズルから真空雰囲気中に吐出
するので、前記材料あるいは前駆体を例えば気化した状
態で、かつ理想的には分子線状に吐出することができ
る。したがって、前記材料あるいは前駆体として特に制
限されることなく自由に選択して用い、前記材料を配置
することができる。また、前記材料あるいは前駆体を基
体上の所定位置に配置することにより、マスクを必要と
することなくパターニングを行うことができる。
As described above, in the method of manufacturing an electronic device of the present invention, at least one of a conductive material, a semiconductor material, an insulating material or at least one of precursors of these materials is used. Since the material is ejected from the nozzle into a vacuum atmosphere, the material or precursor can be ejected, for example, in a vaporized state, and ideally in a molecular beam shape. Therefore, the material can be arranged by freely selecting and using the material or the precursor without any particular limitation. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0146】本発明の回路基板の製造方法にあっては、
前記の電子素子の製造方法によって電子素子を複数形成
するので、材料あるいはその前駆体として特に制限され
ることなく自由に選択して用い、前記材料を配置するこ
とができる。また、材料あるいは前駆体を基体上の所定
位置に配置することにより、マスクを必要とすることな
くパターニングを行うことができる。
In the method for manufacturing a circuit board of the present invention,
Since a plurality of electronic elements are formed by the above-described method for manufacturing an electronic element, the material or precursor thereof can be freely selected and used without particular limitation, and the material can be arranged. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0147】本発明の電子装置の製造方法にあっては、
前記の電子素子の製造方法を用いるので、材料あるいは
その前駆体として特に制限されることなく自由に選択し
て用い、前記材料を配置することができる。また、材料
あるいは前駆体を基体上の所定位置に配置することによ
り、マスクを必要とすることなくパターニングを行うこ
とができる。
In the method of manufacturing the electronic device of the present invention,
Since the above-described method for manufacturing an electronic device is used, the material or precursor thereof can be freely selected and used without particular limitation, and the material can be arranged. Further, by arranging the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask.

【0148】本発明の電気光学装置の製造方法にあって
は、前記の電子素子の製造方法を用いるので、材料ある
いはその前駆体として特に制限されることなく自由に選
択して用い、前記材料を配置することができる。また、
材料あるいは前駆体を基体上の所定位置に配置すること
により、マスクを必要とすることなくパターニングを行
うことができる。また、本発明の電気光学装置にあって
は、前記の電気光学装置の製造方法によって得られるこ
とから、前記材料あるいは前駆体が特に制限されること
なく自由に選択して用いられることにより、材料の選択
自由度が高いものとなる。
In the method of manufacturing the electro-optical device of the present invention, since the method of manufacturing the electronic element is used, the material or the precursor thereof can be freely selected and used without any particular limitation. Can be placed. Also,
By placing the material or precursor at a predetermined position on the substrate, patterning can be performed without the need for a mask. Further, in the electro-optical device of the present invention, since it is obtained by the method for manufacturing the electro-optical device described above, the material or the precursor can be freely selected and used without any particular limitation. The degree of freedom of selection is high.

【0149】本発明の電子機器にあっては、前記の電気
光学装置を表示手段として備えているので、表示手段と
する電気光学装置が、これを製造する際にその材料の選
択自由度が高いものとなる。
In the electronic apparatus of the present invention, since the electro-optical device described above is provided as the display means, the electro-optical device serving as the display means has a high degree of freedom in selection of the material when manufacturing the electro-optical device. Will be things.

【0150】本発明のパターニング装置にあっては、真
空チャンバー内に材料を吐出することにより、この材料
を容易にかつ安定して吐出することができる。したがっ
て、可動機構によってノズルと基体との相対的な位置を
移動させつつ、前記材料あるいはその前駆体を基体上に
射出することにより、マスクを特に必要とすることなく
パターニングを行うことができ、また、前記材料あるい
は前駆体として特に制限されることなくこれを自由に選
択して用いることができる。
In the patterning device of the present invention, by discharging the material into the vacuum chamber, the material can be easily and stably discharged. Therefore, by moving the relative position between the nozzle and the substrate by the movable mechanism and ejecting the material or its precursor onto the substrate, patterning can be performed without the need for a mask. The material or precursor can be freely selected and used without any particular limitation.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のパターニング装置の一例の、概略構
成を示す側面図である。
FIG. 1 is a side view showing a schematic configuration of an example of a patterning device of the present invention.

【図2】 本発明に係る回路基板(電子装置)の概略構
成を示す側断面図である。
FIG. 2 is a side sectional view showing a schematic configuration of a circuit board (electronic device) according to the present invention.

【図3】 (a)〜(e)は図2に示した回路基板(電
子装置)の製造方法を工程順に説明するための要部側断
面図である。
3 (a) to 3 (e) are side cross-sectional views of relevant parts for explaining a method of manufacturing the circuit board (electronic device) shown in FIG. 2 in order of steps.

【図4】 (a)〜(d)は図3に続く工程を順に説明
するための要部側断面図である。
4A to 4D are side cross-sectional views of main parts for sequentially explaining the steps following FIG.

【図5】 (a)〜(c)は図4に続く工程を順に説明
するための要部側断面図である。
5A to 5C are side cross-sectional views of main parts for sequentially explaining the steps following FIG.

【図6】 液晶セルの概略構成を説明するための側断面
図である。
FIG. 6 is a side sectional view for explaining a schematic configuration of a liquid crystal cell.

【図7】 電気泳動装置における、画素部の概略構成を
示す要部側断面図である。
FIG. 7 is a side cross-sectional view of a main portion showing a schematic configuration of a pixel portion in an electrophoretic device.

【図8】 (a)〜(c)は電子インク層の概念的構成
及び電圧印加時の動作を説明するための図である。
8A to 8C are diagrams for explaining a conceptual configuration of an electronic ink layer and an operation when a voltage is applied.

【図9】 図7に示した電気泳動装置によって形成され
る電子ペーパーの斜視図である。
9 is a perspective view of electronic paper formed by the electrophoretic device shown in FIG. 7. FIG.

【図10】 有機半導体素子の一例の概略構成を示す側
断面図である。
FIG. 10 is a side sectional view showing a schematic configuration of an example of an organic semiconductor element.

【図11】 本発明に係る電気光学装置としての、有機
EL素子を用いた表示装置の回路図である。
FIG. 11 is a circuit diagram of a display device using an organic EL element as an electro-optical device according to the invention.

【図12】 図11に示した表示装置における画素部の
平面構造を示す拡大平面図である。
12 is an enlarged plan view showing a planar structure of a pixel portion in the display device shown in FIG.

【図13】 (a)〜(e)は図11、図12に示した
表示装置の製造方法を工程順に説明するための要部側断
面図である。
13A to 13E are side cross-sectional views of main parts for explaining the method of manufacturing the display device shown in FIGS. 11 and 12 in the order of steps.

【図14】 (a)〜(c)は図13に続く工程を順に
説明するための要部側断面図である。
14A to 14C are side sectional views of main parts for sequentially explaining the step following FIG.

【図15】 (a)〜(c)は図14に続く工程を順に
説明するための要部側断面図である。
15A to 15C are side sectional views of main parts for sequentially explaining the step following FIG.

【図16】 発光ダイオードを備えた電子装置の一例を
説明するための要部側断面図である。
FIG. 16 is a side sectional view of an essential part for explaining an example of an electronic device including a light emitting diode.

【図17】 本発明の電気光学装置が備えられた電子機
器の具体例を示す図であり、(a)は携帯電話に適用し
た場合の一例を示す斜視図、(b)は情報処理装置に適
用した場合の一例を示す斜視図、(c)は腕時計型電子
機器に適用した場合の一例を示す斜視図である。
17A and 17B are diagrams showing a specific example of an electronic apparatus provided with the electro-optical device of the invention, FIG. 17A is a perspective view showing an example when applied to a mobile phone, and FIG. FIG. 10 is a perspective view showing an example of a case applied, and FIG. 7C is a perspective view showing an example applied to a wristwatch type electronic device.

【符号の説明】[Explanation of symbols]

1…パターニング装置、2…真空チャンバー、3…ノズ
ル、3a…ノズル孔、4…ステージ、11…可動機構
1 ... Patterning device, 2 ... Vacuum chamber, 3 ... Nozzle, 3a ... Nozzle hole, 4 ... Stage, 11 ... Movable mechanism

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 617J 51/00 618A 617V 618B 29/28 Fターム(参考) 2H092 GA59 JA25 JA29 JA42 JA44 JA46 JB13 JB32 JB38 JB58 JB63 JB69 KA04 KB04 KB14 KB22 KB23 KB25 MA05 MA12 MA28 MA35 MA37 4M104 AA01 AA08 AA09 AA10 BB01 BB02 BB04 BB05 BB06 BB07 BB09 BB13 BB14 BB16 BB17 BB18 BB25 BB26 BB27 BB28 BB30 BB32 BB33 BB36 BB40 CC01 CC05 DD16 DD17 DD18 DD31 DD37 DD43 DD44 DD51 DD63 DD91 EE03 EE06 EE12 EE14 EE16 EE17 EE18 FF13 FF14 FF18 FF22 GG08 GG09 GG10 HH20 5F045 AA18 AB32 AB33 AB39 CA15 DP03 EB02 EC01 EE02 EE14 EF02 5F103 AA01 BB12 DD27 HH03 LL13 LL14 5F110 AA16 BB02 BB04 BB05 CC02 CC07 DD01 DD03 DD05 DD13 EE01 EE02 EE03 EE04 EE05 EE06 EE07 EE08 EE09 EE14 EE15 EE28 EE41 EE44 EE45 FF01 FF02 FF03 FF04 FF09 FF21 FF23 FF28 FF30 GG01 GG02 GG05 GG13 GG25 GG32 GG41 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ18 HJ23 HL03 HL04 HL12 HL21 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN32 NN35 NN73 NN78 PP01 PP03 PP06 PP10 PP34 QQ01 QQ09 QQ11 QQ25 QQ28─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/786 H01L 29/78 617J 51/00 618A 617V 618B 29/28 F term (reference) 2H092 GA59 JA25 JA29 JA42 JA44 JA46 JB13 JB32. DD18 DD31 DD37 DD43 DD44 DD51 DD63 DD91 EE03 EE06 EE12 EE14 EE16 EE17 EE18 FF13 FF14 FF18 FF22 GG08 GG09 GG10 HGH20 5F045 AA18 AB32 AB33 AB39 CC15 DP03 BB14 BB14 FF14 BB14DD01 FF14 BB02 FF14 BB02 FF02 FF02 5F103 A02 DD03 DD05 DD13 EE01 EE02 EE03 EE04 EE05 EE06 EE07 EE08 EE09 EE14 EE15 EE28 EE41 EE44 EE45 FF0 1 FF02 FF03 FF04 FF09 FF21 FF23 FF28 FF30 GG01 GG02 GG05 GG13 GG25 GG32 GG41 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ18 HJ23 HL03 HL04 HL12 HL21 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN32 NN35 NN73 NN78 PP01 PP03 PP06 PP10 PP34 QQ01 QQ09 QQ11 QQ25 QQ28

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 導電材料、半導体材料、絶縁材料のうち
の少なくとも一つの材料を備えた電子素子の製造方法で
あって、 実質的に真空に調整された真空雰囲気中に基体を配置
し、前記材料のうちの少なくとも一つあるいは前記材料
の前駆体のうちの少なくとも一つをノズルから前記真空
雰囲気中に吐出し、前記基体上の所定位置に前記少なく
とも一つの材料を配置することを特徴とする電子素子の
製造方法。
1. A method of manufacturing an electronic device comprising at least one material selected from a conductive material, a semiconductor material and an insulating material, wherein a substrate is placed in a vacuum atmosphere adjusted to a substantially vacuum, and At least one of the materials or at least one of the precursors of the materials is discharged from the nozzle into the vacuum atmosphere, and the at least one material is arranged at a predetermined position on the substrate. Manufacturing method of electronic device.
【請求項2】 電子素子がダイオードである請求項1記
載の電子素子の製造方法。
2. The method for manufacturing an electronic device according to claim 1, wherein the electronic device is a diode.
【請求項3】 電子素子がトランジスタである請求項1
記載の電子素子の製造方法。
3. The electronic device is a transistor.
A method for manufacturing the electronic device described.
【請求項4】 前記材料のうちの少なくとも一つあるい
は前記材料の前駆体のうちの少なくとも一つがゲート電
極形成用の材料であり、基体上の所定位置に該材料を配
置することによりゲート電極を形成する請求項3記載の
電子素子の製造方法。
4. At least one of the materials or at least one of precursors of the materials is a material for forming a gate electrode, and the gate electrode is formed by arranging the material at a predetermined position on a substrate. The method for manufacturing an electronic element according to claim 3, wherein the electronic element is formed.
【請求項5】 前記材料のうちの少なくとも一つあるい
は前記材料の前駆体のうちの少なくとも一つが半導体材
料であり、基体上の所定位置に該材料を配置することに
より半導体層を形成する請求項3記載の電子素子の製造
方法。
5. A semiconductor layer is formed by arranging at least one of the materials or at least one of precursors of the material is a semiconductor material and disposing the material at a predetermined position on a substrate. 3. The method for manufacturing an electronic element according to 3.
【請求項6】 前記半導体材料が有機半導体材料である
請求項5記載の電子素子の製造方法。
6. The method of manufacturing an electronic device according to claim 5, wherein the semiconductor material is an organic semiconductor material.
【請求項7】 前記材料のうちの少なくとも一つあるい
は前記材料の前駆体のうちの少なくとも一つが絶縁材料
であり、基体上の所定位置に該材料を配置することによ
りゲート絶縁膜を形成する請求項3記載の電子素子の製
造方法。
7. A gate insulating film is formed by arranging at least one of the materials or at least one of precursors of the material is an insulating material, and disposing the material at a predetermined position on a substrate. Item 3. A method of manufacturing an electronic element according to Item 3.
【請求項8】 請求項1〜7のいずれかに記載の製造方
法によって電子素子を複数形成することを特徴とする回
路基板の製造方法。
8. A method for manufacturing a circuit board, wherein a plurality of electronic elements are formed by the manufacturing method according to claim 1.
【請求項9】 請求項1〜7のいずれかに記載の製造方
法を用いることを特徴とする電子装置の製造方法。
9. A method of manufacturing an electronic device, which uses the manufacturing method according to claim 1.
【請求項10】 請求項1〜7のいずれかに記載の製造
方法を用いることを特徴とする電気光学装置の製造方
法。
10. A method of manufacturing an electro-optical device, characterized by using the manufacturing method according to claim 1.
【請求項11】 電気光学装置が液晶素子を備えてなる
請求項10記載の電気光学装置の製造方法。
11. The method of manufacturing an electro-optical device according to claim 10, wherein the electro-optical device includes a liquid crystal element.
【請求項12】 電気光学装置が電気泳動素子を備えて
なる請求項10記載の電気光学装置の製造方法。
12. The method of manufacturing an electro-optical device according to claim 10, wherein the electro-optical device includes an electrophoretic element.
【請求項13】 電気光学装置が有機EL素子を備えて
なる請求項10記載の電気光学装置の製造方法。
13. The method of manufacturing an electro-optical device according to claim 10, wherein the electro-optical device includes an organic EL element.
【請求項14】 前記材料のうちの少なくとも一つある
いは前記材料の前駆体のうちの少なくとも一つが有機E
L素子における発光層、正孔注入層、正孔輸送層のうち
の少なくとも一つの形成材料であり、基体上の所定位置
に該材料を配置することにより有機EL素子を形成する
請求項13記載の電気光学装置の製造方法。
14. At least one of said materials or at least one of said material precursors is organic E
14. The organic EL element according to claim 13, which is a material for forming at least one of a light emitting layer, a hole injection layer, and a hole transport layer in the L element, and the material is arranged at a predetermined position on the substrate. Manufacturing method of electro-optical device.
【請求項15】 請求項10〜14のいずれかに記載の
製造方法によって得られる電気光学装置。
15. An electro-optical device obtained by the manufacturing method according to claim 10.
【請求項16】 請求項15記載の電気光学装置を表示
手段として備えてなる電子機器。
16. An electronic device comprising the electro-optical device according to claim 15 as display means.
【請求項17】 実質的に真空に調整される真空チャン
バーと、導電材料、半導体材料、絶縁材料のうちの少な
くとも一つの材料を吐出するノズルと、パターニングさ
れる基体を載置するステージとを備えてなり、前記ノズ
ルとステージ上の基体との位置を相対的に移動させる可
動機構を備えたことを特徴とするパターニング装置。
17. A vacuum chamber that is adjusted to a substantially vacuum, a nozzle that discharges at least one material of a conductive material, a semiconductor material, and an insulating material, and a stage that mounts a substrate to be patterned. A patterning device comprising a movable mechanism that relatively moves the positions of the nozzle and the substrate on the stage.
JP2001389675A 2001-12-21 2001-12-21 Manufacturing method of electronic device Expired - Fee Related JP4250893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001389675A JP4250893B2 (en) 2001-12-21 2001-12-21 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389675A JP4250893B2 (en) 2001-12-21 2001-12-21 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2003197612A true JP2003197612A (en) 2003-07-11
JP4250893B2 JP4250893B2 (en) 2009-04-08

Family

ID=27597835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389675A Expired - Fee Related JP4250893B2 (en) 2001-12-21 2001-12-21 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP4250893B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101552A (en) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd Method for manufacturing wiring and method for manufacturing semiconductor device
JP2006120826A (en) * 2004-10-21 2006-05-11 Seiko Epson Corp Manufacturing method of thin film transistor, electro-optical device and electronic instrument
JP2006253380A (en) * 2005-03-10 2006-09-21 Seiko Epson Corp Organic ferroelectric memory and its manufacturing method
JP2007019072A (en) * 2005-07-05 2007-01-25 Casio Comput Co Ltd Wiring, its patterning method, display panel, and manufacturing method thereof
JP2007133365A (en) * 2005-11-09 2007-05-31 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating same
JP2007133364A (en) * 2005-11-09 2007-05-31 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating same
US7332432B2 (en) 2003-10-02 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2010010549A (en) * 2008-06-30 2010-01-14 Konica Minolta Holdings Inc Method of manufacturing thin film transistor, and thin film transistor
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
CN103660540A (en) * 2012-09-25 2014-03-26 中国科学院理化技术研究所 Electronic device printing device
CN106206653A (en) * 2015-05-29 2016-12-07 三星显示有限公司 Flexible display apparatus
JP2017143268A (en) * 2009-02-20 2017-08-17 株式会社半導体エネルギー研究所 Semiconductor device
CN117202745A (en) * 2023-11-07 2023-12-08 惠科股份有限公司 Light-emitting unit, manufacturing method of display panel and display panel
JP7467976B2 (en) 2019-03-04 2024-04-16 東レ株式会社 Thin film transistor, its manufacturing method, and semiconductor device including the same

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619060B2 (en) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2005101552A (en) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd Method for manufacturing wiring and method for manufacturing semiconductor device
US7332432B2 (en) 2003-10-02 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
US8105945B2 (en) 2003-10-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
US7919411B2 (en) 2003-10-02 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
US7534724B2 (en) 2003-10-02 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring, thin film transistor, light emitting device and liquid crystal display device, and droplet discharge apparatus for forming the same
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2006120826A (en) * 2004-10-21 2006-05-11 Seiko Epson Corp Manufacturing method of thin film transistor, electro-optical device and electronic instrument
JP2006253380A (en) * 2005-03-10 2006-09-21 Seiko Epson Corp Organic ferroelectric memory and its manufacturing method
JP2007019072A (en) * 2005-07-05 2007-01-25 Casio Comput Co Ltd Wiring, its patterning method, display panel, and manufacturing method thereof
JP2007133364A (en) * 2005-11-09 2007-05-31 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating same
JP2007133365A (en) * 2005-11-09 2007-05-31 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating same
JP4567635B2 (en) * 2005-11-09 2010-10-20 エルジー ディスプレイ カンパニー リミテッド Array substrate for liquid crystal display device and manufacturing method thereof
JP4567634B2 (en) * 2005-11-09 2010-10-20 エルジー ディスプレイ カンパニー リミテッド Array substrate for liquid crystal display device and manufacturing method thereof
US8462281B2 (en) 2005-11-09 2013-06-11 Lg Display Co., Ltd. Array substrate for liquid crystal display device with storage electrodes on the semiconductor layer and method of fabricating the same
JP2010010549A (en) * 2008-06-30 2010-01-14 Konica Minolta Holdings Inc Method of manufacturing thin film transistor, and thin film transistor
US10586811B2 (en) 2009-02-20 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2017143268A (en) * 2009-02-20 2017-08-17 株式会社半導体エネルギー研究所 Semiconductor device
US9859306B2 (en) 2009-02-20 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US10096623B2 (en) 2009-02-20 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11011549B2 (en) 2009-02-20 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11824062B2 (en) 2009-02-20 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN103660540A (en) * 2012-09-25 2014-03-26 中国科学院理化技术研究所 Electronic device printing device
CN106206653A (en) * 2015-05-29 2016-12-07 三星显示有限公司 Flexible display apparatus
JP7467976B2 (en) 2019-03-04 2024-04-16 東レ株式会社 Thin film transistor, its manufacturing method, and semiconductor device including the same
CN117202745A (en) * 2023-11-07 2023-12-08 惠科股份有限公司 Light-emitting unit, manufacturing method of display panel and display panel
CN117202745B (en) * 2023-11-07 2024-03-19 惠科股份有限公司 Light-emitting unit, manufacturing method of display panel and display panel

Also Published As

Publication number Publication date
JP4250893B2 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
JP2003197531A (en) Patterning device, patterning method, method of manufacturing electronic element, method of manufacturing circuit board, method of manufacturing electronic device, electrooptical device and its manufacturing method, and electronic apparatus
JP4218523B2 (en) Film forming method, electronic device manufacturing method, and electro-optical device manufacturing method
US7122845B2 (en) Light-emitting device, method of manufacturing the same, and electronic apparatus
JP4345278B2 (en) PATTERNING METHOD, FILM FORMING METHOD, PATTERNING APPARATUS, ORGANIC ELECTROLUMINESCENCE ELEMENT MANUFACTURING METHOD, COLOR FILTER MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD
US7696519B2 (en) Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP4182467B2 (en) Circuit board, electro-optical device and electronic apparatus
JP2003316296A (en) Circuit substrate, electro-optical device, electronics apparatus
JP4250893B2 (en) Manufacturing method of electronic device
JP4380124B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2003323138A (en) Circuit substrate, electro-optical device and electronic apparatus
JP2007200904A (en) Light-emitting device
JP2003217839A (en) Material arranging method, film forming device, electro- optic device, manufacturing method for it, electronic device and electronics
JP2003243165A (en) Alignment method of materials, manufacturing method of electronic device, film-forming device, electro-optic device, electronic device, and electronic apparatus
JP2005129450A (en) Organic el element, its manufacturing method, and electronic equipment
JP2006113598A (en) Circuit board, electro-optical device, and electronic device
JP2004079428A (en) Light emitting device, manufacturing method therefor, and electronic apparatus
JP2008277322A (en) Organic el element
JP2006065325A (en) Circuit substrate, electro-optical device and electronic appliance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees