JP2003195346A - アクティブマトリクス型液晶表示装置およびスイッチング素子 - Google Patents
アクティブマトリクス型液晶表示装置およびスイッチング素子Info
- Publication number
- JP2003195346A JP2003195346A JP2001356206A JP2001356206A JP2003195346A JP 2003195346 A JP2003195346 A JP 2003195346A JP 2001356206 A JP2001356206 A JP 2001356206A JP 2001356206 A JP2001356206 A JP 2001356206A JP 2003195346 A JP2003195346 A JP 2003195346A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- gate electrode
- light
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
(57)【要約】
【課題】液晶表示装置のＴＦＴ基板側の薄膜トランジス
タにバックライト光が照射されると、ＴＦＴのソース・
ドレイン電極とゲート電極との間で、アモルファスシリ
コン半導体領域を透過しながら多重反射し、フロントチ
ャネルに光が入射され、ＴＦＴに光オフリーク電流が発
生する。 【解決手段】薄膜トランジスタで『ゲート線１０１のゲ
ート電極部分−ソース電極１０５及びゲート線１０１の
ゲート電極部分−ドレイン電極１０６のオーバーラップ
長ｄ』を、ゲート線１０１のゲート電極部分の端部から
入射する光がチャネル部に到達するまでに十分減衰でき
るような距離に、例えば、４μｍ以上に設定すると、チ
ャネル部に入射される光が、バックライト出射強度の
０．２％以下に抑制できるため、光オフリーク電流を十
分に低減することができ、フリッカーや表示の不均一性
を改善することができた。
タにバックライト光が照射されると、ＴＦＴのソース・
ドレイン電極とゲート電極との間で、アモルファスシリ
コン半導体領域を透過しながら多重反射し、フロントチ
ャネルに光が入射され、ＴＦＴに光オフリーク電流が発
生する。 【解決手段】薄膜トランジスタで『ゲート線１０１のゲ
ート電極部分−ソース電極１０５及びゲート線１０１の
ゲート電極部分−ドレイン電極１０６のオーバーラップ
長ｄ』を、ゲート線１０１のゲート電極部分の端部から
入射する光がチャネル部に到達するまでに十分減衰でき
るような距離に、例えば、４μｍ以上に設定すると、チ
ャネル部に入射される光が、バックライト出射強度の
０．２％以下に抑制できるため、光オフリーク電流を十
分に低減することができ、フリッカーや表示の不均一性
を改善することができた。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置およびスイッチング素子に関し、特
にフリッカーが目立たず表示均一性に優れるアクティブ
マトリクス型液晶表示装置およびスイッチング素子に関
する。
クス型液晶表示装置およびスイッチング素子に関し、特
にフリッカーが目立たず表示均一性に優れるアクティブ
マトリクス型液晶表示装置およびスイッチング素子に関
する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、様々な
デバイスの駆動回路において、スイッチ素子として広く
用いられており、特にアクティブマトリクス型液晶表示
装置での利用にはめざましいものがある。このＴＦＴに
おいて、前記半導体領域が液晶表示装置等で良く用いら
れるアモルファスシリコンで形成される場合、表示用の
光源であるバックライトからの光入射により、この半導
体領域内にフォトキャリアが発生し、このフォトキャリ
アがチャネル部を移動することで光オフ電流が発生す
る。この光オフ電流により画素電位が低下するためモジ
ュールの輝度低下や表示ムラ、フリッカー等様々な不具
合が発生している。この光オフ電流を抑制する方法とし
て、特開平１１−２６７６８号公報、特開平７−１２２
７５４号公報等の技術がある。特開平１１−２６７６８
号公報の技術によるアクティブマトリクス型液晶表示装
置の薄膜トランジスタの様子を図１４及び図１５に示
す。図１４は、薄膜トランジスタの平面図であり、図１
５は図１４の薄膜トランジスタをチャネル長方向に切断
したときの薄膜トランジスタ近傍の断面図である。
デバイスの駆動回路において、スイッチ素子として広く
用いられており、特にアクティブマトリクス型液晶表示
装置での利用にはめざましいものがある。このＴＦＴに
おいて、前記半導体領域が液晶表示装置等で良く用いら
れるアモルファスシリコンで形成される場合、表示用の
光源であるバックライトからの光入射により、この半導
体領域内にフォトキャリアが発生し、このフォトキャリ
アがチャネル部を移動することで光オフ電流が発生す
る。この光オフ電流により画素電位が低下するためモジ
ュールの輝度低下や表示ムラ、フリッカー等様々な不具
合が発生している。この光オフ電流を抑制する方法とし
て、特開平１１−２６７６８号公報、特開平７−１２２
７５４号公報等の技術がある。特開平１１−２６７６８
号公報の技術によるアクティブマトリクス型液晶表示装
置の薄膜トランジスタの様子を図１４及び図１５に示
す。図１４は、薄膜トランジスタの平面図であり、図１
５は図１４の薄膜トランジスタをチャネル長方向に切断
したときの薄膜トランジスタ近傍の断面図である。
【０００３】図１５において、第１のガラス基板１００
の上に、ゲート線１０１及び共通電極１０４、第１の絶
縁膜１０９、アモルファスシリコンからなる半導体領域
１０７、ｎ＋アモルファスシリコン膜１０８、ソース
（画素）電極１０５、ドレイン電極１０６が形成され
る。さらにこれらを覆って、第２の絶縁膜１１０、第１
の配向膜１１１が形成され、薄膜トランジスタ基板１３
０が完成する。
の上に、ゲート線１０１及び共通電極１０４、第１の絶
縁膜１０９、アモルファスシリコンからなる半導体領域
１０７、ｎ＋アモルファスシリコン膜１０８、ソース
（画素）電極１０５、ドレイン電極１０６が形成され
る。さらにこれらを覆って、第２の絶縁膜１１０、第１
の配向膜１１１が形成され、薄膜トランジスタ基板１３
０が完成する。
【０００４】一方、対向基板１４０は、液晶１１６をは
さんで薄膜トランジスタ基板１３０と対向して形成され
る。対向基板１４０は、第２のガラス基板１１２、第２
のガラス基板１１２の第１のガラス基板１０１と対向す
る面には、不透明の遮光膜１１３、色層１１４、第３の
絶縁膜１１５、第２の配向膜１１７がこの順に形成され
ている。
さんで薄膜トランジスタ基板１３０と対向して形成され
る。対向基板１４０は、第２のガラス基板１１２、第２
のガラス基板１１２の第１のガラス基板１０１と対向す
る面には、不透明の遮光膜１１３、色層１１４、第３の
絶縁膜１１５、第２の配向膜１１７がこの順に形成され
ている。
【０００５】さらに、第１のガラス基板１００の裏面に
は第１の偏光板１２１が、第２のガラス基板１１２の裏
面には第２の偏光板１２２がそれぞれ貼り付けられ液晶
表示パネル１５０が完成する。
は第１の偏光板１２１が、第２のガラス基板１１２の裏
面には第２の偏光板１２２がそれぞれ貼り付けられ液晶
表示パネル１５０が完成する。
【０００６】特開平１１−２６７６８号公報の技術で
は、図１４に示すようにゲート電極上の半導体領域１０
７の一部を切り欠くことにより、図１５の経路１を通っ
てバックチャネルへ入射される光の影響を小さくしてい
る。
は、図１４に示すようにゲート電極上の半導体領域１０
７の一部を切り欠くことにより、図１５の経路１を通っ
てバックチャネルへ入射される光の影響を小さくしてい
る。
【０００７】また、特開平７−１２２７５４号公報の技
術によるアクティブマトリクス型液晶表示装置の薄膜ト
ランジスタの断面図を図１６に示す。同図では、図１５
と同じ材料、素子には同じ符号を付している。特に、半
導体領域１０７では、チャネル領域１２４を明示し、図
１５の薄膜トランジスタにはないエッチングストッパ１
２３がチャネル領域１２４の上に形成されている。図１
６に示すように、チャネル長方向のゲート電極幅αをゲ
ート電極から対向基板側遮光層迄の距離ｄの４倍以上に
することで、図１６の経路１を通って１回反射でバック
チャネルに入射される光を抑制している。
術によるアクティブマトリクス型液晶表示装置の薄膜ト
ランジスタの断面図を図１６に示す。同図では、図１５
と同じ材料、素子には同じ符号を付している。特に、半
導体領域１０７では、チャネル領域１２４を明示し、図
１５の薄膜トランジスタにはないエッチングストッパ１
２３がチャネル領域１２４の上に形成されている。図１
６に示すように、チャネル長方向のゲート電極幅αをゲ
ート電極から対向基板側遮光層迄の距離ｄの４倍以上に
することで、図１６の経路１を通って１回反射でバック
チャネルに入射される光を抑制している。
【０００８】モニタ用や車載用等の液晶パネルに使用さ
れるＴＦＴの場合、高輝度表示の要求からバックライト
輝度を高くするため、今までの技術のみでは光入射によ
る半導体領域内での光オフ電流の発生が解決出来ない問
題となっている。特に、水平電界モードで駆動するパネ
ルの場合、開口率が低く垂直方向の電界で駆動するＴＮ
方式と比べてよりバックライト輝度を高くしなければな
らないため、より重大な課題となっている。
れるＴＦＴの場合、高輝度表示の要求からバックライト
輝度を高くするため、今までの技術のみでは光入射によ
る半導体領域内での光オフ電流の発生が解決出来ない問
題となっている。特に、水平電界モードで駆動するパネ
ルの場合、開口率が低く垂直方向の電界で駆動するＴＮ
方式と比べてよりバックライト輝度を高くしなければな
らないため、より重大な課題となっている。
【０００９】
【発明が解決しようとする課題】上述した従来の光オフ
電流低減方法は、光オフ電流の抑制効果として不十分で
あり、さらなる光オフリークの抑制を行う必要がある。
電流低減方法は、光オフ電流の抑制効果として不十分で
あり、さらなる光オフリークの抑制を行う必要がある。
【００１０】詳しくは、対向基板側の遮光層が反射率の
高い材質である２層Ｃｒや多層Ｃｒを使用した場合、Ｔ
ＦＴ基板側から対向基板側に向かって入射してくるバッ
クライトに対して対向基板の遮光層で一部反射される光
量が多くなるため、特開平１１−２６７６８号公報の技
術では、反射光を受ける半導体領域の面積を減らすこと
で顕著な効果が得られ、特開平７−１２２７５４号公報
の技術では、ゲート電極を広げて入射する光を少なく
し、遮光層で反射される光自体を少なくすることで顕著
な効果が得られる。一方、対向基板の遮光層に、一部水
平電界モード等で良く使用される低反射率の樹脂の遮光
層を使用した場合、遮光層での反射率が小さく反射され
る光量自体が小さくなるので、上述の２つの技術を用い
ても、さほど大きな効果が得られないということがあ
る。
高い材質である２層Ｃｒや多層Ｃｒを使用した場合、Ｔ
ＦＴ基板側から対向基板側に向かって入射してくるバッ
クライトに対して対向基板の遮光層で一部反射される光
量が多くなるため、特開平１１−２６７６８号公報の技
術では、反射光を受ける半導体領域の面積を減らすこと
で顕著な効果が得られ、特開平７−１２２７５４号公報
の技術では、ゲート電極を広げて入射する光を少なく
し、遮光層で反射される光自体を少なくすることで顕著
な効果が得られる。一方、対向基板の遮光層に、一部水
平電界モード等で良く使用される低反射率の樹脂の遮光
層を使用した場合、遮光層での反射率が小さく反射され
る光量自体が小さくなるので、上述の２つの技術を用い
ても、さほど大きな効果が得られないということがあ
る。
【００１１】また、上述の２つの技術が、さほどの光オ
フ電流に対する低減効果を発揮できない他の理由とし
て、図１５の経路２のようにバックライト光がＴＦＴ側
ドレインやゲート電極の間で、ａ−Ｓｉ：Ｈ半導体領域
を透過しながら多重反射し、フロントチャネルに入射さ
れる光があることである。そのため、この経路２の光オ
フ電流を抑制する技術が必要となる。
フ電流に対する低減効果を発揮できない他の理由とし
て、図１５の経路２のようにバックライト光がＴＦＴ側
ドレインやゲート電極の間で、ａ−Ｓｉ：Ｈ半導体領域
を透過しながら多重反射し、フロントチャネルに入射さ
れる光があることである。そのため、この経路２の光オ
フ電流を抑制する技術が必要となる。
【００１２】本発明は上記事情を鑑みてなされたもの
で、従来のアクティブマトリクス型液晶表示装置におい
て問題になっていたトランジスタへの入射光によるリー
ク電流を低減させ、フリッカー、表示均一性の優れるア
クティブマトリクス型液晶表示装置を提供することにあ
る。また、表示装置へ適用してフリッカー、表示均一性
の優れるスイッチング素子を提供することにある。
で、従来のアクティブマトリクス型液晶表示装置におい
て問題になっていたトランジスタへの入射光によるリー
ク電流を低減させ、フリッカー、表示均一性の優れるア
クティブマトリクス型液晶表示装置を提供することにあ
る。また、表示装置へ適用してフリッカー、表示均一性
の優れるスイッチング素子を提供することにある。
【００１３】
【課題を解決するための手段】本発明の第１のアクティ
ブマトリクス型液晶表示装置は、薄膜トランジスタアレ
イ基板と、前記薄膜トランジスタアレイ基板に対向して
配置された対向基板及び前記薄膜トランジスタアレイ基
板と前記対向基板に挟まれた液晶とを有するアクティブ
マトリクス型液晶表示装置であって、前記薄膜トランジ
スタアレイ基板は、第１のガラス基板と、第１のガラス
基板の一方の表面上に形成された薄膜トランジスタと、
第１のガラス基板の他方の表面上に形成された第１の偏
光板と、第１のガラス基板の他方の表面から離れる方向
に設けられたバックライトとを有し、前記薄膜トランジ
スタは、第１のガラス基板上に形成されたゲート電極
と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上
方にあって、前記絶縁膜上に形成された半導体領域と、
前記半導体領域の両端部上で互いに離間し、前記半導体
領域と一部重畳しながら前記絶縁膜上に延在するソース
電極及びドレイン電極とを有し、前記ソース電極及び前
記ドレイン電極が、前記ソース電極及び前記ドレイン電
極のチャネル幅方向の幅が前記半導体領域のチャネル幅
方向の幅に包含される形に形成され、かつ、前記ゲート
電極、前記ソース電極、前記半導体領域の３つの領域の
平面的なソース側重なり領域及び前記ゲート電極、前記
ドレイン電極、前記半導体領域の３つの領域の平面的な
ドレイン側重なり領域が存在し、かつ、バックライトを
液晶表示装置を正面にして出射させたときに前記薄膜ト
ランジスタのチャネル部に入射する光を、バックライト
から出射する光の強度の０．２％以下に減衰させるよう
に前記ソース側重なり領域及び前記ドレイン側重なり領
域のチャネル長方向のオーバーラップ量が設定されるこ
とを特徴とする。
ブマトリクス型液晶表示装置は、薄膜トランジスタアレ
イ基板と、前記薄膜トランジスタアレイ基板に対向して
配置された対向基板及び前記薄膜トランジスタアレイ基
板と前記対向基板に挟まれた液晶とを有するアクティブ
マトリクス型液晶表示装置であって、前記薄膜トランジ
スタアレイ基板は、第１のガラス基板と、第１のガラス
基板の一方の表面上に形成された薄膜トランジスタと、
第１のガラス基板の他方の表面上に形成された第１の偏
光板と、第１のガラス基板の他方の表面から離れる方向
に設けられたバックライトとを有し、前記薄膜トランジ
スタは、第１のガラス基板上に形成されたゲート電極
と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上
方にあって、前記絶縁膜上に形成された半導体領域と、
前記半導体領域の両端部上で互いに離間し、前記半導体
領域と一部重畳しながら前記絶縁膜上に延在するソース
電極及びドレイン電極とを有し、前記ソース電極及び前
記ドレイン電極が、前記ソース電極及び前記ドレイン電
極のチャネル幅方向の幅が前記半導体領域のチャネル幅
方向の幅に包含される形に形成され、かつ、前記ゲート
電極、前記ソース電極、前記半導体領域の３つの領域の
平面的なソース側重なり領域及び前記ゲート電極、前記
ドレイン電極、前記半導体領域の３つの領域の平面的な
ドレイン側重なり領域が存在し、かつ、バックライトを
液晶表示装置を正面にして出射させたときに前記薄膜ト
ランジスタのチャネル部に入射する光を、バックライト
から出射する光の強度の０．２％以下に減衰させるよう
に前記ソース側重なり領域及び前記ドレイン側重なり領
域のチャネル長方向のオーバーラップ量が設定されるこ
とを特徴とする。
【００１４】本発明の第１のアクティブマトリクス型液
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
【００１５】本発明の第１のアクティブマトリクス型液
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
【００１６】本発明の第２のアクティブマトリクス型液
晶表示装置は、薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、前記ソース電極及び前記ドレイン電極
が、前記ソース電極及び前記ドレイン電極のチャネル幅
方向の幅が前記半導体領域のチャネル幅方向の幅に包含
される形に形成され、かつ、前記ゲート電極、前記ソー
ス電極、前記半導体領域の３つの領域の平面的なソース
側重なり領域及び前記ゲート電極、前記ドレイン電極、
前記半導体領域の３つの領域の平面的なドレイン側重な
り領域が存在し、かつ、あらゆる角度に出射されるバッ
クライトの薄膜トランジスタのチャネル部での光強度の
最大値としてのフリッカー出力レベルが−３０ｄＢ以下
となるように、前記ソース側重なり領域及び前記ドレイ
ン側重なり領域のチャネル長方向のオーバーラップ量が
設定されることを特徴とする。
晶表示装置は、薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、前記ソース電極及び前記ドレイン電極
が、前記ソース電極及び前記ドレイン電極のチャネル幅
方向の幅が前記半導体領域のチャネル幅方向の幅に包含
される形に形成され、かつ、前記ゲート電極、前記ソー
ス電極、前記半導体領域の３つの領域の平面的なソース
側重なり領域及び前記ゲート電極、前記ドレイン電極、
前記半導体領域の３つの領域の平面的なドレイン側重な
り領域が存在し、かつ、あらゆる角度に出射されるバッ
クライトの薄膜トランジスタのチャネル部での光強度の
最大値としてのフリッカー出力レベルが−３０ｄＢ以下
となるように、前記ソース側重なり領域及び前記ドレイ
ン側重なり領域のチャネル長方向のオーバーラップ量が
設定されることを特徴とする。
【００１７】本発明の第２のアクティブマトリクス型液
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
【００１８】本発明の第２のアクティブマトリクス型液
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
【００１９】本発明の第３のアクティブマトリクス型液
晶表示装置は、薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、前記ソース電極及び前記ドレイン電極
が、前記ソース電極及び前記ドレイン電極のチャネル幅
方向の幅が前記半導体領域のチャネル幅方向の幅に包含
される形に形成され、かつ、前記ゲート電極、前記ソー
ス電極、前記半導体領域の３つの領域の平面的なソース
側重なり領域及び前記ゲート電極、前記ドレイン電極、
前記半導体領域の３つの領域の平面的なドレイン側重な
り領域が存在し、かつ、バックライトを第１のガラス基
板の他方の表面を正面にして出射させたときに、薄膜ト
ランジスタのチャネル部での光強度が、以下の諸変数及
びそれを用いた諸方程式から以下の手順により未知の変
数を算出することにより求められ、前記チャネル部での
光強度がバックライトから正面に出射する光の強度Ｉ０
の０．２％以下となるように、前記ソース側重なり領域
及び前記ドレイン側重なり領域のチャネル長方向のオー
バーラップ量が設定されることを特徴とする。 第１の偏光板の光吸収係数：αｐ 第１のガラス基板の光吸収係数：α１ 第１の絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と第１の偏光板の界面の透過率：Ｔ０ｐ 第１の偏光板と第１のガラス基板の界面の透過率：Ｔｐ
１ 第１のガラス基板と第１の絶縁膜の界面の透過率：Ｔ１
２ 第１の絶縁膜と半導体領域の界面でのそれぞれの透過
率：Ｔ２３ 空気層の屈折率：ｎ０ 第１の偏光板の屈折率：ｎｐ 第１のガラス基板の屈折率：ｎ１ 第１の絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 第１の偏光板の膜厚：ｔｐ 第１のガラス基板の膜厚：ｔ１ 第１の絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ バックライトの法線方向に出射される光線強度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、
晶表示装置は、薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、前記ソース電極及び前記ドレイン電極
が、前記ソース電極及び前記ドレイン電極のチャネル幅
方向の幅が前記半導体領域のチャネル幅方向の幅に包含
される形に形成され、かつ、前記ゲート電極、前記ソー
ス電極、前記半導体領域の３つの領域の平面的なソース
側重なり領域及び前記ゲート電極、前記ドレイン電極、
前記半導体領域の３つの領域の平面的なドレイン側重な
り領域が存在し、かつ、バックライトを第１のガラス基
板の他方の表面を正面にして出射させたときに、薄膜ト
ランジスタのチャネル部での光強度が、以下の諸変数及
びそれを用いた諸方程式から以下の手順により未知の変
数を算出することにより求められ、前記チャネル部での
光強度がバックライトから正面に出射する光の強度Ｉ０
の０．２％以下となるように、前記ソース側重なり領域
及び前記ドレイン側重なり領域のチャネル長方向のオー
バーラップ量が設定されることを特徴とする。 第１の偏光板の光吸収係数：αｐ 第１のガラス基板の光吸収係数：α１ 第１の絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と第１の偏光板の界面の透過率：Ｔ０ｐ 第１の偏光板と第１のガラス基板の界面の透過率：Ｔｐ
１ 第１のガラス基板と第１の絶縁膜の界面の透過率：Ｔ１
２ 第１の絶縁膜と半導体領域の界面でのそれぞれの透過
率：Ｔ２３ 空気層の屈折率：ｎ０ 第１の偏光板の屈折率：ｎｐ 第１のガラス基板の屈折率：ｎ１ 第１の絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 第１の偏光板の膜厚：ｔｐ 第１のガラス基板の膜厚：ｔ１ 第１の絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ バックライトの法線方向に出射される光線強度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、
【００２０】
【数１１】
【００２１】および光吸収を表す方程式、
【００２２】
【数１２】
【００２３】およびバックライト強度の同径分布を表す
方程式、
方程式、
【００２４】
【数１３】
【００２５】を利用し、未知の変数である
第１の偏光板へ入射する光の強度：Ｉ
第１のガラス基板へ入射する光の強度：Ｉｐ
第１の絶縁膜へ入射する光の強度：Ｉ１
半導体領域へ入射する光の強度：Ｉ２
半導体領域を通過し出射する光の強度：Ｉ３
第１の偏光板から第１のガラス基板への光の入射角：θ
ｐ 第１のガラス基板から第１の絶縁膜への光の入射角：θ
１ 第１の絶縁膜から半導体領域への光の入射角：θ２ 第１の絶縁膜から半導体領域への光の出射角：θ３ を順次計算し、さらに、光が幅ｄだけの距離を進む際の
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、
ｐ 第１のガラス基板から第１の絶縁膜への光の入射角：θ
１ 第１の絶縁膜から半導体領域への光の入射角：θ２ 第１の絶縁膜から半導体領域への光の出射角：θ３ を順次計算し、さらに、光が幅ｄだけの距離を進む際の
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、
【００２６】
【数１４】
【００２７】および上記光吸収の法則を表す方程式の一
部である、
部である、
【００２８】
【数１５】
【００２９】およびゲート電極、ドレイン電極での反射
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用してＩ３よ
りもチャネル側に入った光の強度を計算し、光が幅ｄだ
けの距離を進んだときの強度を求める。
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用してＩ３よ
りもチャネル側に入った光の強度を計算し、光が幅ｄだ
けの距離を進んだときの強度を求める。
【００３０】本発明の第３のアクティブマトリクス型液
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
晶表示装置の好適な適用形態は、前記半導体領域のチャ
ネル長方向の長さが前記ゲート電極のチャネル長方向の
長さに包含される。
【００３１】本発明の第３のアクティブマトリクス型液
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
晶表示装置において、前記液晶は前記薄膜トランジスタ
アレイ基板より発生した基板に概平行な電界により駆動
され、前記概平行な電界の方向が２方向以上である、或
いは、前記液晶は前記薄膜トランジスタアレイ基板より
発生した基板に概垂直な電界により駆動される。
【００３２】本発明の第１のスイッチング素子は、基板
の表側に形成されたゲート電極と、前記基板及び前記ゲ
ート電極上に形成された絶縁膜と、前記ゲート電極上方
にあって、前記絶縁膜上に形成された半導体領域と、前
記半導体領域の両端部上で互いに離間し、前記半導体領
域と一部重畳しながら前記絶縁膜上に延在するソース電
極及びドレイン電極とを有するスイッチング素子であっ
て、前記ソース電極及び前記ドレイン電極が、前記ソー
ス電極及び前記ドレイン電極のチャネル幅方向の幅が前
記半導体領域のチャネル幅方向の幅に包含される形に形
成され、かつ、前記ゲート電極、前記ソース電極、前記
半導体領域の３つの領域の平面的なソース側重なり領域
及び前記ゲート電極、ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを前記基板の裏側を正面にして出射
させたときに前記スイッチング素子のチャネル部に入射
する光を、バックライトから出射する光の強度の０．２
％以下に減衰させるように前記ソース側重なり領域及び
前記ドレイン側重なり領域のチャネル長方向のオーバー
ラップ量が設定されることを特徴とする。
の表側に形成されたゲート電極と、前記基板及び前記ゲ
ート電極上に形成された絶縁膜と、前記ゲート電極上方
にあって、前記絶縁膜上に形成された半導体領域と、前
記半導体領域の両端部上で互いに離間し、前記半導体領
域と一部重畳しながら前記絶縁膜上に延在するソース電
極及びドレイン電極とを有するスイッチング素子であっ
て、前記ソース電極及び前記ドレイン電極が、前記ソー
ス電極及び前記ドレイン電極のチャネル幅方向の幅が前
記半導体領域のチャネル幅方向の幅に包含される形に形
成され、かつ、前記ゲート電極、前記ソース電極、前記
半導体領域の３つの領域の平面的なソース側重なり領域
及び前記ゲート電極、ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを前記基板の裏側を正面にして出射
させたときに前記スイッチング素子のチャネル部に入射
する光を、バックライトから出射する光の強度の０．２
％以下に減衰させるように前記ソース側重なり領域及び
前記ドレイン側重なり領域のチャネル長方向のオーバー
ラップ量が設定されることを特徴とする。
【００３３】本発明の第１のスイッチング素子におい
て、前記チャネル長方向の前記半導体領域の幅は、前記
チャネル長方向の前記ゲート電極の幅よりも広く形成さ
れており、前記半導体領域はチャネル長方向で前記ゲー
ト電極より外にはみ出して形成されている、或いは、前
記チャネル長方向の前記半導体領域の幅は、前記チャネ
ル長方向の前記ゲート電極の幅よりも狭く形成されてお
り、前記半導体領域はチャネル長方向では前記ゲート電
極の内側に形成されている。
て、前記チャネル長方向の前記半導体領域の幅は、前記
チャネル長方向の前記ゲート電極の幅よりも広く形成さ
れており、前記半導体領域はチャネル長方向で前記ゲー
ト電極より外にはみ出して形成されている、或いは、前
記チャネル長方向の前記半導体領域の幅は、前記チャネ
ル長方向の前記ゲート電極の幅よりも狭く形成されてお
り、前記半導体領域はチャネル長方向では前記ゲート電
極の内側に形成されている。
【００３４】本発明の第２のスイッチング素子は、基板
の表側に形成されたゲート電極と、前記基板及び前記ゲ
ート電極上に形成された絶縁膜と、前記ゲート電極上方
にあって、前記絶縁膜上に形成された半導体領域と、前
記半導体領域の両端部上で互いに離間し、前記半導体領
域と一部重畳しながら前記絶縁膜上に延在するソース電
極及びドレイン電極とを有するスイッチング素子であっ
て、前記ソース電極及び前記ドレイン電極が、前記ソー
ス電極及び前記ドレイン電極のチャネル幅方向の幅が前
記半導体領域のチャネル幅方向の幅に包含される形に形
成され、かつ、前記ゲート電極、前記ソース電極、前記
半導体領域の３つの領域の平面的なソース側重なり領域
及び前記ゲート電極、ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを前記基板の裏側を正面にして出射
させたときに前記スイッチング素子のチャネル部での光
強度が、以下の諸変数及びそれを用いた諸方程式から以
下の手順により未知の変数を算出することにより求めら
れ、前記チャネル部での光強度がバックライトから基板
の裏面を正面にして出射する光の強度Ｉ０の０．２％以
下となるように、前記ソース側重なり領域及び前記ドレ
イン側重なり領域のチャネル長方向のオーバーラップ量
が設定されることを特徴とする。 基板の光吸収係数：α１ 絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と基板の界面の透過率：Ｔ０１ 基板と絶縁膜の界面の透過率：Ｔ１２ 絶縁膜と半導体領域の界面の透過率：Ｔ２３ 空気層の屈折率：ｎ０ 基板の屈折率：ｎ１ 絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 基板の膜厚：ｔ１ 絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ 空気層から基板の裏側の法線方向に出射される光線強
度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、
の表側に形成されたゲート電極と、前記基板及び前記ゲ
ート電極上に形成された絶縁膜と、前記ゲート電極上方
にあって、前記絶縁膜上に形成された半導体領域と、前
記半導体領域の両端部上で互いに離間し、前記半導体領
域と一部重畳しながら前記絶縁膜上に延在するソース電
極及びドレイン電極とを有するスイッチング素子であっ
て、前記ソース電極及び前記ドレイン電極が、前記ソー
ス電極及び前記ドレイン電極のチャネル幅方向の幅が前
記半導体領域のチャネル幅方向の幅に包含される形に形
成され、かつ、前記ゲート電極、前記ソース電極、前記
半導体領域の３つの領域の平面的なソース側重なり領域
及び前記ゲート電極、ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを前記基板の裏側を正面にして出射
させたときに前記スイッチング素子のチャネル部での光
強度が、以下の諸変数及びそれを用いた諸方程式から以
下の手順により未知の変数を算出することにより求めら
れ、前記チャネル部での光強度がバックライトから基板
の裏面を正面にして出射する光の強度Ｉ０の０．２％以
下となるように、前記ソース側重なり領域及び前記ドレ
イン側重なり領域のチャネル長方向のオーバーラップ量
が設定されることを特徴とする。 基板の光吸収係数：α１ 絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と基板の界面の透過率：Ｔ０１ 基板と絶縁膜の界面の透過率：Ｔ１２ 絶縁膜と半導体領域の界面の透過率：Ｔ２３ 空気層の屈折率：ｎ０ 基板の屈折率：ｎ１ 絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 基板の膜厚：ｔ１ 絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ 空気層から基板の裏側の法線方向に出射される光線強
度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、
【００３５】
【数１６】
【００３６】および光吸収を表す方程式、
【００３７】
【数１７】
【００３８】および前記空気層から基板の裏側に入射す
る光線強度の同径分布を表す方程式、
る光線強度の同径分布を表す方程式、
【００３９】
【数１８】
【００４０】を利用し、未知の変数である
基板へ入射する光の強度：Ｉ０
絶縁膜へ入射する光の強度：Ｉ１
半導体領域へ入射する光の強度：Ｉ２
半導体領域を通過し出射する光の強度：Ｉ３
空気層から基板への光の入射角：θ０
基板から絶縁膜への光の入射角：θ１
絶縁膜から半導体領域への光の入射角：θ２
絶縁膜から半導体領域への光の出射角：θ３
を順次計算し、さらに、光が幅ｄだけの距離を進む際の
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、
【００４１】
【数１９】
【００４２】および上記光吸収の法則を表す方程式の一
部である、
部である、
【００４３】
【数２０】
【００４４】および光吸収の法則およびゲート電極、ド
レイン電極での反射率Ｒ１、Ｒ３を反射、屈折毎に繰り
返し使用し、光が幅ｄだけの距離を進んだとき光の強度
を求める。
レイン電極での反射率Ｒ１、Ｒ３を反射、屈折毎に繰り
返し使用し、光が幅ｄだけの距離を進んだとき光の強度
を求める。
【００４５】本発明の第２のスイッチング素子の適用形
態は、前記スイッチング素子のチャネル長方向の前記半
導体領域の幅は、前記チャネル長方向の前記ゲート電極
の幅よりも広く形成されており、前記半導体領域はチャ
ネル長方向で前記ゲート電極より外にはみ出して形成さ
れている、或いは、前記スイッチング素子のチャネル長
方向の前記半導体領域の幅は、前記チャネル長方向の前
記ゲート電極の幅よりも狭く形成されており、前記半導
体領域はチャネル長方向では前記ゲート電極の内側に形
成されている。
態は、前記スイッチング素子のチャネル長方向の前記半
導体領域の幅は、前記チャネル長方向の前記ゲート電極
の幅よりも広く形成されており、前記半導体領域はチャ
ネル長方向で前記ゲート電極より外にはみ出して形成さ
れている、或いは、前記スイッチング素子のチャネル長
方向の前記半導体領域の幅は、前記チャネル長方向の前
記ゲート電極の幅よりも狭く形成されており、前記半導
体領域はチャネル長方向では前記ゲート電極の内側に形
成されている。
【００４６】
【発明の実施の形態】以下、本発明のアクティブマトリ
クス型液晶表示装置及びスイッチング素子の実施形態に
ついて、図面により詳細に説明する。以下の実施形態で
は、一般的に開口率が低く所望の輝度を得るのに高輝度
のバックライト光を使用する、ガラス基板に平行に電界
を印加する横電界型の液晶表示装置を代表させて説明し
ているが、本発明はガラス基板に垂直に電界を印加する
縦電界型の液晶表示装置に対しても同様に適用できる。 （第１実施形態）本発明の第１実施形態について、図面
を参照しながら詳細に説明する。
クス型液晶表示装置及びスイッチング素子の実施形態に
ついて、図面により詳細に説明する。以下の実施形態で
は、一般的に開口率が低く所望の輝度を得るのに高輝度
のバックライト光を使用する、ガラス基板に平行に電界
を印加する横電界型の液晶表示装置を代表させて説明し
ているが、本発明はガラス基板に垂直に電界を印加する
縦電界型の液晶表示装置に対しても同様に適用できる。 （第１実施形態）本発明の第１実施形態について、図面
を参照しながら詳細に説明する。
【００４７】図１は、第１実施形態のアクティブマトリ
クス型液晶表示装置の薄膜トランジスタアレイ基板２５
０の単位画素を示す平面図であり、図３に示す断面図の
液晶１１６より下側の基板の様子を示している。図２
は、各単位画素の薄膜トランジスタ部の拡大平面図であ
る。図３は、図１のＡ−Ａ’線に沿った断面図であり、
薄膜トランジスタアレイ基板１３０より上側の部分も併
せて示す。
クス型液晶表示装置の薄膜トランジスタアレイ基板２５
０の単位画素を示す平面図であり、図３に示す断面図の
液晶１１６より下側の基板の様子を示している。図２
は、各単位画素の薄膜トランジスタ部の拡大平面図であ
る。図３は、図１のＡ−Ａ’線に沿った断面図であり、
薄膜トランジスタアレイ基板１３０より上側の部分も併
せて示す。
【００４８】本発明の第１実施形態のアクティブマトリ
クス型液晶表示装置は、図１乃至３に示すように、薄膜
トランジスタアレイ基板１３０と、この薄膜トランジス
タアレイ基板１３０に平行に隔離して設けられた透明の
対向基板１４０と、上記薄膜トランジスタアレイ基板
（以下、ＴＦＴ基板と記載する）１３０と対向基板１４
０との間に封入された液晶１１６を備えた概略構成であ
る。
クス型液晶表示装置は、図１乃至３に示すように、薄膜
トランジスタアレイ基板１３０と、この薄膜トランジス
タアレイ基板１３０に平行に隔離して設けられた透明の
対向基板１４０と、上記薄膜トランジスタアレイ基板
（以下、ＴＦＴ基板と記載する）１３０と対向基板１４
０との間に封入された液晶１１６を備えた概略構成であ
る。
【００４９】図１〜３において、第１のガラス基板１０
０、ゲート線１０１、アモルファスシリコン（水素含有
のアモルファスシリコン（ａ-Ｓｉ：Ｈ）を指す、以下
同じ）膜１０７、ｎ＋アモルファスシリコン膜１０８、
ドレイン線１０２、ソース（画素）電極１０５、共通電
極１０４、ドレイン電極１０６、から構成される薄膜ト
ランジスタをそれぞれ示している。ドレイン電極１０６
はドレイン線１０２と電気的に接続されている。ゲート
線１０１とドレイン線１０２に囲まれる領域に単位画素
が形成され、この単位画素が図１上の左右方向及び上下
方向にアレイ状に配置されている。ソース（画素）電極
１０５の一端は、薄膜トランジスタ１０３の一方のｎ＋
アモルファスシリコン膜１０８に接続されてソース電極
として機能し、共通電極１０４に平行に延びている部分
は画素電極として機能する。ゲート線１０１のゲート電
極部分のアモルファスシリコン膜１０７と重畳する部分
は、薄膜トランジスタ１０３のゲート電極として機能す
る。
０、ゲート線１０１、アモルファスシリコン（水素含有
のアモルファスシリコン（ａ-Ｓｉ：Ｈ）を指す、以下
同じ）膜１０７、ｎ＋アモルファスシリコン膜１０８、
ドレイン線１０２、ソース（画素）電極１０５、共通電
極１０４、ドレイン電極１０６、から構成される薄膜ト
ランジスタをそれぞれ示している。ドレイン電極１０６
はドレイン線１０２と電気的に接続されている。ゲート
線１０１とドレイン線１０２に囲まれる領域に単位画素
が形成され、この単位画素が図１上の左右方向及び上下
方向にアレイ状に配置されている。ソース（画素）電極
１０５の一端は、薄膜トランジスタ１０３の一方のｎ＋
アモルファスシリコン膜１０８に接続されてソース電極
として機能し、共通電極１０４に平行に延びている部分
は画素電極として機能する。ゲート線１０１のゲート電
極部分のアモルファスシリコン膜１０７と重畳する部分
は、薄膜トランジスタ１０３のゲート電極として機能す
る。
【００５０】ここで、ＴＦＴ基板に対してバックライト
から斜め方向の光が入射し、反射されてフロントチャネ
ル部に入射し易い構造の薄膜トランジスタを図１７に示
す。この場合、薄膜トランジスタは、ドレイン電極１０
６またはソース（画素）電極１０５の幅がアモルファス
シリコン膜１０７の幅より広いため、アモルファスシリ
コン膜が電極のチャネル幅方向端部下に存在しない構造
となっており、比較的光吸収率の低い（アモルファスシ
リコン膜が存在しないため）斜線部でゲート線１０１の
ゲート電極部分に対し斜め下方（液晶と反対側のＴＦＴ
基板面）から入射した光が反射しチャネル部へ容易に光
が到達する。
から斜め方向の光が入射し、反射されてフロントチャネ
ル部に入射し易い構造の薄膜トランジスタを図１７に示
す。この場合、薄膜トランジスタは、ドレイン電極１０
６またはソース（画素）電極１０５の幅がアモルファス
シリコン膜１０７の幅より広いため、アモルファスシリ
コン膜が電極のチャネル幅方向端部下に存在しない構造
となっており、比較的光吸収率の低い（アモルファスシ
リコン膜が存在しないため）斜線部でゲート線１０１の
ゲート電極部分に対し斜め下方（液晶と反対側のＴＦＴ
基板面）から入射した光が反射しチャネル部へ容易に光
が到達する。
【００５１】以上のような理由から、本発明は、図２で
示すように、薄膜トランジスタ１０３を構成するドレイ
ン電極１０６またはソース（画素）電極１０５がアモル
ファスシリコン膜１０７にチャネル幅方向に包含される
構造を前提とする。すなわち、図２で薄膜トランジスタ
１０３でドレイン電極１０６のチャネル幅方向の電極幅
を構成する線分をＬＤ、ソース電極１０５のチャネル幅
方向の電極幅を構成する線分をＬＳ、アモルファスシリ
コン膜１０７のチャネル幅方向の電極幅を構成する線分
をＬＡとしたとき、集合として
示すように、薄膜トランジスタ１０３を構成するドレイ
ン電極１０６またはソース（画素）電極１０５がアモル
ファスシリコン膜１０７にチャネル幅方向に包含される
構造を前提とする。すなわち、図２で薄膜トランジスタ
１０３でドレイン電極１０６のチャネル幅方向の電極幅
を構成する線分をＬＤ、ソース電極１０５のチャネル幅
方向の電極幅を構成する線分をＬＳ、アモルファスシリ
コン膜１０７のチャネル幅方向の電極幅を構成する線分
をＬＡとしたとき、集合として
【００５２】
【数２１】
【００５３】という包含関係が成立するよう形成する。
【００５４】図１乃至図３に示した第１実施形態のアク
ティブマトリクス型液晶表示装置を製造するには、ま
ず、第１のガラス基板１００の上にスパッタ法によりＣ
ｒ膜を堆積させ、選択的にエッチングしゲート線１０１
（ゲート電極を含む）、共通電極１０４を形成する。そ
の後、ＣＶＤ（ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法によりゲート線１０１を含む表面に
窒化シリコン膜を堆積して第１の絶縁膜１０９を形成す
る。ついで、第１の絶縁膜１０９の上にゲート線１０１
のゲート電極部分と一部重畳する形でＣＶＤによりアモ
ルファスシリコン膜１０７と、アモルファスシリコン膜
１０７上にｎ＋型アモルファスシリコン膜１０８を選択
的に順次形成し、次にアモルファスシリコン膜１０７と
一部重畳するよう選択的に設けてソース（画素）電極１
０５、ドレイン電極１０６を設ける。
ティブマトリクス型液晶表示装置を製造するには、ま
ず、第１のガラス基板１００の上にスパッタ法によりＣ
ｒ膜を堆積させ、選択的にエッチングしゲート線１０１
（ゲート電極を含む）、共通電極１０４を形成する。そ
の後、ＣＶＤ（ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法によりゲート線１０１を含む表面に
窒化シリコン膜を堆積して第１の絶縁膜１０９を形成す
る。ついで、第１の絶縁膜１０９の上にゲート線１０１
のゲート電極部分と一部重畳する形でＣＶＤによりアモ
ルファスシリコン膜１０７と、アモルファスシリコン膜
１０７上にｎ＋型アモルファスシリコン膜１０８を選択
的に順次形成し、次にアモルファスシリコン膜１０７と
一部重畳するよう選択的に設けてソース（画素）電極１
０５、ドレイン電極１０６を設ける。
【００５５】ついで、ドレイン電極１０６、ソース（画
素）電極１０５をマスクとしてゲート線１０１のゲート
電極部分に対応する領域のｎ＋アモルファスシリコン膜
１０８が除去され薄膜トランジスタ１０３が形成され
る。そして、上記薄膜トランジスタ１０３、ドレイン線
１０２、ソース（画素）電極１０５を被覆して保護する
目的で第２の絶縁膜１１０を形成すると、ＴＦＴ基板１
３０が得られる。そして、液晶１１６を配向させるため
有機膜からなる第１の配向膜１１１を第２の絶縁膜１１
０上に形成し、配向処理する。
素）電極１０５をマスクとしてゲート線１０１のゲート
電極部分に対応する領域のｎ＋アモルファスシリコン膜
１０８が除去され薄膜トランジスタ１０３が形成され
る。そして、上記薄膜トランジスタ１０３、ドレイン線
１０２、ソース（画素）電極１０５を被覆して保護する
目的で第２の絶縁膜１１０を形成すると、ＴＦＴ基板１
３０が得られる。そして、液晶１１６を配向させるため
有機膜からなる第１の配向膜１１１を第２の絶縁膜１１
０上に形成し、配向処理する。
【００５６】一方、液晶１１６をはさんで上側の対向基
板１４０側の第２のガラス基板１１２の下面、すなわち
第１のガラス基板１００と対向する面には、不透明の遮
光膜１１３、色層１１４、第３の絶縁膜１１５、第２の
配向膜１１７がこの順に形成されている。
板１４０側の第２のガラス基板１１２の下面、すなわち
第１のガラス基板１００と対向する面には、不透明の遮
光膜１１３、色層１１４、第３の絶縁膜１１５、第２の
配向膜１１７がこの順に形成されている。
【００５７】さらに、第１のガラス基板１００の裏面に
は第１の偏光板１２１が、第２のガラス基板１１２の裏
面には第２の偏光板１２２がそれぞれ貼り付けられ液晶
表示パネル１５０が完成する。
は第１の偏光板１２１が、第２のガラス基板１１２の裏
面には第２の偏光板１２２がそれぞれ貼り付けられ液晶
表示パネル１５０が完成する。
【００５８】図４は、液晶パネル１５０とバックライト
との位置関係を示すために、それらを斜めから眺めたと
きの様子である。液晶表示パネル１５０は、バックライ
ト１５１の上に設置され、液晶表示パネル１５０の薄膜
トランジスタ群を駆動する液晶駆動回路１５２が配線１
５４を通して液晶表示パネル１５０に接続され、液晶表
示装置が完成する。次に、第１実施形態のアクティブマ
トリクス型液晶表示装置の動作を説明する。
との位置関係を示すために、それらを斜めから眺めたと
きの様子である。液晶表示パネル１５０は、バックライ
ト１５１の上に設置され、液晶表示パネル１５０の薄膜
トランジスタ群を駆動する液晶駆動回路１５２が配線１
５４を通して液晶表示パネル１５０に接続され、液晶表
示装置が完成する。次に、第１実施形態のアクティブマ
トリクス型液晶表示装置の動作を説明する。
【００５９】第１実施形態のアクティブマトリクス型液
晶表示装置は、従来のアクティブマトリクス型液晶表示
装置と同様に、駆動回路１５２からの信号が液晶表示パ
ネル１５０に入力されることで各マトリクスセグメント
毎に上記薄膜トランジスタ１０３がオンすることによ
り、ソース（画素）電極１０５と共通電極１０４との間
に電界が生じ、両基板１４０、１３０間に封入された液
晶１１６が電気光学効果を引き起こし、液晶表示パネル
１５０の光透過率が変化する。すると図３でバックライ
ト１５１から出射して液晶表示パネルに入射する光１１
９は液晶表示パネル１５０で透過率変調を受けるため、
光強度が各画素毎に変化し画像表示ができるようにな
る。
晶表示装置は、従来のアクティブマトリクス型液晶表示
装置と同様に、駆動回路１５２からの信号が液晶表示パ
ネル１５０に入力されることで各マトリクスセグメント
毎に上記薄膜トランジスタ１０３がオンすることによ
り、ソース（画素）電極１０５と共通電極１０４との間
に電界が生じ、両基板１４０、１３０間に封入された液
晶１１６が電気光学効果を引き起こし、液晶表示パネル
１５０の光透過率が変化する。すると図３でバックライ
ト１５１から出射して液晶表示パネルに入射する光１１
９は液晶表示パネル１５０で透過率変調を受けるため、
光強度が各画素毎に変化し画像表示ができるようにな
る。
【００６０】本実施形態では、さらに次のような特徴を
有している。すなわち、本発明者が新たに見出した、薄
膜トランジスタ１０３でのフォトキャリア生成によるリ
ーク電流を低減する目的で、図２に示すゲート電極−ソ
ース電極及びゲート電極−ドレイン電極のオーバーラッ
プ長ｄを最適化したことである。以下に、オーバーラッ
プ長ｄの最適化方法について詳述する。
有している。すなわち、本発明者が新たに見出した、薄
膜トランジスタ１０３でのフォトキャリア生成によるリ
ーク電流を低減する目的で、図２に示すゲート電極−ソ
ース電極及びゲート電極−ドレイン電極のオーバーラッ
プ長ｄを最適化したことである。以下に、オーバーラッ
プ長ｄの最適化方法について詳述する。
【００６１】図５に、一般的なバックライト１５１から
の出射光の同径分布を示す。放線方向に出射する光強度
をＩ０とすると極角θ０方向での光強度はＩ０ｃｏｓθ
０と表現される。
の出射光の同径分布を示す。放線方向に出射する光強度
をＩ０とすると極角θ０方向での光強度はＩ０ｃｏｓθ
０と表現される。
【００６２】次に、図５で示したバックライトからの出
射光１５３が液晶表示パネル１５０に入射した場合を考
える。図６は、ＴＦＴ基板１３０の偏光板１２１、第１
のガラス基板１００、ゲート線１０１のゲート電極部
分、第１の絶縁膜１０９、アモルファスシリコン膜１０
７、ドレイン電極１０６の拡大断面図である。図６を参
照して、ＴＦＴ基板１３０の裏面（バックライト側）か
ら入射する光の経路について考察する。ゲート線１０１
（ゲート電極を含む）は光を透過させないので、チャネ
ル部に入射する光の経路としてゲート線１０１のゲート
電極端を通過する経路について考察する。液晶表示パネ
ル１５０への入射光１１９は、バックライトからの出射
角と等しくθ０であることに注意する。液晶表示パネル
１５０内を進行する光線に対し、屈折の法則（スネルの
法則）を適用すると、次の式（１）の関係が成立する。
射光１５３が液晶表示パネル１５０に入射した場合を考
える。図６は、ＴＦＴ基板１３０の偏光板１２１、第１
のガラス基板１００、ゲート線１０１のゲート電極部
分、第１の絶縁膜１０９、アモルファスシリコン膜１０
７、ドレイン電極１０６の拡大断面図である。図６を参
照して、ＴＦＴ基板１３０の裏面（バックライト側）か
ら入射する光の経路について考察する。ゲート線１０１
（ゲート電極を含む）は光を透過させないので、チャネ
ル部に入射する光の経路としてゲート線１０１のゲート
電極端を通過する経路について考察する。液晶表示パネ
ル１５０への入射光１１９は、バックライトからの出射
角と等しくθ０であることに注意する。液晶表示パネル
１５０内を進行する光線に対し、屈折の法則（スネルの
法則）を適用すると、次の式（１）の関係が成立する。
【００６３】
【数２２】
【００６４】記号説明は以下の通りである。
空気層１２０の屈折率：ｎ０
第１の偏光板の屈折率：ｎｐ
第１のガラス基板１００の屈折率：ｎ１
第１の絶縁膜１０９の屈折率：ｎ２
アモルファスシリコン膜１０７の屈折率：ｎ３
空気層１２０／第１の偏光板１２１界面での屈折角：θ
ｐ 第１の偏光板１２１／第１のガラス基板１００界面での
屈折角：θ１ 第１のガラス基板１００／第１の絶縁膜１０９界面での
屈折角：θ２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面での屈折角：θ３ さらに、光の強度に関しては、 第１の偏光板１２１の光吸収係数：αｐ 第１のガラス基板１００の光吸収係数：α１ 第１の絶縁膜１０９の光吸収係数：α２ アモルファスシリコン膜１０７の光吸収係数：α３ とすると、次の式（２）の関係が成立する。
ｐ 第１の偏光板１２１／第１のガラス基板１００界面での
屈折角：θ１ 第１のガラス基板１００／第１の絶縁膜１０９界面での
屈折角：θ２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面での屈折角：θ３ さらに、光の強度に関しては、 第１の偏光板１２１の光吸収係数：αｐ 第１のガラス基板１００の光吸収係数：α１ 第１の絶縁膜１０９の光吸収係数：α２ アモルファスシリコン膜１０７の光吸収係数：α３ とすると、次の式（２）の関係が成立する。
【００６５】
【数２３】
【００６６】ここで、Ｉｐ、Ｉ１、Ｉ２、Ｉ３はそれぞ
れ図６での各位置での光強度である記号説明は以下の通
りである。 空気層１２０／第１の偏光板１２１界面の透過率：Ｔ０
ｐ 第１の偏光板１２１／第１のガラス基板１００界面の透
過率：Ｔｐ１ 第１のガラス基板１００／第１の絶縁膜１０９界面の透
過率：Ｔ１２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面の透過率：Ｔ２３ 第１の偏光板１２１の層厚：ｔｐ ガラス基板１００の層厚：ｔ１ 第１の絶縁膜１０９の層厚：ｔ２ アモルファスシリコン膜１０７の層厚：ｔ３ 第１の偏光板１２１、第１のガラス基板１００、第１の
絶縁膜１０９及びアモルファスシリコン膜１０７を透過
して、ドレイン電極１０６の表面まで到達したＩ３の強
度を持つ光線は、ゲート線１０１のゲート電極部分とド
レイン電極１０６の間で数回反射、屈折を繰り返し、つ
いにはチャネル部に到達する。ここでの計算は、上記の
屈折の法則を表す方程式の一部である、
れ図６での各位置での光強度である記号説明は以下の通
りである。 空気層１２０／第１の偏光板１２１界面の透過率：Ｔ０
ｐ 第１の偏光板１２１／第１のガラス基板１００界面の透
過率：Ｔｐ１ 第１のガラス基板１００／第１の絶縁膜１０９界面の透
過率：Ｔ１２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面の透過率：Ｔ２３ 第１の偏光板１２１の層厚：ｔｐ ガラス基板１００の層厚：ｔ１ 第１の絶縁膜１０９の層厚：ｔ２ アモルファスシリコン膜１０７の層厚：ｔ３ 第１の偏光板１２１、第１のガラス基板１００、第１の
絶縁膜１０９及びアモルファスシリコン膜１０７を透過
して、ドレイン電極１０６の表面まで到達したＩ３の強
度を持つ光線は、ゲート線１０１のゲート電極部分とド
レイン電極１０６の間で数回反射、屈折を繰り返し、つ
いにはチャネル部に到達する。ここでの計算は、上記の
屈折の法則を表す方程式の一部である、
【００６７】
【数２４】
【００６８】および上記光吸収の法則を表す方程式の一
部である、
部である、
【００６９】
【数２５】
【００７０】およびゲート電極、ドレイン電極での反射
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用して、強度
Ｉ３の光が反射、屈折を繰り返しながらチャネル部に進
むときの光の強度を反射、屈折毎に繰り返し計算し、光
がゲート電極端から幅ｄだけチャネル部に向かって進ん
だとき、すなわち薄膜トランジスタのチャネル部での光
強度を求める。
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用して、強度
Ｉ３の光が反射、屈折を繰り返しながらチャネル部に進
むときの光の強度を反射、屈折毎に繰り返し計算し、光
がゲート電極端から幅ｄだけチャネル部に向かって進ん
だとき、すなわち薄膜トランジスタのチャネル部での光
強度を求める。
【００７１】ここでの光強度をＩｎとしたとき、Ｉｎが
ある強度を越えると光による電子−正孔対の発生が無視
できなくなり、リーク電流によるフリッカーや表示均一
性の劣化が顕著になる。
ある強度を越えると光による電子−正孔対の発生が無視
できなくなり、リーク電流によるフリッカーや表示均一
性の劣化が顕著になる。
【００７２】実際に、表１に示すパラメータを有する部
材にて液晶表示装置を作製し評価をした結果を以下に説
明する。
材にて液晶表示装置を作製し評価をした結果を以下に説
明する。
【００７３】
【表１】
【００７４】式（１）、（２）を用いて、バックライト
１５１の出射光の出射角度θ０とチャネル部に入射する
光の強度Ｉの関係を計算した結果を図７に示す。ただ
し、バックライト１５１の正面での光の出射強度Ｉ０を
１００としてプロットしている。４本の曲線はそれぞれ
『ゲート電極−ソース電極及びゲート電極−ドレイン電
極のオーバーラップ長ｄ』を実用的な範囲（ｄ＝２〜５
μｍ）で変化させ描いている。図７より、この範囲では
バックライトからの光が出射角θ０＝５０〜７０°の場
合にチャネル部に最大強度の光が入射することが分か
る。
１５１の出射光の出射角度θ０とチャネル部に入射する
光の強度Ｉの関係を計算した結果を図７に示す。ただ
し、バックライト１５１の正面での光の出射強度Ｉ０を
１００としてプロットしている。４本の曲線はそれぞれ
『ゲート電極−ソース電極及びゲート電極−ドレイン電
極のオーバーラップ長ｄ』を実用的な範囲（ｄ＝２〜５
μｍ）で変化させ描いている。図７より、この範囲では
バックライトからの光が出射角θ０＝５０〜７０°の場
合にチャネル部に最大強度の光が入射することが分か
る。
【００７５】図８に、バックライトからの光が出射角θ
０＝５０〜７０°の場合の、『ゲート電極−ソース電極
及びゲート電極−ドレイン電極のオーバーラップ長ｄ』
とチャネル部に入射する光の強度Ｉの関係を示す。
０＝５０〜７０°の場合の、『ゲート電極−ソース電極
及びゲート電極−ドレイン電極のオーバーラップ長ｄ』
とチャネル部に入射する光の強度Ｉの関係を示す。
【００７６】図９に、実験により求めた『ゲート電極−
ソース電極及びゲート電極−ドレイン電極のオーバーラ
ップ長ｄ』とフリッカーレベル（ｄＢ）の関係を示す。
人の目でフリッカーが認識できないレベル−３０ｄＢ以
下であり、対応するｄは４μｍ以上になる。３μｍでは
フリッカーレベルが劣悪である。これをふまえ図８で、
ｄが４μｍ以上に対応するチャネル部への入射光強度Ｉ
は約０．２以下になる。すなわちバックライトからの出
射光強度Ｉ０の光がチャネル部に到達するまでに０．２
％以下まで減衰した場合、薄膜トランジスタ１０３に誘
起される光オフリーク電流は、表示特性的に無視されう
る。ここで、人の目でフリッカーが認識できないレベル
−３０ｄＢという数値は、絶対的な値として有効な値で
あるが、−３０ｄＢを境界値として決定される図９の
『ゲート電極−ソース電極及びゲート電極−ドレイン電
極のオーバーラップ長ｄ』の最適範囲４μｍ以上という
値は、あくまでも本実施形態において用いられた薄膜ト
ランジスタを構成する諸材料の下での値であって、これ
らの材料が変われば、当然『ゲート電極−ソース電極及
びゲート電極−ドレイン電極のオーバーラップ長ｄ』の
最適範囲４μｍ以上という値も変わることに注意された
い。
ソース電極及びゲート電極−ドレイン電極のオーバーラ
ップ長ｄ』とフリッカーレベル（ｄＢ）の関係を示す。
人の目でフリッカーが認識できないレベル−３０ｄＢ以
下であり、対応するｄは４μｍ以上になる。３μｍでは
フリッカーレベルが劣悪である。これをふまえ図８で、
ｄが４μｍ以上に対応するチャネル部への入射光強度Ｉ
は約０．２以下になる。すなわちバックライトからの出
射光強度Ｉ０の光がチャネル部に到達するまでに０．２
％以下まで減衰した場合、薄膜トランジスタ１０３に誘
起される光オフリーク電流は、表示特性的に無視されう
る。ここで、人の目でフリッカーが認識できないレベル
−３０ｄＢという数値は、絶対的な値として有効な値で
あるが、−３０ｄＢを境界値として決定される図９の
『ゲート電極−ソース電極及びゲート電極−ドレイン電
極のオーバーラップ長ｄ』の最適範囲４μｍ以上という
値は、あくまでも本実施形態において用いられた薄膜ト
ランジスタを構成する諸材料の下での値であって、これ
らの材料が変われば、当然『ゲート電極−ソース電極及
びゲート電極−ドレイン電極のオーバーラップ長ｄ』の
最適範囲４μｍ以上という値も変わることに注意された
い。
【００７７】以上の手段で薄膜トランジスタ１０３のチ
ャネル部に入射する光強度を低減させ光オフリーク電流
を減少させることにより、フリッカーの低減および表示
均一性の向上を実現することができた。 （第２実施形態）次に、本発明の第２実施形態につい
て、図面を参照しながら詳細に説明する。
ャネル部に入射する光強度を低減させ光オフリーク電流
を減少させることにより、フリッカーの低減および表示
均一性の向上を実現することができた。 （第２実施形態）次に、本発明の第２実施形態につい
て、図面を参照しながら詳細に説明する。
【００７８】図１０は、第２実施形態のアクティブマト
リクス型液晶表示装置の液晶より下側の薄膜トランジス
タアレイ基板の単位画素を示す平面図である。図１１
は、各単位画素の薄膜トランジスタ部の拡大平面図であ
る。図１２は、図１０のＢ−Ｂ’線に沿った断面図であ
り、薄膜トランジスタアレイ基板１３０より上側の部分
も合わせて示す。
リクス型液晶表示装置の液晶より下側の薄膜トランジス
タアレイ基板の単位画素を示す平面図である。図１１
は、各単位画素の薄膜トランジスタ部の拡大平面図であ
る。図１２は、図１０のＢ−Ｂ’線に沿った断面図であ
り、薄膜トランジスタアレイ基板１３０より上側の部分
も合わせて示す。
【００７９】図１０に示した第２実施形態のアクティブ
マトリクス型液晶表示装置が図１乃至図３に示した第１
実施形態のアクティブマトリクス型液晶表示装置と異な
るところは、アモルファスシリコン膜１０７がゲート電
極１０２内に包含された点である。すなわち、薄膜トラ
ンジスタ１０３でアモルファスシリコン膜１０７が存在
する領域をＡとし、ゲート線１０１のゲート電極部分が
存在する領域をＧとしドレイン電極１０６が存在する領
域をＤとし、ソース電極１０５が存在する領域をＳと
し、空集合をφとしたとき、集合として、
マトリクス型液晶表示装置が図１乃至図３に示した第１
実施形態のアクティブマトリクス型液晶表示装置と異な
るところは、アモルファスシリコン膜１０７がゲート電
極１０２内に包含された点である。すなわち、薄膜トラ
ンジスタ１０３でアモルファスシリコン膜１０７が存在
する領域をＡとし、ゲート線１０１のゲート電極部分が
存在する領域をＧとしドレイン電極１０６が存在する領
域をＤとし、ソース電極１０５が存在する領域をＳと
し、空集合をφとしたとき、集合として、
【００８０】
【数２６】
【００８１】という包含関係が成立するよう形成する。
【００８２】この第２実施形態のアクティブマトリクス
型液晶表示装置の電気的な動作は、第１実施形態のアク
ティブマトリクス型液晶表示装置と同様であるが、図１
２の断面図を参照すると、ゲート線１０１のゲート電極
部分内部にアモルファスシリコン膜１０７が存在するた
め、ゲート線１０１のゲート電極端部から入射したバッ
クライトの光が『ゲート電極−ソース電極及びゲート電
極−ドレイン電極のオーバーラップ長ｄ』に到達するま
でにゲート線１０１のゲート電極部分とドレイン電極１
０６との間、またはゲート線１０１のゲート電極部分と
ソース（画素）電極１０５との間で多重反射するため、
入射光の減衰は第１実施形態のアクティブマトリクス型
液晶表示装置と比較し顕著になり、より著しいフリッカ
ーの低減、表示均一性が得られる。ここで、オーバーラ
ップ長ｄは、第１実施形態と同一の値であれば十分とい
える。
型液晶表示装置の電気的な動作は、第１実施形態のアク
ティブマトリクス型液晶表示装置と同様であるが、図１
２の断面図を参照すると、ゲート線１０１のゲート電極
部分内部にアモルファスシリコン膜１０７が存在するた
め、ゲート線１０１のゲート電極端部から入射したバッ
クライトの光が『ゲート電極−ソース電極及びゲート電
極−ドレイン電極のオーバーラップ長ｄ』に到達するま
でにゲート線１０１のゲート電極部分とドレイン電極１
０６との間、またはゲート線１０１のゲート電極部分と
ソース（画素）電極１０５との間で多重反射するため、
入射光の減衰は第１実施形態のアクティブマトリクス型
液晶表示装置と比較し顕著になり、より著しいフリッカ
ーの低減、表示均一性が得られる。ここで、オーバーラ
ップ長ｄは、第１実施形態と同一の値であれば十分とい
える。
【００８３】ただし、ゲート線１０１のゲート電極部分
の内側にアモルファスシリコン膜１０７をレイアウトす
る必要があるため画素レイアウトに制限が生じること
や、光の入射が極度に減少するため薄膜トランジスタ１
０３がオン時の電流が低下し、薄膜トランジスタ１０３
の駆動能力が低下するため、薄膜トランジスタ１０３に
より駆動されるソース（画素）電極１０５に十分な電荷
が与えられず、所望の輝度が得られない等のデメリット
も想定されるので、これらを考慮して設計することが好
ましい。
の内側にアモルファスシリコン膜１０７をレイアウトす
る必要があるため画素レイアウトに制限が生じること
や、光の入射が極度に減少するため薄膜トランジスタ１
０３がオン時の電流が低下し、薄膜トランジスタ１０３
の駆動能力が低下するため、薄膜トランジスタ１０３に
より駆動されるソース（画素）電極１０５に十分な電荷
が与えられず、所望の輝度が得られない等のデメリット
も想定されるので、これらを考慮して設計することが好
ましい。
【００８４】以上、実施形態について説明したように、
上記薄膜トランジスタで『ゲート電極−ソース電極及び
ゲート電極−ドレイン電極のオーバーラップ長ｄ』が、
ゲート電極の端部から入射する光がチャネル部に到達す
るまでに主に半導体領域での光吸収により十分減衰でき
るような距離を物理法則により適切な長さを確保し、チ
ャネル部での電子−正孔対の発生を十分に低減させ、フ
リッカーや表示の不均一性を改善することができる。
上記薄膜トランジスタで『ゲート電極−ソース電極及び
ゲート電極−ドレイン電極のオーバーラップ長ｄ』が、
ゲート電極の端部から入射する光がチャネル部に到達す
るまでに主に半導体領域での光吸収により十分減衰でき
るような距離を物理法則により適切な長さを確保し、チ
ャネル部での電子−正孔対の発生を十分に低減させ、フ
リッカーや表示の不均一性を改善することができる。
【００８５】以上の実施形態では、液晶表示装置におけ
る薄膜トランジスタのチャネル部への光の入射を低減さ
せる構造について記載し、ＴＦＴ基板の裏面に偏光板を
形成した場合について説明したが、本発明は、このよう
な構造に限定されない。すなわち、実施形態で説明した
薄膜トランジスタの一般的なスイッチング素子としての
形態、例えば、実施形態における第１のガラス基板の裏
面に偏光板がなく、かつ、ＴＦＴ基板に対する対向基板
もない構造に対しても、本発明の構造を適用できること
は言うまでもない。この場合には、上述した第１、２の
実施形態における偏光板を無くした場合の諸変数、諸方
程式が適用されることとなる。すなわち、光オフリーク
電流を低減させるスイッチング素子構造は、次のような
条件を満たすことが要求される。
る薄膜トランジスタのチャネル部への光の入射を低減さ
せる構造について記載し、ＴＦＴ基板の裏面に偏光板を
形成した場合について説明したが、本発明は、このよう
な構造に限定されない。すなわち、実施形態で説明した
薄膜トランジスタの一般的なスイッチング素子としての
形態、例えば、実施形態における第１のガラス基板の裏
面に偏光板がなく、かつ、ＴＦＴ基板に対する対向基板
もない構造に対しても、本発明の構造を適用できること
は言うまでもない。この場合には、上述した第１、２の
実施形態における偏光板を無くした場合の諸変数、諸方
程式が適用されることとなる。すなわち、光オフリーク
電流を低減させるスイッチング素子構造は、次のような
条件を満たすことが要求される。
【００８６】薄膜トランジスタでドレイン電極のチャネ
ル幅方向の電極幅を構成する線分をＬＤ、ソース電極の
チャネル幅方向の電極幅を構成する線分をＬＳ、半導体
領域のチャネル幅方向の電極幅を構成する線分をＬＡと
したとき、集合として
ル幅方向の電極幅を構成する線分をＬＤ、ソース電極の
チャネル幅方向の電極幅を構成する線分をＬＳ、半導体
領域のチャネル幅方向の電極幅を構成する線分をＬＡと
したとき、集合として
【００８７】
【数２７】
【００８８】が成立する平面構成、或いは、薄膜トラン
ジスタ部で半導体領域が存在する領域をＡとし、ゲート
電極が存在する領域をＧとし、ドレイン電極が存在する
領域をＤとし、ソース電極が存在する領域をＳとし、空
集合をφとしたとき集合として
ジスタ部で半導体領域が存在する領域をＡとし、ゲート
電極が存在する領域をＧとし、ドレイン電極が存在する
領域をＤとし、ソース電極が存在する領域をＳとし、空
集合をφとしたとき集合として
【００８９】
【数２８】
【００９０】が成立する平面構成を有するものとする。
これらの構成において、第１、２の実施形態において、
偏光板を無くした場合に相当する諸変数、諸方程式が以
下のように適用される。
これらの構成において、第１、２の実施形態において、
偏光板を無くした場合に相当する諸変数、諸方程式が以
下のように適用される。
【００９１】液晶表示パネル１５０内を進行する光線に
対し、屈折の法則（スネルの法則）を適用すると、次の
式（８）の関係が成立する。
対し、屈折の法則（スネルの法則）を適用すると、次の
式（８）の関係が成立する。
【００９２】
【数２９】
【００９３】記号説明は以下の通りである。
空気層１２０の屈折率：ｎ０
第１のガラス基板１００の屈折率：ｎ１
第１の絶縁膜１０９の屈折率：ｎ２
アモルファスシリコン膜１０７の屈折率：ｎ３
空気層１２０／第１のガラス基板１００界面での屈折
角：θ１ 第１のガラス基板１００／第１の絶縁膜１０９界面での
屈折角：θ２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面での屈折角：θ３ さらに、光の強度に関しては、 第１のガラス基板１００の光吸収係数：α１ 第１の絶縁膜１０９の光吸収係数：α２ アモルファスシリコン膜１０７の光吸収係数：α３ とすると、次の式（９）の関係が成立する。
角：θ１ 第１のガラス基板１００／第１の絶縁膜１０９界面での
屈折角：θ２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面での屈折角：θ３ さらに、光の強度に関しては、 第１のガラス基板１００の光吸収係数：α１ 第１の絶縁膜１０９の光吸収係数：α２ アモルファスシリコン膜１０７の光吸収係数：α３ とすると、次の式（９）の関係が成立する。
【００９４】
【数３０】
【００９５】ここで、Ｉ１、Ｉ２、Ｉ３はそれぞれ図６
での１２１を省いた構造の各位置での光強度である。記
号説明は以下の通りである。 空気層１２０／第１のガラス基板１００界面の透過率：
Ｔ０１ 第１のガラス基板１００／第１の絶縁膜１０９界面の透
過率：Ｔ１２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面の透過率：Ｔ２３ ガラス基板１００の層厚：ｔ１ 第１の絶縁膜１０９の層厚：ｔ２ アモルファスシリコン膜１０７の層厚：ｔ３ 第１のガラス基板１００、第１の絶縁膜１０９及びアモ
ルファスシリコン膜１０７を透過して、ドレイン電極１
０６の表面まで到達したＩ３の強度を持つ光線は、ゲー
ト線１０１のゲート電極部分とドレイン電極１０６の間
で数回反射、屈折を繰り返し、ついにはチャネル部に到
達する。ここでの計算は、上記の屈折の法則を表す方程
式の一部である、
での１２１を省いた構造の各位置での光強度である。記
号説明は以下の通りである。 空気層１２０／第１のガラス基板１００界面の透過率：
Ｔ０１ 第１のガラス基板１００／第１の絶縁膜１０９界面の透
過率：Ｔ１２ 第１の絶縁膜１０９／アモルファスシリコン膜１０７界
面の透過率：Ｔ２３ ガラス基板１００の層厚：ｔ１ 第１の絶縁膜１０９の層厚：ｔ２ アモルファスシリコン膜１０７の層厚：ｔ３ 第１のガラス基板１００、第１の絶縁膜１０９及びアモ
ルファスシリコン膜１０７を透過して、ドレイン電極１
０６の表面まで到達したＩ３の強度を持つ光線は、ゲー
ト線１０１のゲート電極部分とドレイン電極１０６の間
で数回反射、屈折を繰り返し、ついにはチャネル部に到
達する。ここでの計算は、上記の屈折の法則を表す方程
式の一部である、
【００９６】
【数３１】
【００９７】および上記光吸収の法則を表す方程式の一
部である、
部である、
【００９８】
【数３２】
【００９９】およびゲート電極、ドレイン電極での反射
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用して、強度
Ｉ３の光が反射、屈折を繰り返しながらチャネル部に進
むときの光の強度を反射、屈折毎に繰り返し計算し、光
がゲート電極端から幅ｄだけチャネル部に向かって進ん
だとき、すなわち薄膜トランジスタのチャネル部での光
強度を求める。
率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用して、強度
Ｉ３の光が反射、屈折を繰り返しながらチャネル部に進
むときの光の強度を反射、屈折毎に繰り返し計算し、光
がゲート電極端から幅ｄだけチャネル部に向かって進ん
だとき、すなわち薄膜トランジスタのチャネル部での光
強度を求める。
【０１００】ここでの光強度をＩｎとしたとき、Ｉｎが
ある強度を越えると光による電子−正孔対の発生が無視
できなくなり、リーク電流によるフリッカーや表示均一
性の劣化が顕著になる。
ある強度を越えると光による電子−正孔対の発生が無視
できなくなり、リーク電流によるフリッカーや表示均一
性の劣化が顕著になる。
【０１０１】本発明の好ましい実施形態について説明し
たが、本発明はこれら実施形態に限定されるものではな
く、様々な適用や変更が可能であろう。例えば、本発明
による薄膜トランジスタ部のゲート・ソースまたはドレ
イン電極のオーバーラップ長の最適化は、アモルファス
シリコン膜以外の半導体領域にもたとえばポリシリコン
膜に対しても適用できる。また、より求められる画質の
レベルが高くフリッカーや輝度ムラレベルの要求の厳し
い水平電界モードで視野角依存の色つきを改善した２分
割以上の配向分割を行うマルチドメイン方式にも適用可
能である。
たが、本発明はこれら実施形態に限定されるものではな
く、様々な適用や変更が可能であろう。例えば、本発明
による薄膜トランジスタ部のゲート・ソースまたはドレ
イン電極のオーバーラップ長の最適化は、アモルファス
シリコン膜以外の半導体領域にもたとえばポリシリコン
膜に対しても適用できる。また、より求められる画質の
レベルが高くフリッカーや輝度ムラレベルの要求の厳し
い水平電界モードで視野角依存の色つきを改善した２分
割以上の配向分割を行うマルチドメイン方式にも適用可
能である。
【０１０２】上述したようなバックライト或いはサイド
ライトを利用する透過型液晶表示装置に限らず、バック
ライトが不要で薄膜トランジスタを使用する反射型液晶
表示装置、さらには透過型と反射型両方の機能を併せ持
つ半透過半反射型の液晶表示装置にも適用が可能であろ
う。さらに、液晶表示装置だけでなく、ＥＬ（エレクト
ロルミネッセンス）にも適用することはできる。さら
に、ゲート電極、ドレイン線、その他各電極は、Ｃｒ以
外の金属、例えばＡｌ、Ｍｏ、Ｔａも使用できる。
ライトを利用する透過型液晶表示装置に限らず、バック
ライトが不要で薄膜トランジスタを使用する反射型液晶
表示装置、さらには透過型と反射型両方の機能を併せ持
つ半透過半反射型の液晶表示装置にも適用が可能であろ
う。さらに、液晶表示装置だけでなく、ＥＬ（エレクト
ロルミネッセンス）にも適用することはできる。さら
に、ゲート電極、ドレイン線、その他各電極は、Ｃｒ以
外の金属、例えばＡｌ、Ｍｏ、Ｔａも使用できる。
【０１０３】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型液晶表示装置は、ガラス基板上に形成さ
れた複数のゲート電極と、上記ゲート電極に交差するよ
うに形成された複数のドレイン線と、上記ゲート電極と
ドレイン線の付近に形成した薄膜トランジスタと、上記
薄膜トランジスタに接続されたソース（画素）電極およ
び上記ソース（画素）電極に対向し形成された共通電極
とからなる薄膜トランジスタアレイ基板を有するアクテ
ィブマトリクス型液晶表示装置において、薄膜トランジ
スタで『ゲート電極−ソース電極及びゲート電極−ドレ
イン電極のオーバーラップ長ｄ』が、ゲート電極の際か
ら入射する光がチャネル部に到達するまでに十分減衰で
きるような距離、すなわち、スネルの式：
ブマトリクス型液晶表示装置は、ガラス基板上に形成さ
れた複数のゲート電極と、上記ゲート電極に交差するよ
うに形成された複数のドレイン線と、上記ゲート電極と
ドレイン線の付近に形成した薄膜トランジスタと、上記
薄膜トランジスタに接続されたソース（画素）電極およ
び上記ソース（画素）電極に対向し形成された共通電極
とからなる薄膜トランジスタアレイ基板を有するアクテ
ィブマトリクス型液晶表示装置において、薄膜トランジ
スタで『ゲート電極−ソース電極及びゲート電極−ドレ
イン電極のオーバーラップ長ｄ』が、ゲート電極の際か
ら入射する光がチャネル部に到達するまでに十分減衰で
きるような距離、すなわち、スネルの式：
【０１０４】
【数３３】
【０１０５】および、光吸収の関係式：
【０１０６】
【数３４】
【０１０７】および、ゲート電極表面での反射率Ｒ１、
ドレイン電極表面での反射率Ｒ３を使用しチャネル部へ
の入射光強度Ｉを計算したとき、バックライト出射強度
Ｉ０の０．２％以下に抑制できるだけのオーバーラップ
長ｄを確保することで、チャネル部に光が入射し、アモ
ルファスシリコン中で電子−正孔対が発生することによ
る光オフリーク電流を十分に低減することができ、フリ
ッカーや表示の不均一性を改善することができた。
ドレイン電極表面での反射率Ｒ３を使用しチャネル部へ
の入射光強度Ｉを計算したとき、バックライト出射強度
Ｉ０の０．２％以下に抑制できるだけのオーバーラップ
長ｄを確保することで、チャネル部に光が入射し、アモ
ルファスシリコン中で電子−正孔対が発生することによ
る光オフリーク電流を十分に低減することができ、フリ
ッカーや表示の不均一性を改善することができた。
【図１】本発明の第１の実施形態を示す薄膜トランジス
タアレイ基板の単位画素の平面図である。
タアレイ基板の単位画素の平面図である。
【図２】本発明の第１の実施形態を示す薄膜トランジス
タ部の平面図である。
タ部の平面図である。
【図３】図２のＡ−Ａ‘に沿った断面図である。
【図４】液晶駆動装置の構成を説明する構成図である。
【図５】一般的なバックライトからの出射光の同径分布
を示す模式図である。
を示す模式図である。
【図６】フロントチャネル部に入射する光の経路の模式
図である。
図である。
【図７】バックライトの出射光の出射角度θ０とチャネ
ル部に入射する光の強度Ｉの関係を示すグラフである。
ル部に入射する光の強度Ｉの関係を示すグラフである。
【図８】バックライトからの光が出射角θ０＝５０〜６
０°の場合の、『ゲート電極−ソース電極及びゲート電
極−ドレイン電極のオーバーラップ長ｄ』とチャネル部
に入射する光の強度Ｉの関係を示すグラフである。
０°の場合の、『ゲート電極−ソース電極及びゲート電
極−ドレイン電極のオーバーラップ長ｄ』とチャネル部
に入射する光の強度Ｉの関係を示すグラフである。
【図９】『ゲート電極−ソース電極及びゲート電極−ド
レイン電極のオーバーラップ長ｄ』とフリッカーレベル
（ｄＢ）の関係を示すグラフである。
レイン電極のオーバーラップ長ｄ』とフリッカーレベル
（ｄＢ）の関係を示すグラフである。
【図１０】本発明の第２の実施形態を示す単位画素の平
面図である。
面図である。
【図１１】本発明の第２の実施形態を示す薄膜トランジ
スタ部の平面図である。
スタ部の平面図である。
【図１２】図１０のＢ-Ｂ‘に沿った断面図である。
【図１３】バックライトのスペクトルを示すグラフであ
る。
る。
【図１４】従来の技術を説明する薄膜トランジスタアレ
イ基板の単位画素の平面図である。
イ基板の単位画素の平面図である。
【図１５】チャネル部に入射する光の経路の模式図であ
る。
る。
【図１６】従来の技術を説明する薄膜トランジスタ部の
断面図である。
断面図である。
【図１７】光が反射してチャネル部に到達することを説
明する模式図である。
明する模式図である。
１００ 第１のガラス基板
１０１ ゲート線
１０２ ドレイン線
１０３ 薄膜トランジスタ
１０４ 共通電極
１０５ ソース（画素）電極
１０６ ドレイン電極
１０７ アモルファスシリコン膜
１０８ ｎ＋アモルファスシリコン膜
１０９ 第１の絶縁膜
１１０ 第２の絶縁膜
１１１ 第１の配向膜
１１２ 第２のガラス基板
１１３ 遮光膜
１１４ 色層
１１５ 第３の絶縁膜
１１６ 液晶
１１７ 第２の配向膜
１１８ ゲート・ソース又はゲート・ドレインのオー
バーラップ長ｄ １１９ 液晶パネルへの入射光 １２０ 空気層 １２１ 第１の偏光板 １２２ 第２の偏光板 １２３ エッチングストッパ １２４ チャネル領域 １３０ 薄膜トランジスタアレイ基板 １４０ 対向基板 １５０ 液晶パネル １５１ バックライト １５２ 駆動回路 １５３ バックライトからの出射光 １５４ 配線
バーラップ長ｄ １１９ 液晶パネルへの入射光 １２０ 空気層 １２１ 第１の偏光板 １２２ 第２の偏光板 １２３ エッチングストッパ １２４ チャネル領域 １３０ 薄膜トランジスタアレイ基板 １４０ 対向基板 １５０ 液晶パネル １５１ バックライト １５２ 駆動回路 １５３ バックライトからの出射光 １５４ 配線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０２Ｆ 1/1343 Ｇ０２Ｆ 1/1343 ５Ｇ４３５
Ｇ０９Ｆ 9/00 ３３６ Ｇ０９Ｆ 9/00 ３３６Ｃ
３３６Ｆ
9/30 ３３０ 9/30 ３３０Ｚ
３３８ ３３８
9/35 9/35
Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｃ
29/786 ６１６Ｔ
(72)発明者 黒羽 昇一
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 渡辺 誠
東京都港区芝五丁目７番１号 日本電気株
式会社内
Ｆターム(参考） 2H090 HA03 HD05 JB12 LA04 LA09
2H091 FA07 FA23 FD06 GA01 GA02
GA07 GA13
2H092 JA24 PA01 PA06 PA09 PA11
5C094 AA03 AA55 BA03 BA43 CA19
EA04 EA07 EB02 JA01
5F110 AA21 BB01 CC07 DD02 EE03
EE04 EE37 EE44 FF03 FF29
GG02 GG15 GG44 HK03 HK04
HK09 HK16 HK21 HK34 HM13
HM19 QQ01
5G435 AA01 BB12 BB15 CC09 EE23
EE25
Claims (21)
- 【請求項１】 薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、 前記ソース電極及び前記ドレイン電極が、前記ソース電
極及び前記ドレイン電極のチャネル幅方向の幅が前記半
導体領域のチャネル幅方向の幅に包含される形に形成さ
れ、かつ、前記ゲート電極、前記ソース電極、前記半導
体領域の３つの領域の平面的なソース側重なり領域及び
前記ゲート電極、前記ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを液晶表示装置を正面にして出射さ
せたときに前記薄膜トランジスタのチャネル部に入射す
る光を、バックライトから出射する光の強度の０．２％
以下に減衰させるように前記ソース側重なり領域及び前
記ドレイン側重なり領域のチャネル長方向のオーバーラ
ップ量が設定されることを特徴とするアクティブマトリ
クス型液晶表示装置。 - 【請求項２】 前記半導体領域のチャネル長方向の長さ
が前記ゲート電極のチャネル長方向の長さに包含される
請求項１記載のアクティブマトリクス型液晶表示装置。 - 【請求項３】 前記液晶は前記薄膜トランジスタアレイ
基板より発生した基板に概平行な電界により駆動される
請求項１又は２記載のアクティブマトリクス型液晶表示
装置。 - 【請求項４】 前記概平行な電界の方向が２方向以上で
ある請求項３記載のアクティブマトリクス型液晶表示装
置。 - 【請求項５】 前記液晶は前記薄膜トランジスタアレイ
基板より発生した基板に概垂直な電界により駆動される
請求項１又は２記載のアクティブマトリクス型液晶表示
装置。 - 【請求項６】 薄膜トランジスタアレイ基板と、前記薄
膜トランジスタアレイ基板に対向して配置された対向基
板及び前記薄膜トランジスタアレイ基板と前記対向基板
に挟まれた液晶とを有するアクティブマトリクス型液晶
表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、 前記ソース電極及び前記ドレイン電極が、前記ソース電
極及び前記ドレイン電極のチャネル幅方向の幅が前記半
導体領域のチャネル幅方向の幅に包含される形に形成さ
れ、かつ、前記ゲート電極、前記ソース電極、前記半導
体領域の３つの領域の平面的なソース側重なり領域及び
前記ゲート電極、前記ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、あらゆる角度に出射されるバックライトの薄膜ト
ランジスタのチャネル部での光強度の最大値としてのフ
リッカー出力レベルが−３０ｄＢ以下となるように、前
記ソース側重なり領域及び前記ドレイン側重なり領域の
チャネル長方向のオーバーラップ量が設定されることを
特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項７】 前記半導体領域のチャネル長方向の長さ
が前記ゲート電極のチャネル長方向の長さに包含される
請求項６記載のアクティブマトリクス型液晶表示装置。 - 【請求項８】 前記液晶は前記薄膜トランジスタアレイ
基板より発生した基板に概平行な電界により駆動される
請求項６又は７記載のアクティブマトリクス型液晶表示
装置。 - 【請求項９】 前記概平行な電界の方向が２方向以上で
ある請求項８記載のアクティブマトリクス型液晶表示装
置。 - 【請求項１０】 前記液晶は前記薄膜トランジスタアレ
イ基板より発生した基板に概垂直な電界により駆動され
る請求項６又は７記載のアクティブマトリクス型液晶表
示装置。 - 【請求項１１】 薄膜トランジスタアレイ基板と、前記
薄膜トランジスタアレイ基板に対向して配置された対向
基板及び前記薄膜トランジスタアレイ基板と前記対向基
板に挟まれた液晶とを有するアクティブマトリクス型液
晶表示装置であって、前記薄膜トランジスタアレイ基板
は、第１のガラス基板と、第１のガラス基板の一方の表
面上に形成された薄膜トランジスタと、第１のガラス基
板の他方の表面上に形成された第１の偏光板と、第１の
ガラス基板の他方の表面から離れる方向に設けられたバ
ックライトとを有し、前記薄膜トランジスタは、第１の
ガラス基板上に形成されたゲート電極と、前記ゲート電
極を覆う絶縁膜と、前記ゲート電極上方にあって、前記
絶縁膜上に形成された半導体領域と、前記半導体領域の
両端部上で互いに離間し、前記半導体領域と一部重畳し
ながら前記絶縁膜上に延在するソース電極及びドレイン
電極とを有し、 前記ソース電極及び前記ドレイン電極が、前記ソース電
極及び前記ドレイン電極のチャネル幅方向の幅が前記半
導体領域のチャネル幅方向の幅に包含される形に形成さ
れ、かつ、前記ゲート電極、前記ソース電極、前記半導
体領域の３つの領域の平面的なソース側重なり領域及び
前記ゲート電極、前記ドレイン電極、前記半導体領域の
３つの領域の平面的なドレイン側重なり領域が存在し、
かつ、バックライトを第１のガラス基板の他方の表面を
正面にして出射させたときに、薄膜トランジスタのチャ
ネル部での光強度が、以下の諸変数及びそれを用いた諸
方程式から以下の手順により未知の変数を算出すること
により求められ、前記チャネル部での光強度がバックラ
イトから正面に出射する光の強度Ｉ０の０．２％以下と
なるように、前記ソース側重なり領域及び前記ドレイン
側重なり領域のチャネル長方向のオーバーラップ量が設
定されることを特徴とするアクティブマトリクス型液晶
表示装置。 第１の偏光板の光吸収係数：αｐ 第１のガラス基板の光吸収係数：α１ 第１の絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と第１の偏光板の界面の透過率：Ｔ０ｐ 第１の偏光板と第１のガラス基板の界面の透過率：Ｔｐ
１ 第１のガラス基板と第１の絶縁膜の界面の透過率：Ｔ１
２ 第１の絶縁膜と半導体領域の界面でのそれぞれの透過
率：Ｔ２３ 空気層の屈折率：ｎ０ 第１の偏光板の屈折率：ｎｐ 第１のガラス基板の屈折率：ｎ１ 第１の絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 第１の偏光板の膜厚：ｔｐ 第１のガラス基板の膜厚：ｔ１ 第１の絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ バックライトの法線方向に出射される光線強度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、 【数１】 および光吸収を表す方程式、 【数２】 およびバックライト強度の同径分布を表す方程式、 【数３】 を利用し、未知の変数である 第１の偏光板へ入射する光の強度：Ｉ 第１のガラス基板へ入射する光の強度：Ｉｐ 第１の絶縁膜へ入射する光の強度：Ｉ１ 半導体領域へ入射する光の強度：Ｉ２ 半導体領域を通過し出射する光の強度：Ｉ３ 第１の偏光板から第１のガラス基板への光の入射角：θ
ｐ 第１のガラス基板から第１の絶縁膜への光の入射角：θ
１ 第１の絶縁膜から半導体領域への光の入射角：θ２ 第１の絶縁膜から半導体領域への光の出射角：θ３ を順次計算し、さらに、光が幅ｄだけの距離を進む際の
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、 【数４】 および上記光吸収の法則を表す方程式の一部である、 【数５】 およびゲート電極、ドレイン電極での反射率Ｒ１、Ｒ３
を反射、屈折毎に繰り返し使用してＩ３よりもチャネル
側に入った光の強度を計算し、光が幅ｄだけの距離を進
んだときの強度を求める。 - 【請求項１２】 前記半導体領域のチャネル長方向の長
さが前記ゲート電極のチャネル長方向の長さに包含され
る請求項１１記載のアクティブマトリクス型液晶表示装
置。 - 【請求項１３】 前記液晶は前記薄膜トランジスタアレ
イ基板より発生した基板に概平行な電界により駆動され
る請求項１１又は１２記載のアクティブマトリクス型液
晶表示装置。 - 【請求項１４】 前記概平行な電界の方向が２方向以上
である請求項１３記載のアクティブマトリクス型液晶表
示装置。 - 【請求項１５】 前記液晶は前記薄膜トランジスタアレ
イ基板より発生した基板に概垂直な電界により駆動され
る請求項１１又は１２記載のアクティブマトリクス型液
晶表示装置。 - 【請求項１６】 基板の表側に形成されたゲート電極
と、前記基板及び前記ゲート電極上に形成された絶縁膜
と、前記ゲート電極上方にあって、前記絶縁膜上に形成
された半導体領域と、前記半導体領域の両端部上で互い
に離間し、前記半導体領域と一部重畳しながら前記絶縁
膜上に延在するソース電極及びドレイン電極とを有する
スイッチング素子であって、 前記ソース電極及び前記ドレイン電極が、前記ソース電
極及び前記ドレイン電極のチャネル幅方向の幅が前記半
導体領域のチャネル幅方向の幅に包含される形に形成さ
れ、かつ、前記ゲート電極、前記ソース電極、前記半導
体領域の３つの領域の平面的なソース側重なり領域及び
前記ゲート電極、ドレイン電極、前記半導体領域の３つ
の領域の平面的なドレイン側重なり領域が存在し、か
つ、バックライトを前記基板の裏側を正面にして出射さ
せたときに前記スイッチング素子のチャネル部に入射す
る光を、バックライトから出射する光の強度の０．２％
以下に減衰させるように前記ソース側重なり領域及び前
記ドレイン側重なり領域のチャネル長方向のオーバーラ
ップ量が設定されることを特徴とするスイッチング素
子。 - 【請求項１７】 前記チャネル長方向の前記半導体領域
の幅は、前記チャネル長方向の前記ゲート電極の幅より
も広く形成されており、前記半導体領域はチャネル長方
向で前記ゲート電極より外にはみ出して形成されている
請求項１６記載のスイッチング素子。 - 【請求項１８】 前記チャネル長方向の前記半導体領域
の幅は、前記チャネル長方向の前記ゲート電極の幅より
も狭く形成されており、前記半導体領域はチャネル長方
向では前記ゲート電極の内側に形成されている請求項１
６記載のスイッチング素子。 - 【請求項１９】 基板の表側に形成されたゲート電極
と、前記基板及び前記ゲート電極上に形成された絶縁膜
と、前記ゲート電極上方にあって、前記絶縁膜上に形成
された半導体領域と、前記半導体領域の両端部上で互い
に離間し、前記半導体領域と一部重畳しながら前記絶縁
膜上に延在するソース電極及びドレイン電極とを有する
スイッチング素子であって、 前記ソース電極及び前記ドレイン電極が、前記ソース電
極及び前記ドレイン電極のチャネル幅方向の幅が前記半
導体領域のチャネル幅方向の幅に包含される形に形成さ
れ、かつ、前記ゲート電極、前記ソース電極、前記半導
体領域の３つの領域の平面的なソース側重なり領域及び
前記ゲート電極、ドレイン電極、前記半導体領域の３つ
の領域の平面的なドレイン側重なり領域が存在し、か
つ、バックライトを前記基板の裏側を正面にして出射さ
せたときに前記スイッチング素子のチャネル部での光強
度が、以下の諸変数及びそれを用いた諸方程式から以下
の手順により未知の変数を算出することにより求めら
れ、前記チャネル部での光強度がバックライトから基板
の裏面を正面にして出射する光の強度Ｉ０の０．２％以
下となるように、前記ソース側重なり領域及び前記ドレ
イン側重なり領域のチャネル長方向のオーバーラップ量
が設定されることを特徴とするスイッチング素子。 基板の光吸収係数：α１ 絶縁膜の光吸収係数：α２ 半導体領域の光吸収係数：α３ 空気層と基板の界面の透過率：Ｔ０１ 基板と絶縁膜の界面の透過率：Ｔ１２ 絶縁膜と半導体領域の界面の透過率：Ｔ２３ 空気層の屈折率：ｎ０ 基板の屈折率：ｎ１ 絶縁膜の屈折率：ｎ２ 半導体領域の屈折率：ｎ３ ゲート電極を構成する金属の反射率：Ｒ１ ドレイン電極あるいはソース電極を構成する金属の反射
率：Ｒ３ 基板の膜厚：ｔ１ 絶縁膜の膜厚：ｔ２ 半導体領域の膜厚：ｔ３ 空気層から基板の裏側の法線方向に出射される光線強
度：Ｉ０ ゲート電極とソース電極またはドレイン電極がオーバー
ラップする領域のゲート電極が延在する方向と直交する
方向の幅：ｄ から構成される以上の諸変数を使用し、屈折の法則を表
す方程式、 【数６】 および光吸収を表す方程式、 【数７】 および前記空気層から基板の裏側に入射する光線強度の
同径分布を表す方程式、 【数８】 を利用し、未知の変数である 基板へ入射する光の強度：Ｉ０ 絶縁膜へ入射する光の強度：Ｉ１ 半導体領域へ入射する光の強度：Ｉ２ 半導体領域を通過し出射する光の強度：Ｉ３ 空気層から基板への光の入射角：θ０ 基板から絶縁膜への光の入射角：θ１ 絶縁膜から半導体領域への光の入射角：θ２ 絶縁膜から半導体領域への光の出射角：θ３ を順次計算し、さらに、光が幅ｄだけの距離を進む際の
反射、屈折を上記の屈折の法則を表す方程式の一部であ
る、 【数９】 および上記光吸収の法則を表す方程式の一部である、 【数１０】 および光吸収の法則およびゲート電極、ドレイン電極で
の反射率Ｒ１、Ｒ３を反射、屈折毎に繰り返し使用し、
光が幅ｄだけの距離を進んだとき光の強度を求める。 - 【請求項２０】 前記スイッチング素子のチャネル長方
向の前記半導体領域の幅は、前記チャネル長方向の前記
ゲート電極の幅よりも広く形成されており、前記半導体
領域はチャネル長方向で前記ゲート電極より外にはみ出
して形成されている請求項１９記載のスイッチング素
子。 - 【請求項２１】 前記スイッチング素子のチャネル長方
向の前記半導体領域の幅は、前記チャネル長方向の前記
ゲート電極の幅よりも狭く形成されており、前記半導体
領域はチャネル長方向では前記ゲート電極の内側に形成
されている請求項１９記載のスイッチング素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356206A JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
| TW090129472A TW536829B (en) | 2000-11-30 | 2001-11-28 | Active matrix liquid crystal display device and switching element used therein |
| US09/995,516 US6608653B2 (en) | 2000-11-30 | 2001-11-28 | Active matrix liquid crystal display device having reduced leak current and switching element used therein |
| KR10-2001-0075355A KR100484571B1 (ko) | 2000-11-30 | 2001-11-30 | 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-365435 | 2000-11-30 | ||
| JP2000365435 | 2000-11-30 | ||
| JP2001-321810 | 2001-10-19 | ||
| JP2001321810 | 2001-10-19 | ||
| JP2001356206A JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006345469A Division JP2007094433A (ja) | 2000-11-30 | 2006-12-22 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003195346A true JP2003195346A (ja) | 2003-07-09 |
| JP3914753B2 JP3914753B2 (ja) | 2007-05-16 |
Family
ID=27345327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356206A Expired - Lifetime JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6608653B2 (ja) |
| JP (1) | JP3914753B2 (ja) |
| KR (1) | KR100484571B1 (ja) |
| TW (1) | TW536829B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100117A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
| JP2021140178A (ja) * | 2007-07-27 | 2021-09-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094433A (ja) * | 2000-11-30 | 2007-04-12 | Nec Lcd Technologies Ltd | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
| KR101019045B1 (ko) * | 2003-11-25 | 2011-03-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US20070229722A1 (en) * | 2006-04-03 | 2007-10-04 | Wen-Hsiung Liu | Pixel structure and liquid crystal display panel thereof |
| US7985978B2 (en) | 2007-04-17 | 2011-07-26 | Himax Technologies Limited | Display and pixel circuit thereof |
| US20080261710A1 (en) * | 2007-04-17 | 2008-10-23 | Ruelle Russell J | Multi-game table assembly |
| TWI409556B (zh) * | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
| KR101536194B1 (ko) * | 2008-05-19 | 2015-07-13 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 구동 방법 |
| US8294972B2 (en) * | 2008-12-08 | 2012-10-23 | Samsung Electronics Co, Ltd. | Display devices |
| KR101778513B1 (ko) * | 2009-10-09 | 2017-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 표시 장치 및 이를 포함한 전자 기기 |
| CN104216188B (zh) * | 2014-09-05 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
| TWI576646B (zh) | 2015-04-30 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177387A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | 薄膜トランジスタ |
| JP3340782B2 (ja) * | 1993-03-15 | 2002-11-05 | 株式会社東芝 | 薄膜半導体素子 |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| JP3373620B2 (ja) | 1993-10-21 | 2003-02-04 | 株式会社東芝 | 液晶表示装置 |
| KR100477133B1 (ko) * | 1996-07-25 | 2005-06-08 | 삼성전자주식회사 | 누설전류를줄이기위한액정표시장치 |
| KR100212284B1 (ko) * | 1996-11-13 | 1999-08-02 | 윤종용 | 채널 보호형 박막 트랜지스터 기판 |
| JP3425851B2 (ja) | 1997-06-30 | 2003-07-14 | 日本電気株式会社 | 液晶表示装置用薄膜トランジスタ |
| JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
-
2001
- 2001-11-21 JP JP2001356206A patent/JP3914753B2/ja not_active Expired - Lifetime
- 2001-11-28 US US09/995,516 patent/US6608653B2/en not_active Expired - Lifetime
- 2001-11-28 TW TW090129472A patent/TW536829B/zh not_active IP Right Cessation
- 2001-11-30 KR KR10-2001-0075355A patent/KR100484571B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021140178A (ja) * | 2007-07-27 | 2021-09-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7105341B2 (ja) | 2007-07-27 | 2022-07-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2011100117A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
| JP2014170239A (ja) * | 2009-10-09 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TWI464486B (zh) * | 2009-10-09 | 2014-12-11 | Semiconductor Energy Lab | 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3914753B2 (ja) | 2007-05-16 |
| TW536829B (en) | 2003-06-11 |
| KR100484571B1 (ko) | 2005-04-20 |
| US20020113914A1 (en) | 2002-08-22 |
| US6608653B2 (en) | 2003-08-19 |
| KR20020042515A (ko) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332743B2 (en) | Thin film transistor array panel and liquid crystal display | |
| US10866477B2 (en) | Array substrate and display panel thereof | |
| US8934069B2 (en) | Liquid crystal display device | |
| WO2011074338A1 (ja) | 半導体装置、アクティブマトリクス基板、及び表示装置 | |
| JP3914753B2 (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
| US6630972B1 (en) | Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film | |
| US6433848B1 (en) | Reflection type liquid crystal display device and display apparatus therewith | |
| US8130335B2 (en) | Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device | |
| JP2002122889A (ja) | 電気光学装置及び投射型表示装置 | |
| JP2009069443A (ja) | 液晶表示装置 | |
| CN108513681B (zh) | 显示面板及显示面板制作方法 | |
| JP2007094433A (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
| KR20180077940A (ko) | 보더리스타입 표시장치 | |
| JP2008203711A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2004233959A (ja) | 液晶表示装置 | |
| JP5154321B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| US11703729B2 (en) | Display device | |
| JP2007140019A (ja) | 液晶装置の製造方法、液晶装置 | |
| CN109659371B (zh) | 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏 | |
| US8085368B2 (en) | Liquid crystal display and method of fabricating the same | |
| JP2001109007A (ja) | 反射型液晶表示装置 | |
| KR101023718B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP3288855B2 (ja) | 液晶表示装置 | |
| JP2001209067A (ja) | 液晶表示装置 | |
| KR100803173B1 (ko) | 액정표시장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3914753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |