JP2003183884A - 配線板の製造方法及びそれにより製造された配線板 - Google Patents

配線板の製造方法及びそれにより製造された配線板

Info

Publication number
JP2003183884A
JP2003183884A JP2001381359A JP2001381359A JP2003183884A JP 2003183884 A JP2003183884 A JP 2003183884A JP 2001381359 A JP2001381359 A JP 2001381359A JP 2001381359 A JP2001381359 A JP 2001381359A JP 2003183884 A JP2003183884 A JP 2003183884A
Authority
JP
Japan
Prior art keywords
wiring board
plating
via hole
positive
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001381359A
Other languages
English (en)
Inventor
Shinji Morimoto
信司 森本
Hisahiro Tanaka
久裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001381359A priority Critical patent/JP2003183884A/ja
Publication of JP2003183884A publication Critical patent/JP2003183884A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、容易に高速で緻密で均一な銅めっ
き皮膜がビアホール内に充填される配線板の製造方法及
びそれにより製造された配線板の提供を目的とする。 【解決手段】 本発明の製造方法は、貫通孔を有する絶
縁層１と絶縁層１上に塗布された接着層２と接着層２上
に貼り付けられた銅箔からなる導体層３を有する配線板
において、高速パルスＰＲ電解めっきにより前記配線板
のビアホール内に銅めっき皮膜４を銅めっき皮膜４の表
面が略凸状となるように、印加電流の正負の比率と印加
時間の正負の比率を制御して充填するという構成よりな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの実
装等に用いられるテープ配線板、フレキシブル配線板に
おいて、特にビアホールを有する配線板の製造方法及び
それにより製造された配線板に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化や高集積化とい
う流れから、それらを構成する電子部品に対する要求も
厳しくなっており、例えば、テープ材を用いたＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージは、小
型化、薄型化、多ピン化といった要求から、その半田ボ
ールピッチは、０．５ｍｍ程度まで狭くなっており、今
後更にそれ以下のものが開発されようとしている。
【０００３】ここで、図３は従来のＢＧＡパッケージの
断面図である。図３に示すように、ＢＧＡパッケージ
は、半田ボール１０が充填されるビアホールを備えた絶
縁層１１の一方の面に導体層１２が形成された配線板上
に、ソルダーレジスト１３やダイアタッチ剤を介してチ
ップ（半導体素子）１４が接合されており、チップ１４
と配線板とは、ボンディングワイヤ１５によって、ボン
ディング用配線パターンの導体層１２にボンディングさ
れ、これをモールド樹脂１６によってトランスファーモ
ールドした構成である。
【０００４】また、図４は従来のＢＧＡパッケージの実
装リフロー工程を示す部分拡大断面図である。そして、
図４（ａ），（ｂ），（ｃ）にパッケージを実装する際
の半田ボールの挙動を簡単に示している。図４におい
て、２０は半田、２１はプリント配線板の絶縁層、２２
はランドであり、２３はソルダーレジストである。
【０００５】半田ボールピッチが狭くなると、使用可能
な半田ボールサイズも小さくなるため、図４に示すよう
に、パッケージを実装する際に、リフロー時に半田ボー
ル１０が溶け、表面張力により実装されるプリント配線
板のランド２２側に移動し、半田ボール１０がパッケー
ジから脱落したり、接続部にクラックが生じたりするこ
とが予想される。
【０００６】これらを解決する方法として、配線板のビ
アホール内に導電物質を充填する方法が有効とされてお
り、スクリーン印刷法により導電ペーストをビアホール
内に充填し、加熱硬化させる方法や直流電解（以下、
「ＤＣ」と示す）めっき法により金属皮膜を充填すると
いった方法が挙げられている。
【０００７】また、特開平１１−４３７９７号公報に
は、ビアホール等の微細孔中に金属を充填する方法とし
て、微細孔中に無電解金属皮膜を形成した後に、ＰＲ電
解により金属電気めっきを行う方法が開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
技術では、ビアホールの径が小さくなるとペーストを印
刷した際に空気のかみ込み等が生じるため緻密に充填す
ることが容易でなく、全てのビアホール内に均一量充填
されているかわかりにくく、製造上の難しさが生じると
ともに、スクリーン印刷機や治具といった設備が必要と
なっていた。
【０００９】また、ＤＣめっき法では、電流分布の影響
によりビアホールの中央のめっき厚が厚くなるために、
めっき厚均一性の面から電流密度を小さくする必要があ
るために充填するのには、長時間かかるといった問題を
有しており、ビアホールの径が小さくなるほど、また深
さが深くなるほど、金属イオンの供給が困難になるため
に、攪拌を強くするなどの対策が必要であった。
【００１０】さらに、上記公報に記載の方法は、微細孔
中に金属を均一に充填する方法として有効であるが、Ｐ
Ｒ電解の条件として、めっき対象物が陰極である時間と
陽極である時間は、１：１〜１０：１程度、好ましくは
２：１〜５：１程度の時間割合で、ＰＲ周期は、１秒〜
６００秒程度、好ましくは１０秒〜１００秒程度、全電
解時間は０．１〜１０時間程度であるとされており、ビ
アホールの形状（口径、深さ）等によって異なるが目的
のめっき皮膜を形成するためには長時間かかるとともに
ＰＲ電解を行う前処理としてビアホールの底部及び側面
の伝導化処理及び無電解金属めっきを施す必要があるた
め、そのための設備が必要であり、煩雑な操作が必要と
なる。
【００１１】本発明は上記従来の課題を解決するもので
あり、容易に高速で緻密で均一な銅めっき皮膜がビアホ
ール内に充填される配線板の製造方法の提供を目的とす
る。
【００１２】また、本発明は上記製造方法により製造さ
れた、容易に高速で緻密で均一な銅めっき皮膜が充填さ
れた信頼性の高い配線板の提供を目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明の製造方法は、銅箔等からなる導体層上に貫通
孔を有する絶縁層が配されてビアホールが構成される配
線板を、めっき液中の対向電極に対して導体層をめっき
電極としてビアホール内に導電体を充填する際、めっき
電極に、パルス電流を印加しつつ極性を高速で周期的に
正負で反転する（通常のＰＲ電解めっき法では、正電流
時間を１５〜２０秒、負電流時間を３〜５秒の周期で行
うのに対し、本発明の周期はミリ秒オーダーで行う。）
高速パルスＰＲ電解めっき法を用い、ビアホール底部の
導体層側からビアホール内に銅めっき皮膜を充填してい
く配線板の製造方法、という構成よりなる。
【００１４】この構成により、銅めっき皮膜を配線板の
ビアホール内に容易に高速で緻密に充填できるため、ビ
アホール底部の接着層と銅箔の密着した部分にバリによ
るわずかな空隙が存在してもめっき皮膜の充填が可能と
なる。
【００１５】また、高速パルスＰＲ電解めっき法とし
て、パルス電流及びパルス時間幅が印加電流の正負の極
性別に異なる電解めっき法を用いた配線板の製造方法、
という構成よりなる。
【００１６】この構成により、表面が平滑で均一な銅め
っき皮膜を配線板のビアホール内に充填することが可能
となる。
【００１７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、銅箔等からなる導体層上に貫通孔を有する絶縁層が
配されてビアホールが構成される配線板を、めっき液中
の対向電極に対して導体層をめっき電極としてビアホー
ル内に導電体を充填する際、めっき電極に、パルス電流
を印加しつつ極性を高速で周期的に正負で反転する高速
パルスＰＲ電解めっき法を用い、ビアホール底部の導体
層側からビアホール内に銅めっき皮膜を充填していく配
線板の製造方法、であり、通常のめっき法に比べ高電流
密度でのめっきが可能であるためめっきスピードが速
く、めっき皮膜がビアホール底部から順次充填されるた
め、ビアホール径や深さに関わらず容易に高速で緻密な
銅めっき皮膜が形成されるという作用を有する。
【００１８】本発明の請求項２に記載の発明は、請求項
１に記載の発明において、高速パルスＰＲ電解めっき法
として、パルス電流及びパルス時間幅が印加電流の正負
の極性別に異なる電解めっき法を用いた配線板の製造方
法、であり、パルス電流及びパルス時間幅によりビアホ
ール内に充填されるめっき皮膜を任意にコントロールで
きるため、表面が平滑で均一な銅めっき皮膜を配線板の
ビアホール内に充填できるという作用を有する。
【００１９】本発明の請求項３に記載の発明は、請求項
２に記載の発明において、ビアホール内に充填された銅
めっき皮膜の表面が略凸状となるように、パルス電流及
びパルス時間幅を印加電流の正負の極性別に制御する配
線板の製造方法、であり、めっき皮膜面の実効面積がビ
アホールの面積より大きくなるために、半田ボールとの
接触面積が広くなりプリント配線板との接続時に起こる
表面張力の影響を軽減できるという作用を有する。
【００２０】本発明の請求項４に記載の発明は、請求項
２に記載の発明において、めっき電極への印加電流の正
負の比率が、正の電流を１として、１：１以上で１：１
０以下の範囲内で制御する配線板の製造方法であり、高
速パルスＰＲ電解めっき法において、負電流によるビア
ホール内のめっき皮膜の溶解が適量であるため、めっき
皮膜形成が効率よく進行し、且つめっき皮膜面が平滑に
なるという作用を有する。
【００２１】本発明の請求項５に記載の発明は、請求項
２に記載の発明において、めっき電極への印加時間の正
負の比率が、負のパルス時間幅を１として、８０：１以
上で１５：１以下の範囲内で制御する請求項２に記載の
配線板の製造方法、であり、高速パルスＰＲ電解めっき
において、銅めっき皮膜形成時に析出と溶解がバランス
よく進行するため、配線板のビアホール内に緻密な銅め
っき皮膜が均一に充填されるという作用を有する。
【００２２】本発明の請求項６に記載の発明は、銅箔等
からなる導体層上に貫通孔を有する絶縁層が配されてビ
アホールが構成され、ビアホール内に孔加工時に発生し
た絶縁層もしくは導電層と絶縁層間の接着層のバリ部を
有する配線板を、めっき液中の対向電極に対して導体層
をめっき電極としてビアホール内に導電体を充填する
際、めっき電極に、パルス電流を印加しつつ極性を高速
で周期的に正負で反転する高速パルスＰＲ電解めっき法
を用い、ビアホール底部の導体層側からビアホール内に
銅めっき皮膜を充填していく配線板の製造方法、であ
り、バリ部により形成された空隙をめっき皮膜が充填で
きるため、実装リフローの際のポップコーン発生を無く
すことができるという作用を有する。
【００２３】本発明の請求項７に記載の発明は、請求項
１〜６の内のいずれか１つに記載の配線板の製造方法に
より作製された配線板、であり、めっきスピードが速
く、めっき皮膜がビアホール底部から積層され、印加パ
ルス電流及び印加パルス時間幅が制御されることにより
めっき皮膜をコントロールでき、皮膜表面の実効面積が
広く、バリ部による空隙が無いため、容易に高速で緻密
で均一な銅めっき皮膜が充填された信頼性の高い配線板
を得るという作用を有する。
【００２４】次に、本発明の実施の形態について図面を
用いて説明する。
【００２５】（実施の形態１）図１は本発明の実施の形
態１による配線板の製造方法を示す要部断面図であり、
図１（ａ）はめっき前の状態を示し、図１（ｂ）はめっ
き後の状態を示す。
【００２６】図１において、１は絶縁層で、絶縁性の基
板であり、例えば、ポリイミドのテープ材等で構成され
る。２は接着層、３は銅箔からなる導体層である。ま
た、４は高速パルスＰＲ電解めっき法によって形成され
た銅めっき皮膜である。
【００２７】ここで、ＰＲ（Ｐｅｒｉｏｄｉｃ Ｒｅｖ
ｅｒｓｅ）電解めっき法とは、一定時間毎にめっき対象
物を陰極あるいは陽極にする方法であり、めっき対象物
が陰極時には銅めっきされ（正電流）、逆に陽極時には
めっきされた銅が溶けることになり（負電流）、これが
交互に繰り返される。
【００２８】めっき対象物が陽極となったときに、銅が
溶け出す際には、めっきされた銅の凹んだ部分より凸に
なった部分の方が電流密度は高く、優先して溶け出すた
め、次第にめっき面は均一になっていく。
【００２９】通常のＰＲ電解めっき法では、正電流時間
を１５〜２０秒、負電流を３〜５秒の周期で行うが、今
回行った高速パルスＰＲ電解めっき法では、正電流時間
と負電流時間の周期をミリ秒（以下、ｍｓと示す）オー
ダーで行うものであり、銅めっき浴を通常より高い電流
密度でめっきが可能なハイスロー浴を用いることで、高
速でめっきを行うことが可能である。
【００３０】また、ＰＲ電解めっき法では、負電流でめ
っきが溶けるため、ビアホール内のめっき析出部位近傍
において金属イオンが不足することなくめっきすること
が可能であるために、ビアホール径が小さくなっても攪
拌や電流密度を変更せずに、めっき皮膜の充填が可能で
ある。
【００３１】次に、本実施の形態１による配線板の製造
方法について説明する。
【００３２】まず、ポリイミドのテープ材等で構成され
る絶縁層１上に接着剤を塗布し、接着層２を形成した後
に孔加工を施し、貫通孔を形成する。
【００３３】次に、銅箔を接着層２上にラミネート加工
して導体層３を形成する。
【００３４】次に、ビアホール内のみに銅めっき皮膜４
を充填するために、銅箔上に粘着シート等をラミネート
加工し保護層を形成し、ビアホール開口側のみに導体層
３が露出するようにする。なお、保護層として用いる粘
着シート等とは、絶縁性があり、銅めっき浴中に浸漬し
ても十分な耐酸性があり、且つめっき後の剥離が容易な
ものであれば、特に限定されるものではない。また、ビ
アホール開口側とは、テープ材１の導体層３が形成され
ていない側であり、図１における上側である。
【００３５】次に、めっき前処理として、脱脂、酸活性
処理を行った後、高速パルスＰＲ電解めっきを行って、
ビアホール内に銅めっき皮膜４を形成する。上述したよ
うに、ビアホール開口側とは逆側（図１下側）の導体層
３（銅箔）には保護層が形成されているので、ビアホー
ル開口側で露出する導体層３にのみ銅めっき皮被４が形
成される。
【００３６】このとき、高速パルスＰＲ電解めっきのめ
っき条件は、印加電流の正負の比率が、正の電流を１と
して、１：１以上で１：１０以下の範囲内で、また印加
時間の正負の比率が、負のパルス時間幅を１として、８
０：１以上で１５：１以下の範囲内で制御する。
【００３７】印加電流の正負の比率が、正の電流を１と
して、１：１以下では、銅めっき皮膜の溶解が起こり難
く析出過剰となり不均一となり易く、逆に正負の比率が
１：１０以上では、銅めっき皮膜の溶解が過剰となり、
中央が凹んだ形状となり、銅めっき皮膜の表面も粗くな
るため無光沢となり、好ましくない。
【００３８】また、印加時間の正負の比率が、負のパル
ス時間幅を１として、８０：１以下では、銅めっき皮膜
の溶解が不十分で微細な空隙への充填が行われにくく、
逆に正負の比率が１５：１以上では、緻密な銅めっき皮
膜が形成されにくいとともに、銅めっき皮膜の均一性が
低下するため、好ましくない。
【００３９】所定量の銅めっき皮膜を形成した後に水洗
浄を行い、保護層を剥離し再度純水洗浄を行った後に乾
燥工程を経て配線板を完成させる。
【００４０】このようにして得られた配線板の導体層３
を、マイクロエッチング液等により銅表面粗化処理後、
フォトエッチング法等により、所定の配線パターン加工
を実施した後に、チップ（半導体素子）が搭載される部
分にソルダーレジストを形成する。
【００４１】次に、めっき前処理として、脱脂、酸活性
処理を行った後、ソルダーレジストに覆われていない配
線パターン部とビアホール内の銅めっき皮膜に、ニッケ
ルめっき皮膜および金めっき皮膜を電気めっき等により
所定量形成し、洗浄工程及び乾燥工程を経て、ＢＧＡ等
に用いられるテープ配線板を完成することができる。
【００４２】さらに、この配線板上にチップをダイボン
ディングし、チップと配線板をワイヤボンディングした
後に、樹脂でモールド成形し、半田ボールを接続する事
によりパッケージを完成させる。
【００４３】（実施の形態２）図２は本発明の実施の形
態２による配線板の製造方法を示す要部断面図であり、
図２（ａ）はめっき前の状態を示し、図２（ｂ）はめっ
き後の状態を示す。
【００４４】図２において、５は絶縁層１の穴あけ時に
発生したバリ、６は接着層２の穴あけ時に発生したバリ
であり、７は高速パルスＰＲ電解めっき法によって形成
された銅めっき皮膜である。
【００４５】通常、穴あけ加工時には金型等を用いて打
ち抜きを行うが、その際に接着層側から打ち抜くために
打ち抜き方向にダレや５，６のようなバリが発生してし
まう。
【００４６】本実施の形態２においては、実施の形態１
と異なる点は、銅めっき皮膜７がバリ５，６を覆ってい
る状態になっている点であり、ビアホール内のめっき皮
膜７によりダレやバリ５，６の部分が充填されているた
めに、半田ボールとの接合の際にダレやバリ５，６によ
る空隙が発生することはなくなる。
【００４７】次に本実施の形態２による配線板の製造方
法について説明する。
【００４８】実施の形態１と同様にして、絶縁層１上に
接着剤を塗布し、接着層２を形成した後に孔加工を施
し、貫通孔を形成する。次に銅箔を接着層２上にラミネ
ート加工して導体層３を形成する。
【００４９】次に、ビアホール内のみに銅めっき皮膜７
を充填するために、銅箔上に粘着シート等をラミネート
加工し保護層を形成し、ビアホール開口側のみに導体層
３が露出するようにする。
【００５０】次に、めっき前処理として、脱脂、酸活性
処理を行った後、高速パルスＰＲ電解めっきを行って、
ビアホール内に銅めっき皮膜７を形成する。
【００５１】ここで、銅めっき皮膜７は、絶縁層のバリ
５及び接着層のバリ６を覆うように、めっき条件やめっ
き時間を制御する。
【００５２】このため、あらかじめ用いるテープ配線板
の絶縁層のバリ５及び接着層のバリ６を把握するため
に、断面観察を行っておく必要がある。
【００５３】また、高速パルスＰＲ電解めっきのめっき
条件は、印加電流の正負の比率が、正の電流を１とし
て、１：１以上で１：１０以下の範囲内で、また印加時
間の正負の比率が、負のパルス時間幅を１として、８
０：１以上で１５：１以下の範囲内で制御する。
【００５４】印加電流の正負の比率が、正の電流を１と
して、１：１以下では、銅めっき皮膜の溶解が起こり難
く析出過剰となり不均一となり易く、逆に正負の比率が
１：１０以上では、銅めっき皮膜の溶解が過剰となり、
中央が凹んだ形状となり、銅めっき皮膜の表面も粗くな
るため無光沢となり、好ましくない。
【００５５】また、印加時間の正負の比率が、負のパル
ス時間幅を１として、８０：１以下では、銅めっき皮膜
の溶解が不十分で微細な空隙への充填が行われにくく、
逆に正負の比率が１５：１以上では、緻密な銅めっき皮
膜が形成されにくいとともに、銅めっき皮膜の均一性が
低下するため、好ましくない。
【００５６】所定量の銅めっき皮膜を形成した後に水洗
浄を行い、保護層を剥離し再度純水洗浄を行った後に乾
燥工程を経て配線板を完成させる。
【００５７】得られた配線板の導体層を、実施の形態１
と同様に、マイクロエッチング液等により銅表面粗化処
理後、フォトエッチング法等により、所定の配線パター
ン加工を実施した後に、チップ（半導体素子）が搭載さ
れる部分にソルダーレジストを形成する。
【００５８】次に、めっき前処理として、脱脂、酸活性
処理を行った後、ソルダーレジストに覆われていない配
線パターン部とビアホール内の銅めっき皮膜に、ニッケ
ルめっき皮膜および金めっき皮膜を電気めっき等により
所定量形成し、洗浄工程及び乾燥工程を経て、ＢＧＡ等
に用いられるテープ配線板を完成することができる。
【００５９】さらに、この配線板上にチップをダイボン
ディングし、チップと配線板をワイヤボンディングした
後に、樹脂でモールド成形し、半田ボールを接続する事
によりパッケージを完成させる。
【００６０】次に、実施例を用いて本発明を更に説明す
る。
【００６１】
【実施例】（実施例１）本実施例では、まず５０μｍの
ポリイミドテープ上に接着層として接着剤を塗布した。
次に貫通孔を形成するため、金型を用いて、プレス装置
により接着剤付きポリイミドテープに打ち抜き加工を施
した。
【００６２】次に打ち抜き加工を施した接着剤付きポリ
イミドテープに、２５μｍの銅箔をラミネート加工し、
複数のビアホールを有するテープ配線板を形成した。
【００６３】本実施例では、ビアホール開口部径を計測
したところ、約２５０μｍであった。また、ビアホール
の深さは、約６２μｍであった。
【００６４】次にこの複数のビアホールを有するテープ
配線板の銅箔上に、保護層を形成する。本実施例では、
粘着性の低い耐酸性テープを用い、ラミネート加工して
保護層を形成した。
【００６５】次にめっき前処理として、脱脂、酸活性処
理を行った後に、高速パルスＰＲ電解めっきを行う。本
実施例では、脱脂、酸活性処理にはそれぞれアルカリ脱
脂液、５％塩酸水溶液を用いた。このとき、アルカリ脱
脂液には、珪酸ナトリウム系水溶液を用い、所定の濃度
の水溶液とした後加温して使用した。
【００６６】また銅めっき浴は、硫酸銅浴やシアン化銅
浴，ピロリン酸銅浴等があるが、本実施例では硫酸銅浴
を用いた。
【００６７】硫酸銅浴に用いる薬液は、硫酸銅や添加剤
等を所定の割合で混合したものを用いた。
【００６８】また、本実施例の硫酸銅浴には、アノード
としてチタンケースに入れた含リン銅を、アノードバッ
クを使用して用い、ビアホール開口側のみにアノードを
配置した。
【００６９】本実施例のめっき条件は、印加電流の正負
の比率を、正の電流を１として、設定を１：２、印加時
間の正負の比率が、負のパルス時間幅を１として、設定
を１０：０．５（ｍｓ）、電流密度を２５Ａ／ｄｍ2と
して行った。また、めっき時間は１０ｍｉｎで行った。
【００７０】めっきを行う際には、硫酸銅浴中にビアホ
ール開口側をアノード側に向くようにテープ配線板を設
置して、高速パルスＰＲ電解めっきを行った。
【００７１】銅めっきを行った後、水洗浄工程、保護層
剥離工程、純水洗浄工程、乾燥工程を経て、テープ配線
板を完成させた。
【００７２】次に完成したテープ配線板の各ビアホール
内に形成された銅めっき皮膜の厚さを、蛍光Ｘ線膜厚計
を使用し、０．１ｍｍのコリメーターを用いて、測定時
間６０秒で測定後、めっき皮膜の表面を光学顕微鏡で観
察した。
【００７３】このとき、ビアホール内に充填された銅め
っき皮膜の厚さは、４７．９μｍであった。
【００７４】次にビアホール内のめっき皮膜形状を観察
するため、２液性エポキシ樹脂を用いて、テープ基板を
樹脂中に浸漬して、８０℃で４時間加熱硬化した後に、
切断して顕微鏡観察を行った。得られた結果を（表１）
に示す。
【００７５】
【表１】
【００７６】（表１）からわかるように、めっき皮膜の
表面は光沢であり、めっき皮膜形状はわずかに凸型を示
していた。また、バリの部分はめっき皮膜により覆われ
ており、空隙の存在は確認できなかった。
【００７７】（実施例２）印加電流の正負の比率の設定
を１：３．５、印加時間の正負の比率の設定を１０：
０．５（ｍｓ）とした以外は実施例１と同様にして、テ
ープ配線板のビアホールをめっきした。
【００７８】その後、実施例１と同様にしてめっき厚の
測定とめっき皮膜の表面とめっき皮膜形状の観察を行っ
たが、実施例１と比べて表面が半光沢になっている事
と、めっき皮膜形状が丸みを帯びた平坦状になってお
り、ビアホール内にめっき皮膜がより均一に充填されて
いる事を確認できた。
【００７９】（実施例３）印加電流の正負の比率の設定
を１：１０、印加時間の正負の比率の設定を２５：０．
５（ｍｓ）とした以外は実施例１と同様にして、テープ
配線板のビアホールをめっきした。
【００８０】その後、実施例１と同様にしてめっき厚の
測定とめっき皮膜の表面とめっき皮膜形状の観察を行っ
たが、実施例２と比較すると印加時間の正負の比率の設
定を変更したことにより、めっき皮膜の表面は光沢面と
なり、めっき皮膜形状もわずかに凸型になっていた。
【００８１】（比較例１）めっき条件をＤＣで行うこと
とした以外は実施例１と同様にして、テープ配線板のビ
アホールをめっきした。
【００８２】その後、実施例１と同様にしてめっき厚の
測定とめっき皮膜の表面とめっき皮膜形状の観察を行
い、その結果を（表１）に併せて示した。
【００８３】（比較例２）めっき条件の電流密度を比較
例１の１／２の値で行うこととした以外は実施例１と同
様にして、テープ配線板のビアホールをめっきした。
【００８４】その後、実施例１と同様にしてめっき厚の
測定とめっき皮膜の表面とビアホール断面の観察を行
い、その結果を（表１）に併せて示した。
【００８５】（表１）からわかるように、比較例１では
ビアホール内部への金属イオン供給が不十分となった事
が原因と予想されるめっき焼けが発生しており、めっき
皮膜面が無光沢で、樹脂状や瘤状のめっきが発生してい
た。
【００８６】また、比較例２では、めっき皮膜面は光沢
面であったが、実施例１と比較すると単位時間当りのめ
っきスピードが遅くなっていることがわかった。
【００８７】また印加電流の正負の比率の設定を１：１
５、印加時間の正負の比率の設定を１０：０．５（ｍ
ｓ）として実施例１と同様にして作製したテープ配線板
では、めっき皮膜の断面を観察すると、中央が凹んだ形
状になっており、めっき皮膜面も無光沢で非常に粗くな
っていた。また、めっきスピードも遅くなっていた。
【００８８】これは、正電流に比べ、負電流の比率が１
５倍の設定であったために、負電流が流れた際のめっき
皮膜の溶解が必要以上に行われたために、溶解が進みや
すいビアホール中央付近が凹み、このため銅めっき皮膜
の表面があれてしまい、無光沢面になり、めっき皮膜の
溶解が行われた分、めっき皮膜も薄くなり、めっきスピ
ードが遅くなったと考えられる。
【００８９】以上の結果を基に、印加電流の正負の比率
設定及び印加時間の正負の比率設定を（表２）に示すよ
うな条件で、実施例１と同様にして、テープ配線板のビ
アホールをめっきした。
【００９０】その後、実施例１と同様にしてめっき厚の
測定とめっき皮膜の表面とめっき皮膜形状の観察を行
い、得られた結果を（表２）〜（表４）に示した。
【００９１】
【表２】
【００９２】
【表３】
【００９３】
【表４】
【００９４】（表２）の結果から、高速パルスＰＲ電解
のめっき条件の正電流値は一定であるため、めっき皮膜
形成のスピードはどのめっき条件においてもほぼ同様で
あるが、各条件によりめっきスピードに若干の差がある
事が明らかである。
【００９５】この結果から、めっきスピードを決定する
因子は２つ挙げられる。ひとつは、高速パルスＰＲ電解
時の負電流値であり、もうひとつは正負パルス印加時間
の１周期内における負パルス印加時間の割合である。つ
まり、めっきスピードは、形成された銅めっき皮膜厚か
ら溶解された銅めっき皮膜厚を引いたものを総電解時間
で割る事により算出できる。
【００９６】ここで形成されためっき皮膜厚は、正電流
密度と総電解時間内の正パルス印加時間により決定され
る。
【００９７】また逆に溶解された銅めっき厚は、負電流
密度と総電解時間内の負パルス印加時間により決定され
る。
【００９８】つまり、溶解された銅めっき厚は、負電流
密度が大きいほど増大する。また、負パルス印加時間の
割合が大きいほど、同様に増大する。
【００９９】しかしながら、最終的な銅めっき皮膜厚は
それぞれ正負の電流密度とパルス印加時間の組合せによ
り決定されるため、印加電流の正負の比率と印加時間の
正負の比率が異なっていても、めっきスピードが同程度
の値になる場合がある。
【０１００】このことは、めっき条件が違っていても形
成されるめっき厚と、溶解されるめっき厚のバランスが
ほぼ同じになっているためと考える。
【０１０１】めっきスピードに関しては、使用するめっ
き浴により、電解可能な電流密度が異なるため、より高
い電流密度で使用できるめっき浴を用いれば、さらに高
速にする事が可能である。
【０１０２】次にめっき皮膜形状については、形状を決
定する因子は負電流値及び正負パルス印加時間の１周期
内における負パルス時間の割合であり、（表３）におい
てめっき条件が左下から右上方向に行くに従い断面形状
は凸状から平坦状、さらに凹状と変化して行く。
【０１０３】但し、（表３）中で平坦状となっているも
のは、すべて丸みを帯びており、完全な平坦ではなく、
めっき皮膜表面の面積は、ビアホールの面積より広くな
っている。
【０１０４】このことは、めっき皮膜形状がめっき皮膜
形成と溶解のバランスにより決定されるため、平坦にな
っているめっき条件を中心に、（表３）の左下方向は形
成が大、逆に右上方向は溶解が大となっているものとい
える。
【０１０５】また、外観についても、めっき皮膜形状と
同様に、（表４）に示すようにめっき条件が左下から右
上方向に行くに従い光沢有りから光沢無しへと変化して
行く。
【０１０６】これは負電流によるめっきの溶解が過多と
なり、めっき表面が粗くなったためである。
【０１０７】以上の結果から、めっき皮膜表面と、めっ
き皮膜形状は、高速パルスＰＲ電解めっきの印加電流の
正負の比率と印加時間の正負の比率によって決定される
ことが明らかである。
【０１０８】また、印加電流の正負の比率と印加時間の
正負の比率の組合せにより、めっき皮膜の状態をコント
ロールする事ができるため、設備の性能に合わせてめっ
き条件を設定できる。
【０１０９】これは、（表２）〜（表４）を重ね合わせ
た場合、めっきスピードがほぼ同程度で、めっき皮膜形
状及び外観が類似するめっき条件が、表の左上から右下
方向に向かってめっき条件のラインが存在していること
から明らかであり、このライン付近のめっき条件であれ
ば、設備の性能に関わらず、同程度の銅めっき皮膜をビ
アホール内に充填した配線板を製造できるといえる。
【０１１０】このようにめっき条件が変わっても、最終
的なめっき皮膜の状態が同じ様になっている事から、各
条件におけるクーロン量を算出すると、（表５）のよう
に結果が得られた。
【０１１１】
【表５】
【０１１２】この結果から、電解によって与えられたエ
ネルギーがほぼ同程度であれば、めっき条件に関わら
ず、形成されるめっき皮膜の状態も同程度となるといえ
る。
【０１１３】これら（表２）〜（表５）を基に、各めっ
き条件をめっきスピード、めっき皮膜形状及び外観、ク
ーロン量が同程度となるように、記号を使って分類した
ものを（表６）に示した。
【０１１４】
【表６】
【０１１５】また、（表６）で◎で示しためっき条件で
製造した配線板は、非常に信頼性が高く、高品質なもの
であったことから、高速パルスＰＲ電解めっき法を用い
た配線板の製造において、今回用いたビアホールを有す
るテープ材においては最適めっき条件を示しているもの
であるといえる。
【０１１６】つまりビアホール径及び深さに応じて、印
加電流の正負の比率と印加時間の正負の比率を制御する
事によってめっき対象物である配線板に応じて最適めっ
き条件を導く事が可能であるといえ、目的に合わせため
っき皮膜表面や形状のめっき皮膜を充填する事も可能で
ある。
【０１１７】これらの結果を基に、それぞれ口径が６０
μｍ，１２０μｍ，１５０μｍ径の複数のビアホールを
有するテープ配線板を同様にして銅めっき皮膜の充填を
行った。
【０１１８】各テープ配線板における印加電流の正負の
比率と印加時間の正負の比率の条件設定については、こ
こでは述べないが、それぞれ条件を最適化することによ
り緻密で均一な銅めっき皮膜を高速に充填する事が可能
であった。
【０１１９】
【発明の効果】以上のように本発明の製造方法によれ
ば、径の小さく、深いビアホールを有する配線板におい
ても、銅めっき皮膜を配線板のビアホール内に容易に高
速で緻密に充填できるという優れた効果が得られる。
【０１２０】また、本発明の配線板によれば、ビアホー
ル内に容易に高速で緻密で均一な銅めっき皮膜が充填さ
れているため、実装時の信頼性が向上するという優れた
効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による配線板の製造方法
を示す要部断面図
【図２】本発明の実施の形態２による配線板の製造方法
を示す要部断面図
【図３】従来のＢＧＡパッケージの断面図
【図４】従来のＢＧＡパッケージの実装リフロー工程を
示す部分拡大断面図
【符号の説明】
１ 絶縁層 ２ 接着層 ３ 導体層 ４ 銅めっき皮膜 ５ バリ ６ バリ ７ 銅めっき皮膜
フロントページの続き Ｆターム(参考） 4K024 AA09 AB01 BA09 BB11 BC02 CA06 CA08 DA03 DA04 GA01 5E317 AA24 BB01 BB11 CC33 CC38 GG05 GG16

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】銅箔等からなる導体層上に貫通孔を有する
    絶縁層が配されてビアホールが構成される配線板を、め
    っき液中の対向電極に対して前記導体層をめっき電極と
    して前記ビアホール内に導電体を充填する際、前記めっ
    き電極に、パルス電流を印加しつつ極性を高速で周期的
    に正負で反転する高速パルスＰＲ電解めっき法を用い、
    前記ビアホール底部の導体層側から前記ビアホール内に
    銅めっき皮膜を充填していくことを特徴とする配線板の
    製造方法。
  2. 【請求項２】高速パルスＰＲ電解めっき法として、パル
    ス電流及びパルス時間幅が印加電流の正負の極性別に異
    なる電解めっき法を用いたことを特徴とする請求項１に
    記載の配線板の製造方法。
  3. 【請求項３】前記ビアホール内に充填された銅めっき皮
    膜の表面が略凸状となるように、パルス電流及びパルス
    時間幅を印加電流の正負の極性別に制御することを特徴
    とする請求項２に記載の配線板の製造方法。
  4. 【請求項４】前記めっき電極への印加電流の正負の比率
    が、正の電流を１として、１：１以上で１：１０以下の
    範囲内で制御することを特徴とする請求項２に記載の配
    線板の製造方法。
  5. 【請求項５】前記めっき電極への印加時間の正負の比率
    が、負のパルス時間幅を１として、８０：１以上で１
    ５：１以下の範囲内で制御することを特徴とする請求項
    ２に記載の配線板の製造方法。
  6. 【請求項６】銅箔等からなる導体層上に貫通孔を有する
    絶縁層が配されてビアホールが構成され、前記ビアホー
    ル内に孔加工時に発生した前記絶縁層もしくは前記導電
    層と前記絶縁層間の接着層のバリ部を有する配線板を、
    めっき液中の対向電極に対して前記導体層をめっき電極
    として前記ビアホール内に導電体を充填する際、前記め
    っき電極に、パルス電流を印加しつつ極性を高速で周期
    的に正負で反転する高速パルスＰＲ電解めっき法を用
    い、前記ビアホール底部の導体層側から前記ビアホール
    内に銅めっき皮膜を充填していくことを特徴とする配線
    板の製造方法。
  7. 【請求項７】請求項１〜６の内のいずれか１つに記載の
    配線板の製造方法により作製された配線板。
JP2001381359A 2001-12-14 2001-12-14 配線板の製造方法及びそれにより製造された配線板 Pending JP2003183884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001381359A JP2003183884A (ja) 2001-12-14 2001-12-14 配線板の製造方法及びそれにより製造された配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001381359A JP2003183884A (ja) 2001-12-14 2001-12-14 配線板の製造方法及びそれにより製造された配線板

Publications (1)

Publication Number Publication Date
JP2003183884A true JP2003183884A (ja) 2003-07-03

Family

ID=27592070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001381359A Pending JP2003183884A (ja) 2001-12-14 2001-12-14 配線板の製造方法及びそれにより製造された配線板

Country Status (1)

Country Link
JP (1) JP2003183884A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225795A (ja) * 2009-03-23 2010-10-07 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
KR101039961B1 (ko) * 2008-12-09 2011-06-09 엘지이노텍 주식회사 배선 기판 및 그의 제조 방법
US9735090B2 (en) 2014-10-06 2017-08-15 Samsung Electronics Co., Ltd. Integrated circuit devices having through-silicon vias and methods of manufacturing such devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039961B1 (ko) * 2008-12-09 2011-06-09 엘지이노텍 주식회사 배선 기판 및 그의 제조 방법
JP2010225795A (ja) * 2009-03-23 2010-10-07 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
US9735090B2 (en) 2014-10-06 2017-08-15 Samsung Electronics Co., Ltd. Integrated circuit devices having through-silicon vias and methods of manufacturing such devices

Similar Documents

Publication Publication Date Title
TWI383719B (zh) Printed wiring board and manufacturing method thereof
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP5188809B2 (ja) 多層プリント配線板およびその製造方法
JP5684328B2 (ja) 表面粗化銅板の製造方法及び表面粗化銅板
US6210555B1 (en) Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
TWI462253B (zh) 導線架基板及其製造方法
JP5532570B2 (ja) リードフレーム型基板とその製造方法ならびに半導体装置
JP2006216712A (ja) 多層プリント配線板
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4639964B2 (ja) 配線基板の製造方法
TW200425241A (en) Process for producing electronic component and electronic component
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
CN113038710B (zh) 一种陶瓷基板的制作方法
JP2010171170A (ja) 銅回路配線基板およびその製造方法
JP3075484B2 (ja) プリント配線板の製造方法
JP2003183884A (ja) 配線板の製造方法及びそれにより製造された配線板
JP2004193520A (ja) プリント配線板の製造方法
JP2002016100A (ja) 電子部品搭載用基板及びその製造方法
JP6736717B1 (ja) 半導体素子搭載用基板
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
JP2005217052A (ja) 配線基板及びその製造方法
JP2014027288A (ja) 半導体チップ搭載用基板及びその製造方法
CN117766462A (zh) 一种适用于外层薄铜邦定工艺的hdi填孔电镀方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627