JP2003174153A - Peeling method, semiconductor device, and manufacturing method therefor - Google Patents

Peeling method, semiconductor device, and manufacturing method therefor

Info

Publication number
JP2003174153A
JP2003174153A JP2002207536A JP2002207536A JP2003174153A JP 2003174153 A JP2003174153 A JP 2003174153A JP 2002207536 A JP2002207536 A JP 2002207536A JP 2002207536 A JP2002207536 A JP 2002207536A JP 2003174153 A JP2003174153 A JP 2003174153A
Authority
JP
Japan
Prior art keywords
layer
substrate
film
oxide
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002207536A
Other languages
Japanese (ja)
Other versions
JP2003174153A5 (en
JP4027740B2 (en
Inventor
Junya Maruyama
Mayumi Mizukami
Toru Takayama
Shunpei Yamazaki
純矢 丸山
舜平 山崎
真由美 水上
徹 高山
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001216018 priority Critical
Priority to JP2001-216018 priority
Priority to JP2001-299620 priority
Priority to JP2001299620 priority
Application filed by Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所 filed Critical Semiconductor Energy Lab Co Ltd
Priority to JP2002207536A priority patent/JP4027740B2/en
Publication of JP2003174153A publication Critical patent/JP2003174153A/en
Publication of JP2003174153A5 publication Critical patent/JP2003174153A5/ja
Application granted granted Critical
Publication of JP4027740B2 publication Critical patent/JP4027740B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To peel not only a peeled layer with small area, but also a peeled layer with large area over the entire surface in good yield by providing a peeling method which gives no damage to the peeled layers, to provide a semiconductor device which is made lightweight by sticking the peeled layers on various base material, and its manufacturing method, and to provide a semiconductor device which is made lightweight by sticking various elements (a thin-film diode, and a photoelectric converting element and silicon resistance element composed of PIN junctions of silicon) represented by a TFT, specially, on flexible film, and its manufacturing method. <P>SOLUTION: A metal layer or nitride layer 11 is provided on a substrate, an oxide layer 12 is provided in contact with the metal layer or nitride layer 11. Even after lamination film formation or a heat treatment of ≥500°C is carried out, fine separation in the oxide layer 12 or on its interface can easily be carried out by a physical means. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【発明の属する技術分野】本発明は、被剥離層の剥離方
法、特に様々な素子を含む被剥離層の剥離方法に関す
る。加えて、本発明は、剥離した被剥離層を基材に貼り
つけて転写させた薄膜トランジスタ(以下、TFTとい
う)で構成された回路を有する半導体装置およびその作
製方法に関する。例えば、液晶モジュールに代表される
電気光学装置やELモジュールに代表される発光装置、
およびその様な装置を部品として搭載した電子機器に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a peeling method for a peeled layer, and more particularly to a peeling method for a peeled layer including various elements. In addition, the present invention relates to a semiconductor device having a circuit including a thin film transistor (hereinafter referred to as a TFT) in which a peeled layer to be peeled is attached to a substrate and transferred, and a manufacturing method thereof. For example, an electro-optical device represented by a liquid crystal module or a light emitting device represented by an EL module,
And an electronic device in which such a device is mounted as a component.
【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、発光装置、半導体回路および電子
機器は全て半導体装置である。
[0002] In this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and electro-optical devices, light-emitting devices, semiconductor circuits, and electronic devices are all semiconductor devices.
【0003】[0003]
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of several to several hundreds nm) formed on a substrate having an insulating surface has been receiving attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and their development is urgently needed especially as a switching element for image display devices.
【0004】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。現在、ガラス基板や石
英基板が多く使用されているが、割れやすく、重いとい
う欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。その
ため、可撓性を有する基板、代表的にはフレキシブルな
プラスチックフィルムの上にTFT素子を形成すること
が試みられている。
Various applications using such an image display device are expected, but attention is particularly focused on their use in portable devices. At present, glass substrates and quartz substrates are often used, but they have the drawback of being fragile and heavy. Further, in mass production, it is difficult to increase the size of a glass substrate or a quartz substrate, which is not suitable. Therefore, it has been attempted to form a TFT element on a flexible substrate, typically a flexible plastic film.
【0005】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のTFTを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置や発光素子は実現されていない。
However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, it is not possible to form a TFT having electric characteristics as good as when formed on a glass substrate. . Therefore, high-performance liquid crystal display devices and light-emitting elements using plastic films have not been realized.
【0006】また、基板上に分離層を介して存在する被
剥離層を前記基板から剥離する剥離方法が既に提案され
ている。例えば、特開平10−125929号公報、特
開平10−125931号公報に記載された技術は、非
晶質シリコン(またはポリシリコン)からなる分離層を
設け、基板を通過させてレーザー光を照射して非晶質シ
リコンに含まれる水素を放出させることにより、空隙を
生じさせて基板を分離させるというものである。加え
て、この技術を用いて特開平10−125930号公報
には被剥離層(公報では被転写層と呼んでいる)をプラ
スチックフィルムに貼りつけて液晶表示装置を完成させ
るという記載もある。
Further, a peeling method for peeling a layer to be peeled existing on a substrate via a separation layer from the substrate has been already proposed. For example, in the techniques disclosed in Japanese Patent Laid-Open Nos. 10-125929 and 10-125931, a separation layer made of amorphous silicon (or polysilicon) is provided, and laser light is irradiated through a substrate. The hydrogen contained in the amorphous silicon is released to generate voids and separate the substrate. In addition, JP-A-10-125930 discloses that a layer to be peeled (referred to as a layer to be transferred in the gazette) is attached to a plastic film to complete a liquid crystal display device using this technique.
【0007】しかしながら、上記方法では、透光性の高
い基板を使用することが必須であり、基板を通過させ、
さらに非晶質シリコンに含まれる水素を放出させるに十
分なエネルギーを与えるため、比較的大きなレーザー光
の照射が必要とされ、被剥離層に損傷を与えてしまうと
いう問題がある。また、上記方法では、分離層上に素子
を作製した場合、素子作製プロセスで高温の熱処理等を
行えば、分離層に含まれる水素が拡散して低減してしま
い、レーザー光を分離層に照射しても剥離が十分に行わ
れない恐れがある。従って、分離層に含まれる水素量を
維持するため、分離層形成後のプロセスが制限されてし
まう問題がある。また、上記公報には、被剥離層への損
傷を防ぐため、遮光層または反射層を設ける記載もある
が、その場合、透過型液晶表示装置を作製することが困
難である。加えて、上記方法では、大きな面積を有する
被剥離層を剥離するのは困難である。
However, in the above method, it is essential to use a substrate having a high light-transmitting property.
Further, since energy sufficient to release hydrogen contained in the amorphous silicon is applied, relatively large laser light irradiation is required, which causes a problem that the layer to be peeled is damaged. Further, in the above method, when an element is manufactured on the separation layer, if high-temperature heat treatment or the like is performed in the element manufacturing process, hydrogen contained in the separation layer is diffused and reduced, and the separation layer is irradiated with laser light. However, peeling may not be performed sufficiently. Therefore, since the amount of hydrogen contained in the separation layer is maintained, there is a problem that the process after formation of the separation layer is limited. Further, the above-mentioned publication describes that a light-shielding layer or a reflective layer is provided in order to prevent damage to the layer to be peeled, but in that case, it is difficult to manufacture a transmissive liquid crystal display device. In addition, according to the above method, it is difficult to peel off the peeled layer having a large area.
【0008】[0008]
【発明が解決しようとする課題】本発明は、上記問題点
を鑑みてなされたものであり、本発明は、被剥離層に損
傷を与えない剥離方法を提供し、小さな面積を有する被
剥離層の剥離だけでなく、大きな面積を有する被剥離層
を全面に渡って剥離することを可能とすることを課題と
している。
The present invention has been made in view of the above problems, and the present invention provides a peeling method that does not damage the peeled layer, and the peeled layer having a small area. It is an object of the present invention not only to peel off, but also to peel a layer to be peeled having a large area over the entire surface.
【0009】また、本発明は、被剥離層の形成におい
て、熱処理温度、基板の種類等の限定を受けない剥離方
法を提供することを課題としている。
Another object of the present invention is to provide a peeling method which is not limited by the heat treatment temperature, the type of substrate, etc. in forming the layer to be peeled.
【0010】また、本発明は、様々な基材に被剥離層を
貼りつけ、軽量された半導体装置およびその作製方法を
提供することを課題とする。特に、フレキシブルなフィ
ルムにTFTを代表とする様々な素子(薄膜ダイオー
ド、シリコンのPIN接合からなる光電変換素子やシリ
コン抵抗素子)を貼りつけ、軽量化された半導体装置お
よびその作製方法を提供することを課題とする。
It is another object of the present invention to provide a light-weight semiconductor device in which a layer to be peeled is attached to various base materials and a manufacturing method thereof. In particular, to provide a light-weight semiconductor device and a method for manufacturing the semiconductor device, in which various elements typified by TFT (a thin film diode, a photoelectric conversion element including a silicon PIN junction, and a silicon resistance element) are attached to a flexible film. Is an issue.
【0011】[0011]
【課題を解決するための手段】本発明者らは、数多くの
実験、検討を重ねているうちに、基板上に設けた窒化物
層、好ましくは窒化金属層を設け、前記窒化金属層に接
して酸化層を設け、さらに酸化層上に成膜または500
℃以上の熱処理を行ったところ、膜剥がれ(ピーリン
グ)などのプロセス上の異常は生じない一方、物理的手
段、代表的には機械的な力を加えること(例えば人間の
手で引き剥がすこと)で容易に酸化層の層内または界面
において、きれいに分離できる剥離方法を見出した。
Means for Solving the Problems The inventors of the present invention have conducted a number of experiments and studies, and have provided a nitride layer, preferably a metal nitride layer, provided on a substrate and contacted with the metal nitride layer. To form an oxide layer, and further form a film on the oxide layer or 500
After heat treatment at ℃ or higher, no abnormalities in the process such as film peeling (peeling) will occur, but physical means, typically mechanical force, must be applied (for example, peeling by human hands). We have found a peeling method that can be easily separated in the oxide layer or at the interface.
【0012】即ち、窒化物層と酸化物層との結合力は、
熱エネルギーには耐え得る強さを有している一方、窒化
物層と酸化物層で互いの膜応力は異なり、窒化物層と酸
化物層との間には応力歪みを有しているため、力学的エ
ネルギーに弱く、剥離するには最適である。本発明者ら
は、このように膜応力を利用して剥離を行う剥離工程を
ストレスピールオフプロセスと呼ぶ。
That is, the bonding force between the nitride layer and the oxide layer is
While having sufficient strength to withstand thermal energy, the film stresses of the nitride layer and oxide layer are different from each other, and there is stress strain between the nitride layer and oxide layer. It is weak against mechanical energy and is most suitable for peeling. The inventors of the present invention call the peeling process of peeling by utilizing the film stress in this way a stress peel-off process.
【0013】なお、本明細書中において、膜の内部応力
(膜応力と呼ぶ)とは、基板上に形成された膜の内部に
任意の断面を考えたとき、断面の一方の側が他方の側に
及ぼしている単位断面積当りの力のことである。内部応
力は、真空蒸着やスパッタリングや気相成長などで成膜
された薄膜には多かれ少なかれ必ず存在するといってよ
い。その値は最大で109N/m2に達する。薄膜の材
料、基板の物質、薄膜の形成条件などによって内部応力
値は変化する。また、熱処理を施すことによっても内部
応力値は変化する。
In the present specification, the internal stress of a film (referred to as film stress) means that when one considers an arbitrary cross section inside a film formed on a substrate, one side of the cross section is the other side. It is the force exerted on the unit cross-sectional area. It can be said that internal stress is more or less always present in a thin film formed by vacuum vapor deposition, sputtering, vapor phase growth or the like. Its value reaches a maximum of 10 9 N / m 2 . The internal stress value changes depending on the material of the thin film, the substance of the substrate, the forming conditions of the thin film, and the like. In addition, the internal stress value also changes due to the heat treatment.
【0014】また、基板面に垂直な単位断面積を通して
相手に及ぼす力が引っ張る方向である状態を引っ張り状
態といい、そのときの内部応力を引張応力、押す方向で
ある状態を圧縮状態といい、そのときの内部応力を圧縮
応力と呼ぶ。なお、本明細書では、グラフや表に示すと
き引張応力を正(+)、圧縮応力を負(−)にとる。
The state in which the force exerted on the other party through the unit cross-sectional area perpendicular to the substrate surface is in the tensile direction is called the tensile state, the internal stress at that time is the tensile stress, and the state in the pushing direction is the compressed state. The internal stress at that time is called compressive stress. In this specification, the tensile stress is positive (+) and the compressive stress is negative (-) when shown in graphs and tables.
【0015】本明細書で開示する剥離方法に関する発明
の構成1は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に窒化物層が設けられており、前記窒
化物層が設けられた基板上に少なくとも前記窒化物層と
接する酸化物層を含む積層からなる被剥離層を形成した
後、該被剥離層を前記窒化物層が設けられた基板から物
理的手段により前記酸化物層の層内または界面において
剥離することを特徴とする剥離方法である。
Structure 1 of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling a layer to be peeled from a substrate, wherein a nitride layer is provided on the substrate, and the nitride layer is After forming a layer to be peeled composed of a laminate including at least an oxide layer in contact with the nitride layer on the substrate provided, the layer to be peeled is oxidized from the substrate provided with the nitride layer by a physical means. The peeling method is characterized in that the peeling is performed in the layer of the object layer or at the interface.
【0016】また、支持体を接着剤で接着した後に剥離
してもよく、本明細書で開示する剥離方法に関する発明
の構成2は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に窒化物層が設けられており、前記窒
化物層が設けられた基板上に少なくとも前記窒化物層と
接する酸化物層を含む積層からなる被剥離層を形成し、
該被剥離層に支持体を接着した後、前記支持体に接着さ
れた被剥離層を前記窒化物層が設けられた基板から物理
的手段により前記酸化物層の層内または界面において剥
離することを特徴とする剥離方法である。
Further, the support may be peeled after being adhered with an adhesive, and the constitution 2 of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling the layer to be peeled from the substrate. A nitride layer is provided on a substrate, and a layer to be peeled is formed on the substrate on which the nitride layer is provided and which includes a layer including an oxide layer in contact with at least the nitride layer,
After adhering a support to the layer to be peeled, peeling the layer to be peeled adhered to the support from the substrate provided with the nitride layer at a physical means in or at the interface of the oxide layer. Is a peeling method.
【0017】また、上記構成2において、さらに剥離を
助長させるため、前記支持体を接着する前に、加熱処理
またはレーザー光を照射してもよい。この場合、窒化物
層にはレーザー光を吸収する材料を選択し、窒化物層と
酸化物層の界面を加熱させることによって、剥がれやす
くしてもよい。ただし、レーザー光を用いる場合は、基
板として透光性のものを用いる。
Further, in the above-mentioned constitution 2, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded. In this case, a material that absorbs laser light may be selected for the nitride layer and the interface between the nitride layer and the oxide layer may be heated to facilitate peeling. However, when using laser light, a light-transmitting substrate is used.
【0018】また、上記各構成において、窒化物層は、
基板と窒化物層の間に他の層、例えば絶縁層や金属層等
を設けてもよいが、プロセスを簡略化するためには、基
板上に接して窒化物層を形成することが好ましい。
In each of the above structures, the nitride layer is
Although another layer such as an insulating layer or a metal layer may be provided between the substrate and the nitride layer, it is preferable to form the nitride layer on the substrate in order to simplify the process.
【0019】また、窒化物層に代えて、金属層、好まし
くは窒化金属層でもよく、基板上に設けた金属層、好ま
しくは窒化金属層を設け、さらに前記窒化金属層に接し
て酸化層を設け、さらに成膜処理または500℃以上の
熱処理を行っても、膜剥がれ(ピーリング)が生じず
に、物理的手段で容易に酸化層の層内または界面におい
て、きれいに分離できる。
Further, instead of the nitride layer, a metal layer, preferably a metal nitride layer may be used. A metal layer, preferably a metal nitride layer, provided on the substrate is provided, and an oxide layer is further provided in contact with the metal nitride layer. Even if it is provided and further subjected to a film forming treatment or a heat treatment at 500 ° C. or higher, peeling (peeling) of the film does not occur, and the oxide layer can be easily separated cleanly in the layer or at the interface by physical means.
【0020】本明細書で開示する剥離方法に関する発明
の構成3は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に金属層が設けられており、前記金属
層が設けられた基板上に少なくとも前記金属層と接する
酸化物層を含む積層からなる被剥離層を形成した後、該
被剥離層を前記金属層が設けられた基板から物理的手段
により前記酸化物層の層内または界面において剥離する
ことを特徴とする剥離方法である。
Structure 3 of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling a layer to be peeled from a substrate, wherein a metal layer is provided on the substrate, and the metal layer is provided. After forming a layer to be peeled consisting of a laminate including at least an oxide layer in contact with the metal layer on the substrate, the layer to be peeled is a layer of the oxide layer from a substrate provided with the metal layer by a physical means. The peeling method is characterized by peeling inside or at the interface.
【0021】また、支持体を接着剤で接着した後に剥離
してもよく、本明細書で開示する剥離方法に関する発明
の構成4は、被剥離層を基板から剥離する剥離方法であ
って、前記基板上に金属層が設けられており、前記金属
層が設けられた基板上に少なくとも前記金属層と接する
酸化物層を含む積層からなる被剥離層を形成し、該被剥
離層に支持体を接着した後、前記支持体に接着された被
剥離層を前記金属層が設けられた基板から物理的手段に
より前記酸化物層の層内または界面において剥離するこ
とを特徴とする剥離方法である。
Further, the support may be peeled after being adhered with an adhesive, and the constitution 4 of the invention relating to the peeling method disclosed in the present specification is a peeling method for peeling the layer to be peeled from the substrate. A metal layer is provided on a substrate, and a layer to be peeled is formed on the substrate provided with the metal layer, the layer to be peeled including an oxide layer in contact with at least the metal layer, and a support is provided on the layer to be peeled. After the bonding, the peeling layer bonded to the support is peeled from the substrate provided with the metal layer at a layer inside or at the interface of the oxide layer by physical means.
【0022】また、上記構成4においても、さらに剥離
を助長させるため、前記支持体を接着する前に、加熱処
理またはレーザー光を照射してもよい。この場合、金属
層にはレーザー光を吸収する材料を選択し、金属層と酸
化物層の界面を加熱させることによって、剥がれやすく
してもよい。ただし、レーザー光を用いる場合は、基板
として透光性のものを用いる。
Also in the above-mentioned constitution 4, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded. In this case, a material that absorbs laser light may be selected for the metal layer and the interface between the metal layer and the oxide layer may be heated to facilitate peeling. However, when using laser light, a light-transmitting substrate is used.
【0023】なお、本明細書中、物理的手段とは、化学
ではなく、物理学により認識される手段であり、具体的
には、力学の法則に還元できる過程を有する力学的手段
または機械的手段を指し、何らかの力学的エネルギー
(機械的エネルギー)を変化させる手段を指している。
In the present specification, the physical means is a means recognized not by chemistry but by physics, and specifically, mechanical means or mechanical means having a process capable of being reduced to the law of mechanics. It means a means and means to change some mechanical energy (mechanical energy).
【0024】ただし、上記構成2及び上記構成4のいず
れにおいても、物理的手段により剥離する際、支持体と
の結合力より、酸化物層と金属層との結合力が小さくな
るようにすることが必要である。
However, in both of the above constitutions 2 and 4, when peeling by physical means, the bonding force between the oxide layer and the metal layer should be smaller than the bonding force with the support. is necessary.
【0025】また、上記構成3または上記構成4におい
て、前記金属層は、Ti、Al、Ta、W、Mo、C
u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
u、Rh、Pd、Os、Ir、Ptから選ばれた元素、
または前記元素を主成分とする合金材料若しくは化合物
材料からなる単層、またはこれらの金属または混合物の
積層であることを特徴としている。
Further, in the above Structure 3 or Structure 4, the metal layer is made of Ti, Al, Ta, W, Mo or C.
u, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
an element selected from u, Rh, Pd, Os, Ir and Pt,
Alternatively, it is a single layer formed of an alloy material or a compound material containing the above element as a main component, or a stacked layer of a metal or a mixture thereof.
【0026】また、上記構成3または上記構成4におい
て、金属層は、基板と金属層の間に他の層、例えば絶縁
層等を設けてもよいが、プロセスを簡略化するために
は、基板上に接して金属層を形成することが好ましい。
In Structure 3 or Structure 4, the metal layer may be provided with another layer such as an insulating layer between the substrate and the metal layer. However, in order to simplify the process, the substrate is It is preferable to form a metal layer in contact therewith.
【0027】また、上記本発明において、透光性を有す
る基板に限らず、あらゆる基板、例えば、ガラス基板、
石英基板、半導体基板、セラミックス基板、金属基板を
用いることができ、基板上に設けた被剥離層を剥離する
ことができる。
In the present invention, the substrate is not limited to the translucent substrate, but any substrate such as a glass substrate,
A quartz substrate, a semiconductor substrate, a ceramics substrate, or a metal substrate can be used, and a layer to be peeled provided over the substrate can be peeled off.
【0028】また、上記各構成において、前記酸化物層
は、酸化シリコン材料または酸化金属材料からなる単
層、またはこれらの積層であることを特徴としている。
Further, in each of the above structures, the oxide layer is a single layer made of a silicon oxide material or a metal oxide material, or a laminated layer of these.
【0029】また、上記各構成において、さらに剥離を
助長させるため、前記物理的手段により剥離する前に、
加熱処理またはレーザー光の照射を行う処理を行っても
よい。
Further, in each of the above-mentioned constitutions, in order to further promote peeling, before peeling by the physical means,
Heat treatment or laser light irradiation treatment may be performed.
【0030】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を転写体に貼りつけて(転写し
て)半導体装置を作製することも可能であり、半導体装
置の作製方法に関する発明の構成は、基板上に窒化物層
を形成する工程と、前記窒化物層上に酸化物層を形成す
る工程と、前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、前記素子に支持
体を接着した後、該支持体を基板から物理的手段により
前記酸化物層の層内または界面において剥離する工程
と、前記絶縁層または前記酸化物層に転写体を接着し、
前記支持体と前記転写体との間に前記素子を挟む工程と
を有することを特徴とする半導体装置の作製方法であ
る。
Further, a semiconductor device can be manufactured by sticking (transferring) a layer to be peeled provided on a substrate to a transfer body by using the peeling method of the present invention. The configuration of the invention related to the method, a step of forming a nitride layer on the substrate, a step of forming an oxide layer on the nitride layer, a step of forming an insulating layer on the oxide layer,
A step of forming an element on the insulating layer, a step of adhering a support to the element, and then peeling the support from the substrate at a layer or interface of the oxide layer by a physical means, and the insulating layer Alternatively, a transfer member is adhered to the oxide layer,
And a step of sandwiching the element between the support and the transfer body, which is a method for manufacturing a semiconductor device.
【0031】また、上記構成において、さらに剥離を助
長させるため、前記支持体を接着する前に、加熱処理ま
たはレーザー光を照射してもよい。この場合、窒化物層
にはレーザー光を吸収する材料を選択し、窒化物と酸化
物層の界面を加熱させることによって、剥がれやすくし
てもよい。ただし、レーザー光を用いる場合は、基板と
して透光性のものを用いる。
In the above structure, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded. In this case, a material that absorbs laser light may be selected for the nitride layer and the interface between the nitride and the oxide layer may be heated to facilitate peeling. However, when using laser light, a light-transmitting substrate is used.
【0032】また、剥離を助長させるため、窒化物層上
に粒状の酸化物を設け、該粒状の酸化物を覆う酸化層を
設けることによって、剥がれやすくしてもよく、半導体
装置の作製方法に関する発明の構成は、基板上に窒化物
層を形成する工程と、前記窒化物層上に粒状の酸化物を
形成する工程と、前記酸化物を覆う酸化物層を形成する
工程と、前記酸化物層上に絶縁層を形成する工程と、前
記絶縁層上に素子を形成する工程と、前記素子に支持体
を接着した後、該支持体を基板から物理的手段により前
記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または前記酸化物層に転写体を接着し、前記
支持体と前記転写体との間に前記素子を挟む工程とを有
することを特徴とする半導体装置の作製方法である。
Further, in order to promote peeling, a granular oxide may be provided on the nitride layer and an oxide layer covering the granular oxide may be provided to facilitate peeling. This relates to a method for manufacturing a semiconductor device. The structure of the invention comprises a step of forming a nitride layer on a substrate, a step of forming a granular oxide on the nitride layer, a step of forming an oxide layer covering the oxide, and the oxide. A step of forming an insulating layer on the layer, a step of forming an element on the insulating layer, and a step of adhering a support to the element and then applying the support from the substrate to the inside of the oxide layer by physical means. Or a step of peeling at the interface,
A step of adhering a transfer body to the insulating layer or the oxide layer, and sandwiching the element between the support body and the transfer body.
【0033】また、他の半導体装置の作製方法に関する
発明の構成は、基板上に金属材料を含有する層を形成す
る工程と、前記金属材料を含有する層上に酸化物層を形
成する工程と、前記酸化物層上に絶縁層を形成する工程
と、前記絶縁層上に素子を形成する工程と、前記素子に
支持体を接着した後、該支持体を基板から物理的手段に
より前記酸化物層の層内または界面において剥離する工
程と、前記絶縁層または前記酸化物層に転写体を接着
し、前記支持体と前記転写体との間に前記素子を挟む工
程とを有することを特徴とする半導体装置の作製方法で
ある。
Another aspect of the invention relating to a method for manufacturing a semiconductor device is that a step of forming a layer containing a metal material on a substrate, and a step of forming an oxide layer on the layer containing the metal material. A step of forming an insulating layer on the oxide layer, a step of forming an element on the insulating layer, and a step of adhering a support to the element and then removing the support from the substrate by physical means. Characterized by comprising a step of peeling in a layer or at an interface, a step of adhering a transfer body to the insulating layer or the oxide layer, and sandwiching the element between the support and the transfer body. And a method for manufacturing a semiconductor device.
【0034】また、上記構成において、さらに剥離を助
長させるため、前記支持体を接着する前に、加熱処理ま
たはレーザー光を照射してもよい。この場合、金属層に
はレーザー光を吸収する材料を選択し、金属層と酸化物
層の界面を加熱させることによって、剥がれやすくして
もよい。ただし、レーザー光を用いる場合は、基板とし
て透光性のものを用いる。
Further, in the above structure, in order to further promote peeling, heat treatment or laser light irradiation may be performed before the support is bonded. In this case, a material that absorbs laser light may be selected for the metal layer and the interface between the metal layer and the oxide layer may be heated to facilitate peeling. However, when using laser light, a light-transmitting substrate is used.
【0035】また、剥離を助長させるため、金属材料を
含有する層上に粒状の酸化物を設け、該粒状の酸化物を
覆う酸化層を設けることによって、剥がれやすくしても
よく、半導体装置の作製方法に関する発明の構成は、基
板上に金属材料を含有する層を形成する工程と、前記金
属材料を含有する層上に粒状の酸化物を形成する工程
と、前記酸化物を覆う酸化物層を形成する工程と、前記
酸化物層上に絶縁層を形成する工程と、前記絶縁層上に
素子を形成する工程と、前記素子に支持体を接着した
後、該支持体を基板から物理的手段により前記酸化物層
の層内または界面において剥離する工程と、前記絶縁層
または前記酸化物層に転写体を接着し、前記支持体と前
記転写体との間に前記素子を挟む工程とを有することを
特徴とする半導体装置の作製方法である。
Further, in order to promote peeling, a granular oxide may be provided on a layer containing a metal material, and an oxide layer covering the granular oxide may be provided to facilitate peeling. The structure of the invention relating to the manufacturing method includes a step of forming a layer containing a metal material on a substrate, a step of forming a granular oxide on the layer containing the metal material, and an oxide layer covering the oxide. A step of forming an insulating layer on the oxide layer, a step of forming an element on the insulating layer, and a step of adhering a support to the element and then physically removing the support from the substrate. A step of peeling the oxide layer in or at the interface by means, and a step of adhering a transfer body to the insulating layer or the oxide layer and sandwiching the element between the support and the transfer body. Semiconductor device characterized by having It is a manufacturing method.
【0036】上記構成において、前記金属材料を含有す
る層は、窒化物であることが好ましく、前記金属材料
は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、
Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、O
s、Ir、Ptから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料からなる単層、
またはこれらの金属または混合物の積層であることを特
徴としている。
In the above structure, the layer containing the metal material is preferably nitride, and the metal material is Ti, Al, Ta, W, Mo, Cu, Cr, Nd,
Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
a single layer made of an element selected from s, Ir and Pt, or an alloy material or a compound material containing the above element as a main component,
Alternatively, it is characterized by being a laminated layer of these metals or mixtures thereof.
【0037】また、上記本発明の剥離方法を用いて、基
板上に設けた被剥離層を剥離した後、第1の転写体や第
2の転写体に貼りつけて半導体装置を作製することも可
能であり、半導体装置の作製方法に関する発明の構成
は、基板上に金属材料を含有する層を形成する工程と、
前記金属材料を含有する層上に酸化物層を形成する工程
と、前記酸化物層上に絶縁層を形成する工程と、前記絶
縁層上に素子を形成する工程と、基板から物理的手段に
より前記酸化物層の層内または界面において剥離する工
程と、前記絶縁層または酸化物層に第1の転写体を接着
する工程と、前記素子に第2の転写体を接着し、前記第
1の転写体と前記第2の転写体の間に前記素子を挟む工
程とを有することを特徴とする半導体装置の作製方法で
ある。
A semiconductor device may be manufactured by peeling a layer to be peeled provided on a substrate by using the above-described peeling method of the present invention and then attaching the peeled layer to a first transfer body or a second transfer body. It is possible that the structure of the invention relating to the method for manufacturing a semiconductor device includes a step of forming a layer containing a metal material on a substrate,
A step of forming an oxide layer on the layer containing the metal material, a step of forming an insulating layer on the oxide layer, a step of forming an element on the insulating layer, and a physical means from the substrate. Peeling in the oxide layer or at the interface; adhering a first transfer member to the insulating layer or oxide layer; adhering a second transfer member to the element; A method of manufacturing a semiconductor device, comprising: sandwiching the element between a transfer body and the second transfer body.
【0038】上記構成において、前記金属材料を含有す
る層は、窒化物であることが好ましく、前記金属材料
は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、
Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、O
s、Ir、Ptから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料からなる単層、
またはこれらの金属または混合物の積層であることを特
徴としている。
In the above structure, the layer containing the metal material is preferably a nitride, and the metal material is Ti, Al, Ta, W, Mo, Cu, Cr, Nd,
Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
a single layer made of an element selected from s, Ir and Pt, or an alloy material or a compound material containing the above element as a main component,
Alternatively, it is characterized by being a laminated layer of these metals or mixtures thereof.
【0039】また、他の半導体装置の作製方法に関する
発明の構成は、基板上に窒化物層を形成する工程と、前
記窒化物層上に酸化物層を形成する工程と、前記酸化物
層上に絶縁層を形成する工程と、前記絶縁層上に素子を
形成する工程と、基板から物理的手段により前記酸化物
層の層内または界面において剥離する工程と、前記絶縁
層または酸化物層に第1の転写体を接着する工程と、前
記素子に第2の転写体を接着し、前記第1の転写体と前
記第2の転写体の間に前記素子を挟む工程とを有するこ
とを特徴とする半導体装置の作製方法である。
Further, the structure of the invention relating to another method for manufacturing a semiconductor device has a step of forming a nitride layer on a substrate, a step of forming an oxide layer on the nitride layer, and a step of forming an oxide layer on the oxide layer. A step of forming an insulating layer on the insulating layer, a step of forming an element on the insulating layer, a step of peeling from the substrate in a layer of the oxide layer or at an interface by a physical means, to the insulating layer or the oxide layer. A step of adhering a first transfer body, and a step of adhering a second transfer body to the element and sandwiching the element between the first transfer body and the second transfer body. And a method for manufacturing a semiconductor device.
【0040】また、上記半導体装置の作製方法に関する
上記各構成において、前記酸化物層は、酸化シリコン材
料または酸化金属材料からなる単層、またはこれらの積
層であることを特徴としている。
Further, in each of the above structures relating to the method for manufacturing a semiconductor device, the oxide layer is a single layer made of a silicon oxide material or a metal oxide material, or a stacked layer thereof.
【0041】また、上記半導体装置の作製方法に関する
上記各構成において、さらに剥離を助長させるため、前
記物理的手段により剥離する前に、加熱処理またはレー
ザー光の照射を行う処理を行ってもよい。
In addition, in each of the above-described structures relating to the method for manufacturing a semiconductor device, in order to further promote peeling, heat treatment or laser light irradiation treatment may be performed before peeling by the physical means.
【0042】また、上記半導体装置の作製方法に関する
上記各構成において、前記素子は、半導体層を活性層と
する薄膜トランジスタであり、前記半導体層を形成する
工程は、非晶質構造を有する半導体層を加熱処理または
レーザー光の照射を行う処理によって結晶化させ、結晶
構造を有する半導体層とすることを特徴としている。
Further, in each of the above structures relating to the method for manufacturing a semiconductor device, the element is a thin film transistor having a semiconductor layer as an active layer, and the step of forming the semiconductor layer includes forming a semiconductor layer having an amorphous structure. It is characterized in that a semiconductor layer having a crystal structure is obtained by being crystallized by heat treatment or laser light irradiation treatment.
【0043】なお、本明細書中において、転写体とは、
剥離された後、被剥離層と接着させるものであり、特に
限定されず、プラスチック、ガラス、金属、セラミック
ス等、いかなる組成の基材でもよい。また、本明細書中
において、支持体とは、物理的手段により剥離する際に
被剥離層と接着するためのものであり、特に限定され
ず、プラスチック、ガラス、金属、セラミックス等、い
かなる組成の基材でもよい。また、転写体の形状および
支持体の形状も特に限定されず、平面を有するもの、曲
面を有するもの、可曲性を有するもの、フィルム状のも
のであってもよい。また、軽量化を最優先するのであれ
ば、フィルム状のプラスチック基板、例えば、ポリエチ
レンテレフタレート(PET)、ポリエーテルスルホン
(PES)、ポリエチレンナフタレート(PEN)、ポ
リカーボネート(PC)、ナイロン、ポリエーテルエー
テルケトン(PEEK)、ポリスルホン(PSF)、ポ
リエーテルイミド(PEI)、ポリアリレート(PA
R)、ポリブチレンテレフタレート(PBT)、ポリイ
ミドなどのプラスチック基板が好ましい。
In the present specification, a transfer member means
After being peeled off, it is to be adhered to the layer to be peeled off and is not particularly limited, and may be a base material of any composition such as plastic, glass, metal, ceramics and the like. Further, in the present specification, the support is for adhering to the layer to be peeled when peeling by a physical means, and is not particularly limited, and may have any composition such as plastic, glass, metal, and ceramics. It may be a substrate. The shape of the transfer body and the shape of the support are not particularly limited, and may be those having a flat surface, those having a curved surface, those having bendability, and those having a film shape. Further, if weight reduction is the top priority, film-like plastic substrates such as polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyether ether. Ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PA
Plastic substrates such as R), polybutylene terephthalate (PBT), and polyimide are preferable.
【0044】上記半導体装置の作製方法に関する上記各
構成において、液晶表示装置を作製する場合は、支持体
を対向基板とし、シール材を接着材として用いて支持体
を被剥離層に接着すればよい。この場合、前記剥離層に
設けられた素子は画素電極を有しており、該画素電極
と、前記対向基板との間には液晶材料が充填されるよう
にする。
In each of the above-described structures relating to the method for manufacturing a semiconductor device, when manufacturing a liquid crystal display device, a support is used as a counter substrate and a sealant is used as an adhesive to bond the support to a layer to be peeled. . In this case, the element provided in the peeling layer has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate.
【0045】また、上記半導体装置の作製方法に関する
上記各構成において、EL素子を有する発光装置として
代表される発光装置を作製する場合は、支持体を封止材
として、外部から水分や酸素といった有機化合物層の劣
化を促す物質が侵入することを防ぐように発光素子を外
部から完全に遮断することが好ましい。また、軽量化を
最優先するのであれば、フィルム状のプラスチック基板
が好ましいが、外部から水分や酸素といった有機化合物
層の劣化を促す物質が侵入することを防ぐ効果は弱いた
め、例えば、支持体上に第1の絶縁膜と第2の絶縁膜と
第3の絶縁膜とを設けて、十分に外部から水分や酸素と
いった有機化合物層の劣化を促す物質が侵入することを
防ぐ構成とすればよい。ただし、前記第1の絶縁膜(バ
リア膜)と前記第3の絶縁膜(バリア膜)との間に挟ま
れる前記第2の絶縁膜(応力緩和膜)は、前記第1の絶
縁膜および前記第3の絶縁膜より膜応力が小さくなるよ
うにする。
In each of the above-described structures relating to the method for manufacturing a semiconductor device, when manufacturing a light-emitting device represented by a light-emitting device having an EL element, a support is used as a sealing material and an organic material such as moisture or oxygen is externally applied. It is preferable to completely block the light emitting device from the outside so as to prevent a substance that promotes deterioration of the compound layer from entering. Further, if the weight saving is the highest priority, a film-like plastic substrate is preferable, but since the effect of preventing a substance such as moisture or oxygen that promotes deterioration of the organic compound layer from entering from the outside is weak, If the first insulating film, the second insulating film, and the third insulating film are provided thereover, it is possible to sufficiently prevent entry of substances such as moisture and oxygen from the outside that promote deterioration of the organic compound layer. Good. However, the second insulating film (stress relaxation film) sandwiched between the first insulating film (barrier film) and the third insulating film (barrier film) is the first insulating film and the The film stress is set to be smaller than that of the third insulating film.
【0046】また、EL素子を有する発光装置として代
表される発光装置を作製する場合は、支持体だけでな
く、転写体も同様に第1の絶縁膜と第2の絶縁膜と第3
の絶縁膜とを設け、十分に外部から水分や酸素といった
有機化合物層の劣化を促す物質が侵入することを防ぐこ
とが好ましい。
When a light-emitting device represented by a light-emitting device having an EL element is manufactured, not only the support but also the transfer member similarly has the first insulating film, the second insulating film, and the third insulating film.
It is preferable to provide an insulating film to prevent the entry of substances, such as moisture and oxygen, from the outside, which promote deterioration of the organic compound layer.
【0047】(実験1)ここで、窒化物層または金属層
に接して酸化物層を設け、該酸化層上に設けた被剥離層
を基板から剥離できるかどうかを確認するため、以下の
実験を行った。
(Experiment 1) Here, in order to confirm whether an oxide layer is provided in contact with a nitride layer or a metal layer and a layer to be peeled provided on the oxide layer can be peeled from a substrate, the following experiment is performed. I went.
【0048】まず、基板上に図3(A)示すような積層
を形成する。
First, a layered structure as shown in FIG. 3A is formed on the substrate.
【0049】基板30としては、ガラス基板(#173
7)を用いた。また、基板30上には、スパッタ法によ
りアルミニウム−シリコン合金層31を300nmの膜
厚で成膜した。次いで、アルミニウム−シリコン合金層
31上にスパッタ法により窒化チタン層32を100n
mの膜厚で成膜した。
As the substrate 30, a glass substrate (# 173
7) was used. Further, the aluminum-silicon alloy layer 31 having a film thickness of 300 nm was formed on the substrate 30 by the sputtering method. Then, a titanium nitride layer 32 of 100 n is formed on the aluminum-silicon alloy layer 31 by a sputtering method.
The film was formed with a film thickness of m.
【0050】次いで、スパッタ法により酸化シリコン層
33を200nmの膜厚で成膜した。酸化シリコン層3
3の成膜条件は、RF方式のスパッタ装置を用い、酸化
シリコンターゲット(直径30.5cm)を用い、基板
温度150℃、成膜圧力0.4Pa、成膜電力3kW、
アルゴン流量/酸素流量=35sccm/15sccmとした。
Then, a silicon oxide layer 33 was formed to a thickness of 200 nm by the sputtering method. Silicon oxide layer 3
The film forming conditions of No. 3 are as follows: RF sputtering apparatus, silicon oxide target (diameter 30.5 cm), substrate temperature 150 ° C., film forming pressure 0.4 Pa, film forming power 3 kW,
Argon flow rate / oxygen flow rate = 35 sccm / 15 sccm.
【0051】次いで、酸化シリコン層33上にプラズマ
CVD法により下地絶縁層を形成する。下地絶縁層とし
ては、プラズマCVD法で成膜温度300℃、原料ガス
SiH4、NH3、N2Oから作製される酸化窒化シリコ
ン膜34a(組成比Si=32%、O=27%、N=2
4%、H=17%)を50nm形成した。次いで、表面を
オゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/
100希釈)で除去する。次いでプラズマCVD法で成
膜温度300℃、原料ガスSiH4、N2Oから作製され
る酸化窒化シリコン膜34b(組成比Si=32%、O
=59%、N=7%、H=2%)を100nmの厚さに
積層形成し、さらに大気解放せずにプラズマCVD法で
成膜温度300℃、成膜ガスSiH4で非晶質構造を有
する半導体層(ここでは非晶質シリコン層35)を54
nmの厚さで形成した。(図3(A)
Next, a base insulating layer is formed on the silicon oxide layer 33 by the plasma CVD method. As the base insulating layer, a silicon oxynitride film 34a (composition ratio Si = 32%, O = 27%, N) formed by a plasma CVD method at a film forming temperature of 300 ° C. and source gases SiH 4 , NH 3 , and N 2 O is used. = 2
4%, H = 17%) with a thickness of 50 nm. Next, after cleaning the surface with ozone water, the oxide film on the surface was diluted with dilute hydrofluoric acid (1 /
100 dilution). Then, a silicon oxynitride film 34b (composition ratio Si = 32%, O) formed by plasma CVD at a film forming temperature of 300 ° C. and source gases SiH 4 and N 2 O.
= 59%, N = 7%, H = 2%) to a thickness of 100 nm, and the amorphous structure is formed by a plasma CVD method at a film forming temperature of 300 ° C. and a film forming gas of SiH 4 without exposing to the atmosphere. A semiconductor layer (here, the amorphous silicon layer 35) having
It was formed with a thickness of nm. (Fig. 3 (A)
【0052】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。次いで、加熱処理を行い結晶化させて
結晶構造を有する半導体膜(ここではポリシリコン層3
6)を形成する。(図3(B))ここでは脱水素化のた
めの熱処理(500℃、1時間)の後、結晶化のための
熱処理(550℃、4時間)を行って結晶構造を有する
シリコン膜を得る。なお、ここではシリコンの結晶化を
助長する金属元素としてニッケルを用いた結晶化技術を
用いたが、他の公知の結晶化技術、例えば固相成長法や
レーザー結晶化法を用いてもよい。
Then, a nickel acetate salt solution containing 10 ppm by weight of nickel is applied by a spinner. Instead of coating, a method of spattering nickel element over the entire surface by a sputtering method may be used. Then, heat treatment is performed to crystallize the semiconductor film having a crystal structure (here, the polysilicon layer 3
6) is formed. (FIG. 3B) Here, after heat treatment for dehydrogenation (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a silicon film having a crystal structure. . Although a crystallization technique using nickel as a metal element that promotes crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.
【0053】次いで、接着層37としてエポキシ樹脂を
用い、フィルム基板38(ここではポリエチレンテレフ
タレート(PET))をポリシリコン層36に貼り付け
た。(図3(C))
Next, a film substrate 38 (here, polyethylene terephthalate (PET)) was attached to the polysilicon layer 36 by using an epoxy resin as the adhesive layer 37. (Fig. 3 (C))
【0054】図3(C)の状態を得た後、人間の手によ
ってフィルム基板38と基板30とが分離するように引
っ張った。引き剥がした基板30には、少なくとも窒化
チタン及びアルミニウム−シリコン合金層が残っている
ことが確認できた。この実験により、酸化シリコン33
の層内または界面において剥離していると予想される。
After obtaining the state shown in FIG. 3C, the film substrate 38 and the substrate 30 were pulled by a human hand so as to be separated from each other. It was confirmed that at least the titanium nitride and the aluminum-silicon alloy layer remained on the peeled substrate 30. This experiment shows that silicon oxide 33
It is expected to be peeled off in the layer or at the interface.
【0055】このように、窒化物層または金属層に接し
て酸化物層を設け、該酸化層上に設けた被剥離層を引き
剥がすことで、基板30から被剥離層を全面に渡って剥
離することができる。
As described above, the oxide layer is provided in contact with the nitride layer or the metal layer, and the peeled layer provided on the oxide layer is peeled off, whereby the peeled layer is peeled from the substrate 30 over the entire surface. can do.
【0056】(実験2)剥離がどこで行われているかを
特定するため、部分的に本発明の剥離方法により剥離
し、その境界付近の断面を調べる実験を行った。
(Experiment 2) In order to specify where the peeling is performed, the peeling method according to the present invention was used for partial peeling, and an experiment for examining a cross section near the boundary was conducted.
【0057】基板としては、ガラス基板(#1737)
を用いた。また、基板上にスパッタ法により窒化チタン
層を100nmの膜厚で成膜した。
As the substrate, a glass substrate (# 1737)
Was used. Further, a titanium nitride layer having a thickness of 100 nm was formed over the substrate by a sputtering method.
【0058】次いで、スパッタ法により酸化シリコン層
を200nmの膜厚で成膜した。酸化シリコン層の成膜
条件は、RF方式のスパッタ装置を用い、酸化シリコン
ターゲット(直径30.5cm)を用い、基板温度15
0℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン
流量/酸素流量=35sccm/15sccmとした。
Then, a silicon oxide layer was formed to a thickness of 200 nm by the sputtering method. The film formation conditions for the silicon oxide layer are as follows: RF sputtering apparatus, silicon oxide target (diameter 30.5 cm), substrate temperature 15
The temperature was 0 ° C., the film formation pressure was 0.4 Pa, the film formation power was 3 kW, and the argon flow rate / oxygen flow rate was 35 sccm / 15 sccm.
【0059】次いで、酸化シリコン層上にプラズマCV
D法により下地絶縁層を形成する。下地絶縁層として
は、プラズマCVD法で成膜温度300℃、原料ガスS
iH4、NH3、N2Oから作製される酸化窒化シリコン
膜(組成比Si=32%、O=27%、N=24%、H
=17%)を50nm形成した。次いで、表面をオゾン水
で洗浄した後、表面の酸化膜を希フッ酸(1/100希
釈)で除去する。次いでプラズマCVD法で成膜温度3
00℃、原料ガスSiH4、N2Oから作製される酸化窒
化シリコン膜(組成比Si=32%、O=59%、N=
7%、H=2%)を100nmの厚さに積層形成し、さ
らに大気解放せずにプラズマCVD法で成膜温度300
℃、成膜ガスSiH4で非晶質構造を有する半導体層
(ここでは非晶質シリコン層)を54nmの厚さで形成
した。
Next, plasma CV is formed on the silicon oxide layer.
A base insulating layer is formed by the D method. The base insulating layer is formed by plasma CVD at a film forming temperature of 300 ° C. and a source gas S
Silicon oxynitride film made of iH 4 , NH 3 , and N 2 O (composition ratio Si = 32%, O = 27%, N = 24%, H
= 17%) was formed to 50 nm. Next, after cleaning the surface with ozone water, the oxide film on the surface is removed with dilute hydrofluoric acid (diluted by 1/100). Then, the film formation temperature is set to 3 by plasma CVD method.
Silicon oxynitride film (composition ratio Si = 32%, O = 59%, N =) produced from source gas SiH 4 and N 2 O at 00 ° C.
(7%, H = 2%) to have a thickness of 100 nm, and the film formation temperature is 300 by plasma CVD without exposing to the atmosphere.
A semiconductor layer having an amorphous structure (here, an amorphous silicon layer) was formed with a film thickness of SiH 4 at a temperature of 54 ° C. to a thickness of 54 nm.
【0060】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。次いで、加熱処理を行い結晶化させて
結晶構造を有する半導体膜(ここではポリシリコン層)
を形成する。ここでは脱水素化のための熱処理(500
℃、1時間)の後、結晶化のための熱処理(550℃、
4時間)を行って結晶構造を有するシリコン膜を得た。
Then, a nickel acetate salt solution containing 10 ppm by weight of nickel is applied by a spinner. Instead of coating, a method of spattering nickel element over the entire surface by a sputtering method may be used. Then, heat treatment is performed to crystallize the semiconductor film having a crystal structure (here, a polysilicon layer).
To form. Here, heat treatment for dehydrogenation (500
After heat treatment (550 ° C., 1 hour) for crystallization,
4 hours) to obtain a silicon film having a crystal structure.
【0061】次いで、粘着テープをポリシリコン層の一
部に貼り付け、人間の手によって粘着テープと基板とが
分離するように引っ張った。すると、粘着テープを貼っ
た所のみが剥離し、テープに転写された。基板側の剥離
境界におけるTEM写真を図20(A)に示し、その摸
式図を図20(B)に示した。
Next, an adhesive tape was attached to a part of the polysilicon layer and pulled by a human hand so that the adhesive tape and the substrate were separated. Then, only the place where the adhesive tape was attached was peeled off and transferred to the tape. A TEM photograph at the separation boundary on the substrate side is shown in FIG. 20 (A), and a schematic diagram thereof is shown in FIG. 20 (B).
【0062】図20に示したように、窒化チタン層は、
ガラス基板上に全面残っており、テープを貼って転写さ
れた部分はきれいに転写され、積層(スハ゜ッタ法によるS
iO2膜、PCVD法による絶縁膜(1)及び(2)、ホ゜リシリ
コン膜)がなくなっている。これらのことから、窒化チタ
ン層とスハ゜ッタ法によるSiO2膜との界面で剥離が生じて
いることがわかる。
As shown in FIG. 20, the titanium nitride layer is
The entire surface remains on the glass substrate, and the part transferred by applying the tape is transferred cleanly and stacked (S by the sputtering method).
The iO 2 film, the insulating films (1) and (2) by the PCVD method, and the polysilicon film) are lost. From these, it can be seen that peeling occurs at the interface between the titanium nitride layer and the SiO 2 film formed by the sputtering method.
【0063】(実験3)ここで、窒化物層または金属層
の材料をTiN、W、WNとした場合、窒化物層または
金属層に接して酸化物層(酸化シリコン:膜厚200n
m)を設け、酸化物層上に設けた被剥離層を基板から剥
離できるかどうかを確認するため、以下の実験を行っ
た。
(Experiment 3) Here, when the material of the nitride layer or the metal layer is TiN, W, or WN, an oxide layer (silicon oxide: film thickness 200 n is formed in contact with the nitride layer or the metal layer).
The following experiment was conducted to confirm whether the layer to be peeled provided on the oxide layer can be peeled from the substrate.
【0064】サンプル1として、ガラス基板上にスパッ
タ法を用い、100nmの膜厚でTiNを形成した後、
スパッタ法を用い、200nmの膜厚の酸化シリコン膜
を形成した。酸化シリコン膜の形成以降は、実験1と同
様に積層および結晶化を行った。
As Sample 1, after TiN was formed to a film thickness of 100 nm on a glass substrate by sputtering,
A 200 nm thick silicon oxide film was formed by sputtering. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.
【0065】サンプル2として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWを形成した後、スパッ
タ法を用い、200nmの膜厚の酸化シリコン膜を形成
した。酸化シリコン膜の形成以降は、実験1と同様に積
層および結晶化を行った。
As sample 2, a W film having a film thickness of 50 nm was formed on a glass substrate by using a sputtering method, and then a silicon oxide film having a film thickness of 200 nm was formed by using the sputtering method. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.
【0066】サンプル3として、ガラス基板上にスパッ
タ法を用い、50nmの膜厚でWNを形成した後、スパ
ッタ法を用い、200nmの膜厚の酸化シリコン膜を形
成した。酸化シリコン膜の形成以降は、実験1と同様に
積層および結晶化を行った。
As sample 3, a WN film having a film thickness of 50 nm was formed on a glass substrate by sputtering, and then a silicon oxide film having a film thickness of 200 nm was formed by sputtering. After the formation of the silicon oxide film, stacking and crystallization were performed as in Experiment 1.
【0067】このようにサンプル1〜3を形成し、被剥
離層に粘着テープを接着して剥離するかどうか実験し
た。その結果を表1に示す。
Samples 1 to 3 were formed in this manner, and an experiment was conducted as to whether or not the adhesive tape was adhered to the layer to be peeled off. The results are shown in Table 1.
【0068】[0068]
【表1】 [Table 1]
【0069】また、酸化シリコン膜、TiN膜、W膜の
それぞれについて、熱処理(550℃、4時間)前後で
の内部応力を測定した。その結果を表2に示す。
The internal stress before and after the heat treatment (550 ° C., 4 hours) was measured for each of the silicon oxide film, the TiN film, and the W film. The results are shown in Table 2.
【0070】[0070]
【表2】 [Table 2]
【0071】なお、酸化シリコン膜は、シリコン基板上
にスパッタ法で400nmの膜厚で成膜したものを測定
しており、TiN膜、W膜においては、ガラス基板上に
スパッタ法で400nmの膜厚で成膜した後、内部応力
を測定し、その後、キャップ膜として酸化シリコン膜を
積層し、熱処理を行った後でキャップ膜をエッチングで
除去して再度、内部応力を測定した。また、それぞれサ
ンプルは2つ作製し、測定を行った。
As the silicon oxide film, a film having a thickness of 400 nm formed on a silicon substrate by a sputtering method was measured, and for the TiN film and the W film, a film having a thickness of 400 nm formed on the glass substrate by the sputtering method. After forming a thick film, the internal stress was measured, and thereafter, a silicon oxide film was laminated as a cap film, heat treatment was performed, and then the cap film was removed by etching, and the internal stress was measured again. In addition, two samples were prepared and measured.
【0072】W膜においては、成膜直後では圧縮応力
(約−7×109(Dyne/cm2))を有しているが、熱処
理によって引張応力(約8×109〜9×109(Dyne/c
m2))を有する膜になっており、剥離状態は良好であっ
た。TiN膜に関しては熱処理前後で応力はほとんど変
わらず、引張応力(約3.9×109〜4.5×10
9(Dyne/cm2))を有したままであった。また、酸化シ
リコン膜に関しては熱処理前後で応力はほとんど変わら
ず、圧縮応力(約−9.4×108〜−1.3×10
9(Dyne/cm2))を有したままであった。
The W film has a compressive stress (about −7 × 10 9 (Dyne / cm 2 )) immediately after film formation, but a tensile stress (about 8 × 10 9 to 9 × 10 9 ) due to heat treatment. (Dyne / c
m 2 )), and the peeled state was good. Regarding the TiN film, the stress is almost the same before and after the heat treatment, and the tensile stress (about 3.9 × 10 9 to 4.5 × 10
9 (Dyne / cm 2 ). Further, regarding the silicon oxide film, the stress hardly changes before and after the heat treatment, and the compressive stress (about -9.4 × 10 8 to -1.3 × 10 8
9 (Dyne / cm 2 ).
【0073】これらの結果から、剥離現象は、様々な要
因による密着性と関係するが、特に内部応力と深い関係
があり、窒化物層または金属層の上に酸化物層を形成し
た場合、窒化物層または金属層と酸化物層との界面から
被剥離層を全面に渡って剥離することができることが読
み取れる。
From these results, the peeling phenomenon is related to the adhesiveness due to various factors, but is particularly closely related to the internal stress, and when the oxide layer is formed on the nitride layer or the metal layer, the nitriding phenomenon occurs. It can be read that the layer to be peeled can be peeled over the entire surface from the interface between the object layer or the metal layer and the oxide layer.
【0074】(実験4)加熱温度の依存性を調べるた
め、以下の実験を行った。
(Experiment 4) In order to examine the dependence of the heating temperature, the following experiment was conducted.
【0075】サンプルとして、ガラス基板上にスパッタ
法を用い、50nmの膜厚でW膜(タングステン膜)を
形成した後、スパッタ法(シリコンターゲットを用い、
アルゴンガス流量10sccm、酸素カ゛ス流量30sc
cm、成膜圧力0.4Pa、スパッタ電力3kW、基板
温度300℃)を用い、200nmの膜厚の酸化シリコ
ン膜を形成した。次いで、実験1と同様にプラズマCV
D法により下地絶縁層(酸化窒化シリコン膜50nmと
酸化窒化シリコン膜100nm)、非晶質シリコン膜を
54nmの厚さで形成する。
As a sample, a W film (tungsten film) having a film thickness of 50 nm was formed on a glass substrate by a sputtering method, and then a sputtering method (using a silicon target,
Argon gas flow rate 10 sccm, oxygen gas flow rate 30 sc
cm, film formation pressure 0.4 Pa, sputtering power 3 kW, substrate temperature 300 ° C.), to form a silicon oxide film with a thickness of 200 nm. Then, as in Experiment 1, plasma CV
A base insulating layer (a silicon oxynitride film having a thickness of 50 nm and a silicon oxynitride film having a thickness of 100 nm) and an amorphous silicon film having a thickness of 54 nm are formed by a D method.
【0076】次いで、加熱温度の条件を振って熱処理を
行った後、接着剤を用いて石英基板を非晶質シリコン膜
(或いはポリシリコン膜)表面に貼り付け、人間の手に
よって石英基板とガラス基板とが分離するように引っ張
り、剥離可能かどうかを調べた。加熱温度の条件1とし
て、500℃、1時間、条件2として450℃、1時
間、条件3として425℃、1時間、条件4として41
0℃、1時間、条件5として400℃、1時間、条件6
として350℃、1時間とした。
Next, after heat treatment is performed by changing the heating temperature condition, the quartz substrate is attached to the surface of the amorphous silicon film (or polysilicon film) by using an adhesive, and the quartz substrate and the glass are bonded by human hands. It was pulled so as to be separated from the substrate, and it was examined whether or not it could be peeled off. As heating temperature condition 1, 500 ° C., 1 hour, as condition 2 450 ° C., 1 hour, as condition 3, 425 ° C., 1 hour, as condition 4, 41
0 ° C., 1 hour, Condition 5 is 400 ° C., 1 hour, Condition 6
As 350 ° C. for 1 hour.
【0077】実験の結果、条件1〜4のサンフ゜ルでは剥離
することができたが、条件5、条件6のサンプルでは剥
離ができなかった。従って、本発明の剥離方法において
は、少なくとも410℃以上の熱処理を行うことが好ま
しい。この410℃以上の温度とは水素が膜中から放出
または膜中に拡散する温度である。
As a result of the experiment, the samples under the conditions 1 to 4 could be peeled off, but the samples under the conditions 5 and 6 could not be peeled off. Therefore, in the peeling method of the present invention, it is preferable to perform heat treatment at 410 ° C. or higher. The temperature of 410 ° C. or higher is the temperature at which hydrogen is released from the film or diffused into the film.
【0078】また、剥離させた際、W膜は、ガラス基板
上に全面残っており、石英基板上に、積層(スハ゜ッタ法に
よるSiO2膜、PCVD法による絶縁膜(1)及び
(2)、非晶質シリコン膜)が転写される。転写されたSi
2膜表面をTXRFで測定した結果が図21であり、
またAFMで測定すると表面粗さRz(30ポイント)
は5.44nmであった。また、リファレンスとして石
英基板上に形成した50nmのW膜表面をTXRFで測
定した結果が図22であり、AFMで測定すると表面粗
さRz(30ポイント)は22.8nmであった。ま
た、石英基板のみをTXRFで測定した結果が図23で
ある。図21と図22とを比較すると同様のW(タング
ステン)のピークを有していることから、転写されたS
iO2膜表面には微小の金属材料(ここではW)が付着
していることがわかる。
Further, when peeled off, the W film remains on the entire surface of the glass substrate and is laminated (SiO 2 film by the sputtering method, insulating films (1) and (2) by the PCVD method) on the quartz substrate. The amorphous silicon film) is transferred. Transferred Si
The result of measuring the O 2 film surface by TXRF is shown in FIG.
The surface roughness Rz (30 points) measured by AFM
Was 5.44 nm. Further, FIG. 22 shows the result of measurement of the 50 nm W film surface formed on a quartz substrate as a reference by TXRF, and the surface roughness Rz (30 points) was 22.8 nm when measured by AFM. In addition, FIG. 23 shows the result of measuring only the quartz substrate by TXRF. 21 and 22 have similar W (tungsten) peaks, the transferred S
It can be seen that a minute metal material (here, W) is attached to the surface of the iO 2 film.
【0079】本明細書で開示する本発明の構成は、支持
体に接着材で接着された被剥離層は、酸化シリコン膜を
有し、酸化シリコン膜と接着材との間には微量の金属材
料を有する半導体装置である。
In the structure of the present invention disclosed in this specification, the peeled layer adhered to the support with an adhesive has a silicon oxide film, and a trace amount of metal is present between the silicon oxide film and the adhesive. A semiconductor device including a material.
【0080】上記構成において、前記金属材料は、W、
Ti、Al、Ta、Mo、Cu、Cr、Nd、Fe、N
i、Co、Zr、Zn、Ru、Rh、Pd、Os、I
r、Ptから選ばれた元素、または前記元素を主成分と
する合金材料若しくは化合物材料であることを特徴とし
ている。
In the above structure, the metal material is W,
Ti, Al, Ta, Mo, Cu, Cr, Nd, Fe, N
i, Co, Zr, Zn, Ru, Rh, Pd, Os, I
It is characterized by being an element selected from r and Pt, or an alloy material or a compound material containing the above element as a main component.
【0081】[0081]
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【0082】(実施の形態1)以下に本発明を用いた代
表的な剥離手順を簡略に図1を用いて示す。
(Embodiment 1) A typical peeling procedure using the present invention will be briefly described below with reference to FIG.
【0083】図1(A)中、10は基板、11は窒化物
層または金属層、12は酸化物層、13は被剥離層であ
る。
In FIG. 1A, 10 is a substrate, 11 is a nitride layer or a metal layer, 12 is an oxide layer, and 13 is a layer to be peeled.
【0084】図1(A)において、基板10はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
In FIG. 1A, the substrate 10 can be a glass substrate, a quartz substrate, a ceramic substrate, or the like. Alternatively, a silicon substrate, a metal substrate, or a stainless substrate may be used.
【0085】まず、図1(A)に示すように基板10上
に窒化物層または金属層11を形成する。窒化物層また
は金属層11として、代表的な一例はTi、Al、T
a、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、
Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積
層、或いは、これらの窒化物、例えば、窒化チタン、窒
化タングステン、窒化タンタル、窒化モリブデンからな
る単層、またはこれらの積層を用いればよい。
First, as shown in FIG. 1A, a nitride layer or a metal layer 11 is formed on the substrate 10. Typical examples of the nitride layer or the metal layer 11 include Ti, Al, and T.
a, W, Mo, Cu, Cr, Nd, Fe, Ni, Co,
A single layer made of an element selected from Zr, Zn, Ru, Rh, Pd, Os, Ir, and Pt, or an alloy material or a compound material containing the above element as a main component, a stacked layer thereof, or a nitride thereof. For example, a single layer formed using titanium nitride, tungsten nitride, tantalum nitride, molybdenum nitride, or a stacked layer thereof may be used.
【0086】次いで、窒化物層または金属層11上に酸
化物層12を形成する。酸化物層12として、代表的な
一例は酸化シリコン、酸化窒化シリコン、酸化金属材料
を用いればよい。なお、酸化物層12は、スパッタ法、
プラズマCVD法、塗布法などのいずれの成膜方法を用
いてもよい。
Next, the oxide layer 12 is formed on the nitride layer or the metal layer 11. As a typical example of the oxide layer 12, silicon oxide, silicon oxynitride, or a metal oxide material may be used. The oxide layer 12 is formed by the sputtering method,
Any film forming method such as a plasma CVD method or a coating method may be used.
【0087】本発明においては、この酸化物層12の膜
応力と、窒化物層または金属層11の膜応力とを異なら
せることが重要である。各々の膜厚は、1nm〜100
0nmの範囲で適宜設定し、各々の膜応力を調節すれば
よい。また、図1では、プロセスの簡略化を図るため、
基板10に接して窒化物層または金属層11を形成した
例を示したが、基板10と窒化物層または金属層11と
の間に絶縁層や金属層を設け、基板10との密着性を向
上させてもよい。
In the present invention, it is important to make the film stress of the oxide layer 12 different from the film stress of the nitride layer or the metal layer 11. Each film thickness is 1 nm to 100
The film stress may be adjusted by appropriately setting the film thickness in the range of 0 nm. Further, in FIG. 1, in order to simplify the process,
Although the example in which the nitride layer or the metal layer 11 is formed in contact with the substrate 10 is shown, an insulating layer or a metal layer is provided between the substrate 10 and the nitride layer or the metal layer 11 to improve the adhesion with the substrate 10. You may improve.
【0088】次いで、酸化物層12上に被剥離層13を
形成する。(図1(A))被剥離層13は、TFTを代
表とする様々な素子(薄膜ダイオード、シリコンのPI
N接合からなる光電変換素子やシリコン抵抗素子)を含
む層とすればよい。また、基板10の耐え得る範囲の熱
処理を行うことができる。なお、本発明において、酸化
物層12の膜応力と、窒化物層または金属層11の膜応
力が異なっていても、被剥離層13の作製工程における
熱処理によって膜剥がれなどが生じない。
Next, the layer to be peeled 13 is formed on the oxide layer 12. (FIG. 1A) The layer to be peeled 13 is formed of various elements represented by TFT (thin film diode, PI of silicon).
A layer including a photoelectric conversion element having an N junction or a silicon resistance element may be used. In addition, heat treatment can be performed within a range that the substrate 10 can withstand. In the present invention, even if the film stress of the oxide layer 12 and the film stress of the nitride layer or the metal layer 11 are different from each other, film peeling or the like does not occur due to the heat treatment in the manufacturing process of the layer to be peeled 13.
【0089】次いで、窒化物層または金属層11が設け
られている基板10を物理的手段により引き剥がす。
(図1(B))酸化物層12の膜応力と、窒化物層また
は金属層11の膜応力が異なっているため、比較的小さ
な力で引き剥がすことができる。また、ここでは、被剥
離層13の機械的強度が十分であると仮定した例を示し
ているが、被剥離層13の機械的強度が不十分である場
合には、被剥離層13を固定する支持体(図示しない)
を貼りつけた後、剥離することが好ましい。
Then, the substrate 10 provided with the nitride layer or the metal layer 11 is peeled off by a physical means.
(FIG. 1B) Since the film stress of the oxide layer 12 and the film stress of the nitride layer or the metal layer 11 are different, the film can be peeled off with a relatively small force. Further, here, an example is shown in which the mechanical strength of the layer to be peeled 13 is assumed to be sufficient. However, when the mechanical strength of the layer to be peeled 13 is insufficient, the layer to be peeled 13 is fixed. Support (not shown)
It is preferable to peel off after attaching.
【0090】こうして、酸化物層12上に形成された被
剥離層13を基板10から分離することができる。剥離
後の状態を図1(C)に示す。
In this way, the layer to be peeled 13 formed on the oxide layer 12 can be separated from the substrate 10. The state after peeling is shown in FIG.
【0091】実験では、金属層11としてタングステン
膜10nm、酸化物層12としてスハ゜ッタ法による酸化シリコ
ン膜200nmであっても本発明の剥離法により剥離が
確認でき、金属層11としてタングステン膜50nmと
酸化物層12としてスハ゜ッタ法による酸化シリコン膜100n
mであっても本発明の剥離法により剥離が確認できてい
る。また、金属層11としてタングステン膜50nmと
酸化物層12としてスハ゜ッタ法による酸化シリコン膜400n
mであっても本発明の剥離法により剥離が確認できてい
る。
In the experiment, peeling was confirmed by the peeling method of the present invention even if the metal layer 11 was a tungsten film of 10 nm and the oxide layer 12 was a silicon oxide film of 200 nm formed by the sputtering method. As the material layer 12, a silicon oxide film 100n formed by the sputtering method
Even with m, peeling was confirmed by the peeling method of the present invention. The metal layer 11 is a tungsten film of 50 nm and the oxide layer 12 is a silicon oxide film 400n formed by the sputtering method.
Even with m, peeling was confirmed by the peeling method of the present invention.
【0092】また、剥離した後、引き剥がした被剥離層
13を転写体(図示しない)に貼り付けてもよい。
After peeling, the peeled layer 13 may be attached to a transfer body (not shown).
【0093】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
Further, the present invention can be used for various manufacturing methods of semiconductor devices. In particular, weight reduction can be achieved by using a plastic substrate for the transfer body and the support body.
【0094】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
In the case of manufacturing a liquid crystal display device, the support may be an opposite substrate and the support may be adhered to the layer to be peeled using a sealant as an adhesive. In this case, the element provided in the layer to be peeled has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate. The order of manufacturing the liquid crystal display device is not particularly limited, and a counter substrate as a supporting body may be attached, and after injecting liquid crystal, the substrate may be peeled off and a plastic substrate as a transfer body may be attached, After the pixel electrode is formed, the substrate may be peeled off, a plastic substrate as a first transfer body may be attached, and then an opposite substrate as a second transfer body may be attached.
【0095】また、EL素子を有する発光装置として代
表される発光装置を作製する場合は、支持体を封止材と
して、外部から水分や酸素といった有機化合物層の劣化
を促す物質が侵入することを防ぐように発光素子を外部
から完全に遮断することが好ましい。また、EL素子を
有する発光装置として代表される発光装置を作製する場
合は、支持体だけでなく、転写体も同様、十分に外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐことが好ましい。また、発光装置を
作製する順序は、特に限定されず、発光素子を形成した
後、支持体としてのプラスチック基板を貼りつけ、基板
を剥離し、転写体としてのプラスチック基板を貼りつけ
てもよいし、発光素子を形成した後、基板を剥離して、
第1の転写体としてのプラスチック基板を貼り付けた
後、第2の転写体としてのプラスチック基板を貼りつけ
てもよい。
In the case of manufacturing a light emitting device represented by a light emitting device having an EL element, a substance that promotes deterioration of the organic compound layer such as moisture and oxygen is introduced from the outside by using the support as a sealing material. It is preferable to completely shield the light emitting device from the outside so as to prevent it. Further, when a light-emitting device represented by a light-emitting device having an EL element is manufactured, a substance which promotes deterioration of an organic compound layer such as moisture or oxygen is sufficiently infiltrated from the outside not only in the support but also in the transfer body. It is preferable to prevent this. The order of manufacturing the light-emitting device is not particularly limited, and after forming the light-emitting element, a plastic substrate as a support may be attached, the substrate may be peeled off, and a plastic substrate as a transfer member may be attached. , After forming the light emitting element, peel off the substrate,
After attaching the plastic substrate as the first transfer body, the plastic substrate as the second transfer body may be attached.
【0096】(実施の形態2)本実施の形態は、被剥離
層に接する下地絶縁層を設けて、窒化物層または金属層
や基板からの不純物の拡散を防ぎつつ、基板を剥離する
剥離手順を簡略に図2を用いて示す。
Embodiment Mode 2 In this embodiment mode, a peeling procedure for peeling a substrate while providing a base insulating layer in contact with a layer to be peeled and preventing diffusion of impurities from a nitride layer, a metal layer, or a substrate Is briefly shown using FIG.
【0097】図2(A)中、20は基板、21は窒化物
層または金属層、22は酸化物層、23a、23bは下
地絶縁層、24は被剥離層である。
In FIG. 2A, 20 is a substrate, 21 is a nitride layer or a metal layer, 22 is an oxide layer, 23a and 23b are base insulating layers, and 24 is a layer to be peeled.
【0098】図2(A)において、基板20はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板を用いても良い。
In FIG. 2A, the substrate 20 may be a glass substrate, a quartz substrate, a ceramic substrate, or the like. Alternatively, a silicon substrate, a metal substrate, or a stainless substrate may be used.
【0099】まず、図2(A)に示すように基板20上
に窒化物層または金属層21を形成する。窒化物層また
は金属層21として、代表的な一例はTi、Al、T
a、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、
Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積
層、或いは、これらの窒化物、例えば、窒化チタン、窒
化タングステン、窒化タンタル、窒化モリブデンからな
る単層、またはこれらの積層を用いればよい。
First, as shown in FIG. 2A, a nitride layer or a metal layer 21 is formed on the substrate 20. Typical examples of the nitride layer or the metal layer 21 include Ti, Al, and T.
a, W, Mo, Cu, Cr, Nd, Fe, Ni, Co,
A single layer made of an element selected from Zr, Zn, Ru, Rh, Pd, Os, Ir, and Pt, or an alloy material or a compound material containing the above element as a main component, a stacked layer thereof, or a nitride thereof. For example, a single layer formed using titanium nitride, tungsten nitride, tantalum nitride, molybdenum nitride, or a stacked layer thereof may be used.
【0100】次いで、窒化物層または金属層21上に酸
化物層22を形成する。酸化物層22として、代表的な
一例は酸化シリコン、酸化窒化シリコン、酸化金属材料
を用いればよい。なお、酸化物層22は、スパッタ法、
プラズマCVD法、塗布法などのいずれの成膜方法を用
いてもよい。
Next, the oxide layer 22 is formed on the nitride layer or the metal layer 21. As a typical example of the oxide layer 22, silicon oxide, silicon oxynitride, or a metal oxide material may be used. The oxide layer 22 is formed by the sputtering method,
Any film forming method such as a plasma CVD method or a coating method may be used.
【0101】本発明においては、この酸化物層22の膜
応力と、窒化物層または金属層21の膜応力とを異なら
せることが重要である。各々の膜厚は、1nm〜100
0nmの範囲で適宜設定し、各々の膜応力を調節すれば
よい。また、図2では、プロセスの簡略化を図るため、
基板20に接して窒化物層または金属層21を形成した
例を示したが、基板20と窒化物層または金属層21と
の間に絶縁層や金属層を設け、基板20との密着性を向
上させてもよい。
In the present invention, it is important to make the film stress of the oxide layer 22 different from the film stress of the nitride layer or the metal layer 21. Each film thickness is 1 nm to 100
The film stress may be adjusted by appropriately setting the film thickness in the range of 0 nm. Further, in FIG. 2, in order to simplify the process,
Although the example in which the nitride layer or the metal layer 21 is formed in contact with the substrate 20 is shown, an insulating layer or a metal layer is provided between the substrate 20 and the nitride layer or the metal layer 21 to improve the adhesion with the substrate 20. You may improve.
【0102】次いで、酸化物層22上に下地絶縁層23
a、23bを形成する。ここでは、プラズマCVD法で
成膜温度400℃、原料ガスSiH4、NH3、N2Oか
ら作製される酸化窒化シリコン膜23a(組成比Si=
32%、O=27%、N=24%、H=17%)を50
nm(好ましくは10〜200nm)形成し、さらにプラズ
マCVD法で成膜温度400℃、原料ガスSiH4、N2
Oから作製される酸化窒化シリコン膜23b(組成比S
i=32%、O=59%、N=7%、H=2%)を10
0nm(好ましくは50〜200nm)の厚さに積層した
が、特に限定されず、単層もしくは3層以上の積層であ
ってもよい。
Next, the base insulating layer 23 is formed on the oxide layer 22.
a and 23b are formed. Here, the silicon oxynitride film 23a (composition ratio Si =) is formed by plasma CVD at a film forming temperature of 400 ° C. and source gases SiH 4 , NH 3 , and N 2 O.
32%, O = 27%, N = 24%, H = 17%) 50
nm (preferably 10 to 200 nm), and further formed by plasma CVD at a film forming temperature of 400 ° C. and source gases SiH 4 and N 2
Silicon oxynitride film 23b (composition ratio S
i = 32%, O = 59%, N = 7%, H = 2%)
The layers are stacked to a thickness of 0 nm (preferably 50 to 200 nm), but are not particularly limited and may be a single layer or a stacked layer of three or more layers.
【0103】次いで、下地絶縁層23b上に被剥離層2
4を形成する。(図2(A))
Next, the layer to be peeled 2 is formed on the base insulating layer 23b.
4 is formed. (Fig. 2 (A))
【0104】このような2層の下地絶縁層23a、23
bとした場合、被剥離層24を形成するプロセスにおい
て、窒化物層または金属層21や基板20からの不純物
の拡散を防ぐことができる。また、下地絶縁層23a、
23bにより酸化物層22と被剥離層24との密着性を
向上させることもできる。
Such two layers of base insulating layers 23a and 23a
In the case of b, diffusion of impurities from the nitride layer or the metal layer 21 or the substrate 20 can be prevented in the process of forming the layer to be peeled 24. In addition, the base insulating layer 23a,
23b can also improve the adhesion between the oxide layer 22 and the layer to be peeled 24.
【0105】また、窒化物層または金属層21や酸化物
層22によって表面に凹凸が形成された場合、下地絶縁
層を形成する前後に表面を平坦化してもよい。平坦化を
行った方が、被剥離層24においてカバレッジが良好と
なり、素子を含む被剥離層24を形成する場合、素子特
性が安定しやすいため好ましい。なお、この平坦化処理
として、塗布膜(レジスト膜等)を形成した後エッチン
グなどを行って平坦化するエッチバック法や機械的化学
的研磨法(CMP法)等を用いればよい。
When the surface of the nitride layer or the metal layer 21 or the oxide layer 22 is uneven, the surface may be flattened before and after the formation of the base insulating layer. It is preferable to perform flattening because coverage in the layer to be peeled 24 is favorable and element characteristics are easily stabilized when the layer to be peeled 24 including an element is formed. As the flattening treatment, an etch back method or a mechanical chemical polishing method (CMP method) in which a coating film (resist film or the like) is formed and then flattened by etching or the like may be used.
【0106】次いで、窒化物層または金属層21が設け
られている基板20を物理的手段により引き剥がす。
(図2(B))酸化物層22の膜応力と、窒化物層また
は金属層21の膜応力が異なっているため、比較的小さ
な力で引き剥がすことができる。また、ここでは、被剥
離層24の機械的強度が十分であると仮定した例を示し
ているが、被剥離層24の機械的強度が不十分である場
合には、被剥離層24を固定する支持体(図示しない)
を貼りつけた後、剥離することが好ましい。
Then, the substrate 20 provided with the nitride layer or the metal layer 21 is peeled off by a physical means.
(FIG. 2B) Since the film stress of the oxide layer 22 is different from the film stress of the nitride layer or the metal layer 21, the film can be peeled off with a relatively small force. In addition, here, an example in which the mechanical strength of the layer to be peeled 24 is assumed to be sufficient is shown, but when the mechanical strength of the layer to be peeled 24 is insufficient, the layer to be peeled 24 is fixed. Support (not shown)
It is preferable to peel off after attaching.
【0107】こうして、下地絶縁層22上に形成された
被剥離層24を基板20から分離することができる。剥
離後の状態を図2(C)に示す。
Thus, the layer to be peeled 24 formed on the base insulating layer 22 can be separated from the substrate 20. The state after peeling is shown in FIG.
【0108】また、剥離した後、引き剥がした被剥離層
24を転写体(図示しない)に貼り付けてもよい。
After peeling, the peeled off layer 24 may be attached to a transfer body (not shown).
【0109】また、本発明は様々な半導体装置の作製方
法に用いることができる。特に、転写体や支持体をプラ
スチック基板とすることで、軽量化が図れる。
Further, the present invention can be used for various manufacturing methods of semiconductor devices. In particular, weight reduction can be achieved by using a plastic substrate for the transfer body and the support body.
【0110】液晶表示装置を作製する場合は、支持体を
対向基板とし、シール材を接着材として用いて支持体を
被剥離層に接着すればよい。この場合、被剥離層に設け
られた素子は画素電極を有しており、該画素電極と、前
記対向基板との間には液晶材料が充填されるようにす
る。また、液晶表示装置を作製する順序は、特に限定さ
れず、支持体としての対向基板を貼りつけ、液晶を注入
した後に基板を剥離して転写体としてのプラスチック基
板を貼りつけてもよいし、画素電極を形成した後、基板
を剥離し、第1の転写体としてのプラスチック基板を貼
り付けた後、第2の転写体としての対向基板を貼りつけ
てもよい。
In the case of manufacturing a liquid crystal display device, the support may be used as the counter substrate and the seal may be used as the adhesive to adhere the support to the layer to be peeled. In this case, the element provided in the layer to be peeled has a pixel electrode, and a liquid crystal material is filled between the pixel electrode and the counter substrate. The order of manufacturing the liquid crystal display device is not particularly limited, and a counter substrate as a supporting body may be attached, and after injecting liquid crystal, the substrate may be peeled off and a plastic substrate as a transfer body may be attached, After the pixel electrode is formed, the substrate may be peeled off, a plastic substrate as a first transfer body may be attached, and then an opposite substrate as a second transfer body may be attached.
【0111】また、EL素子を有する発光装置として代
表される発光装置を作製する場合は、支持体を封止材と
して、外部から水分や酸素といった有機化合物層の劣化
を促す物質が侵入することを防ぐように発光素子を外部
から完全に遮断することが好ましい。また、EL素子を
有する発光装置として代表される発光装置を作製する場
合は、支持体だけでなく、転写体も同様、十分に外部か
ら水分や酸素といった有機化合物層の劣化を促す物質が
侵入することを防ぐことが好ましい。また、発光装置を
作製する順序は、特に限定されず、発光素子を形成した
後、支持体としてのプラスチック基板を貼りつけ、基板
を剥離し、転写体としてのプラスチック基板を貼りつけ
てもよいし、発光素子を形成した後、基板を剥離して、
第1の転写体としてのプラスチック基板を貼り付けた
後、第2の転写体としてのプラスチック基板を貼りつけ
てもよい。
When a light-emitting device represented by a light-emitting device having an EL element is manufactured, a substance that promotes deterioration of the organic compound layer, such as moisture or oxygen, enters from the outside by using the support as a sealing material. It is preferable to completely shield the light emitting device from the outside so as to prevent it. Further, when a light-emitting device represented by a light-emitting device having an EL element is manufactured, a substance which promotes deterioration of an organic compound layer such as moisture or oxygen is sufficiently infiltrated from the outside not only in the support but also in the transfer body. It is preferable to prevent this. The order of manufacturing the light-emitting device is not particularly limited, and after forming the light-emitting element, a plastic substrate as a support may be attached, the substrate may be peeled off, and a plastic substrate as a transfer member may be attached. , After forming the light emitting element, peel off the substrate,
After attaching the plastic substrate as the first transfer body, the plastic substrate as the second transfer body may be attached.
【0112】(実施の形態3)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、レーザー光の照射または加熱処理を行う例を図4に
示す。
(Embodiment Mode 3) In addition to Embodiment Mode 1, Embodiment Mode 3 shows an example in which laser light irradiation or heat treatment is performed in order to further promote peeling.
【0113】図4(A)中、40は基板、41は窒化物
層または金属層、42は酸化物層、43は被剥離層であ
る。
In FIG. 4A, 40 is a substrate, 41 is a nitride layer or a metal layer, 42 is an oxide layer, and 43 is a layer to be peeled.
【0114】被剥離層43まで形成する工程は、実施の
形態1と同一であるので省略する。
The step of forming the layer to be peeled 43 is the same as that of the first embodiment, and therefore its description is omitted.
【0115】被剥離層43を形成した後、レーザー光の
照射を行う。(図3(A))レーザー光としては、エキ
シマレーザー等の気体レーザーや、YVO4レーザーや
YAGレーザーなどの固体レーザーや、半導体レーザー
を用いればよい。また、レーザー発振の形態は、連続発
振、パルス発振のいずれでもよく、レーザービームの形
状も線状、矩形状、円状、楕円状のいずれでもよい。ま
た、使用する波長は、基本波、第2高調波、第3高調波
のいずれでもよい。
After the layer 43 to be peeled is formed, laser light irradiation is performed. (FIG. 3A) As the laser light, a gas laser such as an excimer laser, a solid laser such as a YVO 4 laser or a YAG laser, or a semiconductor laser may be used. Further, the form of laser oscillation may be continuous oscillation or pulse oscillation, and the shape of the laser beam may be linear, rectangular, circular, or elliptical. The wavelength used may be any of the fundamental wave, the second harmonic, and the third harmonic.
【0116】また、窒化物層または金属層41として用
いる材料は、レーザー光を吸収しやすい材料を用いるこ
とが望ましく、窒化チタンが好ましい。なお、レーザー
光を通過させるため、基板40は透光性を有している基
板を用いる。
The material used for the nitride layer or the metal layer 41 is preferably a material that easily absorbs laser light, and titanium nitride is preferable. Note that a substrate having a light-transmitting property is used as the substrate 40 in order to pass the laser light.
【0117】次いで、窒化物層または金属層41が設け
られている基板40を物理的手段により引き剥がす。
(図4(B))酸化物層42の膜応力と、窒化物層また
は金属層41の膜応力が異なっているため、比較的小さ
な力で引き剥がすことができる。
Then, the substrate 40 provided with the nitride layer or the metal layer 41 is peeled off by a physical means.
(FIG. 4 (B)) Since the film stress of the oxide layer 42 and the film stress of the nitride layer or the metal layer 41 are different, the film can be peeled off with a relatively small force.
【0118】レーザー光を照射することによって、窒化
物層または金属層41と酸化物層42との界面を加熱す
ることにより、互いの膜応力を変化させて、剥離を助長
することができ、さらに小さな力で剥離させることがで
きる。また、ここでは、被剥離層43の機械的強度が十
分であると仮定した例を示しているが、被剥離層43の
機械的強度が不十分である場合には、被剥離層43を固
定する支持体(図示しない)を貼りつけた後、剥離する
ことが好ましい。
By heating the interface between the nitride layer or the metal layer 41 and the oxide layer 42 by irradiating with a laser beam, mutual film stress can be changed to promote peeling. It can be peeled off with a small force. In addition, here, an example in which the mechanical strength of the layer to be peeled 43 is assumed to be sufficient is shown, but when the mechanical strength of the layer to be peeled 43 is insufficient, the layer to be peeled 43 is fixed. It is preferable that the support (not shown) is attached and then peeled off.
【0119】こうして、酸化物層42上に形成された被
剥離層43を基板40から分離することができる。剥離
後の状態を図4(C)に示す。
In this way, the layer to be peeled 43 formed on the oxide layer 42 can be separated from the substrate 40. The state after peeling is shown in FIG.
【0120】また、レーザー光に限定されず、ハロゲン
ランプ等の光源からの可視光、赤外線、紫外線、マイク
ロ波などを用いてもよい。
Further, it is not limited to laser light, and visible light from a light source such as a halogen lamp, infrared rays, ultraviolet rays, microwaves, etc. may be used.
【0121】また、レーザー光に代えて電気炉での加熱
処理でもよい。
Further, heat treatment in an electric furnace may be used instead of laser light.
【0122】また、支持体を接着する前、或いは、前記
物理的手段により剥離する前に、加熱処理またはレーザ
ー光の照射を行う処理を行ってもよい。
Further, a heat treatment or a laser light irradiation treatment may be carried out before the support is bonded or before the support is peeled by the physical means.
【0123】また、本実施の形態は、実施の形態2と組
み合わせることができる。
Further, this embodiment can be combined with the second embodiment.
【0124】(実施の形態4)本実施の形態において
は、実施の形態1に加えて、さらに剥離を助長させるた
め、粒状の酸化物を窒化物層または金属層と酸化物層と
の界面に設ける例を図5に示す。
(Embodiment 4) In this embodiment, in addition to Embodiment 1, granular oxide is added to the interface between a nitride layer or a metal layer and an oxide layer in order to further promote peeling. An example of provision is shown in FIG.
【0125】図5(A)中、50は基板、51は窒化物
層または金属層、52aは粒状の酸化物、52bは酸化
物層、53は被剥離層である。
In FIG. 5A, 50 is a substrate, 51 is a nitride layer or a metal layer, 52a is a granular oxide, 52b is an oxide layer, and 53 is a layer to be peeled.
【0126】窒化物層または金属層51まで形成する工
程は、実施の形態1と同一であるので省略する。
Since the steps of forming the nitride layer or the metal layer 51 are the same as those in the first embodiment, description thereof will be omitted.
【0127】窒化物層または金属層51を形成した後、
粒状の酸化物52aを形成する。粒状の酸化物52aと
しては酸化金属材料、例えば、ITO(酸化インジウム
酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2
3―ZnO)、酸化亜鉛(ZnO)等を用いればよ
い。
After forming the nitride layer or the metal layer 51,
A granular oxide 52a is formed. As the granular oxide 52a, a metal oxide material such as ITO (indium oxide-tin oxide alloy) or indium oxide-zinc oxide alloy (In 2
O 3 --ZnO), zinc oxide (ZnO), or the like may be used.
【0128】次いで、粒状の酸化物52aを覆って酸化
物層52bを形成する。酸化物層52bとして、代表的
な一例は酸化シリコン、酸化窒化シリコン、酸化金属材
料を用いればよい。なお、酸化物層23bは、スパッタ
法、プラズマCVD法、塗布法などのいずれの成膜方法
を用いてもよい。
Next, an oxide layer 52b is formed so as to cover the granular oxide 52a. As a typical example of the oxide layer 52b, silicon oxide, silicon oxynitride, or a metal oxide material may be used. Note that the oxide layer 23b may be formed by any film formation method such as a sputtering method, a plasma CVD method, or a coating method.
【0129】次いで、酸化物層52b上に被剥離層53
を形成する。(図5(A))
Next, the peeled layer 53 is formed on the oxide layer 52b.
To form. (Figure 5 (A))
【0130】次いで、窒化物層または金属層51が設け
られている基板50を物理的手段により引き剥がす。
(図5(B))酸化物層52の膜応力と、窒化物層また
は金属層51の膜応力が異なっているため、比較的小さ
な力で引き剥がすことができる。
Then, the substrate 50 provided with the nitride layer or the metal layer 51 is peeled off by a physical means.
(FIG. 5B) Since the film stress of the oxide layer 52 and the film stress of the nitride layer or the metal layer 51 are different, the film can be peeled off with a relatively small force.
【0131】粒状の酸化物52bを設けることによっ
て、窒化物層または金属層51と酸化物層52との結合
力を弱め、互いの密着性を変化させて、剥離を助長する
ことができ、さらに小さな力で剥離させることができ
る。また、ここでは、被剥離層53の機械的強度が十分
であると仮定した例を示しているが、被剥離層53の機
械的強度が不十分である場合には、被剥離層53を固定
する支持体(図示しない)を貼りつけた後、剥離するこ
とが好ましい。
By providing the granular oxide 52b, it is possible to weaken the bonding force between the nitride layer or the metal layer 51 and the oxide layer 52, change the adhesiveness to each other, and promote peeling. It can be peeled off with a small force. Further, here, an example is shown in which the mechanical strength of the layer to be peeled 53 is assumed to be sufficient, but when the mechanical strength of the layer to be peeled 53 is insufficient, the layer to be peeled 53 is fixed. It is preferable that the support (not shown) is attached and then peeled off.
【0132】こうして、酸化物層52b上に形成された
被剥離層53を基板50から分離することができる。剥
離後の状態を図5(C)に示す。
Thus, the layer to be peeled 53 formed on the oxide layer 52b can be separated from the substrate 50. The state after peeling is shown in FIG.
【0133】また、本実施の形態は、実施の形態2、ま
たは実施の形態3と組み合わせることができる。
Further, this embodiment mode can be combined with the second embodiment mode or the third embodiment mode.
【0134】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above structure will be described in more detail with reference to the following examples.
【0135】(実施例) [実施例1]本発明の実施例を図6〜図8を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のTFT(nチャネル型TFT及びp
チャネル型TFT)を同時に作製する方法について詳細
に説明する。
(Embodiment) [Embodiment 1] An embodiment of the present invention will be described with reference to FIGS. Here, a pixel portion and TFTs (n-channel type TFT and p-type TFT) of a driving circuit provided around the pixel portion are provided on the same substrate.
A method of simultaneously producing channel type TFTs will be described in detail.
【0136】まず、基板100上に窒化物層または金属
層101、酸化物層102、下地絶縁膜103を形成
し、結晶構造を有する半導体膜を得た後、所望の形状に
エッチング処理して島状に分離された半導体層104〜
108を形成する。
First, a nitride layer or metal layer 101, an oxide layer 102, and a base insulating film 103 are formed over a substrate 100, a semiconductor film having a crystal structure is obtained, and then an island is formed by etching into a desired shape. Semiconductor layers 104 separated in the shape of
108 is formed.
【0137】基板100としては、ガラス基板(#17
37)を用いる。
A glass substrate (# 17) is used as the substrate 100.
37) is used.
【0138】また、金属層101としては、Ti、A
l、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、
Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、P
tから選ばれた元素、または前記元素を主成分とする合
金材料若しくは化合物材料からなる単層、またはこれら
の積層を用いればよい。さらに好ましくは、これらの窒
化物、例えば、窒化チタン、窒化タングステン、窒化タ
ンタル、窒化モリブデンからなる単層、またはこれらの
積層を用いればよい。ここではスパッタ法で膜厚100
nmの窒化チタン膜を用いる。
Further, as the metal layer 101, Ti, A
l, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni,
Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, P
A single layer made of an element selected from t, an alloy material or a compound material containing the above element as a main component, or a stacked layer thereof may be used. More preferably, a single layer of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, molybdenum nitride, or a stacked layer thereof may be used. Here, the film thickness is 100 by the sputtering method.
nm titanium nitride film is used.
【0139】また、酸化物層102としては、酸化シリ
コン材料または酸化金属材料からなる単層、またはこれ
らの積層を用いればよい。ここではスパッタ法で膜厚2
00nmの酸化シリコン膜を用いる。この金属層101
と酸化物層102の結合力は熱処理には強く、膜剥がれ
(ピーリングとも呼ばれる)などが生じないが、物理的
手段で簡単に酸化物層の層内、あるいは界面において剥
離することができる。
As the oxide layer 102, a single layer made of a silicon oxide material or a metal oxide material, or a laminated layer of these may be used. Here, the film thickness is 2 by the sputtering method.
A 00 nm silicon oxide film is used. This metal layer 101
The bond strength between the oxide layer 102 and the oxide layer 102 is strong in heat treatment and film peeling (also referred to as peeling) or the like does not occur, but the oxide layer 102 can be easily peeled by a physical means in the oxide layer or at the interface.
【0140】また、下地絶縁膜103としては、プラズ
マCVD法で成膜温度400℃、原料ガスSiH4、N
3、N2Oから作製される酸化窒化シリコン膜103a
(組成比Si=32%、O=27%、N=24%、H=
17%)を50nm(好ましくは10〜200nm)形成す
る。次いで、表面をオゾン水で洗浄した後、表面の酸化
膜を希フッ酸(1/100希釈)で除去する。次いでプ
ラズマCVD法で成膜温度400℃、原料ガスSi
4、N2Oから作製される酸化窒化シリコン膜103b
(組成比Si=32%、O=59%、N=7%、H=2
%)を100nm(好ましくは50〜200nm)の厚さ
に積層形成し、さらに大気解放せずにプラズマCVD法
で成膜温度300℃、成膜ガスSiH4で非晶質構造を
有する半導体膜(ここではアモルファスシリコン膜)を
54nmの厚さ(好ましくは25〜80nm)で形成す
る。
The base insulating film 103 is formed by plasma CVD at a film forming temperature of 400 ° C. and source gases of SiH 4 and N 2.
Silicon oxynitride film 103a made of H 3 and N 2 O
(Composition ratio Si = 32%, O = 27%, N = 24%, H =
17%) is formed to 50 nm (preferably 10 to 200 nm). Next, after cleaning the surface with ozone water, the oxide film on the surface is removed with dilute hydrofluoric acid (diluted by 1/100). Then, the film formation temperature is 400 ° C. by the plasma CVD method, and the source gas Si
Silicon oxynitride film 103b made of H 4 and N 2 O
(Composition ratio Si = 32%, O = 59%, N = 7%, H = 2
%) To have a thickness of 100 nm (preferably 50 to 200 nm), and a semiconductor film having an amorphous structure with a film forming temperature of 300 ° C. and a film forming gas of SiH 4 by a plasma CVD method without exposing to the atmosphere ( Here, an amorphous silicon film) is formed with a thickness of 54 nm (preferably 25 to 80 nm).
【0141】本実施例では下地膜103を2層構造とし
て示したが、前記絶縁膜の単層膜または2層以上積層さ
せた構造として形成しても良い。また、半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム(SiXGe1-X(X=0.0001〜0.0
2))合金などを用い、公知の手段(スパッタ法、LP
CVD法、またはプラズマCVD法等)により形成すれ
ばよい。また、プラズマCVD装置は、枚葉式の装置で
もよいし、バッチ式の装置でもよい。また、同一の成膜
室で大気に触れることなく下地絶縁膜と半導体膜とを連
続成膜してもよい。
Although the base film 103 has a two-layer structure in this embodiment, it may have a single-layer structure of the insulating film or a structure in which two or more layers are laminated. The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.0).
2)) Using alloys or the like, known means (sputtering method, LP
It may be formed by a CVD method, a plasma CVD method, or the like. Further, the plasma CVD apparatus may be a single wafer type apparatus or a batch type apparatus. Alternatively, the base insulating film and the semiconductor film may be successively formed in the same film formation chamber without exposure to the air.
【0142】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約2nmの極薄い酸
化膜を形成する。次いで、TFTのしきい値を制御する
ために微量な不純物元素(ボロンまたはリン)のドーピ
ングを行う。ここでは、ジボラン(B26)を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧15kV、ジボランを水素で1%
に希釈したガス流量30sccm、ドーズ量2×1012
/cm2で非晶質シリコン膜にボロンを添加した。
Next, after cleaning the surface of the semiconductor film having an amorphous structure, an extremely thin oxide film of about 2 nm is formed on the surface with ozone water. Next, a slight amount of impurity element (boron or phosphorus) is doped to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used, the doping condition is an acceleration voltage of 15 kV, and diborane is hydrogen at 1%.
Flow rate of diluted gas to 30 sccm, dose amount 2 × 10 12
Boron was added to the amorphous silicon film at a rate of / cm 2 .
【0143】次いで、重量換算で10ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。
Then, a nickel acetate salt solution containing 10 ppm by weight of nickel is applied by a spinner. Instead of coating, a method of spattering nickel element over the entire surface by a sputtering method may be used.
【0144】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、500℃〜650℃で4〜24
時間で行えばよい。ここでは脱水素化のための熱処理
(500℃、1時間)の後、結晶化のための熱処理(5
50℃、4時間)を行って結晶構造を有するシリコン膜
を得る。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、ランプアニール装置で結晶化を行っても
よい。なお、ここではシリコンの結晶化を助長する金属
元素としてニッケルを用いた結晶化技術を用いたが、他
の公知の結晶化技術、例えば固相成長法やレーザー結晶
化法を用いてもよい。
Next, heat treatment is performed for crystallization to form a semiconductor film having a crystal structure. For this heat treatment, heat treatment of an electric furnace or irradiation of strong light may be used. When it is performed by heat treatment in an electric furnace, it is 4 to 24 at 500 to 650 ° C
You can do it in time. Here, after the heat treatment for dehydrogenation (500 ° C., 1 hour), the heat treatment for crystallization (5
50 ° C., 4 hours) to obtain a silicon film having a crystal structure. Note that here, although crystallization is performed by heat treatment using a furnace, crystallization may be performed by a lamp annealing apparatus. Although a crystallization technique using nickel as a metal element that promotes crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.
【0145】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するための第1のレーザ
ー光(XeCl:波長308nm)の照射を大気中、ま
たは酸素雰囲気中で行う。レーザー光には波長400nm
以下のエキシマレーザ光や、YAGレーザの第2高調
波、第3高調波を用いる。いずれにしても、繰り返し周
波数10〜1000Hz程度のパルスレーザー光を用い、
当該レーザー光を光学系にて100〜500mJ/cm2に集
光し、90〜95%のオーバーラップ率をもって照射
し、シリコン膜表面を走査させればよい。ここでは、繰
り返し周波数30Hz、エネルギー密度393mJ/cm2
第1のレーザー光の照射を大気中で行なう。なお、大気
中、または酸素雰囲気中で行うため、第1のレーザー光
の照射により表面に酸化膜が形成される。
Next, after removing the oxide film on the surface of the silicon film having a crystal structure with dilute hydrofluoric acid or the like, the crystallization rate is increased,
Irradiation with the first laser light (XeCl: wavelength 308 nm) for repairing defects left in crystal grains is performed in the air or an oxygen atmosphere. Laser light has a wavelength of 400 nm
The following excimer laser light and the second and third harmonics of a YAG laser are used. In any case, using pulsed laser light with a repetition frequency of about 10 to 1000 Hz,
The laser light may be focused at 100 to 500 mJ / cm 2 by an optical system and irradiated with an overlap rate of 90 to 95% to scan the surface of the silicon film. Here, irradiation with the first laser light is performed in the atmosphere with a repetition frequency of 30 Hz and an energy density of 393 mJ / cm 2 . Since it is performed in the air or an oxygen atmosphere, an oxide film is formed on the surface by irradiation with the first laser light.
【0146】次いで、第1のレーザー光の照射により形
成された酸化膜を希フッ酸で除去した後、第2のレーザ
ー光の照射を窒素雰囲気、或いは真空中で行い、半導体
膜表面を平坦化する。このレーザー光(第2のレーザー
光)には波長400nm以下のエキシマレーザー光や、Y
AGレーザーの第2高調波、第3高調波を用いる。第2
のレーザー光のエネルギー密度は、第1のレーザー光の
エネルギー密度より大きくし、好ましくは30〜60m
J/cm2大きくする。ここでは、繰り返し周波数30
Hz、エネルギー密度453mJ/cm2で第2のレーザー光
の照射を行ない、半導体膜表面における凹凸のP―V値
(Peak to Valley、高さの最大値と最小値の差分)が5
0nm以下となる。このP−V値は、AFM(原子間力
顕微鏡)により得られる。
Next, after removing the oxide film formed by the irradiation of the first laser light with dilute hydrofluoric acid, the irradiation of the second laser light is performed in a nitrogen atmosphere or in a vacuum to flatten the surface of the semiconductor film. To do. This laser light (second laser light) is an excimer laser light with a wavelength of 400 nm or less, or Y
The second and third harmonics of the AG laser are used. Second
The energy density of the laser light is larger than that of the first laser light, and preferably 30 to 60 m.
Increase J / cm 2 . Here, the repetition frequency 30
Irradiation with the second laser beam was performed at a frequency of Hz and an energy density of 453 mJ / cm 2 , and the PV value (Peak to Valley, the difference between the maximum height and the minimum height) of the unevenness on the semiconductor film surface was 5
It becomes 0 nm or less. This PV value is obtained by AFM (atomic force microscope).
【0147】また、本実施例では第2のレーザー光の照
射を全面に行ったが、オフ電流の低減は、画素部のTF
Tに特に効果があるため、少なくとも画素部のみに選択
的に照射する工程としてもよい。
Further, although the second laser beam is applied to the entire surface in this embodiment, the OFF current can be reduced by the TF of the pixel portion.
Since T is particularly effective, at least the pixel portion may be selectively irradiated.
【0148】次いで、オゾン水で表面を120秒処理し
て合計1〜5nmの酸化膜からなるバリア層を形成す
る。
Next, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm.
【0149】次いで、バリア層上にスパッタ法にてゲッ
タリングサイトとなるアルゴン元素を含む非晶質シリコ
ン膜を膜厚150nmで形成する。本実施例のスパッタ
法による成膜条件は、成膜圧力を0.3Paとし、ガス
(Ar)流量を50(sccm)とし、成膜パワーを3kW
とし、基板温度を150℃とする。なお、上記条件での
非晶質シリコン膜に含まれるアルゴン元素の原子濃度
は、3×1020/cm3〜6×1020/cm3、酸素の原
子濃度は1×1019/cm3〜3×1019/cm 3であ
る。その後、ランプアニール装置を用いて650℃、3
分の熱処理を行いゲッタリングする。
Then, a barrier layer is formed on the barrier layer by a sputtering method.
Amorphous silicon containing elemental argon that acts as a tarring site
Forming a film having a thickness of 150 nm. Sputtering of this example
The film forming conditions by the method are as follows: film forming pressure is 0.3 Pa, gas is
(Ar) flow rate is 50 (sccm) and film formation power is 3 kW
And the substrate temperature is 150 ° C. In addition, under the above conditions
Atomic concentration of argon element contained in amorphous silicon film
Is 3 × 1020/ Cm3~ 6 × 1020/ Cm3, The source of oxygen
Child concentration is 1 × 1019/ Cm3~ 3 x 1019/ Cm 3And
It Then, using a lamp annealing device at 650 ° C., 3
Gettering is performed by heat treatment for a minute.
【0150】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。
Then, the barrier layer is used as an etching stopper to selectively remove the amorphous silicon film containing the argon element which is the gettering site, and then the barrier layer is selectively removed with dilute hydrofluoric acid. In addition, at the time of gettering,
Since nickel tends to move to a region having a high oxygen concentration, it is desirable to remove the barrier layer made of an oxide film after gettering.
【0151】次いで、得られた結晶構造を有するシリコ
ン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層104〜108を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
Next, after forming a thin oxide film with ozone water on the surface of the obtained silicon film having a crystal structure (also referred to as a polysilicon film), a mask made of a resist is formed, and an etching treatment is performed into a desired shape. The semiconductor layers 104 to 108 separated into islands are formed. After forming the semiconductor layer, the resist mask is removed.
【0152】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜109となる珪素を主成分とする絶縁膜を
形成する。本実施例では、プラズマCVD法により11
5nmの厚さで酸化窒化シリコン膜(組成比Si=32
%、O=59%、N=7%、H=2%)で形成する。
Then, after removing the oxide film with an etchant containing hydrofluoric acid and simultaneously cleaning the surface of the silicon film,
An insulating film containing silicon as its main component is formed to be the gate insulating film 109. In this embodiment, 11 is formed by the plasma CVD method.
A silicon oxynitride film with a thickness of 5 nm (composition ratio Si = 32
%, O = 59%, N = 7%, H = 2%).
【0153】次いで、図6(A)に示すように、ゲート
絶縁膜109上に膜厚20〜100nmの第1の導電膜
110aと、膜厚100〜400nmの第2の導電膜1
10bとを積層形成する。本実施例では、ゲート絶縁膜
109上に膜厚50nmの窒化タンタル膜、膜厚370
nmのタングステン膜を順次積層する。
Next, as shown in FIG. 6A, a first conductive film 110a having a film thickness of 20 to 100 nm and a second conductive film 1 having a film thickness of 100 to 400 nm are formed on the gate insulating film 109.
And 10b are laminated. In this embodiment, a tantalum nitride film with a thickness of 50 nm and a thickness of 370 are formed on the gate insulating film 109.
nm tungsten films are sequentially stacked.
【0154】第1の導電膜及び第2の導電膜を形成する
導電性材料としてはTa、W、Ti、Mo、Al、Cu
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第1の導電
膜及び第2の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
AgPdCu合金を用いてもよい。また、2層構造に限
定されず、例えば、膜厚50nmのタングステン膜、膜
厚500nmのアルミニウムとシリコンの合金(Al−
Si)膜、膜厚30nmの窒化チタン膜を順次積層した
3層構造としてもよい。また、3層構造とする場合、第
1の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第2の導電膜のアルミニウムとシリコ
ンの合金(Al−Si)膜に代えてアルミニウムとチタ
ンの合金膜(Al−Ti)を用いてもよいし、第3の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。
As the conductive material for forming the first conductive film and the second conductive film, Ta, W, Ti, Mo, Al and Cu are used.
It is formed of an element selected from the above or an alloy material or a compound material containing the above element as a main component. A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus as the first conductive film and the second conductive film,
You may use AgPdCu alloy. Further, the structure is not limited to the two-layer structure.
A three-layer structure in which a Si) film and a titanium nitride film having a film thickness of 30 nm are sequentially laminated may be used. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum may be used instead of the aluminum-silicon alloy (Al-Si) film of the second conductive film. An alloy film of titanium (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.
Further, it may have a single layer structure.
【0155】次に、図6(B)に示すように光露光工程
によりレジストからなるマスク112〜117を形成
し、ゲート電極及び配線を形成するための第1のエッチ
ング処理を行う。第1のエッチング処理では第1及び第
2のエッチング条件で行う。エッチングにはICP(In
ductively Coupled Plasma:誘導結合型プラズマ)エッ
チング法を用いると良い。ICPエッチング法を用い、
エッチング条件(コイル型の電極に印加される電力量、
基板側の電極に印加される電力量、基板側の電極温度
等)を適宜調節することによって所望のテーパー形状に
膜をエッチングすることができる。なお、エッチング用
ガスとしては、Cl2、BCl3、SiCl4、CCl4
どを代表とする塩素系ガスまたはCF4、SF6、NF3
などを代表とするフッ素系ガス、またはO2を適宜用い
ることができる。
Next, as shown in FIG. 6B, masks 112 to 117 made of resist are formed by a light exposure process, and a first etching process for forming gate electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. ICP (In
It is advisable to use an inductively coupled plasma etching method. Using ICP etching method,
Etching conditions (electric power applied to the coil type electrode,
By appropriately adjusting the amount of electric power applied to the electrode on the substrate side, the electrode temperature on the substrate side, etc., the film can be etched into a desired tapered shape. As the etching gas, chlorine-based gas represented by Cl 2 , BCl 3 , SiCl 4 , CCl 4 or the like or CF 4 , SF 6 , NF 3 is used.
A fluorine-based gas typified by, for example, or O 2 can be appropriately used.
【0156】本実施例では、基板側(試料ステージ)に
も150WのRF(13.56MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加する。なお、基板側の電極
面積サイズは、12.5cm×12.5cmであり、コ
イル型の電極面積サイズ(ここではコイルの設けられた
石英円板)は、直径25cmの円板である。この第1の
エッチング条件によりW膜をエッチングして第1の導電
層の端部をテーパー形状とする。第1のエッチング条件
でのWに対するエッチング速度は200.39nm/m
in、TaNに対するエッチング速度は80.32nm
/minであり、TaNに対するWの選択比は約2.5
である。また、この第1のエッチング条件によって、W
のテーパー角は、約26°となる。この後、レジストか
らなるマスク112〜117を除去せずに第2のエッチ
ング条件に変え、エッチング用ガスにCF4とCl2とを
用い、それぞれのガス流量比を30/30(sccm)
とし、1Paの圧力でコイル型の電極に500WのRF(1
3.56MHz)電力を投入してプラズマを生成して約30秒
程度のエッチングを行った。基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2を混合し
た第2のエッチング条件ではW膜及びTaN膜とも同程
度にエッチングされる。第2のエッチング条件でのWに
対するエッチング速度は58.97nm/min、Ta
Nに対するエッチング速度は66.43nm/minで
ある。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
In this embodiment, 150 W of RF (13.56 MHz) power is also applied to the substrate side (sample stage) to apply a substantially negative self-bias voltage. The electrode area size on the substrate side is 12.5 cm × 12.5 cm, and the coil type electrode area size (here, a quartz disk provided with a coil) is a disk having a diameter of 25 cm. The W film is etched under the first etching condition so that the end portion of the first conductive layer is tapered. The etching rate for W under the first etching condition is 200.39 nm / m
Etching rate for in and TaN is 80.32 nm
/ Min, and the selection ratio of W to TaN is about 2.5.
Is. In addition, depending on the first etching condition, W
The taper angle of is about 26 °. After that, the masks 112 to 117 made of resist are not removed, and the second etching conditions are changed to CF 4 and Cl 2 as etching gas, and the gas flow rate ratio of each is 30/30 (sccm).
With a pressure of 1 Pa, RF (1 W
(3.56 MHz) Power was applied to generate plasma and etching was performed for about 30 seconds. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. The etching rate for W under the second etching condition is 58.97 nm / min, Ta
The etching rate for N is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased at a rate of about 10 to 20%.
【0157】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。
In the first etching process, the shape of the mask made of resist is adjusted to
The edges of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion may be 15 to 45 °.
【0158】こうして、第1のエッチング処理により第
1の導電層と第2の導電層から成る第1の形状の導電層
119〜123(第1の導電層119a〜123aと第
2の導電層119b〜123b)を形成する。ゲート絶
縁膜となる絶縁膜109は、10〜20nm程度エッチン
グされ、第1の形状の導電層119〜123で覆われな
い領域が薄くなったゲート絶縁膜118となる。
Thus, the first shape conductive layers 119 to 123 (first conductive layers 119a to 123a and second conductive layer 119b) formed of the first conductive layer and the second conductive layer are formed by the first etching treatment. ~ 123b) are formed. The insulating film 109 serving as a gate insulating film is etched by about 10 to 20 nm, and becomes a gate insulating film 118 in which a region which is not covered with the first shape conductive layers 119 to 123 is thinned.
【0159】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う。ここでは、エッチン
グ用ガスにSF6とCl2とO2とを用い、それぞれのガ
ス流量比を24/12/24(sccm)とし、1.3
Paの圧力でコイル型の電極に700WのRF(13.56MH
z)電力を投入してプラズマを生成してエッチングを2
5秒行った。基板側(試料ステージ)にも10WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。第2のエッチング処理でのWに対する
エッチング速度は227.3nm/min、TaNに対
するエッチング速度は32.1nm/minであり、T
aNに対するWの選択比は7.1であり、絶縁膜118
であるSiONに対するエッチング速度は33.7nm
/minであり、SiONに対するWの選択比は6.8
3である。このようにエッチングガス用ガスにSF6
用いた場合、絶縁膜118との選択比が高いので膜減り
を抑えることができる。本実施例では絶縁膜118にお
いて約8nmしか膜減りが起きない。
Then, a second etching process is performed without removing the resist mask. Here, SF 6 , Cl 2, and O 2 are used as etching gases, and the gas flow rate ratios thereof are set to 24/12/24 (sccm).
700W RF (13.56MH) on coil type electrode with pressure of Pa
z) Applying electric power to generate plasma for etching 2
It went for 5 seconds. RF of 10W on the substrate side (sample stage)
(13.56MHz) Apply power and apply substantially negative self-bias voltage. In the second etching treatment, the etching rate for W is 227.3 nm / min, the etching rate for TaN is 32.1 nm / min, and
The selection ratio of W with respect to aN is 7.1, and the insulating film 118
Etching rate for SiON is 33.7 nm
/ Min, and the selection ratio of W to SiON is 6.8.
It is 3. As described above, when SF 6 is used as the etching gas, the selection ratio to the insulating film 118 is high, so that the film loss can be suppressed. In this embodiment, the insulating film 118 is reduced by about 8 nm.
【0160】この第2のエッチング処理によりWのテー
パー角は70°となった。この第2のエッチング処理に
より第2の導電層126b〜131bを形成する。一
方、第1の導電層は、ほとんどエッチングされず、第1
の導電層126a〜131aとなる。なお、第1の導電
層126a〜131aは、第1の導電層119a〜12
4aとほぼ同一サイズである。実際には、第1の導電層
の幅は、第2のエッチング処理前に比べて約0.3μm
程度、即ち線幅全体で0.6μm程度後退する場合もあ
るがほとんどサイズに変化がない。
By this second etching treatment, the taper angle of W became 70 °. The second conductive layers 126b to 131b are formed by this second etching process. On the other hand, the first conductive layer is hardly etched,
Of the conductive layers 126a to 131a. Note that the first conductive layers 126a to 131a are the first conductive layers 119a to 12a.
It is almost the same size as 4a. Actually, the width of the first conductive layer is about 0.3 μm as compared with that before the second etching process.
In some cases, the line width may recede by about 0.6 μm, but there is almost no change in size.
【0161】また、2層構造に代えて、膜厚50nmの
タングステン膜、膜厚500nmのアルミニウムとシリ
コンの合金(Al−Si)膜、膜厚30nmの窒化チタ
ン膜を順次積層した3層構造とした場合、第1のエッチ
ング処理の第1のエッチング条件としては、BCl3
Cl2とO2とを原料ガスに用い、それぞれのガス流量比
を65/10/5(sccm)とし、基板側(試料ステ
ージ)に300WのRF(13.56MHz)電力を投
入し、1.2Paの圧力でコイル型の電極に450Wの
RF(13.56MHz)電力を投入してプラズマを生
成して117秒のエッチングを行えばよく、第1のエッ
チング処理の第2のエッチング条件としては、CF4
Cl2とO2とを用い、それぞれのガス流量比を25/2
5/10(sccm)とし、基板側(試料ステージ)に
も20WのRF(13.56MHz)電力を投入し、1
Paの圧力でコイル型の電極に500WのRF(13.
56MHz)電力を投入してプラズマを生成して約30
秒程度のエッチングを行えばよく、第2のエッチング処
理としてはBCl3とCl2を用い、それぞれのガス流量
比を20/60(sccm)とし、基板側(試料ステージ)
には100WのRF(13.56MHz)電力を投入
し、1.2Paの圧力でコイル型の電極に600WのR
F(13.56MHz)電力を投入してプラズマを生成
してエッチングを行えばよい。
Further, instead of the two-layer structure, a three-layer structure in which a tungsten film having a film thickness of 50 nm, an aluminum-silicon alloy (Al-Si) film having a film thickness of 500 nm, and a titanium nitride film having a film thickness of 30 nm are sequentially laminated is provided. In this case, as the first etching condition of the first etching process, BCl 3 , Cl 2 and O 2 are used as source gases, and the gas flow rate ratio of each is set to 65/10/5 (sccm). The RF power (13.56 MHz) of 300 W is applied to the (sample stage), and the RF power (13.56 MHz) of 450 W is applied to the coil-shaped electrode at a pressure of 1.2 Pa to generate plasma for 117 seconds. Etching may be performed. As the second etching condition of the first etching process, CF 4 , Cl 2, and O 2 are used, and the gas flow rate ratio of each is 25/2.
5/10 (sccm), 20W of RF (13.56MHz) power was also applied to the substrate side (sample stage),
RF of 500 W (13.
56MHz) Power is generated and plasma is generated for about 30
It suffices to perform the etching for about a second. BCl 3 and Cl 2 are used for the second etching treatment, and the gas flow rate ratio of each is set to 20/60 (sccm) and the substrate side (sample stage)
RF (13.56 MHz) power of 100 W is applied to the coil, and a pressure of 1.2 Pa is applied to the coil-shaped electrode to generate R of 600 W.
It suffices to apply F (13.56 MHz) power to generate plasma and perform etching.
【0162】次いで、レジストからなるマスクを除去し
た後、第1のドーピング処理を行って図6(D)の状態
を得る。ドーピング処理はイオンドープ法、もしくはイ
オン注入法で行えば良い。イオンドープ法の条件はドー
ズ量を1.5×1014atoms/cm2とし、加速電圧を60
〜100keVとして行う。n型を付与する不純物元素
として、典型的にはリン(P)または砒素(As)を用
いる。この場合、第1の導電層及び第2の導電層126
〜130がn型を付与する不純物元素に対するマスクと
なり、自己整合的に第1の不純物領域132〜136が
形成される。第1の不純物領域132〜136には1×
1016〜1×1017/cm3の濃度範囲でn型を付与する不
純物元素を添加する。ここでは、第1の不純物領域と同
じ濃度範囲の領域をn--領域とも呼ぶ。
Next, after removing the resist mask, the first doping process is performed to obtain the state of FIG. 6 (D). The doping treatment may be performed by an ion doping method or an ion implantation method. The conditions of the ion doping method are a dose amount of 1.5 × 10 14 atoms / cm 2 and an acceleration voltage of 60.
~ 100 keV. Phosphorus (P) or arsenic (As) is typically used as the impurity element imparting n-type. In this case, the first conductive layer 126 and the second conductive layer 126
˜130 serve as a mask for the impurity element imparting n-type, and the first impurity regions 132 to 136 are formed in a self-aligned manner. 1 × is included in the first impurity regions 132 to 136.
An impurity element imparting n-type is added within a concentration range of 10 16 to 1 × 10 17 / cm 3 . Here, a region having the same concentration range as the first impurity region is also called an n region.
【0163】なお、本実施例ではレジストからなるマス
クを除去した後、第1のドーピング処理を行ったが、レ
ジストからなるマスクを除去せずに第1のドーピング処
理を行ってもよい。
Although the first doping process is performed after removing the resist mask in this embodiment, the first doping process may be performed without removing the resist mask.
【0164】次いで、図7(A)に示すようにレジスト
からなるマスク137〜139を形成し第2のドーピン
グ処理を行う。マスク137は駆動回路のpチャネル型
TFTを形成する半導体層のチャネル形成領域及びその
周辺の領域を保護するマスクであり、マスク138は駆
動回路のnチャネル型TFTの一つを形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するマス
クであり、マスク139は画素部のTFTを形成する半
導体層のチャネル形成領域及びその周辺の領域と保持容
量となる領域とを保護するマスクである。
Next, as shown in FIG. 7A, masks 137 to 139 made of resist are formed and a second doping process is performed. A mask 137 is a mask that protects a channel formation region of a semiconductor layer that forms a p-channel TFT of a driver circuit and a peripheral region thereof, and a mask 138 is a semiconductor layer that forms one of n-channel TFTs of the driver circuit. The mask is a mask that protects the channel formation region and its peripheral region, and the mask 139 is a mask that protects the channel formation region of the semiconductor layer forming the TFT of the pixel portion, the peripheral region thereof, and the region to be the storage capacitor.
【0165】第2のドーピング処理におけるイオンドー
プ法の条件はドーズ量を1.5×1015atoms/cm2
し、加速電圧を60〜100keVとしてリン(P)を
ドーピングする。ここでは、第2の導電層126b〜1
28bをマスクとして各半導体層に不純物領域が自己整
合的に形成される。勿論、マスク137〜139で覆わ
れた領域には添加されない。こうして、第2の不純物領
域140〜142と、第3の不純物領域144が形成さ
れる。第2の不純物領域140〜142には1×1020
〜1×1021/cm3の濃度範囲でn型を付与する不純物元
素を添加されている。ここでは、第2の不純物領域と同
じ濃度範囲の領域をn+領域とも呼ぶ。
The condition of the ion doping method in the second doping process is that the dose amount is 1.5 × 10 15 atoms / cm 2 and the accelerating voltage is 60 to 100 keV, and phosphorus (P) is doped. Here, the second conductive layers 126 b to 1
An impurity region is formed in each semiconductor layer in a self-aligned manner using 28b as a mask. Of course, it is not added to the region covered with the masks 137 to 139. In this way, the second impurity regions 140 to 142 and the third impurity region 144 are formed. 1 × 10 20 is formed in the second impurity regions 140 to 142.
An impurity element imparting n-type is added in a concentration range of 1 × 10 21 / cm 3 . Here, a region having the same concentration range as the second impurity region is also called an n + region.
【0166】また、第3の不純物領域は第1の導電層に
より第2の不純物領域よりも低濃度に形成され、1×1
18〜1×1019/cm3の濃度範囲でn型を付与する不純
物元素を添加されることになる。なお、第3の不純物領
域は、テーパー形状である第1の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かっ
て不純物濃度が増加する濃度勾配を有している。ここで
は、第3の不純物領域と同じ濃度範囲の領域をn-領域
とも呼ぶ。また、マスク138、139で覆われた領域
は、第2のドーピング処理で不純物元素が添加されず、
第1の不純物領域146、147となる。
Further, the third impurity region is formed to have a lower concentration than the second impurity region by the first conductive layer, and is 1 × 1.
An impurity element imparting n-type is added in the concentration range of 0 18 to 1 × 10 19 / cm 3 . Note that the third impurity region has a concentration gradient in which the impurity concentration increases toward the end portion of the tapered portion because doping is performed by passing through the portion of the first conductive layer having a tapered shape. . Here, a region having the same concentration range as the third impurity region is also called an n region. Further, in the region covered with the masks 138 and 139, the impurity element is not added in the second doping treatment,
The first impurity regions 146 and 147 are formed.
【0167】次いで、レジストからなるマスク137〜
139を除去した後、新たにレジストからなるマスク1
48〜150を形成して図7(B)に示すように第3の
ドーピング処理を行う。
Next, a mask 137 made of resist is used.
After removing 139, a mask 1 made of a new resist
48 to 150 are formed and a third doping process is performed as shown in FIG.
【0168】駆動回路において、上記第3のドーピング
処理により、pチャネル型TFTを形成する半導体層お
よび保持容量を形成する半導体層にp型の導電型を付与
する不純物元素が添加された第4の不純物領域151、
152及び第5の不純物領域153、154を形成す
る。
In the drive circuit, by the third doping treatment, a fourth impurity element which imparts p-type conductivity is added to the semiconductor layer forming the p-channel TFT and the semiconductor layer forming the storage capacitor. Impurity region 151,
152 and fifth impurity regions 153 and 154 are formed.
【0169】また、第4の不純物領域151、152に
は1×1020〜1×1021/cm3の濃度範囲でp型を付与
する不純物元素が添加されるようにする。尚、第4の不
純物領域151、152には先の工程でリン(P)が添
加された領域(n--領域)であるが、p型を付与する不
純物元素の濃度がその1.5〜3倍添加されていて導電
型はp型となっている。ここでは、第4の不純物領域と
同じ濃度範囲の領域をp +領域とも呼ぶ。
In addition, in the fourth impurity regions 151 and 152,
Is 1 × 1020~ 1 x 10twenty one/cm3P-type in the concentration range of
The impurity element to be added is added. In addition, the fourth failure
Phosphorus (P) was added to the pure material regions 151 and 152 in the previous process.
Added region (n-Region), but the
Conductive because the concentration of pure element is 1.5 to 3 times that of pure element
The mold is p-type. Here, the fourth impurity region and
P in the same concentration range +Also called a region.
【0170】また、第5の不純物領域153、154は
第2の導電層127aのテーパー部と重なる領域に形成
されるものであり、1×1018〜1×1020/cm3の濃度
範囲でp型を付与する不純物元素が添加されるようにす
る。ここでは、第5の不純物領域と同じ濃度範囲の領域
をp-領域とも呼ぶ。
The fifth impurity regions 153 and 154 are formed in a region overlapping the tapered portion of the second conductive layer 127a, and have a concentration range of 1 × 10 18 to 1 × 10 20 / cm 3. An impurity element imparting p-type is added. Here, a region having the same concentration range as the fifth impurity region is also called ap region.
【0171】以上までの工程でそれぞれの半導体層にn
型またはp型の導電型を有する不純物領域が形成され
る。導電層126〜129はTFTのゲート電極とな
る。また、導電層130は画素部において保持容量を形
成する一方の電極となる。さらに、導電層131は画素
部においてソース配線を形成する。
Through the steps up to this point, each semiconductor layer has n
An impurity region having a conductivity type of p-type or p-type is formed. The conductive layers 126 to 129 serve as the gate electrodes of the TFT. In addition, the conductive layer 130 serves as one electrode which forms a storage capacitor in the pixel portion. Further, the conductive layer 131 forms a source wiring in the pixel portion.
【0172】次いで、ほぼ全面を覆う絶縁膜(図示しな
い)を形成する。本実施例では、プラズマCVD法によ
り膜厚50nmの酸化シリコン膜を形成した。勿論、こ
の絶縁膜は酸化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
Next, an insulating film (not shown) is formed to cover almost the entire surface. In this embodiment, a silicon oxide film having a film thickness of 50 nm is formed by the plasma CVD method. Of course, this insulating film is not limited to the silicon oxide film, and another insulating film containing silicon may be used as a single layer or a laminated structure.
【0173】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
(RTA法)、或いはYAGレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating the back surface with a YAG laser or an excimer laser, a heat treatment using a furnace, or a combination of these methods. By the method.
【0174】また、本実施例では、上記活性化の前に絶
縁膜を形成した例を示したが、上記活性化を行った後、
絶縁膜を形成する工程としてもよい。
In this embodiment, an example in which the insulating film is formed before the activation is shown, but after the activation is performed,
It may be a step of forming an insulating film.
【0175】次いで、窒化シリコン膜からなる第1の層
間絶縁膜155を形成して熱処理(300〜550℃で
1〜12時間の熱処理)を行い、半導体層を水素化する
工程を行う。(図7(C))この工程は第1の層間絶縁
膜155に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる
絶縁膜(図示しない)の存在に関係なく半導体層を水素
化することができる。ただし、本実施例では、第2の導
電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第2の導電層が耐え得
る熱処理条件とすることが重要である。水素化の他の手
段として、プラズマ水素化(プラズマにより励起された
水素を用いる)を行っても良い。
Next, a step of hydrogenating the semiconductor layer is performed by forming a first interlayer insulating film 155 made of a silicon nitride film and performing heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours). (FIG. 7C) This step is a step of terminating the dangling bond of the semiconductor layer by hydrogen contained in the first interlayer insulating film 155. The semiconductor layer can be hydrogenated regardless of the presence of an insulating film (not shown) made of a silicon oxide film. However, in this embodiment, since the material containing aluminum as the main component is used as the second conductive layer, it is important to set the heat treatment conditions that the second conductive layer can withstand in the hydrogenation step. Plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation.
【0176】次いで、第1の層間絶縁膜155上に有機
絶縁物材料から成る第2の層間絶縁膜156を形成す
る。本実施例では膜厚1.6μmのアクリル樹脂膜を形
成する。次いで、ソース配線131に達するコンタクト
ホールと、導電層129、130に達するコンタクトホ
ールと、各不純物領域に達するコンタクトホールを形成
する。本実施例では複数のエッチング処理を順次行う。
本実施例では第1の層間絶縁膜をエッチングストッパー
として第2の層間絶縁膜をエッチングした後、絶縁膜
(図示しない)をエッチングストッパーとして第1の層
間絶縁膜をエッチングしてから絶縁膜(図示しない)を
エッチングした。
Then, a second interlayer insulating film 156 made of an organic insulating material is formed on the first interlayer insulating film 155. In this embodiment, an acrylic resin film having a thickness of 1.6 μm is formed. Next, a contact hole reaching the source wiring 131, a contact hole reaching the conductive layers 129 and 130, and a contact hole reaching each impurity region are formed. In this embodiment, a plurality of etching processes are sequentially performed.
In this embodiment, after etching the second interlayer insulating film using the first interlayer insulating film as an etching stopper, the first interlayer insulating film is etched using an insulating film (not shown) as an etching stopper, and then the insulating film (illustrated). Not etched).
【0177】その後、Al、Ti、Mo、Wなどを用い
て配線及び画素電極を形成する。これらの電極及び画素
電極の材料は、AlまたはAgを主成分とする膜、また
はそれらの積層膜等の反射性の優れた材料を用いること
が望ましい。こうして、ソース電極またはドレイン電極
157〜162、ゲート配線164、接続配線163、
画素電極165が形成される。
After that, wirings and pixel electrodes are formed by using Al, Ti, Mo, W and the like. As a material of these electrodes and pixel electrodes, it is desirable to use a material having excellent reflectivity such as a film containing Al or Ag as a main component, or a laminated film thereof. Thus, the source or drain electrodes 157 to 162, the gate wiring 164, the connection wiring 163,
The pixel electrode 165 is formed.
【0178】以上の様にして、nチャネル型TFT20
1、pチャネル型TFT202、nチャネル型TFT2
03を有する駆動回路206と、nチャネル型TFTか
らなる画素TFT204、保持容量205とを有する画
素部207を同一基板上に形成することができる。(図
8)本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。
As described above, the n-channel TFT 20
1, p-channel TFT 202, n-channel TFT 2
The pixel portion 207 including the driver circuit 206 including the pixel 03, the pixel TFT 204 including the n-channel TFT, and the storage capacitor 205 can be formed over the same substrate. (FIG. 8) In this specification, such a substrate is referred to as an active matrix substrate for convenience.
【0179】画素部207において、画素TFT204
(nチャネル型TFT)にはチャネル形成領域169、
ゲート電極を形成する導電層129の外側に形成される
第1の不純物領域(n--領域)147と、ソース領域ま
たはドレイン領域として機能する第2の不純物領域(n
+領域)142、171を有している。また、保持容量
205の一方の電極として機能する半導体層には第4の
不純物領域152、第5の不純物領域154が形成され
ている。保持容量205は、絶縁膜(ゲート絶縁膜と同
一膜)118を誘電体として、第2の電極130と、半
導体層152、154、170とで形成されている。
In the pixel portion 207, the pixel TFT 204
The (n-channel TFT) has a channel formation region 169,
A first impurity region (n region) 147 formed outside the conductive layer 129 forming the gate electrode and a second impurity region (n ) functioning as a source region or a drain region (n
+ Area) 142, 171. Further, a fourth impurity region 152 and a fifth impurity region 154 are formed in the semiconductor layer functioning as one electrode of the storage capacitor 205. The storage capacitor 205 is formed of the second electrode 130 and the semiconductor layers 152, 154, and 170 using the insulating film (the same film as the gate insulating film) 118 as a dielectric.
【0180】また、駆動回路206において、nチャネ
ル型TFT201(第1のnチャネル型TFT)はチャ
ネル形成領域166、ゲート電極を形成する導電層12
6の一部と絶縁膜を介して重なる第3の不純物領域(n
-領域)144とソース領域またはドレイン領域として
機能する第2の不純物領域(n+領域)140を有して
いる。
In the drive circuit 206, the n-channel TFT 201 (first n-channel TFT) is the channel formation region 166 and the conductive layer 12 forming the gate electrode.
Third impurity region (n
- has a second impurity region (n + region) 140 functioning as a region) 144 and a source region or a drain region.
【0181】また、駆動回路206において、pチャネ
ル型TFT202にはチャネル形成領域167、ゲート
電極を形成する導電層127の一部と絶縁膜を介して重
なる第5不純物領域(p-領域)153とソース領域ま
たはドレイン領域として機能する第4の不純物領域(p
+領域)151を有している。
In the drive circuit 206, the p-channel TFT 202 has a channel formation region 167 and a fifth impurity region (p region) 153 which overlaps with a part of the conductive layer 127 forming the gate electrode via an insulating film. A fourth impurity region (p
+ Area) 151.
【0182】また、駆動回路206において、nチャネ
ル型TFT203(第2のnチャネル型TFT)にはチ
ャネル形成領域168、ゲート電極を形成する導電層1
28の外側に第1の不純物領域(n--領域)146とソ
ース領域またはドレイン領域として機能する第2の不純
物領域(n+領域)141を有している。
In the drive circuit 206, the n-channel TFT 203 (second n-channel TFT) has the channel forming region 168 and the conductive layer 1 forming the gate electrode.
A first impurity region (n region) 146 and a second impurity region (n + region) 141 functioning as a source region or a drain region are provided outside 28.
【0183】これらのTFT201〜203を適宜組み
合わせてシフトレジスタ回路、バッファ回路、レベルシ
フタ回路、ラッチ回路などを形成し、駆動回路206を
形成すればよい。例えば、CMOS回路を形成する場合
には、nチャネル型TFT201とpチャネル型TFT
202を相補的に接続して形成すればよい。
A drive circuit 206 may be formed by appropriately combining these TFTs 201 to 203 to form a shift register circuit, a buffer circuit, a level shifter circuit, a latch circuit, and the like. For example, when forming a CMOS circuit, an n-channel TFT 201 and a p-channel TFT
It may be formed by connecting 202 complementarily.
【0184】特に、駆動電圧が高いバッファ回路には、
ホットキャリア効果による劣化を防ぐ目的から、nチャ
ネル型TFT203の構造が適している。
Particularly, for a buffer circuit having a high driving voltage,
The structure of the n-channel TFT 203 is suitable for the purpose of preventing deterioration due to the hot carrier effect.
【0185】また、信頼性が最優先とされる回路には、
GOLD構造であるnチャネル型TFT201の構造が
適している。
For a circuit in which reliability is the highest priority,
The structure of the n-channel TFT 201 having the GOLD structure is suitable.
【0186】また、半導体膜表面の平坦化を向上させる
ことによって信頼性を向上させることができるので、G
OLD構造のTFTにおいて、ゲート電極とゲート絶縁
膜を介して重なる不純物領域の面積を縮小しても十分な
信頼性を得ることができる。具体的にはGOLD構造の
TFTにおいてゲート電極のテーパー部となる部分サイ
ズを小さくしても十分な信頼性を得ることができる。
Further, since the reliability can be improved by improving the flatness of the semiconductor film surface, G
In the TFT having the OLD structure, sufficient reliability can be obtained even if the area of the impurity region overlapping the gate electrode and the gate insulating film is reduced. Specifically, in the GOLD structure TFT, sufficient reliability can be obtained even if the size of the gate electrode tapered portion is reduced.
【0187】また、GOLD構造のTFTにおいてはゲ
ート絶縁膜が薄くなると寄生容量が増加するが、ゲート
電極(第1導電層)のテーパー部となる部分サイズを小
さくして寄生容量を低減すれば、f特性(周波数特性)
も向上してさらなる高速動作が可能となり、且つ、十分
な信頼性を有するTFTとなる。
In the GOLD structure TFT, the parasitic capacitance increases as the gate insulating film becomes thinner. However, if the size of the tapered portion of the gate electrode (first conductive layer) is reduced to reduce the parasitic capacitance, f characteristic (frequency characteristic)
Also, the TFT can be operated at a higher speed, and the TFT has sufficient reliability.
【0188】なお、画素部207の画素TFTにおいて
も、第2のレーザー光の照射によりオフ電流の低減、お
よびバラツキの低減が実現される。
Also in the pixel TFT of the pixel portion 207, the reduction of the off current and the variation can be realized by the irradiation of the second laser light.
【0189】また、本実施例では反射型の表示装置を形
成するためのアクティブマトリクス基板を作製する例を
示したが、画素電極を透明導電膜で形成すると、フォト
マスクは1枚増えるものの、透過型の表示装置を形成す
ることができる。
Further, although an example of manufacturing an active matrix substrate for forming a reflection type display device is shown in this embodiment, when the pixel electrode is formed of a transparent conductive film, the number of photomasks is increased by one, but the light transmission is increased. Mold display device can be formed.
【0190】また、本実施例ではガラス基板を用いた
が、特に限定されず、石英基板、半導体基板、セラミッ
クス基板、金属基板を用いることができる。
Although the glass substrate is used in this embodiment, it is not particularly limited, and a quartz substrate, a semiconductor substrate, a ceramics substrate, or a metal substrate can be used.
【0191】また、図8の状態を得た後、酸化物層10
2上に設けたTFTを含む層(被剥離層)の機械的強度
が十分であれば、基板100を引き剥がしてもよい。本
実施例は、被剥離層の機械的強度が不十分であるので、
被剥離層を固定する支持体(図示しない)を貼りつけた
後、剥離することが好ましい。
After obtaining the state shown in FIG. 8, the oxide layer 10
If the mechanical strength of the layer including the TFT (layer to be peeled) provided on the substrate 2 is sufficient, the substrate 100 may be peeled off. In this example, since the mechanical strength of the layer to be peeled is insufficient,
It is preferable to peel off after attaching a support (not shown) for fixing the layer to be peeled.
【0192】[実施例2]本実施例では、実施例1で作
製したアクティブマトリクス基板から、基板100を剥
離してプラスチック基板を貼り合わせてアクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図9を用いる。
[Embodiment 2] In this embodiment, a process of peeling the substrate 100 from the active matrix substrate manufactured in Embodiment 1 and adhering a plastic substrate to manufacture an active matrix type liquid crystal display device will be described below. To do. FIG. 9 is used for the description.
【0193】図9(A)において、400は基板、40
1は窒化物層または金属層、402は酸化物層、403
は下地絶縁層、404aは駆動回路413の素子、40
4bは画素部414の素子404b、405は画素電極
である。ここで素子とは、アクティブマトリクス型の液
晶表示装置において、画素のスイッチング素子として用
いる半導体素子(典型的にはTFT)もしくはMIM素
子等を指す。図9(A)に示したアクティブマトリクス
基板は図8に示したアクティブマトリクス基板を簡略化
して示したものであり、図8中の基板100は図9
(A)中の基板400に対応している。同様に図9
(A)中の401は、図8中の101に、図9(A)中
の402は、図8中の102に、図9(A)中の403
は、図8中の103に、図9(A)中の404aは、図
8中の201及び202に、図9(A)中の404b
は、図8中の204に、図9(A)中の405は、図8
中の165にそれぞれ対応している。
In FIG. 9A, reference numeral 400 denotes a substrate, 40
1 is a nitride layer or a metal layer, 402 is an oxide layer, 403
Is a base insulating layer, 404a is an element of the driving circuit 413, and 40
Reference numeral 4b denotes elements 404b and 405 of the pixel portion 414, which are pixel electrodes. Here, the element refers to a semiconductor element (typically a TFT) or a MIM element used as a switching element of a pixel in an active matrix type liquid crystal display device. The active matrix substrate shown in FIG. 9A is a simplified version of the active matrix substrate shown in FIG. 8, and the substrate 100 in FIG.
This corresponds to the substrate 400 in (A). Similarly, FIG.
Reference numeral 401 in FIG. 8A indicates 101 in FIG. 8, reference numeral 402 in FIG. 9A indicates reference numeral 102 in FIG. 8, and reference numeral 403 in FIG.
8 indicates 103, 404a in FIG. 9A indicates 201 and 202 in FIG. 8, and 404b in FIG. 9A.
8 in FIG. 8 and 405 in FIG.
It corresponds to 165 in each.
【0194】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、図8のアクティブマト
リクス基板上に配向膜406aを形成しラビング処理を
行う。なお、本実施例では配向膜を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ(図示し
ない)を所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。
First, according to the first embodiment, after obtaining the active matrix substrate in the state of FIG. 8, the alignment film 406a is formed on the active matrix substrate of FIG. 8 and rubbing treatment is performed. In this example, before forming the alignment film, a columnar spacer (not shown) for holding the space between the substrates was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, spherical spacers may be dispersed over the entire surface of the substrate instead of the columnar spacers.
【0195】次いで、支持体407となる対向基板を用
意する。この対向基板には、着色層、遮光層が各画素に
対応して配置されたカラーフィルタ(図示しない)が設
けられている。また、駆動回路の部分にも遮光層を設け
た。このカラーフィルタと遮光層とを覆う平坦化膜(図
示しない)を設けた。次いで、平坦化膜上に透明導電膜
からなる対向電極408を画素部に形成し、対向基板の
全面に配向膜406bを形成し、ラビング処理を施し
た。
Next, a counter substrate to be the support 407 is prepared. The counter substrate is provided with a color filter (not shown) in which a colored layer and a light shielding layer are arranged corresponding to each pixel. Further, a light-shielding layer was also provided in the drive circuit portion. A flattening film (not shown) covering the color filter and the light shielding layer was provided. Next, a counter electrode 408 made of a transparent conductive film was formed in the pixel portion over the planarization film, an alignment film 406b was formed over the entire surface of the counter substrate, and a rubbing treatment was performed.
【0196】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板400と支持体407とを接着
層409となるシール材で貼り合わせる。シール材には
フィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って2枚の基板が貼り合わせ
られる。その後、両基板の間に液晶材料410を注入
し、封止剤(図示せず)によって完全に封止する。(図
9(B))液晶材料410には公知の液晶材料を用いれ
ば良い。
Then, the active matrix substrate 400 on which the pixel portion and the driving circuit are formed and the support 407 are attached to each other with a sealing material which becomes an adhesive layer 409. A filler is mixed in the sealing material, and the two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. After that, a liquid crystal material 410 is injected between both substrates and completely sealed by a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material 410 (FIG. 9B).
【0197】次いで、窒化物層または金属層401が設
けられている基板400を物理的手段により引き剥が
す。(図9(C))酸化物層402の膜応力と、窒化物
層または金属層401の膜応力が異なっているため、比
較的小さな力で引き剥がすことができる。
Then, the substrate 400 provided with the nitride layer or the metal layer 401 is peeled off by a physical means. (FIG. 9C) Since the film stress of the oxide layer 402 is different from the film stress of the nitride layer or the metal layer 401, the film can be peeled off with a relatively small force.
【0198】次いで、エポキシ樹脂などの接着層411
により転写体412に貼り付ける。本実施例では、転写
体412をプラスチックフィルム基板とすることで、軽
量化を図る。
Next, an adhesive layer 411 made of epoxy resin or the like.
It is attached to the transfer body 412 by. In this embodiment, the transfer member 412 is made of a plastic film substrate to reduce the weight.
【0199】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板412または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
In this way, a flexible active matrix type liquid crystal display device is completed. Then, if necessary, the flexible substrate 412 or the counter substrate is cut into a desired shape. Further, a polarizing plate (not shown) and the like are appropriately provided by using a known technique. Then, an FPC (not shown) was attached using a known technique.
【0200】[実施例3]実施例2では、支持体として
の対向基板を貼りつけ、液晶を注入した後に基板を剥離
して転写体としてのプラスチック基板を貼りつけた例を
示したが、本実施例では、図8に示したアクティブマト
リクス基板を形成した後、基板を剥離し、第1の転写体
としてのプラスチック基板と、第2の転写体としてのプ
ラスチック基板を貼りつけた例である。説明には図10
を用いる。
[Embodiment 3] In Embodiment 2, an example was shown in which a counter substrate as a support was attached, a liquid crystal was injected, and then the substrate was peeled off to attach a plastic substrate as a transfer body. In the embodiment, after forming the active matrix substrate shown in FIG. 8, the substrate is peeled off, and the plastic substrate as the first transfer body and the plastic substrate as the second transfer body are attached. Figure 10 for explanation
To use.
【0201】図10(A)において、500は基板、5
01は窒化物層または金属層、502は酸化物層、50
3は下地絶縁層、504aは駆動回路514の素子、5
04bは画素部515の素子504b、505は画素電
極である。図10(A)に示したアクティブマトリクス
基板は図8に示したアクティブマトリクス基板を簡略化
して示したものであり、図8中の基板100は図10
(A)中の基板500に対応している。同様に図10
(A)中の501は、図8中の101に、図10(A)
中の502は、図8中の102に、図10(A)中の5
03は、図8中の103に、図10(A)中の504a
は、図8中の201及び202に、図10(A)中の5
04bは、図8中の204に、図10(A)中の505
は、図8中の165にそれぞれ対応している。
In FIG. 10A, reference numeral 500 denotes a substrate,
01 is a nitride layer or a metal layer, 502 is an oxide layer, 50
3 is a base insulating layer, 504 a is an element of the driving circuit 514, 5
Reference numeral 04b denotes elements 504b and 505 of the pixel portion 515, which are pixel electrodes. The active matrix substrate shown in FIG. 10A is a simplified version of the active matrix substrate shown in FIG. 8, and the substrate 100 in FIG.
This corresponds to the substrate 500 in (A). Similarly, FIG.
Reference numeral 501 in (A) corresponds to 101 in FIG. 8 and 101 in FIG.
Reference numeral 502 in FIG. 8 corresponds to 102 in FIG. 8 and 5 in FIG.
03 is the same as 103 in FIG. 8 and 504a in FIG.
Is denoted by 201 and 202 in FIG. 8 and 5 in FIG.
04b corresponds to 204 in FIG. 8 and 505 in FIG.
Correspond to 165 in FIG. 8, respectively.
【0202】まず、実施例1に従い、図8の状態のアク
ティブマトリクス基板を得た後、窒化物層または金属層
501が設けられている基板500を物理的手段により
引き剥がす。(図10(B))酸化物層502の膜応力
と、窒化物層または金属層501の膜応力が異なってい
るため、比較的小さな力で引き剥がすことができる。
First, according to the first embodiment, after obtaining the active matrix substrate in the state of FIG. 8, the substrate 500 provided with the nitride layer or the metal layer 501 is peeled off by a physical means. (FIG. 10B) Since the film stress of the oxide layer 502 and the film stress of the nitride layer or the metal layer 501 are different, the film can be peeled off with a relatively small force.
【0203】次いで、エポキシ樹脂などの接着層506
により転写体507(第1の転写体)に貼り付ける。本
実施例では、転写体507をプラスチックフィルム基板
とすることで、軽量化を図る。(図10(C))
Next, an adhesive layer 506 made of epoxy resin or the like.
Then, it is attached to the transfer body 507 (first transfer body). In this embodiment, the transfer body 507 is made of a plastic film substrate to reduce the weight. (Figure 10 (C))
【0204】次いで、配向膜508aを形成しラビング
処理を行う。なお、本実施例では配向膜を形成する前
に、アクリル樹脂膜等の有機樹脂膜をパターニングする
ことによって基板間隔を保持するための柱状のスペーサ
(図示しない)を所望の位置に形成した。また、柱状の
スペーサに代えて、球状のスペーサを基板全面に散布し
てもよい。
Then, an alignment film 508a is formed and a rubbing process is performed. In this example, before forming the alignment film, a columnar spacer (not shown) for holding the space between the substrates was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, spherical spacers may be dispersed over the entire surface of the substrate instead of the columnar spacers.
【0205】次いで、支持体510(第2の転写体)と
なる対向基板を用意する。この対向基板には、着色層、
遮光層が各画素に対応して配置されたカラーフィルタ
(図示しない)が設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜(図示しない)を設けた。次いで、平坦
化膜上に透明導電膜からなる対向電極509を画素部に
形成し、対向基板の全面に配向膜508bを形成し、ラ
ビング処理を施した。
Next, a counter substrate to be the support 510 (second transfer body) is prepared. This counter substrate has a colored layer,
A color filter (not shown) in which the light shielding layer is arranged corresponding to each pixel is provided. Further, a light-shielding layer was also provided in the drive circuit portion. A flattening film (not shown) covering the color filter and the light shielding layer was provided. Next, a counter electrode 509 made of a transparent conductive film was formed on the flattening film in the pixel portion, an alignment film 508b was formed over the entire surface of the counter substrate, and rubbing treatment was performed.
【0206】そして、画素部と駆動回路が接着されたプ
ラスチックフィルム基板507と支持体510とを接着
層512となるシール材で貼り合わせる。(図10
(D))シール材にはフィラーが混入されていて、この
フィラーと柱状スペーサによって均一な間隔を持って2
枚の基板が貼り合わせられる。その後、両基板の間に液
晶材料513を注入し、封止剤(図示せず)によって完
全に封止する。(図10(D))液晶材料513には公
知の液晶材料を用いれば良い。
Then, the plastic film substrate 507 to which the pixel portion and the driving circuit are adhered and the supporting body 510 are attached to each other with a sealing material which becomes an adhesive layer 512. (Fig. 10
(D) The filler is mixed in the sealing material, and the filler and the columnar spacers provide a uniform spacing.
The substrates are bonded together. After that, a liquid crystal material 513 is injected between both substrates and completely sealed with a sealant (not shown). (FIG. 10D) A known liquid crystal material may be used as the liquid crystal material 513.
【0207】このようにしてフレキシブルなアクティブ
マトリクス型液晶表示装置が完成する。そして、必要が
あれば、フレキシブルな基板507または対向基板を所
望の形状に分断する。さらに、公知の技術を用いて偏光
板(図示しない)等を適宜設けた。そして、公知の技術
を用いてFPC(図示しない)を貼りつけた。
In this way, a flexible active matrix type liquid crystal display device is completed. Then, if necessary, the flexible substrate 507 or the counter substrate is cut into a desired shape. Further, a polarizing plate (not shown) and the like are appropriately provided by using a known technique. Then, an FPC (not shown) was attached using a known technique.
【0208】[実施例4]実施例2または実施例3によ
り得られた液晶モジュールの構成を図11の上面図を用
いて説明する。実施例2における基板412、または実
施例3における基板507が基板301に対応する。
[Embodiment 4] The structure of the liquid crystal module obtained in Embodiment 2 or 3 will be described with reference to the top view of FIG. The substrate 412 in the second embodiment or the substrate 507 in the third embodiment corresponds to the substrate 301.
【0209】基板301の中央には、画素部304が配
置されている。画素部304の上側には、ソース信号線
を駆動するためのソース信号線駆動回路302が配置さ
れている。画素部304の左右には、ゲート信号線を駆
動するためのゲート信号線駆動回路303が配置されて
いる。本実施例に示した例では、ゲート信号線駆動回路
303は画素部に対して左右対称配置としているが、こ
れは片側のみの配置でも良く、液晶モジュールの基板サ
イズ等を考慮して、設計者が適宜選択すれば良い。ただ
し、回路の動作信頼性や駆動効率等を考えると、図11
に示した左右対称配置が望ましい。
A pixel portion 304 is arranged in the center of the substrate 301. A source signal line driver circuit 302 for driving a source signal line is arranged above the pixel portion 304. A gate signal line driver circuit 303 for driving a gate signal line is arranged on the left and right of the pixel portion 304. In the example shown in this embodiment, the gate signal line drive circuit 303 is arranged symmetrically with respect to the pixel portion, but this may be arranged on only one side, and the designer may consider the substrate size of the liquid crystal module or the like. May be selected as appropriate. However, considering the operation reliability and drive efficiency of the circuit,
The symmetrical arrangement shown in is preferable.
【0210】各駆動回路への信号の入力は、フレキシブ
ルプリント基板(Flexible Print Circuit:FPC)3
05から行われる。FPC305は、基板301の所定
の場所まで配置された配線に達するように、層間絶縁膜
および樹脂膜にコンタクトホールを開口し、接続電極3
09を形成した後、異方性導電膜等を介して圧着され
る。本実施例においては、接続電極はITOを用いて形
成した。
Input of a signal to each drive circuit is performed by a flexible print circuit (FPC) 3
It starts from 05. The FPC 305 opens a contact hole in the interlayer insulating film and the resin film so as to reach the wiring arranged up to a predetermined position on the substrate 301, and
After forming 09, it is pressure-bonded through an anisotropic conductive film or the like. In this embodiment, the connection electrode is made of ITO.
【0211】駆動回路、画素部の周辺には、基板外周に
沿ってシール剤307が塗布され、あらかじめフィルム
基板上に形成されたスペーサ310によって一定のギャ
ップ(基板301と対向基板306との間隔)を保った
状態で、対向基板306が貼り付けられる。その後、シ
ール剤307が塗布されていない部分より液晶材料が注
入され、封止剤308によって密閉される。以上の工程
により、液晶モジュールが完成する。
A sealant 307 is applied to the periphery of the driving circuit and the pixel portion along the outer circumference of the substrate, and a constant gap is formed by a spacer 310 formed on the film substrate in advance (a gap between the substrate 301 and the counter substrate 306). The counter substrate 306 is attached while maintaining After that, a liquid crystal material is injected from a portion where the sealant 307 is not applied and is sealed with a sealant 308. The liquid crystal module is completed through the above steps.
【0212】また、ここでは全ての駆動回路をフィルム
基板上に形成した例を示したが、駆動回路の一部に数個
のICを用いてもよい。
Although an example in which all the driving circuits are formed on the film substrate is shown here, several ICs may be used as a part of the driving circuits.
【0213】また、本実施例は、実施例1と自由に組み
あわせることが可能である。
Further, this embodiment can be freely combined with the first embodiment.
【0214】[実施例5]実施例1では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を示す。
[Embodiment 5] In Embodiment 1, an example of a reflective display device in which the pixel electrode is formed of a reflective metal material is shown, but in this embodiment, the pixel electrode is made of a light-transmissive conductive material. An example of a transmissive display device formed of a film is shown.
【0215】層間絶縁膜を形成する工程までは実施例1
と同じであるので、ここでは省略する。実施例1に従っ
てTFTおよび層間絶縁膜を形成した後、透光性を有す
る導電膜からなる画素電極601を形成する。透光性を
有する導電膜としては、ITO(酸化インジウム酸化ス
ズ合金)、酸化インジウム酸化亜鉛合金(In23―Z
nO)、酸化亜鉛(ZnO)等を用いればよい。
Example 1 up to the step of forming the interlayer insulating film
Since it is the same as, it is omitted here. After the TFT and the interlayer insulating film are formed according to the first embodiment, the pixel electrode 601 made of a light-transmitting conductive film is formed. As the light-transmitting conductive film, ITO (indium oxide-tin oxide alloy), indium oxide-zinc oxide alloy (In 2 O 3 —Z
nO), zinc oxide (ZnO), or the like may be used.
【0216】その後、層間絶縁膜600にコンタクトホ
ールを形成する。次いで、画素電極と重なる接続電極6
02を形成する。この接続電極602は、コンタクトホ
ールを通じてドレイン領域と接続されている。また、こ
の接続電極と同時に他のTFTのソース電極またはドレ
イン電極も形成する。
After that, a contact hole is formed in the interlayer insulating film 600. Next, the connection electrode 6 overlapping the pixel electrode
02 is formed. The connection electrode 602 is connected to the drain region through a contact hole. At the same time as the connection electrode, the source electrode or drain electrode of another TFT is also formed.
【0217】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のICを
用いてもよい。
Although an example in which all the drive circuits are formed on the substrate is shown here, several ICs may be used as a part of the drive circuits.
【0218】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、基板を剥離した後、プラスチック基板を貼り合わ
せ、実施例2〜4に従って液晶モジュールを作製し、バ
ックライト604、導光板605を設け、カバー606
で覆えば、図12にその断面図の一部を示したようなア
クティブマトリクス型液晶表示装置が完成する。なお、
カバーと液晶モジュールは接着剤や有機樹脂を用いて貼
り合わせる。また、プラスチック基板と対向基板を貼り
合わせる際、枠で囲んで有機樹脂を枠と基板との間に充
填して接着してもよい。また、透過型であるので偏光板
603は、プラスチック基板と対向基板の両方に貼り付
ける。
The active matrix substrate is formed as described above. Using this active matrix substrate, after peeling off the substrate, a plastic substrate is adhered thereto to manufacture a liquid crystal module according to Examples 2 to 4, a backlight 604 and a light guide plate 605 are provided, and a cover 606.
Then, an active matrix type liquid crystal display device as shown in FIG. 12 is partially completed. In addition,
The cover and the liquid crystal module are attached using an adhesive or an organic resin. Further, when the plastic substrate and the counter substrate are attached to each other, they may be surrounded by a frame and filled with an organic resin between the frame and the substrate for adhesion. Further, since it is a transmissive type, the polarizing plate 603 is attached to both the plastic substrate and the counter substrate.
【0219】また、本実施例は、実施例1乃至4と自由
に組みあわせることが可能である。
This embodiment can be freely combined with Embodiments 1 to 4.
【0220】[実施例6]本実施例では、プラスチック
基板上に形成された有機発光素子を備えた発光装置を作
製する例を図13に示す。
[Embodiment 6] In this embodiment, an example of manufacturing a light emitting device having an organic light emitting element formed on a plastic substrate is shown in FIG.
【0221】図13(A)において、600は基板、6
01は窒化物層または金属層、602は酸化物層、60
3は下地絶縁層、604aは駆動回路611の素子、6
04b、604cは画素部612の素子、605はEL
素子(Organic Light Emitting Device)である。ここ
で素子とは、アクティブマトリクス型の発光装置ならば
画素のスイッチング素子として用いる半導体素子(典型
的にはTFT)もしくはMIM素子並びにEL素子等を
指す。そして、これらの素子を覆って、層間絶縁膜60
6を形成する。層間絶縁膜606は、成膜後の表面がよ
り平坦であることが好ましい。なお、層間絶縁膜606
は必ずしも設ける必要はない。
In FIG. 13A, reference numeral 600 denotes a substrate, 6
01 is a nitride layer or a metal layer, 602 is an oxide layer, 60
3 is a base insulating layer, 604a is an element of the drive circuit 611, 6
04b and 604c are elements of the pixel portion 612, and 605 is an EL element.
It is an element (Organic Light Emitting Device). Here, the element refers to a semiconductor element (typically a TFT) used as a switching element of a pixel in an active matrix light emitting device, a MIM element, an EL element, or the like. Then, the interlayer insulating film 60 is formed so as to cover these elements.
6 is formed. The interlayer insulating film 606 preferably has a flatter surface after film formation. The interlayer insulating film 606
Need not necessarily be provided.
【0222】なお、基板600上に設ける601〜60
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
601 to 60 provided on the substrate 600
3 may be formed according to any one of the second to fourth embodiments.
【0223】これらの素子(604a、604b、60
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。なお、ここでは一つの画素に2つの
TFTを用いた例を示したが、3つ、またはそれ以上の
TFTを用いてもよい。
These elements (604a, 604b, 60)
4c) is included in the n-channel TFT 2 of the first embodiment.
01, it may be manufactured according to the p-channel TFT 202 of the first embodiment. Although an example in which two TFTs are used for one pixel is shown here, three or more TFTs may be used.
【0224】EL素子605は、電場を加えることで発
生するルミネッセンス(Electroluminescence)が得ら
れる有機化合物(有機発光材料)を含む層(以下、有機
発光層と記す)と、陽極層と、陰極層とを有している。
有機化合物におけるルミネッセンスには、一重項励起状
態から基底状態に戻る際の発光(蛍光)と三重項励起状
態から基底状態に戻る際の発光(リン光)とがあるが、
本発明の発光装置は、上述した発光のうちの、いずれか
一方の発光を用いていても良いし、または両方の発光を
用いていても良い。なお、本明細書では、EL素子の陽
極と陰極の間に形成された全ての層を有機発光層と定義
する。有機発光層には具体的に、発光層、正孔注入層、
電子注入層、正孔輸送層、電子輸送層等が含まれる。基
本的にEL素子は、陽極/発光層/陰極が順に積層され
た構造を有しており、この構造に加えて、陽極/正孔注
入層/発光層/陰極や、陽極/正孔注入層/発光層/電
子輸送層/陰極等の順に積層した構造を有していること
もある。
The EL element 605 includes a layer containing an organic compound (organic light emitting material) capable of obtaining luminescence generated by applying an electric field (hereinafter referred to as an organic light emitting layer), an anode layer, and a cathode layer. have.
Luminescence in an organic compound includes light emission when returning from a singlet excited state to a ground state (fluorescence) and light emission when returning from a triplet excited state to a ground state (phosphorescence),
The light emitting device of the present invention may use any one of the above-mentioned light emissions, or may use both lights. In this specification, all layers formed between the anode and the cathode of the EL element are defined as organic light emitting layers. Specifically, the organic light emitting layer includes a light emitting layer, a hole injection layer,
An electron injection layer, a hole transport layer, an electron transport layer, etc. are included. Basically, an EL element has a structure in which an anode / a light emitting layer / a cathode are laminated in this order. In addition to this structure, an anode / hole injection layer / light emitting layer / cathode and an anode / hole injection layer are also provided. It may have a structure in which the layers of / light emitting layer / electron transporting layer / cathode are laminated in this order.
【0225】上記方法により、図13(A)の状態を得
たら、接着層607により支持体608を貼り合わせ
る。(図13(B))本実施例では支持体608として
プラスチック基板を用いる。具体的には、支持体とし
て、厚さ10μm以上の樹脂基板、例えばPES(ポリ
エチレンサルファイル)、PC(ポリカーボネート)、
PET(ポリエチレンテレフタレート)もしくはPEN
(ポリエチレンナフタレート)を用いることができる。
なお、EL素子から見て観測者側(発光装置の使用者
側)に位置する場合、支持体608および接着層607
は、光を透過する材料であることが必要である。
When the state shown in FIG. 13A is obtained by the above method, the support 608 is attached by the adhesive layer 607. (FIG. 13B) In this embodiment, a plastic substrate is used as the support 608. Specifically, as the support, a resin substrate having a thickness of 10 μm or more, such as PES (polyethylene monkey file), PC (polycarbonate),
PET (polyethylene terephthalate) or PEN
(Polyethylene naphthalate) can be used.
Note that when it is located on the observer side (user side of the light emitting device) when viewed from the EL element, the support 608 and the adhesive layer 607 are provided.
Must be a material that transmits light.
【0226】次いで、窒化物層または金属層601が設
けられている基板600を物理的手段により引き剥が
す。(図13(C))酸化物層602の膜応力と、窒化
物層または金属層601の膜応力が異なっているため、
比較的小さな力で引き剥がすことができる。
Next, the substrate 600 provided with the nitride layer or the metal layer 601 is peeled off by a physical means. (FIG. 13C) Since the film stress of the oxide layer 602 and the film stress of the nitride layer or the metal layer 601 are different,
It can be peeled off with a relatively small force.
【0227】次いで、エポキシ樹脂などの接着層609
により転写体610に貼り付ける。(図13(D))本
実施例では、転写体610をプラスチックフィルム基板
とすることで、軽量化を図る。
Next, an adhesive layer 609 made of epoxy resin or the like.
To be attached to the transfer body 610. (FIG. 13D) In this embodiment, the transfer body 610 is made of a plastic film substrate to reduce the weight.
【0228】こうして、可撓性を有する支持体608、
可撓性を有する転写体610によって挟まれたフレキシ
ブルな発光装置を得ることができる。なお、支持体60
8と転写体610とを同一材料にすると、熱膨張係数が
等しくなるので、温度変化による応力歪みの影響を受け
にくくすることができる。
Thus, the flexible support 608,
A flexible light emitting device sandwiched between the transfer bodies 610 having flexibility can be obtained. The support 60
8 and the transfer body 610 are made of the same material, the coefficients of thermal expansion become equal to each other, so that it is possible to reduce the influence of stress strain due to temperature change.
【0229】そして、必要があれば、可撓性を有する支
持体608、可撓性を有する転写体610を所望の形状
に分断する。そして、公知の技術を用いてFPC(図示
しない)を貼りつけた。
Then, if necessary, the support 608 having flexibility and the transfer body 610 having flexibility are divided into desired shapes. Then, an FPC (not shown) was attached using a known technique.
【0230】[実施例7]実施例6では、支持体を貼り
つけた後、基板を剥離して転写体としてのプラスチック
基板を貼りつけた例を示したが、本実施例では、基板を
剥離した後、第1の転写体としてのプラスチック基板
と、第2の転写体としてのプラスチック基板を貼りつけ
てEL素子を備えた発光装置を作製する例である。説明
には図14を用いる。
[Embodiment 7] In Embodiment 6, an example was shown in which after the support was attached, the substrate was peeled off and the plastic substrate as the transfer body was attached. However, in this embodiment, the substrate is peeled off. After that, a plastic substrate as a first transfer body and a plastic substrate as a second transfer body are attached to each other to manufacture a light emitting device having an EL element. FIG. 14 is used for the description.
【0231】図14(A)において、700は基板、7
01は窒化物層または金属層、702は酸化物層、70
3は下地絶縁層、704aは駆動回路711の素子、7
04b、704cは画素部712の素子、705はEL
素子(Organic Light EmittingDevice)である。ここで
素子とは、アクティブマトリクス型の発光装置ならば画
素のスイッチング素子として用いる半導体素子(典型的
にはTFT)もしくはMIM素子並びにEL素子等を指
す。そして、これらの素子を覆って、層間絶縁膜706
を形成する。層間絶縁膜706は、成膜後の表面がより
平坦であることが好ましい。なお、層間絶縁膜706は
必ずしも設ける必要はない。
In FIG. 14A, 700 is a substrate, 7
01 is a nitride layer or a metal layer, 702 is an oxide layer, 70
3 is a base insulating layer, 704a is an element of the driving circuit 711, 7
04b and 704c are elements of the pixel portion 712, and 705 is EL
It is an element (Organic Light Emitting Device). Here, the element refers to a semiconductor element (typically a TFT) used as a switching element of a pixel in an active matrix light emitting device, a MIM element, an EL element, or the like. Then, the interlayer insulating film 706 is formed so as to cover these elements.
To form. The surface of the interlayer insulating film 706 after film formation is preferably flatter. Note that the interlayer insulating film 706 does not necessarily have to be provided.
【0232】なお、基板700上に設ける701〜70
3は実施の形態2乃至4のいずれか一に従って形成すれ
ばよい。
[0232] Note that 701 to 70 provided on the substrate 700.
3 may be formed according to any one of the second to fourth embodiments.
【0233】これらの素子(704a、704b、70
4cを含む)は、上記実施例1のnチャネル型TFT2
01、上記実施例1のpチャネル型TFT202に従っ
て作製すればよい。
These elements (704a, 704b, 70)
4c) is included in the n-channel TFT 2 of the first embodiment.
01, it may be manufactured according to the p-channel TFT 202 of the first embodiment.
【0234】上記方法により、図14(A)の状態を得
たら、窒化物層または金属層701が設けられている基
板700を物理的手段により引き剥がす。(図14
(B))酸化物層702の膜応力と、窒化物層または金
属層701の膜応力が異なっているため、比較的小さな
力で引き剥がすことができる。
When the state shown in FIG. 14A is obtained by the above method, the substrate 700 provided with the nitride layer or the metal layer 701 is peeled off by a physical means. (Fig. 14
(B) Since the film stress of the oxide layer 702 and the film stress of the nitride layer or the metal layer 701 are different, the film can be peeled off with a relatively small force.
【0235】次いで、エポキシ樹脂などの接着層709
により転写体(第1の転写体)710に貼り付ける。本
実施例では、転写体710をプラスチックフィルム基板
とすることで、軽量化を図る。
Next, an adhesive layer 709 made of epoxy resin or the like.
It is attached to a transfer body (first transfer body) 710 by. In this embodiment, the transfer body 710 is made of a plastic film substrate to reduce the weight.
【0236】次いで、接着層707により基材(第2の
転写体)708を貼り合わせる。(図14(C))本実
施例では基材708としてプラスチック基板を用いる。
具体的には、転写体710及び基材708として、厚さ
10μm以上の樹脂基板、例えばPES(ポリエチレン
サルファイル)、PC(ポリカーボネート)、PET
(ポリエチレンテレフタレート)もしくはPEN(ポリ
エチレンナフタレート)を用いることができる。なお、
EL素子から見て観測者側(発光装置の使用者側)に位
置する場合、基材708および接着層707は、光を透
過する材料であることが必要である。
Then, a base material (second transfer member) 708 is attached by an adhesive layer 707. (FIG. 14C) In this embodiment, a plastic substrate is used as the base material 708.
Specifically, as the transfer body 710 and the base material 708, a resin substrate having a thickness of 10 μm or more, for example, PES (polyethylene monkey file), PC (polycarbonate), PET.
(Polyethylene terephthalate) or PEN (polyethylene naphthalate) can be used. In addition,
When located on the observer side (user side of the light emitting device) when viewed from the EL element, the base material 708 and the adhesive layer 707 need to be a material that transmits light.
【0237】こうして、可撓性を有する基材708、可
撓性を有する転写体710によって挟まれたフレキシブ
ルな発光装置を得ることができる。なお、基材708と
転写体710とを同一材料にすると、熱膨張係数が等し
くなるので、温度変化による応力歪みの影響を受けにく
くすることができる。
Thus, a flexible light emitting device sandwiched by the flexible base material 708 and the flexible transfer member 710 can be obtained. When the base material 708 and the transfer body 710 are made of the same material, the coefficients of thermal expansion become equal to each other, which makes it possible to reduce the influence of stress strain due to temperature change.
【0238】そして、必要があれば、可撓性を有する基
材708、可撓性を有する転写体710を所望の形状に
分断する。そして、公知の技術を用いてFPC(図示し
ない)を貼りつけた。
Then, if necessary, the flexible base material 708 and the flexible transfer body 710 are divided into desired shapes. Then, an FPC (not shown) was attached using a known technique.
【0239】[実施例8]実施例6または実施例7で
は、可撓性を有する基板によって挟まれたフレキシブル
な発光装置を得る例を示したが、プラスチックからなる
基板は、一般的に水分や酸素を透過しやすく、有機発光
層はこれらのものによって劣化が促進されるので、発光
装置の寿命が短くなりやすい。
[Embodiment 8] In Embodiment 6 or Embodiment 7, an example of obtaining a flexible light emitting device sandwiched by flexible substrates is shown. Oxygen is easily transmitted, and deterioration of the organic light emitting layer is promoted by these substances, so that the life of the light emitting device is easily shortened.
【0240】そこで本実施例では、プラスチック基板上
に、酸素や水分がEL素子の有機発光層に入り込むのを
防ぐ複数の膜(以下、バリア膜)と、前記バリア膜どう
しの間に前記バリア膜よりも応力の小さい層(応力緩和
膜)を設ける。本明細書では、バリア膜と応力緩和膜を
積層した膜を封止膜と呼ぶ。
Therefore, in this embodiment, a plurality of films (hereinafter referred to as barrier films) for preventing oxygen and moisture from entering the organic light emitting layer of the EL element on the plastic substrate, and the barrier film between the barrier films. A layer having a smaller stress (stress relaxation film) is provided. In this specification, a film obtained by stacking a barrier film and a stress relaxation film is called a sealing film.
【0241】具体的には、無機物からなるバリア膜(以
下、バリア膜と呼ぶ)を2層以上設けて、さらに該2層
のバリア膜の間に樹脂を有する応力緩和膜(以下、応力
緩和膜と呼ぶ)を設ける。そして、該3層以上の絶縁膜
上にEL素子を形成して密封することにより、発光装置
を形成する。なお、実施例6または実施例7とは基板以
外の構成は同一であるのでここでは省略する。
Specifically, two or more layers of inorganic barrier films (hereinafter referred to as barrier films) are provided, and a stress relaxation film having a resin between the two barrier films (hereinafter, stress relaxation film). Called). Then, an EL element is formed on the three or more layers of insulating film and sealed to form a light emitting device. The configuration other than the substrate is the same as that of the sixth or seventh embodiment, and therefore the description thereof is omitted here.
【0242】図15に示すように、フィルム基板810
上にバリア膜を2層以上設けて、さらに該2層のバリア
膜の間に応力緩和膜を設ける。その結果、フィルム基板
810と第2接着層809の間に、該バリア膜と応力緩
和膜を積層した封止膜が形成される。
As shown in FIG. 15, a film substrate 810.
Two or more barrier films are provided on the barrier film, and a stress relaxation film is provided between the two barrier films. As a result, a sealing film in which the barrier film and the stress relaxation film are laminated is formed between the film substrate 810 and the second adhesive layer 809.
【0243】ここでは、フィルム基板810上にバリア
膜811aとして、窒化珪素からなる膜をスパッタを用
いて成膜し、バリア膜811a上にポリイミドを有する
応力緩和膜811bを成膜し、応力緩和膜811b上に
バリア膜811cとして、窒化珪素からなる膜をスパッ
タを用いて成膜する。バリア膜811a、応力緩和膜8
11b、バリア膜811cを積層した膜を封止膜811
と総称する。そして、該封止膜811が形成されたフィ
ルム基板810を、第2接着層809を用いて、素子を
含む被剥離層に貼り合わせればよい。
Here, a film made of silicon nitride is formed as a barrier film 811a on the film substrate 810 by sputtering, and a stress relaxation film 811b having polyimide is formed on the barrier film 811a. A film made of silicon nitride is formed over 811b as a barrier film 811c by sputtering. Barrier film 811a, stress relaxation film 8
11b and a barrier film 811c are laminated to form a sealing film 811.
Collectively. Then, the film substrate 810 provided with the sealing film 811 may be attached to a layer to be peeled including an element by using the second adhesive layer 809.
【0244】同様に、フィルム基板812上にバリア膜
814aとして、窒化珪素からなる膜をスパッタを用い
て成膜し、バリア膜814a上にポリイミドを有する応
力緩和膜814bを成膜し、応力緩和膜814b上にバ
リア膜814cとして、窒化珪素からなる膜をスパッタ
を用いて成膜する。バリア膜814a、応力緩和膜81
4b、バリア膜814cを積層した膜を封止膜814と
総称する。そして、該封止膜814が形成されたフィル
ム基板812を、第2接着層809を用いて、素子を含
む被剥離層に貼り合わせればよい。
Similarly, a film made of silicon nitride is formed as a barrier film 814a on the film substrate 812 by sputtering, and a stress relaxation film 814b having polyimide is formed on the barrier film 814a. A film made of silicon nitride is formed over 814b as a barrier film 814c by sputtering. Barrier film 814a, stress relaxation film 81
The film in which 4b and the barrier film 814c are stacked is collectively referred to as a sealing film 814. Then, the film substrate 812 provided with the sealing film 814 may be attached to a layer to be peeled including an element by using the second adhesive layer 809.
【0245】なお、バリア膜は2層以上設けていれば良
い。そしてバリア膜は、窒化珪素、窒化酸化珪素、酸化
アルミニウム、窒化アルミニウム、窒化酸化アルミニウ
ムまたは窒化酸化珪化アルミニウム(AlSiON)を
用いることができる。
Note that the barrier film may be provided in two or more layers. Then, for the barrier film, silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride oxide, or aluminum nitride oxide silicide (AlSiON) can be used.
【0246】窒化酸化珪化アルミニウムは熱伝導度が比
較的高いので、バリア膜に用いることで、素子で発生し
た熱を効率良く放熱することができる。
Since aluminum oxynitride silicate has a relatively high thermal conductivity, by using it as a barrier film, the heat generated in the device can be efficiently radiated.
【0247】また、応力緩和膜には、透光性を有する樹
脂を用いることができる。代表的には、ポリイミド、ア
クリル、ポリアミド、ポリイミドアミド、ベンゾシクロ
ブテンもしくはエポキシ樹脂等を用いることが可能であ
る。なお、上述した以外の樹脂を用いることもできる。
ここでは、熱重合するタイプのポリイミドを塗布後、焼
成して形成する。
A resin having a light-transmitting property can be used for the stress relaxation film. Typically, polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, epoxy resin, or the like can be used. Note that resins other than those mentioned above can also be used.
Here, it is formed by applying heat-polymerizable polyimide and then baking it.
【0248】窒化珪素は、アルゴンを導入し、基板温度
を150℃に保ち、スパッタ圧力0.4Pa程度で成膜を
行う。そしてターゲットとして珪素を用い、アルゴンの
他に窒素及び水素を導入して成膜を行った。窒化酸化珪
素の場合、アルゴンを導入し、基板温度を150℃に保
ち、スパッタ圧力0.4Pa程度で成膜を行う。そしてタ
ーゲットとして珪素を用い、アルゴンの他に窒素、ニ酸
化窒素及び水素を導入して成膜を行った。なおターゲッ
トとして酸化珪素を用いても良い。
For silicon nitride, argon is introduced, the substrate temperature is kept at 150 ° C., and the film is formed at a sputtering pressure of about 0.4 Pa. Then, using silicon as a target, nitrogen and hydrogen were introduced in addition to argon to form a film. In the case of silicon nitride oxide, argon is introduced, the substrate temperature is kept at 150 ° C., and the film formation is performed at a sputtering pressure of about 0.4 Pa. Then, using silicon as a target, nitrogen, nitrogen dioxide, and hydrogen were introduced in addition to argon to form a film. Note that silicon oxide may be used as the target.
【0249】バリア膜の膜厚は50nm〜3μmの範囲
であることが望ましい。ここでは、窒化珪素を1μmの
膜厚で成膜した。
The thickness of the barrier film is preferably in the range of 50 nm to 3 μm. Here, silicon nitride was deposited to a film thickness of 1 μm.
【0250】なお、バリア膜の成膜方法はスパッタのみ
に限定されず、実施者が適宜設定することができる。例
えば、LPCVD法、プラズマCVD法等を用いて成膜
しても良い。
The method of forming the barrier film is not limited to sputtering, and can be set by the practitioner as appropriate. For example, the film may be formed by using the LPCVD method, the plasma CVD method, or the like.
【0251】また、応力緩和膜の膜厚は、200nm〜
2μmの範囲であることが望ましい。ここでは、ポリイ
ミドを1μmの膜厚で成膜した。
Further, the film thickness of the stress relaxation film is from 200 nm to
The range is preferably 2 μm. Here, polyimide was formed into a film having a thickness of 1 μm.
【0252】実施例6における支持体608または転写
体610、或いは実施例7における基材708または転
写体710として、本実施例の封止膜が設けられたプラ
スチック基板を適用することによりEL素子を完全に大
気から遮断することができる。これにより酸化による有
機発光材料の劣化をほぼ完全に抑制することができ、E
L素子の信頼性を大幅に向上させることができる。
By applying the plastic substrate provided with the sealing film of this embodiment as the support 608 or the transfer member 610 in the sixth embodiment, or the base material 708 or the transfer member 710 in the seventh embodiment, an EL device can be obtained. Can be completely shielded from the atmosphere. As a result, the deterioration of the organic light emitting material due to oxidation can be suppressed almost completely, and E
The reliability of the L element can be significantly improved.
【0253】[実施例9]実施例6または実施例7によ
り得られたEL素子を有するモジュール、いわゆるEL
モジュールの構成を図16の上面図を用いて説明する。
実施例7における転写体610、または実施例8におけ
る転写体710がフィルム基板900に対応する。
[Embodiment 9] A module having the EL element obtained in Embodiment 6 or Embodiment 7, a so-called EL.
The configuration of the module will be described with reference to the top view of FIG.
The transfer body 610 according to the seventh embodiment or the transfer body 710 according to the eighth embodiment corresponds to the film substrate 900.
【0254】図16(A)は、EL素子を有するモジュ
ール、いわゆるELモジュールを示す上面図、図16
(B)は図16(A)をA−A’で切断した断面図であ
る。可撓性を有するフィルム基板900(例えば、プラ
スチック基板等)に、画素部902、ソース側駆動回路
901、及びゲート側駆動回路903を形成する。これ
らの画素部や駆動回路は、上記実施例に従えば得ること
ができる。また、918はシール材、919はDLC膜
であり、画素部および駆動回路部はシール材918で覆
われ、そのシール材は保護膜919で覆われている。さ
らに、接着材を用いてカバー材920で封止されてい
る。カバー材920の形状および支持体の形状も特に限
定されず、平面を有するもの、曲面を有するもの、可曲
性を有するもの、フィルム状のものであってもよい。熱
や外力などによる変形に耐えるためカバー材920はフ
ィルム基板900と同じ材質のもの、例えばプラスチッ
ク基板を用いることが望ましく、図16に示す凹部形状
(深さ3〜10μm)に加工されたものを用いる。さら
に加工して乾燥剤921が設置できる凹部(深さ50〜
200μm)を形成することが望ましい。また、多面取
りでELモジュールを製造する場合、基板とカバー材と
を貼り合わせた後、CO2レーザー等を用いて端面が一
致するように分断してもよい。
FIG. 16A is a top view showing a module having an EL element, a so-called EL module, and FIG.
16B is a cross-sectional view taken along the line AA ′ in FIG. The pixel portion 902, the source side driver circuit 901, and the gate side driver circuit 903 are formed over a flexible film substrate 900 (for example, a plastic substrate or the like). These pixel portion and drive circuit can be obtained according to the above-described embodiment. Further, reference numeral 918 denotes a seal material, and 919 denotes a DLC film. The pixel portion and the driving circuit portion are covered with the seal material 918, and the seal material is covered with the protective film 919. Further, it is sealed with a cover material 920 using an adhesive material. The shape of the cover material 920 and the shape of the support are not particularly limited, and may be flat, curved, bendable, or film-shaped. In order to withstand deformation due to heat or external force, the cover material 920 is preferably made of the same material as the film substrate 900, for example, a plastic substrate, and is processed into the concave shape (depth 3 to 10 μm) shown in FIG. To use. Recesses that can be further processed to set the desiccant 921 (depth of 50-
200 μm) is desirable. Further, in the case of manufacturing an EL module by multi-chambering, the substrate and the cover material may be bonded together and then cut using a CO 2 laser or the like so that the end faces are aligned.
【0255】また、ここでは図示しないが、用いる金属
層(ここでは陰極など)の反射により背景が映り込むこ
とを防ぐために、位相差板(λ/4板)や偏光板からな
る円偏光板と呼ばれる円偏光手段を基板900上に設け
てもよい。
Although not shown here, in order to prevent the background from being reflected by the reflection of the metal layer used (here, the cathode or the like), a circular polarizing plate including a retardation plate (λ / 4 plate) and a polarizing plate is used. A so-called circular polarization means may be provided on the substrate 900.
【0256】なお、908はソース側駆動回路901及
びゲート側駆動回路903に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)909からビデオ信号やク
ロック信号を受け取る。また、本実施例の発光装置は、
デジタル駆動であってもよく、アナログ駆動であっても
よく、ビデオ信号はデジタル信号であってもよいし、ア
ナログ信号であってもよい。なお、ここではFPCしか
図示されていないが、このFPCにはプリント配線基盤
(PWB)が取り付けられていても良い。本明細書にお
ける発光装置には、発光装置本体だけでなく、それにF
PCもしくはPWBが取り付けられた状態をも含むもの
とする。また、これらの画素部や駆動回路と同一基板上
に複雑な集積回路(メモリ、CPU、コントローラ、D
/Aコンバータ等)を形成することも可能であるが、少
ないマスク数での作製は困難である。従って、メモリ、
CPU、コントローラ、D/Aコンバータ等を備えたI
Cチップを、COG(chipon glass)方式やTAB(ta
pe automated bonding)方式やワイヤボンディング方法
で実装することが好ましい。
Reference numeral 908 denotes a wiring for transmitting a signal input to the source side driving circuit 901 and the gate side driving circuit 903, which is a video signal or a clock signal from an FPC (flexible printed circuit) 909 serving as an external input terminal. To receive. In addition, the light emitting device of this embodiment is
Digital drive may be used, analog drive may be used, and the video signal may be a digital signal or an analog signal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to this FPC. The light emitting device in this specification includes not only the light emitting device main body but also F
It also includes the state where a PC or PWB is attached. In addition, a complicated integrated circuit (memory, CPU, controller, D
A / A converter, etc.) can be formed, but it is difficult to manufacture with a small number of masks. Therefore, the memory,
I equipped with CPU, controller, D / A converter, etc.
C chip is a COG (chip on glass) type or TAB (ta
It is preferable to mount by a pe automated bonding) method or a wire bonding method.
【0257】次に、断面構造について図16(B)を用
いて説明する。フィルム基板900上に接着層を介して
絶縁膜910が設けられ、絶縁膜910の上方には画素
部902、ゲート側駆動回路903が形成されており、
画素部902は電流制御用TFT911とそのドレイン
に電気的に接続された画素電極912を含む複数の画素
により形成される。なお、実施の形態1乃至4のいずれ
か一に従って、基板上に形成した被剥離層を剥離した
後、フィルム基板900が接着層で貼りつけられる。ま
た、ゲート側駆動回路903はnチャネル型TFT91
3とpチャネル型TFT914とを組み合わせたCMO
S回路を用いて形成される。
Next, the sectional structure will be described with reference to FIG. An insulating film 910 is provided over a film substrate 900 with an adhesive layer interposed therebetween, and a pixel portion 902 and a gate side driver circuit 903 are formed above the insulating film 910.
The pixel portion 902 is formed by a plurality of pixels including a current control TFT 911 and a pixel electrode 912 electrically connected to its drain. According to any one of Embodiment Modes 1 to 4, after the layer to be peeled formed over the substrate is peeled off, the film substrate 900 is attached with an adhesive layer. The gate side drive circuit 903 is an n-channel TFT 91.
CMO combining 3 and p-channel TFT 914
It is formed using an S circuit.
【0258】これらのTFT(911、913、914
を含む)は、上記実施例1のnチャネル型TFT20
1、上記実施例1のpチャネル型TFT202に従って
作製すればよい。
These TFTs (911, 913, 914)
Is included in the n-channel TFT 20 of the first embodiment.
1. It may be manufactured according to the p-channel TFT 202 of the first embodiment.
【0259】なお、TFTとEL素子の間に設ける絶縁
膜としては、アルカリ金属イオンやアルカリ土金属イオ
ン等の不純物イオンの拡散をブロックするだけでなく、
積極的にアルカリ金属イオンやアルカリ土金属イオン等
の不純物イオンを吸着する材料が好ましく、更には後の
プロセス温度に耐えうる材料が適している。これらの条
件に合う材料は、一例としてフッ素を多く含んだ窒化シ
リコン膜が挙げられる。窒化シリコン膜の膜中に含まれ
るフッ素濃度は、1×1019/cm3以上、好ましくは
窒化シリコン膜中でのフッ素の組成比を1〜5%とすれ
ばよい。窒化シリコン膜中のフッ素がアルカリ金属イオ
ンやアルカリ土金属イオン等と結合し、膜中に吸着され
る。また、他の例としてアルカリ金属イオンやアルカリ
土金属イオン等を吸着するアンチモン(Sb)化合物、
スズ(Sn)化合物、またはインジウム(In)化合物
からなる微粒子を含む有機樹脂膜、例えば、五酸化アン
チモン微粒子(Sb25・nH2O)を含む有機樹脂膜
も挙げられる。なお、この有機樹脂膜は、平均粒径10
〜20nmの微粒子が含まれており、光透過性も非常に
高い。この五酸化アンチモン微粒子で代表されるアンチ
モン化合物は、アルカリ金属イオン等の不純物イオンや
アルカリ土金属イオンを吸着しやすい。
The insulating film provided between the TFT and the EL element not only blocks diffusion of impurity ions such as alkali metal ions and alkaline earth metal ions, but also
A material that positively adsorbs impurity ions such as alkali metal ions and alkaline earth metal ions is preferable, and a material that can withstand the subsequent process temperature is suitable. As an example of a material satisfying these conditions, a silicon nitride film containing a large amount of fluorine can be given. The concentration of fluorine contained in the silicon nitride film is 1 × 10 19 / cm 3 or more, and preferably the composition ratio of fluorine in the silicon nitride film is 1 to 5%. Fluorine in the silicon nitride film is combined with alkali metal ions, alkaline earth metal ions, etc. and adsorbed in the film. As another example, an antimony (Sb) compound that adsorbs an alkali metal ion, an alkaline earth metal ion, or the like,
An organic resin film containing fine particles of a tin (Sn) compound or an indium (In) compound, for example, an organic resin film containing fine particles of antimony pentoxide (Sb 2 O 5 .nH 2 O) can also be mentioned. The organic resin film has an average particle size of 10
It contains fine particles of ˜20 nm and has a very high light transmittance. The antimony compound represented by the antimony pentoxide fine particles easily adsorbs impurity ions such as alkali metal ions and alkaline earth metal ions.
【0260】また、TFTの活性層とEL素子との間に
設ける絶縁膜の他の材料としては、AlNXYで示され
る層を用いてもよい。スパッタ法を用い、例えば、窒化
アルミニウム(AlN)ターゲットを用い、アルゴンガ
スと窒素ガスと酸素ガスを混合した雰囲気下にて成膜し
て得られるアルミニウムを含む窒化酸化物層(AlN X
Yで示される層)は、窒素を2.5atm%〜47.5at
m%含む膜であり、水分や酸素をブロッキングすること
ができる効果に加え、熱伝導性が高く放熱効果を有し、
さらには透光性が非常に高いという特徴を有している。
加えて、アルカリ金属やアルカリ土類金属などの不純物
がTFTの活性層に入り込むのを防ぐことができる。
Also, between the active layer of the TFT and the EL element
Other materials for the insulating film to be provided include AlNXOYIndicated by
Layers may be used. Using a sputtering method, for example, nitriding
Using an aluminum (AlN) target, argon gas
Film in a mixed atmosphere of nitrogen gas and oxygen gas
And a nitride oxide layer containing aluminum (AlN X
OYThe layer indicated by 2) contains 2.5 atm% to 47.5 atm of nitrogen.
Membrane containing m%, blocking moisture and oxygen
In addition to the effect that can be achieved, it has high heat conductivity and heat dissipation effect,
Further, it has a feature of having a very high translucency.
In addition, impurities such as alkali metals and alkaline earth metals
Can be prevented from entering the active layer of the TFT.
【0261】特にRFスパッタ装置を用い、シリコンタ
ーゲットを用いて形成される窒化シリコン膜は、有機樹
脂膜からなる層間絶縁膜のパッシベーション膜として適
している。窒化シリコン膜は、有機樹脂膜の脱ガスを抑
えることができ、さらに水分や酸素のブロッキングもで
きるため、有機化合物層のシュリンクとよばれる不良発
生を抑えることができる。
In particular, a silicon nitride film formed by using an RF sputtering device and a silicon target is suitable as a passivation film for an interlayer insulating film made of an organic resin film. Since the silicon nitride film can suppress degassing of the organic resin film and also can block moisture and oxygen, the occurrence of defects called shrinkage of the organic compound layer can be suppressed.
【0262】画素電極912はEL素子の陽極として機
能する。また、画素電極912の両端にはバンク915
が形成され、画素電極912上にはEL層916および
発光素子の陰極917が形成される。バンク915とし
ては無機絶縁膜または有機絶縁膜をパターニングするこ
とによって得ることができ、カバレッジを良好なものと
するため、バンク915の上端部または下端部に曲率を
有する曲面が形成されるようにすることが好ましい。例
えば、バンク915の材料としてポジ型の感光性アクリ
ルを用いた場合、バンク915の上端部のみに曲率半径
(0.2μm〜3μm)を有する曲面を持たせることが
好ましい。また、バンク915として、感光性の光によ
ってエッチャントに不溶解性となるネガ型、或いは光に
よってエッチャントに溶解性となるポジ型のいずれも使
用することができる。
The pixel electrode 912 functions as the anode of the EL element. In addition, a bank 915 is provided at both ends of the pixel electrode 912.
And the EL layer 916 and the cathode 917 of the light emitting element are formed on the pixel electrode 912. The bank 915 can be obtained by patterning an inorganic insulating film or an organic insulating film, and a curved surface having a curvature is formed at an upper end portion or a lower end portion of the bank 915 in order to improve coverage. It is preferable. For example, when positive photosensitive acrylic is used as the material of the bank 915, it is preferable that only the upper end portion of the bank 915 has a curved surface having a radius of curvature (0.2 μm to 3 μm). Further, as the bank 915, either a negative type which becomes insoluble in an etchant by photosensitive light or a positive type which becomes soluble in an etchant by light can be used.
【0263】EL層916としては、発光層、電荷輸送
層または電荷注入層を自由に組み合わせてEL層(発光
及びそのためのキャリアの移動を行わせるための層)を
形成すれば良い。例えば、低分子系有機EL材料や高分
子系有機EL材料を用いればよい。また、EL層として
一重項励起により発光(蛍光)する発光材料(シングレ
ット化合物)からなる薄膜、または三重項励起により発
光(リン光)する発光材料(トリプレット化合物)から
なる薄膜を用いることができる。また、電荷輸送層や電
荷注入層として炭化珪素等の無機材料を用いることも可
能である。これらの有機EL材料や無機材料は公知の材
料を用いることができる。
As the EL layer 916, an EL layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light emitting layer, a charge transporting layer, or a charge injecting layer. For example, a low molecular weight organic EL material or a high molecular weight organic EL material may be used. Further, as the EL layer, a thin film formed of a light emitting material (singlet compound) that emits light (fluorescence) by singlet excitation or a thin film formed of a light emitting material (triplet compound) that emits light (phosphorescence) by triplet excitation can be used. Further, it is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used as these organic EL materials and inorganic materials.
【0264】陰極917は全画素に共通の配線としても
機能し、接続配線908を経由してFPC909に電気
的に接続されている。さらに、画素部902及びゲート
側駆動回路903に含まれる素子は全て陰極917、シ
ール材918、及び保護膜919で覆われている。
The cathode 917 also functions as a wiring common to all pixels, and is electrically connected to the FPC 909 via the connection wiring 908. Further, all elements included in the pixel portion 902 and the gate side driver circuit 903 are covered with the cathode 917, the sealant 918, and the protective film 919.
【0265】なお、シール材918としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、シール材918はできるだけ水分や
酸素を透過しない材料であることが望ましい。
As the sealant 918, it is preferable to use a material that is as transparent or semitransparent to visible light as possible. Further, it is desirable that the sealing material 918 be a material that does not allow moisture and oxygen to pass therethrough as much as possible.
【0266】また、シール材918を用いて発光素子を
完全に覆った後、すくなくとも図16に示すようにDL
C膜等からなる保護膜919をシール材918の表面
(露呈面)に設けることが好ましい。また、基板の裏面
を含む全面に保護膜を設けてもよい。ここで、外部入力
端子(FPC)が設けられる部分に保護膜が成膜されな
いように注意することが必要である。マスクを用いて保
護膜が成膜されないようにしてもよいし、CVD装置で
用いるマスキングテープ等のテープで外部入力端子部分
を覆うことで保護膜が成膜されないようにしてもよい。
After the light emitting element is completely covered with the sealing material 918, at least DL as shown in FIG.
A protective film 919 made of a C film or the like is preferably provided on the surface (exposed surface) of the sealing material 918. Further, a protective film may be provided on the entire surface including the back surface of the substrate. Here, it is necessary to take care so that the protective film is not formed on the portion where the external input terminal (FPC) is provided. The protective film may not be formed using a mask, or the external input terminal portion may be covered with a tape such as a masking tape used in a CVD apparatus so that the protective film is not formed.
【0267】以上のような構造で発光素子をシール材9
18及び保護膜で封入することにより、発光素子を外部
から完全に遮断することができ、外部から水分や酸素等
のEL層の酸化による劣化を促す物質が侵入することを
防ぐことができる。加えて、保護膜として熱伝導性を有
する膜(AlON膜、AlN膜など)を用いれば駆動さ
せたときに生じる発熱を発散することができる。従っ
て、信頼性の高い発光装置を得ることができる。
The light emitting element having the above structure is used as the sealing material 9
By enclosing the light emitting element with the protective film 18 and the protective film, the light emitting element can be completely shielded from the outside, and a substance such as moisture or oxygen that promotes deterioration due to oxidation of the EL layer can be prevented from entering from the outside. In addition, if a film having thermal conductivity (AlON film, AlN film, etc.) is used as the protective film, the heat generated when driven can be diffused. Therefore, a highly reliable light emitting device can be obtained.
【0268】また、画素電極を陰極とし、EL層と陽極
を積層して図16とは逆方向に発光する構成としてもよ
い。図17にその一例を示す。なお、上面図は同一であ
るので省略する。
Further, the pixel electrode may be used as a cathode and the EL layer and the anode may be laminated to emit light in the direction opposite to that shown in FIG. FIG. 17 shows an example thereof. Since the top view is the same, it is omitted.
【0269】図17に示した断面構造について以下に説
明する。フィルム基板1000としては、プラスチック
基板を用いる。なお、実施の形態1乃至4のいずれか一
に従って、基板上に形成した被剥離層を剥離した後、フ
ィルム基板1000が接着層で貼りつけられる。フィル
ム基板1000上に絶縁膜1010が設けられ、絶縁膜
1010の上方には画素部1002、ゲート側駆動回路
1003が形成されており、画素部1002は電流制御
用TFT1011とそのドレインに電気的に接続された
画素電極1012を含む複数の画素により形成される。
また、ゲート側駆動回路1003はnチャネル型TFT
1013とpチャネル型TFT1014とを組み合わせ
たCMOS回路を用いて形成される。
The sectional structure shown in FIG. 17 will be described below. A plastic substrate is used as the film substrate 1000. Note that in accordance with any one of Embodiment Modes 1 to 4, after the peeled layer formed over the substrate is peeled off, the film substrate 1000 is attached with an adhesive layer. An insulating film 1010 is provided on a film substrate 1000, and a pixel portion 1002 and a gate side driver circuit 1003 are formed above the insulating film 1010. The pixel portion 1002 is electrically connected to a current control TFT 1011 and its drain. A plurality of pixels including the formed pixel electrode 1012.
The gate side drive circuit 1003 is an n-channel TFT.
It is formed by using a CMOS circuit in which 1013 and a p-channel TFT 1014 are combined.
【0270】画素電極1012は発光素子の陰極として
機能する。また、画素電極1012の両端にはバンク1
015が形成され、画素電極1012上にはEL層10
16および発光素子の陽極1017が形成される。
The pixel electrode 1012 functions as the cathode of the light emitting element. In addition, the bank 1 is provided at both ends of the pixel electrode 1012.
015 is formed, and the EL layer 10 is formed on the pixel electrode 1012.
16 and the anode 1017 of the light emitting element are formed.
【0271】陽極1017は全画素に共通の配線として
も機能し、接続配線1008を経由してFPC1009
に電気的に接続されている。さらに、画素部1002及
びゲート側駆動回路1003に含まれる素子は全て陽極
1017、シール材1018、及びDLC等からなる保
護膜1019で覆われている。また、カバー材1021
と基板1000とを接着剤で貼り合わせた。また、カバ
ー材には凹部を設け、乾燥剤1021を設置する。
The anode 1017 also functions as a wiring common to all pixels, and the FPC 1009 is connected via the connection wiring 1008.
Electrically connected to. Further, all elements included in the pixel portion 1002 and the gate side driver circuit 1003 are covered with an anode 1017, a sealant 1018, and a protective film 1019 made of DLC or the like. Also, the cover material 1021
And the substrate 1000 were bonded together with an adhesive. In addition, a recess is provided in the cover material and a desiccant 1021 is placed therein.
【0272】なお、シール材1018としては、できる
だけ可視光に対して透明もしくは半透明な材料を用いる
のが好ましい。また、シール材1018はできるだけ水
分や酸素を透過しない材料であることが望ましい。
As the sealing material 1018, it is preferable to use a material that is as transparent or semitransparent to visible light as possible. Further, it is desirable that the sealing material 1018 be a material that does not allow moisture and oxygen to permeate as much as possible.
【0273】また、図17では、画素電極を陰極とし、
EL層と陽極を積層したため、発光方向は図17に示す
矢印の方向となっている。
Further, in FIG. 17, the pixel electrode is used as a cathode,
Since the EL layer and the anode are laminated, the light emitting direction is the direction of the arrow shown in FIG.
【0274】また、ここでは図示しないが、用いる金属
層(ここでは陰極となる画素電極など)の反射により背
景が映り込むことを防ぐために、位相差板(λ/4板)
や偏光板からなる円偏光板と呼ばれる円偏光手段をカバ
ー材1020上に設けてもよい。
Although not shown here, a retardation plate (λ / 4 plate) is provided in order to prevent the background from being reflected by reflection of a metal layer used (here, a pixel electrode serving as a cathode, etc.).
A circularly polarizing means called a circularly polarizing plate composed of a polarizing plate or a polarizing plate may be provided on the cover material 1020.
【0275】本実施例では、実施例1で得られる電気特
性、信頼性ともに高いTFTを用いるため、従来の素子
に比べて信頼性の高い発光素子を形成することができ
る。また、そのような発光素子を有する発光装置を表示
部として用いることにより高性能な電気器具を得ること
ができる。
In this embodiment, since a TFT having high electric characteristics and high reliability obtained in Embodiment 1 is used, a light emitting element having higher reliability than the conventional element can be formed. In addition, a high-performance electric appliance can be obtained by using a light-emitting device having such a light-emitting element as a display portion.
【0276】なお、本実施例は実施例1、実施例7、実
施例8、または実施例9と自由に組み合わせることが可
能である。
Note that this embodiment can be freely combined with Embodiment 1, Embodiment 7, Embodiment 8, or Embodiment 9.
【0277】[実施例10]本発明を実施して様々なモ
ジュール(アクティブマトリクス型液晶モジュール、パ
ッシブ型液晶モジュール、アクティブマトリクス型EL
モジュール、パッシブ型ELモジュール、アクティブマ
トリクス型ECモジュール)を完成させることができ
る。即ち、本発明を実施することによって、それらを組
み込んだ全ての電子機器が完成される。
[Embodiment 10] Various modules (active matrix type liquid crystal module, passive type liquid crystal module, active matrix type EL) are implemented by implementing the present invention.
Module, passive EL module, active matrix EC module) can be completed. That is, by implementing the present invention, all electronic devices incorporating them are completed.
【0278】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末(モバイルコンピュータ、携帯電話または電子
書籍等)などが挙げられる。それらの一例を図18、図
19に示す。
Examples of such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, projectors, car stereos, personal computers, personal digital assistants (mobile computers, cell phones, electronic books, etc.). ) And the like. Examples of these are shown in FIGS. 18 and 19.
【0279】図18(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。
FIG. 18A shows a personal computer, which has a main body 2001, an image input section 2002, and a display section 20.
03, keyboard 2004 and the like.
【0280】図18(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。
FIG. 18B shows a video camera, which includes a main body 2101, a display portion 2102, a voice input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
Including 6 etc.
【0281】図18(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。
FIG. 18C shows a mobile computer (mobile computer), which includes a main body 2201, a camera portion 2202, an image receiving portion 2203, operation switches 2204, a display portion 2205, and the like.
【0282】図18(D)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
FIG. 18D shows a player that uses a recording medium (hereinafter referred to as a recording medium) in which a program is recorded, and has a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, operation switches 2405 and the like. This player uses a DVD (D
optical Versatile Disc), CD
It is possible to play music, watch movies, play games, and use the internet.
【0283】図18(E)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。
FIG. 18E shows a digital camera including a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, an image receiving section (not shown) and the like.
【0284】図19(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ290
6、画像入力部(CCD、イメージセンサ等)2907
等を含む。
FIG. 19A shows a mobile phone, which is a main body 29.
01, voice output unit 2902, voice input unit 2903, display unit 2904, operation switch 2905, antenna 290
6. Image input unit (CCD, image sensor, etc.) 2907
Including etc.
【0285】図19(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。
[0285] FIG. 19B illustrates a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006.
Including etc.
【0286】図19(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
FIG. 19C shows a display, which includes a main body 3101, a support base 3102, a display portion 3103 and the like.
【0287】ちなみに図19(C)に示すディスプレイ
は中小型または大型のもの、例えば5〜20インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が1mのものを用
い、多面取りを行って量産することが好ましい。
By the way, the display shown in FIG. 19C has a small or medium size or a large size, for example, a screen size of 5 to 20 inches. Further, in order to form a display portion having such a size, it is preferable to use a substrate whose one side is 1 m and perform multi-chambering for mass production.
【0288】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例1〜
9のどのような組み合わせからなる構成を用いても実現
することができる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to the manufacturing method of electronic devices in all fields. In addition, the electronic device of the present embodiment is
It can be realized by using any combination of nine.
【0289】[0289]
【発明の効果】本発明は、物理的手段によって基板から
剥離するため、半導体層への損傷なく、素子の信頼性を
向上できる。
According to the present invention, since it is peeled from the substrate by physical means, the reliability of the device can be improved without damaging the semiconductor layer.
【0290】また、本発明は、小さな面積を有する被剥
離層の剥離だけでなく、大きな面積を有する被剥離層を
全面に渡って歩留まりよく剥離することが可能である。
Further, according to the present invention, not only the peeled layer having a small area but also the peeled layer having a large area can be peeled over the entire surface with a good yield.
【0291】加えて、本発明は、物理的手段で容易に剥
離、例えば人間の手で引き剥がすことが可能であるた
め、量産に適したプロセスと言える。また、量産する際
に被剥離層を引き剥がすための製造装置を作製した場
合、大型の製造装置も安価に作製することができる。
In addition, the present invention can be said to be a process suitable for mass production because it can be easily peeled off by physical means, for example, peeled off by a human hand. Further, when a manufacturing apparatus for peeling off the layer to be peeled off is manufactured at the time of mass production, a large manufacturing apparatus can be manufactured at low cost.
【図面の簡単な説明】[Brief description of drawings]
【図1】 実施の形態1を説明する図である。FIG. 1 is a diagram illustrating a first embodiment.
【図2】 実施の形態2を説明する図である。FIG. 2 is a diagram illustrating a second embodiment.
【図3】 実験を説明する図である。FIG. 3 is a diagram illustrating an experiment.
【図4】 実施の形態3を説明する図である。FIG. 4 is a diagram illustrating a third embodiment.
【図5】 実施の形態4を説明する図である。FIG. 5 is a diagram illustrating a fourth embodiment.
【図6】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 6 is a diagram showing a manufacturing process of an active matrix substrate.
【図7】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 7 is a diagram showing a manufacturing process of an active matrix substrate.
【図8】 アクティブマトリクス基板を示す図。FIG. 8 is a diagram showing an active matrix substrate.
【図9】 実施例2を説明する図である。FIG. 9 is a diagram illustrating a second embodiment.
【図10】 実施例3を説明する図である。FIG. 10 is a diagram illustrating a third embodiment.
【図11】 実施例4を説明する図である。FIG. 11 is a diagram illustrating a fourth embodiment.
【図12】 実施例5を説明する図である。FIG. 12 is a diagram illustrating a fifth embodiment.
【図13】 実施例6を説明する図である。FIG. 13 is a diagram illustrating a sixth embodiment.
【図14】 実施例7を説明する図である。FIG. 14 is a diagram illustrating a seventh embodiment.
【図15】 実施例8を説明する図である。FIG. 15 is a diagram illustrating an eighth embodiment.
【図16】 実施例9を説明する図である。FIG. 16 is a diagram for explaining the ninth embodiment.
【図17】 実施例9を説明する図である。FIG. 17 is a diagram illustrating a ninth embodiment.
【図18】 電子機器の一例を示す図。FIG. 18 illustrates examples of electronic devices.
【図19】 電子機器の一例を示す図。FIG. 19 illustrates an example of an electronic device.
【図20】 部分的に剥離させた境界の断面TEM写真図
及び模式図。
20A and 20B are a cross-sectional TEM photograph and a schematic view of a boundary that is partially separated.
【図21】 剥離した酸化シリコン膜表面のTXRF測
定結果を示すグラフ。
FIG. 21 is a graph showing TXRF measurement results on the surface of a peeled silicon oxide film.
【図22】 石英基板上に成膜されたW膜表面のTXR
F測定結果を示すグラフ。(リファレンス)
FIG. 22: TXR of W film surface formed on a quartz substrate
The graph which shows F measurement result. (reference)
【図23】 石英基板表面のTXRF測定結果を示すグ
ラフ。(リファレンス)
FIG. 23 is a graph showing the results of TXRF measurement on the surface of a quartz substrate. (reference)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/14 H01L 29/78 627G 626C (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H088 FA11 FA23 HA06 3K007 AB18 BA07 CA06 DB03 FA00 GA00 5F110 AA28 BB02 BB04 CC02 DD01 DD12 DD13 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE15 EE23 EE28 FF04 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 GG51 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP05 PP13 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ16 QQ19 QQ23 QQ25 QQ28 QQ30 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05B 33/14 H01L 29/78 627G 626C (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi, Kanagawa Co., Ltd. Semi-conductor Energy Laboratory F-term (reference) 2H088 FA11 FA23 HA06 3K007 AB18 BA07 CA06 DB03 FA00 GA00 5F110 AA28 BB02 BB04 CC02 DD01 DD12 DD13 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 GG32 GG32 GG32 GG03 GG02 GG GGFF GG GG47 GG51 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP05 PP13 PP29 PP34 PP35 QQQ QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ

Claims (30)

    【特許請求の範囲】[Claims]
  1. 【請求項1】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に窒化物層が設けられており、前記窒
    化物層が設けられた基板上に少なくとも前記窒化物層と
    接する酸化物層を含む積層からなる被剥離層を形成した
    後、該被剥離層を前記窒化物層が設けられた基板から物
    理的手段により前記酸化物層の層内または界面において
    剥離することを特徴とする剥離方法。
    1. A peeling method for peeling a layer to be peeled from a substrate, wherein a nitride layer is provided on the substrate, and the substrate is provided with the nitride layer and is in contact with at least the nitride layer. After forming a layer to be peeled composed of a laminate including an oxide layer, the layer to be peeled is peeled from the substrate provided with the nitride layer at a physical means in or at the interface of the oxide layer. Peeling method.
  2. 【請求項2】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に窒化物層が設けられており、前記窒
    化物層が設けられた基板上に少なくとも前記窒化物層と
    接する酸化物層を含む積層からなる被剥離層を形成し、
    該被剥離層に支持体を接着した後、前記支持体に接着さ
    れた被剥離層を前記窒化物層が設けられた基板から物理
    的手段により前記酸化物層の層内または界面において剥
    離することを特徴とする剥離方法。
    2. A peeling method for peeling a layer to be peeled from a substrate, wherein a nitride layer is provided on the substrate, and at least the nitride layer is in contact with the substrate provided with the nitride layer. Forming a layer to be peeled composed of a laminate including an oxide layer,
    After adhering a support to the layer to be peeled, peeling the layer to be peeled adhered to the support from the substrate provided with the nitride layer at a physical means in or at the interface of the oxide layer. A peeling method characterized by.
  3. 【請求項3】請求項2において、前記支持体を接着する
    前に、加熱処理またはレーザー光の照射を行う処理を施
    すことを特徴とする剥離方法。
    3. The peeling method according to claim 2, wherein a heat treatment or a treatment of irradiating a laser beam is performed before the support is bonded.
  4. 【請求項4】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に金属層が設けられており、前記金属
    層が設けられた基板上に少なくとも前記金属層と接する
    酸化物層を含む積層からなる被剥離層を形成した後、該
    被剥離層を前記金属層が設けられた基板から物理的手段
    により前記酸化物層の層内または界面において剥離する
    ことを特徴とする剥離方法。
    4. A peeling method for peeling a layer to be peeled from a substrate, wherein a metal layer is provided on the substrate, and an oxide layer in contact with at least the metal layer is provided on the substrate provided with the metal layer. After forming a layer to be peeled consisting of a laminate containing the layer to be peeled, the layer to be peeled is peeled from the substrate provided with the metal layer by physical means in the layer of the oxide layer or at the interface. .
  5. 【請求項5】被剥離層を基板から剥離する剥離方法であ
    って、前記基板上に金属層が設けられており、前記金属
    層が設けられた基板上に少なくとも前記金属層と接する
    酸化物層を含む積層からなる被剥離層を形成し、該被剥
    離層に支持体を接着した後、前記支持体に接着された被
    剥離層を前記金属層が設けられた基板から物理的手段に
    より前記酸化物層の層内または界面において剥離するこ
    とを特徴とする剥離方法。
    5. A peeling method for peeling a layer to be peeled from a substrate, wherein a metal layer is provided on the substrate, and an oxide layer in contact with at least the metal layer is provided on the substrate provided with the metal layer. After forming a layer to be peeled consisting of a laminated layer containing a substrate and adhering a support to the layer to be peeled, the layer to be peeled adhered to the support is oxidized by a physical means from a substrate provided with the metal layer. A peeling method, which comprises peeling within a physical layer or at an interface.
  6. 【請求項6】請求項4または請求項5において、前記金
    属層は、窒化物であることを特徴とする剥離方法。
    6. The peeling method according to claim 4 or 5, wherein the metal layer is a nitride.
  7. 【請求項7】請求項4乃至6のいずれか一において、前
    記金属層は、Ti、Al、Ta、W、Mo、Cu、C
    r、Nd、Fe、Ni、Co、Zr、Zn、Ru、R
    h、Pd、Os、Ir、Ptから選ばれた元素、または
    前記元素を主成分とする合金材料若しくは化合物材料か
    らなる単層、またはこれらの金属または混合物の積層で
    あることを特徴とする剥離方法。
    7. The metal layer according to claim 4, wherein the metal layer is Ti, Al, Ta, W, Mo, Cu or C.
    r, Nd, Fe, Ni, Co, Zr, Zn, Ru, R
    A peeling method comprising a single layer made of an element selected from h, Pd, Os, Ir, and Pt, or an alloy material or a compound material containing the above element as a main component, or a laminated layer of a metal or a mixture thereof. .
  8. 【請求項8】請求項1乃至7のいずれか一において、前
    記酸化物層は、酸化シリコン材料または酸化金属材料か
    らなる単層、またはこれらの積層であることを特徴とす
    る剥離方法。
    8. The peeling method according to claim 1, wherein the oxide layer is a single layer made of a silicon oxide material or a metal oxide material, or a stacked layer thereof.
  9. 【請求項9】請求項1乃至8のいずれか一において、前
    記物理的手段により剥離する前に、加熱処理またはレー
    ザー光の照射を行う処理を施すことを特徴とする剥離方
    法。
    9. The peeling method according to claim 1, wherein a heating treatment or a laser light irradiation treatment is performed before the peeling by the physical means.
  10. 【請求項10】請求項5乃至9のいずれか一において、
    前記支持体を接着する前に、加熱処理またはレーザー光
    の照射を行う処理を施すことを特徴とする剥離方法。
    10. The method according to any one of claims 5 to 9,
    A peeling method, which comprises performing a heat treatment or a treatment of irradiating a laser beam before adhering the support.
  11. 【請求項11】基板上に窒化物層を形成する工程と、前
    記窒化物層上に酸化物層を形成する工程と、前記酸化物
    層上に絶縁層を形成する工程と、前記絶縁層上に素子を
    形成する工程と、前記素子に支持体を接着した後、該支
    持体を基板から物理的手段により前記酸化物層の層内ま
    たは界面において剥離する工程と、前記絶縁層または前
    記酸化物層に転写体を接着し、前記支持体と前記転写体
    との間に前記素子を挟む工程とを有することを特徴とす
    る半導体装置の作製方法。
    11. A step of forming a nitride layer on a substrate, a step of forming an oxide layer on the nitride layer, a step of forming an insulating layer on the oxide layer, and a step of forming the insulating layer on the insulating layer. A step of forming an element on the element, a step of adhering a support to the element, and then peeling the support from the substrate in a layer of the oxide layer or at an interface by physical means, the insulating layer or the oxide. A step of adhering a transfer body to the layer, and sandwiching the element between the support body and the transfer body.
  12. 【請求項12】基板上に窒化物層を形成する工程と、前
    記窒化物層上に粒状の酸化物を形成する工程と、前記酸
    化物を覆う酸化物層を形成する工程と、前記酸化物層上
    に絶縁層を形成する工程と、前記絶縁層上に素子を形成
    する工程と、前記素子に支持体を接着した後、該支持体
    を基板から物理的手段により前記酸化物層の層内または
    界面において剥離する工程と、前記絶縁層または前記酸
    化物層に転写体を接着し、前記支持体と前記転写体との
    間に前記素子を挟む工程とを有することを特徴とする半
    導体装置の作製方法。
    12. A step of forming a nitride layer on a substrate, a step of forming a granular oxide on the nitride layer, a step of forming an oxide layer covering the oxide, and the oxide. A step of forming an insulating layer on the layer, a step of forming an element on the insulating layer, and a step of adhering a support to the element and then applying the support from the substrate to the inside of the oxide layer by physical means. Or a step of peeling at an interface, and a step of adhering a transfer body to the insulating layer or the oxide layer and sandwiching the element between the support body and the transfer body. Manufacturing method.
  13. 【請求項13】基板上に金属材料を含有する層を形成す
    る工程と、前記金属材料を含有する層上に酸化物層を形
    成する工程と、前記酸化物層上に絶縁層を形成する工程
    と、前記絶縁層上に素子を形成する工程と、前記素子に
    支持体を接着した後、該支持体を基板から物理的手段に
    より前記酸化物層の層内または界面において剥離する工
    程と、前記絶縁層または前記酸化物層に転写体を接着
    し、前記支持体と前記転写体との間に前記素子を挟む工
    程とを有することを特徴とする半導体装置の作製方法。
    13. A step of forming a layer containing a metal material on a substrate, a step of forming an oxide layer on the layer containing the metal material, and a step of forming an insulating layer on the oxide layer. A step of forming an element on the insulating layer, a step of adhering a support to the element, and then peeling the support from the substrate at a layer or an interface of the oxide layer by physical means, A step of adhering a transfer body to the insulating layer or the oxide layer, and sandwiching the element between the support and the transfer body.
  14. 【請求項14】基板上に金属材料を含有する層を形成す
    る工程と、前記金属材料を含有する層上に粒状の酸化物
    を形成する工程と、前記酸化物を覆う酸化物層を形成す
    る工程と、前記酸化物層上に絶縁層を形成する工程と、
    前記絶縁層上に素子を形成する工程と、前記素子に支持
    体を接着した後、該支持体を基板から物理的手段により
    前記酸化物層の層内または界面において剥離する工程
    と、前記絶縁層または前記酸化物層に転写体を接着し、
    前記支持体と前記転写体との間に前記素子を挟む工程と
    を有することを特徴とする半導体装置の作製方法。
    14. A step of forming a layer containing a metal material on a substrate, a step of forming a granular oxide on the layer containing the metal material, and forming an oxide layer covering the oxide. A step of forming an insulating layer on the oxide layer,
    A step of forming an element on the insulating layer, a step of adhering a support to the element, and then peeling the support from the substrate at a layer or interface of the oxide layer by a physical means, and the insulating layer Alternatively, a transfer member is adhered to the oxide layer,
    And a step of sandwiching the element between the support and the transfer body.
  15. 【請求項15】請求項11乃至14のいずれか一におい
    て、前記支持体は、フィルム基板または基材であること
    を特徴とする半導体装置の作製方法。
    15. The method for manufacturing a semiconductor device according to claim 11, wherein the support is a film substrate or a base material.
  16. 【請求項16】請求項11乃至15のいずれか一におい
    て、前記転写体は、フィルム基板または基材であること
    を特徴とする半導体装置の作製方法。
    16. The method for manufacturing a semiconductor device according to claim 11, wherein the transfer body is a film substrate or a base material.
  17. 【請求項17】請求項15または請求項16において、
    前記フィルム基板上に第1の絶縁膜と第2の絶縁膜と第
    3の絶縁膜とを有し、前記第1の絶縁膜と前記第3の絶
    縁膜との間に挟まれる前記第2の絶縁膜は、前記第1の
    絶縁膜および前記第3の絶縁膜より膜応力が小さいこと
    を特徴とする半導体装置の作製方法。
    17. The method according to claim 15 or 16,
    The second insulating film has a first insulating film, a second insulating film, and a third insulating film on the film substrate, and is sandwiched between the first insulating film and the third insulating film. A method for manufacturing a semiconductor device, wherein the insulating film has a smaller film stress than those of the first insulating film and the third insulating film.
  18. 【請求項18】請求項11乃至17のいずれか一におい
    て、前記支持体を接着する前に、加熱処理またはレーザ
    ー光の照射を行う処理を施すことを特徴とする半導体装
    置の作製方法。
    18. The method for manufacturing a semiconductor device according to claim 11, wherein a heat treatment or a laser light irradiation treatment is performed before the support is bonded.
  19. 【請求項19】請求項11乃至18のいずれか一におい
    て、前記物理的手段により剥離する前に、加熱処理また
    はレーザー光の照射を行う処理を施すことを特徴とする
    半導体装置の作製方法。
    19. The method for manufacturing a semiconductor device according to claim 11, wherein a heat treatment or a laser light irradiation treatment is performed before peeling by the physical means.
  20. 【請求項20】請求項11乃至19のいずれか一におい
    て、前記素子は、半導体層を活性層とする薄膜トランジ
    スタであり、前記半導体層を形成する工程は、非晶質構
    造を有する半導体層を加熱処理またはレーザー光の照射
    を行う処理によって結晶化させ、結晶構造を有する半導
    体層とすることを特徴とする半導体装置の作製方法。
    20. The device according to claim 11, wherein the element is a thin film transistor having a semiconductor layer as an active layer, and the step of forming the semiconductor layer includes heating a semiconductor layer having an amorphous structure. A method for manufacturing a semiconductor device, which comprises crystallizing a semiconductor layer having a crystal structure by a treatment or a treatment of irradiating a laser beam.
  21. 【請求項21】請求項11乃至20のいずれか一におい
    て、前記支持体は対向基板であって、前記素子は画素電
    極を有しており、該画素電極と、前記対向基板との間に
    は液晶材料が充填されていることを特徴とする半導体装
    置の作製方法。
    21. The support according to claim 11, wherein the support is a counter substrate, the element has a pixel electrode, and the pixel electrode and the counter substrate are provided between the pixel electrode and the counter substrate. A method for manufacturing a semiconductor device, which is filled with a liquid crystal material.
  22. 【請求項22】請求項11乃至20のいずれか一におい
    て、前記支持体は封止材であって、前記素子は発光素子
    であることを特徴とする半導体装置の作製方法。
    22. The method for manufacturing a semiconductor device according to claim 11, wherein the support is a sealing material, and the element is a light emitting element.
  23. 【請求項23】基板上に金属材料を含有する層を形成す
    る工程と、前記金属材料を含有する層上に酸化物層を形
    成する工程と、前記酸化物層上に絶縁層を形成する工程
    と、前記絶縁層上に素子を形成する工程と、基板から物
    理的手段により前記酸化物層の層内または界面において
    剥離する工程と、前記絶縁層または酸化物層に第1の転
    写体を接着する工程と、前記素子に第2の転写体を接着
    し、前記第1の転写体と前記第2の転写体の間に前記素
    子を挟む工程とを有することを特徴とする半導体装置の
    作製方法。
    23. A step of forming a layer containing a metal material on a substrate, a step of forming an oxide layer on the layer containing the metal material, and a step of forming an insulating layer on the oxide layer. And a step of forming an element on the insulating layer, a step of peeling from the substrate by a physical means at the inside of the oxide layer or at an interface, and a first transfer member bonded to the insulating layer or the oxide layer. And a step of adhering a second transfer body to the element and sandwiching the element between the first transfer body and the second transfer body. .
  24. 【請求項24】請求項13乃至23のいずれか一におい
    て、前記金属材料を含有する層は、窒化物であることを
    特徴とする半導体装置の作製方法。
    24. The method for manufacturing a semiconductor device according to claim 13, wherein the layer containing the metal material is a nitride.
  25. 【請求項25】請求項13乃至24のいずれか一におい
    て、前記金属材料は、Ti、Al、Ta、W、Mo、C
    u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R
    u、Rh、Pd、Os、Ir、Ptから選ばれた元素、
    または前記元素を主成分とする合金材料若しくは化合物
    材料からなる単層、またはこれらの金属または混合物の
    積層であることを特徴とする半導体装置の作製方法。
    25. The metal material according to claim 13, wherein the metal material is Ti, Al, Ta, W, Mo or C.
    u, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
    an element selected from u, Rh, Pd, Os, Ir and Pt,
    Alternatively, a method for manufacturing a semiconductor device, which is a single layer formed of an alloy material or a compound material containing the above element as a main component, or a stacked layer of a metal or a mixture thereof.
  26. 【請求項26】基板上に窒化物層を形成する工程と、前
    記窒化物層上に酸化物層を形成する工程と、前記酸化物
    層上に絶縁層を形成する工程と、前記絶縁層上に素子を
    形成する工程と、基板から物理的手段により前記酸化物
    層の層内または界面において剥離する工程と、前記絶縁
    層または酸化物層に第1の転写体を接着する工程と、前
    記素子に第2の転写体を接着し、前記第1の転写体と前
    記第2の転写体の間に前記素子を挟む工程とを有するこ
    とを特徴とする半導体装置の作製方法。
    26. A step of forming a nitride layer on a substrate, a step of forming an oxide layer on the nitride layer, a step of forming an insulating layer on the oxide layer, and a step of forming the insulating layer on the insulating layer. A step of forming an element on the substrate, a step of peeling from the substrate by a physical means in the layer or the interface of the oxide layer, a step of adhering a first transfer body to the insulating layer or the oxide layer, and the element A step of adhering a second transfer body to the substrate, and sandwiching the element between the first transfer body and the second transfer body.
  27. 【請求項27】請求項23乃至26のいずれか一におい
    て、前記物理的手段により剥離する前に、加熱処理また
    はレーザー光の照射を行う処理を施すことを特徴とする
    半導体装置の作製方法。
    27. A method for manufacturing a semiconductor device according to claim 23, wherein a heat treatment or a laser light irradiation treatment is performed before the peeling by the physical means.
  28. 【請求項28】請求項11乃至27のいずれか一におい
    て、前記酸化物層は、酸化シリコン材料または酸化金属
    材料からなる単層、またはこれらの積層であることを特
    徴とする半導体装置の作製方法。
    28. The method for manufacturing a semiconductor device according to claim 11, wherein the oxide layer is a single layer formed of a silicon oxide material or a metal oxide material, or a stacked layer thereof. .
  29. 【請求項29】支持体に接着材で接着された被剥離層
    は、酸化シリコン膜を有し、酸化シリコン膜と接着材と
    の間には微量の金属材料を有する半導体装置。
    29. A semiconductor device, wherein the layer to be peeled, which is adhered to the support with an adhesive, has a silicon oxide film, and a small amount of metal material is present between the silicon oxide film and the adhesive.
  30. 【請求項30】請求項29において、前記金属材料は、
    W、Ti、Al、Ta、Mo、Cu、Cr、Nd、F
    e、Ni、Co、Zr、Zn、Ru、Rh、Pd、O
    s、Ir、Ptから選ばれた元素、または前記元素を主
    成分とする合金材料若しくは化合物材料であることを特
    徴とする半導体装置。
    30. The metal material according to claim 29,
    W, Ti, Al, Ta, Mo, Cu, Cr, Nd, F
    e, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
    A semiconductor device comprising an element selected from s, Ir, and Pt, or an alloy material or a compound material containing the above element as a main component.
JP2002207536A 2001-07-16 2002-07-16 Method for manufacturing semiconductor device Expired - Fee Related JP4027740B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001216018 2001-07-16
JP2001-216018 2001-07-16
JP2001-299620 2001-09-28
JP2001299620 2001-09-28
JP2002207536A JP4027740B2 (en) 2001-07-16 2002-07-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002207536A JP4027740B2 (en) 2001-07-16 2002-07-16 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2003174153A true JP2003174153A (en) 2003-06-20
JP2003174153A5 JP2003174153A5 (en) 2006-03-30
JP4027740B2 JP4027740B2 (en) 2007-12-26

Family

ID=27347165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002207536A Expired - Fee Related JP4027740B2 (en) 2001-07-16 2002-07-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4027740B2 (en)

Cited By (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031251A (en) * 2003-07-09 2005-02-03 Hitachi Displays Ltd Light emission type display device
EP1528594A2 (en) 2003-10-28 2005-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005157324A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing optical film
JP2005159350A (en) * 2003-11-20 2005-06-16 Hewlett-Packard Development Co Lp Method of fabricating multi-layered storage structure, cross-point memory structure and memory stack
JP2005159333A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2005183374A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2005183615A (en) * 2003-12-18 2005-07-07 Ricoh Co Ltd Thin film device apparatus and method of manufacturing the same
JP2005182000A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JP2005197673A (en) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2005303150A (en) * 2004-04-14 2005-10-27 Semiconductor Energy Lab Co Ltd Method for forming semiconductor device, light emitting device, and method for forming the same
JP2006135305A (en) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd Semiconductor device, manufacturing method therefor, and inspection method therefor
JP2006317762A (en) * 2005-05-13 2006-11-24 Kyodo Printing Co Ltd Element substrate for display device, and method for manufacturing the same
JP2007013121A (en) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd Process for fabricating a semiconductor device having stripping step and semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
EP1970951A2 (en) 2007-03-13 2008-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A2 (en) 2007-03-26 2008-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009088498A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Methods of manufacturing soi substrate and semiconductor device
JP2009158939A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US7611965B2 (en) 2005-08-31 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009283929A (en) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd Manufacturing process of semiconductor device and semiconductor device
JP2010040520A (en) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd Light-emitting device and electronic device
US7712676B2 (en) 2006-11-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Device, and method for manufacturing the same
US7745252B2 (en) 2005-08-31 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010079640A1 (en) 2009-01-07 2010-07-15 シャープ株式会社 Organic electroluminescence display device and method for producing the same
JP2010245031A (en) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd Power storage device, and manufacturing method thereof
US7838328B2 (en) 2007-08-30 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7888163B2 (en) 2008-06-06 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8043936B2 (en) 2006-09-29 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2011218474A (en) * 2010-04-07 2011-11-04 Kyoritsu Kagaku Sangyo Kk Method and apparatus for separating multilayered plate member having adhesive layer
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8058146B2 (en) * 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US8058083B2 (en) 2008-11-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing flexible semiconductor device
JP2012015511A (en) * 2004-02-26 2012-01-19 Semiconductor Energy Lab Co Ltd Circuit
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device