JP2003174153A - Peeling method, semiconductor device, and manufacturing method therefor - Google Patents

Peeling method, semiconductor device, and manufacturing method therefor

Info

Publication number
JP2003174153A
JP2003174153A JP2002207536A JP2002207536A JP2003174153A JP 2003174153 A JP2003174153 A JP 2003174153A JP 2002207536 A JP2002207536 A JP 2002207536A JP 2002207536 A JP2002207536 A JP 2002207536A JP 2003174153 A JP2003174153 A JP 2003174153A
Authority
JP
Japan
Prior art keywords
layer
substrate
film
oxide
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002207536A
Other languages
Japanese (ja)
Other versions
JP4027740B2 (en
JP2003174153A5 (en
Inventor
Junya Maruyama
Mayumi Mizukami
Toru Takayama
Shunpei Yamazaki
純矢 丸山
舜平 山崎
真由美 水上
徹 高山
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001-216018 priority Critical
Priority to JP2001216018 priority
Priority to JP2001299620 priority
Priority to JP2001-299620 priority
Application filed by Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所 filed Critical Semiconductor Energy Lab Co Ltd
Priority to JP2002207536A priority patent/JP4027740B2/en
Publication of JP2003174153A publication Critical patent/JP2003174153A/en
Publication of JP2003174153A5 publication Critical patent/JP2003174153A5/ja
Application granted granted Critical
Publication of JP4027740B2 publication Critical patent/JP4027740B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To peel not only a peeled layer with small area, but also a peeled layer with large area over the entire surface in good yield by providing a peeling method which gives no damage to the peeled layers, to provide a semiconductor device which is made lightweight by sticking the peeled layers on various base material, and its manufacturing method, and to provide a semiconductor device which is made lightweight by sticking various elements (a thin-film diode, and a photoelectric converting element and silicon resistance element composed of PIN junctions of silicon) represented by a TFT, specially, on flexible film, and its manufacturing method. <P>SOLUTION: A metal layer or nitride layer 11 is provided on a substrate, an oxide layer 12 is provided in contact with the metal layer or nitride layer 11. Even after lamination film formation or a heat treatment of ≥500°C is carried out, fine separation in the oxide layer 12 or on its interface can easily be carried out by a physical means. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、被剥離層の剥離方法、特に様々な素子を含む被剥離層の剥離方法に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to method of removing the release layer comprises a release method, in particular the various elements of the layer to be peeled. 加えて、本発明は、剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。 In addition, the present invention is exfoliated thin film transistor layer to be peeled is transferred adhered to a substrate (hereinafter, referred to as TFT) relates to a semiconductor device and a manufacturing method having a circuit composed of. 例えば、液晶モジュールに代表される電気光学装置やELモジュールに代表される発光装置、 For example, the light emitting device typified by an electro-optical device, an EL module typified by a liquid crystal module,
およびその様な装置を部品として搭載した電子機器に関する。 And a equipped with electronic equipment such devices as a component. 【0002】なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。 [0002] Note that a semiconductor device in this specification refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, light emitting devices, semiconductor circuits, and electronic devices are all semiconductor devices. 【0003】 【従来の技術】近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。 [0003] In recent years, technology for forming a thin film transistor (TFT) using a semiconductor thin film (several to several hundred nm thick) formed on a substrate having an insulating surface has attracted attention. 薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。 Thin film transistors are widely applied to electronic devices such as an IC or an electro-optical device, development has been accelerated, especially as switching elements for image display devices. 【0004】このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。 [0004] Although such an image display device applications that use are expected to a variety of things, it is a particular interest in the use of portable devices. 現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。 Currently, glass substrates and quartz substrates are often used, cracks easily, there is a disadvantage that heavy. また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。 In addition, in carrying out mass production, glass substrate or a quartz substrate is difficult to large-sized, it is not suitable. そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。 Therefore, a substrate having flexibility, typically it has been tried to form a TFT element on a flexible plastic film. 【0005】しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。 However, it is inevitable to lower the maximum temperature of the process due to the low heat resistance of the plastic film, resulting in not possible to form a TFT having good electrical characteristics as when formed on a glass substrate is at present . そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。 Therefore, high-performance liquid crystal display device or a light emitting element using a plastic film has not been realized. 【0006】また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。 [0006] peeling method for peeling the layer to be peeled existing through a separation layer on a substrate from the substrate have already been proposed. 例えば、特開平10−125929号公報、特開平10−125931号公報に記載された技術は、非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。 For example, JP-A-10-125929 discloses a technique described in Japanese Patent Laid-Open No. 10-125931 is a separation layer made of amorphous silicon (or polysilicon) is provided, by irradiating a laser beam is passed through the substrate by releasing hydrogen Te contained in the amorphous silicon, it is that it causes a gap to separate the substrate. 加えて、この技術を用いて特開平10−125930号公報には被剥離層(公報では被転写層と呼んでいる)をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。 In addition, there is also described that to complete a liquid crystal display device in Japanese Patent Application Laid-Open No. 10-125930 layer to be peeled (in the publication is referred to as the transfer layer) adhered to the plastic film using this technique. 【0007】しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、 However, in the above method, it is essential to use a high light-transmitting substrate, passed through the substrate,
さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。 Further to provide sufficient energy to release hydrogen contained in amorphous silicon, is required irradiation relatively large laser beam, there is a problem that damage to the layer to be peeled. また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われない恐れがある。 The irradiation, in the above method, in the case of manufacturing a device on the separation layer, by performing high-temperature heat treatment in device manufacturing processes, hydrogen contained in the separation layer ends up reduced by diffusing the laser light separation layer and even peeling may not sufficiently performed. 従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。 Therefore, in order to maintain the amount of hydrogen contained in the separation layer, there is a problem that the process after isolation layer formation may be limited. また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。 Further, in the above publication, in order to prevent damage to the layer to be peeled, there is also described to provide a light shielding layer or a reflection layer, in which case, it is difficult to manufacture a transmission type liquid crystal display device. 加えて、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。 In addition, in the above method, it is difficult to peel the layer to be peeled having a large area. 【0008】 【発明が解決しようとする課題】本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離することを可能とすることを課題としている。 [0008] [0008] The present invention has been made in consideration of the above situation, the present invention provides a separation method which does not damage the layer to be peeled has a smaller area not only peeling of the peeling layer, and it is an object to be able to peel all over the surface layer to be peeled having a large area. 【0009】また、本発明は、被剥離層の形成において、熱処理温度、基板の種類等の限定を受けない剥離方法を提供することを課題としている。 [0009] The present invention, in the formation of the peeling layer, the heat treatment temperature, and aims to provide a peeling method without undergoing limited kind of the substrate. 【0010】また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。 Further, the present invention is adhered to the layer to be peeled to a variety of substrates, and to provide a lightweight semiconductor device and a manufacturing method thereof. 特に、フレキシブルなフィルムにTFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子)を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを課題とする。 In particular, the paste various elements typified by TFT (thin film diode, a photoelectric conversion element and silicon resistor element made of a PIN junction of silicon), to provide a lightweight semiconductor device and a manufacturing method thereof in flexible film a an object of the present invention. 【0011】 【課題を解決するための手段】本発明者らは、数多くの実験、検討を重ねているうちに、基板上に設けた窒化物層、好ましくは窒化金属層を設け、前記窒化金属層に接して酸化層を設け、さらに酸化層上に成膜または500 [0011] Means for Solving the Problems The present inventors have, while you are overlapped many experiments, investigations, nitride layer provided on the substrate, preferably provided with a metal nitride layer, said metal nitride the oxide layer formed in contact with the layer, or even deposited onto the oxide layer 500
℃以上の熱処理を行ったところ、膜剥がれ(ピーリング)などのプロセス上の異常は生じない一方、物理的手段、代表的には機械的な力を加えること(例えば人間の手で引き剥がすこと)で容易に酸化層の層内または界面において、きれいに分離できる剥離方法を見出した。 ℃ was carried out above heat treatment, film peeling while no abnormality in the process such as (peeling), physical means, representative mechanical adding force (eg peeling by hand) to in the layer or in the interface in easily oxidized layer, it was found peeling method cleanly separated. 【0012】即ち、窒化物層と酸化物層との結合力は、 Namely, the bonding force between the nitride layer and the oxide layer,
熱エネルギーには耐え得る強さを有している一方、窒化物層と酸化物層で互いの膜応力は異なり、窒化物層と酸化物層との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離するには最適である。 While the thermal energy has the strength to withstand, unlike each other film stress in the nitride layer and the oxide layer, because it has a stress strain between the nitride layer and the oxide layer vulnerable to mechanical energy, the peeling is optimal. 本発明者らは、このように膜応力を利用して剥離を行う剥離工程をストレスピールオフプロセスと呼ぶ。 The present inventors refer to peeling step for peeling by using such a film stress and stress peel off process. 【0013】なお、本明細書中において、膜の内部応力(膜応力と呼ぶ)とは、基板上に形成された膜の内部に任意の断面を考えたとき、断面の一方の側が他方の側に及ぼしている単位断面積当りの力のことである。 [0013] Note that in this specification, the internal stress of the film (referred to as film stress), when considering any cross-sectional inside of the film formed on the substrate, one side and the other side of the cross-section is that the force per unit area that is exerted on. 内部応力は、真空蒸着やスパッタリングや気相成長などで成膜された薄膜には多かれ少なかれ必ず存在するといってよい。 Internal stress may be said that more or less always present in the thin film formed by vacuum deposition, sputtering or the like and a vapor phase growth. その値は最大で10 9 N/m 2に達する。 Its value reaches a maximum at 10 9 N / m 2. 薄膜の材料、基板の物質、薄膜の形成条件などによって内部応力値は変化する。 Material of the thin film, material of the substrate, the internal stress value, such as by formation conditions of the thin film changes. また、熱処理を施すことによっても内部応力値は変化する。 The internal stress value is also changed by heat treatment. 【0014】また、基板面に垂直な単位断面積を通して相手に及ぼす力が引っ張る方向である状態を引っ張り状態といい、そのときの内部応力を引張応力、押す方向である状態を圧縮状態といい、そのときの内部応力を圧縮応力と呼ぶ。 [0014] called a state pulling the state is a direction force exerted on the opponent through a unit sectional area perpendicular to the substrate surface is pulled, it called the compressed state the tensile stress, the state is the direction to press the internal stress at the time, the internal stress of that time is referred to as a compression stress. なお、本明細書では、グラフや表に示すとき引張応力を正(+)、圧縮応力を負(−)にとる。 In this specification, the tensile stress positive when shown in graphs and tables (+), a compressive stress negative - taken (). 【0015】本明細書で開示する剥離方法に関する発明の構成1は、被剥離層を基板から剥離する剥離方法であって、前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。 [0015] The configuration of the invention relates to peeling methods disclosed herein 1 is a peeling method for peeling the layer to be peeled from the substrate, and a nitride layer is provided on the substrate, the nitride layer is after forming the layer to be peeled having a layered comprising at least the oxide layer in contact with the nitride layer provided the substrate, the oxide by physical means 該被 peeling layer from the substrate on which the nitride layer is provided a peeling method wherein the peeling in the layer or in the interface of the object layer. 【0016】また、支持体を接着剤で接着した後に剥離してもよく、本明細書で開示する剥離方法に関する発明の構成2は、被剥離層を基板から剥離する剥離方法であって、前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成し、 Further, may be peeled off the support after glued, structure 2 of the invention relates to peeling methods disclosed herein is a peeling method for peeling the layer to be peeled from the substrate, wherein and nitride layer is provided on a substrate, forming a layer to be peeled having a laminated comprising an oxide layer in contact with at least said nitride layer on the substrate on which the nitride layer is provided,
該被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。 After bonding the support to said release layer being separated in a layer or in the interface of the oxide layer by a physical means to be peeled layer bonded to the support from the substrate on which the nitride layer is provided which is a peeling method characterized. 【0017】また、上記構成2において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。 [0017] In the above structure 2, in order to further promote the release, before bonding the support may be irradiated with heat treatment or laser light. この場合、窒化物層にはレーザー光を吸収する材料を選択し、窒化物層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。 In this case, the nitride layer to select the material that absorbs laser light, by heating the surface of the nitride layer and the oxide layer may be easily peeled off. ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。 However, the case of using a laser beam, used as the light transmitting as a substrate. 【0018】また、上記各構成において、窒化物層は、 [0018] In the above structure, a nitride layer,
基板と窒化物層の間に他の層、例えば絶縁層や金属層等を設けてもよいが、プロセスを簡略化するためには、基板上に接して窒化物層を形成することが好ましい。 Another layer between the substrate and the nitride layer, for example an insulating layer may be provided and the metal layer or the like, but in order to simplify the process, it is preferable to form the nitride layer in contact with the substrate. 【0019】また、窒化物層に代えて、金属層、好ましくは窒化金属層でもよく、基板上に設けた金属層、好ましくは窒化金属層を設け、さらに前記窒化金属層に接して酸化層を設け、さらに成膜処理または500℃以上の熱処理を行っても、膜剥がれ(ピーリング)が生じずに、物理的手段で容易に酸化層の層内または界面において、きれいに分離できる。 Further, instead of the nitride layer, a metal layer, preferably may be a metal nitride layer, a metal layer provided on the substrate, preferably a metal nitride layer is provided, a further oxide layer in contact with the metal nitride layer provided, even if a further film-forming process or 500 ° C. or more heat treatment, without causing film peeling (peeling) is, in the layer or in the interface easily oxidized layer by physical means, it can be cleanly separated. 【0020】本明細書で開示する剥離方法に関する発明の構成3は、被剥離層を基板から剥離する剥離方法であって、前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。 [0020] Configuration 3 of the invention relates to peeling methods disclosed herein is a peeling method for peeling the layer to be peeled from the substrate, the metal layer is provided on the substrate, wherein the metal layer is provided after forming the layer to be peeled having a laminated comprising an oxide layer in contact with at least said metal layer on a substrate, a layer of the oxide layer by physical means 該被 peeling layer from the substrate on which the metal layer is provided a peeling method wherein the peeling in the inner or surface. 【0021】また、支持体を接着剤で接着した後に剥離してもよく、本明細書で開示する剥離方法に関する発明の構成4は、被剥離層を基板から剥離する剥離方法であって、前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成し、該被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。 Further, may be peeled off the support after glued, structure 4 of the invention relates to peeling methods disclosed herein is a peeling method for peeling the layer to be peeled from the substrate, wherein metal layer is provided on the substrate, a layer to be peeled was formed a lamination comprising an oxide layer in contact with at least the metal layer on the substrate on which the metal layer is provided, a support to said peeling layer after bonding, a peeling method characterized by peeling the layer or in the interface of the oxide layer by a physical means to be peeled layer bonded to the support from the substrate on which the metal layer is provided. 【0022】また、上記構成4においても、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。 [0022] Also in the above structure 4, in order to further promote the release, before bonding the support may be irradiated with heat treatment or laser light. この場合、金属層にはレーザー光を吸収する材料を選択し、金属層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。 In this case, select the material that absorbs laser light in the metal layer, by heating the interface between the metal layer and the oxide layer may be easily peeled off. ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。 However, the case of using a laser beam, used as the light transmitting as a substrate. 【0023】なお、本明細書中、物理的手段とは、化学ではなく、物理学により認識される手段であり、具体的には、力学の法則に還元できる過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。 [0023] In this specification, the physical means rather than chemical, is a means that is recognized by physics, specifically, mechanical means or mechanical with a process capable of reducing the laws of mechanics refers to means refers to a means for changing some dynamical energy (mechanical energy). 【0024】ただし、上記構成2及び上記構成4のいずれにおいても、物理的手段により剥離する際、支持体との結合力より、酸化物層と金属層との結合力が小さくなるようにすることが必要である。 [0024] However, in any of the above structure 2 and the structure 4 also, when peeling by a physical means, than the bonding strength between the support member and directed to the bonding force between the oxide layer and the metal layer is reduced is necessary. 【0025】また、上記構成3または上記構成4において、前記金属層は、Ti、Al、Ta、W、Mo、C Further, in the above structure 3 or the structure 4, the metal layer, Ti, Al, Ta, W, Mo, C
u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R u, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
u、Rh、Pd、Os、Ir、Ptから選ばれた元素、 u, Rh, chosen Pd, Os, Ir, a Pt element,
または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴としている。 Or it is characterized in that the element made of an alloy material or a compound material mainly containing a monolayer, or a laminate of these metals or mixtures thereof. 【0026】また、上記構成3または上記構成4において、金属層は、基板と金属層の間に他の層、例えば絶縁層等を設けてもよいが、プロセスを簡略化するためには、基板上に接して金属層を形成することが好ましい。 Further, in the above structure 3 or the structure 4, the metal layer, another layer between the substrate and the metal layer, for example, may be an insulating layer or the like, but in order to simplify the process, the substrate it is preferable to form the metal layer in contact with the top. 【0027】また、上記本発明において、透光性を有する基板に限らず、あらゆる基板、例えば、ガラス基板、 [0027] In the present invention, not limited to a light-transmitting substrate, any substrate, e.g., a glass substrate,
石英基板、半導体基板、セラミックス基板、金属基板を用いることができ、基板上に設けた被剥離層を剥離することができる。 A quartz substrate, a semiconductor substrate, a ceramic substrate, it is possible to use a metal substrate, it can be peeled peeled layer provided on the substrate. 【0028】また、上記各構成において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴としている。 [0028] In the above structure, the oxide layer is characterized in that a single layer composed of silicon oxide material or metal oxide material, or a laminate thereof. 【0029】また、上記各構成において、さらに剥離を助長させるため、前記物理的手段により剥離する前に、 [0029] In the above structure, to further promote the release, before peeling by the physical means,
加熱処理またはレーザー光の照射を行う処理を行ってもよい。 Processing for irradiation heat treatment or laser light may be performed. 【0030】また、上記本発明の剥離方法を用いて、基板上に設けた被剥離層を転写体に貼りつけて(転写して)半導体装置を作製することも可能であり、半導体装置の作製方法に関する発明の構成は、基板上に窒化物層を形成する工程と、前記窒化物層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、 Further, by using the separation method of the present invention, the layer to be peeled provided on the substrate adhered to the transfer member (and transferred) it is also possible to manufacture a semiconductor device, for manufacturing a semiconductor device configuration of the invention relates to a method includes the steps of forming a step of forming a nitride layer on a substrate, forming an oxide layer on the nitride layer, an insulating layer on said oxide layer,
前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、 Forming an element on the insulating layer, after bonding the support to the device, a step of peeling the layer or in the interface of the oxide layer by a physical means to the support from the substrate, the insulating layer or bonding the transfer member to said oxide layer,
前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。 A method for manufacturing a semiconductor device characterized by a step of sandwiching the elements between the support and the transfer member. 【0031】また、上記構成において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。 [0031] In the above structure, in order to further promote the release, before bonding the support it may be irradiated with heat treatment or laser light. この場合、窒化物層にはレーザー光を吸収する材料を選択し、窒化物と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。 In this case, the nitride layer to select the material that absorbs laser light, by heating the interface between the nitride oxide layer may be easily peeled off. ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。 However, the case of using a laser beam, used as the light transmitting as a substrate. 【0032】また、剥離を助長させるため、窒化物層上に粒状の酸化物を設け、該粒状の酸化物を覆う酸化層を設けることによって、剥がれやすくしてもよく、半導体装置の作製方法に関する発明の構成は、基板上に窒化物層を形成する工程と、前記窒化物層上に粒状の酸化物を形成する工程と、前記酸化物を覆う酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、 Further, in order to facilitate the release, an oxide granular provided nitride layer, by providing the oxide layer covering the particulate oxide, it may be easily peeled off, to a method for manufacturing a semiconductor device configuration of the invention comprises the steps of forming a step of forming a nitride layer on a substrate, forming an oxide particulate to the nitride layer, an oxide layer covering the oxide, the oxide forming an insulating layer over the layer, said forming an element on the insulating layer, after bonding the support to the device, the oxide layer in the layer by a physical means to the support from the substrate or a step of peeling at the interface,
前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。 The insulating layer or the bonding the transfer member to the oxide layer, a method for manufacturing a semiconductor device characterized by a step of sandwiching the elements between the transfer member and the support member. 【0033】また、他の半導体装置の作製方法に関する発明の構成は、基板上に金属材料を含有する層を形成する工程と、前記金属材料を含有する層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。 Further, the constitution of the invention relates to a method for manufacturing another semiconductor device includes the steps of forming a layer containing a metal material on a substrate, forming an oxide layer on the layer containing the metal material forming an insulating layer on said oxide layer, said forming an element on the insulating layer, after bonding the support to the element, the oxide by physical means the support from the substrate and wherein the step of peeling the layer or in the interface between the layers, said insulating layer or the bonding the transfer member to the oxide layer, and a step of sandwiching the elements between the transfer member and the support member a method for manufacturing a semiconductor device to be. 【0034】また、上記構成において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。 [0034] In the above structure, in order to further promote the release, before bonding the support it may be irradiated with heat treatment or laser light. この場合、金属層にはレーザー光を吸収する材料を選択し、金属層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。 In this case, select the material that absorbs laser light in the metal layer, by heating the interface between the metal layer and the oxide layer may be easily peeled off. ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。 However, the case of using a laser beam, used as the light transmitting as a substrate. 【0035】また、剥離を助長させるため、金属材料を含有する層上に粒状の酸化物を設け、該粒状の酸化物を覆う酸化層を設けることによって、剥がれやすくしてもよく、半導体装置の作製方法に関する発明の構成は、基板上に金属材料を含有する層を形成する工程と、前記金属材料を含有する層上に粒状の酸化物を形成する工程と、前記酸化物を覆う酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置 Further, in order to facilitate the release, an oxide granular provided on a layer containing a metal material, by providing the oxide layer covering the particulate oxide, it may be easily peeled off, the semiconductor device configuration of the invention relates to a manufacturing method includes the steps of forming a layer containing a metal material on a substrate, forming an oxide particulate on the layer containing the metal material, oxide layer covering the oxide forming and forming an insulating layer on the oxide layer, forming an element on the insulating layer, after bonding the support to the device, physical the support from the substrate a step of peeling the layer or in the interface between the oxide layer by means, said insulating layer or the bonding the transfer member to the oxide layer, and a step of sandwiching the elements between the transfer member and the support member wherein a has 作製方法である。 It is a manufacturing method. 【0036】上記構成において、前記金属材料を含有する層は、窒化物であることが好ましく、前記金属材料は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、 [0036] In the above structure, the layer containing the metal material is preferably a nitride, wherein the metal material, Ti, Al, Ta, W, Mo, Cu, Cr, Nd,
Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、O Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
s、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、 s, Ir, single layer made of an alloy material or a compound material mainly containing an element selected or the element, from Pt,
またはこれらの金属または混合物の積層であることを特徴としている。 Or it is characterized by a stack of these metals or mixtures thereof. 【0037】また、上記本発明の剥離方法を用いて、基板上に設けた被剥離層を剥離した後、第1の転写体や第2の転写体に貼りつけて半導体装置を作製することも可能であり、半導体装置の作製方法に関する発明の構成は、基板上に金属材料を含有する層を形成する工程と、 Further, by using the separation method of the present invention, after separating the layer to be peeled provided on the substrate, also for manufacturing a semiconductor device attached to the first transfer body and the second transfer body are possible, the constitution of the invention relates to a method for manufacturing a semiconductor device includes the steps of forming a layer containing a metal material on a substrate,
前記金属材料を含有する層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または酸化物層に第1の転写体を接着する工程と、前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。 Forming an oxide layer on the layer containing the metal material, forming an insulating layer on the oxide layer, forming an element on the insulating layer, by a physical means from the substrate a step of peeling the layer or in the interface of the oxide layer, wherein the step of bonding the first transfer body in the insulating layer or oxide layer, to adhere the second transfer body to the element, the first a method for manufacturing a semiconductor device characterized by a step of sandwiching said element between said second transfer member and the transfer member. 【0038】上記構成において、前記金属材料を含有する層は、窒化物であることが好ましく、前記金属材料は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、 [0038] In the above structure, the layer containing the metal material is preferably a nitride, wherein the metal material, Ti, Al, Ta, W, Mo, Cu, Cr, Nd,
Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、O Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
s、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、 s, Ir, single layer made of an alloy material or a compound material mainly containing an element selected or the element, from Pt,
またはこれらの金属または混合物の積層であることを特徴としている。 Or it is characterized by a stack of these metals or mixtures thereof. 【0039】また、他の半導体装置の作製方法に関する発明の構成は、基板上に窒化物層を形成する工程と、前記窒化物層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または酸化物層に第1の転写体を接着する工程と、前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。 Further, the configuration of the invention relates to a method for manufacturing another semiconductor device, forming a nitride layer on a substrate, forming an oxide layer on the nitride layer, the oxide layer in forming an insulating layer, forming an element on the insulating layer, and a step of peeling off the layer or in the interface of the oxide layer by a physical means from the substrate, the insulating layer or an oxide layer wherein the step of adhering the first transfer body, a second transfer member is adhered to the element, that a step of sandwiching said element between said second transfer member and the first transfer body a method for manufacturing a semiconductor device according to. 【0040】また、上記半導体装置の作製方法に関する上記各構成において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴としている。 Further, in the above configuration for the above-mentioned method of manufacturing the semiconductor device, the oxide layer is characterized in that a single layer composed of silicon oxide material or metal oxide material, or a laminate thereof. 【0041】また、上記半導体装置の作製方法に関する上記各構成において、さらに剥離を助長させるため、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。 Further, in the above configuration for the above-mentioned method of manufacturing the semiconductor device, in order to further promote the release, before peeling by the physical means may perform processing for performing irradiation heat treatment or laser light. 【0042】また、上記半導体装置の作製方法に関する上記各構成において、前記素子は、半導体層を活性層とする薄膜トランジスタであり、前記半導体層を形成する工程は、非晶質構造を有する半導体層を加熱処理またはレーザー光の照射を行う処理によって結晶化させ、結晶構造を有する半導体層とすることを特徴としている。 Further, in the above configuration for the above-mentioned method of manufacturing the semiconductor device, the element is a thin film transistor as an active layer of the semiconductor layer, the step of forming the semiconductor layer, a semiconductor layer having an amorphous structure is crystallized by treatment irradiation is performed heat treatment or laser light, is characterized in that a semiconductor layer having a crystal structure. 【0043】なお、本明細書中において、転写体とは、 [0043] It should be noted that, in the present specification, the transfer member,
剥離された後、被剥離層と接着させるものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。 After being peeled off, which is bonded with the layer to be peeled is not particularly limited, plastic, glass, metal, ceramics, etc., it may be the substrate of any composition. また、本明細書中において、支持体とは、物理的手段により剥離する際に被剥離層と接着するためのものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。 Further, in this specification, and the support is for adhering the peeled layer upon the release of the physical means is not particularly limited, plastic, glass, metal, ceramics, etc., of any composition it may be a group member. また、転写体の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。 The shape and the shape of the support of the transfer member is not particularly limited, those having a flat surface, those having a curved surface, those having a bendable, or may be a film-like. また、軽量化を最優先するのであれば、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PA Also, if the highest priority lightweight, film-like plastic substrate, for example, polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyether ether ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PA
R)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板が好ましい。 R), polybutylene terephthalate (PBT), a plastic substrate such as polyimide are preferable. 【0044】上記半導体装置の作製方法に関する上記各構成において、液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。 [0044] In each of the above structures relating to methods for manufacturing the semiconductor device, the case of manufacturing a liquid crystal display device, the support and the counter substrate, a support with a sealant as an adhesive material may be adhered to the layer to be peeled . この場合、前記剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。 In this case, the element provided in the separation layer has a pixel electrode, a pixel electrode, between the said opposing substrate so that the liquid crystal material is filled. 【0045】また、上記半導体装置の作製方法に関する上記各構成において、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。 Further, in the above configuration for the above-mentioned method of manufacturing the semiconductor device, the case of manufacturing a light emitting device typified as a light emitting device having an EL element, an organic support as a sealing material, such as moisture or oxygen from the outside it is preferable that substances which promote the degradation of the compound layer is completely cut off the light emitting element so prevented from entering from the outside. また、軽量化を最優先するのであれば、フィルム状のプラスチック基板が好ましいが、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ効果は弱いため、例えば、支持体上に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設けて、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ構成とすればよい。 Also, if the highest priority lightweight, although film-like plastic substrate is preferred, because the effect is weak to prevent the material to promote the degradation of the organic compound layer such as moisture or oxygen from the outside from entering, for example, support a first insulating film and the second insulating film and a third insulating film provided on the upper, with the configuration that prevents prompt enough deterioration of moisture and oxygen, such as an organic compound layer from external agents from entering good. ただし、前記第1の絶縁膜(バリア膜)と前記第3の絶縁膜(バリア膜)との間に挟まれる前記第2の絶縁膜(応力緩和膜)は、前記第1の絶縁膜および前記第3の絶縁膜より膜応力が小さくなるようにする。 However, the first insulating film (barrier film) and the third insulating film (barrier film) and the second insulating film (stress relaxing film) sandwiched between the first insulating film and the from film stress third insulating film to be smaller. 【0046】また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様に第1の絶縁膜と第2の絶縁膜と第3 [0046] In manufacturing a light-emitting device represented as a light-emitting device having an EL element, not only support transfer member likewise the first insulating film and the second insulating film and the third
の絶縁膜とを設け、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。 Insulation provided a membrane, it is preferred to encourage a sufficiently deterioration of moisture and oxygen, such as an organic compound layer from the outside material prevented from entering. 【0047】(実験1)ここで、窒化物層または金属層に接して酸化物層を設け、該酸化層上に設けた被剥離層を基板から剥離できるかどうかを確認するため、以下の実験を行った。 [0047] (Experiment 1) where, in contact with the nitride layer or metal layer is provided an oxide layer, in order to determine whether the layer to be peeled provided on the oxide layer can be peeled from the substrate, the following experiment It was carried out. 【0048】まず、基板上に図3(A)示すような積層を形成する。 [0048] First, a laminated as FIG. 3 shows (A) on the substrate. 【0049】基板30としては、ガラス基板(#173 [0049] As the substrate 30, a glass substrate (# 173
7)を用いた。 7) was used. また、基板30上には、スパッタ法によりアルミニウム−シリコン合金層31を300nmの膜厚で成膜した。 Further, on the substrate 30 are aluminum by sputtering - a silicon alloy layer 31 was formed into a film having a thickness of 300 nm. 次いで、アルミニウム−シリコン合金層31上にスパッタ法により窒化チタン層32を100n Then, aluminum - 100n titanium nitride layer 32 by a sputtering method on a silicon alloy layer 31
mの膜厚で成膜した。 It was formed into a film having a thickness of m. 【0050】次いで、スパッタ法により酸化シリコン層33を200nmの膜厚で成膜した。 [0050] Then, a silicon oxide layer 33 was deposited thereon to a thickness of 200nm by sputtering. 酸化シリコン層3 The silicon oxide layer 3
3の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板温度150℃、成膜圧力0.4Pa、成膜電力3kW、 Third deposition conditions, using a sputtering apparatus of the RF method, using a silicon oxide target (diameter 30.5 cm), a substrate temperature of 0.99 ° C., film formation pressure 0.4 Pa, deposition power 3 kW,
アルゴン流量/酸素流量=35sccm/15sccmとした。 It was argon flow / oxygen flow rate = 35 sccm / 15 sccm. 【0051】次いで、酸化シリコン層33上にプラズマCVD法により下地絶縁層を形成する。 [0051] Then, a base insulating layer by a plasma CVD method on the silicon oxide layer 33. 下地絶縁層としては、プラズマCVD法で成膜温度300℃、原料ガスSiH 4 、NH 3 、N 2 Oから作製される酸化窒化シリコン膜34a(組成比Si=32%、O=27%、N=2 As the base insulating layer, deposition temperature 300 ° C. by a plasma CVD method, a raw material gas SiH 4, NH 3, N 2 O silicon oxynitride is produced from the membrane 34a (composition ratio Si = 32%, O = 27 %, N = 2
4%、H=17%)を50nm形成した。 4% and H = 17%) was 50nm formed. 次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/ Subsequently, after cleaning the surface with ozone water, an oxide film on the surface diluted hydrofluoric acid (1 /
100希釈)で除去する。 To remove 100 dilution). 次いでプラズマCVD法で成膜温度300℃、原料ガスSiH 4 、N 2 Oから作製される酸化窒化シリコン膜34b(組成比Si=32%、O Then film formation temperature 300 ° C. by a plasma CVD method, a raw material gas SiH 4, N 2 O silicon oxynitride made from film 34b (composition ratio Si = 32%, O
=59%、N=7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH 4で非晶質構造を有する半導体層(ここでは非晶質シリコン層35)を54 = 59%, N = 7% , H = 2%) was laminated to a thickness of 100 nm, further deposition temperature 300 ° C. by a plasma CVD method without air release, amorphous structure with deposition gas SiH 4 semiconductor layer (amorphous silicon layer 35 in this case) 54 having a
nmの厚さで形成した。 It was formed in the nm thickness. (図3(A) 【0052】次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層3 (FIG. 3 (A) [0052] Next, a method may be used for spraying nickel elements to the entire surface by sputtering in place of nickel acetate solution containing 10ppm of nickel by weight in the coating is. Applied by a spinner. then, the semiconductor film (polysilicon layer 3 here has a crystal structure which is crystallized subjected to heat treatment
6)を形成する。 6) are formed. (図3(B))ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。 (FIG. 3 (B)) the heat treatment (500 ° C., 1 hour) for dehydrogenation is here after, to obtain a silicon film having a heat-treated (550 ° C., 4 hours) the crystal structure for crystallization . なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。 Note that, although a crystallization technique using nickel as a metal element for promoting crystallization of silicon may be used other known crystallization techniques, for example, solid-phase growth method and a laser crystallization method. 【0053】次いで、接着層37としてエポキシ樹脂を用い、フィルム基板38(ここではポリエチレンテレフタレート(PET))をポリシリコン層36に貼り付けた。 [0053] Then, using an epoxy resin as the adhesive layer 37, the film substrate 38 (in this case polyethylene terephthalate (PET)) was attached to the polysilicon layer 36. (図3(C)) 【0054】図3(C)の状態を得た後、人間の手によってフィルム基板38と基板30とが分離するように引っ張った。 After obtaining the state of (FIG. 3 (C)) [0054] FIG. 3 (C), the the film substrate 38 and the substrate 30 is pulled to separate by the hand of man. 引き剥がした基板30には、少なくとも窒化チタン及びアルミニウム−シリコン合金層が残っていることが確認できた。 Pull the substrate 30 is peeled off, at least titanium nitride and aluminum - were confirmed to remain silicon alloy layer. この実験により、酸化シリコン33 With this experiment, the silicon oxide 33
の層内または界面において剥離していると予想される。 It is expected to be peeled off in the layer or in the interface. 【0055】このように、窒化物層または金属層に接して酸化物層を設け、該酸化層上に設けた被剥離層を引き剥がすことで、基板30から被剥離層を全面に渡って剥離することができる。 [0055] Thus, in contact with the nitride layer or metal layer is provided an oxide layer, by peeling the layer to be peeled provided on the oxide layer, peeling over the substrate 30 on the entire surface of the layer to be peeled can do. 【0056】(実験2)剥離がどこで行われているかを特定するため、部分的に本発明の剥離方法により剥離し、その境界付近の断面を調べる実験を行った。 [0056] (Experiment 2) In order to identify whether peeling has been carried out where, peeled by the separation method of partially present invention, an experiment was conducted to examine the cross section of the vicinity of the boundary. 【0057】基板としては、ガラス基板(#1737) [0057] As the substrate, glass substrate (# 1737)
を用いた。 It was used. また、基板上にスパッタ法により窒化チタン層を100nmの膜厚で成膜した。 Further, the titanium nitride layer was deposited thereon to a thickness of 100nm by sputtering on the substrate. 【0058】次いで、スパッタ法により酸化シリコン層を200nmの膜厚で成膜した。 [0058] Then, a silicon oxide layer was deposited thereon to a thickness of 200nm by sputtering. 酸化シリコン層の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板温度15 Conditions for forming the silicon oxide layer using a sputtering apparatus of the RF method, using a silicon oxide target (diameter 30.5 cm), a substrate temperature of 15
0℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=35sccm/15sccmとした。 0 ° C., film formation pressure 0.4 Pa, deposition power 3 kW, and the argon flow / oxygen flow rate = 35 sccm / 15 sccm. 【0059】次いで、酸化シリコン層上にプラズマCV [0059] Next, plasma CV to the silicon oxide layer on the
D法により下地絶縁層を形成する。 By Method D forming the base insulating layer. 下地絶縁層としては、プラズマCVD法で成膜温度300℃、原料ガスS As the base insulating layer, deposition temperature 300 ° C. by a plasma CVD method, a raw material gas S
iH 4 、NH 3 、N 2 Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=27%、N=24%、H iH 4, NH 3, N 2 O silicon oxynitride made from film (composition ratio Si = 32%, O = 27 %, N = 24%, H
=17%)を50nm形成した。 = 17%) was 50nm formed. 次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去する。 Subsequently, after cleaning the surface with ozone water, to remove the oxide film on the surface with dilute hydrofluoric acid (1/100 dilution). 次いでプラズマCVD法で成膜温度3 Then the film forming temperature for 3 in the plasma CVD method
00℃、原料ガスSiH 4 、N 2 Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N= 00 ° C., the raw material gas SiH 4, N 2 O silicon oxynitride made from film (composition ratio Si = 32%, O = 59 %, N =
7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300 7%, H = 2%) was laminated to a thickness of 100 nm, further deposition temperature 300 by a plasma CVD method without air release
℃、成膜ガスSiH 4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を54nmの厚さで形成した。 ° C., a semiconductor layer having an amorphous structure in the deposition gas SiH 4 (here, an amorphous silicon layer) was formed to a thickness of 54 nm. 【0060】次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。 [0060] is then applied by a spinner nickel acetate solution containing 10ppm of nickel by weight. 塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。 Nickel by sputtering instead of coating may be used a method of spraying on the entire surface. 次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層) Then, the semiconductor film (polysilicon layer in this case) having a crystallized allowed by the crystal structure subjected to heat treatment
を形成する。 To form. ここでは脱水素化のための熱処理(500 Wherein the heat treatment for dehydrogenation (500
℃、1時間)の後、結晶化のための熱処理(550℃、 ° C., after one hour), heat treatment for crystallization (550 ° C.,
4時間)を行って結晶構造を有するシリコン膜を得た。 4 hours) to obtain a silicon film having a crystalline structure. 【0061】次いで、粘着テープをポリシリコン層の一部に貼り付け、人間の手によって粘着テープと基板とが分離するように引っ張った。 [0061] Then, paste the adhesive tape to a part of the polysilicon layer, and the adhesive tape and the substrate by the hand of man is pulled to separate. すると、粘着テープを貼った所のみが剥離し、テープに転写された。 Then, only where it pasted adhesive tape was peeled off, it has been transferred to the tape. 基板側の剥離境界におけるTEM写真を図20(A)に示し、その摸式図を図20(B)に示した。 TEM photographs of the peeling boundary on the substrate side shown in FIG. 20 (A), showed the schematic diagram in FIG. 20 (B). 【0062】図20に示したように、窒化チタン層は、 [0062] As shown in FIG. 20, the titanium nitride layer,
ガラス基板上に全面残っており、テープを貼って転写された部分はきれいに転写され、積層(スハ゜ッタ法によるS On a glass substrate and left entirely, portions transferred taped is cleanly transferred, laminated (S by sputtering
iO 2膜、PCVD法による絶縁膜(1)及び(2)、ホ゜リシリコン膜)がなくなっている。 iO 2 film, insulation by PCVD method film (1) and (2), Po Rishirikon film) is missing. これらのことから、窒化チタン層とスハ゜ッタ法によるSiO 2膜との界面で剥離が生じていることがわかる。 From these results, it can be seen that the peeling at the interface between the SiO 2 film occurs by a titanium nitride layer and Suha ° jitter method. 【0063】(実験3)ここで、窒化物層または金属層の材料をTiN、W、WNとした場合、窒化物層または金属層に接して酸化物層(酸化シリコン:膜厚200n [0063] (Experiment 3) Here, when the material of the nitride layer or metal layer TiN, W, and WN, the oxide layer in contact with the nitride layer or metal layer (silicon oxide: thickness 200n
m)を設け、酸化物層上に設けた被剥離層を基板から剥離できるかどうかを確認するため、以下の実験を行った。 m) the provided, to see whether the layer to be peeled provided on the oxide layer can be peeled from the substrate, the following experiment was performed. 【0064】サンプル1として、ガラス基板上にスパッタ法を用い、100nmの膜厚でTiNを形成した後、 [0064] As a sample 1, a sputtering method using a glass substrate, after forming a TiN with a thickness of 100 nm,
スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。 Using the sputtering method to form a silicon oxide film having a thickness of 200 nm. 酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。 After the formation of the silicon oxide film was subjected to the same stacking and crystallization in Experiment 1. 【0065】サンプル2として、ガラス基板上にスパッタ法を用い、50nmの膜厚でWを形成した後、スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。 [0065] As Sample 2, a sputtering method using a glass substrate, after forming a W with a thickness of 50 nm, using a sputtering method to form a silicon oxide film having a thickness of 200 nm. 酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。 After the formation of the silicon oxide film was subjected to the same stacking and crystallization in Experiment 1. 【0066】サンプル3として、ガラス基板上にスパッタ法を用い、50nmの膜厚でWNを形成した後、スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。 [0066] As a sample 3, a sputtering method using a glass substrate, after forming a WN with a thickness of 50 nm, using a sputtering method to form a silicon oxide film having a thickness of 200 nm. 酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。 After the formation of the silicon oxide film was subjected to the same stacking and crystallization in Experiment 1. 【0067】このようにサンプル1〜3を形成し、被剥離層に粘着テープを接着して剥離するかどうか実験した。 [0067] In this way the sample 1-3 was formed, it was examined whether peeled by bonding a pressure-sensitive adhesive tape layer to be peeled. その結果を表1に示す。 The results are shown in Table 1. 【0068】 【表1】 [0068] [Table 1] 【0069】また、酸化シリコン膜、TiN膜、W膜のそれぞれについて、熱処理(550℃、4時間)前後での内部応力を測定した。 [0069] Further, a silicon oxide film, TiN film, for each of the W film, a heat treatment (550 ° C., 4 hours) was measured internal stress before and after. その結果を表2に示す。 The results are shown in Table 2. 【0070】 【表2】 [0070] [Table 2] 【0071】なお、酸化シリコン膜は、シリコン基板上にスパッタ法で400nmの膜厚で成膜したものを測定しており、TiN膜、W膜においては、ガラス基板上にスパッタ法で400nmの膜厚で成膜した後、内部応力を測定し、その後、キャップ膜として酸化シリコン膜を積層し、熱処理を行った後でキャップ膜をエッチングで除去して再度、内部応力を測定した。 [0071] The silicon film is oxidized, are measured what was deposited thereon to a thickness of 400nm by sputtering on a silicon substrate, TiN film, in the W film, film of 400nm by a sputtering method over a glass substrate after forming a thickness, measured internal stress, then a silicon oxide film is deposited as a cap layer, again by removing the cap film by etching after performing the heat treatment was measured internal stress. また、それぞれサンプルは2つ作製し、測定を行った。 Also, each sample was prepared two, was measured. 【0072】W膜においては、成膜直後では圧縮応力(約−7×10 9 (Dyne/cm 2 ))を有しているが、熱処理によって引張応力(約8×10 9 〜9×10 9 (Dyne/c [0072] W in the film, but has a compressive stress (about -7 × 10 9 (Dyne / cm 2)) just after the film formation, tensile by heat treatment stress (approximately 8 × 10 9 ~9 × 10 9 (Dyne / c
m 2 ))を有する膜になっており、剥離状態は良好であった。 m 2)) has become a film having a peeling state was good. TiN膜に関しては熱処理前後で応力はほとんど変わらず、引張応力(約3.9×10 9 〜4.5×10 Almost unchanged stress before and after the heat treatment with respect to the TiN film, the tensile stress (about 3.9 × 10 9 ~4.5 × 10
9 (Dyne/cm 2 ))を有したままであった。 9 (Dyne / cm 2)) remained had. また、酸化シリコン膜に関しては熱処理前後で応力はほとんど変わらず、圧縮応力(約−9.4×10 8 〜−1.3×10 Moreover, hardly changed stress before and after the heat treatment with respect to a silicon oxide film, compressive stress (about -9.4 × 10 8 ~-1.3 × 10
9 (Dyne/cm 2 ))を有したままであった。 9 (Dyne / cm 2)) remained had. 【0073】これらの結果から、剥離現象は、様々な要因による密着性と関係するが、特に内部応力と深い関係があり、窒化物層または金属層の上に酸化物層を形成した場合、窒化物層または金属層と酸化物層との界面から被剥離層を全面に渡って剥離することができることが読み取れる。 [0073] From these results, the peeling phenomenon, if it is related to adhesion due to various factors, in particular an internal stress closely related, to form an oxide layer on the nitride layer or metal layer, nitride it can be read that can be peeled over the entire surface of the layer to be peeled from the interface with the object layer or a metal layer and the oxide layer. 【0074】(実験4)加熱温度の依存性を調べるため、以下の実験を行った。 [0074] (Experiment 4) In order to investigate the dependence of the heating temperature, the following experiment was performed. 【0075】サンプルとして、ガラス基板上にスパッタ法を用い、50nmの膜厚でW膜(タングステン膜)を形成した後、スパッタ法(シリコンターゲットを用い、 [0075] As a sample, a sputtering method using a glass substrate, after forming a W film (tungsten film) with a film thickness of 50 nm, by a sputtering method (silicon target,
アルゴンガス流量10sccm、酸素カ゛ス流量30sc Argon gas flow rate of 10 sccm, an oxygen gas flow rate 30sc
cm、成膜圧力0.4Pa、スパッタ電力3kW、基板温度300℃)を用い、200nmの膜厚の酸化シリコン膜を形成した。 cm, the film formation pressure 0.4 Pa, sputtering power 3 kW, the substrate temperature 300 ° C.) was used to form a silicon oxide film having a thickness of 200 nm. 次いで、実験1と同様にプラズマCV Then, similarly as in Experiment 1 Plasma CV
D法により下地絶縁層(酸化窒化シリコン膜50nmと酸化窒化シリコン膜100nm)、非晶質シリコン膜を54nmの厚さで形成する。 Base insulating layer by D method (silicon oxide film 50nm silicon oxynitride film 100nm nitride), an amorphous silicon film with a thickness of 54 nm. 【0076】次いで、加熱温度の条件を振って熱処理を行った後、接着剤を用いて石英基板を非晶質シリコン膜(或いはポリシリコン膜)表面に貼り付け、人間の手によって石英基板とガラス基板とが分離するように引っ張り、剥離可能かどうかを調べた。 [0076] Then, by heat treatment shaking conditions of a heating temperature, paste the quartz substrate to the amorphous silicon film (or a polysilicon film) surface using an adhesive, a quartz substrate and a glass by the hand of man tension to the substrate are separated, we examined whether peelable. 加熱温度の条件1として、500℃、1時間、条件2として450℃、1時間、条件3として425℃、1時間、条件4として41 Condition 1 heating temperature, 500 ° C., 1 hour, 450 ° C. as the condition 2, 1 hour, condition 3 as 425 ° C., 1 hour, condition 4 41
0℃、1時間、条件5として400℃、1時間、条件6 0 ° C., 1 hour, 400 ° C. as the condition 5, 1 hour, condition 6
として350℃、1時間とした。 350 ° C. As was 1 hour. 【0077】実験の結果、条件1〜4のサンフ゜ルでは剥離することができたが、条件5、条件6のサンプルでは剥離ができなかった。 [0077] The results of the experiments, it was possible to peel the Sanfu ° Le conditions 1-4, condition 5, the sample conditions 6 could not be peeled off. 従って、本発明の剥離方法においては、少なくとも410℃以上の熱処理を行うことが好ましい。 Therefore, in the separation method of the present invention, it is preferable to perform at least 410 ° C. or more heat treatment. この410℃以上の温度とは水素が膜中から放出または膜中に拡散する温度である。 And the 410 ° C. temperature above the temperature at which hydrogen is diffused into the release or film from the film. 【0078】また、剥離させた際、W膜は、ガラス基板上に全面残っており、石英基板上に、積層(スハ゜ッタ法によるSiO 2膜、PCVD法による絶縁膜(1)及び(2)、非晶質シリコン膜)が転写される。 [0078] Also, when was peeled, W film is left entirely on a glass substrate, a quartz substrate, laminated (SiO 2 film by sputtering, the insulating by PCVD method film (1) and (2), amorphous silicon film) is transferred. 転写されたSi Transcribed Si
2膜表面をTXRFで測定した結果が図21であり、 O 2 membrane surface results measured by TXRF the is 21,
またAFMで測定すると表面粗さRz(30ポイント) Also as measured by AFM surface roughness Rz (30 points)
は5.44nmであった。 It was 5.44nm. また、リファレンスとして石英基板上に形成した50nmのW膜表面をTXRFで測定した結果が図22であり、AFMで測定すると表面粗さRz(30ポイント)は22.8nmであった。 As a result of measurement of a W film surface of 50nm formed on a quartz substrate as a reference in TXRF is 22, the surface roughness Rz (30 point) as measured by AFM was 22.8Nm. また、石英基板のみをTXRFで測定した結果が図23である。 As a result of measurement of a quartz substrate only TXRF is 23. 図21と図22とを比較すると同様のW(タングステン)のピークを有していることから、転写されたS Since it has a peak similar W (tungsten) Comparing Figure 21 and Figure 22, the transcribed S
iO 2膜表面には微小の金属材料(ここではW)が付着していることがわかる。 The iO 2 membrane surface it can be seen that fine metallic material (for W in this case) is attached. 【0079】本明細書で開示する本発明の構成は、支持体に接着材で接着された被剥離層は、酸化シリコン膜を有し、酸化シリコン膜と接着材との間には微量の金属材料を有する半導体装置である。 [0079] configuration of the present invention disclosed herein, the release layer is bonded by adhesive to the support has a silicon oxide film, a metal traces between the bonding material and the silicon oxide film a semiconductor device having a material. 【0080】上記構成において、前記金属材料は、W、 [0080] In the above structure, the metal material, W,
Ti、Al、Ta、Mo、Cu、Cr、Nd、Fe、N Ti, Al, Ta, Mo, Cu, Cr, Nd, Fe, N
i、Co、Zr、Zn、Ru、Rh、Pd、Os、I i, Co, Zr, Zn, Ru, Rh, Pd, Os, I
r、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料であることを特徴としている。 r, it is characterized in that an alloy material or a compound material mainly containing an element selected or the element, the Pt. 【0081】 【発明の実施の形態】本発明の実施形態について、以下に説明する。 [0081] Embodiments of the embodiment of the present invention will be described below. 【0082】(実施の形態1)以下に本発明を用いた代表的な剥離手順を簡略に図1を用いて示す。 [0082] denoted by briefly to FIG. 1 a typical ablation procedure using the present invention in the following (the first embodiment). 【0083】図1(A)中、10は基板、11は窒化物層または金属層、12は酸化物層、13は被剥離層である。 [0083] In FIG. 1 (A), 10 denotes a substrate, 11 is a nitride layer or a metal layer, 12 is an oxide layer, 13 is a layer to be peeled. 【0084】図1(A)において、基板10はガラス基板、石英基板、セラミック基板などを用いることができる。 [0084] In FIG. 1 (A), the substrate 10 may be a glass substrate, a quartz substrate, a ceramic substrate, or the like. また、シリコン基板、金属基板またはステンレス基板を用いても良い。 The silicon substrate may be a metal substrate or a stainless steel substrate. 【0085】まず、図1(A)に示すように基板10上に窒化物層または金属層11を形成する。 [0085] First, a nitride layer or metal layer 11 on the substrate 10 as shown in FIG. 1 (A). 窒化物層または金属層11として、代表的な一例はTi、Al、T As the nitride layer or metal layer 11, a typical example is Ti, Al, T
a、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、 a, W, Mo, Cu, Cr, Nd, Fe, Ni, Co,
Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。 Zr, Zn, Ru, Rh, Pd, Os, Ir, element selected from Pt or a single layer made of an alloy material or a compound material containing the element as its main component, or laminated thereof, or a nitride thereof , for example, titanium nitride, tungsten nitride, tantalum nitride, a single layer made of molybdenum nitride, or may be used for these layers. 【0086】次いで、窒化物層または金属層11上に酸化物層12を形成する。 [0086] Next, an oxide layer 12 on the nitride layer or metal layer 11. 酸化物層12として、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。 As the oxide layer 12, a typical example is silicon oxide, silicon oxynitride, it may be used a metal oxide material. なお、酸化物層12は、スパッタ法、 Note that the oxide layer 12, a sputtering method,
プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。 Plasma CVD method, may be used any film forming method such as a coating method. 【0087】本発明においては、この酸化物層12の膜応力と、窒化物層または金属層11の膜応力とを異ならせることが重要である。 [0087] In the present invention, the film stress of the oxide layer 12, be made different from the film stress of the nitride layer or metal layer 11 is important. 各々の膜厚は、1nm〜100 Each of the film thickness, 1nm~100
0nmの範囲で適宜設定し、各々の膜応力を調節すればよい。 Appropriately set in the range of 0 nm, it may be adjusted each membrane stress. また、図1では、プロセスの簡略化を図るため、 Further, in FIG. 1, in order to simplify the process,
基板10に接して窒化物層または金属層11を形成した例を示したが、基板10と窒化物層または金属層11との間に絶縁層や金属層を設け、基板10との密着性を向上させてもよい。 Shows an example of forming a nitride layer or metal layer 11 in contact with the substrate 10, but the insulating layer and a metal layer between the substrate 10 and the nitride layer or metal layer 11 is provided, the adhesion to the substrate 10 it may be improved. 【0088】次いで、酸化物層12上に被剥離層13を形成する。 [0088] Then, a peeled layer 13 on the oxide layer 12. (図1(A))被剥離層13は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPI (FIG. 1 (A)) to be peeled layer 13, various elements (thin film diode typified by TFT, silicon PI
N接合からなる光電変換素子やシリコン抵抗素子)を含む層とすればよい。 It may be a layer including a photoelectric conversion element and silicon resistor element) of N junction. また、基板10の耐え得る範囲の熱処理を行うことができる。 Further, the heat treatment can be performed in a range that can withstand the substrate 10. なお、本発明において、酸化物層12の膜応力と、窒化物層または金属層11の膜応力が異なっていても、被剥離層13の作製工程における熱処理によって膜剥がれなどが生じない。 In the present invention, the film stress of the oxide layer 12, also have different film stress of the nitride layer or metal layer 11, it does not occur such as film peeling by heat treatment in the manufacturing process of the peeling layer 13. 【0089】次いで、窒化物層または金属層11が設けられている基板10を物理的手段により引き剥がす。 [0089] Then, peeled by a physical means to the substrate 10 on which the nitride layer or metal layer 11 is provided.
(図1(B))酸化物層12の膜応力と、窒化物層または金属層11の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 (FIG. 1 (B)) and the film stress of the oxide layer 12, since the film stress of the nitride layer or metal layer 11 are different, can be peeled with a relatively small force. また、ここでは、被剥離層13の機械的強度が十分であると仮定した例を示しているが、被剥離層13の機械的強度が不十分である場合には、被剥離層13を固定する支持体(図示しない) Further, here, the mechanical strength of the layer to be peeled 13 is an example where it is assumed to be sufficient, if the mechanical strength of the layer to be peeled 13 is insufficient, the fixed layer to be peeled 13 support for (not shown)
を貼りつけた後、剥離することが好ましい。 After pasted, it is preferable to peel. 【0090】こうして、酸化物層12上に形成された被剥離層13を基板10から分離することができる。 [0090] Thus, the layer to be peeled 13 formed on the oxide layer 12 can be separated from the substrate 10. 剥離後の状態を図1(C)に示す。 A state after peeling is shown in FIG. 1 (C). 【0091】実験では、金属層11としてタングステン膜10nm、酸化物層12としてスハ゜ッタ法による酸化シリコン膜200nmであっても本発明の剥離法により剥離が確認でき、金属層11としてタングステン膜50nmと酸化物層12としてスハ゜ッタ法による酸化シリコン膜100n [0091] In the experiment, the tungsten film 10nm as the metal layer 11, even a silicon oxide film 200nm by Suha ° jitter method as the oxide layer 12 can be confirmed peeled by the separation method of the present invention, oxide and tungsten film 50nm as the metal layer 11 silicon oxide film 100n according Suha ° jitter method as goods layer 12
mであっても本発明の剥離法により剥離が確認できている。 Even m are confirmed peeled by the separation method of the present invention. また、金属層11としてタングステン膜50nmと酸化物層12としてスハ゜ッタ法による酸化シリコン膜400n Further, Suha ° jitter method by a silicon oxide film 400n as the oxide layer 12 and the tungsten film 50nm as the metal layer 11
mであっても本発明の剥離法により剥離が確認できている。 Even m are confirmed peeled by the separation method of the present invention. 【0092】また、剥離した後、引き剥がした被剥離層13を転写体(図示しない)に貼り付けてもよい。 [0092] Further, after peeling may be adhered to the release layer 13 peel the transfer member (not shown). 【0093】また、本発明は様々な半導体装置の作製方法に用いることができる。 [0093] Further, the present invention can be used in a method for manufacturing a variety of semiconductor devices. 特に、転写体や支持体をプラスチック基板とすることで、軽量化が図れる。 In particular, the transfer member and the support member by a plastic substrate, weight reduction can be achieved. 【0094】液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。 [0094] When manufacturing a liquid crystal display device, the support and the counter substrate, the sealant support using as an adhesive may be adhered to the layer to be peeled. この場合、被剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。 In this case, the element provided in the layer to be peeled has a pixel electrode, a pixel electrode, between the said opposing substrate so that the liquid crystal material is filled. また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としての対向基板を貼りつけてもよい。 The order of manufacturing the liquid crystal display device is not particularly limited, pasted the counter substrate as a support, it may be pasted plastic substrate as a transfer member is peeled off the substrate after injecting the liquid crystal, after forming the pixel electrode, peeling off the substrate, was attached to a plastic substrate as a first transfer member, it may be attached to a counter substrate as a second transfer member. 【0095】また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。 [0095] In manufacturing a light-emitting device represented as a light-emitting device having an EL element, a support as a sealing material, that the material to promote the degradation of the organic compound layer such as moisture or oxygen from the outside from entering it is preferable to completely cut off the light emitting element from the outside to prevent. また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。 In manufacturing a light-emitting device represented as a light-emitting device having an EL element, not only the support, also transcript, material penetrates to promote degradation of sufficient organic compound layer from the outside such as moisture and oxygen to prevent it is preferable. また、発光装置を作製する順序は、特に限定されず、発光素子を形成した後、支持体としてのプラスチック基板を貼りつけ、基板を剥離し、転写体としてのプラスチック基板を貼りつけてもよいし、発光素子を形成した後、基板を剥離して、 The order of manufacturing a light-emitting device is not particularly limited, after forming the light-emitting element, pasted plastic substrate as a support, was peeled off the substrate may be pasted plastic substrate as a transfer member after forming the light-emitting element, and peeling the substrate,
第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としてのプラスチック基板を貼りつけてもよい。 Was attached to a plastic substrate as a first transfer member, it may be attached to a plastic substrate as a second transfer member. 【0096】(実施の形態2)本実施の形態は、被剥離層に接する下地絶縁層を設けて、窒化物層または金属層や基板からの不純物の拡散を防ぎつつ、基板を剥離する剥離手順を簡略に図2を用いて示す。 [0096] (Embodiment 2) In this embodiment, provided with a base insulating layer in contact with the layer to be peeled, while preventing the diffusion of impurities from the nitride layer or metal layer and the substrate, peeling procedure for separating the substrate the simplified shows with reference to FIG. 【0097】図2(A)中、20は基板、21は窒化物層または金属層、22は酸化物層、23a、23bは下地絶縁層、24は被剥離層である。 [0097] In FIG. 2 (A), 20 denotes a substrate, 21 is a nitride layer or a metal layer, 22 is an oxide layer, 23a, 23b are base insulating layer, 24 is a layer to be peeled. 【0098】図2(A)において、基板20はガラス基板、石英基板、セラミック基板などを用いることができる。 [0098] In FIG. 2 (A), the substrate 20 may be a glass substrate, a quartz substrate, a ceramic substrate, or the like. また、シリコン基板、金属基板またはステンレス基板を用いても良い。 The silicon substrate may be a metal substrate or a stainless steel substrate. 【0099】まず、図2(A)に示すように基板20上に窒化物層または金属層21を形成する。 [0099] First, a nitride layer or metal layer 21 on the substrate 20 as shown in FIG. 2 (A). 窒化物層または金属層21として、代表的な一例はTi、Al、T As the nitride layer or metal layer 21, a typical example is Ti, Al, T
a、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、 a, W, Mo, Cu, Cr, Nd, Fe, Ni, Co,
Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。 Zr, Zn, Ru, Rh, Pd, Os, Ir, element selected from Pt or a single layer made of an alloy material or a compound material containing the element as its main component, or laminated thereof, or a nitride thereof , for example, titanium nitride, tungsten nitride, tantalum nitride, a single layer made of molybdenum nitride, or may be used for these layers. 【0100】次いで、窒化物層または金属層21上に酸化物層22を形成する。 [0100] Next, an oxide layer 22 on the nitride layer or metal layer 21. 酸化物層22として、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。 As the oxide layer 22, a typical example is silicon oxide, silicon oxynitride, it may be used a metal oxide material. なお、酸化物層22は、スパッタ法、 Note that the oxide layer 22, a sputtering method,
プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。 Plasma CVD method, may be used any film forming method such as a coating method. 【0101】本発明においては、この酸化物層22の膜応力と、窒化物層または金属層21の膜応力とを異ならせることが重要である。 [0102] In the present invention, the film stress of the oxide layer 22, be made different from the film stress of the nitride layer or metal layer 21 is important. 各々の膜厚は、1nm〜100 Each of the film thickness, 1nm~100
0nmの範囲で適宜設定し、各々の膜応力を調節すればよい。 Appropriately set in the range of 0 nm, it may be adjusted each membrane stress. また、図2では、プロセスの簡略化を図るため、 Further, in FIG. 2, in order to simplify the process,
基板20に接して窒化物層または金属層21を形成した例を示したが、基板20と窒化物層または金属層21との間に絶縁層や金属層を設け、基板20との密着性を向上させてもよい。 Shows an example of forming a nitride layer or metal layer 21 in contact with the substrate 20, but the insulating layer and a metal layer between the substrate 20 and the nitride layer or metal layer 21 is provided, the adhesion to the substrate 20 it may be improved. 【0102】次いで、酸化物層22上に下地絶縁層23 [0102] Then, the base insulating layer 23 on the oxide layer 22
a、23bを形成する。 a, to form 23b. ここでは、プラズマCVD法で成膜温度400℃、原料ガスSiH 4 、NH 3 、N 2 Oから作製される酸化窒化シリコン膜23a(組成比Si= Here, a plasma CVD method at a film formation temperature of 400 ° C., the raw material gas SiH 4, NH 3, N 2 O silicon oxynitride is produced from the membrane 23a (composition ratio Si =
32%、O=27%、N=24%、H=17%)を50 32%, O = 27%, N = 24%, H = 17%) 50
nm(好ましくは10〜200nm)形成し、さらにプラズマCVD法で成膜温度400℃、原料ガスSiH 4 、N 2 nm (preferably 10 to 200 nm) formed, further deposition temperature 400 ° C. by a plasma CVD method, a raw material gas SiH 4, N 2
Oから作製される酸化窒化シリコン膜23b(組成比S O silicon oxynitride made from film 23b (the composition ratio S
i=32%、O=59%、N=7%、H=2%)を10 i = 32%, O = 59%, N = 7%, H = 2%) 10
0nm(好ましくは50〜200nm)の厚さに積層したが、特に限定されず、単層もしくは3層以上の積層であってもよい。 0nm but (preferably 50 to 200 nm) was laminated to a thickness of, not particularly limited, and may be a single layer or three or more layers. 【0103】次いで、下地絶縁層23b上に被剥離層2 [0103] Then, the layer to be peeled on the underlying insulating layer 23b 2
4を形成する。 4 to form. (図2(A)) 【0104】このような2層の下地絶縁層23a、23 (FIG. 2 (A)) [0104] of such a two-layer base insulating layer 23a, 23
bとした場合、被剥離層24を形成するプロセスにおいて、窒化物層または金属層21や基板20からの不純物の拡散を防ぐことができる。 If expressed by a and b, respectively, in the process of forming the layer to be peeled 24, it is possible to prevent diffusion of impurities from the nitride layer or metal layer 21 and the substrate 20. また、下地絶縁層23a、 In addition, the base insulating layer 23a,
23bにより酸化物層22と被剥離層24との密着性を向上させることもできる。 It is also possible to improve the adhesion between the oxide layer 22 and the layer to be peeled 24 by 23b. 【0105】また、窒化物層または金属層21や酸化物層22によって表面に凹凸が形成された場合、下地絶縁層を形成する前後に表面を平坦化してもよい。 [0105] Also, if the irregularities on the surface by the nitride layer or metal layer 21 and oxide layer 22 is formed, may be planarized surface before and after forming the base insulating layer. 平坦化を行った方が、被剥離層24においてカバレッジが良好となり、素子を含む被剥離層24を形成する場合、素子特性が安定しやすいため好ましい。 Is better to perform planarization, the coverage becomes good in the layer to be peeled 24, the case of forming the layer to be peeled 24 that contains the element, the element characteristic is preferable for easily stabilized. なお、この平坦化処理として、塗布膜(レジスト膜等)を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法(CMP法)等を用いればよい。 As the planarization process may be used for coating film etch-back method to flatten performed such as etching after (resist film) is formed and chemical mechanical polishing (CMP method). 【0106】次いで、窒化物層または金属層21が設けられている基板20を物理的手段により引き剥がす。 [0106] Then, peeled by a physical means to the substrate 20 on which the nitride layer or metal layer 21 is provided.
(図2(B))酸化物層22の膜応力と、窒化物層または金属層21の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 (FIG. 2 (B)) and the film stress of the oxide layer 22, since the film stress of the nitride layer or metal layer 21 are different, can be peeled with a relatively small force. また、ここでは、被剥離層24の機械的強度が十分であると仮定した例を示しているが、被剥離層24の機械的強度が不十分である場合には、被剥離層24を固定する支持体(図示しない) Further, here, the mechanical strength of the layer to be peeled 24 is an example where it is assumed to be sufficient, if the mechanical strength of the layer to be peeled 24 is insufficient, the fixed layer to be peeled 24 support for (not shown)
を貼りつけた後、剥離することが好ましい。 After pasted, it is preferable to peel. 【0107】こうして、下地絶縁層22上に形成された被剥離層24を基板20から分離することができる。 [0107] Thus, it is possible to separate the peeling layer 24 formed on the base insulating layer 22 from the substrate 20. 剥離後の状態を図2(C)に示す。 A state after peeling is shown in FIG. 2 (C). 【0108】また、剥離した後、引き剥がした被剥離層24を転写体(図示しない)に貼り付けてもよい。 [0108] Further, after peeling may be adhered to the release layer 24 which peel the transfer member (not shown). 【0109】また、本発明は様々な半導体装置の作製方法に用いることができる。 [0109] Further, the present invention can be used in a method for manufacturing a variety of semiconductor devices. 特に、転写体や支持体をプラスチック基板とすることで、軽量化が図れる。 In particular, the transfer member and the support member by a plastic substrate, weight reduction can be achieved. 【0110】液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。 [0110] When manufacturing a liquid crystal display device, the support and the counter substrate, the sealant support using as an adhesive may be adhered to the layer to be peeled. この場合、被剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。 In this case, the element provided in the layer to be peeled has a pixel electrode, a pixel electrode, between the said opposing substrate so that the liquid crystal material is filled. また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としての対向基板を貼りつけてもよい。 The order of manufacturing the liquid crystal display device is not particularly limited, pasted the counter substrate as a support, it may be pasted plastic substrate as a transfer member is peeled off the substrate after injecting the liquid crystal, after forming the pixel electrode, peeling off the substrate, was attached to a plastic substrate as a first transfer member, it may be attached to a counter substrate as a second transfer member. 【0111】また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。 [0111] In manufacturing a light-emitting device represented as a light-emitting device having an EL element, a support as a sealing material, that the material to promote the degradation of the organic compound layer such as moisture or oxygen from the outside from entering it is preferable to completely cut off the light emitting element from the outside to prevent. また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。 In manufacturing a light-emitting device represented as a light-emitting device having an EL element, not only the support, also transcript, material penetrates to promote degradation of sufficient organic compound layer from the outside such as moisture and oxygen to prevent it is preferable. また、発光装置を作製する順序は、特に限定されず、発光素子を形成した後、支持体としてのプラスチック基板を貼りつけ、基板を剥離し、転写体としてのプラスチック基板を貼りつけてもよいし、発光素子を形成した後、基板を剥離して、 The order of manufacturing a light-emitting device is not particularly limited, after forming the light-emitting element, pasted plastic substrate as a support, was peeled off the substrate may be pasted plastic substrate as a transfer member after forming the light-emitting element, and peeling the substrate,
第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としてのプラスチック基板を貼りつけてもよい。 Was attached to a plastic substrate as a first transfer member, it may be attached to a plastic substrate as a second transfer member. 【0112】(実施の形態3)本実施の形態においては、実施の形態1に加えて、さらに剥離を助長させるため、レーザー光の照射または加熱処理を行う例を図4に示す。 [0112] In this embodiment (Embodiment 3), in addition to the first embodiment, in order to further promote peeling, it shows an example of performing irradiation or heat treatment with the laser beam in FIG. 【0113】図4(A)中、40は基板、41は窒化物層または金属層、42は酸化物層、43は被剥離層である。 [0113] In FIG. 4 (A), 40 denotes a substrate, 41 is a nitride layer or a metal layer, 42 is an oxide layer, 43 is a layer to be peeled. 【0114】被剥離層43まで形成する工程は、実施の形態1と同一であるので省略する。 [0114] Step of forming up to the layer to be peeled 43 is omitted are the same as the first embodiment. 【0115】被剥離層43を形成した後、レーザー光の照射を行う。 [0115] After forming the layer to be peeled 43, performs laser light irradiation. (図3(A))レーザー光としては、エキシマレーザー等の気体レーザーや、YVO 4レーザーやYAGレーザーなどの固体レーザーや、半導体レーザーを用いればよい。 The (FIG. 3 (A)) laser, or a gas laser such as an excimer laser, or a solid-state laser such as YVO 4 laser or YAG laser, may be used a semiconductor laser. また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービームの形状も線状、矩形状、円状、楕円状のいずれでもよい。 Further, the form of laser oscillation may continuous oscillation, either pulsed, laser beam shape linear, rectangular, circular, may be either elliptical. また、使用する波長は、基本波、第2高調波、第3高調波のいずれでもよい。 The wavelength used is fundamental, second harmonic may be any of the third harmonic. 【0116】また、窒化物層または金属層41として用いる材料は、レーザー光を吸収しやすい材料を用いることが望ましく、窒化チタンが好ましい。 [0116] The material used as the nitride layer or metal layer 41, it is desirable to use a material that easily absorbs the laser beam, titanium nitride is preferred. なお、レーザー光を通過させるため、基板40は透光性を有している基板を用いる。 Incidentally, for passing the laser beam, the substrate 40 is a substrate having translucency. 【0117】次いで、窒化物層または金属層41が設けられている基板40を物理的手段により引き剥がす。 [0117] Then, peeled by a physical means to the substrate 40 on which the nitride layer or metal layer 41 is provided.
(図4(B))酸化物層42の膜応力と、窒化物層または金属層41の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 And film stress in (Fig. 4 (B)) oxide layer 42, since the nitride layer or a film stress of the metal layer 41 are different, can be peeled with a relatively small force. 【0118】レーザー光を照射することによって、窒化物層または金属層41と酸化物層42との界面を加熱することにより、互いの膜応力を変化させて、剥離を助長することができ、さらに小さな力で剥離させることができる。 [0118] By irradiating the laser beam, by heating the interface between the nitride layer or metal layer 41 and the oxide layer 42, by changing the mutual film stress, it is possible to facilitate the release, further it can be peeled with a small force. また、ここでは、被剥離層43の機械的強度が十分であると仮定した例を示しているが、被剥離層43の機械的強度が不十分である場合には、被剥離層43を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。 Further, here, the mechanical strength of the layer to be peeled 43 is an example where it is assumed to be sufficient, if the mechanical strength of the layer to be peeled 43 is insufficient, the fixed layer to be peeled 43 after pasted support (not shown) that, it is preferable to peel. 【0119】こうして、酸化物層42上に形成された被剥離層43を基板40から分離することができる。 [0119] Thus, the layer to be peeled 43 formed on the oxide layer 42 can be separated from the substrate 40. 剥離後の状態を図4(C)に示す。 A state after peeling is shown in FIG. 4 (C). 【0120】また、レーザー光に限定されず、ハロゲンランプ等の光源からの可視光、赤外線、紫外線、マイクロ波などを用いてもよい。 [0120] The invention is not limited to the laser beam, a visible light from a light source such as a halogen lamp, infrared, ultraviolet, or the like may be used microwave. 【0121】また、レーザー光に代えて電気炉での加熱処理でもよい。 [0121] Alternatively, it may be a heat treatment in an electric furnace in place of the laser beam. 【0122】また、支持体を接着する前、或いは、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。 [0122] Further, before bonding the support, or, prior to peeling by the physical means it may perform processing for performing irradiation heat treatment or laser light. 【0123】また、本実施の形態は、実施の形態2と組み合わせることができる。 [0123] This embodiment can be combined with the second embodiment. 【0124】(実施の形態4)本実施の形態においては、実施の形態1に加えて、さらに剥離を助長させるため、粒状の酸化物を窒化物層または金属層と酸化物層との界面に設ける例を図5に示す。 [0124] In this embodiment (Embodiment 4), in addition to the first embodiment, further in order to promote the peeling at the interface between the oxide particulate with the nitride layer or metal layer oxide layer the examples provided are shown in FIG. 【0125】図5(A)中、50は基板、51は窒化物層または金属層、52aは粒状の酸化物、52bは酸化物層、53は被剥離層である。 [0125] In FIG. 5 (A), 50 denotes a substrate, 51 is a nitride layer or metal layer, 52a oxide particulate, 52b oxide layer, 53 is a layer to be peeled. 【0126】窒化物層または金属層51まで形成する工程は、実施の形態1と同一であるので省略する。 [0126] forming down to the nitride layer or metal layer 51 is omitted are the same as the first embodiment. 【0127】窒化物層または金属層51を形成した後、 [0127] After forming the nitride layer or metal layer 51,
粒状の酸化物52aを形成する。 Forming an oxide 52a granular. 粒状の酸化物52aとしては酸化金属材料、例えば、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In 2 Metal oxide materials as the oxide 52a particulate, for example, ITO (indium tin oxide alloy), indium oxide-zinc oxide alloy (In 2
3 ―ZnO)、酸化亜鉛(ZnO)等を用いればよい。 O 3 -ZnO), it may be used zinc oxide (ZnO) and the like. 【0128】次いで、粒状の酸化物52aを覆って酸化物層52bを形成する。 [0128] Next, an oxide layer 52b covering the oxide 52a granular. 酸化物層52bとして、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。 As the oxide layer 52 b, a representative example is silicon oxide, silicon oxynitride, it may be used a metal oxide material. なお、酸化物層23bは、スパッタ法、プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。 Note that the oxide layer 23b is a sputtering method, a plasma CVD method, it may be used any film forming method such as a coating method. 【0129】次いで、酸化物層52b上に被剥離層53 [0129] Then, the peeling on the oxide layer 52b layer 53
を形成する。 To form. (図5(A)) 【0130】次いで、窒化物層または金属層51が設けられている基板50を物理的手段により引き剥がす。 (FIG. 5 (A)) [0130] Then, peeled by a physical means to the substrate 50 on which the nitride layer or metal layer 51 is provided.
(図5(B))酸化物層52の膜応力と、窒化物層または金属層51の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 And (FIG. 5 (B)) film stress of the oxide layer 52, since the film stress of the nitride layer or metal layer 51 are different, can be peeled with a relatively small force. 【0131】粒状の酸化物52bを設けることによって、窒化物層または金属層51と酸化物層52との結合力を弱め、互いの密着性を変化させて、剥離を助長することができ、さらに小さな力で剥離させることができる。 [0131] By providing the oxide 52b granular, weaken the bonding force between the nitride layer or metal layer 51 and the oxide layer 52, by changing the mutual adhesion, it is possible to facilitate the release, further it can be peeled with a small force. また、ここでは、被剥離層53の機械的強度が十分であると仮定した例を示しているが、被剥離層53の機械的強度が不十分である場合には、被剥離層53を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。 Further, here, the mechanical strength of the layer to be peeled 53 is an example where it is assumed to be sufficient, if the mechanical strength of the layer to be peeled 53 is insufficient, the fixed layer to be peeled 53 after pasted support (not shown) that, it is preferable to peel. 【0132】こうして、酸化物層52b上に形成された被剥離層53を基板50から分離することができる。 [0132] Thus, the layer to be peeled 53 formed on the oxide layer 52b can be separated from the substrate 50. 剥離後の状態を図5(C)に示す。 A state after peeling is shown in FIG. 5 (C). 【0133】また、本実施の形態は、実施の形態2、または実施の形態3と組み合わせることができる。 [0133] This embodiment can be combined with Embodiment 2 or Embodiment 3, Embodiment. 【0134】以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 [0134] The present invention having the above structure will be performed explained in more detail in the following examples. 【0135】(実施例) [実施例1]本発明の実施例を図6〜図8を用いて説明する。 [0135] (Example) will be described with reference to FIGS. 6 to 8 an example of Example 1 present invention. ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びp Here, a pixel portion on the same substrate, TFT (n-channel type TFT and p of the driving circuit provided around the pixel portion
チャネル型TFT)を同時に作製する方法について詳細に説明する。 It will be described in detail a method of making a channel type TFT) simultaneously. 【0136】まず、基板100上に窒化物層または金属層101、酸化物層102、下地絶縁膜103を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層104〜 [0136] First, the nitride layer or metal layer 101 on the substrate 100, oxide layer 102, forming the base insulating film 103, after obtaining a semiconductor film having a crystalline structure, is etched into a desired shape Island Jo the isolated semiconductor layers 104 to
108を形成する。 108 to form. 【0137】基板100としては、ガラス基板(#17 [0137] As the substrate 100, a glass substrate (# 17
37)を用いる。 Using 37). 【0138】また、金属層101としては、Ti、A [0138] Further, as the metal layer 101, Ti, A
l、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、 l, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni,
Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、P Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, P
tから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層を用いればよい。 Element selected from t or a single layer made of an alloy material or a compound material containing the element as its main component, or may be used for these layers. さらに好ましくは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。 More preferably, these nitrides, e.g., titanium nitride, tungsten nitride, tantalum nitride, a single layer made of molybdenum nitride, or may be used for these layers. ここではスパッタ法で膜厚100 Here thickness by sputtering 100
nmの窒化チタン膜を用いる。 Used nm of titanium nitride film. 【0139】また、酸化物層102としては、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層を用いればよい。 [0139] Further, as the oxide layer 102, a single layer made of silicon oxide material or metal oxide material, or may be used for these layers. ここではスパッタ法で膜厚2 Here thickness by sputtering 2
00nmの酸化シリコン膜を用いる。 A silicon oxide film of nm. この金属層101 The metal layer 101
と酸化物層102の結合力は熱処理には強く、膜剥がれ(ピーリングとも呼ばれる)などが生じないが、物理的手段で簡単に酸化物層の層内、あるいは界面において剥離することができる。 A bonding force between the oxide layer 102 is strong to heat treatment, but such film peeling (also referred to as peeling) does not occur, can be peeled off in layers within, or interface simply oxide layer by a physical means. 【0140】また、下地絶縁膜103としては、プラズマCVD法で成膜温度400℃、原料ガスSiH 4 、N [0140] As the base insulating film 103, a film formation temperature 400 ° C. by a plasma CVD method, a raw material gas SiH 4, N
3 、N 2 Oから作製される酸化窒化シリコン膜103a H 3, N 2 silicon oxynitride made from O film 103a
(組成比Si=32%、O=27%、N=24%、H= (Composition ratio Si = 32%, O = 27%, N = 24%, H =
17%)を50nm(好ましくは10〜200nm)形成する。 The 17%) 50 nm (preferably 10 to 200 nm) is formed. 次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去する。 Subsequently, after cleaning the surface with ozone water, to remove the oxide film on the surface with dilute hydrofluoric acid (1/100 dilution). 次いでプラズマCVD法で成膜温度400℃、原料ガスSi Then film formation temperature 400 ° C. by a plasma CVD method, a raw material gas Si
4 、N 2 Oから作製される酸化窒化シリコン膜103b H 4, N 2 silicon oxynitride made from O film 103b
(組成比Si=32%、O=59%、N=7%、H=2 (Composition ratio Si = 32%, O = 59%, N = 7%, H = 2
%)を100nm(好ましくは50〜200nm)の厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH 4で非晶質構造を有する半導体膜(ここではアモルファスシリコン膜)を54nmの厚さ(好ましくは25〜80nm)で形成する。 %) Was 100 nm (preferably laminated in a thickness of 50 to 200 nm), further film-forming temperature 300 ° C. by a plasma CVD method without air release, the semiconductor film having an amorphous structure in the deposition gas SiH 4 ( here, an amorphous silicon film) with a thickness of 54 nm (preferably 25 to 80 nm). 【0141】本実施例では下地膜103を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。 [0141] Although this embodiment shows the base film 103 as a two-layer structure may be formed as the by laminating single-layer film or two or more layers of insulating film structure. また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(Si X Ge 1-X (X=0.0001〜0.0 Although there is no limitation on the material of the semiconductor film, preferably silicon or silicon germanium (Si X Ge 1-X ( X = 0.0001~0.0
2))合金などを用い、公知の手段(スパッタ法、LP 2)), such as an alloy, known means (a sputtering method, LP
CVD法、またはプラズマCVD法等)により形成すればよい。 CVD method, or it may be formed by a plasma CVD method, or the like). また、プラズマCVD装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。 The plasma CVD apparatus may be a single wafer type apparatus, or an apparatus in a batch. また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。 Further, a base insulating film and the semiconductor film may be continuously formed without being exposed to air in the same deposition chamber. 【0142】次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約2nmの極薄い酸化膜を形成する。 [0142] After cleaning the surface of the semiconductor film having an amorphous structure, to form a very thin oxide film of about 2nm to the surface with ozone water. 次いで、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。 Then, a very small amount of an impurity element (boron or phosphorus) to control a threshold value of the TFT. ここでは、ジボラン(B 26 )を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧15kV、ジボランを水素で1% Here, diborane (B 2 H 6) with a mass without separation ion doping method in which plasma excitation of, 1% doping conditions accelerating voltage 15kV, diborane in hydrogen
に希釈したガス流量30sccm、ドーズ量2×10 12 Gas flow 30sccm diluted to a dose of 2 × 10 12
/cm 2で非晶質シリコン膜にボロンを添加した。 It was added boron amorphous silicon film at / cm 2. 【0143】次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。 [0143] is then applied by a spinner nickel acetate solution containing 10ppm of nickel by weight. 塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。 Nickel by sputtering instead of coating may be used a method of spraying on the entire surface. 【0144】次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。 [0144] Next, a semiconductor film having a crystalline structure is crystallized subjected to heat treatment. この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。 The heat treatment may be used irradiation heat treatment or strong light electric furnace. 電気炉の熱処理で行う場合は、500℃〜650℃で4〜24 When performing the heat treatment at an electric furnace, 4 to 24 at 500 ° C. to 650 ° C.
時間で行えばよい。 It may be carried out in time. ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(5 Here the heat treatment (500 ° C., 1 hour) for dehydrogenation after heat treatment for crystallization (5
50℃、4時間)を行って結晶構造を有するシリコン膜を得る。 50 ° C., to obtain a silicon film having a crystalline structure for 4 hours). なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。 Here, although crystallized by using a heat treatment using a furnace, crystallization may be performed by lamp annealing apparatus. なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。 Note that, although a crystallization technique using nickel as a metal element for promoting crystallization of silicon may be used other known crystallization techniques, for example, solid-phase growth method and a laser crystallization method. 【0145】次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、 [0145] Then, after removing by dilute hydrofluoric acid oxide film on the surface of the silicon film or the like having a crystal structure, increase the crystallization rate,
結晶粒内に残される欠陥を補修するための第1のレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。 The first laser beam for repairing defects remaining in crystal grains: performing irradiation (XeCl wavelength 308 nm) in the atmosphere or an oxygen atmosphere. レーザー光には波長400nm Wavelength 400nm is in the laser beam
以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。 The following excimer laser light or second harmonic of the YAG laser, the third harmonic is used. いずれにしても、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、 In any case, using a pulsed laser beam with a repetition frequency of approximately 10 to 1000 Hz,
当該レーザー光を光学系にて100〜500mJ/cm 2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。 Condenses the laser beam to 100 to 500 mJ / cm 2 by an optical system, and irradiation is performed with an overlap ratio of 90% to 95%, it is sufficient to scan the surface of the silicon film. ここでは、繰り返し周波数30Hz、エネルギー密度393mJ/cm 2で第1のレーザー光の照射を大気中で行なう。 Here, a repetition frequency 30 Hz, an energy density of 393mJ / cm 2 to the irradiation of the first laser beam in the atmosphere. なお、大気中、または酸素雰囲気中で行うため、第1のレーザー光の照射により表面に酸化膜が形成される。 Since is performed in the atmosphere or in an oxygen atmosphere, an oxide film is formed on the surface by irradiation of the first laser beam. 【0146】次いで、第1のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第2のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。 [0146] Next, after removing the oxide film formed by the irradiation of the first laser beam with dilute hydrofluoric acid, subjected to irradiation of the second laser beam nitrogen atmosphere or in vacuum, flattening the surface of the semiconductor film to. このレーザー光(第2のレーザー光)には波長400nm以下のエキシマレーザー光や、Y The excimer laser light or less than the wavelength 400nm This laser beam (second laser beam), Y
AGレーザーの第2高調波、第3高調波を用いる。 The second harmonic of AG laser, the third harmonic is used. 第2 The second
のレーザー光のエネルギー密度は、第1のレーザー光のエネルギー密度より大きくし、好ましくは30〜60m The energy density of the laser light, and larger than the energy density of the first laser light, preferably 30~60m
J/cm 2大きくする。 J / cm 2 to increase. ここでは、繰り返し周波数30 Here, repetition frequency 30
Hz、エネルギー密度453mJ/cm 2で第2のレーザー光の照射を行ない、半導体膜表面における凹凸のP―V値(Peak to Valley、高さの最大値と最小値の差分)が5 Hz, an energy density of 453mJ / cm 2 performs irradiation of the second laser beam, P-V value of unevenness in the surface of the semiconductor film (Peak to Valley, difference between the maximum value and the minimum value of the height) of 5
0nm以下となる。 The 0nm below. このP−V値は、AFM(原子間力顕微鏡)により得られる。 The P-V value is obtained by AFM (atomic force microscope). 【0147】また、本実施例では第2のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のTF [0147] Further, in the present embodiment it has been performed on the entire surface irradiated with the second laser beam, reducing the off-current of the pixel portion TF
Tに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。 Because there is particularly effective in T, it may be a step of selectively irradiating only at least the pixel portion. 【0148】次いで、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。 [0148] Next, a barrier layer formed of an oxide film of a total 1~5nm by treating the surface with ozone water for 120 seconds. 【0149】次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚150nmで形成する。 [0149] Then, an amorphous silicon film containing an argon element which serves as a gettering site by sputtering on the barrier layer at a thickness of 150 nm. 本実施例のスパッタ法による成膜条件は、成膜圧力を0.3Paとし、ガス(Ar)流量を50(sccm)とし、成膜パワーを3kW Deposition conditions by sputtering in this embodiment, the deposition pressure is 0.3 Pa, gas (Ar) flow rate and 50 (sccm), 3 kW a deposition power
とし、基板温度を150℃とする。 And then, a substrate temperature of 0.99 ° C.. なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、3×10 20 /cm 3 〜6×10 20 /cm 3 、酸素の原子濃度は1×10 19 /cm 3 〜3×10 19 /cm The atomic concentration of argon elements contained in the amorphous silicon film under the above conditions, 3 × 10 20 / cm 3 ~6 × 10 20 / cm 3, the atomic concentration of oxygen 1 × 10 19 / cm 3 ~ 3 × 10 19 / cm 3である。 3. その後、ランプアニール装置を用いて650℃、3 Thereafter, 650 ° C. using a lamp annealing apparatus, 3
分の熱処理を行いゲッタリングする。 Gettering carry out a heat treatment. 【0150】次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。 [0150] Then, the barrier layer as an etching stopper, after selectively removing the amorphous silicon film containing an argon element which is a gettering site, is selectively removed the barrier layer with dilute hydrofluoric acid. なお、ゲッタリングの際、 It should be noted that, at the time of gettering,
ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。 Since nickel tends to move to a region with a high oxygen concentration, it is desirable to remove the barrier layer made of an oxide film after gettering. 【0151】次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層104〜108を形成する。 [0151] Then, after a thin oxide film is formed from ozone water on the surface of the silicon film (also referred to as a polysilicon film) having the resulting crystal structure, a resist mask is formed, and etched into a desired shape forming a semiconductor layer 104 to 108 separated in an island shape Te. 半導体層を形成した後、レジストからなるマスクを除去する。 After forming the semiconductor layer, the resist mask is removed. 【0152】次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、 [0152] After cleaning the surface of the silicon film at the same time as the oxide film is removed with an etchant containing hydrofluoric acid,
ゲート絶縁膜109となる珪素を主成分とする絶縁膜を形成する。 Silicon as the gate insulating film 109 to form an insulating film mainly containing. 本実施例では、プラズマCVD法により11 In this embodiment, by a plasma CVD method 11
5nmの厚さで酸化窒化シリコン膜(組成比Si=32 A silicon oxynitride film with a thickness of 5 nm (composition ratio Si = 32
%、O=59%、N=7%、H=2%)で形成する。 %, O = 59%, N = 7%, formed by H = 2%). 【0153】次いで、図6(A)に示すように、ゲート絶縁膜109上に膜厚20〜100nmの第1の導電膜110aと、膜厚100〜400nmの第2の導電膜1 [0153] Then, as shown in FIG. 6 (A), a first conductive film 110a with a thickness of 20~100nm on the gate insulating film 109, the second conductive film with a thickness of 100 to 400 nm 1
10bとを積層形成する。 And 10b formed by lamination. 本実施例では、ゲート絶縁膜109上に膜厚50nmの窒化タンタル膜、膜厚370 In this embodiment, a tantalum nitride film having a thickness of 50nm on the gate insulating film 109, thickness 370
nmのタングステン膜を順次積層する。 Sequentially laminated nm of the tungsten film. 【0154】第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cu [0154] As a conductive material for forming the first conductive film and second conductive film Ta, W, Ti, Mo, Al, Cu
から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。 An element selected from, or forming the element alloy material or compound material mainly. また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、 Further, the semiconductor film and typified by a polycrystalline silicon film doped with an impurity element such as phosphorus as the first conductive film and the second conductive film ,,
AgPdCu合金を用いてもよい。 AgPdCu alloy may be used. また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al− Further, not limited to a two-layer structure, for example, a tungsten film having a thickness of 50 nm, a film thickness 500nm of aluminum-silicon alloy (Al-
Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。 Si) film may be sequentially stacked titanium nitride film having a thickness of 30 nm. また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。 In the case of the three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, and an aluminum in place of the second conductive film of aluminum and silicon alloy (Al-Si) film may be used an alloy film (Al-Ti) of titanium, a titanium film may be used in place of the third conductive titanium nitride layer of the membrane.
また、単層構造であってもよい。 Further, it may be a single-layer structure. 【0155】次に、図6(B)に示すように光露光工程によりレジストからなるマスク112〜117を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。 [0155] Next, a mask 112 to 117 made of resist by light exposure step as shown in FIG. 6 (B), and a first etching treatment for forming gate electrodes and wirings. 第1のエッチング処理では第1及び第2のエッチング条件で行う。 The first etching processing is performed under first and second etching conditions. エッチングにはICP(In The etching ICP (an In
ductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。 ductively Coupled Plasma: inductive coupled plasma) may be used an etching method. ICPエッチング法を用い、 Using the ICP etching method,
エッチング条件(コイル型の電極に印加される電力量、 Etching conditions (the amount of power applied to a coiled electrode,
基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。 It can be etched film into a desired tapered shape by adjusting the amount of power applied to an electrode on the substrate side, the substrate-side electrode temperature, etc.) as appropriate. なお、エッチング用ガスとしては、Cl 2 、BCl 3 、SiCl 4 、CCl 4などを代表とする塩素系ガスまたはCF 4 、SF 6 、NF 3 As an etching gas, Cl 2, BCl 3, SiCl 4, a chlorine-based gas or CF 4 to CCl 4 and the like as a representative, SF 6, NF 3
などを代表とするフッ素系ガス、またはO 2を適宜用いることができる。 Fluorine-based gas or the like typified, or O 2 can be used as appropriate. 【0156】本実施例では、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。 [0156] In this embodiment, also supplied RF (13.56 MHz) power of 150W to the substrate side (sample stage) to substantially apply a negative self-bias voltage. なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。 Incidentally, the electrode area size of the substrate side is 12.5 cm × 12.5 cm, coiled electrode area size (here a quartz disc on which the coil is provided) is a disk having a diameter of 25 cm. この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。 The end portion of the first conductive layer by etching the W film under the first etching condition is tapered. 第1のエッチング条件でのWに対するエッチング速度は200.39nm/m Etching rate to W in the first etching conditions are 200.39 nm / m
in、TaNに対するエッチング速度は80.32nm in, the etching rate to TaN 80.32nm
/minであり、TaNに対するWの選択比は約2.5 / Min, and the selection ratio of W to TaN 2.5
である。 It is. また、この第1のエッチング条件によって、W Furthermore, under the first etching conditions, W
のテーパー角は、約26°となる。 Taper angle of is approximately 26 °. この後、レジストからなるマスク112〜117を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF 4とCl 2とを用い、それぞれのガス流量比を30/30(sccm) Thereafter, changed to the second etching conditions without removing the masks 112 to 117 made of resist, using CF 4 and Cl 2 as etching gas, setting the gas flow rate ratio 30/30 (sccm)
とし、1Paの圧力でコイル型の電極に500WのRF(1 And then, RF of 500W to a coiled electrode at a pressure of 1 Pa (1
3.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。 3.56MHz) and by power of 150 to generate plasma of about 30 seconds. 基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。 Also supplied RF (13.56 MHz) power of 20W to the substrate side (sample stage) to substantially apply a negative self-bias voltage. CF 4とCl 2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。 In the second etching conditions using the gas mixture of CF 4 and Cl 2 are etched to the same extent, the W film and the TaN film. 第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、Ta The etching rate for W in the second etching conditions 58.97 nm / min, Ta
Nに対するエッチング速度は66.43nm/minである。 Etching rate of N is 66.43 nm / min. なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。 In order to perform etching without any residue on the gate insulating film, the etching time is prolonged by a rate of about 10 to 20%. 【0157】上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、 [0157] In the first etching process, by it is suitable the shape of a resist mask,
基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。 End of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. このテーパー部の角度は15〜45°とすればよい。 The angle of the tapered portion may be set to 15 to 45 °. 【0158】こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層119〜123(第1の導電層119a〜123aと第2の導電層119b〜123b)を形成する。 [0158] Thus, the first conductive layer and the first shape conductive layers 119 to 123 (first conductive layer 119a~123a and the second conductive layer 119b made of the second conductive layer by the first etching treatment ~123b) to form. ゲート絶縁膜となる絶縁膜109は、10〜20nm程度エッチングされ、第1の形状の導電層119〜123で覆われない領域が薄くなったゲート絶縁膜118となる。 The gate insulating film to become the insulating film 109 is 10~20nm about etching the gate insulating film 118 areas not covered is thinned by the first shape conductive layers 119 to 123. 【0159】次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。 [0159] Next, second etching processing is performed without removing the masks made of resist. ここでは、エッチング用ガスにSF 6とCl 2とO 2とを用い、それぞれのガス流量比を24/12/24(sccm)とし、1.3 Here, using the SF 6, Cl 2 and O 2 as etching gas, the gas flow rate is set to 24/12/24 (sccm), 1.3
Paの圧力でコイル型の電極に700WのRF(13.56MH RF of 700W to a coiled electrode at a pressure of Pa (13.56MH
z)電力を投入してプラズマを生成してエッチングを2 2 etched z) with power of 150 to generate plasma
5秒行った。 5 seconds were carried out. 基板側(試料ステージ)にも10WのRF 10 W RF also to the substrate side (sample stage)
(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。 (13.56 MHz) power of 20 to apply a substantially negative self-bias voltage. 第2のエッチング処理でのWに対するエッチング速度は227.3nm/min、TaNに対するエッチング速度は32.1nm/minであり、T The etching rate for W in the second etching process is an etching rate to 227.3 nm / min, TaN is 32.1 nm / min, T
aNに対するWの選択比は7.1であり、絶縁膜118 Selective ratio of W to aN is 7.1, the insulating film 118
であるSiONに対するエッチング速度は33.7nm Etching rate is 33.7nm for the SiON is
/minであり、SiONに対するWの選択比は6.8 / Min, and the selection ratio of W to SiON is 6.8
3である。 3. このようにエッチングガス用ガスにSF 6を用いた場合、絶縁膜118との選択比が高いので膜減りを抑えることができる。 Thus when using the SF 6 as an etching gas for the gas, it is possible to suppress the reduction in film thickness due to the high selectivity of the insulating film 118. 本実施例では絶縁膜118において約8nmしか膜減りが起きない。 In the present embodiment it does not occur about 8nm only film reduction in the insulating film 118. 【0160】この第2のエッチング処理によりWのテーパー角は70°となった。 [0160] The taper angle of W became 70 ° By the second etching process. この第2のエッチング処理により第2の導電層126b〜131bを形成する。 By the second etching process to form the second conductive layer 126B~131b. 一方、第1の導電層は、ほとんどエッチングされず、第1 Meanwhile, the first conductive layers are hardly etched, first
の導電層126a〜131aとなる。 A conductive layer 126A~131a. なお、第1の導電層126a〜131aは、第1の導電層119a〜12 Note that the first conductive layer 126a~131a, the first conductive layer 119a~12
4aとほぼ同一サイズである。 4a to be approximately the same size. 実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm In practice, the width of the first conductive layer is about 0.3μm than before the second etching treatment
程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。 Extent, that is, there is no substantial change in the size sometimes retracted approximately 0.6μm across the line width. 【0161】また、2層構造に代えて、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッチング処理の第1のエッチング条件としては、BCl 3とCl 2とO 2とを原料ガスに用い、それぞれのガス流量比を65/10/5(sccm)とし、基板側(試料ステージ)に300WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行えばよく、第1のエッチング処理の第2のエッチング条件としては、CF 4とCl 2とO 2とを用い、それぞれのガス流量比を25/2 [0161] Further, instead of the two-layer structure, a tungsten film having a thickness of 50 nm, an alloy (Al-Si) of aluminum and silicon having a thickness of 500nm film, a three-layered structure sequentially stacking a titanium nitride film having a film thickness of 30nm If it, as the first etching conditions of the first etching treatment, BCl 3 and the Cl 2 and O 2 used as a raw material gas, the gas flow rate is set to 65/10/5 (sccm), a substrate side It was charged RF (13.56 MHz) power of 300W (the sample stage), of 450W to a coiled electrode at a pressure of 1.2 Pa RF (13.56 MHz) with power of 150 to generate plasma of 117 seconds may be performed etching, the second etching conditions of the first etching process, using CF 4, Cl 2 and O 2, the ratio of respective gas flow 25/2
5/10(sccm)とし、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、1 And 5/10 (sccm), also supplied RF (13.56 MHz) power of 20W to the substrate side (sample stage), 1
Paの圧力でコイル型の電極に500WのRF(13. RF of 500W to a coiled electrode at a pressure of Pa (13.
56MHz)電力を投入してプラズマを生成して約30 56 MHz) with power of 20 to about 30 to generate plasma
秒程度のエッチングを行えばよく、第2のエッチング処理としてはBCl 3とCl 2を用い、それぞれのガス流量比を20/60(sccm)とし、基板側(試料ステージ) It may be performed to etch the order of seconds, as the second etching treatment with BCl 3 and Cl 2, and the ratio of respective gas flow and 20/60 (sccm), a substrate side (sample stage)
には100WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に600WのR Was charged RF (13.56 MHz) power of 100W to, R of 600W to a coiled electrode at a pressure of 1.2Pa
F(13.56MHz)電力を投入してプラズマを生成してエッチングを行えばよい。 F (13.56 MHz) and by power of 150 to generate the plasma etching may be performed. 【0162】次いで、レジストからなるマスクを除去した後、第1のドーピング処理を行って図6(D)の状態を得る。 [0162] Next, after removing the masks made of resist, and the state shown in FIG. 6 (D) by performing first doping processing. ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。 The doping process may be performed by ion doping or ion implantation. イオンドープ法の条件はドーズ量を1.5×10 14 atoms/cm 2とし、加速電圧を60 The condition of the ion doping method is the dosage of 1.5 × 10 14 atoms / cm 2 , the accelerating voltage 60
〜100keVとして行う。 It carried out as a ~100keV. n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。 As an impurity element imparting n-type, typically, phosphorus (P) or arsenic (As). この場合、第1の導電層及び第2の導電層126 In this case, the first conductive layer and the second conductive layer 126
〜130がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域132〜136が形成される。 130 become masks to the impurity element imparting n-type, self-aligning manner a first impurity region 132 to 136 are formed. 第1の不純物領域132〜136には1× The first impurity regions 132-136 1 ×
10 16 〜1×10 17 /cm 3の濃度範囲でn型を付与する不純物元素を添加する。 In a concentration range of 10 16 ~1 × 10 17 / cm 3 is doped with an impurity element imparting n-type. ここでは、第1の不純物領域と同じ濃度範囲の領域をn --領域とも呼ぶ。 Here, the region having the same concentration range as the first impurity region n - also called region. 【0163】なお、本実施例ではレジストからなるマスクを除去した後、第1のドーピング処理を行ったが、レジストからなるマスクを除去せずに第1のドーピング処理を行ってもよい。 [0163] Incidentally, after removing the masks made of resist in this embodiment, performing the first doping process, the first doping process may be performed without removing the masks made of resist. 【0164】次いで、図7(A)に示すようにレジストからなるマスク137〜139を形成し第2のドーピング処理を行う。 [0164] Next, the formed second doping process masks 137-139 made of resist as shown in FIG. 7 (A). マスク137は駆動回路のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク138は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク139は画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。 Mask 137 is a mask for protecting a channel forming region and a periphery thereof of a semiconductor layer forming a p-channel TFT of the driver circuit, the mask 138 of the semiconductor layer forming one of n-channel TFT of the driver circuit a mask for protecting a channel formation region of the mask 139 is a mask for protecting the region to be the storage capacitor as a channel formation region of the semiconductor layer forming a TFT of a pixel portion. 【0165】第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×10 15 atoms/cm 2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。 [0165] The ion doping conditions in the second doping process a dosage of 1.5 × 10 15 atoms / cm 2 , is doped with phosphorus (P) an acceleration voltage of 60~100KeV. ここでは、第2の導電層126b〜1 Here, the second conductive layer 126b~1
28bをマスクとして各半導体層に不純物領域が自己整合的に形成される。 Impurity regions in the respective semiconductor layers are formed in a self-aligned manner and 28b as a mask. 勿論、マスク137〜139で覆われた領域には添加されない。 Of course, not added to the regions covered by the masks 137 to 139. こうして、第2の不純物領域140〜142と、第3の不純物領域144が形成される。 Thus, second impurity regions 140 to 142, the third impurity region 144 are formed. 第2の不純物領域140〜142には1×10 20 The second impurity regions 140-142 1 × 10 20
〜1×10 21 /cm 3の濃度範囲でn型を付与する不純物元素を添加されている。 It is doped with an impurity element that imparts n-type conductivity in a concentration range of ~1 × 10 21 / cm 3. ここでは、第2の不純物領域と同じ濃度範囲の領域をn +領域とも呼ぶ。 Here, the region having the same concentration range as the second impurity region is also called an n + region. 【0166】また、第3の不純物領域は第1の導電層により第2の不純物領域よりも低濃度に形成され、1×1 [0166] The third impurity region is formed in a lower concentration than the second impurity region by the first conductive layer, 1 × 1
18 〜1×10 19 /cm 3の濃度範囲でn型を付与する不純物元素を添加されることになる。 0 18 will be doped with the impurity element imparting n-type conductivity in a concentration range of ~1 × 10 19 / cm 3. なお、第3の不純物領域は、テーパー形状である第1の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。 The third impurity region, for performing doping by passing portions of the first conductive layer is tapered, the taper - has a concentration gradient impurity concentration towards the end of the part increases . ここでは、第3の不純物領域と同じ濃度範囲の領域をn -領域とも呼ぶ。 Here, the region having the same concentration range as the third impurity region n - also called region. また、マスク138、139で覆われた領域は、第2のドーピング処理で不純物元素が添加されず、 Furthermore, the regions covered by the masks 138 and 139, the impurity element is not added in the second doping process,
第1の不純物領域146、147となる。 The first impurity region 146 and 147. 【0167】次いで、レジストからなるマスク137〜 [0167] Then, mask 137~ composed of a resist
139を除去した後、新たにレジストからなるマスク1 139 after removing the mask 1 made of a new resist
48〜150を形成して図7(B)に示すように第3のドーピング処理を行う。 To form a 48 to 150 perform a third doping process as shown in FIG. 7 (B) to. 【0168】駆動回路において、上記第3のドーピング処理により、pチャネル型TFTを形成する半導体層および保持容量を形成する半導体層にp型の導電型を付与する不純物元素が添加された第4の不純物領域151、 [0168] In the driving circuit, by the third doping process, the fourth impurity element is added that imparts p-type conductivity to the semiconductor layer forming the semiconductor layer and the holding capacitor to form a p-channel type TFT impurity region 151,
152及び第5の不純物領域153、154を形成する。 152 and the fifth impurity regions 153 and 154 form a. 【0169】また、第4の不純物領域151、152には1×10 20 〜1×10 21 /cm 3の濃度範囲でp型を付与する不純物元素が添加されるようにする。 [0169] Also, to allow the impurity element imparting p-type conductivity in a concentration range of 1 × 10 20 ~1 × 10 21 / cm 3 in the fourth impurity regions 151 and 152 are added. 尚、第4の不純物領域151、152には先の工程でリン(P)が添加された領域(n --領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。 Incidentally, in the fourth impurity regions 151 and 152 regions in the preceding step phosphorus (P) has been added - is a (n region), the 1.5 the concentration of the impurity element imparting p-type 3 times conductivity type is added has a p-type. ここでは、第4の不純物領域と同じ濃度範囲の領域をp Here, the region having the same concentration range as the fourth impurity region p +領域とも呼ぶ。 Also referred to as a + region. 【0170】また、第5の不純物領域153、154は第2の導電層127aのテーパー部と重なる領域に形成されるものであり、1×10 18 〜1×10 20 /cm 3の濃度範囲でp型を付与する不純物元素が添加されるようにする。 [0170] Further, in the fifth impurity regions 153 and 154 are intended to be formed in regions overlapping the tapered portion of the second conductive layer 127a, a concentration range of 1 × 10 18 ~1 × 10 20 / cm 3 impurity element imparting p-type is to be added. ここでは、第5の不純物領域と同じ濃度範囲の領域をp -領域とも呼ぶ。 Here, the region having the same concentration range as the fifth impurity region p - also called region. 【0171】以上までの工程でそれぞれの半導体層にn n in the respective semiconductor layers [0171] By the steps up
型またはp型の導電型を有する不純物領域が形成される。 Impurity regions having a type or p-type conductivity are formed. 導電層126〜129はTFTのゲート電極となる。 The conductive layer 126 to 129 become gate electrodes of a TFT. また、導電層130は画素部において保持容量を形成する一方の電極となる。 The conductive layer 130 serves as one electrode forming the storage capacitor in the pixel portion. さらに、導電層131は画素部においてソース配線を形成する。 Further, the conductive layer 131 forms a source wiring in the pixel portion. 【0172】次いで、ほぼ全面を覆う絶縁膜(図示しない)を形成する。 [0172] Then, a substantially entire surface of the covering insulating film (not shown). 本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。 In this embodiment, a silicon oxide film having a thickness of 50nm by a plasma CVD method. 勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。 Of course, the insulating film is not limited to the silicon oxide film may be used other insulating films containing silicon as a single layer or a laminate structure. 【0173】次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。 [0173] Then, the impurity elements used to dope the semiconductor layers a step of activating. この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。 The activation step, a rapid thermal annealing method using a lamp light source (RTA method), or a method of irradiating a YAG laser or excimer laser from the back side, or heat treatment using a furnace, or of these methods, combined with either carried out by the method. 【0174】また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、 [0174] In this embodiment, an example in which the insulating film is formed before the activation, after the above activation,
絶縁膜を形成する工程としてもよい。 Or a step of forming the insulating film. 【0175】次いで、窒化シリコン膜からなる第1の層間絶縁膜155を形成して熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う。 [0175] Then, to form the first interlayer insulating film 155 made of a silicon nitride film by heat treatment (heat treatment for 1 to 12 hours at 300 to 550 ° C.), a step of hydrogenating the semiconductor layers. (図7(C))この工程は第1の層間絶縁膜155に含まれる水素により半導体層のダングリングボンドを終端する工程である。 (FIG. 7 (C)) This step is a step of terminating dangling bonds in the semiconductor layers by hydrogen contained in the first interlayer insulating film 155. 酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体層を水素化することができる。 Can be hydrogenated semiconductor layer irrespective of the presence of the insulating film made of silicon oxide film (not shown). ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る熱処理条件とすることが重要である。 However, in this embodiment, since a material mainly containing aluminum as the second conductive layer, it is important to heat treatment conditions in which the second conductive layer in the step of hydrogenation can withstand. 水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 As another means for hydrogenation may be performed Plasma hydrogenation (using hydrogen excited by plasma). 【0176】次いで、第1の層間絶縁膜155上に有機絶縁物材料から成る第2の層間絶縁膜156を形成する。 [0176] Next, a second interlayer insulating film 156 made of an organic insulating material is formed on the first interlayer insulating film 155. 本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。 In this embodiment form an acrylic resin film with a thickness of 1.6 [mu] m. 次いで、ソース配線131に達するコンタクトホールと、導電層129、130に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。 Then formed and contact holes reaching the source wiring 131, contact holes reaching the conductive layers 129 and 130, contact holes reaching the respective impurity regions. 本実施例では複数のエッチング処理を順次行う。 Sequentially performing a plurality of etching processes in the present embodiment.
本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングした。 After in this embodiment etching the second interlayer insulating film of the first interlayer insulating film as an etching stopper, the insulating film (not insulating film (not shown) the first interlayer insulating film as an etching stopper after etching It does not) was etched. 【0177】その後、Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。 [0177] Thereafter, to form Al, Ti, Mo, W, wirings and pixel electrodes by using a. これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。 Materials of these electrodes and the pixel electrodes, it is desirable to use a material having superior reflectivity film or the laminate film, or the like as a main component Al or Ag. こうして、ソース電極またはドレイン電極157〜162、ゲート配線164、接続配線163、 Thus, the source electrode or the drain electrode 157 to 162, a gate wiring 164, the connection wiring 163,
画素電極165が形成される。 Pixel electrodes 165 are formed. 【0178】以上の様にして、nチャネル型TFT20 [0178] In the above manner, n-channel type TFT20
1、pチャネル型TFT202、nチャネル型TFT2 1, p-channel type TFT 202, n-channel type TFT2
03を有する駆動回路206と、nチャネル型TFTからなる画素TFT204、保持容量205とを有する画素部207を同一基板上に形成することができる。 03 a driving circuit 206 having, an n-channel type TFT pixel TFT 204, a pixel portion 207 and a storage capacitor 205 can be formed on the same substrate. (図8)本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。 (FIG. 8) is referred to herein as such a substrate for convenience as the active matrix substrate. 【0179】画素部207において、画素TFT204 [0179] In the pixel portion 207, pixels TFT204
(nチャネル型TFT)にはチャネル形成領域169、 The (n-channel type TFT) channel forming region 169,
ゲート電極を形成する導電層129の外側に形成される第1の不純物領域(n --領域)147と、ソース領域またはドレイン領域として機能する第2の不純物領域(n First impurity region formed on the outside of the conductive layer 129 forming the gate electrode - and the (n region) 147, a second impurity region functioning as a source region or a drain region (n
+領域)142、171を有している。 + Region) and a 142,171. また、保持容量205の一方の電極として機能する半導体層には第4の不純物領域152、第5の不純物領域154が形成されている。 Further, the semiconductor layer which functions as one electrode of the storage capacitor 205 fourth impurity regions 152, the fifth impurity region 154 are formed. 保持容量205は、絶縁膜(ゲート絶縁膜と同一膜)118を誘電体として、第2の電極130と、半導体層152、154、170とで形成されている。 Storage capacitor 205, an insulating film (gate insulating film and the same film) 118 as a dielectric, and a second electrode 130, are formed in the semiconductor layer 152,154,170. 【0180】また、駆動回路206において、nチャネル型TFT201(第1のnチャネル型TFT)はチャネル形成領域166、ゲート電極を形成する導電層12 [0180] Further, in the drive circuit 206, the n-channel type TFT 201 (first n-channel type TFT) a channel forming region 166, a conductive layer 12 forming a gate electrode
6の一部と絶縁膜を介して重なる第3の不純物領域(n 6 part a third impurity region overlapping with an insulating film (n
-領域)144とソース領域またはドレイン領域として機能する第2の不純物領域(n +領域)140を有している。 - has a second impurity region (n + region) 140 functioning as a region) 144 and a source region or a drain region. 【0181】また、駆動回路206において、pチャネル型TFT202にはチャネル形成領域167、ゲート電極を形成する導電層127の一部と絶縁膜を介して重なる第5不純物領域(p -領域)153とソース領域またはドレイン領域として機能する第4の不純物領域(p [0181] Further, in the drive circuit 206, the p-channel type TFT202 channel forming region 167, a portion of the conductive layer 127 forming the gate electrode fifth impurity region that overlaps via an insulating film - and (p region) 153 fourth impurity region functioning as a source region or a drain region (p
+領域)151を有している。 + Region) and a 151. 【0182】また、駆動回路206において、nチャネル型TFT203(第2のnチャネル型TFT)にはチャネル形成領域168、ゲート電極を形成する導電層1 [0182] Further, in the drive circuit 206, the n-channel type TFT 203 (second n-channel type TFT) in the channel forming region 168, the conductive layer 1 to form a gate electrode
28の外側に第1の不純物領域(n --領域)146とソース領域またはドレイン領域として機能する第2の不純物領域(n +領域)141を有している。 Outside of the 28 first impurity regions - has (n region) 146 and a second impurity region functioning as a source region or a drain region (n + region) 141. 【0183】これらのTFT201〜203を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路206を形成すればよい。 [0183] Combinations of these TFT201~203 appropriate shift register circuit, a buffer circuit, a level shifter circuit, and the like are formed latch circuit may be formed a drive circuit 206. 例えば、CMOS回路を形成する場合には、nチャネル型TFT201とpチャネル型TFT For example, in the case of forming a CMOS circuit, n-channel type TFT201 and p-channel type TFT
202を相補的に接続して形成すればよい。 202 may be formed by complementarily connected. 【0184】特に、駆動電圧が高いバッファ回路には、 [0184] In particular, the driving voltage is high buffer circuit,
ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT203の構造が適している。 For the purpose of preventing deterioration due to hot carrier effect, the structure of the n-channel type TFT203 is suitable. 【0185】また、信頼性が最優先とされる回路には、 [0185] In addition, the circuit reliability is a top priority,
GOLD構造であるnチャネル型TFT201の構造が適している。 Structure of n-channel type TFT201 a GOLD structure is suitable. 【0186】また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、G [0186] Further, it is possible to improve the reliability by improving the planarization of the surface of the semiconductor film, G
OLD構造のTFTにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。 In TFT of OLD structure, even by reducing the area of ​​the impurity region overlapping with the gate electrode and the gate insulating film can provide sufficient reliability. 具体的にはGOLD構造のTFTにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。 Specifically be smaller part size as the tapered portion of the gate electrode in the TFT of the GOLD structure can provide sufficient reliability. 【0187】また、GOLD構造のTFTにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極(第1導電層)のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、f特性(周波数特性) [0187] Also, although the parasitic capacitance between the gate insulating film is reduced in TFT of the GOLD structure is increased, if reducing the parasitic capacitance by reducing the portion size as the tapered portion of the gate electrode (first conductive layer), f characteristics (frequency characteristics)
も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するTFTとなる。 Also enables higher speed operation is improved, and, a TFT having a sufficient reliability. 【0188】なお、画素部207の画素TFTにおいても、第2のレーザー光の照射によりオフ電流の低減、およびバラツキの低減が実現される。 [0188] Also in the pixel TFT of the pixel portion 207, the amount of off, and a reduction in variation is achieved by irradiation of the second laser beam. 【0189】また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。 [0189] Furthermore, although this embodiment shows an example of manufacturing an active matrix substrate for forming a reflective display device, forming a pixel electrode of a transparent conductive film, although the photomask is increased by one, transparent it is possible to form the type of display device. 【0190】また、本実施例ではガラス基板を用いたが、特に限定されず、石英基板、半導体基板、セラミックス基板、金属基板を用いることができる。 [0190] Further, although a glass substrate was used in this embodiment is not particularly limited, it is possible to use a quartz substrate, a semiconductor substrate, a ceramic substrate, a metal substrate. 【0191】また、図8の状態を得た後、酸化物層10 [0191] After obtaining the state in FIG. 8, the oxide layer 10
2上に設けたTFTを含む層(被剥離層)の機械的強度が十分であれば、基板100を引き剥がしてもよい。 If the mechanical strength of the layer (layer to be peeled) containing a TFT provided on the two is sufficient, it may be peeled off the substrate 100. 本実施例は、被剥離層の機械的強度が不十分であるので、 In the present embodiment, since there is insufficient mechanical strength of the layer to be peeled,
被剥離層を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。 After pasted a support that secures a peeled layer (not shown), it is preferable to peel. 【0192】[実施例2]本実施例では、実施例1で作製したアクティブマトリクス基板から、基板100を剥離してプラスチック基板を貼り合わせてアクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。 [0192] In Example 2 This Example describes the active matrix substrate manufactured in Embodiment 1, a process of manufacturing an active matrix liquid crystal display device by bonding a plastic substrate by separating the substrate 100 below to. 説明には図9を用いる。 The description is made with reference to FIG 9. 【0193】図9(A)において、400は基板、40 [0193] In FIG. 9 (A), 400 denotes a substrate, 40
1は窒化物層または金属層、402は酸化物層、403 1 the nitride layer or metal layer, 402 is an oxide layer, 403
は下地絶縁層、404aは駆動回路413の素子、40 The base insulating layer, 404a is the element of the driving circuit 413, 40
4bは画素部414の素子404b、405は画素電極である。 4b the element of the pixel portion 414 404b, 405 is a pixel electrode. ここで素子とは、アクティブマトリクス型の液晶表示装置において、画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子等を指す。 Here, the elements, in an active matrix type liquid crystal display device, refers to a semiconductor element (typically TFT) or MIM element or the like is used as a switching element of a pixel. 図9(A)に示したアクティブマトリクス基板は図8に示したアクティブマトリクス基板を簡略化して示したものであり、図8中の基板100は図9 The active matrix substrate shown in FIG. 9 (A) are those showing a simplified active matrix substrate shown in FIG. 8, substrate 100 in FIG. 8 9
(A)中の基板400に対応している。 It corresponds to the substrate 400 in (A). 同様に図9 Similarly, FIG. 9
(A)中の401は、図8中の101に、図9(A)中の402は、図8中の102に、図9(A)中の403 401 (A) in the 101 in FIG. 8, 402 in FIG. 9 (A) is a 102 in FIG. 8, 403 in FIG. 9 (A)
は、図8中の103に、図9(A)中の404aは、図8中の201及び202に、図9(A)中の404b Is 103 in FIG. 8, 404a in FIG. 9 (A) is the 201 and 202 in FIG. 8, 404b in FIG. 9 (A)
は、図8中の204に、図9(A)中の405は、図8 Is 204 in FIG. 8, 405 in FIG. 9 (A) 8
中の165にそれぞれ対応している。 Respectively correspond to 165 in. 【0194】まず、実施例1に従い、図8の状態のアクティブマトリクス基板を得た後、図8のアクティブマトリクス基板上に配向膜406aを形成しラビング処理を行う。 [0194] First, according to Example 1, after obtaining an active matrix substrate in the state of FIG. 8, a rubbing treatment is performed to form an alignment film 406a on the active matrix substrate of FIG. なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。 Incidentally, before forming the orientation film in this embodiment, columnar spacer for holding a substrate interval by patterning an organic resin film such as an acrylic resin film (not shown) is formed at a desired position. また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。 Further, instead of the columnar spacer, spherical spacers may be scattered on the entire surface of the substrate. 【0195】次いで、支持体407となる対向基板を用意する。 [0195] Then, a counter substrate is prepared as a support 407. この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ(図示しない)が設けられている。 This counter substrate, colored layers, a color filter shielding layer is arranged corresponding to each pixel (not shown) is provided. また、駆動回路の部分にも遮光層を設けた。 It was also provided a light shielding layer on a portion of the drive circuit. このカラーフィルタと遮光層とを覆う平坦化膜(図示しない)を設けた。 The planarizing film (not shown) for covering this color filter and the light-shielding layer is provided. 次いで、平坦化膜上に透明導電膜からなる対向電極408を画素部に形成し、対向基板の全面に配向膜406bを形成し、ラビング処理を施した。 Then, a counter electrode 408 made of a transparent conductive film on the planarized film in a pixel portion, an orientation film 406b is formed on the entire surface of the opposing substrate, a rubbing-treated. 【0196】そして、画素部と駆動回路が形成されたアクティブマトリクス基板400と支持体407とを接着層409となるシール材で貼り合わせる。 [0196] Then, bonding the active matrix substrate 400 on which the pixel portion and the driver circuit are formed with the support 407 with a sealing material comprising an adhesive layer 409. シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。 The sealant is mixed with filler, and the two substrates are joined while maintaining a uniform gap by this filler and the columnar spacers. その後、両基板の間に液晶材料410を注入し、封止剤(図示せず)によって完全に封止する。 Thereafter, a liquid crystal material is injected 410 between the substrates, and completely sealed by a sealant (not shown). (図9(B))液晶材料410には公知の液晶材料を用いれば良い。 (FIG. 9 (B)) may be a known liquid material in the liquid crystal material 410. 【0197】次いで、窒化物層または金属層401が設けられている基板400を物理的手段により引き剥がす。 [0197] Then, peeled by a physical means to a substrate 400 on which the nitride layer or metal layer 401 is provided. (図9(C))酸化物層402の膜応力と、窒化物層または金属層401の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 (FIG. 9 (C)) and the film stress of the oxide layer 402, since the film stress of the nitride layer or metal layer 401 are different, can be peeled with a relatively small force. 【0198】次いで、エポキシ樹脂などの接着層411 [0198] Then, the adhesive layer of epoxy resin 411
により転写体412に貼り付ける。 Paste to transfer body 412 by. 本実施例では、転写体412をプラスチックフィルム基板とすることで、軽量化を図る。 In this embodiment, the transfer member 412 by a plastic film substrate, reduce the weight. 【0199】このようにしてフレキシブルなアクティブマトリクス型液晶表示装置が完成する。 [0199] In this way a flexible active matrix liquid crystal display apparatus is in is completed. そして、必要があれば、フレキシブルな基板412または対向基板を所望の形状に分断する。 Then, if necessary, to divide the flexible substrate 412 or the counter substrate into a desired shape. さらに、公知の技術を用いて偏光板(図示しない)等を適宜設けた。 Furthermore, providing the polarizing plate (not shown) or the like as appropriate by a known technique. そして、公知の技術を用いてFPC(図示しない)を貼りつけた。 Then, paste the FPC (not shown) using known techniques. 【0200】[実施例3]実施例2では、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけた例を示したが、本実施例では、図8に示したアクティブマトリクス基板を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板と、第2の転写体としてのプラスチック基板を貼りつけた例である。 [0200] Example 3 In Example 2, pasted the counter substrate as a support, although an example in which pasted plastic substrate as the separation to transcript the substrate after injecting the liquid crystal, the in the embodiment, after forming the active matrix substrate shown in FIG. 8, and separating the substrate, and a plastic substrate as a first transfer member, an example in which pasted plastic substrate as a second transfer member. 説明には図10 The description Figure 10
を用いる。 It is used. 【0201】図10(A)において、500は基板、5 [0202] In FIG. 10 (A), 500 is a substrate, 5
01は窒化物層または金属層、502は酸化物層、50 01 nitride layer or metal layer, 502 is an oxide layer, 50
3は下地絶縁層、504aは駆動回路514の素子、5 3 the base insulating layer, 504a is the element of the driving circuit 514, 5
04bは画素部515の素子504b、505は画素電極である。 04b is the element of the pixel portion 515 504b, 505 is a pixel electrode. 図10(A)に示したアクティブマトリクス基板は図8に示したアクティブマトリクス基板を簡略化して示したものであり、図8中の基板100は図10 The active matrix substrate shown in FIG. 10 (A) are those showing a simplified active matrix substrate shown in FIG. 8, substrate 100 in Figure 8 Figure 10
(A)中の基板500に対応している。 It corresponds to the substrate 500 in (A). 同様に図10 Similarly, FIG. 10
(A)中の501は、図8中の101に、図10(A) 501 (A) in the 101 in FIG. 8, FIG. 10 (A)
中の502は、図8中の102に、図10(A)中の5 502, in 102 of FIG. 8 in, 5 in FIG. 10 (A)
03は、図8中の103に、図10(A)中の504a 03, 103 in FIG. 8, 504a in FIG. 10 (A)
は、図8中の201及び202に、図10(A)中の5 Is the 201 and 202 in FIG. 8, 5 in FIG. 10 (A)
04bは、図8中の204に、図10(A)中の505 04b is a 204 in FIG. 8, in FIG. 10 (A) 505
は、図8中の165にそれぞれ対応している。 Respectively correspond to 165 in FIG. 【0202】まず、実施例1に従い、図8の状態のアクティブマトリクス基板を得た後、窒化物層または金属層501が設けられている基板500を物理的手段により引き剥がす。 [0202] First, according to Example 1, after obtaining an active matrix substrate in the state of FIG. 8, peeled by a physical means to a substrate 500 on which the nitride layer or metal layer 501 is provided. (図10(B))酸化物層502の膜応力と、窒化物層または金属層501の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 (FIG. 10 (B)) and the film stress of the oxide layer 502, since the film stress of the nitride layer or metal layer 501 are different, can be peeled with a relatively small force. 【0203】次いで、エポキシ樹脂などの接着層506 [0203] Then, the adhesive layer of epoxy resin 506
により転写体507(第1の転写体)に貼り付ける。 The paste on the transfer member 507 (first transfer body). 本実施例では、転写体507をプラスチックフィルム基板とすることで、軽量化を図る。 In this embodiment, the transfer member 507 by a plastic film substrate, reduce the weight. (図10(C)) 【0204】次いで、配向膜508aを形成しラビング処理を行う。 (FIG. 10 (C)) [0204] Next, the formation rubbed alignment film 508a. なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。 Incidentally, before forming the orientation film in this embodiment, columnar spacer for holding a substrate interval by patterning an organic resin film such as an acrylic resin film (not shown) is formed at a desired position. また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。 Further, instead of the columnar spacer, spherical spacers may be scattered on the entire surface of the substrate. 【0205】次いで、支持体510(第2の転写体)となる対向基板を用意する。 [0205] Then, to prepare to become counter substrate support 510 (the second transfer body). この対向基板には、着色層、 The counter substrate, colored layers,
遮光層が各画素に対応して配置されたカラーフィルタ(図示しない)が設けられている。 Color filter shielding layer is arranged corresponding to each pixel (not shown) is provided. また、駆動回路の部分にも遮光層を設けた。 It was also provided a light shielding layer on a portion of the drive circuit. このカラーフィルタと遮光層とを覆う平坦化膜(図示しない)を設けた。 The planarizing film (not shown) for covering this color filter and the light-shielding layer is provided. 次いで、平坦化膜上に透明導電膜からなる対向電極509を画素部に形成し、対向基板の全面に配向膜508bを形成し、ラビング処理を施した。 Then, a counter electrode 509 made of a transparent conductive film on the planarized film in a pixel portion, an orientation film 508b is formed on the entire surface of the opposing substrate, a rubbing-treated. 【0206】そして、画素部と駆動回路が接着されたプラスチックフィルム基板507と支持体510とを接着層512となるシール材で貼り合わせる。 [0206] Then, bonding the plastic film substrate 507 on which the pixel portion and the driver circuit are bonded a support 510 with a sealing material comprising an adhesive layer 512. (図10 (Fig. 10
(D))シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2 (D)) the sealant is mixed with filler, 2 with a uniform interval by this filler and the columnar spacers
枚の基板が貼り合わせられる。 Substrates are bonded together. その後、両基板の間に液晶材料513を注入し、封止剤(図示せず)によって完全に封止する。 Thereafter, a liquid crystal material is injected 513 between the substrates, and completely sealed by a sealant (not shown). (図10(D))液晶材料513には公知の液晶材料を用いれば良い。 (FIG. 10 (D)) may be a known liquid material in the liquid crystal material 513. 【0207】このようにしてフレキシブルなアクティブマトリクス型液晶表示装置が完成する。 [0207] In this way a flexible active matrix liquid crystal display apparatus is in is completed. そして、必要があれば、フレキシブルな基板507または対向基板を所望の形状に分断する。 Then, if necessary, to divide the flexible substrate 507 or the counter substrate into a desired shape. さらに、公知の技術を用いて偏光板(図示しない)等を適宜設けた。 Furthermore, providing the polarizing plate (not shown) or the like as appropriate by a known technique. そして、公知の技術を用いてFPC(図示しない)を貼りつけた。 Then, paste the FPC (not shown) using known techniques. 【0208】[実施例4]実施例2または実施例3により得られた液晶モジュールの構成を図11の上面図を用いて説明する。 [0208] The structure of a liquid crystal module obtained by Example 4 Example 2 or Example 3 will be described with reference to the top view of FIG. 11. 実施例2における基板412、または実施例3における基板507が基板301に対応する。 Substrate 507 in the exemplary substrate 412 in Example 2 or Example 3, corresponds to the substrate 301. 【0209】基板301の中央には、画素部304が配置されている。 [0209] At the center of the substrate 301, the pixel portion 304 is disposed. 画素部304の上側には、ソース信号線を駆動するためのソース信号線駆動回路302が配置されている。 On the upper side of the pixel portion 304, a source signal line driver circuit 302 for driving the source signal line is arranged. 画素部304の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路303が配置されている。 The left and right of the pixel portion 304, a gate signal line driver circuit 303 for driving the gate signal lines are arranged. 本実施例に示した例では、ゲート信号線駆動回路303は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。 In the example shown in this embodiment, the gate signal line driver circuit 303 has a symmetrical arrangement with respect to the pixel unit, which may be a arranged on one side only, by considering the substrate size or the like of the liquid crystal module, the designer There may be appropriately selected. ただし、回路の動作信頼性や駆動効率等を考えると、図11 However, given the operation reliability and driving efficiency of the circuit, FIG. 11
に示した左右対称配置が望ましい。 Symmetrical arrangement shown in desirable. 【0210】各駆動回路への信号の入力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)3 [0210] Input signals to the respective drive circuits, flexible printed circuit board (Flexible Print Circuit: FPC) 3
05から行われる。 It carried out from 05. FPC305は、基板301の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極3 FPC305 is to reach the place until placed wiring board 301, a contact hole in the interlayer insulating film and the resin film, the connection electrodes 3
09を形成した後、異方性導電膜等を介して圧着される。 After 09 was formed, it is crimped through an anisotropic conductive film or the like. 本実施例においては、接続電極はITOを用いて形成した。 In the present embodiment, the connection electrode is formed using ITO. 【0211】駆動回路、画素部の周辺には、基板外周に沿ってシール剤307が塗布され、あらかじめフィルム基板上に形成されたスペーサ310によって一定のギャップ(基板301と対向基板306との間隔)を保った状態で、対向基板306が貼り付けられる。 [0211] the driving circuit, the periphery of the pixel portion, sealing agent 307 is applied along the periphery of the substrate, a certain gap by a spacer 310 formed in advance film substrate (distance between the substrate 301 and the counter substrate 306) while keeping the counter substrate 306 is attached. その後、シール剤307が塗布されていない部分より液晶材料が注入され、封止剤308によって密閉される。 Thereafter, the liquid crystal material than the portion of the sealant 307 is not coated is injected and sealed by a sealant 308. 以上の工程により、液晶モジュールが完成する。 Through the above steps, a liquid crystal module is completed. 【0212】また、ここでは全ての駆動回路をフィルム基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。 [0212] Further, where it showed an example of forming all the driving circuits on the film substrate may be used in part to several IC of the driving circuit. 【0213】また、本実施例は、実施例1と自由に組みあわせることが可能である。 [0213] Further, this embodiment can be freely combined with Embodiment 1. 【0214】[実施例5]実施例1では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。 [0214] [Example 5] While Example 1, the pixel electrode is an example of a reflective display device that is formed of a metallic material having reflectivity, in this embodiment the conductive having a light-transmitting property and a pixel electrode an example of a transmission type display device formed by film. 【0215】層間絶縁膜を形成する工程までは実施例1 [0215] Until the step of forming an interlayer insulating film Example 1
と同じであるので、ここでは省略する。 It is the same as, omitted here. 実施例1に従ってTFTおよび層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極601を形成する。 After forming the TFT and the interlayer insulating film according to Example 1, to form a pixel electrode 601 made of a light-transmitting conductive film. 透光性を有する導電膜としては、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In 23 ―Z As the conductive film having a light-transmitting property, ITO (indium tin oxide alloy), indium oxide-zinc oxide alloy (In 2 O 3 -Z
nO)、酸化亜鉛(ZnO)等を用いればよい。 nO), it may be used zinc oxide (ZnO) and the like. 【0216】その後、層間絶縁膜600にコンタクトホールを形成する。 [0216] Thereafter, contact holes are formed in the interlayer insulating film 600. 次いで、画素電極と重なる接続電極6 Then, connection electrode overlaps the pixel electrode 6
02を形成する。 02 to form a. この接続電極602は、コンタクトホールを通じてドレイン領域と接続されている。 The connection electrode 602 is connected to the drain region through the contact hole. また、この接続電極と同時に他のTFTのソース電極またはドレイン電極も形成する。 The source electrode or the drain electrode at the same time the other TFT and the connection electrode is also formed. 【0217】また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。 [0217] Further, where it showed an example of forming all the driving circuit on the substrate, it may be used in part to several IC of the driving circuit. 【0218】以上のようにしてアクティブマトリクス基板が形成される。 The active matrix substrate is formed in the [0218] above. このアクティブマトリクス基板を用い、基板を剥離した後、プラスチック基板を貼り合わせ、実施例2〜4に従って液晶モジュールを作製し、バックライト604、導光板605を設け、カバー606 Using this active matrix substrate, after removing the substrate, bonding the plastic substrate, to produce a liquid crystal module in accordance with Examples 2-4, provided a backlight 604, the light guide plate 605, the cover 606
で覆えば、図12にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。 Be covered by an active matrix type liquid crystal display device as shown a portion of the sectional view in FIG. 12 is completed. なお、 It should be noted that,
カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。 Cover and the liquid crystal module is bonded using an adhesive or an organic resin. また、プラスチック基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。 Further, when bonding the plastic substrate and the counter substrate may be bonded by filling the organic resin enclosed in a frame between the frame and the substrate. また、透過型であるので偏光板603は、プラスチック基板と対向基板の両方に貼り付ける。 The polarizing plate 603 because it is transmission type, pasted to both of the plastic substrate and the counter substrate. 【0219】また、本実施例は、実施例1乃至4と自由に組みあわせることが可能である。 [0219] Further, this embodiment can be freely combined with Embodiments 1 to 4. 【0220】[実施例6]本実施例では、プラスチック基板上に形成された有機発光素子を備えた発光装置を作製する例を図13に示す。 [0220] Example 6 In this example, an example of manufacturing a light emitting device including an organic light emitting element formed on a plastic substrate in FIG. 【0221】図13(A)において、600は基板、6 [0221] In FIG. 13 (A), 600 is a substrate, 6
01は窒化物層または金属層、602は酸化物層、60 01 nitride layer or metal layer, 602 is an oxide layer, 60
3は下地絶縁層、604aは駆動回路611の素子、6 3 the base insulating layer, 604a is the element of the driving circuit 611, 6
04b、604cは画素部612の素子、605はEL 04b, 604c are elements of a pixel portion 612, 605 EL
素子(Organic Light Emitting Device)である。 An element (Organic Light Emitting Device). ここで素子とは、アクティブマトリクス型の発光装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びにEL素子等を指す。 And here element (typically TFT) semiconductor device used as a switching element of a pixel, if an active matrix light-emitting device refers to or MIM element and the EL element or the like. そして、これらの素子を覆って、層間絶縁膜60 Then, over these elements, the interlayer insulating film 60
6を形成する。 6 to the formation. 層間絶縁膜606は、成膜後の表面がより平坦であることが好ましい。 Interlayer insulating film 606, it is preferable that the surface after the film formation is more flat. なお、層間絶縁膜606 The interlayer insulating film 606
は必ずしも設ける必要はない。 It is not necessarily required to be provided. 【0222】なお、基板600上に設ける601〜60 [0222] It should be noted that, provided on the substrate 600 601-60
3は実施の形態2乃至4のいずれか一に従って形成すればよい。 3 may be formed in accordance with any one of Embodiments 2 to 4. 【0223】これらの素子(604a、604b、60 [0223] These elements (604a, 604b, 60
4cを含む)は、上記実施例1のnチャネル型TFT2 Including 4c) are of the n-channel type TFT2 above Example 1
01、上記実施例1のpチャネル型TFT202に従って作製すればよい。 01, may be manufactured in accordance with the p-channel type TFT202 of Example 1. なお、ここでは一つの画素に2つのTFTを用いた例を示したが、3つ、またはそれ以上のTFTを用いてもよい。 Here, although an example of using two TFT in one pixel may use three or more of the TFT. 【0224】EL素子605は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。 [0224] EL element 605, the organic compound luminescence (Electroluminescence) is obtained generated by application of an electric field and a layer containing (organic light emitting material) (hereinafter, referred to as an organic light emitting layer), an anode layer, a cathode layer have.
有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、 The luminescence in the organic compound, there are the light emission upon return light emission upon return from a singlet excited state to a ground state (fluorescence) from a triplet excited state to a ground state (phosphorescence),
本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。 The light emitting device of the present invention, among the light-emitting described above, may be formed using either one of the light emitting, or may be formed using both light emission. なお、本明細書では、EL素子の陽極と陰極の間に形成された全ての層を有機発光層と定義する。 In this specification, all layers formed between an anode and a cathode of the EL element are defined as the organic light emitting layer. 有機発光層には具体的に、発光層、正孔注入層、 Specifically the organic light emitting layer, light emitting layer, a hole injection layer,
電子注入層、正孔輸送層、電子輸送層等が含まれる。 Electron injection layer, a hole transport layer include an electron transport layer and the like. 基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。 Basically EL element has an anode / emitting layer / cathode are sequentially stacked, in addition to this structure, an anode / hole injection layer / light emitting layer / cathode or anode / hole injection layer / sometimes has layered in this order of the light-emitting layer / electron transporting layer / cathode or the like. 【0225】上記方法により、図13(A)の状態を得たら、接着層607により支持体608を貼り合わせる。 [0225] By the above method, after obtaining the state of FIG. 13 (A), bonded to the support 608 by the adhesive layer 607. (図13(B))本実施例では支持体608としてプラスチック基板を用いる。 (FIG. 13 (B)) In this embodiment, a plastic substrate as a support 608. 具体的には、支持体として、厚さ10μm以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、 Specifically, as a support, thickness 10μm above the resin substrate, for example, PES (polyethylene sulfile), PC (polycarbonate),
PET(ポリエチレンテレフタレート)もしくはPEN PET (polyethylene terephthalate) or PEN
(ポリエチレンナフタレート)を用いることができる。 It can be used (polyethylene naphthalate).
なお、EL素子から見て観測者側(発光装置の使用者側)に位置する場合、支持体608および接着層607 Incidentally, when located viewer side when viewed from the EL element (the user side of the light-emitting device), the support 608 and the adhesive layer 607
は、光を透過する材料であることが必要である。 It is required to be a material that transmits light. 【0226】次いで、窒化物層または金属層601が設けられている基板600を物理的手段により引き剥がす。 [0226] Then, peeled by a physical means to a substrate 600 on which the nitride layer or metal layer 601 is provided. (図13(C))酸化物層602の膜応力と、窒化物層または金属層601の膜応力が異なっているため、 (FIG. 13 (C)) and the film stress of the oxide layer 602, since the film stress of the nitride layer or metal layer 601 are different,
比較的小さな力で引き剥がすことができる。 It can be peeled off with a relatively small force. 【0227】次いで、エポキシ樹脂などの接着層609 [0227] Then, the adhesive layer of epoxy resin 609
により転写体610に貼り付ける。 Paste to transfer member 610 by. (図13(D))本実施例では、転写体610をプラスチックフィルム基板とすることで、軽量化を図る。 In the present embodiment (FIG. 13 (D)), the transfer member 610 by a plastic film substrate, reduce the weight. 【0228】こうして、可撓性を有する支持体608、 [0228] Thus, the support 608 having flexibility,
可撓性を有する転写体610によって挟まれたフレキシブルな発光装置を得ることができる。 Flexibility can be obtained a flexible light-emitting device sandwiched by the transfer member 610 having a. なお、支持体60 It should be noted that the support 60
8と転写体610とを同一材料にすると、熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。 When 8 and the transfer member 610 in the same material, the thermal expansion coefficient is equal, it is possible to reduce the influence of stress strain due to temperature changes. 【0229】そして、必要があれば、可撓性を有する支持体608、可撓性を有する転写体610を所望の形状に分断する。 [0229] Then, if necessary, the support 608 having flexibility, to divide the transfer member 610 having flexibility in the desired shape. そして、公知の技術を用いてFPC(図示しない)を貼りつけた。 Then, paste the FPC (not shown) using known techniques. 【0230】[実施例7]実施例6では、支持体を貼りつけた後、基板を剥離して転写体としてのプラスチック基板を貼りつけた例を示したが、本実施例では、基板を剥離した後、第1の転写体としてのプラスチック基板と、第2の転写体としてのプラスチック基板を貼りつけてEL素子を備えた発光装置を作製する例である。 [0230] In Example 7 Example 6, after sticking a support, although an example in which pasted plastic substrate as a transfer member is peeled off the substrate, in this embodiment, the release substrate after an example of manufacturing a plastic substrate as a first transfer body, a light emitting device having an EL element pasted plastic substrate as a second transfer member. 説明には図14を用いる。 The description is made with reference to FIG 14. 【0231】図14(A)において、700は基板、7 [0231] In FIG. 14 (A), 700 denotes a substrate, 7
01は窒化物層または金属層、702は酸化物層、70 01 nitride layer or metal layer, 702 is an oxide layer, 70
3は下地絶縁層、704aは駆動回路711の素子、7 3 the base insulating layer, 704a is the element of the driving circuit 711, 7
04b、704cは画素部712の素子、705はEL 04b, 704c are elements of a pixel portion 712, 705 EL
素子(Organic Light EmittingDevice)である。 It is an element (Organic Light EmittingDevice). ここで素子とは、アクティブマトリクス型の発光装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びにEL素子等を指す。 And here element (typically TFT) semiconductor device used as a switching element of a pixel, if an active matrix light-emitting device refers to or MIM element and the EL element or the like. そして、これらの素子を覆って、層間絶縁膜706 Then, over these elements, the interlayer insulating film 706
を形成する。 To form. 層間絶縁膜706は、成膜後の表面がより平坦であることが好ましい。 Interlayer insulating film 706, it is preferable that the surface after the film formation is more flat. なお、層間絶縁膜706は必ずしも設ける必要はない。 The interlayer insulating film 706 need not necessarily be provided. 【0232】なお、基板700上に設ける701〜70 [0232] It should be noted that, provided on the substrate 700 701-70
3は実施の形態2乃至4のいずれか一に従って形成すればよい。 3 may be formed in accordance with any one of Embodiments 2 to 4. 【0233】これらの素子(704a、704b、70 [0233] These elements (704a, 704b, 70
4cを含む)は、上記実施例1のnチャネル型TFT2 Including 4c) are of the n-channel type TFT2 above Example 1
01、上記実施例1のpチャネル型TFT202に従って作製すればよい。 01, may be manufactured in accordance with the p-channel type TFT202 of Example 1. 【0234】上記方法により、図14(A)の状態を得たら、窒化物層または金属層701が設けられている基板700を物理的手段により引き剥がす。 [0234] By the above method, after obtaining the state of FIG. 14 (A), peeled by a physical means to a substrate 700 on which the nitride layer or metal layer 701 is provided. (図14 (Fig. 14
(B))酸化物層702の膜応力と、窒化物層または金属層701の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。 (B)) and the film stress of the oxide layer 702, since the film stress of the nitride layer or metal layer 701 are different, it can be peeled with a relatively small force. 【0235】次いで、エポキシ樹脂などの接着層709 [0235] Then, the adhesive layer of epoxy resin 709
により転写体(第1の転写体)710に貼り付ける。 The paste on the transfer member (the first transfer body) 710. 本実施例では、転写体710をプラスチックフィルム基板とすることで、軽量化を図る。 In this embodiment, the transfer member 710 by a plastic film substrate, reduce the weight. 【0236】次いで、接着層707により基材(第2の転写体)708を貼り合わせる。 [0236] Then, the adhesive layer 707 bonding the substrate (the second transfer body) 708. (図14(C))本実施例では基材708としてプラスチック基板を用いる。 (FIG. 14 (C)) In this embodiment, a plastic substrate as a substrate 708.
具体的には、転写体710及び基材708として、厚さ10μm以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET Specifically, as a transfer member 710 and the base 708, or the thickness 10μm of the resin substrate, for example, PES (polyethylene sulfile), PC (polycarbonate), PET
(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。 It can be used (polyethylene terephthalate) or PEN (polyethylene naphthalate). なお、 It should be noted that,
EL素子から見て観測者側(発光装置の使用者側)に位置する場合、基材708および接着層707は、光を透過する材料であることが必要である。 When located viewer side when viewed from the EL element (the user side of the light-emitting device), the substrate 708 and the adhesive layer 707 is required to be a material that transmits light. 【0237】こうして、可撓性を有する基材708、可撓性を有する転写体710によって挟まれたフレキシブルな発光装置を得ることができる。 [0237] Thus, the flexible substrate 708 having a can be obtained a flexible light-emitting device sandwiched by the transfer member 710 having flexibility. なお、基材708と転写体710とを同一材料にすると、熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。 Incidentally, when the the substrate 708 and the transfer member 710 in the same material, the thermal expansion coefficient is equal, it is possible to reduce the influence of stress strain due to temperature changes. 【0238】そして、必要があれば、可撓性を有する基材708、可撓性を有する転写体710を所望の形状に分断する。 [0238] Then, if necessary, to divide the flexible substrate 708 having a transfer member 710 having flexibility in the desired shape. そして、公知の技術を用いてFPC(図示しない)を貼りつけた。 Then, paste the FPC (not shown) using known techniques. 【0239】[実施例8]実施例6または実施例7では、可撓性を有する基板によって挟まれたフレキシブルな発光装置を得る例を示したが、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光層はこれらのものによって劣化が促進されるので、発光装置の寿命が短くなりやすい。 [0239] In Example 8 Example 6 or Example 7, an example of obtaining a flexible light-emitting device sandwiched by a flexible substrate, a substrate made of plastic, Ya generally water oxygen easily transmitted, the organic light emitting layer deterioration is accelerated by these things, the life of the light emitting device becomes short easily. 【0240】そこで本実施例では、プラスチック基板上に、酸素や水分がEL素子の有機発光層に入り込むのを防ぐ複数の膜(以下、バリア膜)と、前記バリア膜どうしの間に前記バリア膜よりも応力の小さい層(応力緩和膜)を設ける。 [0240] Therefore, in this embodiment, on a plastic substrate, a plurality of film oxygen or moisture is prevented from entering the organic light emitting layer of the EL element (hereinafter, a barrier film) and the barrier layer between said barrier layer each other providing a smaller stress than the layer (stress relaxation layer). 本明細書では、バリア膜と応力緩和膜を積層した膜を封止膜と呼ぶ。 Referred to herein as sealing a film formed by laminating a barrier film and the stress relaxation film. 【0241】具体的には、無機物からなるバリア膜(以下、バリア膜と呼ぶ)を2層以上設けて、さらに該2層のバリア膜の間に樹脂を有する応力緩和膜(以下、応力緩和膜と呼ぶ)を設ける。 [0241] Specifically, the barrier film (hereinafter, referred to as a barrier layer) made of an inorganic substance and providing two or more layers, further stress relaxation film (hereinafter having a resin between the barrier films of the two layers, the stress relaxation film provision of a call). そして、該3層以上の絶縁膜上にEL素子を形成して密封することにより、発光装置を形成する。 Then, by sealing by forming an EL element to the three or more layers of insulating film, forming a light-emitting device. なお、実施例6または実施例7とは基板以外の構成は同一であるのでここでは省略する。 Note that the Example 6 or Example 7 omitted here since configurations other than the substrate is identical. 【0242】図15に示すように、フィルム基板810 [0242] As shown in FIG. 15, the film substrate 810
上にバリア膜を2層以上設けて、さらに該2層のバリア膜の間に応力緩和膜を設ける。 A barrier film on provided two or more layers, further providing stress relaxation film between the barrier films of the two layers. その結果、フィルム基板810と第2接着層809の間に、該バリア膜と応力緩和膜を積層した封止膜が形成される。 As a result, while the film substrate 810 and the second adhesive layer 809, a sealing film obtained by laminating the barrier film and the stress relaxation film is formed. 【0243】ここでは、フィルム基板810上にバリア膜811aとして、窒化珪素からなる膜をスパッタを用いて成膜し、バリア膜811a上にポリイミドを有する応力緩和膜811bを成膜し、応力緩和膜811b上にバリア膜811cとして、窒化珪素からなる膜をスパッタを用いて成膜する。 [0243] Here, as a barrier film 811a on the film substrate 810, a film made of silicon nitride is deposited by a sputtering, thereby forming a stress relaxation film 811b having a polyimide on the barrier film 811a, a stress relaxation film as a barrier film 811c on 811b, it is formed with a sputtering film made of silicon nitride. バリア膜811a、応力緩和膜8 Barrier film 811a, stress relaxation film 8
11b、バリア膜811cを積層した膜を封止膜811 11b, and film obtained by laminating a barrier film 811c sealing 811
と総称する。 Collectively referred to as. そして、該封止膜811が形成されたフィルム基板810を、第2接着層809を用いて、素子を含む被剥離層に貼り合わせればよい。 Then, the film substrate 810 encapsulating Tomemaku 811 is formed by using the second adhesive layer 809 may be bonded to the layer to be peeled including an element. 【0244】同様に、フィルム基板812上にバリア膜814aとして、窒化珪素からなる膜をスパッタを用いて成膜し、バリア膜814a上にポリイミドを有する応力緩和膜814bを成膜し、応力緩和膜814b上にバリア膜814cとして、窒化珪素からなる膜をスパッタを用いて成膜する。 [0244] Similarly, as a barrier film 814a on the film substrate 812, a film made of silicon nitride is deposited by a sputtering, thereby forming a stress relaxation film 814b having a polyimide on the barrier film 814a, a stress relaxation film as a barrier film 814c on 814b, it is formed with a sputtering film made of silicon nitride. バリア膜814a、応力緩和膜81 Barrier film 814a, stress relaxation film 81
4b、バリア膜814cを積層した膜を封止膜814と総称する。 4b, and films obtained by laminating a barrier film 814c are collectively referred to as the sealing film 814. そして、該封止膜814が形成されたフィルム基板812を、第2接着層809を用いて、素子を含む被剥離層に貼り合わせればよい。 Then, the film substrate 812 encapsulating Tomemaku 814 is formed by using the second adhesive layer 809 may be bonded to the layer to be peeled including an element. 【0245】なお、バリア膜は2層以上設けていれば良い。 [0245] The barrier layer need only be provided two or more layers. そしてバリア膜は、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウム(AlSiON)を用いることができる。 The barrier film may be used silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride oxide or nitride oxide silicide aluminum (AlSiON). 【0246】窒化酸化珪化アルミニウムは熱伝導度が比較的高いので、バリア膜に用いることで、素子で発生した熱を効率良く放熱することができる。 [0246] Since nitride oxide silicide aluminum has a relatively high thermal conductivity, by using the barrier film, it is possible to efficiently radiate the heat generated by the element. 【0247】また、応力緩和膜には、透光性を有する樹脂を用いることができる。 [0247] Further, the stress relaxation film, it is possible to use a resin having a light transmitting property. 代表的には、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンもしくはエポキシ樹脂等を用いることが可能である。 Typically, it is possible to use polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene or epoxy resin. なお、上述した以外の樹脂を用いることもできる。 It is also possible to use a resin other than the above-mentioned.
ここでは、熱重合するタイプのポリイミドを塗布後、焼成して形成する。 Here, after coating A thermal polymerization type polyimide is, formed by firing. 【0248】窒化珪素は、アルゴンを導入し、基板温度を150℃に保ち、スパッタ圧力0.4Pa程度で成膜を行う。 [0248] Silicon nitride, introducing argon, maintaining the substrate temperature at 0.99 ° C., to form a film of about sputtering pressure 0.4 Pa. そしてターゲットとして珪素を用い、アルゴンの他に窒素及び水素を導入して成膜を行った。 Then using silicon as a target, film formation was carried out by introducing nitrogen and hydrogen in addition to the argon. 窒化酸化珪素の場合、アルゴンを導入し、基板温度を150℃に保ち、スパッタ圧力0.4Pa程度で成膜を行う。 For silicon nitride oxide, introducing argon, maintaining the substrate temperature at 0.99 ° C., to form a film of about sputtering pressure 0.4 Pa. そしてターゲットとして珪素を用い、アルゴンの他に窒素、ニ酸化窒素及び水素を導入して成膜を行った。 Then using silicon as a target, the nitrogen in addition to argon, a film formation by introducing dioxide nitrogen and hydrogen was carried out. なおターゲットとして酸化珪素を用いても良い。 It should be noted that may be used silicon oxide as a target. 【0249】バリア膜の膜厚は50nm〜3μmの範囲であることが望ましい。 [0249] The film thickness of the barrier film is preferably in the range of 50Nm~3myuemu. ここでは、窒化珪素を1μmの膜厚で成膜した。 Here, by forming a silicon nitride with a film thickness of 1 [mu] m. 【0250】なお、バリア膜の成膜方法はスパッタのみに限定されず、実施者が適宜設定することができる。 [0250] The deposition process of the barrier film is not limited to sputtering, it is possible to practitioner appropriately set. 例えば、LPCVD法、プラズマCVD法等を用いて成膜しても良い。 For example, LPCVD method, or it may be formed using a plasma CVD method or the like. 【0251】また、応力緩和膜の膜厚は、200nm〜 [0251] Further, the thickness of the stress relaxation film is, 200nm~
2μmの範囲であることが望ましい。 It is preferably in the range of 2 [mu] m. ここでは、ポリイミドを1μmの膜厚で成膜した。 Here, by forming a polyimide film thickness of 1 [mu] m. 【0252】実施例6における支持体608または転写体610、或いは実施例7における基材708または転写体710として、本実施例の封止膜が設けられたプラスチック基板を適用することによりEL素子を完全に大気から遮断することができる。 [0252] As substrate 708 or transcript 710 in support 608 or transfer member 610 or Example 7, in Example 6, the EL element by applying a plastic substrate sealing film of the present embodiment is provided completely it can be blocked from the atmosphere. これにより酸化による有機発光材料の劣化をほぼ完全に抑制することができ、E Thus it is possible to almost completely suppress the degradation of the organic light emitting material due to oxidation, E
L素子の信頼性を大幅に向上させることができる。 The reliability of the L element can be significantly improved. 【0253】[実施例9]実施例6または実施例7により得られたEL素子を有するモジュール、いわゆるEL [0253] [Example 9] module having an EL element obtained in Example 6 or Example 7, a so-called EL
モジュールの構成を図16の上面図を用いて説明する。 It will be described with reference to the top view of FIG. 16 the configuration of the module.
実施例7における転写体610、または実施例8における転写体710がフィルム基板900に対応する。 Transcript 710 in the transfer member 610 or Example 8, in Example 7 corresponds to the film substrate 900. 【0254】図16(A)は、EL素子を有するモジュール、いわゆるELモジュールを示す上面図、図16 [0254] FIG. 16 (A) a top view showing the module, the so-called EL module having an EL element, FIG. 16
(B)は図16(A)をA−A'で切断した断面図である。 (B) is a cross-sectional view of FIG 16 (A) taken along A-A '. 可撓性を有するフィルム基板900(例えば、プラスチック基板等)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。 Film substrate 900 having flexibility (for example, a plastic substrate or the like) to form a pixel portion 902, the source side driver circuit 901 and the gate side driver circuit 903,. これらの画素部や駆動回路は、上記実施例に従えば得ることができる。 These pixel portion and driver circuit may be obtained according to the above embodiment. また、918はシール材、919はDLC膜であり、画素部および駆動回路部はシール材918で覆われ、そのシール材は保護膜919で覆われている。 Further, 918 sealing material, 919 is a DLC film, the pixel portion and the driver circuit portion are covered with the sealing material 918, the sealing material is covered with a protective film 919. さらに、接着材を用いてカバー材920で封止されている。 Further, it sealed with a cover member 920 using an adhesive. カバー材920の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。 Shape and the shape of the support of the cover member 920 is not particularly limited, those having a flat surface, those having a curved surface, those having a bendable, or may be a film-like. 熱や外力などによる変形に耐えるためカバー材920はフィルム基板900と同じ材質のもの、例えばプラスチック基板を用いることが望ましく、図16に示す凹部形状(深さ3〜10μm)に加工されたものを用いる。 Cover member 920 to resist such as by deformation heat and external force is of the same material as the film substrate 900, for example, it is desirable to use a plastic substrate, those which are processed into concave shape (depth 3 to 10 [mu] m) shown in FIG. 16 used. さらに加工して乾燥剤921が設置できる凹部(深さ50〜 Recesses (depth 50 that can be further processed to desiccant 921 installed
200μm)を形成することが望ましい。 It is desirable to form a 200 [mu] m). また、多面取りでELモジュールを製造する場合、基板とカバー材とを貼り合わせた後、CO 2レーザー等を用いて端面が一致するように分断してもよい。 In the production of the EL module in multiple-piece, after bonding the substrate and the cover member may be divided so that the end face coincides with the CO 2 laser. 【0255】また、ここでは図示しないが、用いる金属層(ここでは陰極など)の反射により背景が映り込むことを防ぐために、位相差板(λ/4板)や偏光板からなる円偏光板と呼ばれる円偏光手段を基板900上に設けてもよい。 [0255] Also, although not shown here, in order to prevent being reflected background by the reflection of the (cathode such as in this case) the metal layer to be used, a circularly polarizing plate composed of a retardation plate (lambda / 4 plate) and a polarizing plate circularly polarizing means, called may be provided on the substrate 900. 【0256】なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。 [0256] Incidentally, 908 is a wiring for transmitting signals inputted to the source side driver circuit 901 and the gate side driver circuit 903, a video signal or a clock signal from FPC (flexible printed circuit) 909 serving as an external input terminal the receive. また、本実施例の発光装置は、 The light-emitting device of the present embodiment,
デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。 May be a digital drive, it may be an analog drive, the video signal may be a digital signal may be an analog signal. なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。 Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. 本明細書における発光装置には、発光装置本体だけでなく、それにF The light-emitting device in this specification includes not only a light-emitting device main body, it F
PCもしくはPWBが取り付けられた状態をも含むものとする。 And but also a state where PC or a PWB. また、これらの画素部や駆動回路と同一基板上に複雑な集積回路(メモリ、CPU、コントローラ、D Also, complex integrated circuits to the pixel portion and the driving circuit on the same substrate (memory, CPU, and the controller, D
/Aコンバータ等)を形成することも可能であるが、少ないマスク数での作製は困難である。 / It is also possible to form the A converter, etc.), production of a small number of masks is difficult. 従って、メモリ、 Therefore, memory,
CPU、コントローラ、D/Aコンバータ等を備えたI I was a CPU, a controller, a D / A converter and the like
Cチップを、COG(chipon glass)方式やTAB(ta The C chips, COG (chipon glass) method or TAB (ta
pe automated bonding)方式やワイヤボンディング方法で実装することが好ましい。 It is preferable to implement pe automated 'Bonding) method or a wire bonding method. 【0257】次に、断面構造について図16(B)を用いて説明する。 [0257] will be described with reference to FIG. 16 (B) cross-sectional structure. フィルム基板900上に接着層を介して絶縁膜910が設けられ、絶縁膜910の上方には画素部902、ゲート側駆動回路903が形成されており、 On the film substrate 900 through an adhesive layer insulating film 910 is provided above the insulating film 910 are the pixel portion 902, a gate side driver circuit 903 is formed,
画素部902は電流制御用TFT911とそのドレインに電気的に接続された画素電極912を含む複数の画素により形成される。 Pixel portion 902 is formed by a plurality of pixels including the pixel electrode 912 which is electrically connected to a drain of the current controlling TFT 911. なお、実施の形態1乃至4のいずれか一に従って、基板上に形成した被剥離層を剥離した後、フィルム基板900が接着層で貼りつけられる。 Incidentally, according to any one of the first to fourth embodiments, after peeling the layer to be peeled formed on the substrate, a film substrate 900 is pasted by the adhesive layer. また、ゲート側駆動回路903はnチャネル型TFT91 Further, the gate side driver circuit 903 n-channel type TFT91
3とpチャネル型TFT914とを組み合わせたCMO 3 and p CMO a combination of a channel type TFT914
S回路を用いて形成される。 It is formed using the S circuitry. 【0258】これらのTFT(911、913、914 [0258] These TFT (911,913,914
を含む)は、上記実施例1のnチャネル型TFT20 Including) is, n-channel type of Example 1 TFT 20
1、上記実施例1のpチャネル型TFT202に従って作製すればよい。 1, may be manufactured in accordance with the p-channel type TFT202 of Example 1. 【0259】なお、TFTとEL素子の間に設ける絶縁膜としては、アルカリ金属イオンやアルカリ土金属イオン等の不純物イオンの拡散をブロックするだけでなく、 [0259] As the insulating film provided between the TFT and the EL element, not only to block the diffusion of the impurity ions such as alkali metal ions or alkaline earth metal ions,
積極的にアルカリ金属イオンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプロセス温度に耐えうる材料が適している。 Material is preferably actively adsorb impurity ions such as alkali metal ions or alkaline earth metal ions, more suitable materials that can withstand the process temperature after. これらの条件に合う材料は、一例としてフッ素を多く含んだ窒化シリコン膜が挙げられる。 Materials that meet these criteria include the fluorine laden silicon nitride film as an example. 窒化シリコン膜の膜中に含まれるフッ素濃度は、1×10 19 /cm 3以上、好ましくは窒化シリコン膜中でのフッ素の組成比を1〜5%とすればよい。 Fluorine concentration in the film of the silicon nitride film is, 1 × 10 19 / cm 3 or more, preferably the composition ratio of the fluorine in the silicon nitride film may be set to 1-5%. 窒化シリコン膜中のフッ素がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。 Fluorine in the silicon nitride film is bonded to an alkali metal ion or alkaline earth metal ions, etc., and is adsorbed in the film. また、他の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン(Sb)化合物、 Further, antimony (Sb) compound to adsorb alkali metal ions or alkaline earth metal ions such as As another example,
スズ(Sn)化合物、またはインジウム(In)化合物からなる微粒子を含む有機樹脂膜、例えば、五酸化アンチモン微粒子(Sb 25・nH 2 O)を含む有機樹脂膜も挙げられる。 Tin (Sn) compound, or indium (In) organic resin film containing fine particles composed of a compound, for example, an organic resin film containing antimony pentoxide particulate (Sb 2 O 5 · nH 2 O) can be mentioned. なお、この有機樹脂膜は、平均粒径10 Note that this organic resin film, an average particle size of 10
〜20nmの微粒子が含まれており、光透過性も非常に高い。 Particles of ~20nm includes a light permeability very high. この五酸化アンチモン微粒子で代表されるアンチモン化合物は、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。 Antimony compounds represented by the antimony pentoxide particle is likely to adsorb impurity ions and alkaline earth metal ions such as alkali metal ions. 【0260】また、TFTの活性層とEL素子との間に設ける絶縁膜の他の材料としては、AlN XYで示される層を用いてもよい。 [0260] As another material of the insulating film provided between the active layer and the EL elements of TFT, it may be used a layer indicated by AlN X O Y. スパッタ法を用い、例えば、窒化アルミニウム(AlN)ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜して得られるアルミニウムを含む窒化酸化物層(AlN By sputtering, for example, an aluminum nitride (AlN) target, nitrided oxide layer containing aluminum obtained by film formation in an atmosphere of a mixture of argon gas and nitrogen gas and oxygen gas (AlN X X
Yで示される層)は、窒素を2.5atm%〜47.5at Represented by O Y layer), the nitrogen 2.5atm% ~47.5at
m%含む膜であり、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放熱効果を有し、 A film containing m%, in addition to the advantage of being able to block moisture or oxygen, thermal conductivity has a high heat dissipation effect,
さらには透光性が非常に高いという特徴を有している。 Furthermore has a feature that is very high translucency.
加えて、アルカリ金属やアルカリ土類金属などの不純物がTFTの活性層に入り込むのを防ぐことができる。 In addition, it is possible to impurities such as alkali metals and alkaline earth metals are prevented from entering the active layer of the TFT. 【0261】特にRFスパッタ装置を用い、シリコンターゲットを用いて形成される窒化シリコン膜は、有機樹脂膜からなる層間絶縁膜のパッシベーション膜として適している。 [0261] In particular an RF sputtering apparatus, a silicon nitride film formed by using a silicon target is suitable as a passivation film of an interlayer insulating film made of an organic resin film. 窒化シリコン膜は、有機樹脂膜の脱ガスを抑えることができ、さらに水分や酸素のブロッキングもできるため、有機化合物層のシュリンクとよばれる不良発生を抑えることができる。 Silicon nitride film can be suppressed degassing of the organic resin film, since it is also more moisture and oxygen blocking, it is possible to suppress occurrence of defects called shrink organic compound layer. 【0262】画素電極912はEL素子の陽極として機能する。 [0262] The pixel electrode 912 functions as an anode of an EL element. また、画素電極912の両端にはバンク915 Further, the bank 915 across the pixel electrode 912
が形成され、画素電極912上にはEL層916および発光素子の陰極917が形成される。 There are formed, on the pixel electrode 912 a cathode 917 of the EL layer 916 and the light emitting element is formed. バンク915としては無機絶縁膜または有機絶縁膜をパターニングすることによって得ることができ、カバレッジを良好なものとするため、バンク915の上端部または下端部に曲率を有する曲面が形成されるようにすることが好ましい。 The bank 915 can be obtained by patterning the inorganic insulating film or an organic insulating film, in order to obtain favorable coverage, a curved surface having a curvature at its upper or lower end portion of the bank 915 is formed it is preferable. 例えば、バンク915の材料としてポジ型の感光性アクリルを用いた場合、バンク915の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。 For example, in the case of using positive photosensitive acrylic as a material of the bank 915, it is preferable to have a curved surface with a curvature radius (0.2μm~3μm) only at the upper end portion of the bank 915. また、バンク915として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 Moreover, as the bank 915, a negative type which becomes insoluble in an etchant by photosensitive light or a positive type which becomes soluble in an etchant by light can be used. 【0263】EL層916としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。 [0263] As the EL layer 916, light emitting layer, it may be formed EL layer by freely combining a charge transport layer or a charge injection layer (a layer for carrier transfer for light emission and for). 例えば、低分子系有機EL材料や高分子系有機EL材料を用いればよい。 For example, it may be used low molecular weight organic EL materials and high molecular based organic EL materials. また、EL層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。 Further, it is possible to use a thin film made of a thin film made of light by singlet excitation as the EL layer (fluorescent) emitting material (singlet compound) or a triplet excited by emission, (phosphorescence) emitting material (triplet compound). また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。 It is also possible to use inorganic materials such as silicon carbide as a charge-transporting layer and charge injection layer. これらの有機EL材料や無機材料は公知の材料を用いることができる。 These organic EL materials and inorganic materials can be a known material. 【0264】陰極917は全画素に共通の配線としても機能し、接続配線908を経由してFPC909に電気的に接続されている。 [0264] cathode 917 also functions as a common wiring to all pixels, and is electrically connected to FPC909 via the connection wiring 908. さらに、画素部902及びゲート側駆動回路903に含まれる素子は全て陰極917、シール材918、及び保護膜919で覆われている。 Furthermore, elements included in the pixel portion 902 and the gate side driver circuit 903 are all cathode 917 is covered with the sealant 918, and the protective layer 919. 【0265】なお、シール材918としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。 [0265] As the sealant 918, it is preferable to use a transparent or semi-transparent material to possible visible light. また、シール材918はできるだけ水分や酸素を透過しない材料であることが望ましい。 The sealing member 918 is desirably made of a material which does not transmit moisture or oxygen as much as possible. 【0266】また、シール材918を用いて発光素子を完全に覆った後、すくなくとも図16に示すようにDL [0266] Further, after completely covering the light-emitting element using a sealing material 918, as shown in at least FIG. 16 DL
C膜等からなる保護膜919をシール材918の表面(露呈面)に設けることが好ましい。 It is preferable to provide a protective film 919 made of C film or the like on the surface of the sealing material 918 (exposed surface). また、基板の裏面を含む全面に保護膜を設けてもよい。 Further, the entire surface may be provided with a protective film comprising a back surface of the substrate. ここで、外部入力端子(FPC)が設けられる部分に保護膜が成膜されないように注意することが必要である。 Here, it is necessary that the protective film in the portion where the external input terminal (FPC) is provided to careful not deposited. マスクを用いて保護膜が成膜されないようにしてもよいし、CVD装置で用いるマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。 It protective film using a mask may not be deposited, a protective film by covering the external input terminal portion with a tape such as masking tape for use in the CVD apparatus may not be deposited. 【0267】以上のような構造で発光素子をシール材9 [0267] The above structure in the light-emitting element such as a sealing material 9
18及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。 By sealing at 18 and the protective film, it is possible to completely shut off the light emitting element from the outside, it can be material to promote oxidative degradation, such as moisture and oxygen, the EL layer from the outside prevented from entering. 加えて、保護膜として熱伝導性を有する膜(AlON膜、AlN膜など)を用いれば駆動させたときに生じる発熱を発散することができる。 In addition, thermal conductivity and having film (AlON film, AlN film) the heat generated when driven by using the can diverge as a protective film. 従って、信頼性の高い発光装置を得ることができる。 Therefore, it is possible to obtain a highly reliable light-emitting device. 【0268】また、画素電極を陰極とし、EL層と陽極を積層して図16とは逆方向に発光する構成としてもよい。 [0268] Further, the pixel electrode as a cathode, may be configured to emit light in a direction opposite to the 16 by laminating the EL layer and the anode. 図17にその一例を示す。 Figure 17 shows an example thereof. なお、上面図は同一であるので省略する。 Incidentally, omitted top view is the same. 【0269】図17に示した断面構造について以下に説明する。 [0269] will be described below cross-sectional structure shown in FIG. 17. フィルム基板1000としては、プラスチック基板を用いる。 The film substrate 1000, a plastic substrate. なお、実施の形態1乃至4のいずれか一に従って、基板上に形成した被剥離層を剥離した後、フィルム基板1000が接着層で貼りつけられる。 Incidentally, according to any one of the first to fourth embodiments, after peeling the layer to be peeled formed on the substrate, the film substrate 1000 is pasted with an adhesive layer. フィルム基板1000上に絶縁膜1010が設けられ、絶縁膜1010の上方には画素部1002、ゲート側駆動回路1003が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された画素電極1012を含む複数の画素により形成される。 Film substrate 1000 insulating film 1010 is provided over the pixel portion 1002 over the insulating film 1010, a gate side driving circuit 1003 are formed, the pixel portion 1002 electrically connected to a drain of the current controlling TFT1011 It is formed of a plurality of pixels including a pixel electrode 1012 that is.
また、ゲート側駆動回路1003はnチャネル型TFT Further, the gate side driver circuit 1003 n-channel type TFT
1013とpチャネル型TFT1014とを組み合わせたCMOS回路を用いて形成される。 A CMOS circuit having a combination of an 1013 and a p-channel type TFT1014 formed using. 【0270】画素電極1012は発光素子の陰極として機能する。 [0270] The pixel electrode 1012 functions as a cathode of the light emitting element. また、画素電極1012の両端にはバンク1 Further, the bank 1 at both ends of the pixel electrode 1012
015が形成され、画素電極1012上にはEL層10 015 is formed, EL layer 10 on the pixel electrode 1012
16および発光素子の陽極1017が形成される。 Anode 1017 is formed of 16 and a light emitting element. 【0271】陽極1017は全画素に共通の配線としても機能し、接続配線1008を経由してFPC1009 [0271] The anode 1017 also functions as a common wiring to all the pixels via the connection wiring 1008 FPC 1009
に電気的に接続されている。 It is electrically connected to. さらに、画素部1002及びゲート側駆動回路1003に含まれる素子は全て陽極1017、シール材1018、及びDLC等からなる保護膜1019で覆われている。 Furthermore, covered with the pixel portion 1002 and all elements anode 1017 contained in the gate side driver circuit 1003, a protective film 1019 made of the sealing material 1018, and DLC like. また、カバー材1021 In addition, the cover member 1021
と基板1000とを接着剤で貼り合わせた。 And bonded to the substrate 1000 with an adhesive. また、カバー材には凹部を設け、乾燥剤1021を設置する。 Further, a recess in the cover member, placing a desiccant 1021. 【0272】なお、シール材1018としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。 [0272] As the sealing material 1018, it is preferable to use a transparent or semi-transparent material to possible visible light. また、シール材1018はできるだけ水分や酸素を透過しない材料であることが望ましい。 Further, the sealant 1018 is desirably made of a material which does not transmit moisture or oxygen as much as possible. 【0273】また、図17では、画素電極を陰極とし、 [0273] In FIG. 17, the pixel electrode as a cathode,
EL層と陽極を積層したため、発光方向は図17に示す矢印の方向となっている。 Since a laminate of EL layer and the anode, the light emitting direction is the direction of the arrow shown in FIG. 17. 【0274】また、ここでは図示しないが、用いる金属層(ここでは陰極となる画素電極など)の反射により背景が映り込むことを防ぐために、位相差板(λ/4板) [0274] Also, although not shown here, in order to prevent being reflected background by the reflection of the (pixel such as an electrode serving as the cathode in this case) the metal layer to be used, a phase difference plate (lambda / 4 plate)
や偏光板からなる円偏光板と呼ばれる円偏光手段をカバー材1020上に設けてもよい。 And circularly polarizing means for circularly consisting polarizer called polarizing plate may be provided on the cover member 1020. 【0275】本実施例では、実施例1で得られる電気特性、信頼性ともに高いTFTを用いるため、従来の素子に比べて信頼性の高い発光素子を形成することができる。 [0275] In this embodiment, electrical characteristics obtained in Example 1, since the use of reliability both high TFT, it is possible to form the light-emitting element with high reliability as compared with the conventional device. また、そのような発光素子を有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。 Further, it is possible to obtain a high performance electrical appliances using a light-emitting device having such a light-emitting element as a display unit. 【0276】なお、本実施例は実施例1、実施例7、実施例8、または実施例9と自由に組み合わせることが可能である。 [0276] Note that this embodiment Example 1, Example 7, it is possible to freely combine the Example 8 or Example 9,. 【0277】[実施例10]本発明を実施して様々なモジュール(アクティブマトリクス型液晶モジュール、パッシブ型液晶モジュール、アクティブマトリクス型EL [0277] [Example 10] by implementing the present invention various modules (active matrix liquid crystal module, passive liquid crystal module, active matrix EL
モジュール、パッシブ型ELモジュール、アクティブマトリクス型ECモジュール)を完成させることができる。 Module, passive EL module can be completed active matrix type EC module). 即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。 That is, by implementing the present invention, all electronic devices incorporating them are completed. 【0278】その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。 [0278] As such electronic equipment, a video camera, a digital camera, a head-mounted display (goggle type display), a car navigation system, a projector, a car stereo, a personal computer, a portable information terminal (mobile computer, mobile phone, an electronic book, or the like ), and the like. それらの一例を図18、図19に示す。 Examples of these are shown in FIGS. 【0279】図18(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部20 [0279] FIG. 18 (A) is a personal computer, a main body 2001, an image input unit 2002, a display unit 20
03、キーボード2004等を含む。 03, including a keyboard 2004 and the like. 【0280】図18(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部210 [0280] and FIG. 18 (B) is a video camera which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 210
6等を含む。 Including the 6, and the like. 【0281】図18(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。 [0281] FIG. 18 (C) is a mobile computer, containing a main body 2201, a camera portion 2202, an image receiving portion 2203, operation switches 2204, a display portion 2205 and the like. 【0282】図18(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部240 [0282] FIG. 18 (D) the recording medium (hereinafter, referred to as record medium) including a recorded program a player using a main body 2401, a display portion 2402, a speaker portion 240
3、記録媒体2404、操作スイッチ2405等を含む。 3, recording medium 2404, and operation switches 2405 and the like. なお、このプレーヤーは記録媒体としてDVD(D In addition, DVD as the player of the recording medium (D
igtial Versatile Disc)、CD igtial Versatile Disc), CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。 Was used, it is possible to perform music appreciation, film appreciation, games, the Internet, or the like. 【0283】図18(E)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。 [0283] FIG. 18 (E) is a digital camera which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown) or the like. 【0284】図19(A)は携帯電話であり、本体29 [0284] FIG. 19 (A) is a mobile phone, which includes a main body 29
01、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ290 01, an audio output portion 2902, an audio input portion 2903, a display portion 2904, operation switches 2905, an antenna 290
6、画像入力部(CCD、イメージセンサ等)2907 6, the image input section (CCD, image sensor, etc.) 2907
等を含む。 And the like. 【0285】図19(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006 [0285] Figure 19 (B) is a portable book (electronic book) including a main body 3001, a display portion 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006
等を含む。 And the like. 【0286】図19(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。 [0286] Figure 19 (C) is a display which includes a main body 3101, a support base 3102, a display portion 3103, and the like. 【0287】ちなみに図19(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。 [0287] Incidentally display shown in FIG. 19 (C) is small and medium type or large type, for example, those 5 to 20 inches screen size. また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。 Further, to manufacture the display part with such sizes, it is preferable that one side of the substrate is used as the 1 m, the mass production by gang. 【0288】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。 [0288] As described above, the applicable range of the present invention can be applied to very wide, electronic apparatuses of various fields. また、本実施例の電子機器は実施例1〜 The electronic device of this embodiment example 1
9のどのような組み合わせからなる構成を用いても実現することができる。 It can be realized by using a combination of constitutions in 9 throat. 【0289】 【発明の効果】本発明は、物理的手段によって基板から剥離するため、半導体層への損傷なく、素子の信頼性を向上できる。 [0289] According to the present invention, for stripping from the substrate by physical means, without damage to the semiconductor layer, thereby improving the reliability of the device. 【0290】また、本発明は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。 [0290] Further, the present invention is not only peeling of the layer to be peeled having a small area, it is possible to peel good yield over a layer to be peeled having a large area over the entire surface. 【0291】加えて、本発明は、物理的手段で容易に剥離、例えば人間の手で引き剥がすことが可能であるため、量産に適したプロセスと言える。 [0291] In addition, the present invention is easily peeled by physical means, since it is possible to peel off, for example, human hand, it can be said that the process appropriate for mass production. また、量産する際に被剥離層を引き剥がすための製造装置を作製した場合、大型の製造装置も安価に作製することができる。 Also, the case of manufacturing the manufacturing device for peeling the layer to be peeled at the time of mass production, large manufacturing apparatus can be manufactured at low cost.

【図面の簡単な説明】 【図1】 実施の形態1を説明する図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a first embodiment. 【図2】 実施の形態2を説明する図である。 2 is a diagram for explaining the second embodiment. 【図3】 実験を説明する図である。 FIG. 3 is a diagram to explain the experiment. 【図4】 実施の形態3を説明する図である。 4 is a diagram illustrating a third embodiment. 【図5】 実施の形態4を説明する図である。 5 is a diagram illustrating a fourth embodiment. 【図6】 アクティブマトリクス基板の作製工程を示す図。 6 is a diagram showing a manufacturing process of an active matrix substrate. 【図7】 アクティブマトリクス基板の作製工程を示す図。 7 is a diagram showing a manufacturing process of an active matrix substrate. 【図8】 アクティブマトリクス基板を示す図。 FIG. 8 is a diagram showing the active matrix substrate. 【図9】 実施例2を説明する図である。 9 is a diagram for explaining a second embodiment. 【図10】 実施例3を説明する図である。 10 is a diagram for explaining a third embodiment. 【図11】 実施例4を説明する図である。 11 is a diagram for explaining an embodiment 4. 【図12】 実施例5を説明する図である。 12 is a diagram for explaining an embodiment 5. 【図13】 実施例6を説明する図である。 13 is a diagram for explaining an embodiment 6. 【図14】 実施例7を説明する図である。 14 is a diagram for explaining an embodiment 7. 【図15】 実施例8を説明する図である。 15 is a diagram for explaining an embodiment 8. 【図16】 実施例9を説明する図である。 16 is a diagram for explaining the ninth embodiment. 【図17】 実施例9を説明する図である。 17 is a diagram for explaining the ninth embodiment. 【図18】 電子機器の一例を示す図。 FIG. 18 is a diagram showing an example of an electronic device. 【図19】 電子機器の一例を示す図。 Figure 19 is a diagram illustrating an example of an electronic apparatus. 【図20】 部分的に剥離させた境界の断面TEM写真図及び模式図。 Figure 20 is a cross-sectional TEM photograph of boundaries partially peeled and schematic view. 【図21】 剥離した酸化シリコン膜表面のTXRF測定結果を示すグラフ。 Figure 21 is a graph showing the TXRF measurement results of the peeled surface of the silicon oxide film. 【図22】 石英基板上に成膜されたW膜表面のTXR [Figure 22] TXR of the formed W film surface on a quartz substrate
F測定結果を示すグラフ。 Graph showing the F measurement results. (リファレンス) 【図23】 石英基板表面のTXRF測定結果を示すグラフ。 (Reference) Figure 23 is a graph showing the TXRF measurement results of the surface of the quartz substrate. (リファレンス) (reference)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H05B 33/14 H01L 29/78 627G 626C (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内Fターム(参考) 2H088 FA11 FA23 HA06 3K007 AB18 BA07 CA06 DB03 FA00 GA00 5F110 AA28 BB02 BB04 CC02 DD01 DD12 DD13 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE15 EE23 EE28 FF04 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 GG51 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP05 PP13 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ16 QQ19 QQ23 QQ25 QQ28 QQ30 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H05B 33/14 H01L 29/78 627G 626C ( 72) inventor Shunpei Yamazaki Atsugi City, Kanagawa Prefecture Hase 398 address, Inc. semiconductors energy Institute in F term (reference) 2H088 FA11 FA23 HA06 3K007 AB18 BA07 CA06 DB03 FA00 GA00 5F110 AA28 BB02 BB04 CC02 DD01 DD12 DD13 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE15 EE23 EE28 FF04 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 GG51 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN72 NN73 NN78 PP01 PP02 PP03 PP04 PP05 PP13 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ16 QQ19 QQ23 QQ25 QQ28 QQ30

Claims (1)

  1. 【特許請求の範囲】 【請求項1】被剥離層を基板から剥離する剥離方法であって、前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法。 A peeling method for peeling the Patent Claims 1. A layer to be peeled from the substrate, and a nitride layer is provided on the substrate, at least on the substrate on which the nitride layer is provided after forming the layer to be peeled having a laminated comprising an oxide layer in contact with the nitride layer, the layer or in the interface of the oxide layer by physical means 該被 peeling layer from the substrate on which the nitride layer is provided peeling method characterized by peeling at. 【請求項2】被剥離層を基板から剥離する剥離方法であって、前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成し、 2. A peeling method for peeling the layer to be peeled from the substrate, and a nitride layer is provided on the substrate, in contact with at least said nitride layer on the substrate on which the nitride layer is provided forming a layer to be peeled having a laminated comprising an oxide layer,
    該被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法。 After bonding the support to said release layer being separated in a layer or in the interface of the oxide layer by a physical means to be peeled layer bonded to the support from the substrate on which the nitride layer is provided peeling method comprising. 【請求項3】請求項2において、前記支持体を接着する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする剥離方法。 3. The method of claim 2, before bonding the support, peeling method characterized by performing a process for irradiation heat treatment or laser light. 【請求項4】被剥離層を基板から剥離する剥離方法であって、前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法。 4. A peeling method for peeling the layer to be peeled from the substrate, the and the metal layer is provided on the substrate, the oxide layer in contact with at least the metal layer on the substrate on which the metal layer is provided after forming the layer to be peeled having a layered comprising, separating method, characterized by peeling the layer or in the interface of the oxide layer by physical means 該被 peeling layer from the substrate on which the metal layer is provided . 【請求項5】被剥離層を基板から剥離する剥離方法であって、前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成し、該被剥離層に支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法。 A 5. A peeling method for peeling the layer to be peeled from the substrate, and the metal layer is provided on the substrate, the oxide layer in contact with at least the metal layer on the substrate on which the metal layer is provided the layer to be peeled was formed a lamination including, after bonding the support to said release layer, said oxide by a physical means to be peeled layer bonded to the support from the substrate on which the metal layer is provided peeling method characterized by peeling the layer or in the interface of the object layer. 【請求項6】請求項4または請求項5において、前記金属層は、窒化物であることを特徴とする剥離方法。 6. The method of claim 4 or claim 5, wherein the metal layer is peeled off method which is a nitride. 【請求項7】請求項4乃至6のいずれか一において、前記金属層は、Ti、Al、Ta、W、Mo、Cu、C 7. A any one of claims 4 to 6, wherein the metal layer is, Ti, Al, Ta, W, Mo, Cu, C
    r、Nd、Fe、Ni、Co、Zr、Zn、Ru、R r, Nd, Fe, Ni, Co, Zr, Zn, Ru, R
    h、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴とする剥離方法。 h, Pd, Os, Ir, peeling and wherein the element selected from Pt or a single layer made of an alloy material or a compound material containing the element as its main component, or a lamination of these metals or mixtures . 【請求項8】請求項1乃至7のいずれか一において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴とする剥離方法。 8. A any one of claims 1 to 7, wherein the oxide layer is peeled wherein the single layer composed of silicon oxide material or metal oxide material, or a laminate thereof. 【請求項9】請求項1乃至8のいずれか一において、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする剥離方法。 9. A any one of claims 1 to 8, prior to peeling by the physical means, stripping method characterized by performing a process for irradiation heat treatment or laser light. 【請求項10】請求項5乃至9のいずれか一において、 10. A any one of claims 5 to 9,
    前記支持体を接着する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする剥離方法。 Peeling method wherein prior to bonding the support, wherein the performing processing for performing irradiation heat treatment or laser light. 【請求項11】基板上に窒化物層を形成する工程と、前記窒化物層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 11. A process for forming a nitride layer on a substrate, forming an oxide layer on the nitride layer, forming an insulating layer on said oxide layer, said insulating layer forming an element, after bonding the support to the device, a step of peeling the layer or in the interface of the oxide layer by a physical means to the support from the substrate, the insulating layer or the oxide the method for manufacturing a semiconductor device by bonding the transfer member to the layer, characterized by a step of sandwiching the elements between the transfer member and the support member. 【請求項12】基板上に窒化物層を形成する工程と、前記窒化物層上に粒状の酸化物を形成する工程と、前記酸化物を覆う酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 12. A process for forming a nitride layer on a substrate, forming an oxide particulate to the nitride layer, forming an oxide layer covering the oxide, the oxide forming an insulating layer over the layer, said forming an element on the insulating layer, after bonding the support to the device, the oxide layer in the layer by a physical means to the support from the substrate or a step of peeling at the interface, the insulating layer or the bonding the transfer member to the oxide layer, the semiconductor device characterized by a step of sandwiching the elements between the support and the transfer member manufacturing method. 【請求項13】基板上に金属材料を含有する層を形成する工程と、前記金属材料を含有する層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 A step to 13. on a substrate to form a layer containing a metal material, forming an oxide layer on the layer containing the metal material, forming an insulating layer on the oxide layer When the forming an element on the insulating layer, after bonding the support to the device, a step of peeling the layer or in the interface of the oxide layer by a physical means to the support from the substrate, wherein the method for manufacturing a semiconductor device characterized by bonding the transfer member in the insulating layer or the oxide layer, and a step of sandwiching the elements between the transfer member and the support member. 【請求項14】基板上に金属材料を含有する層を形成する工程と、前記金属材料を含有する層上に粒状の酸化物を形成する工程と、前記酸化物を覆う酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、 A step to 14. on a substrate to form a layer containing a metal material, forming an oxide particulate on the layer containing the metal material, an oxide layer covering the oxide a step, a step of forming an insulating layer on the oxide layer,
    前記絶縁層上に素子を形成する工程と、前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または前記酸化物層に転写体を接着し、 Forming an element on the insulating layer, after bonding the support to the device, a step of peeling the layer or in the interface of the oxide layer by a physical means to the support from the substrate, the insulating layer or bonding the transfer member to said oxide layer,
    前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device characterized by a step of sandwiching the elements between the support and the transfer member. 【請求項15】請求項11乃至14のいずれか一において、前記支持体は、フィルム基板または基材であることを特徴とする半導体装置の作製方法。 15. Any one of claims 11 to 14, wherein the support is a method for manufacturing a semiconductor device which is a film substrate or substrate. 【請求項16】請求項11乃至15のいずれか一において、前記転写体は、フィルム基板または基材であることを特徴とする半導体装置の作製方法。 16. Any one of claims 11 to 15, wherein the transfer member, a method for manufacturing a semiconductor device which is a film substrate or substrate. 【請求項17】請求項15または請求項16において、 17. The method of claim 15 or claim 16,
    前記フィルム基板上に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを有し、前記第1の絶縁膜と前記第3の絶縁膜との間に挟まれる前記第2の絶縁膜は、前記第1の絶縁膜および前記第3の絶縁膜より膜応力が小さいことを特徴とする半導体装置の作製方法。 The film and a first insulating film and the second insulating film and the third insulating film on the substrate, the second sandwiched between said third insulating film and the first insulating film insulating film, a method for manufacturing a semiconductor device wherein the first insulating film and the third insulating film than the film stress is small. 【請求項18】請求項11乃至17のいずれか一において、前記支持体を接着する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする半導体装置の作製方法。 18. In any one of claims 11 to 17, a method for manufacturing a semiconductor device characterized by prior to bonding the support is subjected to processing for irradiation heat treatment or laser light. 【請求項19】請求項11乃至18のいずれか一において、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする半導体装置の作製方法。 19. any one of claims 11 to 18, a method for manufacturing a semiconductor device characterized by prior to peeling by the physical means, performs processing for irradiation heat treatment or laser light. 【請求項20】請求項11乃至19のいずれか一において、前記素子は、半導体層を活性層とする薄膜トランジスタであり、前記半導体層を形成する工程は、非晶質構造を有する半導体層を加熱処理またはレーザー光の照射を行う処理によって結晶化させ、結晶構造を有する半導体層とすることを特徴とする半導体装置の作製方法。 20. A any one of claims 11 to 19, wherein the element is a thin film transistor as an active layer of the semiconductor layer, the step of forming the semiconductor layer, heating the semiconductor layer having an amorphous structure is crystallized by treatment irradiation is performed processing or laser beam, a method for manufacturing a semiconductor device, which comprises a semiconductor layer having a crystal structure. 【請求項21】請求項11乃至20のいずれか一において、前記支持体は対向基板であって、前記素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されていることを特徴とする半導体装置の作製方法。 21. In any one of claims 11 to 20, wherein the support is a counter substrate, the element has a pixel electrode, a pixel electrode, between the opposite substrate the method for manufacturing a semiconductor device, wherein the liquid crystal material is filled. 【請求項22】請求項11乃至20のいずれか一において、前記支持体は封止材であって、前記素子は発光素子であることを特徴とする半導体装置の作製方法。 22. A any one of claims 11 to 20, wherein the support is a sealing material, a method for manufacturing a semiconductor device wherein the device is a light emitting element. 【請求項23】基板上に金属材料を含有する層を形成する工程と、前記金属材料を含有する層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または酸化物層に第1の転写体を接着する工程と、前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 A step to 23. on a substrate to form a layer containing a metal material, forming an oxide layer on the layer containing the metal material, forming an insulating layer on the oxide layer If, forming an element on the insulating layer, and a step of peeling off the layer or in the interface of the oxide layer by a physical means from the substrate, the first transfer body in the insulating layer or oxide layer adhesion step a, the second transfer body is bonded to said element, a method for manufacturing a semiconductor device characterized by a step of sandwiching said element between said first transfer member and the second transfer body to . 【請求項24】請求項13乃至23のいずれか一において、前記金属材料を含有する層は、窒化物であることを特徴とする半導体装置の作製方法。 24. A any one of claims 13 to 23, the layer containing the metal material, the method for manufacturing a semiconductor device which is a nitride. 【請求項25】請求項13乃至24のいずれか一において、前記金属材料は、Ti、Al、Ta、W、Mo、C 25. In any one of claims 13 to 24, wherein the metallic material, Ti, Al, Ta, W, Mo, C
    u、Cr、Nd、Fe、Ni、Co、Zr、Zn、R u, Cr, Nd, Fe, Ni, Co, Zr, Zn, R
    u、Rh、Pd、Os、Ir、Ptから選ばれた元素、 u, Rh, chosen Pd, Os, Ir, a Pt element,
    または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴とする半導体装置の作製方法。 Or a method for manufacturing a semiconductor device, wherein the single layer element made of an alloy material or a compound material mainly containing, or a laminate of these metals or mixtures thereof. 【請求項26】基板上に窒化物層を形成する工程と、前記窒化物層上に酸化物層を形成する工程と、前記酸化物層上に絶縁層を形成する工程と、前記絶縁層上に素子を形成する工程と、基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、前記絶縁層または酸化物層に第1の転写体を接着する工程と、前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法。 Forming a 26. The nitride layer on a substrate, forming an oxide layer on the nitride layer, forming an insulating layer on said oxide layer, said insulating layer a step of bonding forming an element, a step of peeling the layer or in the interface of the oxide layer by a physical means from the substrate, the first transfer body in the insulating layer or oxide layer, the element the method for manufacturing a semiconductor device by bonding a second transfer body, characterized in that a step of sandwiching said element between said first transfer member and the second transfer member. 【請求項27】請求項23乃至26のいずれか一において、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を施すことを特徴とする半導体装置の作製方法。 27. Any one of claims 23 to 26, a method for manufacturing a semiconductor device characterized by prior to peeling by the physical means, performs processing for irradiation heat treatment or laser light. 【請求項28】請求項11乃至27のいずれか一において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴とする半導体装置の作製方法。 28. In any one of claims 11 to 27, wherein the oxide layer, a method for manufacturing a semiconductor device, wherein the single layer composed of silicon oxide material or metal oxide material, or a laminate thereof . 【請求項29】支持体に接着材で接着された被剥離層は、酸化シリコン膜を有し、酸化シリコン膜と接着材との間には微量の金属材料を有する半導体装置。 29. layer to be peeled is bonded by adhesive to the support has a silicon oxide film, a semiconductor device having a metal material traces between the adhesive and the silicon oxide film. 【請求項30】請求項29において、前記金属材料は、 30. The method of claim 29, wherein the metallic material,
    W、Ti、Al、Ta、Mo、Cu、Cr、Nd、F W, Ti, Al, Ta, Mo, Cu, Cr, Nd, F
    e、Ni、Co、Zr、Zn、Ru、Rh、Pd、O e, Ni, Co, Zr, Zn, Ru, Rh, Pd, O
    s、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料であることを特徴とする半導体装置。 s, Ir, wherein a element selected from Pt, or the element is an alloy material or a compound material mainly.
JP2002207536A 2001-07-16 2002-07-16 A method for manufacturing a semiconductor device Active JP4027740B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001-216018 2001-07-16
JP2001216018 2001-07-16
JP2001299620 2001-09-28
JP2001-299620 2001-09-28
JP2002207536A JP4027740B2 (en) 2001-07-16 2002-07-16 A method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002207536A JP4027740B2 (en) 2001-07-16 2002-07-16 A method for manufacturing a semiconductor device

Publications (3)

Publication Number Publication Date
JP2003174153A true JP2003174153A (en) 2003-06-20
JP2003174153A5 JP2003174153A5 (en) 2006-03-30
JP4027740B2 JP4027740B2 (en) 2007-12-26

Family

ID=27347165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002207536A Active JP4027740B2 (en) 2001-07-16 2002-07-16 A method for manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP4027740B2 (en)

Cited By (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1528594A2 (en) 2003-10-28 2005-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005157324A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing optical film
JP2005159333A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2005182000A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JP2005183374A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2005183615A (en) * 2003-12-18 2005-07-07 Ricoh Co Ltd Thin film device apparatus and method of manufacturing the same
JP2005197673A (en) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2005303150A (en) * 2004-04-14 2005-10-27 Semiconductor Energy Lab Co Ltd Method for forming semiconductor device, light emitting device, and method for forming the same
JP2006135305A (en) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd Semiconductor device, manufacturing method therefor, and inspection method therefor
JP2006317762A (en) * 2005-05-13 2006-11-24 Kyodo Printing Co Ltd Element substrate for display device, and method for manufacturing the same
JP2007013121A (en) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd Process for fabricating a semiconductor device having stripping step and semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
EP1970951A2 (en) 2007-03-13 2008-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A2 (en) 2007-03-26 2008-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009088498A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Methods of manufacturing soi substrate and semiconductor device
JP2009158939A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US7611965B2 (en) 2005-08-31 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009283929A (en) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd Manufacturing process of semiconductor device and semiconductor device
JP2010040520A (en) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd Light-emitting device and electronic device
US7712676B2 (en) 2006-11-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Device, and method for manufacturing the same
US7745252B2 (en) 2005-08-31 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010079640A1 (en) 2009-01-07 2010-07-15 シャープ株式会社 Organic electroluminescence display device and method for producing the same
JP2010245031A (en) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd Power storage device, and manufacturing method thereof
US7838328B2 (en) 2007-08-30 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7888163B2 (en) 2008-06-06 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8043936B2 (en) 2006-09-29 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2011218474A (en) * 2010-04-07 2011-11-04 Kyoritsu Kagaku Sangyo Kk Method and apparatus for separating multilayered plate member having adhesive layer
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8058146B2 (en) * 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US8058083B2 (en) 2008-11-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing flexible semiconductor device
JP2012015511A (en) * 2004-02-26 2012-01-19 Semiconductor Energy Lab Co Ltd circuit
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8148818B2 (en) 2008-05-23 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8169588B2 (en) 2008-07-10 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8237248B2 (en) 2008-05-23 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012156324A (en) * 2011-01-26 2012-08-16 Sekisui Chem Co Ltd Composite body, manufacturing method of the same, and manufacturing method of a multilayer buildup wiring board
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
US8384209B2 (en) 2008-05-12 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8409973B2 (en) 2010-06-25 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus, separation method, and method for manufacturing semiconductor element
US8432254B2 (en) 2008-01-31 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461509B2 (en) 2003-09-19 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device including amplifier circuit and feedback resistor
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US8552498B2 (en) 2008-09-19 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8558370B2 (en) 2007-03-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna
US8597965B2 (en) 2011-05-12 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the light-emitting device
WO2013191180A1 (en) * 2012-06-19 2013-12-27 新日鉄住金化学株式会社 Display device, method for manufacturing same, polyimide film for display device supporting bases, and method for producing polyimide film for display device supporting bases
JP2014029853A (en) * 2012-07-05 2014-02-13 Semiconductor Energy Lab Co Ltd Light-emitting device and light-emitting device manufacturing method
JP5454727B1 (en) * 2013-07-10 2014-03-26 日新電機株式会社 A method for manufacturing a thin film transistor
JP2014067987A (en) * 2012-02-29 2014-04-17 Kyocera Corp Composite substrate
JP2014071231A (en) * 2012-09-28 2014-04-21 Toshiba Corp Method for manufacturing display device
WO2014129519A1 (en) * 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
DE102014206530A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター How to laser separation of the epitaxial film or the epitaxial layer from the growth substrate of the epitaxial semiconductor structure
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP2014239045A (en) * 2009-07-02 2014-12-18 株式会社半導体エネルギー研究所 Method of manufacturing light-emitting device
US8926389B2 (en) 2012-05-11 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US8936952B2 (en) 2010-06-25 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8956891B2 (en) 2013-03-14 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JPWO2013005254A1 (en) * 2011-07-06 2015-02-23 パナソニック株式会社 Preparation and flexible device of a flexible device
JP2015072465A (en) * 2013-09-03 2015-04-16 株式会社半導体エネルギー研究所 Light-emitting device
JP2015084090A (en) * 2013-09-18 2015-04-30 株式会社半導体エネルギー研究所 Display device
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
US9088006B2 (en) 2012-05-09 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US9111841B2 (en) 2013-04-24 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2015136411A1 (en) * 2014-03-12 2015-09-17 株式会社半導体エネルギー研究所 Electronic apparatus
JP2015166862A (en) * 2014-02-14 2015-09-24 株式会社半導体エネルギー研究所 The light-emitting device
JP2015180930A (en) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 The light-emitting device
WO2015166363A1 (en) * 2014-04-30 2015-11-05 株式会社半導体エネルギー研究所 Wiping device, and laminate fabricating device
US9196593B2 (en) 2008-10-01 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102015210047A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. touchscreen
JP2015228018A (en) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 Display device and electronic device
KR20150143638A (en) 2013-04-15 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
KR20160002384A (en) 2014-06-30 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device, module, and electronic device
KR20160010356A (en) 2014-07-18 2016-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR20160010358A (en) 2014-07-18 2016-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing circuit board, method for manufacturing light-emitting device, and light-emitting device
KR20160015158A (en) 2014-07-25 2016-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Separation method, light-emitting device, module, and electronic device
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
KR20160023573A (en) 2014-08-22 2016-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device, manufacturing method thereof, and electronic device
US9333736B2 (en) 2013-08-30 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Processing apparatus and processing method of stack
US9337244B2 (en) 2011-02-25 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
US9368750B1 (en) 2014-12-04 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating intermediate member of electronic element and method for fabricating electronic element
KR20160082252A (en) 2013-11-15 2016-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display panel and electronic device
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9395070B2 (en) 2013-07-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Support of flexible component and light-emitting device
KR20160091409A (en) 2013-11-28 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Electronic device and driving method thereof
KR20160093639A (en) 2013-12-02 2016-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
KR20160102428A (en) 2013-12-02 2016-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Touch panel and method for manufacturing touch panel
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
US9437832B2 (en) 2014-02-19 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
KR20160119798A (en) 2014-02-11 2016-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US9515264B2 (en) 2014-03-13 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
KR20160140405A (en) 2015-05-28 2016-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing display device and method for manufacturing electronic device
KR20160146699A (en) 2014-05-03 2016-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Substrate separation apparatus for stacked body
US9565366B2 (en) 2014-02-12 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR20170015205A (en) 2015-07-29 2017-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing display device and method for manufacturing electronic device
US9588549B2 (en) 2014-02-28 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9600107B2 (en) 2014-03-13 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Touch panel including a touch sensor
KR20170040205A (en) 2014-07-31 2017-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
JP2017076635A (en) * 2011-02-14 2017-04-20 株式会社半導体エネルギー研究所 The method for manufacturing a light emitting device
US9676175B2 (en) 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
US9713271B2 (en) 2013-07-16 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9719665B2 (en) 2013-07-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9735222B2 (en) 2015-04-22 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing circuit board, method for manufacturing light-emitting device,and light-emitting device
US9735398B2 (en) 2013-08-06 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US9754540B2 (en) 2014-11-28 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Image processing device, display system, and electronic device
US9768201B2 (en) 2015-09-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9773998B2 (en) 2013-09-06 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
US9779653B2 (en) 2013-07-19 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US9780121B2 (en) 2014-03-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US9805659B2 (en) 2013-07-19 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US9807875B2 (en) 2014-09-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US9818961B2 (en) 2014-10-28 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having plurality of spacers connected to each other through an elastic body
US9830840B2 (en) 2014-07-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9847505B2 (en) 2014-10-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
JP2017224862A (en) * 2003-02-24 2017-12-21 株式会社半導体エネルギー研究所 Semiconductor device
US9849660B2 (en) 2015-05-27 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus
US9854629B2 (en) 2014-08-08 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US9859300B2 (en) 2014-05-02 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and input/output device
US9865665B2 (en) 2014-05-02 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, input/output device, and electronic appliance
US9876059B2 (en) 2014-07-25 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9876058B2 (en) 2014-05-09 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device, light-emitting device, and electronic appliance having organic resin film
US9887392B2 (en) 2014-02-28 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9892710B2 (en) 2013-11-15 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Data processor
US9905589B2 (en) 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9917282B2 (en) 2015-07-30 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
US9925749B2 (en) 2013-09-06 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Bonding apparatus and stack body manufacturing apparatus
US9929220B2 (en) 2009-01-08 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US9941475B2 (en) 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
US9954389B2 (en) 2014-10-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, and electronic device
US9952724B2 (en) 2014-04-18 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US9960213B2 (en) 2014-04-25 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Input and output device having touch sensor element as input device and display device
US9977524B2 (en) 2014-03-13 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Flexible touch panel including a bonding layer
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
JP6345903B1 (en) * 2017-09-13 2018-06-20 堺ディスプレイプロダクト株式会社 Flexible display manufacturing apparatus
JP2018109783A (en) * 2012-06-19 2018-07-12 新日鉄住金化学株式会社 Method for manufacturing display
JP2018520508A (en) * 2015-06-09 2018-07-26 ロイヨール コーポレーション Apparatus for manufacturing a flexible electronic device
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
US10133531B2 (en) 2014-10-08 2018-11-20 Semiconductor Energy Laboratories Co., Ltd. Display device comprising plural panels
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
US10185363B2 (en) 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10189048B2 (en) 2013-12-12 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US10257884B2 (en) 2007-09-13 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and heating system
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10338716B2 (en) 2014-02-28 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device

Cited By (310)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224862A (en) * 2003-02-24 2017-12-21 株式会社半導体エネルギー研究所 Semiconductor device
US8461509B2 (en) 2003-09-19 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device including amplifier circuit and feedback resistor
US7595256B2 (en) 2003-10-28 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US8981641B2 (en) 2003-10-28 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
EP1528594A2 (en) 2003-10-28 2005-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2005159333A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011197696A (en) * 2003-10-28 2011-10-06 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing the same
US8673739B2 (en) 2003-10-28 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8067294B2 (en) 2003-10-28 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device including protective film
EP2259300A2 (en) 2003-10-28 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
JP2005157324A (en) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd Method of manufacturing optical film
US9927653B2 (en) 2003-10-28 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4578951B2 (en) * 2003-11-28 2010-11-10 株式会社半導体エネルギー研究所 The method for manufacturing a display device
US10128402B2 (en) 2003-11-28 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9004970B2 (en) 2003-11-28 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8581491B2 (en) 2003-11-28 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9666752B2 (en) 2003-11-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2005183374A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2005182000A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JP4689249B2 (en) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 The method for manufacturing a display device
US7935969B2 (en) 2003-11-28 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2005197673A (en) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2005183615A (en) * 2003-12-18 2005-07-07 Ricoh Co Ltd Thin film device apparatus and method of manufacturing the same
JP2012015511A (en) * 2004-02-26 2012-01-19 Semiconductor Energy Lab Co Ltd circuit
US8678958B2 (en) 2004-02-26 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Sports implement, amusement tool, and training tool
JP4583797B2 (en) * 2004-04-14 2010-11-17 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2005303150A (en) * 2004-04-14 2005-10-27 Semiconductor Energy Lab Co Ltd Method for forming semiconductor device, light emitting device, and method for forming the same
US7923778B2 (en) 2004-04-23 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US8058146B2 (en) * 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
JP2006135305A (en) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd Semiconductor device, manufacturing method therefor, and inspection method therefor
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7939822B2 (en) 2005-02-03 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
US10032671B2 (en) 2005-03-01 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using peeling
JP2006317762A (en) * 2005-05-13 2006-11-24 Kyodo Printing Co Ltd Element substrate for display device, and method for manufacturing the same
JP2007013121A (en) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd Process for fabricating a semiconductor device having stripping step and semiconductor device
US7745252B2 (en) 2005-08-31 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7611965B2 (en) 2005-08-31 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014199929A (en) * 2005-08-31 2014-10-23 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
JP2016015495A (en) * 2005-08-31 2016-01-28 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US8043936B2 (en) 2006-09-29 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048777B2 (en) 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9054141B2 (en) 2006-09-29 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10134784B2 (en) 2006-09-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2015109467A (en) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 Method for manufacturing device, and method for manufacturing el module
TWI611565B (en) * 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
US9397126B2 (en) 2006-09-29 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9570329B2 (en) 2006-09-29 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8048770B2 (en) 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8889438B2 (en) 2006-09-29 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2017017337A (en) * 2006-09-29 2017-01-19 株式会社半導体エネルギー研究所 Method for manufacturing device and method for manufacturing el module
US9087931B2 (en) 2006-09-29 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9472429B2 (en) 2006-09-29 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7712676B2 (en) 2006-11-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Device, and method for manufacturing the same
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2013153177A (en) * 2007-02-02 2013-08-08 Semiconductor Energy Lab Co Ltd Light-emitting device
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8552418B2 (en) 2007-03-13 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A2 (en) 2007-03-13 2008-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968427B2 (en) 2007-03-13 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8558370B2 (en) 2007-03-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna
EP1976001A2 (en) 2007-03-26 2008-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7736958B2 (en) 2007-03-26 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338931B2 (en) 2007-03-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8487342B2 (en) 2007-05-31 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101442523B1 (en) 2007-05-31 2014-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7906847B2 (en) 2007-06-07 2011-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7838328B2 (en) 2007-08-30 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10257884B2 (en) 2007-09-13 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and heating system
JP2014017506A (en) * 2007-09-14 2014-01-30 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2009088498A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Methods of manufacturing soi substrate and semiconductor device
JP2009158939A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8432254B2 (en) 2008-01-31 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8133749B2 (en) 2008-04-25 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637932B2 (en) 2008-04-25 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171808B2 (en) 2008-04-25 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017212455A (en) * 2008-04-25 2017-11-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2009283929A (en) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd Manufacturing process of semiconductor device and semiconductor device
US9048277B2 (en) 2008-05-12 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8384209B2 (en) 2008-05-12 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8237248B2 (en) 2008-05-23 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8148818B2 (en) 2008-05-23 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7888163B2 (en) 2008-06-06 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8420409B2 (en) 2008-06-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010040520A (en) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd Light-emitting device and electronic device
US9006965B2 (en) 2008-07-10 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US8760046B2 (en) 2008-07-10 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US8169588B2 (en) 2008-07-10 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US8860306B2 (en) 2008-07-10 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Display device having a fibrous encapsulating structure
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
US8957423B2 (en) 2008-09-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552498B2 (en) 2008-09-19 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9196593B2 (en) 2008-10-01 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8058083B2 (en) 2008-11-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing flexible semiconductor device
WO2010079640A1 (en) 2009-01-07 2010-07-15 シャープ株式会社 Organic electroluminescence display device and method for producing the same
US9929220B2 (en) 2009-01-08 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US9590277B2 (en) 2009-03-20 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Power storage device and manufacturing method thereof
JP2014131058A (en) * 2009-03-20 2014-07-10 Semiconductor Energy Lab Co Ltd Capacitor and capacitor manufacturing method
US9401525B2 (en) 2009-03-20 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Power storage device and manufacturing method thereof
JP2016035921A (en) * 2009-03-20 2016-03-17 株式会社半導体エネルギー研究所 Power storage device
JP2010245031A (en) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd Power storage device, and manufacturing method thereof
JP2017063061A (en) * 2009-07-02 2017-03-30 株式会社半導体エネルギー研究所 Manufacturing method for light emitting device
US9768410B2 (en) 2009-07-02 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US9240525B2 (en) 2009-07-02 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2014239045A (en) * 2009-07-02 2014-12-18 株式会社半導体エネルギー研究所 Method of manufacturing light-emitting device
JP2015233015A (en) * 2009-07-02 2015-12-24 株式会社半導体エネルギー研究所 Light emitting device manufacturing method
JP2011218474A (en) * 2010-04-07 2011-11-04 Kyoritsu Kagaku Sangyo Kk Method and apparatus for separating multilayered plate member having adhesive layer
US8728868B2 (en) 2010-06-24 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing semiconductor device
US9780070B2 (en) 2010-06-24 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9190428B2 (en) 2010-06-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US9799682B2 (en) 2010-06-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8936952B2 (en) 2010-06-25 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8409973B2 (en) 2010-06-25 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus, separation method, and method for manufacturing semiconductor element
JP2012156324A (en) * 2011-01-26 2012-08-16 Sekisui Chem Co Ltd Composite body, manufacturing method of the same, and manufacturing method of a multilayer buildup wiring board
US9722212B2 (en) 2011-02-14 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Lighting device, light-emitting device, and manufacturing method and manufacturing apparatus thereof
JP2017076635A (en) * 2011-02-14 2017-04-20 株式会社半導体エネルギー研究所 The method for manufacturing a light emitting device
US9337244B2 (en) 2011-02-25 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
US8597965B2 (en) 2011-05-12 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the light-emitting device
US9093397B2 (en) 2011-07-06 2015-07-28 Panasonic Corporation Flexible device manufacturing method and flexible device
JPWO2013005254A1 (en) * 2011-07-06 2015-02-23 パナソニック株式会社 Preparation and flexible device of a flexible device
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター How to laser separation of the epitaxial film or the epitaxial layer from the growth substrate of the epitaxial semiconductor structure
JP2014067987A (en) * 2012-02-29 2014-04-17 Kyocera Corp Composite substrate
US10003047B2 (en) 2012-05-09 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US9627648B2 (en) 2012-05-09 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US9088006B2 (en) 2012-05-09 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP2018018826A (en) * 2012-05-09 2018-02-01 株式会社半導体エネルギー研究所 The light-emitting device
US9105869B2 (en) 2012-05-11 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US8926389B2 (en) 2012-05-11 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
WO2013191180A1 (en) * 2012-06-19 2013-12-27 新日鉄住金化学株式会社 Display device, method for manufacturing same, polyimide film for display device supporting bases, and method for producing polyimide film for display device supporting bases
CN104380366A (en) * 2012-06-19 2015-02-25 新日铁住金化学株式会社 Display device, method for manufacturing same, polyimide film for display device supporting bases, and method for producing polyimide film for display device supporting bases
JP2018109783A (en) * 2012-06-19 2018-07-12 新日鉄住金化学株式会社 Method for manufacturing display
US10074703B2 (en) 2012-07-05 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for fabricating the same
US9184211B2 (en) 2012-07-05 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for fabricating the same
JP2014029853A (en) * 2012-07-05 2014-02-13 Semiconductor Energy Lab Co Ltd Light-emitting device and light-emitting device manufacturing method
JP2014071231A (en) * 2012-09-28 2014-04-21 Toshiba Corp Method for manufacturing display device
KR101528034B1 (en) * 2012-09-28 2015-06-10 가부시끼가이샤 도시바 Method for manufacturing display device
WO2014129519A1 (en) * 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP2014187356A (en) * 2013-02-20 2014-10-02 Semiconductor Energy Lab Co Ltd Peeling method, and semiconductor device
US9947568B2 (en) 2013-02-20 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
US9444020B2 (en) 2013-03-14 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9065034B2 (en) 2013-03-14 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8956891B2 (en) 2013-03-14 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9196813B2 (en) 2013-03-14 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9978981B2 (en) 2013-03-14 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
DE102014206530A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US10134904B2 (en) 2013-04-10 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible substrate and a crack-preventing semiconductor layer
US9257560B2 (en) 2013-04-10 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of semiconductor device including step of cutting substrate at opening of insulating layer
US9848070B2 (en) 2013-04-15 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having bent end portions
KR20150143638A (en) 2013-04-15 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
US9406898B2 (en) 2013-04-15 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device comprising a substrate with a bent end portion
US9564473B2 (en) 2013-04-24 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US9780160B2 (en) 2013-04-24 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9111841B2 (en) 2013-04-24 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5454727B1 (en) * 2013-07-10 2014-03-26 日新電機株式会社 A method for manufacturing a thin film transistor
US9142425B2 (en) 2013-07-10 2015-09-22 Nissin Electric Co., Ltd. Method for fabricating thin-film transistor
US9719665B2 (en) 2013-07-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10199393B2 (en) 2013-07-12 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10119683B2 (en) 2013-07-12 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10125955B2 (en) 2013-07-12 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9713271B2 (en) 2013-07-16 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2018189968A (en) * 2013-07-19 2018-11-29 株式会社半導体エネルギー研究所 Electronic apparatus
US9810406B2 (en) 2013-07-19 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Support of flexible component and light-emitting device
US9395070B2 (en) 2013-07-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Support of flexible component and light-emitting device
US9805659B2 (en) 2013-07-19 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US10319291B2 (en) 2013-07-19 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US9779653B2 (en) 2013-07-19 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Data processing device
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
US9806138B2 (en) 2013-07-26 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US10276826B2 (en) 2013-08-01 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
US9865837B2 (en) 2013-08-01 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
US10164219B2 (en) 2013-08-06 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US9735398B2 (en) 2013-08-06 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US9682544B2 (en) 2013-08-30 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Processing apparatus and processing method of stack
US9333736B2 (en) 2013-08-30 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Processing apparatus and processing method of stack
JP2015072465A (en) * 2013-09-03 2015-04-16 株式会社半導体エネルギー研究所 Light-emitting device
KR20160117385A (en) 2013-09-03 2016-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
US9460643B2 (en) 2013-09-03 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10271438B2 (en) 2013-09-03 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20190040173A (en) 2013-09-03 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
US9773998B2 (en) 2013-09-06 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
US9925749B2 (en) 2013-09-06 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Bonding apparatus and stack body manufacturing apparatus
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9269915B2 (en) 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015084090A (en) * 2013-09-18 2015-04-30 株式会社半導体エネルギー研究所 Display device
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR20190029777A (en) 2013-11-15 2019-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display panel and electronic device
KR20160082252A (en) 2013-11-15 2016-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display panel and electronic device
KR20170045393A (en) 2013-11-15 2017-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display panel and electronic device
US9647043B2 (en) 2013-11-15 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic device
US9892710B2 (en) 2013-11-15 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Data processor
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR20160103171A (en) 2013-11-15 2016-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display panel and electronic device
KR20160091409A (en) 2013-11-28 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Electronic device and driving method thereof
US10142547B2 (en) 2013-11-28 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559317B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559316B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20160106224A (en) 2013-12-02 2016-09-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
US9983702B2 (en) 2013-12-02 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Touch panel and method for manufacturing touch panel
US9437831B2 (en) 2013-12-02 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20160102428A (en) 2013-12-02 2016-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Touch panel and method for manufacturing touch panel
KR20160107360A (en) 2013-12-02 2016-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
KR20160093639A (en) 2013-12-02 2016-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
US9905589B2 (en) 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
US9770894B2 (en) 2013-12-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
US10189048B2 (en) 2013-12-12 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9614022B2 (en) 2014-02-11 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device comprised of multiple display panels
KR20160119798A (en) 2014-02-11 2016-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US10264184B2 (en) 2014-02-12 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9565366B2 (en) 2014-02-12 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9909725B2 (en) 2014-02-14 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device
JP2015166862A (en) * 2014-02-14 2015-09-24 株式会社半導体エネルギー研究所 The light-emitting device
US10079353B2 (en) 2014-02-19 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with flexible substrates
KR20160124756A (en) 2014-02-19 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and peeling method
US10141526B2 (en) 2014-02-19 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Peeling method using separating peeling layer and layer to be peeled
US9437832B2 (en) 2014-02-19 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
US10338716B2 (en) 2014-02-28 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9588549B2 (en) 2014-02-28 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9958976B2 (en) 2014-02-28 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10038171B2 (en) 2014-02-28 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9887392B2 (en) 2014-02-28 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9899626B2 (en) 2014-03-06 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2015180930A (en) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 The light-emitting device
KR20160130246A (en) 2014-03-06 2016-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
US9780121B2 (en) 2014-03-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
WO2015136411A1 (en) * 2014-03-12 2015-09-17 株式会社半導体エネルギー研究所 Electronic apparatus
US10228729B2 (en) 2014-03-12 2019-03-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9600107B2 (en) 2014-03-13 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Touch panel including a touch sensor
US9917267B2 (en) 2014-03-13 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device comprising first opening and second opening with different widths
US9515264B2 (en) 2014-03-13 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9977524B2 (en) 2014-03-13 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Flexible touch panel including a bonding layer
US10101867B2 (en) 2014-04-18 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US9952724B2 (en) 2014-04-18 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
US9772706B2 (en) 2014-04-25 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2015228018A (en) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 Display device and electronic device
US9960213B2 (en) 2014-04-25 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Input and output device having touch sensor element as input device and display device
KR20160146928A (en) 2014-04-30 2016-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Wiping device, and laminate fabricating device
WO2015166363A1 (en) * 2014-04-30 2015-11-05 株式会社半導体エネルギー研究所 Wiping device, and laminate fabricating device
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
US9859300B2 (en) 2014-05-02 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and input/output device
US9865665B2 (en) 2014-05-02 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, input/output device, and electronic appliance
US10217764B2 (en) 2014-05-02 2019-02-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and input/output device
US9805953B2 (en) 2014-05-03 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Substrate separation apparatus for stacked body
KR20160146699A (en) 2014-05-03 2016-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Substrate separation apparatus for stacked body
US9876058B2 (en) 2014-05-09 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device, light-emitting device, and electronic appliance having organic resin film
DE102015210047A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. touchscreen
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US9676175B2 (en) 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
KR20160002384A (en) 2014-06-30 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device, module, and electronic device
US10141525B2 (en) 2014-06-30 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, and electronic device
US10170662B2 (en) 2014-07-18 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing circuit board, method for manufacturing light-emitting device, and light-emitting device
KR20160010358A (en) 2014-07-18 2016-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing circuit board, method for manufacturing light-emitting device, and light-emitting device
KR20160010356A (en) 2014-07-18 2016-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US9858028B2 (en) 2014-07-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016031930A (en) * 2014-07-25 2016-03-07 株式会社半導体エネルギー研究所 Separation method, light-emitting device, module, and electronic device
KR20160015158A (en) 2014-07-25 2016-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Separation method, light-emitting device, module, and electronic device
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US9876059B2 (en) 2014-07-25 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10159135B2 (en) 2014-07-31 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Flexible display device having first and second display panels overlapping each other and light transmitting layer therebetween
US9830840B2 (en) 2014-07-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20170040205A (en) 2014-07-31 2017-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
US9854629B2 (en) 2014-08-08 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20160023573A (en) 2014-08-22 2016-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device, manufacturing method thereof, and electronic device
US9843017B2 (en) 2014-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and electronic device
US9807875B2 (en) 2014-09-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9954389B2 (en) 2014-10-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, and electronic device
US10133531B2 (en) 2014-10-08 2018-11-20 Semiconductor Energy Laboratories Co., Ltd. Display device comprising plural panels
US9847505B2 (en) 2014-10-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
US10270057B2 (en) 2014-10-17 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
US10199585B2 (en) 2014-10-28 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having plurality of spacers connected to each other through an elastic body
US9818961B2 (en) 2014-10-28 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having plurality of spacers connected to each other through an elastic body
KR20190006101A (en) 2014-10-28 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device
US10185363B2 (en) 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10056043B2 (en) 2014-11-28 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Image processing device, display system, and electronic device
US9754540B2 (en) 2014-11-28 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Image processing device, display system, and electronic device
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US9368750B1 (en) 2014-12-04 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating intermediate member of electronic element and method for fabricating electronic element
US9735222B2 (en) 2015-04-22 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing circuit board, method for manufacturing light-emitting device,and light-emitting device
US9849660B2 (en) 2015-05-27 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus
KR20160140405A (en) 2015-05-28 2016-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing display device and method for manufacturing electronic device
US10243012B2 (en) 2015-05-28 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9812517B2 (en) 2015-05-28 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
JP2018520508A (en) * 2015-06-09 2018-07-26 ロイヨール コーポレーション Apparatus for manufacturing a flexible electronic device
KR20170015205A (en) 2015-07-29 2017-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing display device and method for manufacturing electronic device
US9941475B2 (en) 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9917282B2 (en) 2015-07-30 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
US10135037B2 (en) 2015-07-30 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
US9768201B2 (en) 2015-09-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10312264B2 (en) 2015-09-08 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
JP6345903B1 (en) * 2017-09-13 2018-06-20 堺ディスプレイプロダクト株式会社 Flexible display manufacturing apparatus
WO2019053820A1 (en) * 2017-09-13 2019-03-21 堺ディスプレイプロダクト株式会社 Production device for flexible display

Also Published As

Publication number Publication date
JP4027740B2 (en) 2007-12-26

Similar Documents

Publication Publication Date Title
CN101562190B (en) Semiconductor apparatus and fabrication method of the same
KR101142924B1 (en) Method for manufacturing semiconductor device
US7547612B2 (en) Semiconductor device and manufacturing method thereof
KR100944886B1 (en) A method of manufacturing a semiconductor device
US8154015B2 (en) Light-emitting device including thin film transistor
KR101158831B1 (en) Semiconductor chip and method for manufacturing the same
US8945331B2 (en) Method of transferring a laminate and method of manufacturing a semiconductor device
KR100532557B1 (en) Semiconductor device and manufacturing method thereof, soi substrate and display device using the same, and manufacturing method of the soi substrate
JP6074389B2 (en) The light-emitting device
KR100881992B1 (en) Method of manufacturing a semiconductor device
JP4700160B2 (en) Semiconductor device
US7098069B2 (en) Light emitting device, method of preparing the same and device for fabricating the same
CN1211832C (en) Semiconductor device and manufacturing method thereof
US7732262B2 (en) Semiconductor device and method of manufacturing the same
CN1722366B (en) Method for manufacturing semiconductor device
US7005671B2 (en) Light emitting device, electronic equipment, and organic polarizing film
JP5355006B2 (en) Display device
CN100392797C (en) Stripping method
JP5376709B2 (en) A semiconductor device and a manufacturing method thereof
EP1426813B1 (en) Light-emitting device, and methods of manufacturing a semiconductor device
JP4850858B2 (en) A method for manufacturing a semiconductor device
CN100375290C (en) Luminous device
CN1607875B (en) Display device and method for manufacturing same
US7728326B2 (en) Light emitting device and electronic apparatus
US9608004B2 (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250