JP2003173162A

JP2003173162A - 発光装置の駆動方法

Info

Publication number: JP2003173162A
Application number: JP2002256623A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-09-28
Filing date: 2002-09-02
Publication date: 2003-06-20
Anticipated expiration: 2022-08-30
Also published as: JP3999075B2

Abstract

(57)【要約】【課題】有機発光層の劣化に伴うＯＬＥＤの輝度の変
化を抑えることができ、なおかつ輝度ムラのない発光装
置の駆動方法の提供を課題とする。【解決手段】供給される映像信号を常時または定期的
にサンプリングして各画素の発光素子の発光する期間ま
たは表示する階調を検出し、その検出値の累積から、最
も劣化が著しくて輝度が低下している画素を予測する。
そして該画素に供給される電流を補正し、所望の輝度が
得られるようにする。他の画素においては過剰の電流が
供給されることになるので、各画素毎に検出値の累積と
あらかじめ記憶してある発光素子の輝度特性の経時変化
のデータとを比較して、発光素子の劣化した画素を駆動
するための映像信号をその都度補正し、階調数を落と
す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した発光パ
ネルに関する。また、該発光パネルにコントローラを含
むＩＣ等を実装した、発光モジュールに関する。なお本
明細書において、発光パネル及び発光モジュールを共に
発光装置と総称する。本発明はさらに、該発光装置を用
いた電子機器に関する。

【０００２】

【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため近年、発光素子を用いた発光装置は、ＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。

【０００３】なお、本明細書において発光素子は、電流
または電圧によって輝度が制御される素子を意味してお
り、ＯＬＥＤ（Organic Light Emitting Diode）や、Ｆ
ＥＤ（Field Emission Display）に用いられているＭＩ
Ｍ型の電子源素子（電子放出素子）等を含んでいる。

【０００４】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極層と、陰極層とを有している。有機化
合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から
基底状態に戻る際の発光（リン光）とがあるが、本発明
の発光装置は、上述した発光のうちの、いずれか一方の
発光を用いていても良いし、または両方の発光を用いて
いても良い。

【０００５】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に設けられた全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。これらの
層の中に無機化合物を含んでいる場合もある。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。

【０００６】

【発明が解決しようとする課題】ところで、有機発光材
料の劣化に伴うＯＬＥＤの輝度の低下は、発光装置を実
用化する上で重大な問題となっている。

【０００７】図２１（Ａ）に、発光素子の２つの電極間
に一定の電流を供給したときの発光素子の輝度の時間変
化を示す。図２１（Ａ）に示すように、一定の電流を流
していても、時間の経過と共に有機発光材料が劣化し、
発光素子の輝度は低くなる。

【０００８】また、図２１（Ｂ）に、発光素子の２つの
電極間に一定の電圧を印加したときの発光素子の輝度の
時間変化を示す。図２１（Ｂ）に示すように、一定の電
圧を印加していても、時間の経過と共に発光素子の輝度
が低下している。これは、図２１（Ａ）に示したよう
に、有機発光材料の劣化により一定の電流に対する輝度
が低くなるためと、図２１（Ｃ）に示すように、一定の
電圧を印加したときに発光素子に流れる電流が、時間と
共に小さくなるためと考えられる。

【０００９】時間の経過にともなう発光素子の輝度の低
下は、発光素子に供給する電流を大きくしたり、または
印加する電圧を高くしたりすることで、補うことができ
る。しかし大抵の場合、表示する画像によって画素毎に
表示される階調が異なり、そのため各画素の発光素子の
劣化に差が出てしまい、輝度にばらつきが生じる。そし
て、電圧または電流を供給するための電源を各画素に対
応して設けるのは現実的ではないので、全ての画素また
は幾つかの画素毎に電圧または電流を供給するための共
通の電源を設けている。そのため、劣化に伴う発光素子
の輝度の低下を補うために、共通の電源から供給される
電圧または電流を単純に大きくすると、該電圧または電
流が供給された画素全てにおいて平均的に発光素子の輝
度が高くなるが、各画素毎の発光素子の輝度のばらつき
は解消されない。

【００１０】また映像信号の周波数を分周することで表
示期間の累積を求め、該表示期間の累積を用いて各色の
階調を補正し、白バランスを調整する方法がある（例え
ば、特許文献１参照）。

【００１１】

【特許文献１】特開平１１−３０５７２２号公報（第３
−４頁）

【００１２】しかし上記方法では、各画素毎の劣化のば
らつきに対応できない。

【００１３】本発明は上述したことに鑑み、有機発光層
の劣化に伴うＯＬＥＤの輝度の変化を抑えることがで
き、なおかつ輝度ムラのない発光装置の提供を課題とす
る。

【００１４】

【課題を解決するための手段】前述の課題を解決するた
めに、本発明においては以下のような手段を講じた。

【００１５】本発明の発光装置では、供給される映像信
号を常時または定期的にサンプリングして各画素の発光
素子の発光する期間または表示する階調を検出し、その
検出値の累積、言い換えるとその総和から、最も劣化が
著しくて輝度が低下している画素を予測する。そして、
該画素の検出値の累積と、あらかじめ記憶してある発光
素子の輝度特性の経時変化のデータとを比較して、該画
素に供給される電流を補正し、所望の輝度が得られるよ
うにする。このとき、共通の電源から電流が供給されて
いる他の画素においては、過剰の電流が供給されること
になるので、最も劣化の著しい画素に比べて輝度が高く
なり、階調数が高くなってしまうと考えられる。これら
の画素においては、各画素毎に検出値の累積と、あらか
じめ記憶してある発光素子の輝度特性の経時変化のデー
タとを比較して、発光素子の劣化した画素を駆動するた
めの映像信号をその都度補正し、階調数を落とす。

【００１６】なお、本明細書において、映像信号とは画
像情報を有するデジタル信号を意味する。

【００１７】上記構成によって、各画素における発光素
子の劣化の度合いが異なってしまっても、輝度ムラを生
ずることなく画面の輝度の均一性を保つことが出来、な
おかつ劣化による輝度の低下を抑えることができる。

【００１８】なお、電源から供給される電流の値を、最
も劣化が著しい画素を基準として補正する必要はなく、
最も劣化が小さい画素を基準として補正を行っても良
い。この場合、各画素の検出値の累積から、最も劣化が
小さくて輝度が高い画素を予測する。そして、該画素の
検出値の累積と、あらかじめ記憶してある発光素子の輝
度特性の経時変化のデータとを比較して、該画素に供給
される電流を補正し、所望の輝度が得られるようにす
る。このとき、共通の電源から電流が供給されている他
の画素においては、供給される電流が不足することにな
るので、最も劣化の小さい画素に比べて輝度が低く、階
調数が所望の値よりも低いままであると考えられる。こ
れらの画素においては、各画素毎に検出値の累積と、あ
らかじめ記憶してある発光素子の輝度特性の経時変化の
データとを比較して、発光素子の劣化した画素を駆動す
るための映像信号をそのつど補正し、階調数を高くす
る。

【００１９】なお、基準とする画素は、設計者が適宜設
定することができる。基準となる画素よりも劣化が進ん
でいる画素においては、階調数を高めるように映像信号
を補正し、劣化が進んでいない画素においては、階調数
を落とすように映像信号を補正すれば良い。

【００２０】

【発明の実施の形態】以下、本発明の発光装置の構成に
ついて説明する。図１は、本発明の発光装置のブロック
図であり、劣化補正装置１００と、信号線駆動回路１０
１と、走査線駆動回路１０２と、画素部１０３と、電流
源１０４とを有している。なお、本実施例では劣化補正
装置１００が、信号線駆動回路１０１と、走査線駆動回
路１０２と、画素部１０３とは異なる基板に形成されて
いるが、可能であれば同一基板に形成しても良い。ま
た、本実施の形態では電流源１０４は信号線駆動回路１
０１に含まれているが、本発明はこの構成に限定されな
い。電流源１０４を設ける位置については、画素の構成
によって異なるが、必ず発光素子に流れる電流の大きさ
を制御できるように接続することが肝要である。

【００２１】画素部１０３には、発光素子を有する画素
が複数備えられている。劣化補正装置１００は、発光装
置に供給された映像信号をもとに、各画素の発光素子の
輝度が一定になるように、電流源１０４から各画素の発
光素子に供給される電流及び信号線駆動回路に供給され
る映像信号を補正する。走査線駆動回路１０２は、画素
部１０３に備えられた画素を順に選択し、信号線駆動回
路１０１は、入力された補正後の映像信号を基に、走査
線駆動回路１０２に選択された画素に電流または電圧を
供給する。

【００２２】本発明の劣化補正装置１００は、カウンタ
部１０５、記憶回路部１０６、補正部１０７からなる。
カウンタ部１０５はカウンタ１０２を有し、記憶回路部
１０６は揮発性メモリ１０８または不揮発性メモリ１０
９を有し、補正部１０７は映像信号補正回路１１０、電
流補正回路１１１及び補正データ格納回路１１２を有し
ている。

【００２３】次に、劣化補正装置１００の動作について
説明する。まず、発光装置に用いる発光素子について、
その輝度特性の経時変化のデータを、補正データ格納回
路１１２にあらかじめ記憶させておく。このデータは、
後に説明するが、主に各画素の発光素子の劣化の程度に
従って、電流源１０４から画素に供給される電流及び映
像信号の補正を行う際に用いる。

【００２４】続いて、常時または定期的（例えば１秒
毎）に、発光装置に供給された映像信号をサンプリング
し、該映像信号が有する情報をもとに、各画素における
発光素子の発光期間または階調数をカウンタ１０２にお
いてカウントする。ここでカウントされた各画素におけ
る発光期間または階調数は、順次、記憶回路部にデータ
として記憶されていく。ここで、この発光期間または階
調数は累積して記憶していく必要があるため、記憶回路
は不揮発性メモリを用いて構成するのが望ましいが、不
揮発性メモリは一般的にその書き込みの回数が限られて
いるため、図１に示すように、発光装置の動作中は揮発
性メモリ１０８を用いて記憶を行い、一定時間毎に（例
えば１時間毎、あるいは電源のシャットダウン時など）
不揮発性メモリ１０９に書き込むようにしても良い。

【００２５】また、揮発性メモリとしては、スタティッ
ク型メモリ（ＳＲＡＭ）、ダイナミック型メモリ（ＤＲ
ＡＭ）、強誘電体メモリ（ＦＲＡＭ）等が挙げられる
が、本発明はこれらを限定することはなく、いずれの型
式のメモリを用いて構成しても良い。同様に、不揮発性
メモリに関しても、フラッシュメモリを始めとする、一
般に用いられているものを用いて構成すれば良い。ただ
し、揮発性メモリにＤＲＡＭを用いる場合には、定期的
なリフレッシュ機能を付加する必要がある。

【００２６】揮発性メモリ１０８または不揮発性メモリ
１０９に記憶された発光期間または階調数の累積したデ
ータは、映像信号補正回路１１０及び電流補正回路１１
１に入力される。

【００２７】電流補正回路１１１では、あらかじめ補正
データ格納回路１１２に記憶された輝度特性の経時変化
のデータと、記憶回路部１０６に記憶された各画素の発
光期間または階調数の累積したデータとを比較し、各画
素の劣化の程度を把握する。そして劣化が一番著しい特
定の画素を検出し、該特定の画素の劣化の度合いに合わ
せて、電流源１０４から画素部１０３に供給される電流
の値を補正する。具体的には、該特定の画素において所
望の階調を表示することができるように、電流の値を高
くする。

【００２８】該特定の画素に合わせて、画素部１０３に
供給される電流の値が補正されるので、該特定の画素よ
り劣化が進んでいないその他の画素においては、発光素
子に過剰の電流が供給されることになり、所望の階調が
得られない。そこで、映像信号補正回路１１０によっ
て、その他の画素の階調を決定する映像信号を補正す
る。映像信号補正回路１１０には、発光期間または階調
数の累積したデータの他に、映像信号が入力されてい
る。映像信号補正回路１１０では、あらかじめ補正デー
タ格納回路１１２に記憶された輝度特性の経時変化のデ
ータと、各画素の発光期間または階調数の累積したデー
タとを比較し、各画素の劣化の程度を把握する。そして
劣化が一番著しい特定の画素を検出し、該特定の画素の
劣化の度合いに合わせて、入力された映像信号の補正を
行う。具体的には、所望の階調数が得られるように映像
信号の補正を行う。補正された映像信号は、信号線駆動
回路１０１に入力される。

【００２９】なお、特定の画素は、劣化が最も著しい画
素でなくとも良く、劣化が最も進んでいない画素、また
は設計者が定めた任意の画素であっても良い。いずれの
画素を選ぶにしろ、該画素を基準として電流源１０４か
ら画素部１０３に供給される電流の値を定め、該画素よ
りも劣化が進んでいる画素においては階調数を高めるよ
うに映像信号を補正し、劣化が進んでいない画素におい
ては階調数を落とすように映像信号を補正する。

【００３０】図２に本発明の発光装置が有する画素の一
例を示す。図２の画素は、信号線１２１、第１および第
２の走査線１２２、１２３、電源線１２４、トランジス
タＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、保持容量１２９、
発光素子１３０とを有している。

【００３１】トランジスタＴｒ１のゲートは、第１の走
査線１２２に接続され、ソースとドレインは、一方は信
号線１２１に接続され、もう一方はトランジスタＴｒ３
のソース及びトランジスタＴｒ４のドレインに接続され
ている。Ｔｒ２のゲートは、第２の走査線１２３に接続
され、ソースとドレインは、一方はトランジスタＴｒ３
のゲート及びトランジスタＴｒ４のゲートに接続され、
もう一方は信号線１２１に接続されている。トランジス
タＴｒ３のドレインは、発光素子１３０の画素電極に接
続されている。トランジスタＴｒ４のソースは、電源線
１２４に接続されている。保持容量１２９は、トランジ
スタＴｒ４のゲートとソースとの間に接続され、トラン
ジスタＴｒ４のゲート・ソース間電圧を保持する。電源
線１２４および発光素子１３０の陰極には、それぞれ所
定の電位が入力され、互いに電位差を有する。

【００３２】第１の走査線１２２及び第２の走査線１２
３に与えられる電圧により、Ｔｒ１及びＴｒ２がオンに
なった後、信号線駆動回路１０１が有する電流源１０４
によってＴｒ４のドレイン電流が制御される。ここで、
Ｔｒ４はゲートとドレインが接続されているため飽和領
域で動作しており、そのドレイン電流は以下の式１で表
される。なお、Ｖ_GSはゲート電圧、μを移動度、Ｃ₀を
単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領
域のチャネル幅Ｗとチャネル長Ｌの比、Ｖ_THを閾値、ド
レイン電流をＩとする。

【００３３】

【式１】Ｉ＝μＣ₀Ｗ／Ｌ（Ｖ_GS−Ｖ_TH）²／２

【００３４】式１においてμ、Ｃ₀、Ｗ／Ｌ、Ｖ_THは全
て個々のトランジスタによって決まる固定の値である。
式１から、Ｔｒ４のドレイン電流はゲート電圧Ｖ_GSによ
って変化することがわかる。よって、式１に従うと、ド
レイン電流に見合った値のゲート電圧Ｖ_GSが、Ｔｒ４に
おいて発生する。ゲート電圧Ｖ_GSは、保持容量１２９に
おいて保持される。

【００３５】そして、第１の走査線１２２及び第２の走
査線１２３に与えられる電圧によりＴｒ１、Ｔｒ２がオ
フになると、保持容量１２９に蓄積されていた電荷の一
部が、Ｔｒ３のゲートへと移動する。これにより、Ｔｒ
４が自動的にＯＮする。よって保持容量に保持されてい
る電荷に見合った大きさの電流が発光素子１３０に流
れ、発光する。よって、電流源１０４から供給される電
流によって、発光素子１３０に流れる電流の大きさが定
められる。

【００３６】本発明の発光装置では、電流源１０４から
画素に供給される電流の大きさを、電流補正回路１１１
において補正している。なお、映像信号がデジタルの場
合、画素に入力される映像信号の電流は２値のみなの
で、画素の階調を制御するためには、発光素子１３０の
発光する期間の長さを変えるように映像信号補正回路１
１０において映像信号を補正する。映像信号がアナログ
の場合は、発光素子に供給される電流の大きさが変わる
ように映像信号補正回路１１０において映像信号を補正
し、画素の階調を制御する。

【００３７】図３（Ａ）に本発明の発光装置が有する発
光素子における、輝度の時間変化を示す。上記補正によ
って、発光素子の輝度は一定に保たれる。図３（Ｂ）に
本発明の発光装置が有する発光素子における、発光素子
に流れる電流の時間変化を示す。劣化に伴う輝度の低下
を補うため、発光素子に流れる電流は増加している。

【００３８】なお、図３では発光素子の輝度が常に一定
になるように補正を行っているが、例えば一定期間毎に
補正を行った場合は、発光素子の輝度がある程度低下し
たところで補正が行われるため、常に輝度が一定になる
とは限らない。

【００３９】なお、発光素子の劣化がより進むと、発光
素子に流れる電流は際限なく大きくなる。発光素子に流
れる電流が大きくなりすぎると、発光素子の劣化が早く
なり、光らない部分（ダークスポット）の発生を促進し
てしまう。そこで、本発明においては図４に示すよう
に、発光素子に流れる電流が、初期値に対してある一定
の値（α％）だけ増加したら、補正による電流の増加を
停止し、電流源から発光素子に供給される電流を一定に
保つようにしても良い。

【００４０】なお、本発明の発光装置の画素は、図２に
示した構成に限定されない。本発明の画素は、発光素子
に流れる電流を電流源によって制御することが可能であ
れば良い。

【００４１】なお、本発明の発光装置では、電源遮断時
に、揮発性メモリ１０８に記憶されている各画素の発光
素子の発光期間または階調数の累積したデータを、不揮
発性メモリ１０９に記憶されている発光期間または階調
数の累積したデータに加算して記憶しておいても良い。
これにより、次回の電源投入後、継続して発光素子の発
光期間または階調数の累積したデータの収集が行われ
る。

【００４２】以上のようにして、常時または定期的に発
光素子の発光期間または階調数の検出を行い、発光期間
または階調数の累積したデータを記憶しておくことで、
あらかじめ記憶してある発光素子の輝度特性の経時変化
のデータとを比較して、映像信号をそのつど補正し、劣
化した発光素子には、劣化していないものと同等の輝度
が達成できるように映像信号に補正を加えることが出来
る。よって、輝度ムラを生ずることなく、画面の均一性
を保つことが出来る。

【００４３】なお、本実施の形態では発光素子の発光期
間または階調数を検出しいるが、ある時点における発光
素子の発光の有無のみを検出するようにしても良い。そ
して、発光の有無の検出回数を増やしていき、全検出回
数に占める発光素子が発光していた回数の割合から、発
光素子の劣化の度合いを推し量ることが可能である。

【００４４】なお、図１では補正後の映像信号をそのま
ま信号線駆動回路に入力しているが、信号線駆動回路が
アナログの映像信号に対応している場合、Ｄ／Ａ変換回
路を設けてデジタルの映像信号をアナログに変換してか
ら入力するようにしても良い。

【００４５】以上は、発光素子としてＯＬＥＤを用いた
ものを例に挙げて説明したが、本発明の発光装置はＯＬ
ＥＤに限らず、ＰＤＰ、ＦＥＤなど他の発光素子を用い
ていても良い。

【実施例】以下に本発明の実施例について記述する。

【００４６】（実施例１）本実施例では、本発明の発光
装置の補正部における、映像信号の補正方法について説
明する。

【００４７】劣化した発光素子の輝度を信号レベルで補
完する方法の１つとして、入力される映像信号にある補
正値を加算し、実質的に数階調上の信号に変換すること
によって、劣化前と同等の輝度を得る方法が挙げられ
る。これを回路設計で最も簡単に実現するには、上乗せ
用の階調を処理出来るだけの回路をあらかじめ用意して
おけばよい。

【００４８】具体的には、例えば本発明の劣化補正機能
を有する６ビットデジタル階調（６４階調）仕様の発光
装置の場合、補正を行うための上乗せ用として１ビット
分の処理能力を追加し、実質７ビットデジタル階調（１
２８階調）として設計、作成し、通常の動作において
は、下位６ビットを使用して動作させる。そして、発光
素子に劣化が生じた場合には、通常の映像信号に補正値
を加算し、その加算分の信号処理は、前述の上乗せ用１
ビットを用いて行う。この場合、ＭＳＢ（Most Signifi
cant Bit：最上位ビット）は信号補正用としてのみ用い
られ、実際の表示階調は６ビットである。

【００４９】（実施例２）本実施例においては、実施例
１とは異なった映像信号の補正方法について説明する。

【００５０】図５（Ａ）は、図１の画素部１０３の拡大
図を示している。ここで、画素２０１〜２０３の３画素
について考える。画素２０１は、３つの画素のうち最も
劣化が進んでいない画素であり、画素２０２は画素２０
１よりも劣化が進んでおり、画素２０３は最も劣化が進
んでいると仮定する。

【００５１】このとき、劣化が進んでいる画素ほど、輝
度の低下も大きい。よって、輝度の補正を行わないと、
ある中間調を表示したときに、図５（Ｂ）に示すように
輝度ムラが生ずる。画素２０１の輝度に対し、画素２０
２の輝度は低くなり、さらに画素２０３の輝度は低くな
る。

【００５２】次に、実際の補正動作について説明する。
発光素子の発光期間または階調数の累積したデータと、
劣化に伴う輝度低下との関係をあらかじめ測定してお
く。なお、発光期間または階調数の累積したデータと、
劣化に伴う発光素子の輝度低下は、必ずしも単調である
とは限らない。発光期間または階調数の累積したデータ
に対する発光素子の劣化の度合いを、予め補正データ格
納回路１１２に記憶しておく。

【００５３】電流補正回路１１１は、補正データ格納回
路１１２に記憶されたデータに基づき、電流源１０４か
ら供給される電流の補正量を決める。電流の補正量は、
基準となる画素における発光期間または階調数の累積し
たデータをもとに定める。例えば最も劣化が進んでいる
画素２０３を基準とすると、画素２０３は所望の階調が
得られるが、画素２０１、２０２においては過剰の電流
が流れることになるので、映像信号の補正が必要とな
る。よって、映像信号補正回路１１０では、劣化が一番
著しい特定の画素の劣化の度合いに合わせて、所望の階
調数が得られるように入力された映像信号の補正を行
う。具体的には、基準となる画素とその他の画素とで、
発光期間または階調数の累積したデータを比較し、その
階調数の差を算出し、階調数の差を補うように映像信号
を補正する。

【００５４】図１において、映像信号補正回路１１０に
は、映像信号の入力と、記憶回路部１０６に記憶されて
いる各画素の発光期間または階調数の累積したデータの
読み出しが行われる。読み込まれた各画素の発光期間ま
たは階調数の累積したデータと、補正データ格納回路１
１２に記憶された発光期間または階調数の累積したデー
タに対する発光素子の劣化の度合いとを照らし合わせ、
各々の映像信号の補正値を決定する。

【００５５】例えば画素２０３を基準として補正を行う
場合、画素２０１、２０２は画素２０３と劣化の度合い
が異なるため、映像信号による階調数の補正が必要とな
る。画素２０１は、その発光期間または階調数の累積し
たデータから、画素２０２に比べて画素２０３との劣化
の進み具合の差が大きいと予測されるため、画素２０２
よりも大幅な階調数の補正がなされる。

【００５６】図５（Ｃ）に、基準となる画素との、発光
期間または階調数の累積したデータの差と、映像信号に
よって補正される階調数の関係を示す。なお、発光期間
または階調数の累積したデータと、劣化に伴う発光素子
の輝度低下は必ずしも単調であるとは限らなので、映像
信号の補正により加算される階調数も、発光期間または
階調数の累積したデータに対して必ずしも単調であると
は限らない。以上のように、加算処理による補正によっ
て、均一な輝度の画面を得ることが出来る。

【００５７】本発明の発光装置において、映像信号の各
ビットに対応する発光素子の発光する期間（Ｔｓ）の長
さと階調の関係を、図２０を用いて説明する。図２０で
は映像信号が３ビットの場合を例に挙げ、０〜７までの
８階調を表示する場合の、１フレーム期間に出現する発
光期間の長さを示す。

【００５８】３ビットの映像信号の各ビットは、３つの
発光期間Ｔｓ１〜Ｔｓ３にそれぞれ対応している。Ｔｓ
１：Ｔｓ２：Ｔｓ３＝２²：２：１で表される。なお本
実施例では映像信号が３ビットの場合について説明して
いるが、ビット数はこれに限定されない。例えばｎビッ
トの映像信号を用いる場合、発光期間の長さの比は、Ｔ
ｓ１：Ｔｓ２：…：Ｔｓｎ−１：Ｔｓｎ＝２^n-1：
２^n-2：…：２：１で表される。

【００５９】１フレーム期間に出現する、発光している
発光期間の長さの総和によって、階調数が決まる。例え
ば全ての発光期間において発光素子が発光している場合
は、階調数が７になる。全ての発光期間において発光素
子が発光していない場合は、階調数が０になる。

【００６０】そして、例えば画素２０１、２０２、２０
３に階調数３を表示させようとして電流を補正した結
果、画素２０３においては階調数３が得られたが、画素
２０１においては階調数５、画素２０２においては階調
数４が表示されてしまうと仮定する。この場合、画素２
０１においては階調数が２つ高くなっており、画素２０
２においては階調数が１つ高くなっていることになる。

【００６１】よって、映像信号補正回路によって映像信
号を補正し、画素２０１においては所望の階調数３より
も２つ低い階調数１の補正済みの映像信号を入力し、Ｔ
ｓ３のみ発光素子が発光するようにする。また、映像信
号補正回路によって映像信号を補正し、画素２０２にお
いては所望の階調数３よりも１つ低い階調数２の補正済
みの映像信号を入力し、Ｔｓ２のみ発光素子が発光する
ようにする。

【００６２】なお、本実施例では、最も劣化の著しい画
素を基準として補正を行った例について示したが、本発
明はこの構成に限定されない。基準とする画素は設計者
が適宜設定することができ、該基準となる画素と階調数
が一致するように、映像信号を適宜補正するようにすれ
ば良い。

【００６３】最も劣化の小さい画素を基準とする場合、
映像信号は加算処理によって補正されており、白表示に
おける補正が利かない（具体的には、例えば６ビット映
像信号として、"１１１１１１"が入力された場合、これ
以上の加算が出来ない）という欠点がある。また、最も
劣化が著しい画素を基準とする場合、映像信号は減算処
理によって補正されており、加算処理による補正とは逆
に、補正の利かない範囲が黒表示の範囲であるため、ほ
とんど影響がない（具体的には、例えば６ビット映像信
号として、"００００００"が入力された場合、これ以上
の減算を行う必要なく、通常の発光素子と劣化した発光
素子との間で正確な黒表示（単に発光素子を非点灯状態
としておけばよい）が可能である。また、黒近辺の数階
調も、表示装置の対応ビット数がある程度高ければほと
んど問題とならない）という特徴がある。両者とも、多
階調化に有利な方法である。

【００６４】また例えば、ある階調を境界として、加算
処理と減算処理の両方の補正方法を併用することで、双
方のデメリットを補うことも有効な手段といえる。

【００６５】（実施例３）本実施例では、本発明の発光
装置が有する信号線駆動回路及び走査線駆動回路の構成
について説明する。

【００６６】図６に信号線駆動回路２２０の構成をブロ
ック図で示す。２２０ａはシフトレジスタ、２２０ｂは
記憶回路Ａ、２２０ｃは記憶回路Ｂ、２２０ｄは電流変
換回路、２２０ｅは切り替え回路である。

【００６７】シフトレジスタ２２０ａにはクロック信号
ＣＬＫと、スタートパルス信号ＳＰが入力される。また
記憶回路Ａ２２０ｂには映像信号（ＤｉｇｉｔａｌＶ
ｉｄｅｏＳｉｇｎａｌｓ）が入力され、記憶回路Ｂ２
２０ｃにはラッチ信号（ＬａｔｃｈＳｉｇｎａｌｓ）
が入力される。切り替え回路２２０ｅには切り替え信号
（ＳｅｌｅｃｔＳｉｇｎａｌｓ）が入力される。以
下、各回路の動作について、信号の流れに従い詳しく説
明する。

【００６８】シフトレジスタ２２０ａに所定の配線から
クロック信号ＣＬＫとスタートパルス信号ＳＰとが入力
されることによって、タイミング信号が生成される。タ
イミング信号は、記憶回路Ａ２２０ｂが有する複数のラ
ッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力
される。なおこのとき、シフトレジスタ２２０ａにおい
て生成されたタイミング信号を、バッファ等で緩衝増幅
してから、記憶回路Ａ２２０ｂが有する複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するよ
うにしても良い。

【００６９】記憶回路Ａ２２０ｂにタイミング信号が入
力されると、該タイミング信号に同期して、映像信号補
正回路からビデオ信号線２３０に入力される１ビット分
の映像信号が、順に複数のラッチＡ（ＬＡＴＡ＿１〜Ｌ
ＡＴＡ＿ｘ）のそれぞれに書き込まれ、保持される。

【００７０】なお、本実施例では記憶回路Ａ（ＬＡＴＡ
＿１〜ＬＡＴＡ＿ｘ）２２０ｂに順に映像信号を書き込
んでいるが、本発明はこの構成に限定されない。記憶回
路Ａ２２０ｂが有する複数のステージのラッチをいくつ
かのグループに分け、各グループごとに並行して同時に
映像信号を入力する、いわゆる分割駆動を行っても良
い。なおこのときの１つのグループに含まれるステージ
の数を分割数と呼ぶ。例えば４つのステージごとにラッ
チをグループに分けた場合、４分割で分割駆動すると言
う。

【００７１】記憶回路Ａ２２０ｂの全てのステージのラ
ッチへの、映像信号の書き込みが一通り終了するまでの
時間を、ライン期間と呼ぶ。実際には、上記ライン期間
に水平帰線期間が加えられた期間をライン期間に含むこ
とがある。

【００７２】１ライン期間が終了すると、記憶回路Ｂ２
２０ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴ
Ｂ＿ｘ）に、ラッチ信号線２３１を介してラッチシグナ
ル（Latch Signal）が供給される。この瞬間、記憶回路
Ａ２２０ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜Ｌ
ＡＴＡ＿ｘ）に保持されている映像信号は、記憶回路Ｂ
２２０ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡ
ＴＢ＿ｘ）に一斉に書き込まれ、保持される。

【００７３】映像信号を記憶回路Ｂ２２０ｃに送出し終
えた記憶回路Ａ２２０ｂには、再びシフトレジスタ２２
０ａからのタイミング信号に同期して、次の１ビット分
の映像信号の書き込みが順次行われる。この２順目の１
ライン期間中には、記憶回路Ｂ２２０ｃに書き込まれ、
保持されている映像信号が、電流変換回路２２０ｄに入
力される。

【００７４】電流変換回路２２０ｄは複数の電流設定回
路（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜
Ｃｘ）のそれぞれにおいて、入力された映像信号が有す
る１または０の情報にもとづき、後段の切り替え回路２
２０ｅに供給される信号電流Ｉｃの大きさが決まる。具
体的には、信号電流Ｉｃは、発光素子が発光する程度の
大きさか、もしくは発光しない程度の大きさを有する。

【００７５】そして切り替え回路２２０ｅにおいて、切
り替え信号線２３２から入力される切り替え信号（Ｓｅ
ｌｅｃｔＳｉｇｎａｌｓ）に従い、信号電流Ｉｃを信
号線に供給するか、トランジスタＴｒ２をオンにするよ
うな電圧を信号線に供給するかが選択される。

【００７６】図７に電流設定回路Ｃ１及び切り替え回路
Ｄ１の具体的な構成の一例を示す。なお電流設定回路Ｃ
２〜Ｃｘも電流設定回路Ｃ１と同じ構成を有する。ま
た、電流設定回路Ｄ２〜Ｄｘも電流設定回路Ｄ１と同じ
構成を有する。

【００７７】電流設定回路Ｃ１は電流源６３１と、４つ
のトランスミッションゲートＳＷ１〜ＳＷ４と、２つの
インバーターＩｎｂ１、Ｉｎｂ２とを有している。な
お、電流源６３１が有するトランジスタ６５０の極性
は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。

【００７８】本発明の発光装置では、電流補正回路によ
って可変電源６６１を制御し、電流源６３１が有するオ
ペアンプの非反転入力端子に供給する電圧を変えること
ができ、それによって電流源６３１からＳＷ１及びＳＷ
２に供給される電流の大きさを制御することができる。
なお、電流源６３１は、本実施例で示した構成に限定さ
れず、電流源の構成によって出力される電流の大きさの
制御の仕方は異なる。

【００７９】そして記憶回路Ｂ２２０ｃが有するＬＡＴ
Ｂ＿１から出力された映像信号によって、ＳＷ１〜ＳＷ
４のスイッチングが制御される。なおＳＷ１及びＳＷ３
に入力される映像信号と、ＳＷ２及びＳＷ４に入力され
る映像信号は、Ｉｎｂ１、Ｉｎｂ２によって反転してい
る。そのためＳＷ１及びＳＷ３がオンのときはＳＷ２及
びＳＷ４はオフ、ＳＷ１及びＳＷ３がオフのときはＳＷ
２及びＳＷ４はオンとなっている。

【００８０】ＳＷ１及びＳＷ３がオンのとき、電流源６
３１から０ではない所定の値の電流ＩｄがＳＷ１及びＳ
Ｗ３を介して、信号電流Ｉｃとして切り替え回路Ｄ１に
入力される。

【００８１】逆にＳＷ２及びＳＷ４がオンのときは、電
流源６３１からの電流ＩｄはＳＷ２を介してグラウンド
におとされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘの
電源電圧が切り替え回路Ｄ１に与えられ、Ｉｃ≒０とな
る。

【００８２】切り替え回路Ｄ１は、２つのトランスミッ
ションゲートＳＷ５、ＳＷ６と、１つのインバーターＩ
ｎｂ３とを有している。ＳＷ５、ＳＷ６は切り替え信号
によってそのスイッチングが制御されている。そして、
ＳＷ５、ＳＷ６のそれぞれに入力される切り替え信号
は、インバーターＩｎｂ３によって互いにその極性が反
転しているので、ＳＷ５がオンのときＳＷ６はオフ、Ｓ
Ｗ５がオフのときＳＷ６はオンになる。ＳＷ５がオンの
とき信号線Ｓ１に信号電流Ｉｃが入力され、ＳＷ６がオ
ンのとき信号線Ｓ１にトランジスタＴｒ２をオンにする
ような電圧が与えられる。

【００８３】再び図６を参照して、前述した動作が、１
ライン期間内に、電流変換回路２２０ｄが有する全ての
電流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。
よって、映像信号により、全ての信号線に入力される信
号電流Ｉｃの値が選択される。

【００８４】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。さらに、本実施例
で示した電流変換回路は、図７に示した構成に限定され
ない。本発明で用いられる電流変換回路は、信号電流Ｉ
ｃが取りうる２値のいずれか一方を映像信号によって選
択し、選択された値を有する信号電流を信号線に供給す
ることができれば、どのような構成を有していても良
い。また切り替え回路も図７に示した構成に限定され
ず、信号電流Ｉｃを信号線に入力するか、トランジスタ
Ｔｒ２をオンにするような電圧を信号線に入力するかを
選択することができる回路であれば良い。

【００８５】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。

【００８６】次に、走査線駆動回路の構成について説明
する。

【００８７】図８は走査線駆動回路６４１の構成を示す
ブロック図である。走査線駆動回路６４１は、それぞれ
シフトレジスタ６４２、バッファ６４３を有している。
また場合によってはレベルシフタを有していても良い。

【００８８】走査線駆動回路６４１において、シフトレ
ジスタ６４２にクロックＣＬＫ及びスタートパルス信号
ＳＰが入力されることによって、タイミング信号が生成
される。生成されたタイミング信号はバッファ６４３に
おいて緩衝増幅され、対応する走査線に供給される。

【００８９】走査線には、１ライン分の画素のトランジ
スタのゲートが接続されている。そして、１ライン分の
画素のトランジスタを一斉にＯＮにしなくてはならない
ので、バッファ６４３は大きな電流を流すことが可能な
ものが用いられる。

【００９０】なお、本発明の発光装置が有する走査線駆
動回路は、図８に示した構成に限定されない。例えばシ
フトレジスタの代わりに、デコーダ回路のような走査線
の選択ができる別の回路を用いても良い。

【００９１】本実施例の構成は、実施例１または２と自
由に組み合わせて実施することが可能である。

【００９２】（実施例４）実施の形態で示した本発明の
発光装置は、劣化補正装置が画素部の形成されている基
板とは異なる基板に形成されていた。そして、発光装置
に供給された映像信号が、映像信号補正回路において補
正された後に、ＦＰＣを介して画素部と同じ基板に形成
された信号線駆動回路に入力されていた。このような方
法によるメリットとしては、劣化補正装置のユニット化
による互換性があり、一般的な発光パネルを、そのまま
用いることが出来るというのが挙げられる。本実施例で
は、劣化補正装置を画素部、信号線駆動回路及び走査線
駆動回路と同じ基板に形成し、部品点数の大幅削減によ
る低コスト化、省スペース化、高速駆動を実現する例に
ついて説明する。

【００９３】劣化補正装置を画素部、信号線駆動回路及
び走査線駆動回路と同一の基板に一体形成した、本発明
の発光装置の構成を、図９に示す。基板４０１上に、信
号線駆動回路４０２、走査線駆動回路４０３、画素部４
０４、電源線４０５、ＦＰＣ４０６及び劣化補正装置４
０７が一体形成されている。無論、基板上のレイアウト
は図の例に限定しないが、信号線等の配置、配線長等を
考慮しつつ、ブロックごとに近接するように配置するの
が望ましい。

【００９４】映像信号は、外部の映像ソースからＦＰＣ
４０６を介して劣化補正装置４０７内の映像信号補正回
路に入力される。その後、補正が行われた補正済み映像
信号が信号線駆動回路４０２に入力される。

【００９５】一方、劣化補正装置内の電流補正回路にお
いて、信号線駆動回路が有する電流源から出力される電
流量が補正される。なお、本実施例では、信号線駆動回
路が有する電流源から出力される電流の量を電流補正回
路において補正しているが、本実施例はこの構成に限定
されない。発光素子に流れる電流の量を制御する電流源
は、必ずしも信号線駆動回路内に設けられている必要は
ない。

【００９６】図９に示した例では、ＦＰＣ４０６と信号
線駆動回路４０２との間に劣化補正装置４０７を配置し
ており、制御信号の引き回しが容易となっている。

【００９７】本実施例は、実施例１〜実施例３と組み合
わせて実施することが可能である。

【００９８】（実施例５）本実施例では、本発明の発光
装置が有する画素の構成について、図１０〜図１２に示
した回路図を用いて説明する。

【００９９】図１０（Ａ）に示す本実施例の画素８０１
は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査
線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ
１〜Ｖｘのうちの１つ）を有している。また画素８０１
は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔ
ｒ５、発光素子８０２及び保持容量８０３を有してい
る。保持容量８０３はトランジスタＴｒ１及びＴｒ２の
ゲートとソースの間の電圧（ゲート電圧）をより確実に
保持するために設けられているが、必ずしも設ける必要
はない。なお、本明細書において電圧とは、特に記載の
ない限りグラウンドとの電位差を意味する。

【０１００】トランジスタＴｒ４とトランジスタＴｒ５
のゲートは、共に走査線Ｇｊに接続されている。トラン
ジスタＴｒ４のソースとドレインは、一方は信号線Ｓｉ
に、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。またトランジスタＴｒ５のソースとドレイン
は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ
３のゲートに接続されている。

【０１０１】トランジスタＴｒ１とＴｒ２のゲートは互
いに接続されている。また、トランジスタＴｒ１とＴｒ
２のソースは、共に電源線Ｖｉに接続されている。トラ
ンジスタＴｒ２は、ゲートとドレインが接続されてお
り、なおかつドレインはトランジスタＴｒ３のソースに
接続されている。

【０１０２】トランジスタＴｒ３のドレインは、発光素
子８０２が有する画素電極に接続されている。発光素子
８０２は陽極と陰極を有しており、本明細書では、陽極
を画素電極として用いる場合は陰極を対向電極と呼び、
陰極を画素電極として用いる場合は陽極を対向電極と呼
ぶ。対向電極の電圧は一定の高さに保たれている。

【０１０３】なお、トランジスタＴｒ４とＴｒ５は、ｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ４とＴｒ５
の極性は同じである。

【０１０４】また、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ３はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ３の極性は同じである。そして、陽
極を画素電極として用い、陰極を対向電極として用いる
場合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を
対向電極として用い、陰極を画素電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネ
ル型トランジスタであるのが望ましい。

【０１０５】保持容量８０３が有する２つの電極は、一
方はトランジスタＴｒ３のゲートに、もう一方は電源線
Ｖｉに接続されている。保持容量８０３はトランジスタ
Ｔｒ３のゲートとソースの間の電圧（ゲート電圧）をよ
り確実に維持するために設けられているが、必ずしも設
ける必要はない。また、トランジスタＴｒ１及びＴｒ２
のゲート電圧をより確実に維持するための保持容量を形
成しても良い。

【０１０６】図１０（Ａ）に示した画素では、信号線に
供給される電流を信号線駆動回路が有する電流源におい
て制御しており、劣化補正装置は該電流源から出力され
る電流量を補正する。そして発光素子８０２の発光する
期間を、劣化補正装置によって補正された映像信号によ
って制御することで、該画素の階調が補正される。

【０１０７】図１０（Ｂ）に示す画素８０５は、信号線
Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ
１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。また画素８０５は、トラン
ジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、発光素子８０
６及び保持容量８０７を有している。保持容量８０７は
トランジスタＴｒ１及びＴｒ２のゲートとソースの間の
電圧（ゲート電圧）をより確実に保持するために設けら
れているが、必ずしも設ける必要はない。

【０１０８】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに、他方はトラン
ジスタＴｒ１のドレインに接続されている。

【０１０９】トランジスタＴｒ４のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ４のソ
ースとドレインは、一方は信号線Ｓｉに、他方はトラン
ジスタＴｒ１及びＴｒ２のゲートに接続されている。

【０１１０】トランジスタＴｒ１とＴｒ２のゲートは、
互いに接続されている。トランジスタＴｒ１とＴｒ２の
ソースは、共に電源線Ｖｉに接続されている。そして、
トランジスタＴｒ２のドレインは、発光素子８０６の画
素電極に接続されている。保持容量８０７が有する２つ
の電極は、一方はトランジスタＴｒ１及びＴｒ２のゲー
トに、もう一方は電源線Ｖｉに接続されている。

【０１１１】発光素子８０６は陽極と陰極を有してい
る。対向電極の電圧は一定の高さに保たれている。

【０１１２】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｐチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｎチャネル型トランジスタであるのが望ましい。

【０１１３】トランジスタＴｒ３、Ｔｒ４は、ｎチャネ
ル型トランジスタとｐチャネル型トランジスタのどちら
でも良いが、ともに同じ極性を有している。

【０１１４】図１０（Ｂ）に示した画素では、信号線に
供給される電流を信号線駆動回路が有する電流源におい
て制御しており、劣化補正装置は該電流源から出力され
る電流量を補正する。そして発光素子８０６の発光する
期間を、劣化補正装置によって補正された映像信号によ
って制御することで、該画素の階調が補正される。

【０１１５】図１０（Ｃ）に示す画素８１０は、信号線
Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ
１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙ
のうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１
つ）を有している。また画素８１０は、Ｔｒ１、Ｔｒ
２、Ｔｒ３、Ｔｒ４、発光素子８１１及び保持容量８１
２を有している。

【０１１６】Ｔｒ３とＴｒ４のゲートは、共に第１走査
線Ｇｊに接続されている。Ｔｒ３のソースとドレイン
は、一方は信号線Ｓｉに、もう一方はＴｒ２のソースに
接続されている。またＴｒ４のソースとドレインは、一
方はＴｒ２のソースに、もう一方はＴｒ１のゲートに接
続されている。つまり、Ｔｒ３のソースとドレインのい
ずれか一方と、Ｔｒ４のソースとドレインのいずれか一
方とは、接続されている。

【０１１７】Ｔｒ１のソースは電源線Ｖｉに、ドレイン
はＴｒ２のソースに接続されている。Ｔｒ２のゲートは
第２走査線Ｐｊに接続されている。そしてＴｒ２のドレ
インは発光素子８１１が有する画素電極に接続されてい
る。発光素子８１１は、画素電極と、対向電極と、画素
電極と対向電極の間に設けられた有機発光層とを有して
いる。発光素子８１１の対向電極は発光パネルの外部に
設けられた電源によって一定の電圧が与えられている。

【０１１８】なお、Ｔｒ３とＴｒ４は、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴのどちらでも良い。ただし、
Ｔｒ３とＴｒ４の極性は同じである。また、Ｔｒ１はｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良
い。Ｔｒ２は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔのどちらでも良い。発光素子の画素電極と対向電極
は、一方が陽極であり、他方が陰極である。Ｔｒ２がｐ
チャネル型ＴＦＴの場合、陽極を画素電極として用い、
陰極を対向電極として用いるのが望ましい。逆に、Ｔｒ
２がｎチャネル型ＴＦＴの場合、陰極を画素電極として
用い、陽極を対向電極として用いるのが望ましい。

【０１１９】保持容量８１２はＴｒ１のゲートとソース
との間に形成されている。保持容量８１２はＴｒ１のゲ
ートとソースの間の電圧（Ｖ_GS）をより確実に維持する
ために設けられているが、必ずしも設ける必要はない。

【０１２０】図１０（Ｃ）に示した画素では、信号線に
供給される電流を信号線駆動回路が有する電流源におい
て制御しており、劣化補正装置は該電流源から出力され
る電流量を補正する。そして発光素子８１１の発光する
期間を、劣化補正装置によって補正された映像信号によ
って制御することで、該画素の階調が補正される。

【０１２１】図１１（Ａ）に示す画素８１５は、信号線
Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ
１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙ
のうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１
つ）を有している。また、トランジスタＴｒ１、Ｔｒ
２、Ｔｒ３、Ｔｒ４、発光素子８１６及び保持容量８１
７を有している。

【０１２２】トランジスタＴｒ３とトランジスタＴｒ４
のゲートは、共に第１走査線Ｇｊに接続されている。ト
ランジスタＴｒ３のソースとドレインは、一方は信号線
Ｓｉに、もう一方はトランジスタＴｒ１のゲートに接続
されている。またトランジスタＴｒ４のソースとドレイ
ンは、一方は信号線Ｓｉに、もう一方はトランジスタＴ
ｒ１のドレインに接続されている。

【０１２３】トランジスタＴｒ１のソースは電源線Ｖｉ
に接続されており、ドレインはトランジスタＴｒ２のソ
ースに接続されている。トランジスタＴｒ２のゲートは
第２走査線Ｐｊに接続されている。トランジスタＴｒ２
のドレインは、発光素子８１６が有する画素電極に接続
されており、対向電極の電圧は一定の高さに保たれてい
る。

【０１２４】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。ただし、トランジスタＴ
ｒ３とトランジスタＴｒ４の極性は同じである。

【０１２５】また、トランジスタＴｒ１とＴｒ２は、ｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１とＴｒ２
の極性は同じである。そして、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１とＴｒ２はｐチャネル型トランジスタであるのが望
ましい。逆に、陽極を対向電極として用い、陰極を画素
電極として用いる場合、トランジスタＴｒ１とＴｒ２は
ｎチャネル型トランジスタであるのが望ましい。

【０１２６】保持容量８１７はトランジスタＴｒ１のゲ
ートとソースの間に形成されている。保持容量８１７は
トランジスタＴｒ１のゲートとソースの間の電圧（ゲー
ト電圧）を維持するために設けられているが、必ずしも
設ける必要はない。

【０１２７】図１１（Ａ）に示した画素では、信号線に
供給される電流を信号線駆動回路が有する電流源におい
て制御しており、劣化補正装置は該電流源から出力され
る電流量を補正する。そして発光素子８１５の発光する
期間を、劣化補正装置によって補正された映像信号によ
って制御することで、該画素の階調が補正される。

【０１２８】図１１（Ｂ）に示す画素８２０は、信号線
Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ
１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙ
のうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの
１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有
している。

【０１２９】また画素８２０は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、発光素子８２１及び
保持容量８２２を有している。保持容量８２２はトラン
ジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧を
より確実に保持するために設けられているが、必ずしも
設ける必要はない。

【０１３０】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。

【０１３１】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のゲート及びトランジスタＴｒ２の
ゲートに接続されている。

【０１３２】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ２のドレインに接
続されている。

【０１３３】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに
接続されている。そして、トランジスタＴｒ２のドレイ
ンは、発光素子８２１の画素電極に接続されている。対
向電極は一定の高さに保たれている。

【０１３４】保持容量８２２が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。

【０１３５】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｐチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｎチャネル型トランジスタであるのが望ましい。

【０１３６】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。

【０１３７】図１１（Ｂ）に示した画素では、信号線に
供給される電流を信号線駆動回路が有する電流源におい
て制御しており、劣化補正装置は該電流源から出力され
る電流量を補正する。そして発光素子８２１の発光する
期間を、劣化補正装置によって補正された映像信号によ
って制御することで、該画素の階調が補正される。

【０１３８】図１１（Ｃ）に示した画素８２５は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ
（Ｇ１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜
Ｐｙのうちの１つ）、第３走査線ＧＮｊ（ＧＮ１〜ＧＮ
ｙのうちの１つ）、第２走査線ＧＨｊ（ＧＨ１〜ＧＨｙ
のうちの１つ）、第１電源線Ｖｉ（Ｖ１〜Ｖｘのうちの
１つ）、第２電源線ＶＬｉ（ＶＬ１〜ＶＬｘのうちの１
つ）及び電流線ＣＬｉ（ＣＬ１〜ＣＬｘのうちの１つ）
を有している。また、トランジスタＴｒ１、Ｔｒ２、Ｔ
ｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ７、発光素子８２
６及び保持容量８２７、８２８を有している。

【０１３９】Ｔｒ１のゲートは第１走査線Ｇｊに接続さ
れている。またＴｒ１のソースとドレインは、一方は信
号線Ｓｉに、もう一方はＴｒ２のゲートに接続されてい
る。Ｔｒ３のゲートは第２走査線Ｐｊに接続されてい
る。またＴｒ３のソースとドレインは、一方は第２電源
線ＶＬｉに、もう一方はＴｒ２のゲートに接続されてい
る。保持容量８２８はＴｒ２のゲートと第２電源線ＶＬ
ｉの間に形成されている。

【０１４０】Ｔｒ４、Ｔｒ５、Ｔｒ６及びＴｒ７は電流
源８２９を形成している。Ｔｒ４とＴｒ５のゲートは互
いに接続されている。Ｔｒ４とＴｒ５のソースは共に第
１電源線Ｖｉに接続されている。Ｔｒ７のゲートは第３
走査線ＧＮｊに接続されている。Ｔｒ７のソースとドレ
インは、一方は電流線ＣＬｉに、もう一方はＴｒ５のド
レインに接続されている。Ｔｒ６のゲートは第２走査線
ＧＨｊに接続されている。Ｔｒ６のソースとドレイン
は、一方はＴｒ４及びＴｒ５のゲートに、もう一方はＴ
ｒ５のドレインに接続されている。保持容量８２７はＴ
ｒ４及びＴｒ５のゲートと第１電源線Ｖｉの間に形成さ
れている。Ｔｒ２のソースとドレインは、一方はＴｒ４
のドレインに、もう一方は発光素子８２６の画素電極に
接続されている。

【０１４１】図１１（Ｃ）に示した画素では、信号線Ｓ
ｉに劣化補正装置によって補正された映像信号が供給さ
れており、電流源８５０から電流線ＣＬｉに供給される
電流を、劣化補正装置によって補正している。

【０１４２】図１２（Ａ）に記載の画素８３０は、Ｔｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ４と、保持容量８３１と、発
光素子８３２とを有している。

【０１４３】Ｔｒ１は、ゲートが端子８３３に接続さ
れ、ソースとドレインが一方は信号線駆動回路が有する
電流源８３４に、他方はＴｒ３のドレインに接続されて
いる。Ｔｒ２は、ゲートが端子８３５に、ソースとドレ
インが一方はＴｒ３のドレインに、他方はＴｒ３のゲー
トに接続されている。Ｔｒ３とＴｒ４は、ゲートが互い
に接続されており、ソースが共に端子８３６に接続され
ている。Ｔｒ４のドレインは発光素子８３２の陽極に接
続されており、発光素子８３２の陰極は端子８３７に接
続されている。保持容量８３１はＴｒ３及びＴｒ４のゲ
ートとソース間の電圧を保持するように設けられてい
る。端子８３６、８３７には、電源からそれぞれ所定の
電圧が印加されており、互いに電圧差を有している。

【０１４４】図１２（Ａ）に示した画素では、電流源８
３４から出力される電流を劣化補正装置において制御し
ており、劣化補正装置は該電流源８３４から出力される
電流量を補正する。そして発光素子８３２の発光する期
間を、劣化補正装置によって補正された映像信号によっ
て制御することで、該画素の階調が補正される。

【０１４５】図１２（Ｂ）に記載の画素８４０は、Ｔｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ４と、保持容量８４１と、発
光素子８４２とを有している。

【０１４６】Ｔｒ１はゲートが端子８４３に接続され、
ソースとドレインが一方は信号線駆動回路が有する電流
源８４４に、他方はＴｒ３のソースに接続されている。
また、Ｔｒ４はゲートが端子８４３に接続され、ソース
とドレインが一方はＴｒ３のゲートに、他方はＴｒ３の
ドレインに接続されている。Ｔｒ２は、ゲートが端子８
４５に、ソースとドレインが、一方は端子８４６に、他
方はＴｒ３のソースに接続されている。Ｔｒ４のドレイ
ンは発光素子８４２の陽極に接続されており、発光素子
８４２の陰極は端子８４７に接続されている。保持容量
８４１はＴｒ３のゲートとソース間の電圧を保持するよ
うに設けられている。端子８４６、８４７には、電源か
らそれぞれ所定の電圧が印加されており、互いに電圧差
を有している。

【０１４７】図１２（Ｂ）に示した画素では、電流源８
４４から出力される電流を劣化補正装置において制御し
ており、劣化補正装置は該電流源８４４から出力される
電流量を補正する。そして発光素子８４２の発光する期
間を、劣化補正装置によって補正された映像信号によっ
て制御することで、該画素の階調が補正される。

【０１４８】本実施例は、実施例１〜４と組み合わせて
実施することが可能である。

【０１４９】（実施例６）本実施例では、本発明の発光
装置の作製方法について説明する。なお、本実施例で
は、図１０（Ｂ）に示した画素の作製方法を例にとって
説明するが、本実施例の作製方法は、本発明の他の構成
を有する画素にも適用させることが可能である。また本
実施例では、画素が有するトランジスタＴｒ２、Ｔｒ３
の断面図のみ示すが、トランジスタＴｒ１及びＴｒ４も
本実施例の作製方法を参照して作ることが可能である。
また本実施例では、画素部の周辺に設けられる駆動回路
（信号線駆動回路、走査線駆動回路）が有するＴＦＴ
を、画素部のＴＦＴと同一基板上に同時に形成する例を
示す。

【０１５０】まず、図１３（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板３０１上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜３０２を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作
製される酸化窒化シリコン膜３０２ａを１０〜２００ｎ
ｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉ
Ｈ₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコン膜３
０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０
ｎｍ）の厚さに積層形成する。本実施例では下地膜３０
２を２層構造として示したが、前記絶縁膜の単層膜また
は２層以上積層させた構造として形成しても良い。

【０１５１】島状半導体層３０３〜３０６は、非晶質構
造を有する半導体膜をレーザー結晶化法や公知の熱結晶
化法を用いて作製した結晶質半導体膜で形成する。この
島状半導体層３０３〜３０６の厚さは２５〜８０ｎｍ
（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶
質半導体膜の材料に限定はないが、好ましくはシリコン
またはシリコンゲルマニウム（ＳｉＧｅ）合金などで形
成すると良い。

【０１５２】レーザー結晶化法で結晶質半導体膜を作製
する場合は、パルス発振型または連続発光型のエキシマ
レーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用い
る。これらのレーザーを用いる場合には、レーザー発振
器から放射されたレーザー光を光学系で線状に集光し、
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、エキシマレーザ
ーを用いる場合はパルス発振周波数３００Hzとし、レー
ザーエネルギー密度を１００〜４００mJ/cm²(代表的に
は２００〜３００mJ/cm²)とする。また、ＹＡＧレーザ
ーを用いる場合にはその第２高調波を用いパルス発振周
波数３０〜３００kHzとし、レーザーエネルギー密度を
３００〜６００mJ/cm²(代表的には３５０〜５００mJ/cm
²)とすると良い。そして幅１００〜１０００μm、例え
ば４００μmで線状に集光したレーザー光を基板全面に
渡って照射し、この時の線状レーザー光の重ね合わせ率
（オーバーラップ率）を５０〜９０％として行う。

【０１５３】なおレーザーは、連続発振またはパルス発
振の気体レーザもしくは固体レーザを用いることができ
る。気体レーザーとして、エキシマレーザ、Ａｒレー
ザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧ
レーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レー
ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド
レーザ、Ｔｉ：サファイアレーザなどが挙げられる。固
体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、
Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ
₄、ＹＬＦ、ＹＡｌＯ₃などの結晶を使ったレーザー等も
使用可能である。当該レーザーの基本波はドーピングす
る材料によって異なり、１μｍ前後の基本波を有するレ
ーザー光が得られる。基本波に対する高調波は、非線形
光学素子を用いることで得ることができる。

【０１５４】またさらに、固体レーザーから発せられら
た赤外レーザー光を非線形光学素子でグリーンレーザー
光に変換後、さらに別の非線形光学素子によって得られ
る紫外レーザー光を用いることもできる。

【０１５５】非晶質半導体膜の結晶化に際し、大粒径に
結晶を得るためには、連続発振が可能な固体レーザを用
い、基本波の第２高調波〜第４高調波を適用するのが好
ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１
０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用するのが望ましい。具体的には、出力
１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレー
ザ光を非線形光学素子により高調波に変換する。また、
共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、
高調波を射出する方法もある。そして、好ましくは光学
系により照射面にて矩形状または楕円形状のレーザ光に
成形して、被処理体に照射する。このときのエネルギー
密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは
０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１
０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相
対的に半導体膜を移動させて照射する。

【０１５６】次いで、島状半導体層３０３〜３０６を覆
うゲート絶縁膜３０７を形成する。ゲート絶縁膜３０７
はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４
０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成す
る。本実施例では、１２０ｎｍの厚さで酸化窒化シリコ
ン膜で形成する。勿論、ゲート絶縁膜はこのような酸化
窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良
い。例えば、酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）と
Ｏ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜
４００℃とし、高周波（１３．５６ＭＨｚ）、電力密度
０．５〜０．８Ｗ／ｃｍ²で放電させて形成することが
出来る。このようにして作製される酸化シリコン膜は、
その後４００〜５００℃の熱アニールによりゲート絶縁
膜として良好な特性を得ることが出来る。

【０１５７】そして、ゲート絶縁膜３０７上にゲート電
極を形成するための第１の導電膜３０８と第２の導電膜
３０９とを形成する。本実施例では、第１の導電膜３０
８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導
電膜３０９をＷで１００〜３００ｎｍの厚さに形成す
る。

【０１５８】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は
１８０μΩｃｍ程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることが出来る。

【０１５９】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることが出来るが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９９９％または純度９９．９９％のＷタ
ーゲットを用い、さらに成膜時に気相中からの不純物の
混入がないように十分配慮してＷ膜を形成することによ
り、抵抗率９〜２０μΩｃｍを実現することが出来る。

【０１６０】なお、本実施例では、第１の導電膜３０８
をＴａ、第２の導電膜３０９をＷとしたが、特に限定さ
れず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなど
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成してもよい。また、リン
等の不純物元素をドーピングした多結晶シリコン膜に代
表される半導体膜を用いてもよい。本実施例以外の他の
組み合わせの一例で望ましいものとしては、第１の導電
膜３０８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜３０９をＷとする組み合わせ、第１の導電膜３０８
を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０
９をＡｌとする組み合わせ、第１の導電膜３０８を窒化
タンタル（ＴａＮ）で形成し、第２の導電膜３０９をＣ
ｕとする組み合わせが挙げられる。（図１３（Ａ））

【０１６１】次に、レジストによるマスク３１０を形成
し、電極及び配線を形成するための第１のエッチング処
理を行う。本実施例ではＩＣＰ（Inductively Coupled
Plasma：誘導結合型プラズマ）エッチング法を用い、エ
ッチング用ガスにＣＦ₄とＣｌ₂を混合し、１Ｐａの圧力
でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。

【０１６２】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッ
チングされることになる。こうして、第１のエッチング
処理により第１の導電層と第２の導電層から成る第１の
形状の導電層３１１〜３１４（第１の導電層３１１ａ〜
３１４ａと第２の導電層３１１ｂ〜３１４ｂ）を形成す
る。このとき、ゲート絶縁膜３０７においては、第１の
形状の導電層３１１〜３１４で覆われない領域は２０〜
５０ｎｍ程度エッチングされ薄くなった領域が形成され
る。また、マスク３１０も上記エッチングにより表面が
エッチングされた。

【０１６３】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０〜１００ｋ
ｅＶとして行う。ｎ型を付与する不純物元素として１５
族に属する元素、典型的にはリン（Ｐ）または砒素（Ａ
ｓ）を用いるが、ここではリン（Ｐ）を用いる。この場
合、導電層３１１〜３１４がｎ型を付与する不純物元素
に対するマスクとなり、自己整合的に第１の不純物領域
３１７〜３２０が形成される。第１の不純物領域３１７
〜３２０には１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ
³の濃度範囲でｎ型を付与する不純物元素を添加する。
（図１３（Ｂ））

【０１６４】次に、図１３（Ｃ）に示すように、レジス
トマスク３１０は除去しないまま、第２のエッチング処
理を行う。エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用
い、Ｗ膜を選択的にエッチングする。この時、第２のエ
ッチング処理により第２の形状の導電層３２５〜３２８
（第１の導電層３２５ａ〜３２８ａと第２の導電層３２
５ｂ〜３２８ｂ）を形成する。このとき、ゲート絶縁膜
３０７においては、第２の形状の導電層３２５〜３２８
で覆われない領域はさらに２０〜５０ｎｍ程度エッチン
グされ薄くなった領域が形成される。

【０１６５】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【０１６６】そして、図１４（Ａ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてｎ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０ｋｅＶとし、１×１０¹³ａｔｏｍ
ｓ／ｃｍ²のドーズ量で行い、図１３（Ｂ）で島状半導
体層に形成された第１の不純物領域の内側に新たな不純
物領域を形成する。ドーピングは、第２の形状の導電層
３２５〜３２８を不純物元素に対するマスクとして用
い、第１の導電層３２５ａ〜３２８ａの下側の領域にも
不純物元素が添加されるようにドーピングする。こうし
て、第３の不純物領域３３２〜３３５が形成される。こ
の第３の不純物領域３３２〜３３５に添加されたリン
（Ｐ）の濃度は、第１の導電層３２５ａ〜３２８ａのテ
ーパー部の膜厚に従って緩やかな濃度勾配を有してい
る。なお、第１の導電層３２５ａ〜３２８ａのテーパー
部と重なる半導体層において、第１の導電層３２５ａ〜
３２８ａのテーパー部の端部から内側に向かって若干、
不純物濃度が低くなっているものの、ほぼ同程度の濃度
である。

【０１６７】図１４（Ｂ）に示すように第３のエッチン
グ処理を行う。エッチングガスにＣＨＦ₆を用い、反応
性イオンエッチング法（ＲＩＥ法）を用いて行う。第３
のエッチング処理により、第１の導電層３２５ａ〜３２
８ａのテーパー部を部分的にエッチングして、第１の導
電層が半導体層と重なる領域が縮小される。第３のエッ
チング処理によって、第３の形状の導電層３３６〜３３
９（第１の導電層３３６ａ〜３３９ａと第２の導電層３
３６ｂ〜３３９ｂ）を形成する。このとき、ゲート絶縁
膜３０７においては、第３の形状の導電層３３６〜３３
９で覆われない領域はさらに２０〜５０ｎｍ程度エッチ
ングされ薄くなった領域が形成される。

【０１６８】第３のエッチング処理によって、第３の不
純物領域３３２〜３３５においては、第１の導電層３３
６ａ〜３３９ａと重なる第３の不純物領域３３２ａ〜３
３５ａと、第１の不純物領域と第３の不純物領域との間
の第２の不純物領域３３２ｂ〜３３５ｂとが形成され
る。

【０１６９】そして、図１４（Ｃ）に示すように、ｐチ
ャネル型ＴＦＴを形成する島状半導体層３０３、３０６
に第1の導電型とは逆の導電型の第４の不純物領域３４
３〜３４８を形成する。第３の形状の導電層３３６ｂ、
３３９ｂを不純物元素に対するマスクとして用い、自己
整合的に不純物領域を形成する。このとき、ｎチャネル
型ＴＦＴを形成する島状半導体層３０４、３０５は、レ
ジストマスク３５０で全面を被覆しておく。不純物領域
３４３〜３４８にはそれぞれ異なる濃度でリンが添加さ
れているが、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ
法で形成し、そのいずれの領域においても不純物濃度が
２×１０²⁰〜２×１０²¹ａｔｏｍｓ／ｃｍ³となるよう
にする。

【０１７０】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層３３６〜３３９がゲート電極として機能
する。

【０１７１】レジストマスク３５０を除去した後、導電
型の制御を目的として、それぞれの島状半導体層に添加
された不純物元素を活性化する工程を行う。この工程は
ファーネスアニール炉を用いる熱アニール法で行う。そ
の他に、レーザーアニール法、またはラピッドサーマル
アニール法（ＲＴＡ法）を適用することが出来る。熱ア
ニール法では酸素濃度が１ppm以下、好ましくは０．１p
pm以下の窒素雰囲気中で４００〜７００℃、代表的には
５００〜６００℃で行うものであり、本実施例では５０
０℃で４時間の熱処理を行う。ただし、第３の形状の導
電層３３６〜３３９に用いた配線材料が熱に弱い場合に
は、配線等を保護するため層間絶縁膜（シリコンを主成
分とする）を形成した後で活性化を行うことが好まし
い。

【０１７２】レーザーアニール法を用いる場合、結晶化
の際に用いたレーザーを使用することが可能である。活
性化の場合は、移動速度は結晶化と同じにし、０．０１
〜１００ＭＷ／ｃｍ²程度（好ましくは０．０１〜１０
ＭＷ／ｃｍ²）のエネルギー密度が必要となる。

【０１７３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。

【０１７４】次いで、図１５（Ａ）に示すように、第１
の層間絶縁膜３５５を酸化窒化シリコン膜から１００〜
２００ｎｍの厚さで形成する。その上に有機絶縁物材料
から成る第２の層間絶縁膜３５６を形成した後、第１の
層間絶縁膜３５５、第２の層間絶縁膜３５６、およびゲ
ート絶縁膜３０７に対してコンタクトホールを形成し、
接続配線３５７〜３６２をパターニング形成する。なお
３６２は電源線であり、３６０は信号線である。

【０１７５】第２の層間絶縁膜３５６としては、有機樹
脂を材料とする膜を用い、その有機樹脂としてはポリイ
ミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）等を使用することが出来る。特に、第２の層間絶
縁膜３５６は平坦化の意味合いが強いので、平坦性に優
れたアクリルが好ましい。本実施例ではＴＦＴによって
形成される段差を十分に平坦化しうる膜厚でアクリル膜
を形成する。好ましくは１〜５μｍ（さらに好ましくは
２〜４μｍ）とすれば良い。

【０１７６】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、ｎ型の不純物領
域３１８、３１９またはｐ型の不純物領域３４５、３４
８に達するコンタクトホール、容量配線（図示せず）に
達するコンタクトホール（図示せず）をそれぞれ形成す
る。

【０１７７】また、接続配線３５７〜３６２として、Ｔ
ｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００
ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３
層構造の積層膜を所望の形状にパターニングしたものを
用いる。勿論、他の導電膜を用いても良い。

【０１７８】次に、接続配線（接続配線）３６２に接す
る画素電極３６５をパターニング形成する。

【０１７９】また、本実施例では、画素電極３６５とし
てＩＴＯ膜を１１０ｎｍの厚さに形成し、パターニング
を行った。画素電極３６５を接続配線３６２と接するよ
うに配置することでコンタクトを取っている。また、酸
化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合
した透明導電膜を用いても良い。この画素電極３６５が
ＯＬＥＤの陽極となる。（図１５（Ａ））

【０１８０】次に、図１５（Ｂ）に示すように、珪素を
含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの
厚さに形成し、画素電極３６５に対応する位置に開口部
を形成して、バンクとして機能する第３の層間絶縁膜３
６６を形成する。開口部を形成する際、ウエットエッチ
ング法を用いることで容易にテーパー形状の側壁とする
ことが出来る。開口部の側壁が十分になだらかでないと
段差に起因する有機発光層の劣化が顕著な問題となって
しまうため、注意が必要である。

【０１８１】次に、有機発光層３６７および陰極（Ｍｇ
Ａｇ電極）３６８を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、有機発光層３６７の膜厚は８
０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰
極３６８の厚さは１８０〜３００ｎｍ（典型的には２０
０〜２５０ｎｍ）とすれば良い。

【０１８２】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、有機発光層および陰極を形成する。但し、有機発光
層は溶液に対する耐性に乏しいためフォトリソグラフィ
技術を用いずに各色個別に形成しなくてはならない。そ
こでメタルマスクを用いて所望の画素以外を隠し、必要
箇所だけ選択的に有機発光層を形成するのが好ましい。

【０１８３】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
有機発光層を選択的に形成する。次いで、緑色に対応す
る画素以外を全て隠すマスクをセットし、そのマスクを
用いて緑色発光の有機発光層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクを
セットし、そのマスクを用いて青色発光の有機発光層を
選択的に形成する。なお、ここでは全て異なるマスクを
用いるように記載しているが、同じマスクを使いまわし
ても構わない。

【０１８４】ここではＲＧＢに対応した３種類のＯＬＥ
Ｄを形成する方式を用いたが、白色発光のＯＬＥＤとカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＯＬＥＤを重ねる方式などを用い
ても良い。

【０１８５】なお、有機発光層３６７としては公知の材
料を用いることが出来る。公知の材料としては、駆動電
圧を考慮すると有機材料を用いるのが好ましい。例えば
正孔注入層、正孔輸送層、発光層および電子注入層でな
る４層構造を有機発光層とすれば良い。

【０１８６】次に陰極３６８を形成する。なお本実施例
では陰極３６８としてＭｇＡｇを用いたが、本発明はこ
れに限定されない。陰極３６８として他の公知の材料を
用いても良い。

【０１８７】画素電極３６５と、有機発光層３６７と、
陰極３６８とが重なっている部分が、ＯＬＥＤ３７５に
相当する。

【０１８８】また、次に保護電極３６９を蒸着法により
形成する。保護電極３６９は、大気開放せずに陰極３６
８と連続して形成しても良い。保護電極３６９は有機発
光層３６７を水分や酸素から保護するのに有効である

【０１８９】また、保護電極３６９は陰極３６８の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機発光層３６７、陰極３６８は非常に水分に弱いの
で、保護電極３６９までを大気解放しないで連続的に形
成し、外気から有機発光層を保護することが望ましい。

【０１９０】最後に、窒化珪素膜でなるパッシベーショ
ン膜３７０を３００ｎｍの厚さに形成する。パッシベー
ション膜３７０を形成しておくことで、有機発光層３６
７を水分等から保護することができ、ＯＬＥＤの信頼性
をさらに高めることが出来る。なおパッシベーション膜
３７０は必ずしも設ける必要はない。

【０１９１】こうして図１５（Ｂ）に示すような構造の
発光装置が完成する。３７１は駆動回路部のｐチャネル
型ＴＦＴ、３７２は駆動回路部のｎチャネル型ＴＦＴ、
３７３はトランジスタＴｒ３、３７４はトランジスタＴ
ｒ２に相当する。

【０１９２】ところで、本実施例の発光装置は、画素部
だけでなく駆動回路にも最適な構造のＴＦＴを配置する
ことにより、非常に高い信頼性を示し、動作特性も向上
しうる。また結晶化工程においてＮｉ等の金属触媒を添
加し、結晶性を高めることも可能である。それによっ
て、信号線駆動回路の駆動周波数を１０ＭＨｚ以上にす
ることが可能である。

【０１９３】なお、実際には図１５（Ｂ）の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＯＬＥＤの信頼性が向上する。

【０１９４】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタを取り付ける。

【０１９５】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。

【０１９６】本実施例は、実施例１〜５と自由に組み合
わせて実施することが可能である。

【０１９７】（実施例７）本発明において、三重項励起
子からの燐光を発光に利用できる有機発光材料を用いる
ことで、外部発光量子効率を飛躍的に向上させることが
できる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。

【０１９８】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)

【０１９９】上記の論文により報告された有機発光材料
（クマリン色素）の分子式を以下に示す。

【０２００】

【化１】

【０２０１】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)

【０２０２】上記の論文により報告された有機発光材料
（Ｐｔ錯体）の分子式を以下に示す。

【０２０３】

【化２】

【０２０４】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【０２０５】上記の論文により報告された有機発光材料
（Ｉｒ錯体）の分子式を以下に示す。

【０２０６】

【化３】

【０２０７】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。

【０２０８】なお、本実施例の構成は、実施例１〜実施
例６のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。

【０２０９】（実施例８）本実施例では、本発明の発光
装置の画素の構成について説明する。図１６に本実施例
の発光装置の画素の断面図を示す。また本実施例では説
明を簡便にするために、画素が有するｎチャネル型ＴＦ
Ｔと、画素電極に供給する電流を制御しているｐチャネ
ル型ＴＦＴのみ図示したが、他のＴＦＴも図１６に示し
た構成を参照して作製することが可能である。

【０２１０】７５１はｎチャネル型ＴＦＴであり、また
７５２はｐチャネル型ＴＦＴである。ｎチャネル型ＴＦ
Ｔ７５１は、半導体膜７５３と、第１の絶縁膜７７０
と、第１の電極７５４、７５５と、第２の絶縁膜７７１
と、第２の電極７５６、７５７とを有している。そし
て、半導体膜７５３は、第１濃度の一導電型不純物領域
７５８と、第２濃度の一導電型不純物領域７５９と、チ
ャネル形成領域７６０、７６１を有している。

【０２１１】なお本実施例では、第１の絶縁膜７７０は
２つの絶縁膜７７０ａ、７７０ｂを積層した構造を有し
ているが、第１の絶縁膜７７０は単層の絶縁膜であって
も良いし、３層以上の絶縁膜を積層した構造を有してい
ても良い。

【０２１２】第１の電極７５４、７５５とチャネル形成
領域７６０、７６１は、それぞれ第１の絶縁膜７７０を
間に挟んで重なっている。また、第２の電極７５６、７
５７と、チャネル形成領域７６０、７６１とは、それぞ
れ第２の絶縁膜７７１を間に挟んで重なっている。

【０２１３】ｐチャネル型ＴＦＴ７５２は、半導体膜７
８０と、第１の絶縁膜７７０と、第１の電極７８２と、
第２の絶縁膜７７１と、第２の電極７８１とを有してい
る。そして、半導体膜７８０は、第３濃度の一導電型不
純物領域７８３と、チャネル形成領域７８４を有してい
る。

【０２１４】第１の電極７８２とチャネル形成領域７８
４とは、それぞれ第１の絶縁膜７７０を間に挟んで重な
っている。第２の電極７８１とチャネル形成領域７８４
とは、それぞれ第２の絶縁膜７７１を間に挟んで重なっ
ている。

【０２１５】そして本実施例では、図示してはいないが
第１の電極７５４、７５５と、第２の電極７５６、７５
７とは電気的に接続されている。また、第１の電極７８
２と第２の電極７８１とは電気的に接続されている。な
お、本発明はこの構成に限定されず、第１の電極７５
４、７５５と、第２の電極７５６、７５７とが電気的に
切り離されており、第１の電極７５４、７５５に一定の
電圧が印加されていても良い。また第１の電極７８２と
第２の電極７８１とが電気的に切り離され、第１の電極
７８２に一定に電圧が印加されていても良い。

【０２１６】第１の電極に一定の電圧を印加すること
で、電極が１つの場合に比べて閾値のばらつきを抑える
ことができ、なおかつオフ電流を抑えることができる。
また、第１の電極と第２の電極に同じ電圧を印加するこ
とで、実質的に半導体膜の膜厚を薄くしたのと同じよう
に空乏層が早く広がるので、サブスレッショルド係数を
小さくすることができ、さらに電界効果移動度を向上さ
せることができる。したがって、電極が１つの場合に比
べてオン電流を大きくすることができる。よって、この
構造のＴＦＴを駆動回路に使用することにより、駆動電
圧を低下させることができる。また、オン電流を大きく
することができるので、ＴＦＴのサイズ（特にチャネル
幅）を小さくすることができる。そのため集積密度を向
上させることができる。

【０２１７】なお、本実施例は実施例１〜実施例７のい
ずれか一と組み合わせて実施することが可能である。

【０２１８】（実施例９）本実施例では、本発明の半導
体装置の１つである発光装置の画素の構成について説明
する。図１７に本実施例の発光装置の画素の断面図を示
す。また本実施例では説明を簡便にするために、画素が
有するｎチャネル型ＴＦＴと、画素電極に供給する電流
を制御しているｐチャネル型ＴＦＴのみ図示したが、他
のＴＦＴも図１７に示した構成を参照して作製すること
が可能である。

【０２１９】図１７において、９１１は基板、９１２は
下地となる絶縁膜（以下、下地膜という）である。基板
９１１としては透光性基板、代表的にはガラス基板、石
英基板、ガラスセラミックス基板、又は結晶化ガラス基
板を用いることができる。但し、作製プロセス中の最高
処理温度に耐えるものでなくてはならない。

【０２２０】８２０１はｎチャネル型ＴＦＴ、８２０２
はｐチャネル型ＴＦＴである。ｎチャネル型ＴＦＴ８２
０１は、ソース領域９１３、ドレイン領域９１４、ＬＤ
Ｄ領域９１５a〜９１５d、分離領域９１６及びチャネル
形成領域９１７a、９１７bを含む活性層と、ゲート絶縁
膜９１８と、ゲート電極９１９a、９１９bと、第１層間
絶縁膜９２０と、信号線９２１と、接続配線９２２とを
有している。なお、ゲート絶縁膜９１８又は第１層間絶
縁膜９２０は基板上の全ＴＦＴに共通であっても良い
し、回路又は素子に応じて異ならせても良い。

【０２２１】また、図１７に示すｎチャネル型ＴＦＴ８
２０１はゲート電極９１７a、９１７bが電気的に接続さ
れており、いわゆるダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造（直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造）で
あっても良い。

【０２２２】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、Ｔｒ５のオフ電流を十分に低くす
れば、それだけｐチャネル型ＴＦＴ８２０２のゲート電
極に接続された保持容量が必要とする最低限の容量を抑
えることができる。即ち、保持容量の面積を小さくする
ことができるので、マルチゲート構造とすることは発光
素子の有効発光面積を広げる上でも有効である。

【０２２３】さらに、ｎチャネル型ＴＦＴ８２０１にお
いては、ＬＤＤ領域９１５a〜９１５dは、ゲート絶縁膜
９１８を介してゲート電極９１９a、９１９bと重ならな
いように設ける。このような構造はオフ電流を低減する
上で非常に効果的である。また、ＬＤＤ領域９１５a〜
９１５dの長さ（幅）は０．５〜３．５μｍ、代表的に
は２．０〜２．５μｍとすれば良い。なお、二つ以上の
ゲート電極を有するマルチゲート構造の場合、チャネル
形成領域の間に設けられた分離領域９１６（ソース領域
又はドレイン領域と同一の濃度で同一の不純物元素が添
加された領域）がオフ電流の低減に効果的である。

【０２２４】次に、ｐチャネル型ＴＦＴ８２０２は、ソ
ース領域９２６、ドレイン領域９２７及びチャネル形成
領域９２９を含む活性層と、ゲート絶縁膜９１８と、ゲ
ート電極９３０と、第１層間絶縁膜９２０と、接続配線
９３１並びに接続配線９３２で形成されている。本実施
例においてｐチャネル型ＴＦＴ８２０２はｐチャネル型
ＴＦＴである。

【０２２５】なお、ゲート電極９３０はシングルゲート
構造となっているが、マルチゲート構造であっても良
い。

【０２２６】以上は画素内に設けられたＴＦＴの構造に
ついて説明したが、このとき同時に駆動回路も形成され
る。図１７には駆動回路を形成する基本単位となるＣＭ
ＯＳ回路が図示されている。

【０２２７】図１７においては極力動作速度を落とさな
いようにしつつホットキャリア注入を低減させる構造を
有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ８２
０４として用いる。なお、ここでいう駆動回路として
は、ソース信号側駆動回路、ゲート信号側駆動回路を指
す。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバ
ータ、信号分割回路等）を形成することも可能である。

【０２２８】ＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０
４の活性層は、ソース領域９３５、ドレイン領域９３
６、ＬＤＤ領域９３７及びチャネル形成領域９３８を含
み、ＬＤＤ領域９３７はゲート絶縁膜９１８を介してゲ
ート電極９３９と重なっている。

【０２２９】ドレイン領域９３６側のみにＬＤＤ領域９
３７を形成しているのは、動作速度を落とさないための
配慮である。また、このｎチャネル型ＴＦＴ８２０４は
オフ電流値をあまり気にする必要はなく、それよりも動
作速度を重視した方が良い。従って、ＬＤＤ領域９３７
は完全にゲート電極に重ねてしまい、極力抵抗成分を少
なくすることが望ましい。即ち、いわゆるオフセットは
なくした方がよい。

【０２３０】また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ
８２０５は、ホットキャリア注入による劣化が殆ど気に
ならないので、特にＬＤＤ領域を設けなくても良い。従
って活性層はソース領域９４０、ドレイン領域９４１及
びチャネル形成領域９４２を含み、その上にはゲート絶
縁膜９１８とゲート電極９４３が設けられる。勿論、ｎ
チャネル型ＴＦＴ８２０４と同様にＬＤＤ領域を設け、
ホットキャリア対策を講じることも可能である。

【０２３１】なお９６１〜９６５はチャネル形成領域９
４２、９３８、９１７ａ、９１７ｂ、９２９を形成する
ためのマスクである。

【０２３２】また、ｎチャネル型ＴＦＴ８２０４及びｐ
チャネル型ＴＦＴ８２０５はそれぞれソース領域上に第
１層間絶縁膜９２０を間に介して、接続配線９４４、９
４５を有している。また、接続配線９４６によってｎチ
ャネル型ＴＦＴ８２０４とｐチャネル型ＴＦＴ８２０５
とのドレイン領域は互いに電気的に接続される。

【０２３３】なお本実施例の構成は、実施例１〜７と自
由に組み合わせて実施することが可能である。

【０２３４】（実施例１０）本実施例では、陰極を画素
電極として用いた画素の構成について説明する。

【０２３５】本実施例の画素の断面図を図１８に示す。
図１８において、基板３５０１上に設けられたｎチャネ
ル型ＴＦＴ３５０２は公知の方法を用いて作製される。
本実施例ではダブルゲート構造としている。なお、本実
施例ではダブルゲート構造としているが、シングルゲー
ト構造でも構わないし、トリプルゲート構造やそれ以上
のゲート電極を持つマルチゲート構造でも構わない。ま
た本実施例では説明を簡便にするために、画素が有する
ｎチャネル型ＴＦＴと、画素電極に供給する電流を制御
しているｐチャネル型ＴＦＴのみ図示したが、他のＴＦ
Ｔも図１８に示した構成を参照して作製することが可能
である。

【０２３６】また、ｐチャネル型ＴＦＴ３５０３はｎチ
ャネル型ＴＦＴであり、公知の方法を用いて作製され
る。また、３８で示される配線は、ｎチャネル型ＴＦＴ
３５０２のゲート電極３９aと３９bを電気的に接続する
走査線である。

【０２３７】本実施例ではｐチャネル型ＴＦＴ３５０３
をシングルゲート構造で図示しているが、複数のＴＦＴ
を直列につなげたマルチゲート構造としても良い。さら
に、複数のＴＦＴを並列につなげて実質的にチャネル形
成領域を複数に分割し、熱の放射を高い効率で行えるよ
うにした構造としても良い。このような構造は熱による
劣化対策として有効である。

【０２３８】ｎチャネル型ＴＦＴ３５０２及びｐチャネ
ル型ＴＦＴ３５０３の上には第１層間絶縁膜４１が設け
られ、その上に樹脂絶縁膜でなる第２層間絶縁膜４２が
形成される。第２層間絶縁膜４２を用いてＴＦＴによる
段差を平坦化することは非常に重要である。後に形成さ
れる有機発光層は非常に薄いため、段差が存在すること
によって発光不良を起こす場合がある。従って、有機発
光層をできるだけ平坦面に形成しうるように画素電極を
形成する前に平坦化しておくことが望ましい。

【０２３９】また、４３は反射性の高い導電膜でなる画
素電極（発光素子の陰極）であり、ｐチャネル型ＴＦＴ
３５０３のドレイン領域に電気的に接続される。画素電
極４３としてはアルミニウム合金膜、銅合金膜または銀
合金膜など低抵抗な導電膜またはそれらの積層膜を用い
ることが好ましい。勿論、他の導電膜との積層構造とし
ても良い。

【０２４０】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機有機発光材料としてはπ共役ポリマー
系材料を用いる。代表的なポリマー系材料としては、ポ
リパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカ
ルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げ
られる。

【０２４１】なお、ＰＰＶ系有機発光材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０２４２】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０２４３】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて有機発光層（発光及びそのた
めのキャリアの移動を行わせるための層）を形成すれば
良い。

【０２４４】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機発光材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機発光材料や無機材料は公知の材料を用いること
ができる。

【０２４５】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の有機発光層とし
ている。そして、正孔注入層４６の上には透明導電膜で
なる陽極４７が設けられる。本実施例の場合、発光層４
５で生成された光は上面側に向かって（ＴＦＴの上方に
向かって）放射されるため、陽極は透光性でなければな
らない。透明導電膜としては酸化インジウムと酸化スズ
との化合物や酸化インジウムと酸化亜鉛との化合物を用
いることができるが、耐熱性の低い発光層や正孔注入層
を形成した後で形成するため、可能な限り低温で成膜で
きるものが好ましい。

【０２４６】陽極４７まで形成された時点で発光素子３
５０５が完成する。なお、ここでいう発光素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されている。画素電極４３は画素
の面積にほぼ一致するため、画素全体が発光素子として
機能する。従って、発光の利用効率が非常に高く、明る
い画像表示が可能となる。

【０２４７】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部と発光素子と
を遮断することであり、有機発光材料の酸化による劣化
を防ぐ意味と、有機発光材料からの脱ガスを抑える意味
との両方を併せ持つ。これにより発光装置の信頼性が高
められる。

【０２４８】以上のように本発明の発光装置は図１８の
ような構造の画素からなる画素部を有し、オフ電流値の
十分に低いＴＦＴ３５０２と、ホットキャリア注入に強
いＴＦＴ３５０３とを有する。従って、高い信頼性を有
し、且つ、良好な画像表示が可能な発光装置が得られ
る。

【０２４９】なお、本実施例の構成は、実施例１〜７構
成と自由に組み合わせて実施することが可能である。

【０２５０】（実施例１１）発光素子を用いた発光装置
は自発光型であるため、液晶ディスプレイに比べ、明る
い場所での視認性に優れ、視野角が広い。従って、様々
な電子機器の表示部に用いることができる。

【０２５１】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図１９に
示す。

【０２５２】図１９（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
発光装置は表示部２００３に用いることができる。発光
装置は自発光型であるためバックライトが必要なく、液
晶ディスプレイよりも薄い表示部とすることができる。
なお、表示装置は、パソコン用、ＴＶ放送受信用、広告
表示用などの全ての情報表示用表示装置が含まれる。

【０２５３】図１９（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置を表示部２１０
２に用いることで、本発明のデジタルスチルカメラが完
成する。

【０２５４】図１９（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置を表示部２２０３に用いることで、本発明のノ
ート型パーソナルコンピュータが完成する。

【０２５５】図１９（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置を表示部２３０２に用いること
で、本発明のモバイルコンピュータが完成する。

【０２５６】図１９（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の発光装置を表示部Ａ、Ｂ２４０
３、２４０４に用いることで、本発明の画像再生装置が
完成する。

【０２５７】図１９（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置を表示部２５０２に用いることで、本発明の
ゴーグル型ディスプレイが完成する。

【０２５８】図１９（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９、接眼部２６１０等を含む。本発明の発光装
置を表示部２６０２に用いることで、本発明のビデオカ
メラが完成する。

【０２５９】ここで図１９（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の発光装置を表示部２７０３に用いることで、本
発明の携帯電話が完成する。

【０２６０】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。

【０２６１】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。

【０２６２】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【０２６３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１０に示し
たいずれの構成の発光装置を用いても良い。

【０２６４】（実施例１２）本実施例では、画素数が１
７６ｘＲＧＢｘ２２０の発光装置において、各色の階調
が６ビットである映像信号を補正する劣化補正装置を例
に挙げ、その具体的な構造について説明する。

【０２６５】図２２に、本実施例の劣化補正装置のブロ
ック図を示す。図１において既に示しているものは同じ
符号を付す。図２２に示すように、カウンタ１０２はサ
ンプリング回路５０１、レジスタ５０２、加算器５０３
及びラインメモリ５０４（１７６×３２ｂｉｔ）を有し
ている。また、映像信号補正回路１１０は、積算回路５
０５、レジスタ５０６、演算回路５０７及びＲＧＢレジ
スタ５０８（ＲＧＢ×７ｂｉｔ）を有している。揮発性
メモリ１０８は２つのＳＲＡＭ５０９、５１０（２５６
×１６ｂｉｔ）を有しており、２つのＳＲＡＭを合わせ
て画素数×３２ｂｉｔ（大凡４Ｍｂｉｔ）の容量を有し
ている。また本実施例では不揮発性メモリ１０９として
フラッシュメモリを用い、記憶回路部１０６には揮発性
メモリ１０８と不揮発性メモリ１０９の他に２つのレジ
スタ５１１、５１２が設けられている

【０２６６】不揮発性メモリ１０９には、発光期間また
は階調数の累積したデータと、各画素の劣化の程度がデ
ータとして記憶されている。発光装置の使用開始時は発
光期間または階調数の累積が０であり、不揮発性メモリ
１０９に０が記憶されている。電源投入とともに、不揮
発性メモリ１０９のデータは揮発性メモリ１０８に転送
される。

【０２６７】点灯が開始されると、積算回路５０５にお
いて、レジスタ５０６に記憶されている補正係数を６ビ
ットの映像信号に乗算することで、映像信号の補正が行
なわれる。初期の補正係数は１である。また積算回路５
０５において補正の精度を上げるために、映像信号が６
ビットから７ビットに変更される。補正係数が乗算され
た映像信号は、補正後の映像信号として信号線駆動回路
１０１またはサブフレーム期間に対応するように映像信
号を処理するサブフレーム期間生成回路（図示せず）等
の後段の回路に送られる。

【０２６８】一方、補正係数が乗算された補正後の７ビ
ットの映像信号は、カウンタ１０２が有するサンプリン
グ回路５０１においてサンプリングされ、レジスタ５０
２に送られる。なお、全ての映像信号をレジスタ５０２
に送る場合はサンプリング回路５０１は不要であるが、
サンプリングすることで揮発性メモリ１０８の容量が抑
えられる。例えば映像信号のサンプリングを１秒に１回
行なうとすると、揮発性メモリ１０８の基板上の占有面
積は６０分の１に抑えることができる。

【０２６９】なおサンプリングを１秒につき１回とした
が、本発明はこれに限定されない。

【０２７０】サンプリングされた映像信号はレジスタ５
０２から加算器５０３に送られる。また加算器５０３に
は、揮発性メモリ１０８に記憶されている発光期間また
は階調数の累積したデータが、レジスタ５１１、５１２
を介して入力される。レジスタ５１１、５１２は、揮発
性メモリ１０８から加算器５０３へのデータの入力のタ
イミングを図るために用いており、揮発性メモリ１０８
の呼び出しが十分速ければ、レジスタ５１１、５１２は
無くすことも可能である。

【０２７１】加算器５０３では、サンプリングされた映
像信号が情報として有する発光期間または階調数を、揮
発性メモリ１０８に記憶されている発光期間または階調
数の累積したデータに加算し、１７６段のラインメモリ
５０４に記憶する。なお本実施例ではラインメモリ５０
４および揮発性メモリ１０８で処理するデータは各画素
３２ビットとした。このメモリ容量で約１８０００時間
分の記憶ができる。

【０２７２】ラインメモリ５０４に記憶されてた発光期
間または階調数の累積したデータは、再度揮発性メモリ
１０８に記憶され、１秒後に再び読み出され、サンプリ
ングされた映像信号が加算される。このようにして順次
加算が行なわれていく。

【０２７３】電源オフ時には、揮発性メモリ１０８のデ
ータが不揮発性メモリ１０９に記憶され、揮発性メモリ
１０８のデータが消失しても問題ないように設定されて
いる。

【０２７４】図２３に演算回路５０７のブロック図を示
す。揮発性メモリ１０８に記憶されている発光期間また
は階調数の累積したデータは、演算器５１３に入力され
る。演算器５１３では揮発性メモリ１０８に記憶されて
いる発光期間または階調数の累積したデータと、補正デ
ータ格納回路１１２の輝度特性の経時変化のデータとか
ら、補正係数を算出する。これを一旦８ビットのライン
メモリ５１４に記憶してからＳＲＡＭ５１６に記憶す
る。このＳＲＡＭ５１６は８ビットで画素ごとに２５６
段階の補正係数を記憶できるようにしている。この補正
係数をレジスタ５０６に一旦記憶してから積算回路５０
５に入力し、映像信号に乗算して補正を行う。

【０２７５】なお電流補正回路１１１は、実施の形態に
示した場合と同様に、あらかじめ補正データ格納回路１
１２に記憶された輝度特性の経時変化のデータと、揮発
性メモリ１０８に記憶された各画素の発光期間または階
調数の累積したデータとを比較し、各画素の劣化の程度
を把握する。そして劣化が一番著しい特定の画素を検出
し、該特定の画素の劣化の度合いに合わせて、電流源１
０４から画素部１０３に供給される電流の値を補正す
る。具体的には、該特定の画素において所望の階調を表
示することができるように、電流の値を高くする。

【０２７６】該特定の画素に合わせて、画素部１０３に
供給される電流の値が補正されるので、該特定の画素よ
り劣化が進んでいないその他の画素においては、発光素
子に過剰の電流が供給されることになり、所望の階調が
得られない。そこで、映像信号補正回路１１０によっ
て、その他の画素の階調を決定する映像信号を補正す
る。映像信号補正回路１１０には、発光期間または階調
数の累積したデータの他に、映像信号が入力されてい
る。映像信号補正回路１１０では、あらかじめ補正デー
タ格納回路１１２に記憶された輝度特性の経時変化のデ
ータと、各画素の発光期間または階調数の累積したデー
タとを比較し、各画素の劣化の程度を把握する。そして
劣化が一番著しい特定の画素を検出し、該特定の画素の
劣化の度合いに合わせて、入力された映像信号の補正を
行う。具体的には、所望の階調数が得られるように映像
信号の補正を行う。補正された映像信号は、信号線駆動
回路１０１に入力される。

【０２７７】本実施例は、実施例３〜１１と組み合わせ
て実施することが可能である。

【発明の効果】本発明の発光装置によって、発光期間の
差による発光素子の劣化を回路側で補正し、輝度ムラの
ない均一な画面の表示が可能な発光装置を提供すること
が出来る。

【図面の簡単な説明】

【図１】本発明の発光装置のブロック図。

【図２】本発明の発光装置の画素回路図。

【図３】本発明の発光装置における、発光素子の電
流と輝度の経時変化を示す図。

【図４】本発明の発光装置における、発光素子の電
流の経時変化を示す図。

【図５】加算処理による補正方法を示した図。

【図６】本発明の発光装置の信号線駆動回路のブロ
ック図。

【図７】電流設定回路及び切り替え回路の回路図。

【図８】本発明の発光装置の走査線駆動回路のブロ
ック図。

【図９】本発明の発光装置のブロック図。

【図１０】本発明の発光装置の画素回路図。

【図１１】本発明の発光装置の画素回路図。

【図１２】本発明の発光装置の画素回路図。

【図１３】本発明の発光装置の作製方法を示す図。

【図１４】本発明の発光装置の作製方法を示す図。

【図１５】本発明の発光装置の作製方法を示す図。

【図１６】本発明の発光装置の断面図。

【図１７】本発明の発光装置の断面図。

【図１８】本発明の発光装置の断面図。

【図１９】本発明の発光装置を用いた電子機器の図。

【図２０】階調数と発光期間の関係を示す図。

【図２１】劣化による発光素子の輝度の変化を示す
図。

【図２２】劣化補正装置のブロック図。

【図２３】演算回路のブロック図

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｐ６４２６４２Ａ６７０６７０ＪＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ

Claims

【特許請求の範囲】

【請求項１】複数の発光素子と、前記複数の発光素子の発光期間を制御する映像信号か
ら、前記複数の各発光素子の発光期間の累積または階調
数の累積を算出し、前記算出された発光期間の累積または階調数の累積と、
前記発光素子の輝度特性の経時変化のデータとから前記
複数の各発光素子の輝度の変化量を把握し、前記複数の発光素子のうちの一の発光素子の輝度が初期
値に戻るように、電流源から前記複数の発光素子に供給
される電流を補正し、なおかつ前記一の発光素子の輝度
の変化量と、前記一の発光素子以外の各発光素子の輝度
の変化量との差をうめるように、前記映像信号を補正し
て前記一の発光素子以外の各発光素子の階調を補正する
ことを特徴とする発光装置の駆動方法。
【請求項２】複数の発光素子と、前記複数の発光素子に電流を供給する電流源と、前記複数の発光素子の発光期間を制御する映像信号か
ら、前記複数の各発光素子の発光期間の累積または階調
数の累積を算出し、前記算出された発光期間の累積または階調数の累積と、
前記発光素子の輝度特性の経時変化のデータとから前記
複数の各発光素子の輝度の変化量を把握し、前記複数の発光素子のうちの一の発光素子の輝度が初期
値に戻るように、電流源から前記複数の発光素子に供給
される電流を補正し、なおかつ前記一の発光素子の輝度
の変化量と、前記一の発光素子以外の各発光素子の輝度
の変化量との差をうめるように、前記映像信号を補正し
て前記一の発光素子以外の各発光素子の階調を補正し、前記映像信号の補正により、前記一の発光素子以外の各
発光素子の階調を制御する映像信号はｍ（ｍは整数）ビ
ット増加することを特徴とする発光装置の駆動方法。
【請求項３】複数の発光素子と、前記複数の発光素子に電流を供給する電流源と、前記複数の発光素子の発光期間を制御する映像信号を複
数回サンプリングし、複数の各発光素子の発光の有無を
検出し、前記複数の各発光素子の発光していた回数をカ
ウントする手段と、前記カウントされた全検出回数に対する前記複数の各発
光素子の発光していた回数の割合と、前記発光素子の輝
度特性の経時変化のデータとから前記複数の各発光素子
の輝度の変化量を把握し、前記複数の発光素子のうちの一の発光素子の輝度が初期
値に戻るように、電流源から前記複数の発光素子に供給
される電流を補正し、なおかつ前記一の発光素子の輝度
の変化量と、前記一の発光素子以外の各発光素子の輝度
の変化量との差をうめるように、前記映像信号を補正し
て前記一の発光素子以外の各発光素子の階調を補正する
ことを特徴とする発光装置の駆動方法。
【請求項４】複数の発光素子と、前記複数の発光素子に電流を供給する電流源と、前記複数の発光素子の発光期間を制御する映像信号を複
数回サンプリングし、複数の各発光素子の発光の有無を
検出し、前記複数の各発光素子の発光していた回数をカ
ウントする手段と、前記カウントされた全検出回数に対する前記複数の各発
光素子の発光していた回数の割合と、前記発光素子の輝
度特性の経時変化のデータとから前記複数の各発光素子
の輝度の変化量を把握し、前記複数の発光素子のうちの一の発光素子の輝度が初期
値に戻るように、電流源から前記複数の発光素子に供給
される電流を補正し、なおかつ前記一の発光素子の輝度
の変化量と、前記一の発光素子以外の各発光素子の輝度
の変化量との差をうめるように、前記映像信号を補正し
て前記一の発光素子以外の各発光素子の階調を補正し、前記映像信号の補正により、前記一の発光素子以外の各
発光素子の階調を制御する映像信号はｍ（ｍは整数）ビ
ット増加することを特徴とする発光装置の駆動方法。
【請求項５】複数の第１の発光素子と、前記複数の第１の発光素子に電流を供給する電流源と、映像信号を用いて、前記複数の各第１の発光素子につい
て、発光期間の総和をそれぞれ算出し、前記複数の各第１の発光素子が発光期間の総和と、第２
の発光素子の発光期間の総和に対する輝度の変化量とを
もとに、前記複数の各第１の発光素子のそれぞれについ
て輝度の変化量を把握し、前記複数の第１の発光素子のうち、前記算出された発光
期間の総和が最も長い一の第１の発光素子を検出し、前
記一の第１の発光素子の輝度の変化量から、前記一の第
１の発光素子の輝度が初期値に戻るように、電流源から
前記複数の第１の発光素子に供給される電流を補正し、
なおかつ前記一の発光素子の輝度の変化量と、前記一の
発光素子以外の各発光素子の輝度の変化量との差をうめ
るように、前記映像信号を補正して前記一の発光素子以
外の各発光素子の階調を補正することを特徴とする発光
装置の駆動方法。
【請求項６】複数の第１の発光素子と、前記複数の第１の発光素子に電流を供給する電流源と、映像信号を用いて、前記複数の各第１の発光素子につい
て、発光期間の総和をそれぞれ算出し、前記複数の各第１の発光素子が発光期間の総和と、第２
の発光素子の発光期間の総和に対する輝度の変化量とを
もとに、前記複数の各第１の発光素子のそれぞれについ
て輝度の変化量を把握し、前記複数の第１の発光素子のうち、前記算出された発光
期間の総和が最も長い一の第１の発光素子を検出し、前
記一の第１の発光素子の輝度の変化量から、前記一の第
１の発光素子の輝度が初期値に戻るように、電流源から
前記複数の第１の発光素子に供給される電流を補正し、
なおかつ前記一の発光素子の輝度の変化量と、前記一の
発光素子以外の各発光素子の輝度の変化量との差をうめ
るように、前記映像信号を補正して前記一の発光素子以
外の各発光素子の階調を補正し、前記映像信号の補正により、前記一の発光素子以外の各
発光素子の階調を制御する映像信号はｍ（ｍは整数）ビ
ット増加することを特徴とする発光装置の駆動方法。
【請求項７】請求項１乃至請求項６のいずれか１項にお
いて、前記一の発光素子の輝度の変化量の、前記初期値
に対する割合が一定の値に達したときに、前記電流源か
ら前記複数の発光素子に供給される電流を補正を停止す
ることを特徴とする発光装置の駆動方法。