JP2003167061A

JP2003167061A - マルチビーム検出器、電子線装置、及び該装置を用いた半導体デバイス製造方法

Info

Publication number: JP2003167061A
Application number: JP2001366599A
Authority: JP
Inventors: Mamoru Nakasuji; 護中筋; Takao Kato; 隆男加藤; Toru Satake; 徹佐竹; Shinji Nomichi; 伸治野路
Original assignee: Ebara Corp
Current assignee: Ebara Corp
Priority date: 2001-11-30
Filing date: 2001-11-30
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】電子線装置等に用いられるマルチビーム検出器
のサイズを小さくし、かつ検出効率を高くする。【解決手段】検出器１０の複数の検出素子Ｄ１〜Ｄ８
は、単結晶のＳｉ層にリンを拡散させて形成したｐ型領
域と、総ての検出素子に共通に設けられたｎ型層とによ
り構成され、検出された信号は端子Ｅ１〜Ｅ８から出力
される。検出器のハウジングは、検出素子の表面に対向
する部分が金属で構成され、該金属部分には、検出素子
Ｄ１〜Ｄ８に対向して、二次電子を通すための８個の開
口Ａ１〜Ａ８が設けられている。モノリシック構成であ
るため小型化できる。検出素子のｐ型及びｎ型領域に高
電圧を印加しハウジングの金属部分を接地することによ
り、開口が凸レンズ作用を呈して電子線を高効率で通過
させるので、マルチビーム間のクロストークを低減する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、最小線幅０．１μ
ｍ以下のパターンを有する半導体ウエハ等の試料の評価
を、高スループット及び高信頼性で行う電子線装置、該
電子線装置において検出器として使用される電子線検出
器、及び該電子線装置を用いて半導体ウエハを評価する
ことによるデバイス製造方法に関する。

【０００２】

【従来の技術】従来、荷電粒子線すなわち電子線を検出
するための、半導体で形成された電子線検出器として、
単一のＰＩＮダイオードからなる検出器（個別検出
器）、及びＣＣＤ検出器のように何万画素もの検出素子
を集積した検出器が使われている。また、細く絞った電
子線を試料上で走査し、走査点から放出される二次電子
を検出して試料の画像データを取得し、該画像データに
基づいて試料の欠陥等の評価を行う電子線装置が知られ
ている。この電子線装置として、単一の電子線を用いた
単ビームＳＥＭが一般的であるが、これは、評価のスル
ープットが著しく低いという問題点があった。低スルー
プットの問題を解決するために、複数の一次電子線（マ
ルチビーム）を用い、複数の検出器を用いて二次電子線
を検出できるようにした電子線装置が、すでに提案され
ている。

【０００３】

【発明が解決しようとする課題】ところで、従来の個別
検出器は、数ｍｍ角程度の寸法を有している。したがっ
て、個別検出器を複数組み合わせて、マルチビームを用
いた電子線装置の検出器として用いようとすると、マル
チビームである二次電子線をそれぞれの検出器に導くた
めに、二次電子像を大きく拡大する必要がある。よっ
て、二次電子を検出器に導くための二次光学系が大掛か
りになる、という問題点がある。また、個別検出器を用
いた場合、検出面が大きいので静電容量が大きくなって
しまい、高速応答が困難であるという問題点がある。ま
た、ＣＣＤ検出器では、面の像をＣＣＤ受光面に形成す
る必要があり、そのための投影結像光学系が複雑であ
る。

【０００４】本発明は、上記した従来例の問題点を解決
するためのものであり、その目的は、複数の電子線すな
わちマルチビームを検出するための検出器として、サイ
ズ及び検出面の面積が小さく、これにより静電容量が小
さく高速応答が可能であり、しかも高信頼性のマルチビ
ーム検出器を提供することである。本発明の他の目的
は、二次光学系を必要としないか、あるいは二次光学系
があっても簡単な構成の光学系でも、マルチビームの走
査により試料から放出された二次電子をクロストークな
しに高効率で検出可能にし、試料の評価を高スループッ
トで行うことができる電子線装置を提供することであ
る。本発明の別の目的は、プロセス途中又は完了後の半
導体ウエハの評価を、高スループットで高信頼性で行う
ことができる半導体デバイス製造方法を提供することで
ある。

【０００５】

【課題を解決するための手段】上記した目的を達成する
ために、本発明は、複数の電子線を検出するためのマル
チビーム検出器であって、単一の結晶基板に形成された
複数のＰＮ接合であって、それぞれが電子線を検出する
ための検出素子を構成する複数のＰＮ接合と、これらＰ
Ｎ接合に対応して設けられ、ＰＮ接合からの信号電流を
独立して取り出すための複数の信号出力端子とを備えて
いることを特徴とするマルチビーム検出器を提供する。
上記したマルチビーム検出器において、複数のＰＮ接合
は、同一円周上に配置されていることが好ましい。

【０００６】本発明はまた、複数の一次電子線を試料に
合焦・走査し、試料から放出される二次電子を対物レン
ズを通過させ、Ｅ×Ｂ分離器により二次光学系に偏向
し、複数の一次電子線に対応して配置された複数の検出
素子によって検出する電子線装置であって、複数の検出
素子が、単一結晶基板に形成されていることを特徴とす
る電子線装置を提供する。上記した電子線装置におい
て、複数の検出素子は、二次電子に対する試料面の共役
面の背後に配置され、かつ、検出器の前には二次電子を
通過させるマルチ開口が配置されていることが好まし
い。本発明はさらに、上記した電子線装置を用いて、プ
ロセス途中又は完了後の半導体ウエハの評価を行うこと
を特徴とする半導体デバイス製造方法を提供する。

【０００７】

【発明の実施の形態】図１及び図２は、本発明の一実施
形態のマルチビーム検出器（以下単に「検出器」と称す
る）１０の平面図及び断面図を示している。なお、図１
の平面図は、検出器１０の検出／信号出力部１１のみ、
すなわち図２に示したハウジング１２を取り除いた状態
で示しており、また、図２の断面図は、図１におけるａ
−ａ線で切断した場合の図であり、検出器１０全体を示
している。図１及び図２において、Ｄ１〜Ｄ８は検出素
子であり、Ｅ１〜Ｅ８はボンディングパッドすなわち信
号の出力端子である。これら検出素子及び出力端子は、
アルミ線等で形成された信号線Ｌ１〜Ｌ８により、電気
的に接続されている。なお、以下の説明においては、検
出素子Ｄ１〜Ｄ８を代表的に表す場合には「検出素子
Ｄ」を用い、出力端子Ｅ１〜Ｅ８を代表的に表す場合は
「出力端子Ｅ」を用い、信号線Ｌ１〜Ｌ８を代表的に用
いる場合には「信号線Ｌ」を用いることにする。

【０００８】検出／信号出力部１１の各検出素子Ｄは、
図１に示すように扇型に形成され、また、図２に示すよ
うに、単結晶のＳｉ層にリンを拡散させて形成したｐ型
領域と、総ての検出素子Ｄに共通に設けられたｎ型層と
により構成されている。検出／信号出力部１１の表面に
は、信号線Ｌ及び出力端子Ｅの部分を除いて、酸化膜か
らなるパッシベーション層ＰＶが形成されている。ハウ
ジング１２は、少なくとも検出／信号出力部１１の表面
に対向する部分が金属で構成されている。そして、該金
属部分には、図１及び図２に示すように、検出素子Ｄに
対応して、二次電子を通すための８個の開口Ａ１〜Ａ８
（代表的に「開口Ａ」）が設けられており、したがっ
て、ハウジング１２の金属部分は、マルチ開口板を構成
している。開口Ａは、対応する検出素子Ｄのほぼ中心部
に位置するよう、配置される。適宜の電圧供給手段（不
図示）により、検出／信号出力部１１に正の高電圧（例
えば、ｎ型領域に＋１０ｋＶ程度、ｐ型領域に独立に＋
９．９８ｋＶ程度）が印加されるのに対して、ハウジン
グ１２の金属部分は接地され、これにより、開口Ａが凸
レンズ作用を呈することができる。

【０００９】単一結晶基板構造の検出／信号出力部１１
は、ハウジング１２に絶縁スペーサ１３を介して固定さ
れている。また、ハウジング１２の内部には、開口Ａを
通過した二次電子が放射方向すなわち検出素子Ｄの方向
へ向かうようにするための電界を生成する電極１４が設
けられている。なお、複数の開口Ａは、Ｙ軸方向に投影
した点がほぼ等間隔となるように設定され、したがっ
て、対応する検出素子Ｄも、その中心部に開口Ａが対向
するように配置される。

【００１０】図３は、本発明に係る電子線装置の概略図
を示している。該電子線装置は、図１及び図２に示した
構成を有するマルチビーム検出器１０と、電子銃２０
と、光学系３０とにより構成され、ウエハ等の試料Ｗの
評価を行うために、試料Ｗの画像を得ることができるも
のである。検出器１０は、Ｒ−θステージ５０の自由端
に取り付けられている。Ｒ−θステージ５０は、ステー
ジの長手方向（Ｒ方向）に伸縮可能であるとともに、自
由端と反対側の端部が適宜の手段によって、回転軸ａの
周りに所定の小角度だけ回転可能（図３においては、ス
テージ５０の長手方向を含みかつ図面と直交する平面上
で回転可能）に構成されている。また、ステージ５０
は、軸ａの沿って平行移動可能に構成されている。した
がって、Ｒ−θステージ５０をＲ方向に伸縮させかつ回
転軸ａの周りに回転させ、さらに軸ａに沿って平行移動
させることにより、検出器１０の開口Ａ１〜Ａ８の位置
を８群の二次電子の到来位置に一致させることができ
る。このように、開口と二次電子群との位置合わせを、
Ｒ−θステージのみの調整で行うことができるので、電
子線装置の光学系の調整が完了した後であっても、位置
合わせを行うことができる。

【００１１】電子銃２０は、円周上に突起が８個設けら
れたカソード２１、ウエーネルト電極２２、及びアノー
ド２３から構成されている。ウエーネルト電極２２は、
カソード２１の８個の突起に対向する位置に開口が設け
られ、アノード２３は、通常、中央に１つの穴が設けら
れている。一方、光学系３０は、コンデンサレンズ３１
及び３２、マルチ開口板３３、ＮＡ開口３４、縮小レン
ズ３５、Ｅ×Ｂ分離器を構成する静電偏向器３６及び電
磁偏向器３７、並びに対物レンズ３８により構成されて
いる。

【００１２】カソード２１の８個の突起から放出された
一次電子は、ウエーネルト電極２２の開口を通過し、ア
ノード２３の開口を通過して、コンデンサレンズ３１で
拡り角が拡大され、２段目のコンデンサレンズ３２でＮ
Ａ開口３４の位置にクロスオーバを形成する。その途中
に８個の開口を持つマルチ開口板３３で８本のビームす
なわち一次電子線に成形される。ＮＡ開口３４を通過し
たビームは縮小レンズ３５と対物レンズ３８とにより縮
小され、評価すべき試料Ｗ上に微小なプローブを８個形
成する。これら８個のプローブは、縮小レンズ３５の下
方に配置された偏向器（不図示）とＥ×Ｂ分離器の静電
偏向器３６とにより偏向され、これにより、８本の一次
電子線が試料Ｗ上を走査する。適宜の電圧供給手段（不
図示）により、試料Ｗには負バイアスが印加されている
ため、８個のプローブから放出された８群の二次電子
は、対物レンズ３８で加速されて該レンズを通過する。

【００１３】そして、８群の二次電子は、Ｅ×Ｂ分離器
（３６、３７）により偏向されて、４０で示した方向へ
導かれ、検出器１０に到達し、該検出器のハウジング１
２に設けられた開口Ａ１〜Ａ８を通って、８個の検出素
子Ｄ１〜Ｄ８において検出される。検出器１０のハウジ
ング１２の開口Ａの面と試料Ｗの面とは、対物レンズ３
８に対して共役となるように配置される。このように共
役配置することにより、試料Ｗの８つの点から広い角度
で発散した電子線が総て、共役面では８つの点に集めら
れるので、隣の検出素子へ混入する電子が極めて少量と
なる。したがって、８本のビーム内のクロストークが改
善され、検出効率が向上する。検出器１０は、この共役
面より後方位置に配置される。

【００１４】また、上記したように、検出／信号出力部
１１に高電圧が印加され、ハウジング１２の開口Ａが設
けられた金属部分が接地電位にあるため、マルチ凸レン
ズが形成される。したがって、開口Ａが小口径であって
も、開口の近くへ飛んできた二次電子を効率よく通すこ
とができる。その結果、クロストークをより良好にする
ために小口径の開口としても、１００％に近い検出効率
を容易に得ることができる。上記説明においては、検出
器１０の検出素子Ｄを８個とした場合の例について説明
したが、これに限らず、検出素子の数を任意複数として
もよいことは言うまでもない。また、電子線装置におい
て、カソード２１の突起と検出器の検出素子Ｄとの数及
び配置関係を同一にすべきことは、勿論である。

【００１５】次に、本発明の半導体デバイス製造方法に
ついて説明する。本発明の半導体デバイス製造方法は、
図３に示した電子線装置を用いて、図４及び図５を参照
して以下に説明する半導体デバイス製造方法において実
行されるものである。半導体デバイス製造方法は、図４
に示すように、概略的に分けると、ウエハを製造するウ
エハ製造工程Ｓ１、ウエハに必要な加工処理を行うウエ
ハ・プロセッシング工程Ｓ２、露光に必要なマスクを製
造するマスク製造工程Ｓ３、ウエハ上に形成されたチッ
プを１個づつに切り出し、動作可能にするすチップ組立
工程Ｓ４、及び完成したチップを検査するチップ検査工
程Ｓ５によって構成されている。これら工程はそれぞ
れ、幾つかのサブ工程を含んでいる。

【００１６】上記した工程の中で、半導体デバイスの製
造に決定的な影響を及ぼす工程は、ウエハ・プロセッシ
ング工程Ｓ２である。この工程において、設計された回
路パターンをウエハ上に形成し、かつ、メモリやＭＰＵ
として動作するチップを多数形成する。このように半導
体デバイスの製造に影響を及ぼすウエハ・プロセッシン
グ工程Ｓ２において加工されたウエハの加工状態を評価
することが重要であり、該工程Ｓ２は、以下のサブ工程
を含んでいる。

【００１７】１．絶縁層となる誘電体薄膜や配線部、あ
るいは電極部を形成する金属薄膜等を形成する薄膜形成
工程（ＣＶＤやスパッタリングを用いる）２．この薄膜層やウエハ基板を酸化する酸化工程３．薄膜層やウエハ基板等を選択的に加工するためのマ
スク（レクチル）を用いてレジスト・パターンを形成す
るリソグラフィ工程４．レジスト・パターンに従って薄膜層や基板を加工す
るエッチング工程（例えば、ドライ・エッチング技術を
用いる）５．イオン・不純物注入拡散工程６．レジスト剥離工程７．加工されたウエハを検査するウエハ検査工程。なお、ウエハ・プロセッシング工程Ｓ２のサブ工程は、
必要な層数だけ繰り返し行われ、チップ組立工程Ｓ４に
おいてチップ毎に分離される前のウエハが形成される。

【００１８】図５は、図４のウエハ・プロセッシング工
程のサブ工程であるリソグラフィ工程を示すフローチャ
ートである。図５に示したように、リソグラフィ工程
は、レジスト塗布工程Ｓ２１、露光工程Ｓ２２、現像工
程Ｓ２３、及びアニール工程Ｓ２４を含んでいる。レジ
スト塗布工程Ｓ２１において、ＣＶＤやスパッタリング
を用いて回路パターンが形成されたウエハ上にレジスト
を塗布し、露光工程Ｓ２２において、塗布されたレジス
トを露光する。そして、現像工程Ｓ２３において、露光
されたレジストを現像してレジスト・パターンを得、ア
ニール工程Ｓ２４において、現像されたレジスト・パタ
ーンをアニールして安定化させる。これら工程Ｓ２１〜
Ｓ２４は、必要な層数だけ繰り返し実行される。

【００１９】本発明の半導体デバイス製造方法において
は、図１〜図３に関連して説明した電子線装置を用い
て、加工途中の工程（ウエハ検査工程）及び完成したチ
ップを検査するチップ検査工程Ｓ５の少なくとも一方に
おいてウエハ当を評価することにより、微細なパターン
を有する半導体デバイスであっても、歪み、ぼけ等が低
減された画像を得ることができるので、ウエハの欠陥を
確実に検出することができる。

【００２０】

【発明の効果】本発明は以上のように構成されているの
で、以下のような作用効果を奏することができる。１．本発明のマルチビーム検出器は、モノリシック構成
であるため、信頼性の高い二次電子検出ができ、検出効
率も高く、二次電子のショット雑音で制限されるＳ／Ｎ
比を得ることができる。２．本発明のマルチビーム検出器は、モノリシック構成
でリソグラフィ技術により製造することができるので小
型に形成でき、どのような寸法の二次電子像にも対応さ
せることができる。３．試料面とマルチビーム検出器のマルチ開口は共役で
あるので、二次電子の各々は小さく絞られており、開口
を小口径としてもよく、クロストークが生じない。４．マルチビーム検出器を小型化することができるの
で、電子線装置に通常備えられている二次光学系が不要
又は簡単となり、したがって、マルチビーム方式の電子
線装置を簡単な構成とすることができる。５．マルチビーム検出器をＲ−θステージ上に載せ、該
ステージを調整することにより、光学系に影響を及ぼす
ことなく、光学系と検出系との条件を合わせることがで
きる。よって、Ｅ×Ｂ分離器や対物レンズを調整して一
次ビームを最適条件に設定した後であっても、検出系を
光学系の条件に合わせることができる。６．マルチビーム方式の電子線装置であるため、試料評
価のスループットを向上させることができる。したがっ
て、半導体ウエハの欠陥等の検出に本発明の電子線装置
を用いれば、欠陥等を直ちに検出して該欠陥を修正する
ことが可能となるので、半導体デバイス製造の歩留まり
を高くすることができる。

【図面の簡単な説明】

【図１】本発明に係るマルチビーム検出器の構成を示す
平面図である。

【図２】本発明に係るマルチビーム検出器の構成を示す
断面図である。

【図３】本発明に係る、マルチビームを用いた電子線装
置の一実施形態を示す概略説明図である。

【図４】半導体デバイスの製造方法の一例を示すフロー
チャートである。

【図５】図４に示したウエハプロセッシング工程の中核
をなすリソグラフィ工程を示すフローチャートである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０３Ｆ 7/20 ５２１Ｇ０３Ｆ 7/20 ５２１５Ｃ０３３Ｇ２１Ｋ 5/04 Ｇ２１Ｋ 5/04 Ｍ５Ｆ０５６ＷＨ０１Ｊ 37/244 Ｈ０１Ｊ 37/244 37/29 37/29 Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/66 Ｃ 21/66 21/30 ５４１Ｎ 27/14 27/14 Ｋ (72)発明者佐竹徹東京都大田区羽田旭町11番１号株式会社荏原製作所内 (72)発明者野路伸治東京都大田区羽田旭町11番１号株式会社荏原製作所内Ｆターム(参考） 2G001 AA03 BA07 CA03 DA01 GA01 GA06 GA09 JA04 JA06 KA03 LA11 MA05 SA01 2G088 EE30 FF10 FF12 FF14 GG21 JJ02 JJ08 JJ09 JJ13 JJ21 JJ32 JJ33 KK32 KK35 2H097 AA03 BA10 CA16 LA10 4M106 AA01 AA02 AA10 BA02 CA38 CB19 DB05 DE01 DE03 DE04 DE05 DE20 4M118 AA05 AA10 AB01 CA05 CA19 CA32 EA01 GA10 GB11 GD07 HA02 HA30 5C033 NN01 NP01 NP05 NP06 5F056 AA33 BB02

Claims

【特許請求の範囲】

【請求項１】複数の電子線を検出するためのマルチビ
ーム検出器において、単一の結晶基板に形成された複数のＰＮ接合であって、
それぞれが電子線を検出するための検出素子を構成する
複数のＰＮ接合と、これらＰＮ接合に対応して設けられ、ＰＮ接合からの信
号電流を独立して取り出すための複数の信号出力端子と
を備えていることを特徴とするマルチビーム検出器。
【請求項２】請求項１記載のマルチビーム検出器にお
いて、複数のＰＮ接合は、同一円周上に配置されている
ことを特徴とする電子線検出器。
【請求項３】複数の一次電子線を試料に合焦・走査
し、試料から放出される二次電子を対物レンズを通過さ
せ、Ｅ×Ｂ分離器により検出系に偏向し、複数の一次電
子線に対応して配置された複数の検出素子によって検出
する電子線装置において、複数の検出素子は、単一の結
晶基板に形成されていることを特徴とする電子線装置。
【請求項４】請求項３記載の電子線装置において、複
数の検出素子は、二次電子に対する試料面の共役面の背
後に配置され、かつ、検出器の前には二次電子を通過さ
せるマルチ開口が配置されていることを特徴とする電子
線装置。
【請求項５】半導体デバイスを製造する方法であっ
て、請求項３又は４記載の電子線装置を用いて、プロセ
ス途中又は完了後の半導体ウエハの評価を行うことを特
徴とする半導体デバイス製造方法。