JP2003167024A - 位置補正方法及び装置並びに半導体集積回路試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 パッドが狭ピッチ化され及び小型化された場
合であっても、各パッドに対するプローブの位置合わせ
を正確に行うことができる位置補正方法及び装置並びに
当該装置を備える半導体集積回路試験装置を提供する。 【解決手段】 テストボード上の少なくとも３点には各
パッド１３の設計値からの位置ずれを補正するための補
正量を求める位置補正用パッド１５ａ〜１５ｃが設けら
れる。この位置補正用パッド１５ａ〜１５ｃの実際の位
置をプローブで測定し、測定結果から各パッド１３の補
正値を求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位置補正方法及び
装置並びに半導体集積回路試験装置に係り、特に被試験
対象としての半導体集積回路に与える複数の試験パター
ン間の時間ずれ（スキュー：skew）を測定して調整する
キャリブレーションユニットの位置を補正する位置補正
方法及び装置並びに当該装置を備える半導体集積回路試
験装置に関する。

【０００２】

【従来の技術】図３は、半導体集積回路試験装置に設け
られるテストボードの一例を示す上面図である。図３に
おいて、５０はテストボードフレームであり、このテス
トボードフレーム５０上に複数のキャリブレーション用
ボード５１が配列される。図３においては、図中のＸ方
向に４つ、Ｙ方向に４つの計１６枚のキャリブレーショ
ン用ボード５１が配列されている場合を例に挙げて図示
している。

【０００３】キャリブレーション用ボード５１の各々に
は、予め設計された位置に孔５２，５２が形成されてい
る。また、テストボードフレーム５０には、キャリブレ
ーション用ボード５１を図３のように配列したときの孔
５２，５２が位置する箇所に位置決め用のピン（図示省
略）が形成されている。よって、テストボードフレーム
５０に形成された図示せぬ位置決め用のピンをキャリブ
レーション用ボード５１に形成された孔５２，５２内に
介挿させるようにキャリブレーション用ボード５１を配
置してねじ止め等により固定すれば、テストボードフレ
ーム５０に対するキャリブレーション用ボード５１の位
置決めがなされる。

【０００４】また、各キャリブレーション用ボード５１
上には複数のパッド５３が配列されている。このパッド
５３は、被試験対象としての半導体集積回路の電極が当
接されて、半導体集積回路に試験パターンを与え、又
は、半導体集積回路から出力される信号を受けるもので
ある。パッド５３は例えば０．８ｍｍのピッチで配列さ
れている。尚、図３に示したテストボードは、１つのキ
ャリブレーション用ボード５１上に２つの半導体集積回
路を載置して試験するものであるため、図中破線で囲っ
て示した載置部５４，５４各々に半導体集積回路が載置
される。また、この載置部５４を単位としてキャリブレ
ーション用ボード５１に対する電気的な回路が分けられ
ている。

【０００５】キャリブレーション用ボード５１に形成さ
れたパッド５３から出力される試験パターン間の時間ず
れ（スキュー）を測定する場合には、図３に示したテス
トボード上にキャリブレーションユニットが配置され
る。図３中のテストボードフレーム５０の隅部には、テ
ストボードフレーム５０に対してキャリブレーションユ
ニットを位置決めするための位置決め用のピン５５，５
５が形成されている。

【０００６】図４は、テストボードフレーム５０上にキ
ャリブレーションユニットを配置した様子を示す図であ
る。図４に示したように、テストボードフレーム５０に
形成された位置決め用のピン５５，５５をキャリブレー
ションユニット６０に形成された図示せぬ孔内に介挿さ
せるようにキャリブレーションユニット６０を配置する
ことにより、テストボードフレーム５０に対するキャリ
ブレーションユニット６０の位置決めがなされる。尚、
キャリブレーションユニット６０は、スキュー調整（デ
スキュー）を行う際に用いられ、半導体集積回路を試験
する場合には不要となるため、スキュー調整後はテスト
ボードフレーム５０から取り外される。

【０００７】キャリブレーションユニット６０は、ＸＹ
面内の位置を任意に設定することができるプローブ６１
を備えており、このプローブをテストボードフレーム５
０とキャリブレーション用ボード５１との設計値に基づ
いて位置決めし、パッド５３中の特定のパッドのみに当
接させることにより、そのパッド５３から出力される試
験パターンを測定する。プローブ６１の測定結果は図示
せぬ調整部に出力され、調整部はこの測定結果に基づい
て、試験パターンの出力タイミングを調整することによ
り、スキュー調整する。

【０００８】

【発明が解決しようとする課題】ところで、近年、被測
定対象としての半導体集積回路が急激に小型化されてお
り、半導体集積回路に設けられる電極のピッチも狭ピッ
チ化されている。電極が狭ピッチ化された半導体集積回
路を試験するためには、当然ながら、キャリブレーショ
ン用ボード５１上のパッド５３のピッチを狭くするとと
もに、パッド５３自体を小型化しなければならない。

【０００９】パッド５３が狭ピッチ化され且つ小型化さ
れると、テストボードフレーム５０の歪み、テストボー
ドフレーム５０とキャリブレーション用ボード５１との
組み立て誤差、及びキャリブレーションユニット６０に
設けられるプローブ６１の位置決め誤差等が原因とな
り、設計通りにプローブ６１の位置決めを行ってもプロ
ーブ６１とパッド５３との位置ずれが生じて、プローブ
６１とパッド５３との電気的な導通が得られず、パッド
５３から出力される試験パターンの測定を行うことがで
きない事態が生ずる虞がある。

【００１０】本発明は上記事情に鑑みてなされたもので
あり、パッドが狭ピッチ化され及び小型化された場合で
あっても、各パッドに対するプローブの位置合わせを正
確に行うことができる位置補正方法及び装置並びに当該
装置を備える半導体集積回路試験装置を提供することを
目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明の位置補正方法は、テストボードに形成され
たパッド（１３）からの信号を測定するプローブ（６
１）の位置を補正する位置補正方法であって、前記テス
トボード上に少なくとも３つ形成された位置補正用パッ
ド（１５ａ〜１５ｃ）の位置を前記プローブ（６１）で
測定する測定ステップと、前記測定ステップの測定結果
から前記パッド（１３）の設計値に対して補正すべき補
正値を算出する補正値算出ステップと、前記補正値算出
ステップで算出した補正値と前記設計値とを考慮して前
記プローブ（６１）を移動させる移動ステップとを有す
ることを特徴としている。この発明によれば、位置補正
用パッドの位置を測定して、パッドの設計値からのずれ
を補正する補正値を求め、この補正値と設計値とを考慮
してプローブを移動させているため、パッドが狭ピッチ
化され及び小型化された場合であっても、各パッドに対
するプローブの位置合わせを正確に行うことができる。
また、本発明の位置補正方法は、前記測定ステップが、
前記位置補正用パッド（１５ａ〜１５ｃ）の周辺を数点
測定することにより、前記位置補正用パッド（１５ａ〜
１５ｃ）のほぼ中心を求めて前記位置補正用パッド（１
５ａ〜１５ｃ）の位置とするステップを含むことを特徴
としている。更に、本発明の位置補正方法は、前記テス
トボード上が、被試験対象が少なくとも１つ載置される
領域（１４）毎に区分されており、前記補正値算出ステ
ップは、前記区分の単位毎に前記補正値を算出すること
により、前記パッド（１３）の設計値に対して補正すべ
き補正値を算出することを特徴としている。また更に、
前記補正量が、前記テストボード面内の直交する２方向
の各々の方向（Ｘ，Ｙ）毎に求められることを特徴とし
ている。上記課題を解決するために、本発明の位置補正
装置は、テストボードに形成されたパッド（１３）から
の信号を測定するプローブ（６１）の位置を補正する位
置補正装置であって、前記テストボードは、前記プロー
ブ（６１）の位置を補正するための位置補正用パッド
（１５ａ〜１５ｃ）を備え、前記位置補正用パッド（１
５ａ〜１５ｃ）の位置を前記プローブ（６１）で測定し
た測定結果から、パッド（１３）の設計値に対して補正
すべき補正値を算出する補正値算出手段と、前記補正値
算出手段で算出された補正値と前記設計値とを考慮して
前記プローブ（６１）を移動させる移動手段とを備える
ことを特徴としている。また、本発明の位置補正装置
は、位置補正用パッド（１５ａ〜１５ｃ）の位置が、前
記位置補正用パッド（１５ａ〜１５ｃ）の周辺を前記プ
ローブ（６１）で数点測定して、前記位置補正用パッド
（１５ａ〜１５ｃ）のほぼ中心を求めることにより得ら
れることを特徴としている。更に、本発明の位置補正装
置は、前記テストボード上が、被試験対象が少なくとも
１つ載置される領域（１４）毎に区分されており、前記
補正値算出手段は、前記区分の単位毎に前記補正値を算
出することにより、前記パッド（１３）の設計値に対し
て補正すべき補正値を算出することを特徴としている。
また更に、本発明の位置補正方法は、前記補正値算出手
段が、前記テストボード面内の直交する２方向の各々の
方向毎に前記補正値を求めることを特徴としている。本
発明の半導体集積回路試験装置は、上記の何れかに記載
の位置補正装置を備えることを特徴としている。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による位置補正方法及び装置並びに半導体集積
回路試験装置について詳細に説明する。図１は、本実施
形態の半導体集積回路試験装置に設けられるテストボー
ドの一例を示す上面図である。図１において、１０はテ
ストボードフレームであり、このテストボードフレーム
１０上に複数のキャリブレーション用ボード１１が配列
される。図１においては、図中のＸ方向に４つ、Ｙ方向
に４つの計１６枚のキャリブレーション用ボード１１が
配列されている場合を例に挙げて図示している。

【００１３】キャリブレーション用ボード１１の各々に
は、予め設計された位置に孔１２，１２が形成されてい
る。また、テストボードフレーム１０には、キャリブレ
ーション用ボード１１を図１のように配列したときの孔
１２，１２が位置する箇所に位置決め用のピン（図示省
略）が形成されている。よって、テストボードフレーム
１０に形成された図示せぬ位置決め用のピンをキャリブ
レーション用ボード１１に形成された孔１２，１２内に
介挿させるようにキャリブレーション用ボード１１を配
置してねじ止め等により固定すれば、テストボードフレ
ーム１０に対するキャリブレーション用ボード１１の位
置決めがなされる。

【００１４】また、各キャリブレーション用ボード１１
上には複数のパッド１３が配列されている。このパッド
１３は、被試験対象としての半導体集積回路の電極が当
接されて、半導体集積回路に試験パターンを与え、又
は、半導体集積回路から出力される信号を受けるもので
ある。パッド１３は例えば０．５ｍｍのピッチで配列さ
れている。尚、図１に示したテストボードは、１つのキ
ャリブレーション用ボード１１上に２つの半導体集積回
路を載置して試験するものであるため、図中破線で囲っ
て示した載置部１４，１４各々に半導体集積回路が載置
される。また、この載置部５４を単位としてキャリブレ
ーション用ボード１１に対する電気的な回路が分けられ
ている。このように、本実施形態ではテストボード上が
載置部５４を単位として区分されている。

【００１５】本実施形態の半導体集積回路試験装置に設
けられるテストボード上のキャリブレーション用ボード
１１の内、キャリブレーション用ボード１１ａ〜１１ｃ
には、図４に示したプローブ６１の位置を補正するため
の位置補正用パッド１５ａ〜１５ｃがそれぞれ形成され
ている。前述した通り、キャリブレーション用ボード１
１は、テストボードフレーム１０に対して位置決めされ
て固定されており、キャリブレーションユニット６０
は、位置決め用のピン１６，１６によってテストボード
フレーム１０に対して位置決めされている。

【００１６】しかしながら、主にテストボードフレーム
１０の歪み、テストボードフレーム１０とキャリブレー
ション用ボード１１との組み立て誤差、更にはキャリブ
レーションユニット６０に設けられるプローブ６１の位
置決め誤差が原因で、設計値通りにプローブ６１を移動
させても狭ピッチ化され且つ小型化されたパッド１３に
対して正確に位置決めを行うことができなくなってき
た。そこで、テストボードフレーム１０の歪み等による
パッド１３とプローブ６１との位置誤差を補正するため
に位置補正用パッド１５ａ〜１５ｃが設けられている。

【００１７】この位置補正用パッド１５ａ〜１５ｃは、
例えば１．２φ程度の大きさである。また、位置補正用
パッド１５ａ〜１５ｃ各々には、例えば、直流電圧が供
給されており、プローブ６１と位置補正用パッド１５ａ
〜１５ｃの何れかとの位置が有っている状態において
は、プローブ６１は位置補正用パッド１５ａ〜１５ｃに
供給されている直流電圧を検出することができる。

【００１８】また、図示は省略しているが、位置補正用
パッド１５ａ〜１５ｃの位置の測定結果から、パッド１
３の設計値に対して補正すべき補正量を算出する算出部
（補正値算出手段）、及び、算出部で算出された補正値
とパッド１３の設計値とからプローブを移動させる移動
部（移動手段）が設けられる。

【００１９】次に、キャリブレーション用ボード１１に
形成されたパッド１３から出力される試験パターン間の
時間ずれ（スキュー）を測定する場合の動作について説
明する。この測定を行うに際して、図４と同様に、テス
トボード上にキャリブレーションユニットを配置する。
このとき、テストボードフレーム１０に形成された位置
決め用のピン１６，１６をキャリブレーションユニット
６０に形成された図示せぬ孔内に介挿させるようにキャ
リブレーションユニット６０を配置することにより、テ
ストボードフレーム１０に対してキャリブレーションユ
ニット６０を位置決めする。

【００２０】テストボード上にキャリブレーションユニ
ット６０を配置すると、まずプローブ６１を設計値に基
づいて移動させ、位置補正用パッド１５ａ〜１５ｃの位
置を順に測定する（測定ステップ）。このとき、位置補
正用パッド１５ａ〜１５ｃ各々の周囲を、例えば０．１
ｍｍ間隔で図中Ｘ方向及びＹ方向に十数点〜数十点測定
し、位置補正用パッド１５ａ〜１５ｃ各々の中心を求
め、この中心を位置補正用パッド１５ａ〜１５ｃの実測
された位置とする。

【００２１】位置補正用パッド１５ａ〜１５ｃの位置の
測定が終了すると、次に、図示せぬ算出部が測定結果か
らパッド１３の設計値に対して補正すべき補正値を算出
する（補正値算出ステップ）。プローブ６１を用いて測
定された位置補正用パッド１５ａ〜１５ｃを用いて、個
々のパッド１２の位置を補正しても良いが、本実施形態
では、同一のキャリブレーション用ボード１１に形成さ
れたパッド間の位置誤差は無視できる程度小さいと考え
て、キャリブレーション用ボード１１（載置部１４毎）
に補正値を算出している。

【００２２】図２は、位置補正用パッド１５ａ〜１５ｃ
の測定結果から補正値を算出する方法を説明するための
図である。図２において、１つの四角形は１つの載置部
１４に対応している。いま、位置補正用パッド１５ａ〜
１５ｃ各々の基準点からのずれ量がそれぞれ（ｘ１，ｙ
１）、（ｘ２，ｙ２）、（ｘ３，ｙ３）であったとす
る。つまり、例えば位置補正用パッド１５ａについて
は、Ｘ方向に関して設計値よりもｘ１だけずれていると
測定され、Ｙ方向に関してｙ１だけすれていると測定さ
れたものとする。

【００２３】いま、Ｘ方向に関して載置部１４がｍ（ｍ
は、２以上の整数）個、Ｙ方向に関して載置部１４がｎ
（ｎは、２以上の整数）個設けられていたとする。図示
せぬ算出部は、上記の測定結果に基づいて、Ｘ方向に関
して第ｉ（１≦ｉ≦ｍ）番目であって、Ｙ方向に関して
第ｊ（１≦ｊ≦ｎ）番目の載置部１４の補正値を以下の
（１）式に基づいて算出する。

【数１】

【００２４】尚、図２中において（ｉ＝１，ｊ＝１）で
ある載置部１４の補正値、（ｉ＝ｍ，ｊ＝１）である載
置部１４の補正値、及び（ｉ＝１，ｊ＝ｎ）である載置
部１４の補正値は、位置補正用パッド１５ａ〜１５ｃの
測定値がそれぞれ用いられる。上記（１）式は、設計上
のｘｙ直交座量の並進量を補正するとともに、ｘｙ直交
座標の菱形歪みに応じた補正量を算出する計算式であ
る。上記（１）式からわかるように、本実施形態ではＸ
方向の補正量とＹ方向の補正量とを算出している。

【００２５】上記（１）式から各載置部１４の補正量を
求められると、図示せぬ移動部は、パッド１３の各々に
載置部１３毎の補正値とを考慮してプローブを移動させ
る（移動ステップ）。以上の処理を経ることにより、主
にテストボードフレーム１０の歪み、テストボードフレ
ーム１０とキャリブレーション用ボード１１との組み立
て誤差によるパッド１３に対するプローブ６１の位置誤
差が補正されて、正確にプローブ６１をパッド１３に当
接させることができる。その結果として、確実にパッド
１３から出力される試験パターンを測定することができ
る。

【００２６】プローブ６１の測定結果は図示せぬ調整部
に出力され、調整部はこの測定結果に基づいて、試験パ
ターンの出力タイミングを調整することにより、スキュ
ー調整する。以上本発明の一実施形態による位置補正方
法及び装置並びに半導体集積回路試験装置について説明
したが、本発明は上記実施形態に制限されることなく、
本発明の範囲内で自由に変更が可能である。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
位置補正用パッドの位置を測定して、パッドの設計値か
らのずれを補正する補正値を求め、この補正値と設計値
とを考慮してプローブを移動させているため、パッドが
狭ピッチ化され及び小型化された場合であっても、各パ
ッドに対するプローブの位置合わせを正確に行うことが
できるという効果がある。

【図面の簡単な説明】

【図１】 本実施形態の半導体集積回路試験装置に設け
られるテストボードの一例を示す上面図である。

【図２】 位置補正用パッド１５ａ〜１５ｃの測定結果
から補正値を算出する方法を説明するための図である。

【図３】 半導体集積回路試験装置に設けられるテスト
ボードの一例を示す上面図である。

【図４】 テストボードフレーム５０上にキャリブレー
ションユニットを配置した様子を示す図である。

【符号の説明】

１３ パッド １４ 載置部（領域） １５ａ〜１５ｃ 位置補正用パッド ６１ プローブ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 テストボードに形成されたパッドからの
   信号を測定するプローブの位置を補正する位置補正方法
   であって、 前記テストボード上に少なくとも３つ形成された位置補
   正用パッドの位置を前記プローブで測定する測定ステッ
   プと、 前記測定ステップの測定結果から前記パッドの設計値に
   対して補正すべき補正値を算出する補正値算出ステップ
   と、 前記補正値算出ステップで算出した補正値と前記設計値
   とを考慮して前記プローブを移動させる移動ステップと
   を有することを特徴とする位置補正方法。
2. 【請求項２】 前記測定ステップは、前記位置補正用パ
   ッドの周辺を数点測定することにより、前記位置補正用
   パッドのほぼ中心を求めて前記位置補正用パッドの位置
   とするステップを含むことを特徴とする請求項１記載の
   位置補正方法。
3. 【請求項３】 前記テストボード上は、被試験対象が少
   なくとも１つ載置される領域毎に区分されており、 前記補正値算出ステップは、前記区分の単位毎に前記補
   正値を算出することにより、前記パッドの設計値に対し
   て補正すべき補正値を算出することを特徴とする請求項
   １又は請求項２記載の位置補正方法。
4. 【請求項４】 前記補正量は、前記テストボード面内の
   直交する２方向の各々の方向毎に求められることを特徴
   とする請求項１から請求項３の何れか一項に記載の位置
   補正方法。
5. 【請求項５】 テストボードに形成されたパッドからの
   信号を測定するプローブの位置を補正する位置補正装置
   であって、 前記テストボードは、前記プローブの位置を補正するた
   めの位置補正用パッドを備え、 前記位置補正用パッドの位置を前記プローブで測定した
   測定結果から、パッドの設計値に対して補正すべき補正
   値を算出する補正値算出手段と、 前記補正値算出手段で算出された補正値と前記設計値と
   を考慮して前記プローブを移動させる移動手段とを備え
   ることを特徴とする位置補正装置。
6. 【請求項６】 位置補正用パッドの位置は、前記位置補
   正用パッドの周辺を前記プローブで数点測定して、前記
   位置補正用パッドのほぼ中心を求めることにより得られ
   ることを特徴とする請求項５記載の位置補正装置。
7. 【請求項７】 前記テストボード上は、被試験対象が少
   なくとも１つ載置される領域毎に区分されており、 前記補正値算出手段は、前記区分の単位毎に前記補正値
   を算出することにより、前記パッドの設計値に対して補
   正すべき補正値を算出することを特徴とする請求項５又
   は請求項６記載の位置補正装置。
8. 【請求項８】 前記補正値算出手段は、前記テストボー
   ド面内の直交する２方向の各々の方向毎に前記補正値を
   求めることを特徴とする請求項５から請求項７の何れか
   一項に記載の位置補正装置。
9. 【請求項９】 請求項５から請求項８の何れか一項に記
   載の位置補正装置を備えることを特徴とする半導体集積
   回路試験装置。