JPWO2009047836A1 - プローブカード、検査装置及び検査方法 - Google Patents
プローブカード、検査装置及び検査方法 Download PDFInfo
- Publication number
- JPWO2009047836A1 JPWO2009047836A1 JP2009536877A JP2009536877A JPWO2009047836A1 JP WO2009047836 A1 JPWO2009047836 A1 JP WO2009047836A1 JP 2009536877 A JP2009536877 A JP 2009536877A JP 2009536877 A JP2009536877 A JP 2009536877A JP WO2009047836 A1 JPWO2009047836 A1 JP WO2009047836A1
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor substrate
- probe card
- base
- position detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
プローブカード(10)には、平坦な基部(11)、及びこの基部(11)の下面に固定された複数の探針(12)が設けられている。基部(11)の下面には、試験対象となる半導体装置を取り囲むダイシングライン内の4か所と整合する位置に円筒状のストッパ(13)が固定されている。ストッパ(13)は探針(12)よりも変形しにくいものとなっている。ストッパ(13)の高さは、探針(12)の高さと同一である。ストッパ(13)の底部には、ばねが固定されており、その先端にストッパ(13)から突出する位置検出探針(14)が固定されている。
Description
本発明は、半導体装置の動作試験に好適なプローブカード、検査装置及び検査方法に関する。
半導体装置の製造後には、その動作試験が行われている。この動作試験ではプローバ(テスタ)が使用される。プローバには、複数の半導体装置が形成された半導体基板(ウェハ)が載置されるウェハステージが設けられている。また、動作試験に際しては、プローバに、各半導体装置に設けられているパッドに触れる探針が形成された所定のプローブカードが取り付けられる。
そして、実際に動作試験を行う場合には、プローブカードを取り付け、ウェはステージ上に半導体基板を載置したのち、探針とパッドとが対向するように、ウェハステージの横方向(半導体基板の表面に平行な方向)の位置を調整する。次いで、ウェハステージ又はプローブカードを縦方向(半導体基板の表面に垂直な方向)に移動させ、探針をパッドに接触させる。その後、探針及びパッドを介して半導体装置の入出力信号を測定する。このような動作試験の結果、所定の入出力信号が得られないものは、通常、不良と判断される。
しかしながら、不良と判断された半導体装置の中には正常動作をするものもある。つまり、動作試験が正常に行われなかったがために、正常な半導体装置が不良と判断されることがある。このような判断の誤りが生じると、種々の問題が生じる。つまり、正常なものが不良と判断されることにより、歩留まりが低下し、製造コストがあがってしまう。また、正常であるにもかかわらず不良と判断された半導体装置について、その原因を究明しようとした場合、どれだけ時間をかけても不良箇所を検出することができず、多大な時間が無駄に費やされてしまう。
本発明は、動作試験の正確性を向上させることができるプローブカード、検査装置及び検査方法を提供することを目的とする。
本願発明者が、上述のような動作試験が正常に行われない原因を究明すべく、鋭意検討を重ねた結果、プローブカードと半導体基板とが互いに平行になっておらず、探針とパッドとの接触が不安定になっている場合があることを見出した。このような状況は、半導体基板に反りがある場合、及びプローブカードに歪がある場合に生じている。そして、接触が不安定であるために、入出力信号が正常に検出されず、誤動作していると判断されているのである。
また、仮に、巨視的にプローブカードと半導体基板とが平行になっている場合であっても、個々の半導体装置が、その歪等によりプローブカードと平行になっていないことがある。このときにも、当該半導体装置が正常であっても不良と誤って判断されてしまう。
このような場合に、プローブカードと半導体基板とを強く押し付け合えばコンタクト不良を抑制することは可能であるが、このような措置をとると、探針の機械的強度が低下してしまい、その交換頻度が大きくなってしまう。
本願発明者は、このような事情を考慮した上で、上記課題を解決すべく、更に鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係るプローブカードには、基部と、前記基部に固定された探針と、が設けられている。更に、前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパが設けられている。
本発明に係る検査装置には、プローブカードが取り付けられる取り付け部と、集積回路が形成された半導体基板が載置されるステージと、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する制御手段と、が設けられている。なお、前記プローブカードには、基部と、前記基部に固定された探針と、前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、が設けられている。そして、前記制御手段は、前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御する。
本発明に係る検査方法では、プローブカードが取り付けられる取り付け部と、集積回路が形成された半導体基板が載置されるステージと、を有する検査装置を用いる。また、前記プローブカードとして、基部と、前記基部に固定された探針と、前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、を有するものを使用する。そして、前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御し、その後に、次に、前記集積回路の動作試験を行う。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図1、図2は、夫々、本発明の実施形態に係るプローブカードを示す上面図、下面図である。また、図3は、本発明の実施形態に係るプローブカードにおける探針等の位置関係を示す模式図である。
図1、図2及び図3に示すように、本実施形態に係るプローブカード10には、平坦な基部11、及びこの基部11の下面に固定された複数の探針12が設けられている。探針12は、試験対象となる半導体装置のパッドと整合する位置に設けられている。また、基部11の下面には、試験対象となる半導体装置を取り囲むダイシングライン内の4か所と整合する位置に円筒状のストッパ13が固定されている。ストッパ13は探針12よりも変形しにくいものとなっている。また、ストッパ13の高さは、探針12の高さと同一である。探針12の先端は、図4に示すように、球状となっている。また、ストッパ13の底部には、図5に示すように、ばね15(弾性材)が固定されており、その先端にストッパ13から突出する位置検出探針14が固定されている。従って、位置検出探針14の先端は、探針12の先端よりも、基部11から離間した位置にある。
このようなプローブカード10を用いて動作試験を行うプローバ(テスタ)には、プローブカード10が取り付けられる取り付け部が設けられている。このプローバには、図6に示すように、複数の半導体装置が形成された半導体基板(ウェハ)21を固定するウェハステージ20も設けられている。更に、プローブカード10及びウェハステージ20の3次元的の位置及び向きを制御する位置制御部1が設けられている。つまり、位置制御部1により、プローブカード10及びウェハステージ20が、半導体基板21の表面に平行な方向(以下、横方向ということがある)及び垂直な方向(以下、縦方向ということがある)に移動され、また、回転される。この結果、位置制御部1により、プローブカード10及び半導体基板21の相対的な位置及び向きが制御される。
次に、試験対象である半導体装置が形成された半導体基板について説明する。図7は、半導体基板の概要を示す模式図である。
半導体基板31には、例えば、複数の矩形のチップ領域36が形成されており、これらが縦横に延びるダイシングライン35により区画されている。チップ領域36の中央には、種々の半導体素子を含む集積回路領域32が設けられ、その周囲に、集積回路領域32を構成する半導体素子に接続された複数のパッド33が設けられている。更に、ダイシングライン35の交点に位置検出パッド34が設けられている。位置検出パッド34は、例えば接地されている。
次に、上述のプローブカード10が取り付けられたプローバの制御方法、つまり、プローバを用いた検査方法について説明する。図8は、プローバの制御方法を示す模式図である。
先ず、ウェハステージ20上に半導体基板21を固定する。次に、位置制御部1がウェハステージ20又はプローブカード10を横方向に移動させて、所望のチップ領域36の直上にプローブカード10を位置させる。この時、プローブカード10とチップ領域36とが互いに平行になっていないことがある(図8の左側)。また、これらが互いに平行になっている場合であっても、横方向において位置ずれが生じていることもある。このような状態のまま、プローブカード10とチップ領域36と互いに接近させて動作試験を行うと、チップ領域36に異常がない場合であっても、コンタクト不良のために当該チップ領域36が不良と判断されることがある。
本実施形態では、所望のチップ領域36の直上にプローブカード10を位置させた後、位置制御部1が、ウェハステージ20及びプローブカード10を互いに接近させながら、4つの位置検出探針14を所定の4つの位置検出パッド34に夫々接触させる。このような接触がなされているか否かは、これらの間の接触抵抗を測定することにより検出することができる。そして、これらの接触を検出できない場合は、これらの接触を検出できるまでウェハステージ20及び/又はプローブカード10の位置及び/又は向きを調整する(図8の右側)。
次いで、位置制御部1が、4つの位置検出探針14と4つの位置検出パッド34との接触を維持したまま、半導体基板21が各ストッパ13に接するまで、ウェハステージ20及びプローブカード10を互いに接近させる。半導体基板21とストッパ13との接触は、機械的に検出してもよく、電気的に検出してもよい。
この結果、位置検出探針14はばね15の弾性変形によりストッパ13内に収容される。また、ストッパ13の高さは探針12の高さと同一であるので、プローブカード10とチップ領域36とが互いに平行になる。つまり、縦方向における位置合わせが適切なものとなる。更に、4つの位置検出探針14と4つの位置検出パッド34との接触が維持されているため、横方向における位置合わせも適切なものとなる。この結果、探針12が所定のパッド33に適切に接することとなる。
その後、所定の信号をチップ領域36に入力し、チップ領域36から出力される信号を検出することにより、動作試験を行う。
このような制御方法(検査方法)によれば、各探針12が所定のパッド33に適切に接触した状態で動作試験が行われる。従って、コンタクト不良から生じる誤判断を回避することができる。つまり、正常に動作するチップ領域36を不良と判断することが回避される。この結果、歩留まりの低下及び製造コストの上昇を抑制することができる。また、不良原因の不要な究明に基づく時間の浪費を回避することができる。
なお、上述の実施形態では、位置検出探針14がストッパ13内のばね15に固定されているが、位置検出探針14及びばね15とストッパ13とが一体化されている必要はない。例えば、図9及び図10に示すように、位置検出探針14が固定されたばね15が、ストッパ13よりも低いばね収容部43内に収容されていてもよい。この場合、ストッパ13は、隣り合うばね収容部43の中間に位置していることが好ましい。このようなプローブカード40を用いても、上述の実施形態と同様に、横方向及び縦方向の位置合わせを適切なものとすることができる。
なお、従来のプローバにおける探針のコンタクト不良の主な原因は、チップ領域とプローブカードとが平行になっていないことがあるということである。このため、縦方向の位置合わせの精度が向上すれば、誤った判断が行われる頻度は大きく低下する。従って、位置検出パッド34が設けられていない半導体基板を用いる場合には、横方向の位置合わせの精度を上述の実施形態と同程度とすることはできないが、ストッパ13を用いた縦方向の位置合わせにより、誤判断の発生頻度を大きく低下させることは可能である。つまり、位置検出パッド34が設けられていない半導体基板に本発明を適用した場合でも、十分な効果を得ることは可能である。従って、位置検出探針14が設けられていなくともよい。
また、上述の実施形態では、位置検出パッド34がチップ領域36の外部(ダイシングライン35内)に設けられているが、チップ領域36の内部に設けられていてもよい。また、ストッパ13が接する部分もチップ領域36の外部(ダイシングライン35内)となっているが、チップ領域36の内部であってもよい。但し、いずれにしても、これらの部分には外部から力が作用するため、パッド33の近傍等の集積回路領域32からできるだけ離間していることが好ましい。
また、面は、1直線上にない3点が定まれば一義的に決定されるため、ストッパ13は3個以上あればよい。また、面が一義的に決定されている場合、当該面内の2点が定まれば、当該面内のすべての点の位置が決定されるため、位置検出探針14は2個以上あればよい。但し、多くの場合、チップ領域36は矩形であるため、その4隅又は4辺に対応するように、ストッパ13及び位置検出探針14の個数は4個であることが好ましい。
本発明によれば、試験対象となる半導体基板の表面に垂直な方向における半導体基板とプローブカードの基部との間隔を一定に保持することが可能となるため、この方向における位置合わせの誤差を抑制することができる。この結果、探針とパッドとの接触を良好な状態に維持することが可能となり、より正確な検査を実施することができる。
また、面は、1直線上にない3点が定まれば一義的に決定されるため、ストッパ13は3個以上あればよい。また、面が一義的に決定されている場合、当該面内の2点が定まれば、当該面内のすべての点の位置が決定されるため、位置検出探針14は2個以上あればよい。但し、多くの場合、チップ領域36は矩形であるため、その4隅又は4辺に対応するように、ストッパ13及び位置検出探針14の個数は4個であることが好ましい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有することを特徴とするプローブカード。
(付記2)
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有することを特徴とする付記1に記載のプローブカード。
(付記3)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出していることを特徴とする付記2に記載のプローブカード。
(付記4)
前記ストッパは、半導体基板のダイシングラインに対応する位置に設けられていることを特徴とする付記1に記載のプローブカード。
(付記5)
前記弾性材及び位置検出探針は、半導体基板のダイシングラインに設けられた位置検出パッドに対応する位置に設けられていることを特徴とする付記2に記載のプローブカード。
(付記6)
前記探針の先端が球状となっていることを特徴とする付記1に記載のプローブカード。
(付記7)
プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
前記プローブカード及び半導体基板の相対的な位置及び向きを制御する制御手段と、
を有し、
前記プローブカードは、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有し、
前記制御手段は、前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする検査装置。
(付記8)
前記プローブカードは、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有し、
前記制御手段は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする付記7に記載の検査装置。
(付記9)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記制御手段は、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する際に、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込むことを特徴とする付記8に記載の検査装置。
(付記10)
前記制御手段は、前記ストッパを、前記半導体基板のダイシングラインに接触させることを特徴とする付記7に記載の検査装置。
(付記11)
前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする付記8に記載の検査装置。
(付記12)
前記探針の先端が球状となっていることを特徴とする付記7に記載の検査装置。
(付記13)
プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
を有する検査装置を用いた検査方法であって、
前記プローブカードとして、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有するものを使用し、
前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程と、
次に、前記集積回路の動作試験を行う工程と、
を有することを特徴とする検査方法。
(付記14)
前記プローブカードとして、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有するものを使用し、
前記相対的な位置及び向きを制御する工程は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程を有することを特徴とする付記13に記載の検査方法。
(付記15)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記相対的な位置及び向きを制御する工程は、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込む工程を有することを特徴とする付記14に記載の検査方法。
(付記16)
前記相対的な位置及び向きを制御する工程は、前記ストッパを、前記半導体基板のダイシングラインに接触させる工程を有することを特徴とする付記13に記載の検査方法。
(付記17)
前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする付記14に記載の検査方法。
(付記18)
前記探針の先端が球状となっていることを特徴とする付記13に記載の検査方法。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有することを特徴とするプローブカード。
(付記2)
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有することを特徴とする付記1に記載のプローブカード。
(付記3)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出していることを特徴とする付記2に記載のプローブカード。
(付記4)
前記ストッパは、半導体基板のダイシングラインに対応する位置に設けられていることを特徴とする付記1に記載のプローブカード。
(付記5)
前記弾性材及び位置検出探針は、半導体基板のダイシングラインに設けられた位置検出パッドに対応する位置に設けられていることを特徴とする付記2に記載のプローブカード。
(付記6)
前記探針の先端が球状となっていることを特徴とする付記1に記載のプローブカード。
(付記7)
プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
前記プローブカード及び半導体基板の相対的な位置及び向きを制御する制御手段と、
を有し、
前記プローブカードは、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有し、
前記制御手段は、前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする検査装置。
(付記8)
前記プローブカードは、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有し、
前記制御手段は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする付記7に記載の検査装置。
(付記9)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記制御手段は、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する際に、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込むことを特徴とする付記8に記載の検査装置。
(付記10)
前記制御手段は、前記ストッパを、前記半導体基板のダイシングラインに接触させることを特徴とする付記7に記載の検査装置。
(付記11)
前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする付記8に記載の検査装置。
(付記12)
前記探針の先端が球状となっていることを特徴とする付記7に記載の検査装置。
(付記13)
プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
を有する検査装置を用いた検査方法であって、
前記プローブカードとして、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有するものを使用し、
前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程と、
次に、前記集積回路の動作試験を行う工程と、
を有することを特徴とする検査方法。
(付記14)
前記プローブカードとして、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有するものを使用し、
前記相対的な位置及び向きを制御する工程は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程を有することを特徴とする付記13に記載の検査方法。
(付記15)
前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記相対的な位置及び向きを制御する工程は、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込む工程を有することを特徴とする付記14に記載の検査方法。
(付記16)
前記相対的な位置及び向きを制御する工程は、前記ストッパを、前記半導体基板のダイシングラインに接触させる工程を有することを特徴とする付記13に記載の検査方法。
(付記17)
前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする付記14に記載の検査方法。
(付記18)
前記探針の先端が球状となっていることを特徴とする付記13に記載の検査方法。
Claims (18)
- 基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有することを特徴とするプローブカード。 - 前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有することを特徴とする請求項1に記載のプローブカード。 - 前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出していることを特徴とする請求項2に記載のプローブカード。 - 前記ストッパは、半導体基板のダイシングラインに対応する位置に設けられていることを特徴とする請求項1に記載のプローブカード。
- 前記弾性材及び位置検出探針は、半導体基板のダイシングラインに設けられた位置検出パッドに対応する位置に設けられていることを特徴とする請求項2に記載のプローブカード。
- 前記探針の先端が球状となっていることを特徴とする請求項1に記載のプローブカード。
- プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
前記プローブカード及び半導体基板の相対的な位置及び向きを制御する制御手段と、
を有し、
前記プローブカードは、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有し、
前記制御手段は、前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする検査装置。 - 前記プローブカードは、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有し、
前記制御手段は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御することを特徴とする請求項7に記載の検査装置。 - 前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記制御手段は、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する際に、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込むことを特徴とする請求項8に記載の検査装置。 - 前記制御手段は、前記ストッパを、前記半導体基板のダイシングラインに接触させることを特徴とする請求項7に記載の検査装置。
- 前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする請求項8に記載の検査装置。
- 前記探針の先端が球状となっていることを特徴とする請求項7に記載の検査装置。
- プローブカードが取り付けられる取り付け部と、
集積回路が形成された半導体基板が載置されるステージと、
を有する検査装置を用いた検査方法であって、
前記プローブカードとして、
基部と、
前記基部に固定された探針と、
前記基部に固定され、前記探針と同じ方向に延び、前記探針と同じ長さの少なくとも3個のストッパと、
を有するものを使用し、
前記半導体基板が前記ストッパの各々に接するように前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程と、
次に、前記集積回路の動作試験を行う工程と、
を有することを特徴とする検査方法。 - 前記プローブカードとして、
前記基部に固定された少なくとも2個の弾性材と、
夫々、前記弾性材に固定され、前記探針と同じ方向に延び、前記探針よりも前記基部から離間した位置に先端が位置する位置検出探針と、
を有するものを使用し、
前記相対的な位置及び向きを制御する工程は、前記半導体基板に設けられた位置検出パッドに前記位置検出探針が接触するように、前記プローブカード及び半導体基板の相対的な位置及び向きを制御する工程を有することを特徴とする請求項13に記載の検査方法。 - 前記弾性材は、前記ストッパ内に収容されており、
前記位置検出探針は、前記ストッパの内側から突出しており、
前記相対的な位置及び向きを制御する工程は、前記半導体基板を用いて前記位置検出探針を前記ストッパ内に押し込む工程を有することを特徴とする請求項14に記載の検査方法。 - 前記相対的な位置及び向きを制御する工程は、前記ストッパを、前記半導体基板のダイシングラインに接触させる工程を有することを特徴とする請求項13に記載の検査方法。
- 前記位置検出パッドは、前記半導体基板のダイシングラインに設けられていることを特徴とする請求項14に記載の検査方法。
- 前記探針の先端が球状となっていることを特徴とする請求項13に記載の検査方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/069693 WO2009047836A1 (ja) | 2007-10-09 | 2007-10-09 | プローブカード、検査装置及び検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009047836A1 true JPWO2009047836A1 (ja) | 2011-02-17 |
Family
ID=40548991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009536877A Pending JPWO2009047836A1 (ja) | 2007-10-09 | 2007-10-09 | プローブカード、検査装置及び検査方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2009047836A1 (ja) |
KR (1) | KR20100043279A (ja) |
WO (1) | WO2009047836A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014095662A (ja) * | 2012-11-12 | 2014-05-22 | Toyota Motor Corp | 検査方法、検査装置 |
TWI804378B (zh) * | 2022-07-06 | 2023-06-01 | 中華精測科技股份有限公司 | 探針卡設備及其扣合式電路板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163656A (ja) * | 1992-11-26 | 1994-06-10 | Sony Corp | 半導体測定装置 |
-
2007
- 2007-10-09 JP JP2009536877A patent/JPWO2009047836A1/ja active Pending
- 2007-10-09 WO PCT/JP2007/069693 patent/WO2009047836A1/ja active Application Filing
- 2007-10-09 KR KR1020107005769A patent/KR20100043279A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20100043279A (ko) | 2010-04-28 |
WO2009047836A1 (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102479608B1 (ko) | 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치 | |
CN105548851B (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
KR20150070766A (ko) | 테스터 및 이를 구비하는 반도체 소자 검사 장치 | |
KR102243840B1 (ko) | 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법 | |
KR20110015272A (ko) | 테스터 및 이를 구비한 반도체 디바이스 검사 장치 | |
KR20200083244A (ko) | 온도 측정 부재, 검사 장치 및 온도 측정 방법 | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
US8624619B2 (en) | Semiconductor device and method of performing electrical test on same | |
US8542029B1 (en) | Methods and apparatus for testing of integrated circuits | |
KR101120405B1 (ko) | 프로브 블록 조립체 | |
US6552559B2 (en) | IC tester adjusting unit | |
JPWO2009047836A1 (ja) | プローブカード、検査装置及び検査方法 | |
KR101016383B1 (ko) | 평탄화 모듈을 구비한 프로브 카드 | |
JP2007095938A (ja) | テスタ、プローバ、ウエハテストシステム及び電気的接触位置検出方法 | |
CN113454467A (zh) | 用于微装置检验的探针结构 | |
JP2011108695A (ja) | 半導体検査装置、半導体装置の検査方法、及び半導体装置の検査プログラム | |
JP4817830B2 (ja) | プローバ、プローブ接触方法及びそのためのプログラム | |
KR100865025B1 (ko) | 테스트 핸들러에서 반도체 디바이스의 겹침 검출 장치 | |
KR100982343B1 (ko) | 웨이퍼 프로버의 스테이지 오차 측정 및 보정 장치 | |
JP5368440B2 (ja) | 試験システム | |
US10324112B2 (en) | Package testing system and method with contact alignment | |
JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
JP2006261391A (ja) | 半導体装置およびその検査方法 | |
JP2014106216A (ja) | プローブの針先と被検査体の電極との位置合わせカメラ | |
JP2501613B2 (ja) | ウエハプロ―バ |