JP2003163665A - インタフェースリンクレイヤ装置及びネットワーク状態維持方法 - Google Patents

Abstract

(57)【要約】 【課題】 いかなる時点においても正しく定義されたネ
ットワーク状態を維持する。 【解決手段】 遅延が大きなリンクを介して受信した第
２のサブネットワークのコンフィグレーションに関する
情報を第１及び第２の記憶手段のいずれか一方に書き込
み、書込アクセスが完了する以前に自己ＩＤフェーズが
開始されると、他方の記憶手段を用いて自己ＩＤフェー
ズにおける自己ＩＤパケットの形成を実行し、第２のサ
ブネットワークのコンフィグレーションに関する情報が
完全に書き込まれると、新たな自己ＩＤフェーズを開始
し、書込アクセスが実行された方の記憶手段の内容を用
いて、新たな自己ＩＤフェーズにおける自己ＩＤパケッ
トの形成を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遅延が大きなリン
ク（long delay link）を有する機器ネットワークにお
いて使用されるインタフェースリンクレイヤ装置、及び
この機器ネットワークにおいて正しく定義された状態
（well-defined status）を維持するネットワーク状態
維持方法に関する。

【０００２】

【従来の技術】ＩＥＥＥ１３９４規格は、機器（devic
e）、例えばオーディオ機器、ビデオ機器、パーソナル
コンピュータ、その他の民生用及び業務用の電子機器を
相互接続するための、最も一般的な規格である。ＩＥＥ
Ｅ１３９４規格に準拠したネットワークは、通常、例え
ば自己識別フェーズ（self Identification phase：以
下、自己ＩＤフェーズという。）の期間等、タイミング
に関する非常に厳しい（very strict）要求を満たす必
要があるため、短い距離で直接接続されたノードのみか
ら構成される。

【０００３】本願出願人により出願され、参照によりこ
こに援用される欧州特許出願番号９９１２６２１２．３
号、欧州特許公開番号ＥＰ０８４８５６８Ａ１号には、
同軸インタフェース（coaxial Interfaces）によって２
つのＩＥＥＥ１３９４シリアルバスシステム、すなわち
２つのサブネットワーク間を接続し、分散型ＩＥＥＥ１
３９４ネットワーク（distributed IEEE 1394 networ
k）を構築する方法が開示されている。

【０００４】遅延が大きな接続を介してサブネットワー
クを相互接続し、トランスペアレントなＩＥＥＥ１３９
４ネットワークを構築する手法については、本願出願人
による欧州特許出願番号００１０４８４４．６号「遅延
が大きな接続のためのインタフェースリンクレイヤ装置
（Interface Link Layer Device for Long Delay Conne
ctions）」に開示されており、この文献も参照により本
願に援用されるものとする。

【０００５】この文献に基づく方法によれば、遅延が大
きなリンクによって接続された異なるサブネットワーク
は、インタフェースリンクレイヤ装置を介して、分散型
ＩＥＥＥ１３９４ネットワークとして統合することがで
き、ＩＥＥＥ１３９４規格の厳しいタイミング要求を満
足させることができる。

【０００６】ここでは、各サブネットワークにおいて、
自己ＩＤフェーズが実行され、各インタフェースリンク
レイヤ装置は、単一のノードのように振る舞う。１つの
サブネットワークのコンフィグレーション（configurat
ion）に関する情報は、遅延が大きなリンクを介して、
全てのインタフェースリンクレイヤ装置と、遅延が大き
なリンクに接続されたサブネットワークに送信される。
少なくとも１つの他のサブネットワークに関する情報を
受け取った各インタフェースリンクレイヤ装置は、第２
の自己ＩＤフェーズを開始し、ここで、インタフェース
リンクレイヤ装置は、リモートのサブネットワークのノ
ードをシミュレートする。すなわち、インタフェースリ
ンクレイヤ装置は、シミュレートすべきノードの要求さ
れた自己ＩＤパケットを自らのサブネットワークに送信
する。これにより、厳しいタイミング要求が満たされ
る。

【０００７】一方の、すなわち１つのサブネットワーク
のネットワークトポロジが変化すると、このサブネット
ワークは、ＩＥＥＥ１３９４メカニズムに基づいて自ら
を再構成（reconfigure）し、この新たなネットワーク
トポロジ情報又はこのサブネットワークを正しくシミュ
レートするために必要な更なる情報が他のインタフェー
スリンクレイヤ装置に送信される。この情報を受信した
インタフェースリンクレイヤ装置は、自らが接続されて
いるサブネットワーク内で新たな自己ＩＤフェーズを実
行する。

【０００８】

【発明が解決しようとする課題】ＩＥＥＥ１３９４バス
に新たな機器が接続された場合、ＩＥＥＥ１３９４バス
から既存の機器が切り離された場合、又は機器がバスリ
セットを要求した場合、バスリセットが実行され、新た
な自己ＩＤフェーズが開始される。インタフェースリン
クレイヤ装置が遅延が大きなリンクを介してネットワー
クコンフィグレーション情報を受信し、及びこの情報を
送信している間に、このインタフェースリンクレイヤ装
置が接続されているサブネットワーク内の機器の１つが
バスリセットを開始した場合、正しく定義されたネット
ワーク状態（well-defined networkstatus）をどのよう
にして再確立するかが問題である。

【０００９】そこで、本発明は、上述の課題に鑑みてな
されたものであり、本発明の目的は、機器ネットワーク
において使用され、いかなる時点においても正しく定義
されたネットワーク状態を維持できるインタフェースリ
ンクレイヤ装置及びネットワーク状態維持方法を提供す
ることである。

【００１０】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るインタフェースリンクレイヤ装置
は、第１のサブネットワークと、少なくとも第２のサブ
ネットワークに接続された遅延が大きなリンクとの間に
接続される。このインタフェースリンクレイヤ装置は、
第２のサブネットワークのノードをシミュレートする物
理レイヤを備える。さらに、インタフェースリンクレイ
ヤ装置は、少なくとも第１の記憶手段及び第２の記憶手
段を備える。ここで、遅延が大きなリンクを介して受信
した、第２のサブネットワークのコンフィグレーション
に関する情報が第１及び第２の記憶手段のいずれか一方
に書き込まれ、他方の記憶手段の内容が書込アクセスの
完了以前に開始された自己ＩＤフェーズにおける自己Ｉ
Ｄパケットの形成に使用され、書込アクセスが行われる
一方の記憶手段の内容は、書込アクセスが完了した直後
又は以降に開始される自己ＩＤフェーズにおける自己Ｉ
Ｄパケットの形成に使用される。

【００１１】プログラミング可能な１３９４物理レイヤ
を備えるインタフェースリンクレイヤ装置は、任意の数
の（ＩＥＥＥ１３９４規格に準拠する場合６２個の）ノ
ードをシミュレートすることができる。自己ＩＤフェー
ズにおいては、有効な自己ＩＤ情報を格納している記憶
手段がアクセスされ、自己ＩＤパケットが形成され、イ
ンタフェースリンクレイヤ装置が属するサブネットワー
クに送信される。

【００１２】本発明においては、少なくとも２つの記憶
手段が設けられ、一方の記憶手段には、遅延が大きなリ
ンクを介して受信された新たなコンフィグレーション情
報が書き込まれ、他方の記憶手段には、古いコンフィグ
レーション情報が格納されている。新たなコンフィグレ
ーション情報の書込が完了する前にバスリセットが発生
すると、古い完全なコンフィグレーション情報を用いて
自己ＩＤパケットが形成される。正しく定義された時刻
において、新たなコンフィグレーション情報が完全に受
信され、書き込まれると、新たなコンフィグレーション
情報が有効になり、これを自己ＩＤパケットの形成に使
用することができる。

【００１３】このように、少なくとも２つの記憶手段を
用いることにより、いかなる時点においても、自己ＩＤ
情報に関する正しく定義されたネットワーク状態を維持
することができる。第１及び第２の自己ＩＤフェーズの
間に外部バスリセットが発生したとしても、このバスリ
セットを正しく処理することができる。任意の数のレジ
スタを有する２つの記憶手段は、容易且つ低コストでハ
ードウェアによって実現することができる。

【００１４】インタフェースリンクレイヤ装置は、好ま
しくは、書込アクセスが完了すると、書込アクセスが行
われた一方の記憶手段の内容を自己ＩＤパケットの形成
に使用する新たな自己ＩＤフェーズを開始する開始手段
を備える。書込アクセスが行われる記憶手段には、リモ
ートのサブネットワークのコンフィグレーションに関す
る実際の情報が書き込まれる。書込アクセスが終了した
直後に自己ＩＤフェーズを開始することにより、全体の
ネットワークコンフィグレーションを可能な限り迅速に
更新することができる。

【００１５】また、インタフェースリンクレイヤ装置
は、書込アクセスが完了すると、第１のサブネットワー
クのローカルバスをリセットするバスリセット手段を備
える。ローカルのシリアルバスをリセットした後、新た
な自己ＩＤフェーズを実行し、ネットワークコンフィグ
レーションを更新する必要がある。

【００１６】本発明の好ましい具体例においては、第１
の記憶手段に対して書込アクセスが行われ、第２の記憶
手段に対して自己ＩＤパケットを形成するための読出ア
クセスが行われる。この具体例では、第１の記憶手段
は、完全でない可能性がある臨時のデータを格納し、有
効な自己ＩＤ情報は、常に、第２の記憶手段に格納され
ている。この第１の具体例では、書込パス及び読出パス
を切り換える必要がないという利点がある。

【００１７】本発明の第１の具体例として示すインタフ
ェースリンクレイヤ装置は、好ましくは、第１の記憶手
段への書込アクセスが完了すると、この第１の記憶手段
の内容を第２の記憶手段にコピーするコピー手段を備え
る。実際のネットワークコンフィグレーションに関する
情報が第１の記憶手段に格納されると、この情報は、常
に有効な自己ＩＤ情報を記憶する第２の記憶手段に転送
される。このコピー処理よって転送されるデータの量は
少ないため、コピー処理は短時間で完了する。

【００１８】本発明の第２の具体例においては、書込ア
クセスは、第１及び第２の記憶手段に対して交互に行わ
れ、書込アクセスが行われていない方の記憶手段に対し
て、読出アクセスを行い、自己ＩＤフェーズにおける自
己ＩＤパケットの形成を行う。この具体例では、コピー
処理は不要である。一方の記憶手段にリモートのサブネ
ットワークのコンフィグレーションに関するデータが完
全に書き込まれると、このデータは有効にされ、自己Ｉ
Ｄパケットの形成に使用されるようになる。更なる書込
アクセスは、他方の記憶手段に対して行われる。

【００１９】この第２の具体例におけるインタフェース
リンクレイヤ装置は、好ましくは、第１及び第２の記憶
手段のいずれに対して、第２のサブネットワークのコン
フィグレーションに関する情報を書き込む書込アクセス
を行うべきかを指示するレジスタ手段を備える。さらに
好ましくは、このインタフェースリンクレイヤ装置は、
第１及び第２の記憶手段のいずれが自己ＩＤフェーズに
おける自己ＩＤパケットの形成のための有効な自己ＩＤ
情報を格納しているかを指示するレジスタ手段を備え
る。この第２の具体例においては、幾つかの追加的レジ
スタにより、どちらの記憶手段が有効なデータを格納
し、どちらの記憶手段に書込アクセスを行うべきかを効
果的に監視することができる。

【００２０】第１及び第２の記憶手段は、例えばハード
ウェアによるレジスタアレーとして実現してもよい。Ｉ
ＥＥＥ１３９４規格は、自己ＩＤフェーズに関する厳し
いタイミング要求を定義している。記憶手段をハードウ
ェアにより実現することにより、インタフェースリンク
レイヤ装置の物理層は、非常に高速に自己ＩＤ情報にア
クセスすることができる。

【００２１】第１及び第２の記憶手段に書き込まれるエ
ントリの少なくとも一部は、好ましくは、第２のサブネ
ットワークのツリー構造に関する情報を含む。これによ
り、インタフェースリンクレイヤ装置は、遅延が大きな
リンクを介して接続されている他のサブネットワークの
階層的構造をシミュレートすることができる。これによ
り、ネットワークのトランスペアレント性が向上する。

【００２２】本発明に係るインタフェースリンクレイヤ
装置は、好ましくは、同軸ケーブル、無線、赤外線、非
同期伝送モード網、非シールドツイストペアケーブル及
びプラスチック光ファイバ接続のいずれかに基づく遅延
が大きなリンクをサポートする。ブリッジ装置として機
能するインタフェースリンクレイヤ装置により、広範囲
に亘る接続技術をＩＥＥＥ１３９４ネットワークに適用
することができ、また、ネットワークの柔軟性を向上さ
せることができる。

【００２３】本発明に係るインタフェースリンクレイヤ
装置は、好ましくは、ＩＥＥＥ１３９４規格に準拠す
る。ビデオ又はオーディオ機器等の民生用機器及び業務
用機器は、ＩＥＥＥ１３９４規格に準拠している場合が
多い。

【００２４】

【発明の実施の形態】以下、本発明に係るインタフェー
スリンクレイヤ装置及びネットワーク状態維持方法につ
いて、図面を参照して詳細に説明する。

【００２５】図１は、本発明を適用したＩＥＥＥ１３９
４ネットワークの構成を示すブロック図である。このＩ
ＥＥＥ１３９４ネットワークは、遅延が大きな双方向接
続経路（long delay bi-directional connection）３を
介して互いに接続された第１のサブネットワーク５と第
２のサブネットワーク４とを備える。第１のサブネット
ワーク５と遅延が大きな双方向接続経路３との間には、
第１のインタフェースリンクレイヤ装置（interface li
nk layer device）１が設けられている。第１のインタ
フェースリンクレイヤ装置１は、第１のサブネットワー
ク５に割り当てられ、したがって第１のサブネットワー
ク５に属するものとみなされ、すなわち、第１のインタ
フェースリンクレイヤ装置１は、第１のサブネットワー
ク５内のノードとして振る舞う。同様に、第２のサブネ
ットワーク４と遅延が大きな双方向接続経路３との間に
は、第２のインタフェースリンクレイヤ装置２が設けら
れており、第２のインタフェースリンクレイヤ装置２
は、第２のサブネットワーク４に割り当てられ、第２の
サブネットワーク４に属するものとみなされる。

【００２６】本発明に基づくインタフェースリンクレイ
ヤ装置１，２が通信を行う遅延が大きな双方向接続経路
３は、例えば同軸ケーブル、無線、赤外線、業務用長距
離高速データ接続に用いられる非同期伝送モード（asyn
chronous transfer mode：ＡＴＭ）網、非シールドツイ
ストペアケーブル（unshielded twisted pair：ＵＴ
Ｐ）、プラスチック光ファイバ（plastic optic fibe
r：ＰＯＦ）の接続、あるいは例えばこれらの組み合わ
せにより実現されるその他の適切な接続よりなる。この
ような接続は、静的（static）であると考えられる。

【００２７】この具体例において、第１のサブネットワ
ーク５は、３つのノード、すなわち機器（device）Ｃと
いう名称及びノード識別子（node identifier、以下、
ノードＩＤという。）＃４を有する第１のノード５Ａ
と、機器Ｄという名称及びノードＩＤ＃３を有する第２
のノード５Ｂと、機器Ｅという名称及びノードＩＤ＃２
を有する第３のノード５Ｃとを備える。一方、第２のサ
ブネットワーク４は、機器Ａという名称及びノードＩＤ
＃３を有する第４のノード４Ａと、機器Ｂという名称及
びノードＩＤ＃４を有する第５のノード４Ｂとを備え
る。ここで、第１及び第２のサブネットワーク５内の機
器は、例えばオーディオ機器、ビデオ機器、パーソナル
コンピュータ、その他の民生用及び産業用電子機器であ
る。

【００２８】本発明に基づくこの具体例においては、第
１のインタフェースリンクレイヤ装置１及び第２のイン
タフェースリンクレイヤ装置２がそれぞれ自らのサブネ
ットワーク５，４に関する情報を互いに送受信し、相手
側のインタフェースリンクレイヤ装置２，１から受け取
った情報に基づいて、相手側のインタフェースリンクレ
イヤ装置２，１が属するサブネットワーク４，５をシミ
ュレートする。各インタフェースリンクレイヤ装置１，
２は、例えばサブネットワークの各ノードが自らをサブ
ネットワークに識別させる自己ＩＤフェーズ等、少なく
ともタイミング要求（timing requirement）が厳しいフ
ェーズにおいて、本発明に基づくシミュレーションを行
う。

【００２９】すなわち、この具体例においては、第１の
インタフェースリンクレイヤ装置１は、第４のノード４
Ａ、すなわち機器Ａをシミュレートした仮想第４ノード
４Ａ’と、第５のノード４Ｂ、すなわち機器Ｂをシミュ
レートした仮想第５ノード４Ｂ’とを備える。一方、第
２のインタフェースリンクレイヤ装置２は、第１のノー
ド５Ａ、すなわち機器Ｃをシミュレートした仮想第１ノ
ード５Ａ’と、第２のノード５Ｂ、すなわち機器Ｄをシ
ミュレートした仮想第２ノード５Ｂ’と、第３のノード
５Ｃ、すなわち機器Ｅをシミュレートした仮想第３ノー
ド５Ｃ’とを有する。

【００３０】各インタフェースリンクレイヤ装置１，２
は、本発明に基づき、受け取った情報に対して、複数の
ノードのように振る舞い、したがって、自己ＩＤフェー
ズ期間中において、ＩＥＥＥ１３９４規格に基づき、各
仮想ノードに新たなノードＩＤが自動的に割り当てら
れ、サブネットワーク５，４のそれぞれにおいて、不一
致（conflict）が生じないことを確実にする。

【００３１】インタフェースリンクレイヤ装置１，２
は、それぞれの相手側のサブネットワーク、すなわち各
インタフェースレイヤ装置１，２が直接ではなく、遅延
が大きな双方向接続経路３を介して接続されているサブ
ネットワーク４，５を正しくシミュレートするために、
以下のような処理を行う。

【００３２】まず、第１のサブネットワーク５及び第２
のサブネットワーク４はそれぞれ、複数のネットワーク
機器からなる独立したネットワークとして振る舞い、す
なわち動作し、インタフェースリンクレイヤ装置１，２
は、通常のネットワーク機器又はネットワークコントロ
ーラとして動作する。すなわち、この初期フェーズで
は、両方のインタフェースリンクレイヤ装置１，２は、
単一のノードとして振る舞い、第１のサブネットワーク
５は、自己ＩＤフェーズの後、自らのサブネットワーク
が４つのノード、すなわち第１〜第３のノード５Ａ〜５
Ｃ及び第１のインタフェースリンクレイヤ装置１から構
成されていると認識する。この情報は、第１のサブネッ
トワーク５全体に亘って通知されるため、第１のインタ
フェースリンクレイヤ装置１は、サブネットワーク５の
ネットワークトポロジに関する必要な情報を収集するこ
とができる。同様に、第２のサブネットワーク４におけ
る自己ＩＤフェーズの後、第２のインタフェースリンク
レイヤ装置２は、第２のサブネットワーク４が第４のノ
ード４Ａと、第５のノード４Ｂと、第２のインタフェー
スリンクレイヤ装置２とから構成されていることを知
る。

【００３３】この自己ＩＤフェーズにより、各インタフ
ェースリンクレイヤ装置１，２がそれぞれのサブネット
ワーク５，４に関する新たな情報を収集した後、各イン
タフェースリンクレイヤ装置１，２は、遅延が大きな双
方向接続経路３を介して、この情報をそれぞれの相手側
のインタフェースリンクレイヤ装置２，１に供給する。
この具体例においては、自己ＩＤフェーズにより得られ
るこの情報は、各サブネットワーク５，４に接続されて
いるノード数及びそれらの名称からなる。これにより、
第１のインタフェースリンクレイヤ装置１は、第２のサ
ブネットワーク４が第２のインタフェースリンクレイヤ
装置２以外に２つのネットワーク機器、すなわち第４の
ノード４Ａである機器Ａと、第５のノード４Ｂである機
器Ｂから構成されていることを示す情報を入手し、一
方、第２のインタフェースリンクレイヤ装置２は、第１
のサブネットワーク５が第１のインタフェースリンクレ
イヤ装置１以外に３つのネットワーク装置、すなわち第
１のノード５Ａである機器Ｃと、第２のノード５Ｂであ
る機器Ｄと、第３のノード５Ｃである機器Ｅとから構成
されることを示す情報を入手する。

【００３４】好ましくは、２つのインタフェースリンク
レイヤ装置１，２は、各サブネットワーク５，４のネッ
トワークトポロジ全体に関する情報も有するようにして
もよい。

【００３５】そして、インタフェースリンクレイヤ装置
１，２は、遅延が大きな双方向接続経路３を介して、上
述のような情報を受け取った後、それぞれが直接接続さ
れているサブネットワーク５，４において、例えばロー
カルバス６，７に対するバスリセット（bus reset）を
実行することにより、第２の自己ＩＤフェーズを開始す
る。ローカルバス６，７は、例えばＩＥＥＥ１３９４規
格に準拠したシリアルバスである。

【００３６】この第２の自己ＩＤフェーズにおいて、各
インタフェースリンクレイヤ装置１，２は、上述のよう
にして受け取った情報に基づいて、相手側のサブネット
ワーク４，５に属する複数のノードをシミュレートす
る。このタスクを実行するために、各インタフェースリ
ンクレイヤ装置１，２は、各仮想ノードをシミュレート
するためのプログラミング可能な物理レイヤを備える。
すなわち、第１のインタフェースリンクレイヤ装置１
は、第２のサブネットワーク４における第４のノード４
Ａと第５のノード４Ｂとをシミュレートし、第２のイン
タフェースリンクレイヤ装置２は、第１のサブネットワ
ーク５における第１のノード５Ａと、第２のノード５Ｂ
と、第３のノード５Ｃとをシミュレートする。これらの
シミュレーションは、ＩＥＥＥ１３９４規格に厳密に則
って行われ、例えば、第１のインタフェースリンクレイ
ヤ装置１は、第２の自己ＩＤフェーズにおいて、第１の
サブネットワーク５に２つの自己ＩＤパケット（self I
D packet）を送信し、自己ＩＤフェーズの後は、２つの
ノードＩＤの代理を務めることになる。同様に、第２の
インタフェースリンクレイヤ装置２は、第２の自己ＩＤ
フェーズにおいて、第２のサブネットワーク４に３つの
自己ＩＤパケットを送信し、自己ＩＤフェーズの後は、
３つのノードＩＤの代理を務めることになる。

【００３７】このような構成により、遅延が大きなリン
クを有する分散型ネットワークを、ＩＥＥＥ１３９４規
格に準拠した既存の機器と互換性を有して構築すること
ができる。これらのＩＥＥＥ１３９４規格に準拠した機
器は、インタフェースリンクレイヤ装置の内部にシミュ
レートされている機器と通信を行う際、遅延が大きなリ
ンクが介在しているということを知る必要はない。すな
わち、本発明によれば、ＩＥＥＥ１３９４規格の利点を
損なうことなく、長い遅延リンクを含む完全にトランス
ペアレントな分散型ＩＥＥＥ１３９４ネットワークを構
築することができる。勿論、本発明を他の通信規格に適
用して、遅延が大きなリンクを確立することもできる。

【００３８】なお、本発明に基づくインタフェースリン
クレイヤ装置は、上述した２つのサブネットワークから
構成されるネットワークのみではなく、３つ以上のサブ
ネットワークが遅延が大きな双方向接続経路３により接
続されて構成されたネットワークにも適用できる。この
場合、遅延が大きな双方向接続経路３を介した通信は、
上述の欧州特許出願番号９９１２６２２１．３にも記述
されているように、パケット又はチャンネルを用いて行
うことができ、各インタフェースリンクレイヤ装置は、
２つ以上のサブネットワークをシミュレートする。

【００３９】他方のサブネットワークに関する情報を保
存するために、インタフェースリンクレイヤ装置１は、
２つのレジスタバンク、すなわち第０のレジスタバンク
２１と第１のレジスタバンク２３を備える。インタフェ
ースリンクレイヤ装置１によってシミュレートされるノ
ードに関する情報は、遅延が大きな双方向接続経路３を
介して供給され、第０のレジスタバンク２１に書き込ま
れる。この場合、インタフェースリンクレイヤ装置１の
ノードコントローラ１９が第０のレジスタバンク２１へ
の書込アクセス処理を行う。第０のレジスタバンク２１
への書込アクセス処理中にバスリセットが発生した場
合、第０のレジスタバンク２１の内容が不完全な状態で
ある可能性があるため、インタフェースリンクレイヤ装
置１によって送信される自己ＩＤパケットを形成するた
めの情報を第０のレジスタバンク２１から読み出すべき
ではない。そこで、本発明では、２つ目のレジスタバン
クである第１のレジスタバンク２３を設け、自己ＩＤパ
ケットを形成するための情報をこの第１のレジスタバン
ク２３から得るようにする。このように、少なくとも２
つのレジスタバンクを設けることにより、いかなる時点
においても正しく定義されたネットワーク構造（well-d
efined network structure）を維持することができる。

【００４０】仮想ノード用の自己ＩＤパケットを形成す
るために必要な情報を第０のレジスタバンク２１に書き
込む手順を図２に示す。まず、ステップＳ１において、
第０のレジスタバンク２１への書込アクセスが準備さ
れ、書込ポインタが第０のレジスタバンク２１の第１の
エントリ位置を示すレジスタ＃０に設定される。第０の
レジスタバンク２１内の各レジスタは３バイト（２４ビ
ット）で構成されている。ステップＳ２において、第０
のレジスタバンク２１の第１バイトが書き込まれ、ステ
ップＳ３において、第０のレジスタバンク２１の第２バ
イトが書き込まれ、ステップＳ４において、第０のレジ
スタバンク２１の第３バイトが書き込まれる。このよう
に、第１〜第３バイトは、ＩＥＥＥ１３９４アネックス
Ｊ：ファイルリンクインタフェース仕様書（IEEE 1394
standard-annex J：File Link Interface Specificatio
n）に基づくインタフェースに準拠するように、ステッ
プＳ２〜ステップＳ４において、バイト毎に（byte-wis
e）に書き込まれる。ステップＳ５において、書込ポイ
ンタは、第０のレジスタバンク２１の次のレジスタに設
定される。ステップＳ６において、更なる自己ＩＤパケ
ットを第０のレジスタバンク２１に書き込むべきか否か
が判定される。更なる自己ＩＤパケットを第０のレジス
タバンク２１に書き込む必要がある場合、矢印Ａで示す
ようにステップＳ２に戻り、この自己ＩＤパケットの第
１〜第３のバイトが第０のレジスタバンク２１の各エン
トリ位置に書き込まれる。インタフェースリンクレイヤ
装置１が自己ＩＤフェーズ中に送信すべき全ての自己Ｉ
Ｄパケットが第０のレジスタバンク２１に書き込まれる
と、続いて、ステップＳ７において、第０のレジスタバ
ンク２１の次のレジスタに「００ｈ」が書き込まれる。
これにより、第０のレジスタバンク２１には、自己ＩＤ
フェーズを実行するために必要な全ての情報が登録され
る。そして、ステップＳ８において、第０のレジスタバ
ンク２１がアクティブ化され、すなわちこの時点から、
バスリセットの発生時に自己ＩＤパケットを形成するた
めに第０のレジスタバンク２１の内容が使用されるよう
になる。

【００４１】図３は、第０のレジスタバンク２１の内容
を第１のレジスタバンク２３にコピーすることにより第
０のレジスタバンク２１をアクティブ化する本発明の第
１の具体例を説明する図である。この具体例において
は、バスリセットが発生すると、矢印２４に示すよう
に、第１のレジスタバンク２３の内容がアクセスされ、
自己ＩＤフェーズ中に自己ＩＤパケットを形成するため
に必要な情報が提供される。シミュレートすべきノード
に関する情報は、矢印２０に示すように、第０のレジス
タバンク２１に供給される。自己ＩＤパケットに必要な
全ての情報が第０のレジスタバンク２１に書き込まれる
と、第０のレジスタバンク２１の全てのエントリは、矢
印２２に示すように、第１のレジスタバンク２３にコピ
ーされる。コピー処理中に発生するバスリセットの外部
要求は全て無視される。コピー処理が完了すると、自己
ＩＤフェーズが開始され、インタフェースリンクレイヤ
装置１，２は、レジスタバンク＃１のエントリにより特
定された自己ＩＤパケットをそれぞれのサブネットワー
ク５，４に送信する。インタフェースリンクレイヤ装置
１，２は、それぞれのローカルバス６，７をバスリセッ
トすることにより、自己ＩＤフェーズを開始する。ロー
カルバス６，７は、好ましくはＩＥＥＥ１３９４シリア
ルバスである。

【００４２】本発明の第２の具体例では、第０及び第１
のレジスタバンクのそれぞれに設けられた専用の書込ア
クセスレジスタに「書込アクセス許可（write access a
llowed）」ビットが格納される。各書込みアクセスレジ
スタに「書込アクセス許可」ビットが設定されると、こ
のレジスタバンクへの書込アクセスが許可される。さら
に、第０及び第１のレジスタバンクについて、それぞれ
のレジスタバンクの内容が自己ＩＤフェーズに有効であ
るかを示す更なるレジスタが設けられる。この「自己Ｉ
Ｄ有効（valid for self ID）」ビットが設定される
と、各レジスタバンクの内容が完成され、自己ＩＤパケ
ットの形成に使用できる状態となる。第１のレジスタバ
ンク２３に「書込アクセス許可」ビットがセットされて
いる場合、第１のレジスタバンク２３の内容は変更され
る可能性があるため、「自己ＩＤ有効」ビットはセット
されない。

【００４３】第１のレジスタバンク２３への書込アクセ
スが終了すると、「書込アクセス許可」ビットがリセッ
トされ、「自己ＩＤ有効」ビットがセットされる。同時
に、他方のレジスタバンク、この場合、第０のレジスタ
バンク２１の「書込アクセス許可」ビットがセットさ
れ、「自己ＩＤ有効」ビットがリセットされる。このよ
うに、この具体例では、２つのレジスタバンク間で交互
に書込アクセスが行えるようにされる。そして、書込ア
クセスが許可されていない一方のレジスタバンクの内容
が自己ＩＤフェーズにおける自己ＩＤパケットの形成に
使用される。この第２の具体例を実現するためには、レ
ジスタバンク毎に２つのレジスタ、したがって４つの追
加的なレジスタを設けることが望ましい。また、１つの
レジスタバンク毎に１つ、すなわち２つのレジスタのみ
を追加して第２の具体例を実現することもできる。さら
に、２つのレジスタバンクで１つの追加的レジスタを共
有し、この追加的レジスタによって、２つのレジスタバ
ンクのうちいずれのレジスタバンクが自己ＩＤパケット
の形成に有効な内容が格納されているかを示すことによ
り、第２の具体例を実現することもできる。

【００４４】各インタフェースリンクレイヤ装置１，２
において、自己ＩＤフェーズは、インタフェースリンク
レイヤ装置１，２のプログラミング可能な物理レイヤに
より制御される。ＩＥＥＥ１３９４規格では、自己ＩＤ
パケットを送信及び受信するための厳しいタイミング要
求が定められている。これらのタイミング要求を満た
し、時間切れによるエラーの発生を回避するために、レ
ジスタバンクは、ハードウェアにより、レジスタアレー
として実現することが望ましい。プログラミング可能な
物理層がこれらのハードウェアアレーにアクセスする場
合のアクセス時間は、非常に短く、ＩＥＥＥ１３９４規
格に規定されているタイミング要求を満たす。

【００４５】自己ＩＤパケットのデータ構造は、ＩＥＥ
Ｅ１３９４規格によって定められている。各自己ＩＤパ
ケットは、４バイトと、これに続く４バイトのチェック
サムから構成される。チェックサムは、最初の３２ビッ
トを論理的に反転させたものである。自己ＩＤパケット
の第１のバイトは、２ビットのパケット識別子と、６ビ
ットの物理ＩＤとを有する。これらの２つの値は、自己
ＩＤパケットが送信されるときに、プログラミング可能
な１３９４物理レイヤによって、自動的に設定される。
この他の３つのバイトは、各レジスタバンク、例えば第
０のレジスタバンク２１から読み出されたバイトであ
る。

【００４６】図１に示す第１の具体例に基づき、１つの
レジスタバンクに格納されるデータ構造について説明す
る。インタフェースリンクレイヤ装置１は、ローカルバ
ス７に接続された機器Ａ及び機器Ｂをシミュレートする
必要があり、これらの機器Ａ，Ｂは、それぞれ３つのポ
ートしか有していない。まず、インタフェースリンクレ
イヤ装置１は、各レジスタバンク、例えば第０のレジス
タバンク２１への書込アクセスを準備する。この書込ア
クセスの準備は、第０のレジスタバンク２１をリセット
する処理を含む。

【００４７】次に、インタフェースリンクレイヤ装置１
のコントローラ１９は、３回の書込サイクル（１サイク
ルにつき１バイト）によって、機器Ａをシミュレートす
るための第１の自己ＩＤパケットの内容を第０のレジス
タバンク２１のレジスタ＃０に書き込む。続いて、コン
トローラ１９は、次の３回の書込サイクルによって、機
器Ｂをシミュレートするための第２の自己ＩＤパケット
の内容を第０のレジスタバンク２１のレジスタ＃１に書
き込む。

【００４８】第０のレジスタバンク２１の設定を図４
（ａ）に示す。プログラム可能な１３９４物理レイヤ
は、第１のgap_countレジスタから読み出した値gap_cou
ntを両方の自己ＩＤパケットに挿入する。値sp0及び値s
p1は、シミュレートされる２つの機器のスピード値（sp
eed value）を特定する。delの値は「００」に固定さ
れ、pwrの値は「０」に設定され、これにより、各ノー
ドはバスパワー（bus power）を必要とせず、電力を中
継しないことが示される。ポートの値p0，p2，p3は、１
３９４シリアルバスの各ノードコントローラ１９がこれ
らの値から１３９４シリアルバスのツリーアーキテクチ
ャを正しく作成できるように設定される。c及びiの値
は、インタフェースリンクレイヤ装置１のコントローラ
１９のソフトウェアによって設定され、ｍの値は、シミ
ュレートされる機器Ａに続く第２の自己ＩＤパケットが
存在しないため、「０」に設定する。これは、両方の機
器が単一の自己ＩＤパケットによって完全に識別される
ことを意味する。レジスタ＃２の第１バイトにおけるga
p_count値を「００００００ｂ」とすることにより、プ
ログラミング可能な１３９４物理レイヤは、自己ＩＤパ
ケットの数が２つしかないことを認識する。

【００４９】本発明の第１の具体例においては、第０の
レジスタバンク２１のデータは、第１のレジスタバンク
２３に転送される。１３９４シリアルバスにおいて次の
バスリセットが発生すると、新たな自己ＩＤパケットが
１３９４シリアルバスに送信される。

【００５０】この第１の具体例における自己ＩＤパケッ
トのデータ構造を図４（ｂ）に示す。まず、data_prefi
x２５が送信され、次に機器Ａの自己ＩＤパケット２６
が送信される。機器Ａの自己ＩＤパケット２６は、パケ
ット識別子と、物理ＩＤと、レジスタ＃０の内容（３バ
イト）とを含んでいる。次に、data_end２７が送信され
る。

【００５１】次のデータパケットは、data_prefix２８
と、機器Ｂの自己ＩＤパケット２９と、data_end３０と
から構成されている。機器Ｂの自己ＩＤパケット２９
は、パケット識別子と、物理ＩＤと、レジスタ＃１の内
容とを含んでいる。

【００５２】さらに、図１を参照し、本発明の第２の具
体例に基づくレジスタバンクの１つに格納される第２の
データ構造について説明する。ここでも、インタフェー
スリンクレイヤ装置１は、ローカルバス７上の機器Ａ及
び機器Ｂをシミュレートする必要があるが、ここでは、
機器Ａは６つのポートを有し、機器Ｂは３つのポートを
有している。このため、インタフェースリンクレイヤ装
置１のコントローラ１９は、３つの自己ＩＤパケットを
形成する必要がある。この３つの自己ＩＤパケットのう
ちの２つ、タイプ０の自己ＩＤパケットとタイプ１の自
己ＩＤパケットは、機器Ａをシミュレートする。第３の
自己ＩＤパケットは、機器Ｂをシミュレートする。

【００５３】まず、インタフェースリンクレイヤ装置１
のコントローラ１９は、自己ＩＤパケットを形成するた
めに、第０のレジスタバンク２１をイネーブルにする。
次に、コントローラ１９は、３回の書込サイクル（バイ
ト１〜バイト３）によって、タイプ０の自己ＩＤパケッ
トである機器Ａ用の第１の自己ＩＤパケットを各レジス
タバンク、例えば第０のレジスタバンク２１のレジスタ
＃０に書き込む。続いて、コントローラ１９は、次の３
回の書込サイクルによって、タイプ０の自己ＩＤパケッ
トである機器Ａ用の第２の自己ＩＤパケットを第０のレ
ジスタバンク２１のレジスタ＃１に書き込む。次に、コ
ントローラ１９は、機器Ｂ用の単一の自己ＩＤパケット
を第０のレジスタバンク２１のレジスタ＃２に書き込
む。レジスタ＃３において、gap_cnt値（第１バイト：
第０ビット〜第５ビット）は、「００００００ｂ」に設
定される。これにより、プログラミング可能な１３９４
物理レイヤは、プログラミングされたこれらの３つの自
己ＩＤパケット以降には有効な自己ＩＤパケットは存在
しないことを認識する。

【００５４】このような処理により生成されたデータを
図５（ａ）に示す。このデータ構造の最後の欄には、ビ
ットｍ（各自己ＩＤパケットの最下位ビット）が設けら
れている。このビットｍの値から、ある機器に幾つの自
己ＩＤパケットが属しているかを判定することができ
る。すなわち、ビットｍが「１」に設定されている場
合、第１のレジスタバンク２３における少なくとも次の
自己ＩＤパケットは、同じ機器に属している（タイプ１
の自己ＩＤパケット）。一方、ビットｍが「０」に設定
されている場合、第１のレジスタバンク２３における次
のレジスタに格納されている自己ＩＤパケットは、次に
シミュレートされる機器に属している（タイプ０の自己
ＩＤパケット）。

【００５５】したがって、レジスタ＃０のビットｍが
「１」に設定されている場合、プログラミング可能な１
３９４物理レイヤは、機器Ａに対して２つの自己ＩＤパ
ケットが存在していると認識する。レジスタ＃１のビッ
トｍは、「０」に設定されており、これにより、この自
己ＩＤパケットが機器Ａ用の最後の自己ＩＤパケットで
あることが示されている。p3〜p6の値は、６つのポート
を有する機器Ａの第３〜第６のポートに対応しており、
１３９４シリアルバスの各ノードコントローラ１９が、
これらの値から１３９４シリアルバスのツリーアーキテ
クチャを正しく作成できるように設定される。６つのポ
ートを有する機器Ａについては、p7〜p10の値を「０」
に設定し、これらに対応するポートが存在しないことを
示す必要がある。

【００５６】本発明の第１の具体例においては、第０の
レジスタバンク２１のデータは、第１のレジスタバンク
２３に転送される。１３９４シリアルバスに対する次の
バスリセットが発生すると、新たな自己ＩＤパケットが
１３９４シリアルバスに送信される。第２の具体例に基
づく自己ＩＤパケットのデータ構造を図５Ｂに示す。機
器Ａは、６つのポートを有するため、機器Ａに対応する
２つの自己ＩＤパケットを送信する必要がある。まず、
data_prefix３１が送信され、次に、機器Ａ用の自己Ｉ
Ｄパケット３２が送信される。自己ＩＤパケット３２
は、タイプ０の自己ＩＤパケットであり、第１のレジス
タバンク２３のレジスタ＃０の内容を収納している。次
に、data_prefix３３及び自己ＩＤパケット３４が送信
される。自己ＩＤパケット３４は、タイプ１の自己ＩＤ
パケットであり、第１のレジスタバンク２３のレジスタ
＃１の内容を収納している。続いて、data_end３５が送
信される。さらに、機器Ｂをシミュレートするために、
data_prefix ３６，自己ＩＤパケット３７及びdata_end
３８が送信される。

【００５７】プログラミング可能な１３９４物理レイヤ
は、最大６２個までのノードをシミュレートすることが
できる。１３９４シリアルバスに接続できる機器の数は
最大６３個であり、この数は十分であると言える。単一
のノードに対する自己ＩＤパケットの数は、そのノード
が有するポートの数によって決定される。１３９４規格
に準拠した機器の自己ＩＤパケットの数は、最大で４個
である。また、１３９４ａ規格をサポートする機器につ
いては、自己ＩＤパケットの数は、最大で５個である。
したがって、各レジスタバンクは、９３０バイト（６２
ノード×５自己ＩＤパケット×３バイト）のレジスタ空
間を備えていればよい。

【００５８】図６は、自己ＩＤフェーズにおいて、有効
な自己ＩＤ情報を含むレジスタバンクの内容を用いて、
自己ＩＤパケットを形成及び送信する手順を示すフロー
チャートである。このような自己ＩＤフェーズは、ロー
カルバスにおいてバスリセットが発生したときに開始さ
れる。インタフェースリンクレイヤ装置は、１組の仮想
ノードをシミュレートするために、ローカルバスに１組
の自己ＩＤパケットを送信する。自己ＩＤフェーズが開
始されると、ステップＳ１１において、読出ポインタ
は、各レジスタバンクのレジスタ＃０、例えば第１のレ
ジスタバンク２３のレジスタ＃０に設定される。次に、
ステップＳ１２において、シミュレートすべき次の仮想
ノードのノードＩＤが設定される。次のノードのgap_cn
tは、各レジスタバンクの次のレジスタから読み出され
る。ステップＳ１３において、gap_cntの値が０である
か否かが判定される。

【００５９】ここで、gap_cntの値が０である場合、す
なわち、シミュレートすべき更なるノードが存在する場
合（矢印Ｂ）、更なる自己ＩＤパケットを送信する必要
がある。この場合、ステップＳ１３において、パケット
識別子、物理ＩＤ及びレジスタの内容が送信される。な
お、パケット識別子及び物理ＩＤは、プログラミング可
能な１３９４物理レイヤにより自動的に設定される。次
に、ステップＳ１５において、実際のレジスタの最下位
ビットｍが「１」に設定されているか否かが判定され
る。最下位ビットｍが「１」に設定されている場合（矢
印Ｃ）、シミュレートすべき仮想ノードについて、更な
る他の自己ＩＤパケットを送信する必要がある。この場
合、ステップＳ１６において、レジスタポインタは、第
１のレジスタバンク２３内の次のレジスタに設定され
る。このレジスタの内容は、読み出され、自己ＩＤパケ
ットとして変換され、ローカルバスに送信される（矢印
Ｄ、ステップ１４）。

【００６０】ビットｍが「１」に設定されていない場合
（矢印Ｅ）、実際の仮想ノードについて、更なる自己Ｉ
Ｄパケットを送信する必要はない。この場合、ステップ
Ｓ１７において、レジスタポインタは、第１のレジスタ
バンク２３内の次のレジスタに設定され、ステップＳ１
２において、ノードＩＤは、インタフェースリンクレイ
ヤ装置１によってシミュレートすべき次の仮想ノードに
設定される。第１のレジスタバンク２３への読出アクセ
スと、自己ＩＤパケットの送信は、ステップＳ１３にお
いて、gap_cntの値が「０」であると判定されるまで繰
り返される。gap_cntの値が「０」になると、物理レイ
ヤが第１のレジスタバンク２３に格納されている全ての
自己ＩＤ情報の送信を完了したことが確認され、この処
理が終了する（矢印Ｆ）。

【００６１】

【発明の効果】以上のように、本発明に係るインタフェ
ースリンクレイヤ装置は、第１のサブネットワークと、
少なくとも第２のサブネットワークに接続された遅延が
大きなリンクとの間に接続されるインタフェースリンク
レイヤ装置において、第２のサブネットワークのノード
をシミュレートする物理レイヤと、遅延が大きなリンク
を介して受信される、第２のサブネットワークのコンフ
ィグレーションに関する情報を記憶する第１及び第２の
記憶手段とを備える。そして、遅延が大きなリンクを介
して受信した、第２のサブネットワークのコンフィグレ
ーションに関する情報を第１及び第２の記憶手段のいず
れか一方に書き込み、他方の記憶手段の内容を、書込ア
クセスの完了以前に開始された自己ＩＤフェーズにおけ
る自己ＩＤパケットの形成に使用し、書込アクセスが行
われる一方の記憶手段の内容を、書込アクセスが完了し
た直後又は以降に開始される自己ＩＤフェーズにおける
自己ＩＤパケットの形成に使用する。これにより、いか
なる時点においても正しく定義されたネットワーク状態
を維持することができる。

【００６２】また、本発明に係るネットワーク状態維持
方法は、第１のサブネットワークと、少なくとも第２の
サブネットワークに接続された遅延が大きなリンクとの
間に接続され、自己ＩＤ情報を格納する第１及び第２の
記憶手段を備えるインタフェースリンクレイヤ装置を含
む機器ネットワークの正しく定義された状態を維持する
ネットワーク状態維持方法において、遅延が大きなリン
クを介して受信した第２のサブネットワークのコンフィ
グレーションに関する情報を第１及び第２の記憶手段の
いずれか一方に書き込む書込アクセスを実行し、書込ア
クセスが完了する以前に自己ＩＤフェーズが開始される
と、他方の記憶手段を用いて自己ＩＤフェーズにおける
自己ＩＤパケットの形成を実行するステップと、第２の
サブネットワークのコンフィグレーションに関する情報
が完全に書き込まれると、新たな自己ＩＤフェーズを開
始するステップと、書込アクセスが実行された方の記憶
手段の内容を用いて、新たな自己ＩＤフェーズにおける
自己ＩＤパケットの形成を実行することにより新たな自
己ＩＤフェーズを実行するステップとを有する。これに
より、いかなる時点においても正しく定義されたネット
ワーク状態を維持することができる。

【図面の簡単な説明】

【図１】遅延が大きなリンク及び２つのインタフェース
リンクレイヤ装置を備える機器ネットワークの構成を示
すブロック図である。

【図２】第０のレジスタバンクに対する書込アクセスの
手順を示すフローチャートである。

【図３】第０のレジスタバンクの内容を第１のレジスタ
バンクにコピーする手順を示すフローチャートである。

【図４】第０のレジスタバンクのレジスタ設定及び自己
ＩＤパケットの構造の第１の具体例を示す図である。

【図５】第０のレジスタバンクのレジスタ設定及び自己
ＩＤパケットの構造の第２の具体例を示す図である。

【図６】各レジスタバンクに格納されている自己ＩＤ情
報を用いて自己ＩＤパケットを設定及び送信する手順を
示すフローチャートである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲーデケン、グラルフ ドイツ連邦共和国 70327 シュトゥット ゥガルト ハインリッヒ ヘルツ シュト ラーセ １ ソニー インターナショナル （ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング アド バンスド テクノロジー センター シュ トゥットゥガルト内 (72)発明者 シュパリンク、ゲルト ドイツ連邦共和国 70327 シュトゥット ゥガルト ハインリッヒ ヘルツ シュト ラーセ １ ソニー インターナショナル （ヨーロッパ） ゲゼルシャフト ミッ ト ベシュレンクテル ハフツング アド バンスド テクノロジー センター シュ トゥットゥガルト内 Ｆターム(参考） 5K033 AA06 CB01 CB08 CC01 DB12 EC03

Claims (20)

【特許請求の範囲】
1. 【請求項１】 第１のサブネットワークと、少なくとも
   第２のサブネットワークに接続された遅延が大きなリン
   クとの間に接続されるインタフェースリンクレイヤ装置
   において、 上記第２のサブネットワークのノードをシミュレートす
   る物理レイヤと、 上記遅延が大きなリンクを介して受信される、上記第２
   のサブネットワークのコンフィグレーションに関する情
   報を記憶する第１及び第２の記憶手段とを備え、 上記遅延が大きなリンクを介して受信した、上記第２の
   サブネットワークのコンフィグレーションに関する情報
   を上記第１及び第２の記憶手段のいずれか一方に書き込
   み、他方の記憶手段の内容を、該書込アクセスの完了以
   前に開始された自己ＩＤフェーズにおける自己ＩＤパケ
   ットの形成に使用し、該書込アクセスが行われる一方の
   記憶手段の内容を、該書込アクセスが完了した直後又は
   以降に開始される自己ＩＤフェーズにおける自己ＩＤパ
   ケットの形成に使用することを特徴とするインタフェー
   スリンクレイヤ装置。
2. 【請求項２】 上記書込アクセスが完了すると、該書込
   アクセスが行われた一方の記憶手段の内容を自己ＩＤパ
   ケットの形成に使用する新たな自己ＩＤフェーズを開始
   する開始手段を備える請求項１記載のインタフェースリ
   ンクレイヤ装置。
3. 【請求項３】 上記書込アクセスが完了すると、上記第
   １のサブネットワークのローカルバスをリセットするバ
   スリセット手段を備える請求項１又は２記載のインタフ
   ェースリンクレイヤ装置。
4. 【請求項４】 上記第１の記憶手段に対して書込アクセ
   スが行われ、上記第２の記憶手段に対して自己ＩＤパケ
   ットを形成するための読出アクセスが行われることを特
   徴とする請求項１乃至３いずれか１項記載のインタフェ
   ースリンクレイヤ装置。
5. 【請求項５】 上記第１の記憶手段への書込アクセスが
   完了すると、該第１の記憶手段の内容を上記第２の記憶
   手段にコピーするコピー手段を備える請求項４記載のイ
   ンタフェースリンクレイヤ装置。
6. 【請求項６】 上記書込アクセスは、上記第１及び第２
   の記憶手段に対して交互に行われ、該書込アクセスが行
   われていない方の記憶手段に対して、読出アクセスを行
   い、自己ＩＤフェーズにおける自己ＩＤパケットの形成
   を行うことを特徴とする請求項１乃至３いずれか１項記
   載のインタフェースリンクレイヤ装置。
7. 【請求項７】 上記第１及び第２の記憶手段のいずれに
   対して、上記第２のサブネットワークのコンフィグレー
   ションに関する情報を書き込む書込アクセスを行うべき
   かを指示するレジスタ手段を備える請求項６記載のイン
   タフェースリンクレイヤ装置。
8. 【請求項８】 上記第１及び第２の記憶手段のいずれが
   自己ＩＤフェーズにおける自己ＩＤパケットの形成のた
   めの有効な自己ＩＤ情報を格納しているかを指示するレ
   ジスタ手段を備える請求項６又は７記載のインタフェー
   スリンクレイヤ装置。
9. 【請求項９】 上記第１及び第２の記憶手段は、ハード
   ウェアによるレジスタアレーとして実現されていること
   を特徴とする請求項１乃至８いずれか１項記載のインタ
   フェースリンクレイヤ装置。
10. 【請求項１０】 上記第１及び第２の記憶手段に書き込
    まれるエントリの少なくとも一部は、上記第２のサブネ
    ットワークのツリー構造に関する情報を含むことを特徴
    とする請求項１乃至９いずれか１項記載のインタフェー
    スリンクレイヤ装置。
11. 【請求項１１】 同軸ケーブル、無線、赤外線、非同期
    伝送モード網、非シールドツイストペアケーブル及びプ
    ラスチック光ファイバ接続のいずれかに基づく遅延が大
    きなリンクをサポートする請求項１乃至１０いずれか１
    項記載のインタフェースリンクレイヤ装置。
12. 【請求項１２】 ＩＥＥＥ１３９４規格に準拠すること
    を特徴とする請求項１乃至１１記載のインタフェースリ
    ンクレイヤ装置。
13. 【請求項１３】 請求項１乃至１２いずれか１項記載の
    少なくとも１つのインタフェースリンクレイヤ装置を備
    える機器ネットワーク。
14. 【請求項１４】 第１のサブネットワークと、少なくと
    も第２のサブネットワークに接続された遅延が大きなリ
    ンクとの間に接続され、自己ＩＤ情報を格納する第１及
    び第２の記憶手段を備えるインタフェースリンクレイヤ
    装置を含む機器ネットワークの正しく定義された状態を
    維持するネットワーク状態維持方法において、 上記遅延が大きなリンクを介して受信した上記第２のサ
    ブネットワークのコンフィグレーションに関する情報を
    上記第１及び第２の記憶手段のいずれか一方に書き込む
    書込アクセスを実行し、該書込アクセスが完了する以前
    に自己ＩＤフェーズが開始されると、他方の記憶手段を
    用いて該自己ＩＤフェーズにおける自己ＩＤパケットの
    形成を実行するステップと、 上記第２のサブネットワークのコンフィグレーションに
    関する情報が完全に書き込まれると、新たな自己ＩＤフ
    ェーズを開始するステップと、 上記書込アクセスが実行された方の記憶手段の内容を用
    いて、上記新たな自己ＩＤフェーズにおける自己ＩＤパ
    ケットの形成を実行することにより該新たな自己ＩＤフ
    ェーズを実行するステップとを有するネットワーク状態
    維持方法。
15. 【請求項１５】 上記新たな自己ＩＤフェーズは、上記
    第１のサブネットワークのローカルバスをリセットする
    ことにより開始されることを特徴とする請求項１４記載
    のネットワーク状態維持方法。
16. 【請求項１６】 上記書込アクセスは、上記第１の記憶
    手段に対して実行され、上記第２の記憶手段は、自己Ｉ
    Ｄフェーズにおける自己ＩＤパケットの形成に使用され
    ることを特徴とする請求項１４又は１５記載のネットワ
    ーク状態維持方法。
17. 【請求項１７】 上記第１の記憶手段への書込アクセス
    が完了すると、該第１の記憶手段の内容を上記第２の記
    憶手段にコピーするステップを有する請求項１６記載の
    ネットワーク状態維持方法。
18. 【請求項１８】 上記書込アクセスは、上記第１及び第
    ２の記憶手段に対して交互に行われ、該書込アクセスが
    行われていない方の記憶手段に対して、自己ＩＤフェー
    ズにおける自己ＩＤパケットの形成を行うための読出ア
    クセスを行うことを特徴とする請求項１４又は１５記載
    のネットワーク状態維持方法。
19. 【請求項１９】 上記第１及び第２の記憶手段のいずれ
    に対して、上記第２のサブネットワークのコンフィグレ
    ーションに関する情報を書き込む書込アクセスを行うべ
    きかを指示するステップを有する請求項１８記載のネッ
    トワーク状態維持方法。
20. 【請求項２０】 上記第１及び第２の記憶手段のいずれ
    が自己ＩＤフェーズにおける自己ＩＤパケットの形成の
    ための有効な自己ＩＤ情報を格納しているかを指示する
    ステップを有する請求項１８又は１９記載のネットワー
    ク状態維持方法。