JP2003158660A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像装置の回路規模を縮小化する。 【解決手段】 第１及び第２のタイミング制御回路５０
ａ、５０ｂは、第１及び第２のＣＣＤ固体撮像素子３１
ａ、３１ｂに対応付けられて配置される。選択回路３６
は、第１及び第２のＣＣＤ固体撮像素子３１ａ、３１ｂ
の出力側に共通の回路として設けられる。この選択回路
３６は、第１及び第２のＣＣＤ固体撮像素子３１ａ、３
１ｂから出力される第１及び第２の画像信号Ｙa(t)、Ｙ
b(t)を所定時間毎に交互に取り込んで画像信号Ｙ(t)と
して出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、複数の固体撮像
素子を用いて複数の被写体映像を撮像し、それによって
得られる複数系列の画像信号を合成する撮像装置に関す
る。

【０００２】

【従来の技術】デジタルスチルカメラ等の撮像装置にお
いて、複数の固体撮像素子を搭載し、互いに異なる被写
体を同時に撮像することが考えられている。このような
撮像装置では、複数の固体撮像装置から得られる複数系
列の画像信号を合成して、例えば、１つの表示画面上に
複数の再生画像を表示するように構成される。図１０
は、複数の固体撮像素子を搭載した撮像装置の一例を示
すブロック図である。

【０００３】図１０に示す撮像装置は、２つの被写体映
像を撮像するために、それぞれの被写体に対応して２つ
の撮像装置２０ａ、２０ｂを有しており、メモリコント
ローラ９によって、それぞれの出力が制御される。

【０００４】第１の撮像装置２０ａは、第１のＣＣＤ固
体撮像素子１ａ、第１の昇圧回路２ａ、第１のＣＣＤド
ライバ回路３ａ、第１のタイミング制御回路４ａ、第１
のアナログ信号処理回路５ａ、第１のＡ／Ｄ変換回路６
ａ、第１のデジタル信号処理回路７ａ及び第１のメモリ
８ａから構成され、第１の撮像系をなしている。第１の
ＣＣＤ固体撮像素子１ａは、複数の受光画素が行列配置
され、入射される第１の被写体画像に応答して発生した
情報電荷を各受光画素に蓄積する。また、第１のＣＣＤ
固体撮像素子１ａは、各受光画素に発生する過剰な情報
電荷を基板側へ吸収させる、いわゆる縦型オーバーフロ
ードレイン構造を有しており、各受光画素に蓄積される
情報電荷の基板側への排出が可能になっている。

【０００５】第１の昇圧回路２ａは、入力される電源電
圧Ｖ_D（図示せず）を昇圧して昇圧電圧を発生し、第１
のＣＣＤドライバ回路３ａへ供給する。第１のＣＣＤド
ライバ回路３ａは、第１の昇圧回路２ａで生成される昇
圧電圧を用いて複数のクロックパルスを生成し、第１の
ＣＣＤ固体撮像素子１ａへ供給する。これら複数のクロ
ックパルスは、第１のタイミング制御回路４ａから供給
される各種タイミング信号に基づいて生成される。これ
により、第１のＣＣＤ固体撮像素子１ａの各受光画素に
蓄積された情報電荷の電荷量に応じた画像信号Ｙ(t)
が、第１のＣＣＤ固体撮像素子１ａから１画素単位で取
り出される。

【０００６】第１のタイミング制御回路４ａは、一定周
期の基準クロックＣＫをカウントする複数のカウンタか
らなり、基準クロックＣＫを分周して垂直同期信号ＶＤ
及び水平同期信号ＨＤを生成する。そして、これら垂直
同期信号ＶＤ及び水平同期信号ＨＤに同期するタイミン
グで、第１のＣＣＤドライバ回路１ｂに供給する各種タ
イミング信号を生成する。これにより、第１のＣＣＤ固
体撮像素子１ａからは、水平同期信号ＨＤに同期するタ
イミングで１ライン毎の画像信号Ｙ(t)が出力され、垂
直同期信号ＶＤに同期するタイミングで１画面毎の画像
信号Ｙ(t)が出力される。

【０００７】第１のアナログ信号処理回路５ａは、第１
のＣＣＤ固体撮像素子１ａから出力される画像信号Ｙa
(t)に対して、ＣＤＳ(Correlated Double Sampling：相
関二重サンプリング)、ＡＧＣ（Automatic Gain Contro
l：自動利得制御）等のアナログ信号処理を施す。ＣＤ
Ｓでは、リセットレベルと信号レベルとを繰り返す画像
信号に対し、リセットレベルをクランプした後に信号レ
ベルを取り出すようにして、信号レベルの連続する画像
信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画
像信号を１画面、或いは、１垂直走査期間単位で積分し
て、その積分データを所定の範囲内に収めるようにゲイ
ン調整を行う。第１のＡ／Ｄ変換器６ａは、第１のアナ
ログ信号処理回路５ａから出力される第１の画像信号Ｙ
a(t)を第１のＣＣＤ固体撮像素子１ａの出力タイミング
に同期して規格化し、デジタル信号の第１の画像データ
Ｙa(n)を出力する。

【０００８】第１のデジタル信号処理回路７ａは、第１
の画像データＹa(n)に対して、色分離、マトリクス演算
等の処理を施し、輝度データ及び色差データを含む画像
データＹ'(n)を生成する。また、第１のデジタル信号処
理回路７ａでは、露光制御回路及びホワイトバランス制
御回路を内蔵し、第１のＣＣＤ固体撮像素子１ａの露光
状態を制御する露光制御、画像信号Ｙ(t)のホワイトバ
ランスを調整するホワイトバランス補正処理を施す。第
１のメモリ８ａはフレームメモリであり、メモリコント
ローラ９からの書き込み指示に応答して第１のデジタル
信号処理回路７ａから出力される輝度データ及び色差デ
ータを１画面単位で格納する。

【０００９】第２の撮像装置２０ｂは、第２のＣＣＤ固
体撮像素子１ｂ、第２の昇圧回路２ｂ、第２のＣＣＤド
ライバ回路３ｂ、第２のタイミング制御回路４ｂ、第２
のアナログ信号処理回路５ｂ、第２のＡ／Ｄ変換回路６
ｂ、第２のデジタル信号処理回路７ｂ及び第２のメモリ
８ｂから構成され、第２の撮像系をなしている。この第
２の撮像装置２０ｂを構成する各回路は、第１の撮像装
置２０ａを構成する各回路と同一の回路構成であり、第
２のＣＣＤ固体撮像素子１ｂから出力される第２の画像
信号に対して同等の処理を行う。

【００１０】メモリコントローラ９は、第１及び第２の
メモリ８ａ、８ｂからの第１及び第２の画像データの読
み出しタイミングを制御し、第１の撮像装置２０ａで撮
像された撮影画像と第２の撮像装置２０ｂで撮像された
撮影画像とが、単一の表示画面上で再生されるように制
御する。例えば、図１１（ａ）に示すように、単一の表
示画面で垂直方向に分割された２つの領域に、第１の撮
像装置２０ａで撮像された第１の撮影画像Ａと第２の撮
像装置２０ｂで撮像された第２の撮像画像Ｂとをそれぞ
れ表示する場合、第１及び第２のメモリ８ａ、８ｂから
第１の撮影画像Ａに対応する第１の画像データＹa(n)と
第２の撮影画像Ｂに対応する第２の画像データＹb(n)と
を取り出すようにする。その後、表示画面上での表示形
態に合うように２つの画像データを合成する。また、図
１１（ｂ）に示すように、表示画面上に主として第１の
撮像画像Ａを表示し、表示画面の左下の１／４の領域に
第２の撮像画像Ｂを縮小表示する場合、第１のメモリ８
ａから表示画面の上半分に相当する第１の画像データＹ
a(n)を読み出し、その後、第１及び第２のメモリ８ａ、
８ｂから表示画面の下半分の領域に相当する第１の画像
データＹa(n)と第２の画像データＹb(n)とを読み出す。
このとき、第２の撮影画像Ｂが表示画面上に割り当てら
れた領域で１画面分を表示するために、第２のメモリ８
から読み出される１画面分の画像データを１／４のデー
タに圧縮する。そして、第１の画像データＹa(n)と圧縮
された第２の画像データＹb(n)とを合成して、第１の撮
影画像Ａと１／４に縮小された第２の撮影画像Ｂとを１
つの表示画面上に同時に表示する。

【００１１】

【発明が解決しようとする課題】上述のような複数の被
写体映像を複数の固体撮像素子を用いて撮像し、単一の
表示画面上に複数の撮影画像を合成して表示する撮像装
置は、固体撮像素子、駆動回路、タイミング制御回路及
び信号処理回路がそれぞれ複数組搭載されており、回路
規模が大きくなると共に、消費電力も大きくなるという
不都合があった。このため、固体撮像素子以外の回路を
共有化して撮像装置の回路規模を小型化することが考え
られるが、撮像装置に含まれる回路のどこを共通にする
かは多数の選択肢があり、これらの選択肢のうちから単
純に共有化する回路を選択すると、機能低下等の弊害を
招いてしまう。例えば、駆動系を共有化した場合、複数
の固体撮像素子を同時駆動することができず、それぞれ
の固体撮像素子のフレームレートが低下してしまう。

【００１２】そこで、本願発明は、複数の固体撮像素子
を用いた撮像装置において、個別に設ける回路と共通に
する回路との最適な組み合わせを見出し、回路規模の縮
小を実現すると共に、効率的な動作を可能とする撮像装
置の提供を目的とする。

【００１３】

【課題を解決するための手段】本願発明は、上述の課題
を解決するために成されたもので、その特徴とするとこ
ろは、複数の受光画素が行列配置され、第１の被写体映
像に応答して発生する情報電荷を各受光画素に蓄積する
第１の固体撮像素子と、複数の受光画素が行列配置さ
れ、第２の被写体映像に応答して発生する情報電荷を各
受光画素に蓄積する第２の固体撮像素子と、前記第１の
固体撮像素子の各受光画素に蓄積された情報電荷を転送
出力して第１の画像信号を得る第１の駆動回路と、前記
第２の固体撮像素子の各受光画素に蓄積された情報電荷
を転送出力して第２の画像信号を得る第２の駆動回路
と、一定周期の基準クロックに基づいて前記第１の固体
撮像素子の垂直走査及び水平走査のタイミングを決定す
る第１のタイミング制御回路と、前記基準クロックに基
づいて前記第２の固体撮像素子の垂直走査及び水平走査
のタイミングを決定する第２のタイミング制御回路と、
前記第１及び第２の固体撮像素子の動作タイミングに同
期して前記第１及び第２の画像信号の何れか一方を選択
的に出力する選択回路と、前記選択回路からの出力を受
けて所定の画像信号を生成する信号処理回路と、を備
え、前記選択回路は、所定の時間毎に交互に前記第１及
び第２の画像信号を選択することを特徴とする。

【００１４】本願発明によれば、第１及び第２の画像信
号が第１及び第２の固体撮像素子から選択回路に取り込
まれ、これら第１及び第２の画像信号が選択回路で所定
の時間毎に交互に選択されて出力される。この結果、選
択回路の出力側で実質的に第１及び第２の画像信号が合
成される。このため、選択回路以降の信号処理回路を第
１及び第２の固体撮像素子で共有化することができる。
これに加え、タイミング制御回路を各固体撮像素子に対
応付けて設けるため、互いに駆動条件の異なる複数の固
体撮像素子を１つの撮像装置に組み込むことができる。

【００１５】

【発明の実施の形態】図１は、本願発明の撮像装置の第
１の実施形態の構成を示すブロック図である。この撮像
装置は、２つの固体撮像装置を備えたものであり、第１
及び第２のＣＣＤ固体撮像素子３１ａ、３１ｂ、第１及
び第２の昇圧回路３２ａ、３３ｂ、第１及び第２のＣＣ
Ｄドライバ回路３３ａ、３３ｂ、タイミング制御回路３
４、第１及び第２のクランプ回路３５ａ、３５ｂ、選択
回路３６、アナログ信号処理回路３７、Ａ／Ｄ変換回路
３８及びデジタル信号処理回路３９で構成される。

【００１６】第１のＣＣＤ固体撮像素子３１ａは、例え
ば、図２に示すようなフレームトランスファ型の固体撮
像素子であり、撮像部から蓄積部まで連続する複数の垂
直シフトレジスタ１ｖ、これら複数の垂直シフトレジス
タ１ｖの出力側に配置される水平シフトレジスタ１ｈ及
びこの水平シフトレジスタ１ｈの出力側に配置される出
力部１ｄより構成される。撮像部では、垂直シフトレジ
スタ１ｖが電気的に分離されて複数の受光画素が形成さ
れ、第１の被写体画像を受けて発生する情報電荷が各受
光画素に蓄積される。また、撮像部では、複数の垂直シ
フトレジスタの一部の列が遮光されて所謂ＯＰＢ（Opti
cal Black）領域と称される領域に設定されている。撮
像部の各受光画素に蓄積された情報電荷は、フレーム転
送クロックφa(f)及び垂直転送クロックφa(v)によって
蓄積部に高速で転送される。蓄積部に出力された情報電
荷は、蓄積部で一時的に蓄積され、垂直転送クロックφ
a(v)によって水平シフトレジスタ１ｈに１ライン単位で
転送され、水平転送クロックφｈによって水平シフトレ
ジスタ１ｈから出力部１ｄ側へ１画素単位で転送され
る。出力部１ｄへ出力された情報電荷は、１画素毎に容
量に蓄積されることで、電荷量に応じた電圧値に変換さ
れ、画像信号Ｙa(t)として出力される。このとき、出力
部１ｄでは、水平転送クロックφｈに同期するリセット
クロックφｒに応答して容量に蓄積された情報電荷がド
レインへ排出される。また、第１のＣＣＤ固体撮像素子
１ａは、撮像部に発生する過剰な電荷を基板側へ吸収さ
せる所謂縦型オーバーフロードレイン構造を有してお
り、撮像部に蓄積される情報電荷を基板クロックφa(b)
によって基板側へ排出することが可能になっている。第
２のＣＣＤ固体撮像素子３１ｂは、第１のＣＣＤ固体撮
像素子３１ａと同様に複数の受光画素が行列配置され、
第２の被写体映像に応答して発生する情報電荷を各受光
画素に蓄積し、この蓄積した情報電荷に応じた第２の画
像信号Ｙb(t)を出力する。この第２のＣＣＤ固体撮像素
子１ｂにおいても、縦型オーバーフロードレイン構造を
有しており、基板側への情報電荷の排出が可能になって
いる。

【００１７】第１の昇圧回路３２ａは、第１のＣＣＤ固
体撮像素子３１ａに対応して配置され、入力される電源
電圧Ｖ_D（図示せず）を昇圧して昇圧し、第１のＣＣＤ
ドライバ回路３３ａへ供給する。第２の昇圧回路３３ｂ
は、第２のＣＣＤ固体撮像素子３１ｂに対応して配置さ
れ、第１の昇圧回路３２ａと同様に、電源電圧Ｖ_Dを昇
圧して得られる昇圧電圧を第２のＣＣＤドライバ回路３
３ｂへ供給する。

【００１８】第１のＣＣＤドライバ回路３３ａは、タイ
ミング制御回路３４から供給されるタイミング信号に基
づいて第１のフレーム転送クロックφa(f)、第１の垂直
転送クロックφa(v)、第１の水平転送クロックφa(h)、
第１のリセットクロックφa(r)及び第１の基板クロック
φa(b)を生成し、第１のＣＣＤ固体撮像素子３１ａへ供
給する。第２のＣＣＤドライバ回路３３ｂは、タイミン
グ制御回路３４から供給されるタイミング信号に基づい
て第２のフレーム転送クロックφb(f)、第２の垂直転送
クロックφb(v)、第２の水平転送クロックφb(h)、第２
のリセットクロックφb(r)及び第２の基板クロックφb
(b)を生成し、第２のＣＣＤ固体撮像素子３３ｂへ供給
する。これら第１及び第２のＣＣＤドライバ回路３３
ａ、３３ｂは、第１及び第２のＣＣＤ固体撮像素子３１
ａ、３１ｂのそれぞれに対応して配置されており、この
ため、第１及び第２の固体撮像素子３１ａ、３１ｂの同
時駆動が可能となっている。

【００１９】タイミング制御回路３４は、一定周期の基
準クロックＣＫをカウントする複数のカウンタ３４ａ
と、このカウンタの出力をデコードするデコーダ３４ｂ
からなり、デコーダ３４ｂの設定値を変更することで様
々なタイミング信号を複数生成することができる。この
タイミング制御回路３４は、第１及び第２のＣＣＤドラ
イバ回路３３ａ、３３ｂに対して共通に配置される。

【００２０】また、タイミング制御回路３４では、例え
ば、図３のように設定される複数の表示モードのそれぞ
れに対応する複数の設定データのうちから１つを後述す
るレジスタ４０から受け、これに応じてデコーダ３４ｂ
の設定値が変更される。これにより、各クロックパルス
の供給開始タイミングや立ち上がりタイミングが変更さ
れる。例えば、図３(b)の場合、これに対応する設定デ
ータがデコーダ３４ｂに与えられ、第１のＣＣＤドライ
バ回路３３ａに供給するクロックパルスの位相と第２の
ＣＣＤドライバ回路３３ｂに供給するクロックパルスの
位相とがずれるように各クロックパルスが生成される。
そして、これらのクロックパルスが第１及び第２のＣＣ
Ｄ固体撮像素子３１ａ、３１ｂへ供給され、第１の画像
信号Ｙa(t)と第２の画像信号Ｙb(t)とが時分割で出力さ
れるように制御される。

【００２１】レジスタ４０は、複数の表示モードのそれ
ぞれに対応付けられた複数の設定データを格納してお
り、外部から与えられる表示モード切り替え信号ＭＯＤ
Ｅを受けて、これによって指定される表示モードに対応
した設定データをタイミング制御回路３４に出力する。
これにより、各クロックパルスの供給開始のタイミング
や、或いは、立ち上がりのタイミングが指定された表示
モードに合わせて変更される。

【００２２】第１のクランプ回路３５ａは、第１のＣＣ
Ｄ固体撮像素子３１ａに対応して配置され、第１の画像
信号Ｙa(t)をクランプして選択回路３６に供給し、第２
のクランプ回路３５ｂは、第２のＣＣＤ固体撮像素子３
１ｂに対応して配置され、第２の画像信号Ｙb(t)をクラ
ンプして選択回路３６に供給する。これら第１及び第２
のクランプ回路３５ａ、３５ｂは、互いに同一のクラン
プレベルを有しており、第１及び第２の画像信号Ｙa
(t)、Ｙb(t)の互いの黒レベルを同じ電圧レベルに固定
した後に出力するようにしている。

【００２３】選択回路３６は、２つの入力端子３６ａ、
３６ｂと１つの出力端子３６ｃとを備えて構成され、第
１及び第２のクランプ回路３５ａ、３５ｂから出力され
る第１及び第２の画像信号Ｙa(t)、Ｙb(t)を取り込ん
で、これらの信号の何れか一方を選択して画像信号Ｙ
(t)として出力する。選択回路３６は、タイミング制御
回路３４から供給されるタイミング信号に従って動作
し、第１のＣＣＤ固体撮像素子３１ａから第１の画像信
号Ｙa(t)が出力されている期間で入力端子３６ａと出力
端子３６ｃを接続し、第２のＣＣＤ固体撮像素子３１ｂ
から第２の画像信号Ｙb(t)が出力されている期間で入力
端子３６ｂと出力端子３６ｃを接続する。即ち、選択回
路３６は、第１及び第２のＣＣＤ固体撮像素子３１ａ、
３１ｂから時分割で出力される２系列の画像信号をこれ
らの出力タイミングに応じて選択的に取り込んで出力す
ることで、その出力側で実質的に１系列の画像信号に合
成している。

【００２４】アナログ信号処理回路３７は、選択回路３
６から出力される画像信号Ｙ(t)を取り込み、ＣＤＳ、
ＡＧＣ等の信号処理を施して画像信号Ｙ'(t)を出力す
る。Ａ／Ｄ変換回路３８は、アナログ信号処理の施され
た画像信号Ｙ'(t)をデジタル信号に変換し、画像データ
Ｙ(n)として出力する。デジタル信号処理回路３９は、
画像データＹ(n)に対して、色分離、マトリクス演算等
の処理を施し、輝度データ及び色差データを含む画像デ
ータを生成する。更に、デジタル信号処理回路３９は、
露光制御回路、ホワイトバランス制御回路、積分回路を
内蔵しており、画像データを所定の期間単位で積分し
て、その積分値に基づいて露光制御、ホワイトバランス
補正を行う。尚、アナログ信号処理回路３７、Ａ／Ｄ変
換回路３８及びデジタル信号処理回路３９では、タイミ
ング制御回路３４の制御によって、第１及び第２の画像
信号Ｙa(t)、Ｙb(t)のそれぞれに対する信号処理が時分
割で別々に行われる。

【００２５】以上のように、第１及び第２のＣＣＤ固体
撮像素子３１ａ、３１ｂに対して第１及び第２のＣＣＤ
ドライバ回路３３ａ、３３ｂ、第１及び第２のクランプ
回路３５ａ、３５ｂを個別に設け、アナログ信号処理回
路３７、Ａ／Ｄ変換回路３８及びデジタル信号処理回路
３９を共有化することで、機能低下を防止しながら撮像
装置としての回路規模の縮小化を可能としている。即
ち、２つのＣＣＤ固体撮像素子３１ａ、３１ｂを同時駆
動させながら第１及び第２の画像信号の出力タイミング
を時分割に設定し、その出力タイミングに合わせて選択
回路３６を動作させることで、２つの画像信号の切り換
え動作を効率良く行っている。そして、選択回路３６以
降のアナログ信号処理回路３７、Ａ／Ｄ変換回路３８及
びデジタル信号処理回路３９を共有化することで、撮像
装置としての回路規模の縮小化を効果的に実現してい
る。更に、第１及び第２のＣＣＤ固体撮像素子３１ａ、
３１ｂに対してタイミング制御回路３４を共通に設けて
おり、回路規模の更なる小型化を可能としている。

【００２６】また、本願発明の撮像装置では、２つのＣ
ＣＤ固体撮像素子３１ａ、３１ｂに対して２つのクラン
プ回路３５ａ、３５ｂを個別に設けている。このため、
２つのＣＣＤ固体撮像素子３１ａ、３１ｂの製造ばらつ
き等によって第１及び第２の画像信号Ｙa(t)、Ｙb(t)の
黒レベルにレベル差が生じたとしても、このレベル差を
補正した後に選択回路３６へ供給することができる。こ
れにより、２つのＣＣＤ固体撮像素子３１ａ、３１ｂの
それぞれから得られる２つの撮像画像のコントラストの
ばらつきを抑制し、２つの撮像画像で画質が相違するの
を防止することができる。

【００２７】図４は、図１の動作を説明するタイミング
図である。ここでは、図３に示す複数の表示モードのう
ちから、主として第１の撮像画像Ａを表示し、左下の１
／４の領域に第２の撮像画像Ｂを表示する場合（図３
（ａ））を例にあげて説明する。尚、以下の説明におい
て、第１及び第２のＣＣＤ固体撮像素子３１ａ、３１ｂ
の撮像部が１２ラインで構成されるものとする。

【００２８】タイミングｔ０〜ｔ１において、垂直同期
信号ＶＤのブランキング期間内で第１のフレーム転送ク
ロックφa(f)及び第１の垂直転送クロックφa(v)がクロ
ッキングされて、第１のＣＣＤ固体撮像素子３１ａの撮
像部に蓄積される１画面分の情報電荷が蓄積部に転送出
力される。続くタイミングｔ１〜ｔ２において、第２の
フレーム転送クロックφb(f)及び第２の垂直転送クロッ
クφb(v)がクロッキングされて、第２のＣＣＤ固体撮像
素子３１ｂの撮像部に蓄積される１画面分の情報電荷が
蓄積部に転送出力される。ここで、第１のＣＣＤ固体撮
像素子３１ａと第２のＣＣＤ固体撮像素子３１ｂとでフ
レームシフトタイミングをずらすのは、フレームシフト
開始時の突入電流のピーク値を低減させるためである。
即ち、フレームシフトは、撮像部に蓄積された情報電荷
を高速で蓄積部に転送出力するため、フレームシフト開
始時には過大な突入電流が流れる。そこで、２つのＣＣ
Ｄ固体撮像素子で同時にフレームシフトを開始しないこ
とで、突入電流のピーク値を低く抑えている。

【００２９】続いて、タイミングｔ３において、水平同
期信号ＨＤに同期するタイミングで第１の垂直転送クロ
ックφa(v)がクロッキングされ始め、第１のＣＣＤ固体
撮像素子３１ａの蓄積部に出力された１画面分の情報電
荷が１ライン単位で順次水平転送部に転送出力され、水
平転送部に出力された情報電荷が順次画像信号Ｙa(t)と
して出力される。これは、タイミングｔ５まで継続さ
れ、１画面分の上半分の領域に相当する６ライン分の画
像信号が出力される。尚、この期間では、第２のＣＣＤ
ドライバ回路３３ｂへの電力供給が停止され、第２の垂
直転送クロックφb(v)がローレベルに固定されている。
これにより、第２のＣＣＤ固体撮像素子３１ｂから第２
の画像信号Ｙb(t)の出力がなされないようにしている。

【００３０】タイミングｔ４において、第１の基板クロ
ックφa(b)が立ち上げられて、第１のＣＣＤ固体撮像素
子３１ａの撮像部に蓄積された情報電荷が基板側に排出
される。そして、次のフレームシフトタイミングまでの
期間Ｌaで撮像部に情報電荷が蓄積される。また、タイ
ミングｔ６において、第２の基板クロックφb(b)が立ち
上げられて、次のフレームシフトタイミングまでの期間
Ｌbで第２のＣＣＤ固体撮像素子３１ｂの撮像部に情報
電荷が蓄積される。

【００３１】タイミングｔ５において、第１のＣＣＤ固
体撮像素子３１ａからの６ライン分の画像信号の出力が
完了すると、第１の垂直転送クロックφa(v)の周期が２
倍に変更され、それと同じ周期で第２の垂直転送クロッ
クφb(v)のクロッキングが開始される。第１及び第２の
垂直転送クロックφa(v)、φb(v)は、タイミングｔ５〜
ｔ７にわたってクロッキングされ、第１のＣＣＤ固体撮
像素子３１ａから第２の画像信号Ｙb(b)が出力される。
この期間では、図４に示すように、第１及び第２の垂直
転送クロックφa(v)、φb(v)が交互に立ち上がるように
設定され、この結果、第１及び第２のＣＣＤ固体撮像素
子３１ａ、３１ｂからは第１及び第２の画像信号Ｙa
(t)、Ｙb(t)が１ライン単位で交互に出力される。この
とき、第２の画像信号Ｙb(t)は、表示領域が垂直方向の
１／２の領域に設定されているため、１２ラインで構成
される１画面分が１ラインおきに間引かれて６ラインで
出力される。また、タイミングｔ５〜ｔ７においては、
第１及び第２の画像信号Ｙa(t)、Ｙb(t)の出力タイミン
グに応答して、選択回路３６でそれぞれの画像信号が選
択的に取り出され、画像信号Ｙ(t)として出力される。
このように、第１及び第２の画像信号Ｙ(t)の出力タイ
ミングを制御し、その出力タイミングに合わせて選択回
路３６を動作させることで、指定された表示モードに合
わせた順序で画像信号を取り出すことができる。

【００３２】図５は、図４に示すタイミングで第１及び
第２のＣＣＤ固体撮像素子３１ａ、３１ｂから出力され
る第１及び第２の画像信号Ｙa(t)、Ｙb(t)と、選択回路
３６から出力される画像信号Ｙ(t)と、デジタル信号処
理回路３９から出力される画像データＤ(n)との状態を
示すタイミング図である。

【００３３】第１の画像信号Ｙa(t)は、図４で説明した
ように、６ライン目までは、順次１ライン単位で連続し
て出力される。その後、７ライン目からは、第２の画像
信号Ｙb(t)と互いに異なるタイミングで交互に出力され
る。第２の画像信号Ｙb(t)は、第１の画像信号Ｙa(t)が
６ライン分の出力が完了した後に出力が開始される。

【００３４】選択回路３６から出力される画像信号Ｙ
(t)は、６ライン目までが第１の画像信号Ｙa(t)の６ラ
インとなり、７ライン目以降が第１の画像信号Ｙa(t)と
第２の画像信号Ｙb(t)とが１ライン単位で交互に割り当
てられる。即ち、第１の画像信号Ｙa(t)が６ライン目ま
で出力されるまでの期間では、選択回路３６で第１のＣ
ＣＤ固体撮像素子３１ａ側が選択されており、第１の画
像信号Ｙa(t)の６ライン目までがそのまま選択されて画
像信号Ｙ(t)として出力される。それ以降の期間では、
選択回路３６で第１のＣＣＤ固体撮像素子３１ａ側と第
２のＣＣＤ固体撮像素子３１ｂ側とが交互に選択され、
第２の画像信号Ｙb(t)の１ライン目の信号に続いて第１
の画像信号Ｙa(t)の７ライン目の信号、それに続いて第
２の画像信号Ｙb(t)の３ライン目の信号という具合に、
第１及び第２の画像信号Ｙa(t)、Ｙb(t)が交互に割り当
てられて画像信号Ｙ(t)として出力される。この結果、
画像信号Ｙ(t)の７ライン目以降は、実質的に第１の画
像信号Ｙa(t)と第２の画像信号Ｙb(t)とが合成された状
態となる。

【００３５】デジタル信号処理回路３９から出力される
画像データＤ(n)は、第１の画像信号Ｙa(t)の６ライン
目までに相当する画像信号Ｙ(t)の６ライン目までが順
次信号処理が施されて出力される。７ライン目以降は、
第２の画像信号Ｙb(t)の１ライン分に対応する画像デー
タが、デジタル信号処理回路３９に内蔵される圧縮回路
で１ラインの半分のデータに圧縮される。これに加え、
７ライン目以降では、第１の画像信号Ｙa(t)の１ライン
分に対応する画像データから表示領域には当たらない１
ラインの前半のデータが取り除かれる。そして、圧縮さ
れた画像データと１ラインの後半のみが取り出されたデ
ータとが合成されて１ライン分の画像データＤ(n)とさ
れる。例えば、画像データＤ(n)の７ライン目のデータ
は、第２の画像信号Ｙb(t)の１ライン目から生成された
画像データが１ラインの半分に圧縮されたデータと第１
の画像信号Ｙa(t)の７ライン目から生成された画像デー
タの１ラインの後半が取り出されたデータとが合成され
て生成されている。これにより、表示画面には、第１の
ＣＣＤ固体撮像素子３１ａで撮像した第１の撮影画像Ａ
の左下側１／４の領域に第２のＣＣＤ固体撮像素子３１
ｂで撮像した第２の撮影画像Ｂが縮小表示され、２つの
撮像画像が同時に表示される。

【００３６】このように、第１の画像信号Ｙa(t)と第２
の画像信号Ｙb(t)との出力を切り換え、それに合わせた
圧縮処理や合成処理を行うことで、表示画面上での再生
画像の表示形態を切り換えることができる。即ち、それ
ぞれの表示領域に合わせて第１及び第２の画像信号Ｙa
(t)、Ｙb(t)の各画像信号の出力を制御することで、フ
レームメモリを用いずとも、指定される表示モードに応
じた画像データを生成することができる。例えば、図３
（ｂ）に示すように表示画面の垂直方向に１／２に分割
された領域のそれぞれに第１及び第２の撮像画像Ａ、Ｂ
を表示するには、第１及び第２の画像信号Ｙa(t)、Ｙb
(t)を交互に出力するように第１及び第２のＣＣＤ３１
ａ、３１ｂを駆動すれば良い。また、図３（ｃ）、
（ｄ）に示すように第１の撮影画像Ａ、或いは、第２の
撮影画像Ｂの何れか一方のみを表示する場合には、表示
を所望する画像に合わせて第１のＣＣＤ固体撮像素子３
１ａ、または、第２のＣＣＤ固体撮像素子３１ｂの何れ
か一方を駆動させるようにすれば良い。

【００３７】図６は、デジタル信号処理回路３９の構成
を示すブロック図である。デジタル信号処理回路３９
は、ラインメモリ４１、第１及び第２の積分回路４２、
４３、露光制御回路４４、ＲＧＢプロセス回路４５、第
３及び第４の積分回路４６、４７及びホワイトバランス
制御回路４８で構成される。

【００３８】ラインメモリ４１は、Ａ／Ｄ変換回路３８
から出力される画像データＹ(n)を１ライン単位で適数
行を格納し、１水平走査期間で保持した後に第１及び第
２の積分回路４２、４３に出力する。第１及び第２の積
分回路４２は、ラインメモリ４１から出力される画像デ
ータＹ(n)を取り込み、例えば、１画面のうちの中央領
域に相当する期間で積分する。これら第１及び第２の積
分回路４２、４３は、タイミング制御回路３４から供給
される第１及び第２の積分制御信号Ｗ1、Ｗ2を受けて動
作し、これら第１及び第２の積分制御信号Ｗ１、Ｗ２に
よって積分期間が制御される。第１及び第２の積分制御
信号Ｗ1、Ｗ2は、第１及び第２の画像信号Ｙa(t)、Ｙb
(t)の出力タイミング、或いは、出力順序に応じて生成
され、例えば、ラインメモリ４１から出力されるデータ
が第１の画像信号Ｙa(t)から生成されたデータである場
合、図７に示すように、そのデータが出力される期間に
対応して第１の積分制御信号Ｗ1がハイレベルに立ち上
げられる。これにより、第１の積分制御信号Ｗ1を受け
る第１の積分回路４２では、第１の画像信号Ｙa(t)から
生成された画像データの積分処理が行われる。逆に、ラ
インメモリ４１から出力されるデータが第２の画像信号
Ｙb(t)から生成されたデータである場合、そのデータが
出力される期間に対応して第２の積分制御信号Ｗ2がハ
イレベルに立ち上げられ、第２の積分回路４３で第２の
画像信号Ｙb(t)から生成された画像データの積分処理が
行われる。つまり、第１及び第２の積分回路４２、４３
は、第１及び第２の画像信号Ｙa(t)、Ｙb(t)のそれぞれ
に対応しており、第１の画像信号Ｙa(t)に対応する画像
データの積分と第２の画像信号Ｙb(t)に対応する画像デ
ータの積分とを独立して行うことができる。

【００３９】露光制御回路４４は、第１及び第２の積分
回路４２、４３に対して共通に配置され、これら２つの
積分回路４２、４３からの出力に基づいて第１及び第２
のＣＣＤ固体撮像素子３１ａ、３１ｂの露光状態の制御
をそれぞれ独立して時分割で行う。即ち、第１の積分回
路４２から出力される積分データに基づいて第１のＣＣ
Ｄ３１aの蓄積時間を伸縮制御し、第２の積分回路４３
から出力される積分データに基づいて第２のＣＣＤ固体
撮像素子３１ｂの蓄積時間を伸縮制御する。例えば、第
１のＣＣＤ固体撮像素子３１ａの露光状態を制御する場
合、第１の画像信号Ｙa(t)から生成された画像データの
積分値が適正範囲より大きくなると、第１のＣＣＤ固体
撮像素子３１ａの蓄積時間を短くするようにタイミング
制御回路３３へ指示を与える。逆に、積分値が適正範囲
より小さくなると、蓄積時間を長くするように指示を与
え、常に第１のＣＣＤ固体撮像素子３１ａの露光状態が
適当となるようにフィードバック制御する。

【００４０】ＲＧＢプロセス回路４５は、画像データＹ
(n)に対して、色分離、マトリクス演算等の処理を施
し、輝度データ及び色差データを含む画像データＤ(n)
を生成する。例えば、色分離処理においては、第１及び
第２のＣＣＤ３１ａ、３１ｂの撮像部に装着されるカラ
ーフィルタの色配列に従って画像データＹ(n)を振り分
け、複数の色成分データＲ(n)、Ｇ(n)、Ｂ(n)を生成す
る。また、マトリクス演算処理においては、振り分けた
各色成分データを合成して輝度データを生成すると共
に、各色成分データから輝度データを差し引いて色差デ
ータを生成する。また、ＲＧＢプロセス回路４５には、
圧縮回路、合成回路が内蔵され、必要に応じて特定の画
像データに対する圧縮処理を行うと共に、第１のＣＣＤ
固体撮像素子３１ａから得られる画像データと第２のＣ
ＣＤ固体撮像素子３１ｂから得られる画像データとを合
成する。

【００４１】第３及び第４の積分回路４６、４７は、Ｒ
ＧＢプロセス回路４５から出力される色成分データＲ
(n)、Ｇ(n)、Ｂ(n)を取り込み、例えば、１画面単位か
ら数画面単位で各色成分データ毎に積分する。これら第
３及び第４の積分回路４６、４７は、第１及び第２の画
像信号Ｙa(t)、Ｙb(t)の出力タイミング、或いは、出力
順序に対応して生成される第３及び第４の積分制御信号
Ｗ3、Ｗ4を受けて動作し、第１の画像信号Ｙa(t)から生
成された色成分データＲ(n)、Ｇ(n)、Ｂ(n)の積分と第
２の画像信号Ｙb(t)から生成された色成分データＲ
(n)、Ｇ(n)、Ｂ(n)の積分とをそれぞれ独立して行う。

【００４２】ホワイトバランス制御回路４８は、第３及
び第４の積分回路４６、４７に対して共通に配置され、
これら２つの積分回路４６、４７から出力される積分デ
ータに基づいて第１及び第２の画像信号Ｙa(t)、Ｙb(t)
から生成された画像データのホワイトバランスの補正を
それぞれ独立して時分割で行う。このホワイトバランス
の補正においては、例えば、第１の画像信号Ｙa(t)から
生成された画像データのホワイトバランスを補正する場
合、第３の積分回路４６から出力される色成分データＲ
(n)、Ｇ(n)、Ｂ(n)の各積分値を比較し、これらの積分
値が一致するように色成分信号Ｒ(n)、Ｂ(n)に固有の係
数を乗算する。

【００４３】このように、第１及び第２の画像信号Ｙa
(t)、Ｙb(t)のそれぞれに対応して複数の積分回路を設
け、第１及び第２の画像信号Ｙa(t)、Ｙb(t)の出力タイ
ミングに応じて各積分回路で積分処理を行うことで、第
１及び第２の画像信号Ｙa(t)、Ｙb(t)から生成される画
像データの積分をそれぞれ独立して行うことができる。
更には、これらの積分回路に対して露光制御回路４４、
或いは、ホワイトバランス制御回路４８を共通に設ける
構成としたことで、デジタル信号処理回路３９の回路規
模の大型化を最小限に抑えている。

【００４４】また、この第１の実施形態においては、タ
イミング制御回路３４を第１及び第２のＣＣＤ固体撮像
素子に対して共通としているため、２つのＣＣＤ固体撮
像素子の駆動条件が等しく設定されるが、これら２つの
ＣＣＤ固体撮像素子が全くの同一構成である必要はな
い。例えば、駆動条件が同一であれば、カラー撮像用や
モノクロ撮像用のＣＣＤ固体撮像素子を組み合わせて用
いても良いし、デバイス構造の異なるＣＣＤ固体撮像素
子を用いても良い。ただし、カラー撮像とモノクロ撮像
のＣＣＤ固体撮像素子を組み合わせて用いる場合、カラ
ー撮像用とモノクロ撮像用の両者に対応できる信号処理
回路が適用される。

【００４５】続いて、本願発明の第２の実施形態を説明
する。図８は、本願発明の第２の実施形態を示すブロッ
ク図である。この第２の実施形態において、第１の実施
形態と異なる点は、タイミング制御回路を第１及び第２
のＣＣＤ固体撮像素子３１ａ、３１ｂに対して各別に設
けた点にある。

【００４６】第１及び第２のタイミング制御回路５０
ａ、５０ｂは、第１及び第２のＣＣＤ固体撮像素子３１
ａ、３１ｂのそれぞれに対応して各別に設けられ、それ
ぞれが独立して動作する。これら第１及び第２のタイミ
ング制御回路５０ａ、５０ｂは、同一構成の回路であ
り、一定周期の基準クロックＣＫをカウントするカウン
タ及びこのカウンタの出力をデコードするデコーダとを
備えて構成される。第１及び第２のタイミング制御回路
５０ａ、５０ｂでは、デコーダの設定値を変更すること
で様々なタイミング信号を複数生成することができる。

【００４７】このような構成において、例えば、第１の
ＣＣＤ固体撮像素子３１ａを駆動させる場合、第１のタ
イミング制御回路５０ａにて生成されるタイミング信号
が第１のＣＣＤドライバ回路３１ａに供給され、このタ
イミング信号に基づいて第１のフレーム転送クロックφ
a(f)、第１の垂直転送クロックφa(v)、第１の水平転送
クロックφa(h)及び第１のリセットクロックφa(r)が生
成される。そして、第１のＣＣＤ固体撮像素子３１ａが
駆動し、第１の画像信号Ｙ(t)が第１のクランプ回路５
ａに取り込まれる。このとき、第２のタイミング制御回
路５０ｂは、タイミング信号の出力を停止しており、こ
れにより、第２のＣＣＤドライバ回路３２ｂ及び第２の
ＣＣＤ固体撮像素子３１ｂの駆動が停止されている。

【００４８】このように、第１及び第２のＣＣＤ固体撮
像素子３１ａ、３１ｂのそれぞれに対応付けて別々にタ
イミング制御回路を設けることで、各ＣＣＤ固体撮像素
子の仕様に合わせて別々のクロックパルスを生成するこ
とが可能となる。したがって、第１及び第２のＣＣＤ固
体撮像素子３１ａ、３１ｂが互いに周波数の異なるクロ
ックパルスで動作する固体撮像素子であったとしても、
第１の実施形態と同様の動作を行うことができる。ま
た、この第２の実施形態では、第１及び第２の昇圧回路
３３ａ、３３ｂが第１及び第２のＣＣＤ固体撮像素子３
１ａ、３１ｂのそれぞれに対応して各別に設けられるた
め、２つのＣＣＤ固体撮像素子の動作電圧が相違してい
ても、何ら問題はなく、２つのＣＣＤ固体撮像素子の効
率的な動作が可能である。尚、アナログ信号処理回路３
７やデジタル信号処理回路３９等の動作制御は、動作中
のタイミング制御回路からのタイミング信号によって行
われる。

【００４９】続いて、本願発明の第３の実施形態を説明
する。図９は、本願発明の第３の実施形態の構成を示す
ブロック図である。この第３の実施形態において、第１
の実施形態と異なる点は、第２の実施形態と同様の第１
及び第２のタイミング制御回路５０ａ、５０ｂを設けた
うえで、第１のＣＣＤ固体撮像素子３１ａ用と第２のＣ
ＣＤ固体撮像素子３１ｂ用とで昇圧回路６１を共有化す
ると共に、クランプ回路３５の前段に選択回路６２を配
置してクランプ回路３５以降の信号処理系列を一本化し
たことにある。

【００５０】昇圧回路６１は、昇圧部６１ａ及び出力選
択部６１ｂからなり、昇圧部６１ａは、入力される電源
電圧を昇圧して昇圧電圧を生成し、出力選択部６１ｂ
は、昇圧部６１ｂの出力の供給先を第１のＣＣＤ固体撮
像素子３１ａ、第２のＣＣＤ固体撮像素子３３ａの動作
タイミングに合わせて切り換える。そして、第１のＣＣ
Ｄ固体撮像素子３１ａを駆動させるとき、昇圧回路６１
は、昇圧部６１ａにて生成した昇圧電圧を第１のＣＣＤ
固体撮像素子３１ａ及び第１のＣＣＤドライバ回路３２
ａに出力し、第２のＣＣＤ固体撮像素子３１ｂを駆動さ
せるとき、昇圧電圧を第２のＣＣＤ固体撮像素子３３ａ
及び第２のＣＣＤドライバ回路３２ｂに出力する。尚、
出力選択部６１ｂによる切換動作は、第１及び第２のＣ
ＣＤ固体撮像素子３１ａ、３１ｂの切換動作と同期して
行われる。

【００５１】選択回路６２は、第１及び第２のトランジ
スタ６２ａ、６２ｂ、抵抗素子６２ｃからなる。第１及
び第２のトランジスタ６２ａ、６２ｂは、それぞれ第１
のＣＣＤ固体撮像素子３１ａ、第２のＣＣＤ固体撮像素
子３１ｂに対応して設けられ、電源電圧Ｖ_Dと接地点と
の間に抵抗素子６２ｃと直列接続される。これら第１及
び第２のトランジスタ６２ａ、６２ｂは、例えば、バイ
ポーラトランジスタから構成され、ベース端子に第１及
び第２のＣＣＤ固体撮像素子３１ａ、３１ｂの出力をそ
れぞれ受ける。したがって、選択回路６２では、第１及
び第２のＣＣＤ固体撮像素子３１ａ、３１ｂのうち、動
作中のＣＣＤ固体撮像素子からの画像信号をインピーダ
ンス変換して次段のクランプ回路３５へ画像信号Ｙ(t)
として出力する。

【００５２】このような構成において、例えば、第１の
ＣＣＤ固体撮像素子３１ａを駆動させる場合、第１のタ
イミング制御回路６０ａにて生成されるタイミング信号
が第１のＣＣＤドライバ回路３２ａへ供給されると共
に、出力選択部６１ｂで第１のＣＣＤドライバ回路３２
ａ側が選択されて昇圧電圧が第１のＣＣＤドライバ回路
３２ａへ供給される。これにより、第１のＣＣＤ固体撮
像素子３１ａが駆動し、第１の画像信号Ｙa(t)が選択回
路６２中の第１のトランジスタ６２ａに取り込まれる。
そして、第１のトランジスタ６２ａが活性化し、第１の
画像信号Ｙa(t)が画像信号Ｙ(t)として出力される。

【００５３】この第３の実施形態によれば、昇圧回路５
１が共通となっているため、２つのＣＣＤ固体撮像素子
を同時駆動することができないといった制約を受けるこ
とになるが、第１及び第２の実施形態よりも回路構成を
簡略化することができ、従来構成に対してシステム規模
の大幅な縮小化を図ることができる。また、この第３の
実施形態では、２つのＣＣＤ固体撮像素子の駆動に対し
て１つの昇圧回路を動作させるのみとなるため、消費電
力を低減化することが可能となり、バッテリ駆動するよ
うな撮像装置に対して特に有効となる。

【００５４】以上第１乃至第３の実施形態を例示して本
願発明を説明した。本願発明の撮像装置によれば、効率
的な動作を可能としながら、システム規模の縮小化を図
ることができる。また、第２及び第３の実施形態のよう
に、タイミング制御回路をそれぞれのＣＣＤ固体撮像素
子に対応して設けることで、互いに駆動条件の異なるＣ
ＣＤ固体撮像素子であっても、効率的な動作とシステム
規模の縮小化との両立を図ることができる。このような
撮像装置は、汎用性が高く、各実施形態を選択的に採用
することで、様々なアプリケーションに適用させること
が可能である。以下に、その適用形態の一例を説明す
る。

【００５５】監視カメラシステムで用いられるＣＣＤ固
体撮像素子には、一般に、非常に広いダイナミックレン
ジと高い受光感度との両立が望まれ、これを１つのＣＣ
Ｄ固体撮像素子で実現するには、夜間等の暗い場所での
撮像に合わせて受光感度の高いＣＣＤ固体撮像素子及び
赤外照明を採用すると共に、昼間等の明るい場所での撮
像に合わせて赤外カットフィルタをＣＣＤの受光面側に
セットするといった構成が考えられる。これらの構成に
加えて、赤外照明の制御や赤外カットフィルタの開閉制
御等を行う機構が必要となり、システム全体としての機
構が複雑となる。このため、ＣＣＤ固体撮像素子が１つ
であるにも拘わらず、結果的にカメラシステムの規模の
増大やコストの増大を招いてしまう。

【００５６】そこで、第１及び第２のＣＣＤ固体撮像素
子のうち、第２のＣＣＤ固体撮像素子を赤外感度の高い
固体撮像素子に設定し、第１のＣＣＤ固体撮像素子がそ
れよりも赤外感度の低い、一般的な固体撮像素子に設定
する。昼間等の明るい場所での撮像では、第１のＣＣＤ
固体撮像素子だけを駆動し、逆に、夜間等の暗い場所で
の撮像では、第２のＣＣＤ固体撮像素子だけを駆動す
る。この際、第１及び第２のＣＣＤ固体撮像素子の駆動
の切換は、被写体照度に応じて自動的に行われるのが望
ましい。即ち、露光制御の際に測光センサで測定される
照度や信号処理回路で算出される画像信号の積分値を利
用して行うことが可能である。

【００５７】このように本願発明を適用すれば、ＣＣＤ
固体撮像素子が１つの場合と比べると、２つのＣＣＤ固
体撮像素子やＣＣＤドライバ回路が配置されることとな
るが、赤外照明や赤外カットフィルタ及びこれらを制御
する機構が不要となる。このため、実質的にシステム規
模を縮小することができ、これに伴って、コストの削減
を図ることができる。また、２つのＣＣＤ固体撮像素子
が配置されるため、それぞれの撮像条件に適したレンズ
を各固体撮像素子に別々に設定することが可能となる。

【００５８】次に、別の適用形態を説明する。従来よ
り、携帯電話機等の携帯機器にカメラ機能を内蔵し、携
行先で簡易なデジタルカメラとして使用可能なものがあ
る。このような携帯電話機では、携行先で撮像した画像
をインターネット回線を通じて送信することができる機
能が含まれていることが多く、この機能を利用するに
は、ユーザーが携帯電話機の操作キーを用いて画像の送
信先を指定するアドレスを入力する必要がある。そし
て、近年では、アドレス入力の煩わしさを解消するため
に、アドレスをバーコード表示し、このバーコードをセ
ンサで読み取って一括的にアドレス入力を完了させると
いった機能を盛り込むことが考えられている。

【００５９】そこで、第２のＣＣＤ固体撮像素子に第１
のＣＣＤ固体撮像素子よりも受光画素数の多いＣＣＤ固
体撮像素子を適用する。そして、一般に高い解像度が要
求されるバーコード読み取り等の画像認識の際には、解
像度の高い第２のＣＣＤ固体撮像素子を駆動し、一方、
通常の撮像を行う場合には、第１のＣＣＤ固体撮像素子
を駆動する。このような構成は、バーコード読み取り機
能だけでなく、例えば、セキュリティのための指紋セン
サ等と通常の撮像を両立させる場合にも適用することが
できる。

【００６０】ここで、説明した監視カメラシステム、バ
ーコード読み取りシステム及び指紋センサシステムは、
本願発明の適用形態としての一部である。即ち、互いに
撮像条件の異なる複数の撮像を１つのシステムで両立さ
せるような場合には、本願発明は、十分に適用可能であ
る。

【００６１】以上の実施形態においては、第１及び第２
のＣＣＤ固体撮像素子がフレームトランスファ型である
場合を例にあげて説明したが、本願発明は、これに限ら
れるものではなく、１画面分の情報電荷を一時的に保持
することのできる蓄積部を備えるフレームインターライ
ン型の固体撮像素子を用いた撮像装置にも適している。

【００６２】また、デジタル信号処理の露光制御、ホワ
イトバランス制御において、２つのＣＣＤ固体撮像素子
に対応付けて複数の積分回路を設ける構成を例示してい
るが、本願発明は、これに限られるものではない。例え
ば、１ライン単位や１画面単位で第１及び第２のＣＣＤ
固体撮像素子を交互に駆動させるといった２つのＣＣＤ
固体撮像素子の動作切り換えを頻繁に行う場合には、積
分回路を各ＣＣＤ固体撮像素子に対応付けて別々に設け
るのが望ましいが、複数画面単位で２つのＣＣＤ固体撮
像素子の動作を切り換えるような場合には、積分回路を
２つのＣＣＤ固体撮像素子で共有化しても良い。

【００６３】

【発明の効果】本願発明によれば、２つのＣＣＤ固体撮
像素子からの画像信号の出力タイミングを時分割に設定
し、その出力タイミングに合わせて選択回路を動作させ
ている。これにより、２つの画像信号の切り換え動作を
効率良く行うことができ、機能低下の弊害を防止するこ
とができる。更に、選択回路を信号処理回路の前段に配
置して以降の回路を共有化する構成としたことで、撮像
装置としての回路規模を最大限に縮小化することを可能
としている。

【図面の簡単な説明】

【図１】本願発明の撮像装置の第１の実施形態の構成を
示すブロック図である。

【図２】固体撮像素子の構成を示す平面図である。

【図３】表示モードの一例を示す模式図である。

【図４】図１の動作を説明するタイミング図である。

【図５】第１及び第２の画像信号Ｙa(t)、Ｙb(t)、画像
信号Ｙ(t)、画像データＤ(n)の状態を示すタイミング図
である。

【図６】デジタル信号処理回路の構成を示すブロック図
である。

【図７】第１及び第２の積分制御信号を説明するタイミ
ング図である。

【図８】本願発明の第２の実施形態の構成を示すブロッ
ク図である。

【図９】本願発明の第３の実施形態の構成を示すブロッ
ク図である。

【図１０】従来の撮像装置の構成を示すブロック図であ
る。

【図１１】表示モードの一例を示す模式図である。

【符号の説明】

１ａ、３１ａ：第１のＣＣＤ固体撮像素子 １ｂ、３１ｂ：第２のＣＣＤ固体撮像素子 ２ａ、３２ａ：第１の昇圧回路 ２ｂ、３３ｂ：第２の昇圧回路 ３ａ、３３ａ：第１のＣＣＤドライバ回路 ３ｂ、３３ｂ：第２のＣＣＤドライバ回路 ４ａ：第１のタイミング制御回路 ４ｂ：第２のタイミング制御回路 ５ａ：第１のアナログ信号処理回路 ５ｂ：第２のアナログ信号処理回路 ６ａ：第１のＡ／Ｄ変換器 ６ｂ：第２のＡ／Ｄ変換器 ７ａ：第１のデジタル信号処理回路 ７ｂ：第２のデジタル信号処理回路 ８ａ：第１のメモリ ８ｂ：第２のメモリ ９：メモリコントローラ ３４：タイミング制御回路 ３５ａ：第１のクランプ回路 ３５ｂ：第２のクランプ回路 ３６：選択回路 ３７：アナログ信号処理回路 ３８：Ａ／Ｄ変換回路 ３９：デジタル信号処理回路 ４１：ラインメモリ ４２：第１の積分回路 ４３：第２の積分回路 ４４：露光制御回路 ４５：ＲＧＢプロセス回路 ４６：第３の積分回路 ４７：第４の積分回路 ４８：ホワイトバランス制御回路 ５０ａ：第１のタイミング制御回路 ５０ｂ：第２のタイミング制御回路 ６１：昇圧回路 ６１ａ：昇圧部 ６１ｂ：出力選択部

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の受光画素が行列配置され、第１の
   被写体映像に応答して発生する情報電荷を各受光画素に
   蓄積する第１の固体撮像素子と、 複数の受光画素が行列配置され、第２の被写体映像に応
   答して発生する情報電荷を各受光画素に蓄積する第２の
   固体撮像素子と、 前記第１の固体撮像素子の各受光画素に蓄積された情報
   電荷を転送出力して第１の画像信号を得る第１の駆動回
   路と、 前記第２の固体撮像素子の各受光画素に蓄積された情報
   電荷を転送出力して第２の画像信号を得る第２の駆動回
   路と、 一定周期の基準クロックに基づいて前記第１の固体撮像
   素子の垂直走査及び水平走査のタイミングを決定する第
   １のタイミング制御回路と、 前記基準クロックに基づいて前記第２の固体撮像素子の
   垂直走査及び水平走査のタイミングを決定する第２のタ
   イミング制御回路と、 前記第１及び第２の固体撮像素子の動作タイミングに同
   期して前記第１及び第２の画像信号の何れか一方を選択
   的に出力する選択回路と、 前記選択回路からの出力を受けて所定の画像信号を生成
   する信号処理回路と、を備え、 前記選択回路は、所定の時間毎に交互に前記第１及び第
   ２の画像信号を選択することを特徴とする撮像装置。
2. 【請求項２】 請求項１に記載の撮像装置において、 前記第１の画像信号をクランプして前記選択回路に供給
   する第１のクランプ回路と、 前記第２の画像信号をクランプして前記選択回路に供給
   する第２のクランプ回路と、を更に備え、 前記第１及び第２のクランプ回路は、同一のクランプレ
   ベルを有することを特徴とする撮像装置。
3. 【請求項３】 請求項１に記載の撮像装置において、 前記選択回路の出力をクランプして前記信号処理回路へ
   出力するクランプ回路を更に備えたことを特徴とする撮
   像装置。
4. 【請求項４】 請求項１乃至請求項３の何れかに記載の
   撮像装置において、 入力される電圧を昇圧して生成する第１の昇圧電圧を前
   記第１の駆動回路へ供給する第１の昇圧回路と、 入力される電圧を昇圧して生成する第２の昇圧電圧を前
   記第２の駆動回路へ供給する第２の昇圧回路と、を更に
   備えたことを特徴とする撮像装置。
5. 【請求項５】 請求項１乃至請求項３の何れかに記載の
   撮像装置において、 入力される電圧を昇圧して昇圧電圧を生成する昇圧回路
   を更に備え、 前記昇圧回路は、前記昇圧電圧を生成する昇圧部と、前
   記昇圧電圧を前記第１及び第２の固体撮像素子の動作タ
   イミングに同期して前記第１及び第２の駆動回路の何れ
   か一方に選択的に出力する出力選択部と、を含むことを
   特徴とする撮像装置。
6. 【請求項６】 請求項１に記載の撮像装置において、 前記信号処理回路は、前記第１及び第２の画像信号をそ
   れぞれ取り込み、所定の期間単位で積分する第１及び第
   ２の積分回路と、 前記第１及び第２の積分回路の各出力に基づいて、前記
   第１及び第２の固体撮像素子の露光状態をそれぞれ独立
   して制御する露光制御回路と、を含むことを特徴とする
   撮像装置。
7. 【請求項７】 請求項６に記載の撮像装置において、 前記信号処理回路は、前記第１及び第２の画像信号をそ
   れぞれ取り込み、所定の期間単位で積分する第３及び第
   ４の積分回路と、 前記第３及び第４の積分回路の各出力に基づいて、前記
   第１及び第２の画像信号のホワイトバランスをそれぞれ
   独立して補正するホワイトバランス制御回路と、を更に
   含むことを特徴とする撮像装置。
8. 【請求項８】 請求項１に記載の撮像装置において、 前記第１及び第２の固体撮像素子は、互いに駆動条件が
   異なることを特徴とする撮像装置。
9. 【請求項９】 請求項８に記載の撮像装置において、 前記第２の固体撮像素子は、前記第１の固体撮像素子よ
   りも赤外感度が高く設定されることを特徴とする撮像装
   置。
10. 【請求項１０】 請求項８に記載の撮像装置において、 前記第１及び第２の固体撮像素子は、受光画素数が互い
    に異なることを特徴とする撮像装置。