JP4227203B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4227203B2 JP4227203B2 JP30820896A JP30820896A JP4227203B2 JP 4227203 B2 JP4227203 B2 JP 4227203B2 JP 30820896 A JP30820896 A JP 30820896A JP 30820896 A JP30820896 A JP 30820896A JP 4227203 B2 JP4227203 B2 JP 4227203B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- image
- pixel
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、全画素読み出し機能を持ったインターライン構造を有するＣＣＤ（Charge Coupled Device ：電荷結合素子）などの撮像素子を具備する撮像装置に関する。
【０００２】
【従来の技術】
一般的に、高解像度の電子スチルカメラ等に用いて好適な高画素数の撮像素子としては、インターライン型のＣＣＤイメージセンサがある。このＣＣＤイメージセンサは、図１１に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素（画素）１０１と、この画素１０１のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）１０２と、このＶＣＣＤ１０２から転送されてきた信号電荷を水平方向に転送する水平電荷転送部（ＨＣＣＤ）１０３と、転送された信号電荷を画像信号として出力端子１０５から出力する出力部１０４とを備えて構成されている。
【０００３】
このインターライン型のＣＣＤイメージセンサは、以下に示すように機能する。先ず、画素１０１で光電変換された信号電荷がＶＣＣＤ１０２に転送され、図示の如く４相駆動型の場合には各駆動パルスφＶ１，φＶ２，φＶ３及びφＶ４により順次ＨＣＣＤ１０３に転送される。続いて、ＨＣＣＤ１０３において、図示の如く２相駆動型の場合にはＶＣＣＤ１０２から転送されてきた水平１列分の信号電荷が各駆動パルスφＨ１及びφＨ２により順次出力部１０４に転送され、この出力部１０４において信号電荷が画像信号（電圧）に変換されて出力端子１０５から出力される。
【０００４】
上述のＣＣＤイメージセンサを露光制御機能を備えた撮像装置に適用した場合のブロック図を図１２に示す。この撮像装置は、レンズ１１１及びその絞り１１２と、上述のインターライン型のＣＣＤイメージセンサである撮像素子１１３と、絞り１１２及び撮像素子１１３の駆動回路１１４，１１５と、撮像素子１１３からの画像信号レベルを検出するためのレベル検出回路１１６と、画像信号のレベルを制御する利得制御回路１１７と、画像信号に必要な処理を加える信号処理回路１１８と、撮像素子１１３の１回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ１１９と、画像信号から画像を構成して表示する電子ビューファインダや液晶ディスプレイのような画像表示部１２０と、撮像装置全体を制御する同期制御回路１２１とから構成されている。
【０００５】
以下、上述のように構成された撮像装置の動作について説明する。先ず、絞り１１２により適切な入射光量とされたレンズ１１１から光が撮像素子１１３に入射し、同期制御回路１２１の制御により駆動回路１１５が駆動してこの光が撮像素子１１３において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路１１６にて検出され、それに応じた同期制御回路１２１の制御によって利得制御回路１１７において画像信号のレベルが制御され、或いは駆動回路１１４により絞り１１２が調節される。続いて、この画像信号が信号処理回路１１８において必要な処理を受け、画像メモリ１１９に記憶される。そして、画像表示部１２０において画像信号に基づいて画像が構成されて表示される。
【０００６】
ところで、画像表示部１２０が、撮像素子１１３の１回の撮影動作で出力可能な画素数より垂直方向の画素数が少ないものである場合には、撮像素子１１３が１回の撮影動作で出力した画像信号を画像メモリ１１９に記憶させ、垂直方向の画素列を間引いて画像表示部１２０と同じ垂直画素数として画像表示部１２０に出力したり、撮像素子１１３が１回の撮影動作で出力した画像信号から信号処理回路１１８により画像表示部１２０と同じ垂直画素数に間引いて画像メモリ１１９に記憶させ、画像表示部１２０に出力したりすればよい。
【０００７】
【発明が解決しようとする課題】
従来、上述のような構成の撮像装置を用いる際に、操作者が画像表示部１２０を見ながら、例えば屋外から屋内へ撮影する被写体を変更したとき等のように、被写体の明るさが低下した場合には、以下のように対処していた。即ち、撮像素子１１３が出力する画像信号の信号レベルをレベル検出回路１１６で検出し、同期制御回路１２１において、この信号レベルがあるしきい値以下であると判断された場合には、同期制御回路１２１が、利得制御回路１１７を制御して信号増幅率を増大させたり、駆動回路１１４を制御して絞り１１２を開いたりすることにより、画像表示部１２０に画像を表示していた。
【０００８】
しかしながら、上述のような従来の撮像装置において、例えばストロボ等の補助光が必要な暗時撮影では、被写体を撮影表示するための十分な明るさが確保できないことがある。このような場合、利得制御回路１１７を制御して信号増幅率を増大させる方法では、撮像素子１１３の出力部１０４で発生するノイズも共に増大させてしまうために良好な画像が得られない。また、駆動回路１１４を制御して絞り１１２を開く方法では、シャッタを押してからストロボが発行するまでに適切な露光条件に合わせた絞りに変更するため、時間がかかるという問題がある。
【０００９】
そこで、本発明の目的は、通常の明るさにおける撮影のみならず、暗時撮影でも余分な時間を要することなくノイズのない極めて良好な画像を得ることのできる撮像装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する複数の第一の電極と、
前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送のみを制御する複数の第二の電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子と、１回の撮影動作で得られた前記画素からの前記信号電荷の２からＮまでの加算画素数を切り換える加算画素数選択手段とを有し、前記第一の電極と前記第二の電極は、前記画素の各々に対してそれぞれ１電極ずつ垂直方向に交互に配置されており、前記撮像素子は、前記加算画素数選択手段において選択された画素数の前記信号電荷を前記複数の第一の電極の転送制御により前記画素から前記垂直電荷転送部へ読み出し、前記複数の第一の電極及び前記複数の第二の電極により転送を制御することにより前記垂直電荷転送部においてこれらの前記信号電荷を加算し、垂直方向に繰り返し配設されてなるＮ画素の組毎に１つの前記画像信号を前記出力部により出力する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段により得られた信号レベルに応じて、Ｎ画素の組毎に１つの前記画素の前記信号電荷を読み出すためのパルス或いは前記加算画素数選択手段において選択された画素数の前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段とを更に有し、前記同期制御手段において、前記レベル検出手段により得られた信号レベルに応じて、加算画素数を切り換えるように制御する。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段の信号レベルが所定のしきい値以上である場合には、Ｎ画素の組毎に１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されている。
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子を有し、垂直方向に繰り返し配設されてなるＮ画素の組について、２画素からＮ画素までのうち適切な画素数分の前記信号電荷を前記電極から読み出し、前記垂直電荷転送部或いは前記水平電荷転送部においてこれらの前記信号電荷を加算して、前記出力部から画像信号として出力することができるように構成されており、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段からの画像信号の信号レベルに応じて、１つの前記画素の前記信号電荷を読み出すためのパルス或いは２画素からＮ画素までの所定画素数を指定してそれらの前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段と、前記同期制御手段により制御され、前記撮像素子から出力される前記画像信号の振幅を変化させることができる利得制御手段とを更に有し、前記同期制御手段が２画素からＮ画素までの所定画素数の前記信号電荷の加算を指定した際に、前記利得制御手段が前記画像信号の振幅が前記所定画素数に相当する振幅となるまで複数の撮像期間にわたって前記画像信号の振幅を各撮像期間毎に漸次増大させてゆく。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段からの前記画像信号の信号レベルが所定のしきい値以上である場合には、１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記画像信号の信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記利得制御手段は、前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくための複数の制御モードを有し、前記制御モードが切り換え可能である。
本発明の撮像装置の一態様では、前記撮像素子から出力される画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されている。
【００２２】
【発明の実施の形態】
以下、本発明に係る撮像装置のいくつかの具体的な実施の形態について図面を参照しながら詳細に説明する。
【００２３】
（第１の実施の形態）
先ず、第１の実施の形態について説明する。この第１の実施の形態に係る撮像装置は、図１に示すように、レンズ１１と、インターライン型のＣＣＤイメージセンサである撮像素子１２と、撮像素子１２の駆動回路１３と、撮像素子１２からの画像信号レベルを検出するためのレベル検出回路１４と、画像信号に必要な処理を加える信号処理回路１５と、撮像素子１２の１回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ１６と、画像信号から画像を構成して表示するいわゆる電子ビューファインダや液晶ディスプレイのような画像表示部１７と、撮像装置全体を制御する同期制御回路１８とから構成されている。ここで、画像表示部１７は、撮像素子１２の１回の撮影動作で出力可能な画素数より垂直方向の画素数が少なく構成されている。
【００２４】
ここで、撮像素子１２は、図２に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素（画素）１と、この画素１のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）２と、このＶＣＣＤ２から転送されてきた信号電荷を水平方向に転送する水平電荷転送部（ＨＣＣＤ）３と、転送された信号電荷を画像信号として出力端子５から出力する出力部４とを備えて構成されている。
【００２５】
この撮像素子１２は、いわゆる８相駆動型のものであり、ＶＣＣＤ２には転送電極として機能する各電極Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７及びＤ８がそれぞれ設けられ、１つの画素１に２つの前記電極が接続されている。即ち、ある画素１（Ｐ１）に電極Ｄ１，Ｄ２が接続され、画素Ｐ１に隣接する画素Ｐ２に電極Ｄ３，Ｄ４、画素Ｐ２に隣接する画素Ｐ３に電極Ｄ５，Ｄ６、画素Ｐ３に隣接する画素Ｐ４に電極Ｄ７，Ｄ８が接続されており、これら画素Ｐ１〜Ｐ４が１組とされて各ＶＣＣＤ２に沿った垂直方向に繰り返し配列されている。
【００２６】
これら電極Ｄ１〜Ｄ８のうち、電極Ｄ１，Ｄ３，Ｄ５及びＤ７が読み出し電極としても機能する。即ち、繰り返し配列された各組の画素Ｐ１〜Ｐ４に対して、電極Ｄ１，Ｄ３，Ｄ５及びＤ７がそれぞれ共通に接続されており、４画素毎に電極Ｄ１，Ｄ３，Ｄ５及びＤ７がそれぞれ共通に接続されていることになる。従ってこの場合、画像表示部１７の垂直方向の画素数は、撮像素子１２の垂直方向の画素数の４分の１以上あればよい。
【００２７】
電荷読み出し時には、電極Ｄ１，Ｄ３，Ｄ５及びＤ７にφＶ１，φＶ３，φＶ５及びφＶ７が印加されて、各画素１で光電変換された信号電荷がＶＣＣＤ２に読み出される。また、電荷転送時には、これら電極Ｄ１〜Ｄ８に駆動パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶ５，φＶ６，φＶ７及びφＶ８が印加されて、画素１で光電変換された信号電荷がＶＣＣＤ２からＨＣＣＤ３へ順次転送される。このようにして読み出され、ＨＣＣＤ３に転送された水平１列分の画像信号は、ＨＣＣＤ３において、図示の如く２相駆動型の場合には各駆動パルスφＨ１及びφＨ２により順次出力部４に転送され、この出力部４において信号電荷が画像信号（電圧）に変換されて出力端子５から出力される。
【００２８】
以下、上述のように構成された撮像装置の動作について説明する。本第１の実施の形態においては、撮像素子１２が、撮影時における被写体の明るさに応じて、当該撮像素子１２による１回の撮影動作にて１組の画素Ｐ１〜Ｐ４のうち所望数の画素の電荷を適宜加算して画像信号を出力することができる。
【００２９】
先ず、被写体からの光がレンズ１１から撮像素子１２に入射し、同期制御回路２１の制御により駆動回路１３が駆動してこの光が撮像素子１２において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路１４にて検出され、被写体からの光量の大小に応じて、この信号レベルがある所定のしきい値以上のときには電子シャッタにより露光制御を行い、信号レベルが前記しきい値以下のときには同期制御回路１８が駆動回路１３を制御し、撮像素子１２において１回の撮影動作にて１組の画素Ｐ１〜Ｐ４のうち所望数の画素の電荷を適宜加算して画像信号を出力する。続いて、この画像信号が信号処理回路１５において必要な処理を受け、画像メモリ１６に記憶される。そして、画像表示部１７において画像信号に基づいて画像が構成されて表示されることになる。
【００３０】
ここで、被写体の十分な明るさが確保でき、信号レベルが前記しきい値以上の場合（ここでは１画素の電荷を読み出して転送する場合）と暗時撮影であって信号レベルが前記しきい値以下の場合（ここでは３画素の電荷を加算する場合）の各々について順次説明する。
【００３１】
先ず、各組の画素Ｐ１〜Ｐ４のうち１画素（画素Ｐ１）の電荷を読み出して転送する場合について述べる。図３に、撮像素子１２において、垂直方向に繰り返す４画素おきの画素の信号電荷のみを読み出す場合のタイミングチャートを示す。ここで、ＶＤが、垂直ブランキング期間をロー電位（低電位）で表す垂直同期信号であり、ＨＤが、水平ブランキング期間をロー電位（低電位）で表す水平同期信号である。φＶ１，φＶ３，φＶ５及びφＶ７は、ＶＣＣＤ２の８相駆動パルスの代表として示された駆動パルスであり、φＨ１は、ＨＣＣＤ３の２相駆動パルスの代表として示された駆動パルスである。ＶSUB は、画素１に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス２５により電荷の掃き出しが指示される。また、駆動パルスφＶ１に示されたパルス２１は、垂直方向に連続する４画素からなる組によって水平方向に構成される水平画素列のうち、第１の水平画素列の信号電荷をＶＣＣＤ２に読み出す第１の読み出しパルスを示している。
【００３２】
上述の各信号において、期間Ｔ１は撮像期間の繰り返し周期を概略示しており、期間Ｔ1Aは電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され終わってから読み出しパルス２１が印加されるまでの期間を示している。また、時刻ｔ１は読み出しパルス２１が印加されるタイミングを、時刻ｔ２は次の撮像期間において掃き出しパルス２５の印加が開始されるタイミングをそれぞれ示す。
【００３３】
図３において、撮像期間Ｔ１の開始時刻から蓄積期間Ｔ1Aの開始時刻までの間においては、電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され続けているので、各画素１の電荷は常に掃き出されている。そして、掃き出しパルス２５の印加が終了した後、蓄積期間Ｔ1Aの間に発生した電荷のみが、信号電荷として画素１に蓄積される。そして、蓄積期間Ｔ1Aが終了した時刻ｔ１のタイミングにおいて読み出しパルス２１が印加され、第１の画素Ｐ１の信号電荷がＶＣＣＤ２の電極Ｄ１に読み出される。
【００３４】
続いて、８相駆動パルスφＶ１〜φＶ８により、信号電荷がＨＣＣＤ３の方向へ転送される。このときの様子を図４の模式図に示す。ここで、Ｐ１〜Ｐ４が垂直方向に連続する４画素の組を示す。また、状態２７はＶＣＣＤ２の電極が蓄積状態にあることを示し、状態２６はＶＣＣＤ２の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻ｔ１が図３の時刻ｔ１に対応し、第１の画素Ｐ１が読み出された状態を示す。このように、時刻ｔ１のタイミングにおいて読み出された各々の画素Ｐ１の信号電荷が８相駆動パルスによって次に繰り返される画素Ｐ１の位置まで転送され、画像信号に変換されて出力される。更に、時刻ｔ２のタイミングにおいて掃き出し信号２５の印加が開始されるため、ＶＣＣＤ２に読み出されなかった第２の画素Ｐ２，第３の画素Ｐ３及び第４の画素Ｐ４の信号電荷はこのときに掃き出される。
【００３５】
そして、上述のように、この画像信号が画像メモリ１６に記憶され、同期制御回路１８からの制御信号によって２次元の画像となるように画像表示部１７に表示される。
【００３６】
なお、上述のように、撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、露光時間に相当する蓄積期間Ｔ1Aを短くすることにより露光制御を行ってもよい。
【００３７】
続いて、各組の画素Ｐ１〜Ｐ４のうち３画素（Ｐ１〜Ｐ３）の電荷を読み出して転送する場合について述べる。図５に、撮像素子１２において、垂直方向に繰り返す４画素のうちの３画素の信号電荷を加算して読み出す場合のタイミングチャートを示す。ここで、ＶＤが、垂直ブランキング期間をロー電位（低電位）で表す垂直同期信号であり、ＨＤが、水平ブランキング期間をロー電位（低電位）で表す水平同期信号である。φＶ１，φＶ３，φＶ５及びφＶ７は、ＶＣＣＤ２の８相駆動パルスの代表として示された駆動パルスであり、φＨ１は、ＨＣＣＤ３の２相駆動パルスの代表として示された駆動パルスである。ＶSUB は、画素１に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス２５により電荷の掃き出しが指示される。また、駆動パルスφＶ１に示されたパルス２１は、垂直方向に連続する４画素からなる組によって水平方向に構成される水平画素列のうち、第１の水平画素列の信号電荷をＶＣＣＤ２に読み出す第１の読み出しパルスを示し、パルス２１は第２の水平画素列の信号電荷をＶＣＣＤ２に読み出す第２の読み出しパルス、パルス２３は第３の水平画素列の信号電荷をＶＣＣＤ２に読み出す第３の読み出しパルスをそれぞれ示している。
【００３８】
上述の各信号において、期間Ｔ２は撮像期間の繰り返し周期を概略示しており、期間Ｔ2Aは電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され終わってから読み出しパルス２１，２２，２３が印加されるまでの期間を示している。また、時刻ｔ３は読み出しパルス２１，２２，２３が印加されるタイミングを、時刻ｔ４は次の撮像期間において掃き出しパルス２５の印加が開始されるタイミングをそれぞれ示す。
【００３９】
図５に示すように、撮像期間Ｔ２の開始時刻から蓄積期間Ｔ2Aの開始時刻までの間においては、電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され続けているので、各画素１の電荷は常に掃き出されている。そして、掃き出しパルス２５の印加が終了した後、蓄積期間Ｔ2Aの間に発生した電荷のみが、信号電荷として画素１に蓄積される。そして、蓄積期間Ｔ2Aが終了した時刻ｔ３のタイミングにおいて読み出しパルス２１，２２，２３がそれぞれ印加され、第１の画素Ｐ１、第２の画素Ｐ２及び第３の画素Ｐ３の信号電荷がそれぞれＶＣＣＤ２の電極Ｄ１，Ｄ３及びＤ５に読み出される。
【００４０】
続いて、８相駆動パルスφＶ１〜φＶ８により、信号電荷がＨＣＣＤ３の方向へ転送される。このときの様子を図６の模式図に示す。ここで、Ｐ１〜Ｐ４が垂直方向に連続する４画素の組を示す。また、状態２７はＶＣＣＤ２の電極が蓄積状態にあることを示し、状態２６はＶＣＣＤ２の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻ｔ３が図５の時刻ｔ３に対応し、第１〜第３の画素Ｐ１〜Ｐ３がそれぞれ読み出された状態を示す。このように、時刻ｔ３のタイミングにおいて読み出された各々の画素Ｐ１〜Ｐ３の信号電荷が加算され、８相駆動パルスによって次に繰り返される画素Ｐ１の位置まで転送されることが分かる。また、図６の電荷蓄積状態を見れば明らかなように、信号電荷が加算された後も必ず３電極以上が蓄積状態にあるので、ＶＣＣＤ２内で加算された信号電荷が溢れることなく転送されることになる。続いて、この加算された信号電荷が画像信号に変換されて出力される。
【００４１】
そして、上述のように、この画像信号が画像メモリ１６に記憶され、同期制御回路１８からの制御信号によって２次元の画像となるように画像表示部１７に表示される。
【００４２】
なお、この第１の実施の形態においては、垂直方向に繰り返す４画素のうちの３画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、２画素或いは４画素を加算することにより適切な画像信号を得ることも可能である。また、この第１の実施の形態においては、画素１の信号電荷の加算をＶＣＣＤ２内で行う場合について説明したが、このＶＣＣＤ２の代わりにＨＣＣＤ３内で加算を行うこともできる。
【００４３】
また、この第１の実施の形態においては、撮像素子１２に図７（ａ）或いは図７（ｂ）に示すような色フィルタ２９を設けてもよい。この色フィルタ２９は、垂直方向に配列された画素２８を覆うようにストライプ状とされている。図７（ａ）には、水平方向に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の色フィルタ２９が繰り返し配設された状態が、図７（ｂ）には、水平方向にシアン（Ｃｙ）、緑（Ｇ）、黄（Ｙｅ）の３色の色フィルタ２９が繰り返し配設された状態がそれぞれ示されている。このように、垂直方向にストライプ状の各色フィルタ２９を用いることにより、垂直方向の画素２８の信号電荷を加算しても、信号処理回路１５の処理によって色分離が可能な撮像装置を構成することが可能となる。
【００４４】
上述のように、第１の実施の形態の撮像装置によれば、通常撮影時及び撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【００４５】
更に、第１の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【００４６】
更に、第１の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【００４７】
（第２の実施の形態）
続いて、第２の実施の形態について説明する。なお、第１の実施の形態に係る撮像装置と同様の構成要素等については同符号を記して説明を省略する。
【００４８】
この第２の実施の形態に係る撮像装置は、図８に示すように、図１に示した第１の実施の形態に係る撮像装置とほぼ同様の構成を有するが、撮像素子１２とレベル検出回路１４との間に、撮像素子１２から出力された画像信号の信号レベルを制御するための利得制御回路３１が付加されている点で第１の実施の形態の場合と相違する。
【００４９】
ここで、例えば暗時撮影において、撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以下である場合には、第１の実施の形態で既述したように、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて撮像素子１２から出力する。
【００５０】
ところがこの場合、画素Ｐ１〜Ｐ４を１組とする垂直方向の画素列のうち、第１の画素Ｐ１のみの信号電荷のみを読み出していた状態（図４に相当する）から、この第１の画素Ｐ１の信号電荷に例えば第２，第３の画素Ｐ２，Ｐ３の信号電荷を加算し、信号レベルが増大、この場合では３倍に増大された状態に瞬時に移行することになる。従って、画像表示部１７の画面の輝度が突然３倍に増大し、操作者にとっては画面が非常に見づらいものとなる懸念がある。
【００５１】
そこで、本第２の実施の形態においては、利得制御回路３１が、撮像素子１２から出力された画像信号の信号レベルを制御し、画素Ｐ１の信号電荷のみの信号レベルから各信号出力期間毎に諸々の割合で信号増幅率を漸次増大させ、所定の信号出力期間の経過時に利得を１、この場合では画像信号の信号レベルを画素Ｐ１の信号電荷のみの信号レベルの３倍となるように調節する。
【００５２】
具体的に、利得制御回路３１による画像信号の信号レベルの制御状態を図９に示す。この図９は、撮像素子１２からの出力信号Sig1と、利得制御回路３１からの出力信号Sig2、及び利得制御回路３１の信号増幅率Ａの関係を表している。各信号において、期間Ｔ'1は、図３の撮像期間Ｔ１で撮像した画像の信号出力期間、即ち撮像素子１２から４画素おきの信号電荷のみを出力する場合の信号出力期間を、期間Ｔ'2は、図５の撮像期間Ｔ２で撮像した画像の信号出力期間、即ち撮像素子１２から４画素のうちの３画素の信号電荷を加算して出力する場合の信号出力期間をそれぞれ示す。
【００５３】
被写体の明るさが低下したことに応じて、信号出力期間がＴ'1からＴ'2に切り換えられたことに合わせて、利得制御回路３１が信号増幅率Ａを４つの信号出力期間Ｔ'2にわたって３／６、４／６、５／６、６／６（＝１）と変化させる。すると、それに伴って利得制御回路３１からの出力信号Sig2の信号レベルが、信号出力期間がＴ'1における信号レベルを基準として１．５倍、２倍、２．５倍、そして３倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができる。
【００５４】
ここで、利得制御回路３１による画像信号の変化率を上述のように一定とするのみならず、例えば当初の信号出力期間Ｔ'2には画像信号の増加率を大きくし、次の信号出力期間Ｔ'2からは画像信号の増加率が当初の信号出力期間Ｔ'2に比して小さくなるように、利得制御回路３１の制御モードを変えてもよい。具体的には、図１０に示すように、信号出力期間がＴ'1からＴ'2に切り換えられたことに合わせて、利得制御回路３１が信号増幅率Ａを３つの信号出力期間Ｔ'2にわたって６／９、８／９、９／９（＝１）と変化させる。すると、それに伴って利得制御回路３１からの出力信号Sig2の信号レベルが、信号出力期間がＴ'1における信号レベルを基準として２倍、８／３倍、そして３倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができるとともに、輝度が変化し終わるまでの時間を短縮することが可能となる。
【００５５】
なお、この第２の実施の形態においては、垂直方向に繰り返す４画素のうちの３画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、２画素或いは４画素を加算することにより適切な画像信号を得ることも可能である。また、この第２の実施の形態においては、４つの信号出力期間にわたって信号増幅率Ａの制御を行ったが、さらに多くの信号出力期間を用いることにより、輝度の変化をゆっくり行うこともできるし、少ない信号出力期間を用いることにより、輝度が変化し終わるまでの時間を短縮することもできる。また、加算する画素数に合わせて、信号増幅率Ａの制御を行う信号出力期間の数を変えることにより、最適な画像表示を選択することもできる。更に、この第２の実施の形態においては、画素１の信号電荷の加算をＶＣＣＤ２内で行う場合について説明したが、このＶＣＣＤ２の代わりにＨＣＣＤ３内で加算を行うこともできる。
【００５６】
上述のように、第２の実施の形態の撮像装置によれば、通常撮影時及び撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【００５７】
更に、第２の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【００５８】
この場合、撮像素子１２とレベル検出回路１４との間に利得制御回路３１を設け、各信号出力期間Ｔ'2毎に画像信号レベルを漸次増大させて信号電荷の加算数に応じた画像信号レベルとすることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができる。更にこの場合、信号増幅率Ａの変化率の異なる種々の制御モードを用意することにより、それらを適宜切り換えるて暗時撮影における画素加算による輝度変化を操作者にとって違和感のない設定とすることができる。
【００５９】
更に、第２の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【００６０】
【発明の効果】
本発明の撮像装置によれば、撮像素子から出力された画像信号の信号レベルがあるしきい値以上のときには、電子シャッタにより露光時間に相当する蓄積時間を短くすることで露光を制御し、前記信号レベルがしきい値以下のときには、複数の画素の信号電荷を加算して画像信号とする。従って、被写体の明るさに応じてノイズのない良好な画像表示が実現できる。
【００６１】
更に、撮像素子に利得制御回路を接続し、この利得制御回路により撮像素子から出力された画像信号の信号増幅率を所定数の信号出力期間にわたって変化させることにより、画像表示部における急激な輝度変化を防止して操作者にとって違和感のない画像表示が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る撮像装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子を示す模式図である。
【図３】本発明の第１の実施の形態に係る撮像装置を用いた通常撮影時のタイミングチャートを示す特性図である。
【図４】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子において、通常撮影時の垂直方向への振動電荷の転送状態を示す模式図である。
【図５】本発明の第１の実施の形態に係る撮像装置を用いた暗時撮影におけるタイミングチャートを示す特性図である。
【図６】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子において、暗時撮影における垂直方向への振動電荷の転送状態を示す模式図である。
【図７】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子に色フィルタが装着された様子を示す模式図である。
【図８】本発明の第２の実施の形態に係る撮像装置を示すブロック図である。
【図９】本発明の第２の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の一例を示す特性図である。
【図１０】本発明の第２の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の他の例を示す特性図である。
【図１１】従来の撮像装置を示すブロック図である。
【図１２】従来の撮像装置の構成要素である撮像素子を示す模式図である。
【符号の説明】
１ 画素
２ ＶＣＣＤ
３ ＨＣＣＤ
４ 出力部
５ 出力端子
１１ レンズ
１２ 撮像素子
１３ 駆動回路
１４ レベル検出回路
１５ 信号処理回路
１６ 画像メモリ
１７ 画像表示部
１８ 同期制御回路
２１，２２，２３ 読み出しパルス
２５ 掃き出しパルス
Ｄ１〜Ｄ８ 電極
Ｐ１〜Ｐ４ １組の画素
φＶ１〜φＶ８ 垂直方向の転送パルス
φＨ１〜φＨ８ 水平方向の転送パルス
ＶＤ 垂直同期信号
ＨＤ 水平同期信号
ＶSUB 電荷掃き出し信号
Ｔ１ 通常撮影時の撮像期間
Ｔ２ 暗時撮影における撮像期間
Ｔ1A 通常撮影時の蓄積時間
Ｔ2A 暗時撮影における蓄積時間
Ｔ'1 撮像期間Ｔ１で撮影した画像の信号出力期間
Ｔ'2 撮像期間Ｔ２で撮影した画像の信号出力期間
Sig1 撮像素子の出力信号
Sig2 利得制御回路の出力信号
【発明の属する技術分野】
本発明は、全画素読み出し機能を持ったインターライン構造を有するＣＣＤ（Charge Coupled Device ：電荷結合素子）などの撮像素子を具備する撮像装置に関する。
【０００２】
【従来の技術】
一般的に、高解像度の電子スチルカメラ等に用いて好適な高画素数の撮像素子としては、インターライン型のＣＣＤイメージセンサがある。このＣＣＤイメージセンサは、図１１に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素（画素）１０１と、この画素１０１のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）１０２と、このＶＣＣＤ１０２から転送されてきた信号電荷を水平方向に転送する水平電荷転送部（ＨＣＣＤ）１０３と、転送された信号電荷を画像信号として出力端子１０５から出力する出力部１０４とを備えて構成されている。
【０００３】
このインターライン型のＣＣＤイメージセンサは、以下に示すように機能する。先ず、画素１０１で光電変換された信号電荷がＶＣＣＤ１０２に転送され、図示の如く４相駆動型の場合には各駆動パルスφＶ１，φＶ２，φＶ３及びφＶ４により順次ＨＣＣＤ１０３に転送される。続いて、ＨＣＣＤ１０３において、図示の如く２相駆動型の場合にはＶＣＣＤ１０２から転送されてきた水平１列分の信号電荷が各駆動パルスφＨ１及びφＨ２により順次出力部１０４に転送され、この出力部１０４において信号電荷が画像信号（電圧）に変換されて出力端子１０５から出力される。
【０００４】
上述のＣＣＤイメージセンサを露光制御機能を備えた撮像装置に適用した場合のブロック図を図１２に示す。この撮像装置は、レンズ１１１及びその絞り１１２と、上述のインターライン型のＣＣＤイメージセンサである撮像素子１１３と、絞り１１２及び撮像素子１１３の駆動回路１１４，１１５と、撮像素子１１３からの画像信号レベルを検出するためのレベル検出回路１１６と、画像信号のレベルを制御する利得制御回路１１７と、画像信号に必要な処理を加える信号処理回路１１８と、撮像素子１１３の１回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ１１９と、画像信号から画像を構成して表示する電子ビューファインダや液晶ディスプレイのような画像表示部１２０と、撮像装置全体を制御する同期制御回路１２１とから構成されている。
【０００５】
以下、上述のように構成された撮像装置の動作について説明する。先ず、絞り１１２により適切な入射光量とされたレンズ１１１から光が撮像素子１１３に入射し、同期制御回路１２１の制御により駆動回路１１５が駆動してこの光が撮像素子１１３において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路１１６にて検出され、それに応じた同期制御回路１２１の制御によって利得制御回路１１７において画像信号のレベルが制御され、或いは駆動回路１１４により絞り１１２が調節される。続いて、この画像信号が信号処理回路１１８において必要な処理を受け、画像メモリ１１９に記憶される。そして、画像表示部１２０において画像信号に基づいて画像が構成されて表示される。
【０００６】
ところで、画像表示部１２０が、撮像素子１１３の１回の撮影動作で出力可能な画素数より垂直方向の画素数が少ないものである場合には、撮像素子１１３が１回の撮影動作で出力した画像信号を画像メモリ１１９に記憶させ、垂直方向の画素列を間引いて画像表示部１２０と同じ垂直画素数として画像表示部１２０に出力したり、撮像素子１１３が１回の撮影動作で出力した画像信号から信号処理回路１１８により画像表示部１２０と同じ垂直画素数に間引いて画像メモリ１１９に記憶させ、画像表示部１２０に出力したりすればよい。
【０００７】
【発明が解決しようとする課題】
従来、上述のような構成の撮像装置を用いる際に、操作者が画像表示部１２０を見ながら、例えば屋外から屋内へ撮影する被写体を変更したとき等のように、被写体の明るさが低下した場合には、以下のように対処していた。即ち、撮像素子１１３が出力する画像信号の信号レベルをレベル検出回路１１６で検出し、同期制御回路１２１において、この信号レベルがあるしきい値以下であると判断された場合には、同期制御回路１２１が、利得制御回路１１７を制御して信号増幅率を増大させたり、駆動回路１１４を制御して絞り１１２を開いたりすることにより、画像表示部１２０に画像を表示していた。
【０００８】
しかしながら、上述のような従来の撮像装置において、例えばストロボ等の補助光が必要な暗時撮影では、被写体を撮影表示するための十分な明るさが確保できないことがある。このような場合、利得制御回路１１７を制御して信号増幅率を増大させる方法では、撮像素子１１３の出力部１０４で発生するノイズも共に増大させてしまうために良好な画像が得られない。また、駆動回路１１４を制御して絞り１１２を開く方法では、シャッタを押してからストロボが発行するまでに適切な露光条件に合わせた絞りに変更するため、時間がかかるという問題がある。
【０００９】
そこで、本発明の目的は、通常の明るさにおける撮影のみならず、暗時撮影でも余分な時間を要することなくノイズのない極めて良好な画像を得ることのできる撮像装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する複数の第一の電極と、
前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送のみを制御する複数の第二の電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子と、１回の撮影動作で得られた前記画素からの前記信号電荷の２からＮまでの加算画素数を切り換える加算画素数選択手段とを有し、前記第一の電極と前記第二の電極は、前記画素の各々に対してそれぞれ１電極ずつ垂直方向に交互に配置されており、前記撮像素子は、前記加算画素数選択手段において選択された画素数の前記信号電荷を前記複数の第一の電極の転送制御により前記画素から前記垂直電荷転送部へ読み出し、前記複数の第一の電極及び前記複数の第二の電極により転送を制御することにより前記垂直電荷転送部においてこれらの前記信号電荷を加算し、垂直方向に繰り返し配設されてなるＮ画素の組毎に１つの前記画像信号を前記出力部により出力する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段により得られた信号レベルに応じて、Ｎ画素の組毎に１つの前記画素の前記信号電荷を読み出すためのパルス或いは前記加算画素数選択手段において選択された画素数の前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段とを更に有し、前記同期制御手段において、前記レベル検出手段により得られた信号レベルに応じて、加算画素数を切り換えるように制御する。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段の信号レベルが所定のしきい値以上である場合には、Ｎ画素の組毎に１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されている。
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子を有し、垂直方向に繰り返し配設されてなるＮ画素の組について、２画素からＮ画素までのうち適切な画素数分の前記信号電荷を前記電極から読み出し、前記垂直電荷転送部或いは前記水平電荷転送部においてこれらの前記信号電荷を加算して、前記出力部から画像信号として出力することができるように構成されており、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段からの画像信号の信号レベルに応じて、１つの前記画素の前記信号電荷を読み出すためのパルス或いは２画素からＮ画素までの所定画素数を指定してそれらの前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段と、前記同期制御手段により制御され、前記撮像素子から出力される前記画像信号の振幅を変化させることができる利得制御手段とを更に有し、前記同期制御手段が２画素からＮ画素までの所定画素数の前記信号電荷の加算を指定した際に、前記利得制御手段が前記画像信号の振幅が前記所定画素数に相当する振幅となるまで複数の撮像期間にわたって前記画像信号の振幅を各撮像期間毎に漸次増大させてゆく。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段からの前記画像信号の信号レベルが所定のしきい値以上である場合には、１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記画像信号の信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記利得制御手段は、前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくための複数の制御モードを有し、前記制御モードが切り換え可能である。
本発明の撮像装置の一態様では、前記撮像素子から出力される画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されている。
【００２２】
【発明の実施の形態】
以下、本発明に係る撮像装置のいくつかの具体的な実施の形態について図面を参照しながら詳細に説明する。
【００２３】
（第１の実施の形態）
先ず、第１の実施の形態について説明する。この第１の実施の形態に係る撮像装置は、図１に示すように、レンズ１１と、インターライン型のＣＣＤイメージセンサである撮像素子１２と、撮像素子１２の駆動回路１３と、撮像素子１２からの画像信号レベルを検出するためのレベル検出回路１４と、画像信号に必要な処理を加える信号処理回路１５と、撮像素子１２の１回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ１６と、画像信号から画像を構成して表示するいわゆる電子ビューファインダや液晶ディスプレイのような画像表示部１７と、撮像装置全体を制御する同期制御回路１８とから構成されている。ここで、画像表示部１７は、撮像素子１２の１回の撮影動作で出力可能な画素数より垂直方向の画素数が少なく構成されている。
【００２４】
ここで、撮像素子１２は、図２に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素（画素）１と、この画素１のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）２と、このＶＣＣＤ２から転送されてきた信号電荷を水平方向に転送する水平電荷転送部（ＨＣＣＤ）３と、転送された信号電荷を画像信号として出力端子５から出力する出力部４とを備えて構成されている。
【００２５】
この撮像素子１２は、いわゆる８相駆動型のものであり、ＶＣＣＤ２には転送電極として機能する各電極Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７及びＤ８がそれぞれ設けられ、１つの画素１に２つの前記電極が接続されている。即ち、ある画素１（Ｐ１）に電極Ｄ１，Ｄ２が接続され、画素Ｐ１に隣接する画素Ｐ２に電極Ｄ３，Ｄ４、画素Ｐ２に隣接する画素Ｐ３に電極Ｄ５，Ｄ６、画素Ｐ３に隣接する画素Ｐ４に電極Ｄ７，Ｄ８が接続されており、これら画素Ｐ１〜Ｐ４が１組とされて各ＶＣＣＤ２に沿った垂直方向に繰り返し配列されている。
【００２６】
これら電極Ｄ１〜Ｄ８のうち、電極Ｄ１，Ｄ３，Ｄ５及びＤ７が読み出し電極としても機能する。即ち、繰り返し配列された各組の画素Ｐ１〜Ｐ４に対して、電極Ｄ１，Ｄ３，Ｄ５及びＤ７がそれぞれ共通に接続されており、４画素毎に電極Ｄ１，Ｄ３，Ｄ５及びＤ７がそれぞれ共通に接続されていることになる。従ってこの場合、画像表示部１７の垂直方向の画素数は、撮像素子１２の垂直方向の画素数の４分の１以上あればよい。
【００２７】
電荷読み出し時には、電極Ｄ１，Ｄ３，Ｄ５及びＤ７にφＶ１，φＶ３，φＶ５及びφＶ７が印加されて、各画素１で光電変換された信号電荷がＶＣＣＤ２に読み出される。また、電荷転送時には、これら電極Ｄ１〜Ｄ８に駆動パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶ５，φＶ６，φＶ７及びφＶ８が印加されて、画素１で光電変換された信号電荷がＶＣＣＤ２からＨＣＣＤ３へ順次転送される。このようにして読み出され、ＨＣＣＤ３に転送された水平１列分の画像信号は、ＨＣＣＤ３において、図示の如く２相駆動型の場合には各駆動パルスφＨ１及びφＨ２により順次出力部４に転送され、この出力部４において信号電荷が画像信号（電圧）に変換されて出力端子５から出力される。
【００２８】
以下、上述のように構成された撮像装置の動作について説明する。本第１の実施の形態においては、撮像素子１２が、撮影時における被写体の明るさに応じて、当該撮像素子１２による１回の撮影動作にて１組の画素Ｐ１〜Ｐ４のうち所望数の画素の電荷を適宜加算して画像信号を出力することができる。
【００２９】
先ず、被写体からの光がレンズ１１から撮像素子１２に入射し、同期制御回路２１の制御により駆動回路１３が駆動してこの光が撮像素子１２において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路１４にて検出され、被写体からの光量の大小に応じて、この信号レベルがある所定のしきい値以上のときには電子シャッタにより露光制御を行い、信号レベルが前記しきい値以下のときには同期制御回路１８が駆動回路１３を制御し、撮像素子１２において１回の撮影動作にて１組の画素Ｐ１〜Ｐ４のうち所望数の画素の電荷を適宜加算して画像信号を出力する。続いて、この画像信号が信号処理回路１５において必要な処理を受け、画像メモリ１６に記憶される。そして、画像表示部１７において画像信号に基づいて画像が構成されて表示されることになる。
【００３０】
ここで、被写体の十分な明るさが確保でき、信号レベルが前記しきい値以上の場合（ここでは１画素の電荷を読み出して転送する場合）と暗時撮影であって信号レベルが前記しきい値以下の場合（ここでは３画素の電荷を加算する場合）の各々について順次説明する。
【００３１】
先ず、各組の画素Ｐ１〜Ｐ４のうち１画素（画素Ｐ１）の電荷を読み出して転送する場合について述べる。図３に、撮像素子１２において、垂直方向に繰り返す４画素おきの画素の信号電荷のみを読み出す場合のタイミングチャートを示す。ここで、ＶＤが、垂直ブランキング期間をロー電位（低電位）で表す垂直同期信号であり、ＨＤが、水平ブランキング期間をロー電位（低電位）で表す水平同期信号である。φＶ１，φＶ３，φＶ５及びφＶ７は、ＶＣＣＤ２の８相駆動パルスの代表として示された駆動パルスであり、φＨ１は、ＨＣＣＤ３の２相駆動パルスの代表として示された駆動パルスである。ＶSUB は、画素１に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス２５により電荷の掃き出しが指示される。また、駆動パルスφＶ１に示されたパルス２１は、垂直方向に連続する４画素からなる組によって水平方向に構成される水平画素列のうち、第１の水平画素列の信号電荷をＶＣＣＤ２に読み出す第１の読み出しパルスを示している。
【００３２】
上述の各信号において、期間Ｔ１は撮像期間の繰り返し周期を概略示しており、期間Ｔ1Aは電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され終わってから読み出しパルス２１が印加されるまでの期間を示している。また、時刻ｔ１は読み出しパルス２１が印加されるタイミングを、時刻ｔ２は次の撮像期間において掃き出しパルス２５の印加が開始されるタイミングをそれぞれ示す。
【００３３】
図３において、撮像期間Ｔ１の開始時刻から蓄積期間Ｔ1Aの開始時刻までの間においては、電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され続けているので、各画素１の電荷は常に掃き出されている。そして、掃き出しパルス２５の印加が終了した後、蓄積期間Ｔ1Aの間に発生した電荷のみが、信号電荷として画素１に蓄積される。そして、蓄積期間Ｔ1Aが終了した時刻ｔ１のタイミングにおいて読み出しパルス２１が印加され、第１の画素Ｐ１の信号電荷がＶＣＣＤ２の電極Ｄ１に読み出される。
【００３４】
続いて、８相駆動パルスφＶ１〜φＶ８により、信号電荷がＨＣＣＤ３の方向へ転送される。このときの様子を図４の模式図に示す。ここで、Ｐ１〜Ｐ４が垂直方向に連続する４画素の組を示す。また、状態２７はＶＣＣＤ２の電極が蓄積状態にあることを示し、状態２６はＶＣＣＤ２の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻ｔ１が図３の時刻ｔ１に対応し、第１の画素Ｐ１が読み出された状態を示す。このように、時刻ｔ１のタイミングにおいて読み出された各々の画素Ｐ１の信号電荷が８相駆動パルスによって次に繰り返される画素Ｐ１の位置まで転送され、画像信号に変換されて出力される。更に、時刻ｔ２のタイミングにおいて掃き出し信号２５の印加が開始されるため、ＶＣＣＤ２に読み出されなかった第２の画素Ｐ２，第３の画素Ｐ３及び第４の画素Ｐ４の信号電荷はこのときに掃き出される。
【００３５】
そして、上述のように、この画像信号が画像メモリ１６に記憶され、同期制御回路１８からの制御信号によって２次元の画像となるように画像表示部１７に表示される。
【００３６】
なお、上述のように、撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、露光時間に相当する蓄積期間Ｔ1Aを短くすることにより露光制御を行ってもよい。
【００３７】
続いて、各組の画素Ｐ１〜Ｐ４のうち３画素（Ｐ１〜Ｐ３）の電荷を読み出して転送する場合について述べる。図５に、撮像素子１２において、垂直方向に繰り返す４画素のうちの３画素の信号電荷を加算して読み出す場合のタイミングチャートを示す。ここで、ＶＤが、垂直ブランキング期間をロー電位（低電位）で表す垂直同期信号であり、ＨＤが、水平ブランキング期間をロー電位（低電位）で表す水平同期信号である。φＶ１，φＶ３，φＶ５及びφＶ７は、ＶＣＣＤ２の８相駆動パルスの代表として示された駆動パルスであり、φＨ１は、ＨＣＣＤ３の２相駆動パルスの代表として示された駆動パルスである。ＶSUB は、画素１に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス２５により電荷の掃き出しが指示される。また、駆動パルスφＶ１に示されたパルス２１は、垂直方向に連続する４画素からなる組によって水平方向に構成される水平画素列のうち、第１の水平画素列の信号電荷をＶＣＣＤ２に読み出す第１の読み出しパルスを示し、パルス２１は第２の水平画素列の信号電荷をＶＣＣＤ２に読み出す第２の読み出しパルス、パルス２３は第３の水平画素列の信号電荷をＶＣＣＤ２に読み出す第３の読み出しパルスをそれぞれ示している。
【００３８】
上述の各信号において、期間Ｔ２は撮像期間の繰り返し周期を概略示しており、期間Ｔ2Aは電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され終わってから読み出しパルス２１，２２，２３が印加されるまでの期間を示している。また、時刻ｔ３は読み出しパルス２１，２２，２３が印加されるタイミングを、時刻ｔ４は次の撮像期間において掃き出しパルス２５の印加が開始されるタイミングをそれぞれ示す。
【００３９】
図５に示すように、撮像期間Ｔ２の開始時刻から蓄積期間Ｔ2Aの開始時刻までの間においては、電荷掃き出し信号ＶSUB の連続する掃き出しパルス２５が印加され続けているので、各画素１の電荷は常に掃き出されている。そして、掃き出しパルス２５の印加が終了した後、蓄積期間Ｔ2Aの間に発生した電荷のみが、信号電荷として画素１に蓄積される。そして、蓄積期間Ｔ2Aが終了した時刻ｔ３のタイミングにおいて読み出しパルス２１，２２，２３がそれぞれ印加され、第１の画素Ｐ１、第２の画素Ｐ２及び第３の画素Ｐ３の信号電荷がそれぞれＶＣＣＤ２の電極Ｄ１，Ｄ３及びＤ５に読み出される。
【００４０】
続いて、８相駆動パルスφＶ１〜φＶ８により、信号電荷がＨＣＣＤ３の方向へ転送される。このときの様子を図６の模式図に示す。ここで、Ｐ１〜Ｐ４が垂直方向に連続する４画素の組を示す。また、状態２７はＶＣＣＤ２の電極が蓄積状態にあることを示し、状態２６はＶＣＣＤ２の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻ｔ３が図５の時刻ｔ３に対応し、第１〜第３の画素Ｐ１〜Ｐ３がそれぞれ読み出された状態を示す。このように、時刻ｔ３のタイミングにおいて読み出された各々の画素Ｐ１〜Ｐ３の信号電荷が加算され、８相駆動パルスによって次に繰り返される画素Ｐ１の位置まで転送されることが分かる。また、図６の電荷蓄積状態を見れば明らかなように、信号電荷が加算された後も必ず３電極以上が蓄積状態にあるので、ＶＣＣＤ２内で加算された信号電荷が溢れることなく転送されることになる。続いて、この加算された信号電荷が画像信号に変換されて出力される。
【００４１】
そして、上述のように、この画像信号が画像メモリ１６に記憶され、同期制御回路１８からの制御信号によって２次元の画像となるように画像表示部１７に表示される。
【００４２】
なお、この第１の実施の形態においては、垂直方向に繰り返す４画素のうちの３画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、２画素或いは４画素を加算することにより適切な画像信号を得ることも可能である。また、この第１の実施の形態においては、画素１の信号電荷の加算をＶＣＣＤ２内で行う場合について説明したが、このＶＣＣＤ２の代わりにＨＣＣＤ３内で加算を行うこともできる。
【００４３】
また、この第１の実施の形態においては、撮像素子１２に図７（ａ）或いは図７（ｂ）に示すような色フィルタ２９を設けてもよい。この色フィルタ２９は、垂直方向に配列された画素２８を覆うようにストライプ状とされている。図７（ａ）には、水平方向に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の色フィルタ２９が繰り返し配設された状態が、図７（ｂ）には、水平方向にシアン（Ｃｙ）、緑（Ｇ）、黄（Ｙｅ）の３色の色フィルタ２９が繰り返し配設された状態がそれぞれ示されている。このように、垂直方向にストライプ状の各色フィルタ２９を用いることにより、垂直方向の画素２８の信号電荷を加算しても、信号処理回路１５の処理によって色分離が可能な撮像装置を構成することが可能となる。
【００４４】
上述のように、第１の実施の形態の撮像装置によれば、通常撮影時及び撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【００４５】
更に、第１の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【００４６】
更に、第１の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【００４７】
（第２の実施の形態）
続いて、第２の実施の形態について説明する。なお、第１の実施の形態に係る撮像装置と同様の構成要素等については同符号を記して説明を省略する。
【００４８】
この第２の実施の形態に係る撮像装置は、図８に示すように、図１に示した第１の実施の形態に係る撮像装置とほぼ同様の構成を有するが、撮像素子１２とレベル検出回路１４との間に、撮像素子１２から出力された画像信号の信号レベルを制御するための利得制御回路３１が付加されている点で第１の実施の形態の場合と相違する。
【００４９】
ここで、例えば暗時撮影において、撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以下である場合には、第１の実施の形態で既述したように、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて撮像素子１２から出力する。
【００５０】
ところがこの場合、画素Ｐ１〜Ｐ４を１組とする垂直方向の画素列のうち、第１の画素Ｐ１のみの信号電荷のみを読み出していた状態（図４に相当する）から、この第１の画素Ｐ１の信号電荷に例えば第２，第３の画素Ｐ２，Ｐ３の信号電荷を加算し、信号レベルが増大、この場合では３倍に増大された状態に瞬時に移行することになる。従って、画像表示部１７の画面の輝度が突然３倍に増大し、操作者にとっては画面が非常に見づらいものとなる懸念がある。
【００５１】
そこで、本第２の実施の形態においては、利得制御回路３１が、撮像素子１２から出力された画像信号の信号レベルを制御し、画素Ｐ１の信号電荷のみの信号レベルから各信号出力期間毎に諸々の割合で信号増幅率を漸次増大させ、所定の信号出力期間の経過時に利得を１、この場合では画像信号の信号レベルを画素Ｐ１の信号電荷のみの信号レベルの３倍となるように調節する。
【００５２】
具体的に、利得制御回路３１による画像信号の信号レベルの制御状態を図９に示す。この図９は、撮像素子１２からの出力信号Sig1と、利得制御回路３１からの出力信号Sig2、及び利得制御回路３１の信号増幅率Ａの関係を表している。各信号において、期間Ｔ'1は、図３の撮像期間Ｔ１で撮像した画像の信号出力期間、即ち撮像素子１２から４画素おきの信号電荷のみを出力する場合の信号出力期間を、期間Ｔ'2は、図５の撮像期間Ｔ２で撮像した画像の信号出力期間、即ち撮像素子１２から４画素のうちの３画素の信号電荷を加算して出力する場合の信号出力期間をそれぞれ示す。
【００５３】
被写体の明るさが低下したことに応じて、信号出力期間がＴ'1からＴ'2に切り換えられたことに合わせて、利得制御回路３１が信号増幅率Ａを４つの信号出力期間Ｔ'2にわたって３／６、４／６、５／６、６／６（＝１）と変化させる。すると、それに伴って利得制御回路３１からの出力信号Sig2の信号レベルが、信号出力期間がＴ'1における信号レベルを基準として１．５倍、２倍、２．５倍、そして３倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができる。
【００５４】
ここで、利得制御回路３１による画像信号の変化率を上述のように一定とするのみならず、例えば当初の信号出力期間Ｔ'2には画像信号の増加率を大きくし、次の信号出力期間Ｔ'2からは画像信号の増加率が当初の信号出力期間Ｔ'2に比して小さくなるように、利得制御回路３１の制御モードを変えてもよい。具体的には、図１０に示すように、信号出力期間がＴ'1からＴ'2に切り換えられたことに合わせて、利得制御回路３１が信号増幅率Ａを３つの信号出力期間Ｔ'2にわたって６／９、８／９、９／９（＝１）と変化させる。すると、それに伴って利得制御回路３１からの出力信号Sig2の信号レベルが、信号出力期間がＴ'1における信号レベルを基準として２倍、８／３倍、そして３倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができるとともに、輝度が変化し終わるまでの時間を短縮することが可能となる。
【００５５】
なお、この第２の実施の形態においては、垂直方向に繰り返す４画素のうちの３画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、２画素或いは４画素を加算することにより適切な画像信号を得ることも可能である。また、この第２の実施の形態においては、４つの信号出力期間にわたって信号増幅率Ａの制御を行ったが、さらに多くの信号出力期間を用いることにより、輝度の変化をゆっくり行うこともできるし、少ない信号出力期間を用いることにより、輝度が変化し終わるまでの時間を短縮することもできる。また、加算する画素数に合わせて、信号増幅率Ａの制御を行う信号出力期間の数を変えることにより、最適な画像表示を選択することもできる。更に、この第２の実施の形態においては、画素１の信号電荷の加算をＶＣＣＤ２内で行う場合について説明したが、このＶＣＣＤ２の代わりにＨＣＣＤ３内で加算を行うこともできる。
【００５６】
上述のように、第２の実施の形態の撮像装置によれば、通常撮影時及び撮像素子１２から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路１８からの制御信号によって通常撮影時に間引いていた画素１（例えば第２，第３の画素Ｐ２，Ｐ３）の信号電荷と読み出していた画素１（第１の画素Ｐ１）の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【００５７】
更に、第２の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【００５８】
この場合、撮像素子１２とレベル検出回路１４との間に利得制御回路３１を設け、各信号出力期間Ｔ'2毎に画像信号レベルを漸次増大させて信号電荷の加算数に応じた画像信号レベルとすることにより、画像表示部１７上の輝度変化を緩和して、画面を見易いものとすることができる。更にこの場合、信号増幅率Ａの変化率の異なる種々の制御モードを用意することにより、それらを適宜切り換えるて暗時撮影における画素加算による輝度変化を操作者にとって違和感のない設定とすることができる。
【００５９】
更に、第２の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【００６０】
【発明の効果】
本発明の撮像装置によれば、撮像素子から出力された画像信号の信号レベルがあるしきい値以上のときには、電子シャッタにより露光時間に相当する蓄積時間を短くすることで露光を制御し、前記信号レベルがしきい値以下のときには、複数の画素の信号電荷を加算して画像信号とする。従って、被写体の明るさに応じてノイズのない良好な画像表示が実現できる。
【００６１】
更に、撮像素子に利得制御回路を接続し、この利得制御回路により撮像素子から出力された画像信号の信号増幅率を所定数の信号出力期間にわたって変化させることにより、画像表示部における急激な輝度変化を防止して操作者にとって違和感のない画像表示が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る撮像装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子を示す模式図である。
【図３】本発明の第１の実施の形態に係る撮像装置を用いた通常撮影時のタイミングチャートを示す特性図である。
【図４】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子において、通常撮影時の垂直方向への振動電荷の転送状態を示す模式図である。
【図５】本発明の第１の実施の形態に係る撮像装置を用いた暗時撮影におけるタイミングチャートを示す特性図である。
【図６】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子において、暗時撮影における垂直方向への振動電荷の転送状態を示す模式図である。
【図７】本発明の第１の実施の形態に係る撮像装置の構成要素である撮像素子に色フィルタが装着された様子を示す模式図である。
【図８】本発明の第２の実施の形態に係る撮像装置を示すブロック図である。
【図９】本発明の第２の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の一例を示す特性図である。
【図１０】本発明の第２の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の他の例を示す特性図である。
【図１１】従来の撮像装置を示すブロック図である。
【図１２】従来の撮像装置の構成要素である撮像素子を示す模式図である。
【符号の説明】
１ 画素
２ ＶＣＣＤ
３ ＨＣＣＤ
４ 出力部
５ 出力端子
１１ レンズ
１２ 撮像素子
１３ 駆動回路
１４ レベル検出回路
１５ 信号処理回路
１６ 画像メモリ
１７ 画像表示部
１８ 同期制御回路
２１，２２，２３ 読み出しパルス
２５ 掃き出しパルス
Ｄ１〜Ｄ８ 電極
Ｐ１〜Ｐ４ １組の画素
φＶ１〜φＶ８ 垂直方向の転送パルス
φＨ１〜φＨ８ 水平方向の転送パルス
ＶＤ 垂直同期信号
ＨＤ 水平同期信号
ＶSUB 電荷掃き出し信号
Ｔ１ 通常撮影時の撮像期間
Ｔ２ 暗時撮影における撮像期間
Ｔ1A 通常撮影時の蓄積時間
Ｔ2A 暗時撮影における蓄積時間
Ｔ'1 撮像期間Ｔ１で撮影した画像の信号出力期間
Ｔ'2 撮像期間Ｔ２で撮影した画像の信号出力期間
Sig1 撮像素子の出力信号
Sig2 利得制御回路の出力信号
Claims (12)
- 水平及び垂直方向に配設された光電変換要素である複数の画素と、
垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、
前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、
前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する複数の第一の電極と、
前記垂直電荷転送部を構成し、Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送のみを制御する複数の第二の電極と、
前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子と、
１回の撮影動作で得られた前記画素からの前記信号電荷の２からＮまでの加算画素数を切り換える加算画素数選択手段と
を有し、
前記第一の電極と前記第二の電極は、前記画素の各々に対してそれぞれ１電極ずつ垂直方向に交互に配置されており、
前記撮像素子は、前記加算画素数選択手段において選択された画素数の前記信号電荷を前記複数の第一の電極の転送制御により前記画素から前記垂直電荷転送部へ読み出し、前記複数の第一の電極及び前記複数の第二の電極により転送を制御することにより前記垂直電荷転送部においてこれらの前記信号電荷を加算し、垂直方向に繰り返し配設されてなるＮ画素の組毎に１つの前記画像信号を前記出力部により出力することを特徴とする撮像装置。 - 前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、
前記レベル検出手段により得られた信号レベルに応じて、Ｎ画素の組毎に１つの前記画素の前記信号電荷を読み出すためのパルス或いは前記加算画素数選択手段において選択された画素数の前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段とを更に有し、
前記同期制御手段において、前記レベル検出手段により得られた信号レベルに応じて、加算画素数を切り換えるように制御することを特徴とする請求項１に記載の撮像装置。 - 前記同期制御手段は、前記レベル検出手段の信号レベルが所定のしきい値以上である場合には、Ｎ画素の組毎に１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御することを特徴とする請求項２に記載の撮像装置。
- 前記撮像素子から出力される前記画像信号を撮影画像として表示する画像表示装置を更に備え、
加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、
前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、
前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。 - 前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
- 前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、
前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されていることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。 - 水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、
前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、
Ｎを３以上の自然数として、垂直方向にＮ画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する電極と、
前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子を有し、
垂直方向に繰り返し配設されてなるＮ画素の組について、２画素からＮ画素までのうち適切な画素数分の前記信号電荷を前記電極から読み出し、前記垂直電荷転送部或いは前記水平電荷転送部においてこれらの前記信号電荷を加算して、前記出力部から画像信号として出力することができるように構成されており、
前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、
前記レベル検出手段からの画像信号の信号レベルに応じて、１つの前記画素の前記信号電荷を読み出すためのパルス或いは２画素からＮ画素までの所定画素数を指定してそれらの前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段と、
前記同期制御手段により制御され、前記撮像素子から出力される前記画像信号の振幅を変化させることができる利得制御手段とを更に有し、
前記同期制御手段が２画素からＮ画素までの所定画素数の前記信号電荷の加算を指定した際に、前記利得制御手段が前記画像信号の振幅が前記所定画素数に相当する振幅となるまで複数の撮像期間にわたって前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくことを特徴とする撮像装置。 - 前記同期制御手段は、前記レベル検出手段からの前記画像信号の信号レベルが所定のしきい値以上である場合には、１画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記画像信号の信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御することを特徴とする請求項７に記載の撮像装置。
- 前記利得制御手段は、前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくための複数の制御モードを有し、前記制御モードが切り換え可能であることを特徴とする請求項７又は８に記載の撮像装置。
- 前記撮像素子から出力される画像信号を撮影画像として表示する画像表示装置を更に備え、
加算される画素数に関わらず、前記撮像素子から１／Ｎに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、
前記画像表示装置が、前記１／Ｎに間引かれた前記画像信号を撮影画像として表示することを特徴とする請求項７〜９のいずれか１項に記載の撮像装置。 - 前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させることを特徴とする請求項８〜１０のいずれか１項に記載の撮像装置。
- 前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、
前記色フィルタが、水平方向に２色、３色或いは４色毎に同色となるように繰り返し配設されていることを特徴とする請求項８〜１１のいずれか１項に記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30820896A JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30820896A JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150601A JPH10150601A (ja) | 1998-06-02 |
| JP4227203B2 true JP4227203B2 (ja) | 2009-02-18 |
Family
ID=17978229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30820896A Expired - Fee Related JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4227203B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3469801B2 (ja) * | 1999-02-02 | 2003-11-25 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JP4738667B2 (ja) * | 2001-08-10 | 2011-08-03 | キヤノン株式会社 | 撮像装置 |
| JP5629568B2 (ja) * | 2010-12-16 | 2014-11-19 | 富士フイルム株式会社 | 撮像装置及びその画素加算方法 |
-
1996
- 1996-11-19 JP JP30820896A patent/JP4227203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150601A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4161384B2 (ja) | 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法 | |
| JP3854826B2 (ja) | 撮像装置 | |
| US7944496B2 (en) | Imaging apparatus and driving method for CCD type solid-state imaging device | |
| US7787040B2 (en) | Solid-state image-taking element and image-taking apparatus including the solid-state image-taking element | |
| JP4951440B2 (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
| JP2004064165A (ja) | 撮像装置および撮像方法 | |
| JP2011061684A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
| JP3459738B2 (ja) | 撮像装置 | |
| EP0720387A2 (en) | Method and apparatus for providing interlaced images from a progressive scan sensor in an electronic camera | |
| JP4227203B2 (ja) | 撮像装置 | |
| JP4161309B2 (ja) | 固体撮像素子および撮像装置 | |
| US6677998B1 (en) | Solid-state electronic image sensing device and method of controlling operation of same | |
| JP4200485B2 (ja) | 撮像装置 | |
| JP2001352483A (ja) | 動画静止画撮像装置 | |
| JP4195148B2 (ja) | 固体撮像装置および信号読出し方法 | |
| JP3948042B2 (ja) | カメラシステム、撮像装置および撮像方法 | |
| JP3967500B2 (ja) | 固体撮像装置および信号読出し方法 | |
| JP2623154B2 (ja) | 固体撮像デバイスの駆動方法 | |
| JP4022682B2 (ja) | 撮像装置及び画像出力方法 | |
| JP2001145025A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2008252935A (ja) | 撮像装置 | |
| JP3999417B2 (ja) | 固体撮像装置および信号読出し方法 | |
| JP4745676B2 (ja) | 撮像装置 | |
| JP4466698B2 (ja) | 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法 | |
| JP2000224600A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |