JP2003158150A - 半導体チップ実装装置 - Google Patents

半導体チップ実装装置

Info

Publication number
JP2003158150A
JP2003158150A JP2001358161A JP2001358161A JP2003158150A JP 2003158150 A JP2003158150 A JP 2003158150A JP 2001358161 A JP2001358161 A JP 2001358161A JP 2001358161 A JP2001358161 A JP 2001358161A JP 2003158150 A JP2003158150 A JP 2003158150A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
electrode
chip mounting
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001358161A
Other languages
English (en)
Inventor
Mamoru Kosakai
守 小坂井
Kazunori Ishimura
和典 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Osaka Cement Co Ltd
Original Assignee
Sumitomo Osaka Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Osaka Cement Co Ltd filed Critical Sumitomo Osaka Cement Co Ltd
Priority to JP2001358161A priority Critical patent/JP2003158150A/ja
Publication of JP2003158150A publication Critical patent/JP2003158150A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ実装部品の生産性を向上するこ
とができる半導体チップ実装装置を提供する。 【解決手段】 本発明の半導体チップ実装装置は、半導
体チップ13が実装されたリードフレーム11を上面に
載置可能な絶縁体4,5と、リードフレーム11に対し
て絶縁体4を介して設置され、正電極1と負電極2とを
有する双極型の静電吸着用電極3と、これら静電吸着用
電極3に直流電圧を印加する給電用電極7とを有するリ
ードフレーム固定部10を備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップ実装
装置に関し、特に静電吸着力を利用した半導体チップ実
装装置に関する。
【0002】
【従来の技術】従来の半導体チップ実装装置としては、
バキュームポンプと、バキューム孔が穿設されたプレー
ト(このプレートにはヒータが併設されることがある)
とを有し、前記バキューム孔と前記バキュームポンプと
を接続した半導体チップ実装部分を固定する固定部を備
えた半導体チップ実装装置が知られている。
【0003】ここで、従来の半導体チップ実装装置の一
例としてのワイヤボンディング装置について、図面を参
照して説明する。図3は従来のワイヤボンディング装
置、特にリードフレーム固定部の上面図、図4は図3の
側面図、図5は図3の斜視図である。図3、図4及び図
5に示される従来のワイヤボンディング装置のリードフ
レーム固定部100は、プレート101の上に、インナ
ーリード105とダイパッド(図示せず)とを備えたリ
ードフレーム103が設置され、このリードフレーム1
03をクランプ102によってプレート101に確実に
押し付ける構成となっている。すなわち、このワイヤボ
ンディング装置は、固定部分を加熱しつつ、ボンディン
グを行う装置である。
【0004】また、プレート101上面のリードフレー
ム103のインナーリード及びダイパッドの固定位置1
09に対応した位置には、それぞれダイパッド用バキュ
ーム小孔106ならびにインナーリード用小孔107が
形成されている。さらに、プレート101内には、各ダ
イパット用バキューム小孔106およびインナーリード
用バキューム小孔107に連通するバキューム孔110
が形成され、耐熱性のパイプ108によってこのバキュ
ーム孔110とバキュームポンプ111とが接続されて
いる。
【0005】バキュームポンプ111は、リードフレー
ム103の移送と同期して吸引をON/OFFされるも
ので、即ち、リードフレーム103の移送時には吸引を
行なわず、プレート101にセットされた際に吸引を行
う。プレート101にリードフレーム103がセットさ
れた際には、バキュームポンプ111の吸引をONに
し、リードフレーム103をプレート101に吸着して
固定し、リードフレーム103のダイパッド上に載置さ
れた半導体チップ104の電極とインナーリード105
とをワイヤにより電気的に接続する。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来のワイヤボンディング装置においては、リードフレー
ムの固定に真空吸着力を利用したものであるため、吸着
固定するリードフレームの寸法、形状に応じてバキュー
ム孔の穿設位置の変更が必要となる。そのため、吸着固
定するリードフレームに応じた多種類のプレート、また
はプレートとリードフレームとの間に装着するアダプタ
(以下、単にアダプタという)の作成が必要となるので
コスト高となり、また、プレートやアダプタの交換によ
り時間ロスが生じて半導体チップ実装部品の生産性が低
いという問題点を有するものであった。
【0007】そのため、最近、静電吸着力を利用した半
導体チップ実装装置が提案されているが、この静電吸着
力を利用した半導体チップ実装装置は、リードフレーム
と単極構造の電極との間に直流電圧を印加するタイプの
ものであり、リードフレームに電気的なコンタクトを取
ることが必要となるため、依然としてリードフレームの
形状変化に対応できなかった。また、リードフレームに
ある程度の電圧が印加されるため、場合によっては半導
体チップに電流が流れて半導体チップが破損する恐れも
ある、という新たな問題点を有するものであった。
【0008】本発明は、上記従来の技術が有する問題点
に鑑みてなされたものであり、そのために具体的に設定
された課題は、吸着固定する被実装部材に応じた多種類
のプレートやアダプタの作成が必要でなく、また、プレ
ートやアダプタの交換による時間ロスの発生がなく、し
かも半導体チップの破損がなく、もって、半導体チップ
実装部品の生産性を飛躍的に高めることができる半導体
チップ実装装置を提供することにある。
【0009】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る半導体チップ実装装置は、半導体チ
ップが実装される被実装部材を上面に載置可能な絶縁体
と、前記被実装部材に対して前記絶縁体を介して設置さ
れ、正の電圧が印加される正電極と負の電圧が印加され
る負電極とを有する双極型電極と、該双極型電極に直流
電圧を印加する電圧印加手段とを有する被実装部材固定
手段を備えたことを特徴としている。
【0010】本発明者は、真空吸着力に替えて静電吸着
力を利用すれば、吸着固定する被実装部材(例えばリー
ドフレーム)の寸法、形状に応じてバキューム孔の穿設
位置の変更が必要ではなく(そもそも、吸着固定するた
めのバキューム孔を穿設する必要がない)、吸着固定す
る被実装部材に応じた多種類のプレートやアダプタの作
成が必要ではなく、そのため、プレートやアダプタの交
換により時間ロスが生じて半導体チップ実装部品の生産
性が低くなることがないことを究明した。さらに、静電
吸着力を発揮させるための内部電極として、従来の単極
型電極に代えて、正電極と負電極とを有する双極型電極
を用いれば、電荷が正または負の一方に帯電することに
よる半導体チップ上面の帯電を低減できるので、半導体
チップが破損することがないことを究明した。
【0011】例えば正電極、負電極の形状として、正電
極、負電極がともに複数の分岐部を有するとともに、正
電極の各分岐部と負電極の各分岐部とを平面的に交互に
組み合せて配置することが好ましい。この構成によれ
ば、正電極と負電極が吸着面内に略均一に配置されるこ
ととなり、被実装部材全体にわたって略均一な静電吸着
力が得られるとともに、より確実に帯電を防止すること
ができる。
【0012】また、本発明者は、正電極と負電極の面積
比が1:0.5〜1:2.0であると、実質的に、電荷
が正または負の一方に帯電して半導体チップが破損する
ことがないことを究明した。従って、本発明の半導体チ
ップ実装装置において、正電極と負電極の面積比は1:
0.5〜1:2.0であることが好ましい。
【0013】更に、本発明者は、正電極と負電極との間
隔が0.5〜3mmであると、正電極と負電極との電極
間の絶縁破壊がなく、また、被実装部材の全域におい
て、静電吸着力がほぼ均一となり、被実装部材の浮き上
がりがないことを究明した。従って、本発明の半導体チ
ップ実装装置において、正電極と負電極との間隔は0.
5〜3mmであることが好ましい。
【0014】更に、本発明者は、被実装部材が常に双極
型電極の形成領域内の上方に吸着固定されるように双極
型電極の大きさおよび形状を設定しておけば、この双極
型電極より小型の被実装部材であれば、いかなる大きさ
の被実装部材をも吸着固定することが可能となることを
究明した。従って、本発明の半導体チップ実装装置にお
いて、被実装部材が双極型電極の形成領域内の上方に吸
着固定されるよう、双極型電極の大きさおよび形状が設
定されていることが好ましい。
【0015】更に、本発明者は、前記絶縁体の、被実装
部材が吸着固定される位置には、真空吸引用、ガス噴出
用の少なくともいずれか一方の機能を有する孔が穿設さ
れ、静電吸着と真空吸着とを併用すると共に、この孔か
ら実装処理後にガスを噴出させると、初期吸着特性の向
上が図られ、しかも、実装処理後のボードの脱離性の向
上が図られることを究明した。従って、本発明の半導体
チップ実装装置において、絶縁体の、被実装部材が吸着
固定される位置には、真空吸引用、ガス噴出用の少なく
ともいずれか一方の機能を有する孔が穿設されているの
が好ましい。
【0016】前記被実装部材としては、例えばリードフ
レーム、またはフリップチップボンディング用のボード
のいずれかであってよい。
【0017】
【発明の実施の形態】以下、本発明の一実施の形態を図
1、図2を参照して説明する。ここでは、本発明の半導
体チップ実装装置の一例として、ワイヤボンディング装
置を例にとり説明する。図1は本実施形態のワイヤボン
ディング装置のうち、特にリードフレーム固定部の構成
を示す側面図である。
【0018】図1に示すように、本実施形態のワイヤボ
ンディング装置のリードフレーム固定部(被実装部材固
定手段)10は、第1の絶縁体5の表面上に形成された
正電極1と負電極2からなる双極型の静電吸着用電極3
(以下、単に静電吸着用電極という)が第2の絶縁体4
で被覆されたものである。そして、この第2の絶縁体4
の表面が、半導体チップ13が搭載されたリードフレー
ム(被実装部材)11を載置して静電吸着する静電吸着
面6を有し、静電吸着用電極3に直流電圧を印加する給
電用電極7(電圧印加手段)を備えた構造となってい
る。また、リードフレーム固定部10全体の平面形状
は、矩形型、円形型等であってよく、特に限定されな
い。
【0019】また、静電吸着用電極3は、リードフレー
ム固定部10の平面形状に応じて、例えば図2(a)に
示すように、正電極1、負電極2がともに直線状に延び
て略直角に屈曲する複数の分岐部1a,2aをそれぞれ
有するものとし、正電極1の各分岐部1aと負電極2の
各分岐部2aとを平面的に交互に組み合わせて全体が矩
形状の構成とすることができる。あるいは、図2(b)
に示すように、正電極1、負電極2がともに曲線状に延
びる複数の分岐部1a,2aをそれぞれ有するものと
し、正電極1の各分岐部1aと負電極2の各分岐部2a
とを平面的に交互に組み合わせて全体が円形状の構成と
することができる。
【0020】これら静電吸着用電極3は、モリブデンや
タングステンなどの高融点金属や、タンタルカーバイト
や炭化珪素等を含む導電性セラミックスで形成されてい
る。そして、静電吸着用電極3は、図2(a)、(b)
に示すように、正電極1と負電極2とが略均一、例え
ば、正電極1と負電極2の面積比が1:0.5〜1:
2.0、好ましくは1:0.9〜1:1.1となるよう
配置するのがよい。その場合、リードフレーム11上に
搭載された半導体チップ13に電荷が正または負のいず
れか一方に帯電して半導体チップ13が破損することは
ない。すなわち、正電極1と負電極2の面積比が前記の
範囲外となると、リードフレーム11上に搭載された半
導体チップ13に誘起される正および負の電荷量の不均
衡が増加し、この電荷量の不均衡が半導体チップ13が
搭載されたリードフレーム13の離脱時にリーク電流と
なり、このリーク電流が半導体チップ13の破損につな
がる。したがって、正電極1と負電極2の面積比を前記
の範囲内とすることにより、このような電荷量の不均衡
を小さくすることができ、リーク電流を半導体チップ1
3の破損が問題とならない程度に小さくすることができ
る。
【0021】リードフレーム固定部10の大きさは、半
導体チップ13が搭載されたリードフレーム11の大き
さに合わせて任意に設定可能であるが、静電吸着用電極
3の形成領域内にリ−ドフレーム11が吸着固定される
ように、半導体チップ13を搭載するリードフレーム1
1よりも大型に形成しておくことが望ましい。このよう
に、静電吸着用電極3が大型に形成されていると、この
静電吸着用電極3より小型のリードフレーム11であれ
ば、いかなる大きさのリードフレーム11をも吸着固定
することが可能となり、しかも、静電吸着用電極3内の
任意の位置に吸着固定することができる。
【0022】正電極1と負電極2との間隔は、0.5〜
3mmの範囲とすることが好ましく、正電極1と負電極
2との間隔を前記範囲内とすることにより、通常の印加
電圧である数1000V以下の印加電圧下で正電極1と
負電極2との電極間の絶縁破壊がなく、また、半導体チ
ップ12が搭載されたリードフレーム11の全域におい
て、静電吸着力がほぼ均一となり、リードフレーム11
の部分的な浮き上がりがない。
【0023】絶縁体4、5の、半導体チップ13が搭載
されたリードフレーム11が吸着固定される位置には、
真空吸着用及びガス噴出用の孔12が穿設され、この孔
12はバキュームポンプおよびガス注入装置に連通する
ようになっている。この構成により、静電吸着用電極3
に直流電圧を印加すると同時にバキュームポンプを作動
させ、前記孔12を通じて半導体チップ13が搭載され
たリードフレーム11を真空吸引して、リードフレーム
11を静電吸着力と真空吸引力とを併用して吸着する
と、短時間のうちにリードフレーム11を所定の吸着力
で吸着することができ、初期吸着特性を大幅に向上させ
ることができる。また、実装作業が完了した後にリード
フレーム11を脱離させる際に、この孔12からガスを
噴出させると、実装処理後のリードフレーム11の脱離
性の向上を大幅に向上させることができる。
【0024】なお、ここでは、一つの孔12が真空吸着
用、ガス噴出用の双方の機能を兼ねる構成としたので、
初期吸着特性の向上と実装作業後の脱離性の向上の双方
を実現することができた。しかしながら、いずれか一方
の効果が得られればよい場合には、孔12をバキューム
ポンプのみと接続して真空吸着用とするか、もしくはガ
ス注入装置のみと接続してガス噴出用とすればよい。ま
た、孔12の位置は、図1に示すように、リードフレー
ム11のダイパッドの位置に相当するリードフレーム固
定部10の略中央か、もしくはリードフレーム11の枠
部の位置に相当するリードフレーム固定部10の周縁部
とすることが好ましい。それ以外の個所に設けると、イ
ンナーリード11の形状や数によっては、孔12の上方
にリードフレーム11が位置しない場合も生じ、真空吸
着用やガス噴出用の孔を設けた意味がないからである。
【0025】絶縁体4、5は、アルミナ、窒化アルミニ
ウムなどからなるセラミックス焼結体から形成され、こ
の半導体チップ実装装置の使用温度下での体積固有抵抗
値が107Ωcm〜1013Ωcmの範囲内となるように
形成されている。体積固有抵抗値が107Ωcmを下回
ると充分な静電吸着力を確保できず、一方、体積固有抵
抗値が1013Ωcmを超えると静電吸着後の脱離性が低
下する。
【0026】半導体チップ13が搭載されたリードフレ
ーム11を載置して静電吸着する静電吸着面6は、平面
度が50μm以下とされている。平面度が50μmを超
えると、リードフレーム12の静電吸着時に片当たりが
生じ好ましくない。また、前記静電吸着面6の表面粗さ
Ra(中心線平均粗さ)は1μm以下となるよう鏡面研
磨されている。表面粗さRaが1μmを超えると、吸着
力が低下する他、リードフレーム11を実装後に移動さ
せる際に、滑り性が悪化して、リードフレーム11の裏
面に傷が生じやすくなるので好ましくない。
【0027】また、静電吸着用電極3の下部には、加熱
手段または冷却手段が設けられていてもよく、半導体チ
ップが搭載されたリードフレーム11を加熱または冷却
しつつ、半導体チップ13を実装することもできる。
【0028】本実施形態のワイヤボンディング装置のリ
ードフレーム固定部10によれば、吸着固定するリード
フレーム11の寸法、形状に応じて多種類のジグを準備
しておく必要がなく、種々のリードフレームに対応可能
であるため、ジグの交換等により時間ロスが生じるよう
なこともなく、半導体デバイスの生産性を向上させるこ
とができる。さらに、静電吸着力を発揮させるための内
部電極として、正電極1と負電極2とを有する双極型の
静電吸着用電極3を用いているので、電荷が正または負
の一方に帯電することによる半導体チップ13上面の帯
電を低減でき、半導体チップ13が破損することがな
い。
【0029】以上、被実装部材を、半導体チップが既に
搭載されたリードフレームとした場合を例にとり、本発
明の半導体チップ実装装置を詳細に説明したが、本発明
はこれに限定されるものではない。本発明の特徴点は被
実装部材の固定部分にあるため、例えばワイヤーボンデ
ィングの前工程で用いる装置である、リードフレームの
ダイパッド上に半導体チップをマウントするマウンター
にも本発明を適用することができる。
【0030】また、本発明の半導体チップ実装装置は、
被実装部材がフリップチップボンディングと呼ばれるノ
ンワイヤボンディング方法に用いられるフリップチップ
ボンディング用のボードであってもよい。フリップチッ
プボンディングと呼ばれるノンワイヤボンディング方法
は、ワイヤボンディング方法と比較して大幅に半導体チ
ップの実装効率を向上させることが可能なボンディング
方法であり、半導体チップ内の配線部分とボードとの間
に金パンプ等の導電性ボンディング材を置き、ヒータに
より前記導電性ボンディング材を加熱して半導体チップ
とフリップチップボンディング用のボードとをボンディ
ングするものである。
【0031】
【発明の効果】以上説明したように、本発明によれば、
絶縁体の内部に、静電吸着用電極を設け、静電吸着力に
よって被実装部材を吸着固定するようにしたので、被実
装部材の形状が変化しても対応可能である。このため、
被実装部材の切り替えに要する時間を短縮することがで
きるので、半導体チップ実装部品の生産性を大幅に向上
することができる。また、前記静電吸着用電極を、正電
極と負電極とを有する双極型電極としたので、半導体チ
ップに帯電される電荷に偏りがなく、半導体チップが破
損することもないので、半導体チップ実装部品の歩留ま
りを大幅に上げることができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態のワイヤボンディング
装置のリードフレーム固定部を示す断面図である。
【図2】 (a)、(b)ともに同、リードフレーム固
定部の静電吸着用電極の形状の例を示す平面図である。
【図3】 従来のワイヤボンディング装置のリードフレ
ーム固定部の一例を示す平面図である。
【図4】 同、側面図である。
【図5】 同、斜視図である。
【符号の説明】
1 正電極 2 負電極 3 静電吸着用電極 4 第2の絶縁体 5 第1の絶縁体 6 静電吸着面 7 給電用電極(電圧印加手段) 10 リードフレーム固定部(被実装部材固定手段) 11 リードフレーム(被実装部材) 12 孔 13 半導体チップ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが実装される被実装部材を
    上面に載置可能な絶縁体と、前記被実装部材に対して前
    記絶縁体を介して設置され、正の電圧が印加される正電
    極と負の電圧が印加される負電極とを有する双極型電極
    と、該双極型電極に直流電圧を印加する電圧印加手段と
    を有する被実装部材固定手段を備えたことを特徴とする
    半導体チップ実装装置。
  2. 【請求項2】 前記正電極、前記負電極がともに複数の
    分岐部を有するとともに、前記正電極の各分岐部と前記
    負電極の各分岐部とが平面的に交互に組み合わされて配
    置されていることを特徴とする請求項1に記載の半導体
    チップ実装装置。
  3. 【請求項3】 前記正電極と負電極の面積比率は、1:
    0.5〜1:2.0であることを特徴とする請求項1ま
    たは2に記載の半導体チップ実装装置。
  4. 【請求項4】 前記正電極と負電極との間隔は、0.5
    〜3mmであることを特徴とする請求項1ないし3のい
    ずれか一項に記載の半導体チップ実装装置。
  5. 【請求項5】 前記被実装部材が前記双極型電極の形成
    領域内の上方に吸着固定されるよう、前記双極型電極の
    大きさおよび形状が設定されていることを特徴とする請
    求項1ないし4のいずれか一項に記載の半導体チップ実
    装装置。
  6. 【請求項6】 前記絶縁体の、前記被実装部材が吸着固
    定される位置には、真空吸引用、ガス噴出用の少なくと
    もいずれか一方の機能を有する孔が穿設されていること
    を特徴とする請求項1ないし5のいずれか一項に記載の
    半導体チップ実装装置。
  7. 【請求項7】 前記被実装部材は、リードフレームであ
    ることを特徴とする請求項1ないし6のいずれか一項に
    記載の半導体チップ実装装置。
  8. 【請求項8】 前記被実装部材は、フリップチップボン
    ディング用のボードであることを特徴とする請求項1な
    いし6のいずれか一項に記載の半導体チップ実装装置。
JP2001358161A 2001-11-22 2001-11-22 半導体チップ実装装置 Pending JP2003158150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001358161A JP2003158150A (ja) 2001-11-22 2001-11-22 半導体チップ実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001358161A JP2003158150A (ja) 2001-11-22 2001-11-22 半導体チップ実装装置

Publications (1)

Publication Number Publication Date
JP2003158150A true JP2003158150A (ja) 2003-05-30

Family

ID=19169386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358161A Pending JP2003158150A (ja) 2001-11-22 2001-11-22 半導体チップ実装装置

Country Status (1)

Country Link
JP (1) JP2003158150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014046052A1 (ja) * 2012-09-23 2016-08-18 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
WO2020241200A1 (ja) * 2019-05-29 2020-12-03 株式会社オートネットワーク技術研究所 配線部材

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014046052A1 (ja) * 2012-09-23 2016-08-18 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
WO2020241200A1 (ja) * 2019-05-29 2020-12-03 株式会社オートネットワーク技術研究所 配線部材
JP2020194735A (ja) * 2019-05-29 2020-12-03 株式会社オートネットワーク技術研究所 配線部材
CN113874963A (zh) * 2019-05-29 2021-12-31 株式会社自动网络技术研究所 配线构件
JP7238604B2 (ja) 2019-05-29 2023-03-14 株式会社オートネットワーク技術研究所 配線部材
JP7409527B2 (ja) 2019-05-29 2024-01-09 株式会社オートネットワーク技術研究所 配線部材
CN113874963B (zh) * 2019-05-29 2024-04-26 株式会社自动网络技术研究所 配线构件

Similar Documents

Publication Publication Date Title
JP5464655B2 (ja) 環状固定及び背面冷却を行う静電クランプ
JP3238925B2 (ja) 静電チャック
WO2017029876A1 (ja) 静電チャックヒータ
US20050279459A1 (en) Plasma treating apparatus and plasma treating method
JP2001298072A (ja) 静電吸着装置及びこれを用いた真空処理装置
JP2017228360A (ja) 加熱部材及び静電チャック
TWI821574B (zh) 靜電吸盤加熱器及其製造方法
JP6758175B2 (ja) 静電チャック
JP2003158150A (ja) 半導体チップ実装装置
JP6762432B2 (ja) 保持装置
JP2003077996A (ja) 静電チャック、及び半導体製造装置
KR101214796B1 (ko) 정전 흡착 장치와 이를 포함하는 기판 처리 장치, 및 정전 흡착 장치의 제조 방법
JP4245868B2 (ja) 基板載置部材の再利用方法、基板載置部材および基板処理装置
CN107611059B (zh) 配线基板接合体
JP6955407B2 (ja) 保持装置
JPH03217043A (ja) 静電チャック装置
JPH11260899A (ja) 静電チャック
JP4419579B2 (ja) 静電チャック
JPH11111830A (ja) 静電吸着装置および静電吸着方法、ならびにそれを用いた処理装置および処理方法
JP4026702B2 (ja) プラズマエッチング装置およびプラズマアッシング装置
JP3185783B2 (ja) チップの熱圧着用ノズル
JP2000021963A (ja) 静電吸着装置
JP7392888B1 (ja) 静電チャック
JP4515652B2 (ja) プラズマ処理装置
KR20110064665A (ko) 전기장 구배를 이용한 쌍극형 정전척

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050309

A131 Notification of reasons for refusal

Effective date: 20050315

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050513

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606