JP2003156545A - Inspection method of semiconductor device - Google Patents

Inspection method of semiconductor device

Info

Publication number
JP2003156545A
JP2003156545A JP2001357080A JP2001357080A JP2003156545A JP 2003156545 A JP2003156545 A JP 2003156545A JP 2001357080 A JP2001357080 A JP 2001357080A JP 2001357080 A JP2001357080 A JP 2001357080A JP 2003156545 A JP2003156545 A JP 2003156545A
Authority
JP
Japan
Prior art keywords
power supply
digital circuit
semiconductor device
circuit
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001357080A
Other languages
Japanese (ja)
Inventor
Kunihiko Goto
邦彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001357080A priority Critical patent/JP2003156545A/en
Publication of JP2003156545A publication Critical patent/JP2003156545A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily detect leakage failure in a digital circuit after packaging chips in a semiconductor device where an analog circuit and a digital circuit are integrated into one chip and at the same time a power supply terminal is shared while chips have been packaged. SOLUTION: In inspection, a transistor 17 that is arranged in a power supply line from a power supply terminal 13 to a digital circuit 11 is turned off for breaking, at the same time a supply voltage is applied to the power supply terminal 13 while the digital circuit 11 is being set to a test mode, and current leakage in the digital circuit 11 is detected by potential difference that is generated in a detection resistor 28 that is connected in parallel with a break section at the power supply line from the power supply terminal 13 to the digital circuit 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の検査
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device inspection method.

【0002】[0002]

【従来の技術】例えば自動車ECU(電子制御ユニッ
ト)においては、より機能を集積化するため、外部に接
続される周辺回路に一定電流を供給するための定電流回
路なども搭載する場合があり、A/D変換部も加えてア
ナログ回路が構成されることがある。従来、このように
アナログ回路とデジタル回路とがECUでのワンチップ
内に混在する構成では、例えば実装面積を小さくする目
的のために両者の電源供給端子は共通化されている場合
がある。
2. Description of the Related Art For example, an automobile ECU (electronic control unit) may be equipped with a constant current circuit for supplying a constant current to a peripheral circuit connected to the outside in order to further integrate the functions. An analog circuit may be configured in addition to the A / D converter. Conventionally, in such a configuration in which an analog circuit and a digital circuit are mixed in one chip in the ECU, both power supply terminals may be shared for the purpose of reducing the mounting area, for example.

【0003】ところで、デジタル回路については、各部
の信号が連続して一定のレベルにある定常状態において
漏れ電流(リーク電流)を測定することにより、デジタ
ル回路を構成する各素子が正常であることを確認したい
という要請がある。
By the way, regarding the digital circuit, by measuring the leakage current (leakage current) in a steady state in which the signal of each part is continuously at a constant level, it is confirmed that each element constituting the digital circuit is normal. There is a request to confirm.

【0004】しかしながら、以上のようにアナログ回路
とデジタル回路とがワンチップ内に混在する構成である
場合には、リーク電流を直接、測定することが極めて困
難となってしまう。そのため、従来は、例えば、デジタ
ル回路の信号レベルがアクティブに変化しているような
動作状態におけるトータルの消費電流値と、上記定常状
態における消費電流値との差によってリーク電流を推定
するなどの間接的な測定を行うことしかできず、測定精
度に問題があった。
However, in the case where the analog circuit and the digital circuit are mixed in one chip as described above, it becomes extremely difficult to directly measure the leak current. Therefore, conventionally, for example, an indirect method such as estimating a leak current by a difference between a total current consumption value in an operating state in which a signal level of a digital circuit is actively changed and the current consumption value in the steady state is used. However, there was a problem with the measurement accuracy.

【0005】この問題を解決する方法として特開200
0−147073号公報においてはICチップの状態で
リークを測定する方法が提案されている。図5におい
て、ICチップ100においてデジタル回路101とア
ナログ回路102が形成され、デジタル回路101の電
源はデジタルパッド103に接続されるとともに、アナ
ログ回路102の電源はアナログパッド104に接続さ
れる。従って、ICチップ100の状態でデジタルパッ
ド103とGNDパッド105間に電源106と電流計
107を接続することにより、デジタル回路101のリ
ークが電流計107により測定可能となる。
As a method for solving this problem, Japanese Unexamined Patent Application Publication No.
Japanese Patent Laid-Open No. 0-147073 proposes a method of measuring leak in the state of an IC chip. In FIG. 5, a digital circuit 101 and an analog circuit 102 are formed in the IC chip 100, the power source of the digital circuit 101 is connected to the digital pad 103, and the power source of the analog circuit 102 is connected to the analog pad 104. Therefore, by connecting the power supply 106 and the ammeter 107 between the digital pad 103 and the GND pad 105 in the state of the IC chip 100, the leak of the digital circuit 101 can be measured by the ammeter 107.

【0006】検査したICチップ100は、図6に示す
ように、ボンディングワイヤ150でデジタルパッド1
03およびアナログパッド104を電源ピン151に接
続し、ICパッケージ160として組み付ける。
The inspected IC chip 100, as shown in FIG.
03 and the analog pad 104 are connected to the power supply pin 151 and assembled as an IC package 160.

【0007】この場合の問題点として、ICパッケージ
160に組み付けた後では電源ピン151とGNDピン
152に電源106と電流計107を接続しても電流計
107で測定される電流値にはアナログ回路102の消
費電流が含まれデジタル回路101に流れる微小なリー
クを精度良く測定することができなかった。
As a problem in this case, even after the power source pin 151 and the GND pin 152 are connected to the power source 106 and the ammeter 107 after the IC package 160 is assembled, the current value measured by the ammeter 107 is an analog circuit. It was not possible to accurately measure a minute leak including the current consumption of 102 and flowing to the digital circuit 101.

【0008】[0008]

【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、アナログ回
路とデジタル回路がワンチップ内に集積化されるととも
にチップ実装後の状態で電源端子が共通化された半導体
装置において、チップ実装後にデジタル回路のリーク不
良を容易に検出できるようにすることにある。
The present invention has been made under such a background, and an object thereof is to integrate an analog circuit and a digital circuit in one chip and to provide a state after the chip is mounted. In a semiconductor device having a common power supply terminal, it is possible to easily detect a leak defect of a digital circuit after chip mounting.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の発明に
よれば、アナログ回路とデジタル回路がワンチップ内に
集積化されるとともにチップ実装後の状態で電源端子が
共通化された半導体装置において、チップ実装後にデジ
タル回路のリーク不良を容易に検出することができる。
According to the invention described in claim 1, a semiconductor device in which an analog circuit and a digital circuit are integrated in one chip and a power supply terminal is made common after the chip is mounted. In, it is possible to easily detect a leak defect of the digital circuit after the chip is mounted.

【0010】請求項2に記載の発明によれば、アナログ
回路とデジタル回路がワンチップ内に集積化されるとと
もにチップ実装後の状態で電源端子が共通化された半導
体装置において、テスト専用の電源端子を設けることな
くチップ実装後にデジタル回路のリーク不良を容易に検
出することができる。
According to the invention described in claim 2, in the semiconductor device in which the analog circuit and the digital circuit are integrated in one chip and the power supply terminals are made common after the chip is mounted, the power supply dedicated to the test is used. It is possible to easily detect a leak defect of a digital circuit after mounting a chip without providing a terminal.

【0011】請求項3に記載の発明によれば、トランジ
スタをオフすることにより電源供給ラインが遮断され、
実用上好ましいものとなる。請求項6に記載の発明によ
れば、クロック停止時の電流リークを検査することがで
きる。
According to the third aspect of the invention, the power supply line is cut off by turning off the transistor,
It is practically preferable. According to the invention described in claim 6, it is possible to inspect the current leakage when the clock is stopped.

【0012】[0012]

【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。本実施の形態において
は、半導体装置として自動車用ECU(電子制御ユニッ
ト)に適用している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In this embodiment, the semiconductor device is applied to an automobile ECU (electronic control unit).

【0013】図1は、ECUの電気的構成を示す。より
詳しくは、デジタル回路についてスタンバイリーク電流
を測定する状態を示す機能ブロック図である。ICパッ
ケージ10は、デジタル回路11とアナログ回路12を
集積した半導体チップにより構成され、同チップとリー
ドフレームとがワイヤーにてボンディングされ、チップ
およびワイヤーはモールドされている。このようにして
チップが実装されている。詳しくは、ICパッケージ1
0は、ワンチップ内に形成されるLSI(Large Scale
Integration)によって構成されており、デジタル回路
11とアナログ回路12とを集積化している。デジタル
回路11は、マイクロコンピュータをはじめロジック回
路などを含んでいる。アナログ回路12は、A/D変換
器、定電流回路、アナログコンパレータ等を含んでい
る。
FIG. 1 shows the electrical construction of the ECU. More specifically, it is a functional block diagram showing a state in which a standby leak current is measured for a digital circuit. The IC package 10 is composed of a semiconductor chip in which a digital circuit 11 and an analog circuit 12 are integrated, the chip and the lead frame are bonded by wires, and the chip and the wires are molded. The chip is mounted in this way. For details, IC package 1
0 is an LSI (Large Scale) formed in one chip.
The digital circuit 11 and the analog circuit 12 are integrated. The digital circuit 11 includes a microcomputer and other logic circuits. The analog circuit 12 includes an A / D converter, a constant current circuit, an analog comparator and the like.

【0014】チップをパッケージングしたICパッケー
ジ10において、外部接続用のピン(端子)13,1
4,15,16を有しており、ピン13は電源ピン、ピ
ン14はGNDピン(グランドピン)、ピン15はテス
ト入力兼用ピン、ピン16はテスト出力兼用ピンであ
る。電源ピン13にはICパッケージ10の外部におい
て電源50が接続される。また、GNDピン14はIC
パッケージ10の外部において接地される。さらに、テ
スト入力兼用ピン15については、通常時にはICパッ
ケージ10の外部において低圧電源が接続され、また、
テスト時には高圧のテスト電源51が接続される。さら
には、テスト出力兼用ピン16については、通常時には
デジタル信号が出力され、また、テスト時にはテスト結
果が出力される。
In an IC package 10 in which chips are packaged, external connection pins (terminals) 1 and 1 are provided.
4, 15 and 16, the pin 13 is a power supply pin, the pin 14 is a GND pin (ground pin), the pin 15 is a test input shared pin, and the pin 16 is a test output shared pin. A power supply 50 is connected to the power supply pin 13 outside the IC package 10. Also, the GND pin 14 is an IC
It is grounded outside the package 10. Further, with respect to the pin 15 also serving as a test input, a low voltage power source is normally connected outside the IC package 10, and
A high-voltage test power supply 51 is connected during the test. Further, to the test output / combined pin 16, a digital signal is normally output, and a test result is output during a test.

【0015】一方、ICパッケージ10内において、ア
ナログ回路12はGNDピン14と接続されるとともに
電源ピン13と接続されている。また、デジタル回路1
1はGNDピン14と接続されるとともに電源トランジ
スタ17を介して電源ピン13と接続されている。この
ように、電源ピン(電源端子)13はデジタル回路11
とアナログ回路12の共通のピンであって、このピン1
3を用いてアナログ回路12とデジタル回路11に電源
電圧を供給することができる。ここで、電源ピン13か
らデジタル回路11への電源供給ラインにトランジスタ
17を配置し、検査時にトランジスタ17をオフするこ
とにより電源供給ラインを遮断することができる。電源
トランジスタ17のベース端子は内部電源生成回路18
と接続されている。通常、電源トランジスタ17は内部
電源生成回路18からの電圧によってオンしている。
On the other hand, in the IC package 10, the analog circuit 12 is connected to the GND pin 14 and the power supply pin 13. Also, the digital circuit 1
1 is connected to the GND pin 14 and also connected to the power supply pin 13 via the power supply transistor 17. In this way, the power supply pin (power supply terminal) 13 is connected to the digital circuit 11
And the analog circuit 12 has a common pin, and this pin 1
3 can be used to supply a power supply voltage to the analog circuit 12 and the digital circuit 11. Here, by disposing the transistor 17 in the power supply line from the power supply pin 13 to the digital circuit 11 and turning off the transistor 17 at the time of inspection, the power supply line can be cut off. The base terminal of the power transistor 17 is the internal power generation circuit 18
Connected with. Normally, the power supply transistor 17 is turned on by the voltage from the internal power supply generation circuit 18.

【0016】ICパッケージ10内において、テスト入
力兼用ピン15とGNDピン14の間には抵抗19,2
0が直列に接続され、抵抗19,20の間での点α1,
α2はコンパレータ21,22の+入力端子とそれぞれ
接続されている。また、電源ピン13とGNDピン14
の間には抵抗23,24が直列に接続され、抵抗23,
24の間での点βは前述のコンパレータ21の−入力端
子と接続されている。同様に、電源ピン13とGNDピ
ン14の間には抵抗25,26が直列に接続され、抵抗
25,26の間での点γは前述のコンパレータ22の−
入力端子と接続されている。コンパレータ22の出力端
子はデジタル回路11と接続されている。そして、コン
パレータ22は通常時には(ピン15に低い電源電圧を
印加した状態では)、点γの電位が点α2の電位よりも
高く、出力がLレベルになる。これに対し、高圧電源5
1をピン15に接続することにより点α2の電位が上昇
し、コンパレータ22において点α2の電位が点γの電
位よりも高くなると、出力がHレベルになる。これによ
り、デジタル回路11がテストモードにされることにな
る。
In the IC package 10, resistors 19 and 2 are provided between the pin 15 also serving as a test input and the GND pin 14.
0 are connected in series, and the point α1, between the resistors 19 and 20 is
α2 is connected to the + input terminals of the comparators 21 and 22, respectively. In addition, the power supply pin 13 and the GND pin 14
The resistors 23 and 24 are connected in series between
The point β between 24 is connected to the minus input terminal of the comparator 21. Similarly, resistors 25 and 26 are connected in series between the power supply pin 13 and the GND pin 14, and the point γ between the resistors 25 and 26 is − of the comparator 22.
It is connected to the input terminal. The output terminal of the comparator 22 is connected to the digital circuit 11. Then, in the normal state (when a low power supply voltage is applied to the pin 15), the comparator 22 has the potential of the point γ higher than the potential of the point α2 and the output becomes the L level. On the other hand, high voltage power supply 5
By connecting 1 to the pin 15, the potential at the point α2 rises, and when the potential at the point α2 becomes higher than the potential at the point γ in the comparator 22, the output becomes H level. As a result, the digital circuit 11 is set to the test mode.

【0017】トランジスタ17のベース端子とGNDピ
ン14との間にはトランジスタ27が配置され、トラン
ジスタ27のベース端子はコンパレータ21の出力端子
とバッファB1を介して接続されている。そして、高圧
電源51をピン15に接続することにより点α1の電位
が上昇し、コンパレータ21において点α1の電位が点
βの電位よりも高くなると、出力がHレベルになる。こ
れにより、テストモード時には、トランジスタ27がオ
ンすることになる。
A transistor 27 is arranged between the base terminal of the transistor 17 and the GND pin 14, and the base terminal of the transistor 27 is connected to the output terminal of the comparator 21 via the buffer B1. Then, by connecting the high-voltage power supply 51 to the pin 15, the potential at the point α1 rises, and when the potential at the point α1 becomes higher than the potential at the point β in the comparator 21, the output becomes H level. As a result, the transistor 27 is turned on in the test mode.

【0018】電源ピン13からデジタル回路11への電
源印加ラインにおいて前記トランジスタ17と並列に検
出抵抗28が接続されている。また、電源ピン13とG
NDピン14との間には抵抗29,30が直列に接続さ
れ、抵抗29,30の間での点δはリーク判定コンパレ
ータ31の+入力端子と接続されている。コンパレータ
31の−入力端子は検出抵抗28でのデジタル回路11
側(トランジスタ17のエミッタ端子)と接続されてい
る。コンパレータ31の出力端子はANDゲート32と
接続されている。そして、コンパレータ31は、点δで
の電位と、検出抵抗28でのデジタル回路11側の電位
を比較して、トランジスタ17がオフの時(テスト時)
において検出抵抗28でのデジタル回路11側の電位が
点δでの電位よりも低いときはHレベルの信号を出力す
る。
A detection resistor 28 is connected in parallel with the transistor 17 in a power supply line from the power supply pin 13 to the digital circuit 11. Also, power supply pin 13 and G
The resistors 29 and 30 are connected in series with the ND pin 14, and the point δ between the resistors 29 and 30 is connected to the + input terminal of the leak determination comparator 31. The negative input terminal of the comparator 31 is the digital circuit 11 with the detection resistor 28.
It is connected to the side (the emitter terminal of the transistor 17). The output terminal of the comparator 31 is connected to the AND gate 32. Then, the comparator 31 compares the potential at the point δ with the potential of the detection resistor 28 on the digital circuit 11 side, and when the transistor 17 is off (during a test).
When the potential of the detection resistor 28 on the digital circuit 11 side is lower than the potential at the point δ, an H level signal is output.

【0019】デジタル回路11の信号出力側(信号出力
ポート)にはANDゲート33が接続されている。ま
た、前述のコンパレータ(検査入力コンパレータ)21
の出力端子はバッファB2を介してANDゲート32と
ANDゲート33に接続されている。なお、ANDゲー
ト33への信号は反転して入力される。ANDゲート3
2とANDゲート33の出力端子はORゲート34を介
してテスト出力兼用ピン16と接続されている。
An AND gate 33 is connected to the signal output side (signal output port) of the digital circuit 11. In addition, the above-mentioned comparator (inspection input comparator) 21
The output terminal of is connected to the AND gate 32 and the AND gate 33 via the buffer B2. The signal to the AND gate 33 is inverted and input. AND gate 3
2 and the output terminal of the AND gate 33 are connected to the test output / purpose pin 16 through the OR gate 34.

【0020】次に、このように構成した半導体装置(I
Cパッケージ)の検査方法について説明する。通常(テ
ストではない通常時)、ピン15には低い電圧の電源が
接続される。また、内部電源生成回路18で生成された
電圧により電源トランジスタ17がオンしており、電源
ピン13を通してデジタル回路11に電源電圧が供給さ
れる。そして、デジタル回路11の出力はANDゲート
33とORゲート34を介してピン16から出力され
る。
Next, the semiconductor device (I
The inspection method for the C package will be described. Normally (non-test, normal time), a low voltage power supply is connected to pin 15. The power supply transistor 17 is turned on by the voltage generated by the internal power supply generation circuit 18, and the power supply voltage is supplied to the digital circuit 11 through the power supply pin 13. The output of the digital circuit 11 is output from the pin 16 via the AND gate 33 and the OR gate 34.

【0021】テスト時(スタンバイリーク測定時)に
は、電源51をテスト入力兼用ピン15に接続して通常
では使用しない高い電圧を印加する。すると、コンパレ
ータ21の出力が反転してトランジスタ27がオンし、
これにより、トランジスタ17がオフする。また、コン
パレータ22の出力が反転してデジタル回路11をテス
トモードにする。
At the time of the test (at the time of measuring the standby leak), the power source 51 is connected to the pin 15 also serving as the test input and a high voltage which is not normally used is applied. Then, the output of the comparator 21 is inverted and the transistor 27 is turned on,
As a result, the transistor 17 is turned off. Further, the output of the comparator 22 is inverted to put the digital circuit 11 in the test mode.

【0022】この状態(検査時に、電源端子13からデ
ジタル回路11への電源供給ラインを遮断するとともに
デジタル回路11をテストモードにした状態)で、電源
ピン13に電源50からの電圧を印加し、電源ピン13
からデジタル回路11への電源供給ラインにおける遮断
部に並列接続した検出抵抗28に発生する電位差により
デジタル回路11での電流リークを検査する。詳しく
は、検出抵抗28に流れるリーク電流が多い場合、検出
抵抗28の両端で発生した電圧降下も大きくなり、リー
ク判定コンパレータ31の出力端子はHレベルとなり、
ANDゲート32においてその出力がHレベルとなりO
Rゲート34を介してピン16がHレベルとなる。よっ
て、ピン16の出力をモニターすることにより、リーク
電流が大きいことが検知される。
In this state (the state where the power supply line from the power supply terminal 13 to the digital circuit 11 is cut off and the digital circuit 11 is in the test mode at the time of inspection), the voltage from the power supply 50 is applied to the power supply pin 13, Power pin 13
The current leak in the digital circuit 11 is inspected by the potential difference generated in the detection resistor 28 connected in parallel to the interruption part in the power supply line from the to the digital circuit 11. Specifically, when the leak current flowing through the detection resistor 28 is large, the voltage drop generated across the detection resistor 28 also becomes large, and the output terminal of the leak determination comparator 31 becomes H level,
The output of the AND gate 32 becomes H level and O
The pin 16 becomes H level via the R gate 34. Therefore, by monitoring the output of the pin 16, it is detected that the leak current is large.

【0023】このように、テスト時に高電圧をテスト入
力兼用ピン15に入力し、テスト出力兼用ピン16のH
/Lレベルを測定するだけで、デジタル回路11のリー
ク電流異常が容易に判定できる。つまり、アナログ回路
12とデジタル回路11がワンチップ内に集積化される
とともにチップ実装後の状態で電源端子13が共通化さ
れた半導体装置において、テスト専用の電源端子を設け
ることなくチップ実装後にデジタル回路11のリーク不
良を容易に検出することができる。
In this way, at the time of test, a high voltage is input to the test input / use pin 15 and the test output / use pin 16 is set to H level.
The leakage current abnormality of the digital circuit 11 can be easily determined only by measuring the / L level. That is, in a semiconductor device in which the analog circuit 12 and the digital circuit 11 are integrated in one chip and the power supply terminal 13 is shared after the chip is mounted, the digital circuit is mounted after the chip is mounted without providing a power supply terminal dedicated to the test. A leak failure in the circuit 11 can be easily detected.

【0024】以下に、上記した実施の形態に対する変形
例や拡張例を説明する。図1でのデジタル回路11は、
CMOSFETで構成してもよいし、それ以外のもので
構成してもよい。例えば、バイポーラトランジスタやB
i−CMOSなどで構成してもよい。
Modifications and extensions of the above embodiment will be described below. The digital circuit 11 in FIG.
It may be composed of CMOSFETs or other materials. For example, bipolar transistor or B
You may comprise i-CMOS etc.

【0025】また、図2に示すように、テスト専用の入
力ピン35とチェックピン36を設けることにより、図
1の検査入力コンパレータ21とリーク判定コンパレー
タ31を不要にし、入力ピン35をHレベルにして電源
ピン13とチェックピン36との電位差を電圧計37で
直接、測定してもよい。つまり、図1の構成では装置内
において検出抵抗28に発生する電位差と基準値とを比
較することによりその大小関係にてデジタル回路11で
の電流リークを検査するようにしたが、図2のように、
検出抵抗28の両端子につながる電源端子13とチェッ
ク端子36との間の電圧を装置外部において電圧計37
により測定することによりデジタル回路11での電流リ
ークを検査してもよい。
Further, as shown in FIG. 2, by providing the input pin 35 and the check pin 36 exclusively for the test, the inspection input comparator 21 and the leak judgment comparator 31 of FIG. 1 are not required and the input pin 35 is set to the H level. The potential difference between the power supply pin 13 and the check pin 36 may be directly measured by the voltmeter 37. That is, in the configuration of FIG. 1, the potential difference generated in the detection resistor 28 in the device is compared with the reference value to inspect the current leak in the digital circuit 11 based on the magnitude relationship, but as shown in FIG. To
The voltage between the power supply terminal 13 connected to both terminals of the detection resistor 28 and the check terminal 36 is measured outside the device by a voltmeter 37.
The current leak in the digital circuit 11 may be inspected by measuring with.

【0026】図3は、さらに図1の検出抵抗28を省略
した場合である。このとき、チェックピン38に電源5
0と電流計39を接続することにより、直接、デジタル
回路11のリークを測定する。つまり、検査時に、電源
端子13からデジタル回路11への電源供給ラインを遮
断するとともにデジタル回路11をテストモードにした
状態で、デジタル回路11に流れる電流を測定すること
によりデジタル回路11での電流リークを検査する。こ
れにより、チップ実装後にデジタル回路11のリーク不
良を容易に検出することができる。
FIG. 3 shows a case where the detection resistor 28 of FIG. 1 is further omitted. At this time, check pin 38 is connected to power source 5
By connecting 0 and the ammeter 39, the leak of the digital circuit 11 is directly measured. That is, at the time of inspection, the current leak in the digital circuit 11 is measured by measuring the current flowing in the digital circuit 11 while the power supply line from the power supply terminal 13 to the digital circuit 11 is cut off and the digital circuit 11 is in the test mode. To inspect. As a result, it is possible to easily detect a leak defect of the digital circuit 11 after the chip is mounted.

【0027】図4は、さらに高精度にデジタル回路11
のリークを検出する場合の回路例である。図4におい
て、検査入力コンパレータ21の出力がHレベルになる
状態よりもさらに高い電圧を電源51aによりテスト入
力兼用ピン15に与えると、クロック停止用コンパレー
タ40がHレベルを出力し、デジタル回路11のクロッ
ク等の動的な回路を固定する。そして、検出抵抗28の
端子電圧を、スタンバイリーク判定コンパレータ31よ
りもさらに高い閾値電圧を持つスタンバイリーク判定コ
ンパレータ41で判定し、スタンバイリークが規格値よ
り多い場合はANDゲート42(43)、ORゲート4
4を介してテスト出力兼用ピン45にHレベルを出力す
る。なお、コンパレータ40,21での基準電圧(−入
力端子電圧)は電源ピン13とGNDピン14との間に
おいて直列に接続された抵抗23,46,24により生
成され、また、コンパレータ41,31での基準電圧
(+入力端子電圧)は電源ピン13とGNDピン14と
の間において直列に接続された抵抗29,47,30に
より生成される。
FIG. 4 shows the digital circuit 11 with higher accuracy.
It is an example of a circuit when detecting the leak of. In FIG. 4, when a voltage higher than that in the state where the output of the test input comparator 21 becomes H level is applied to the test input / combined pin 15 by the power supply 51a, the clock stop comparator 40 outputs H level, and the digital circuit 11 outputs. Fix dynamic circuits such as clocks. Then, the terminal voltage of the detection resistor 28 is judged by the standby leak judging comparator 41 having a threshold voltage higher than that of the standby leak judging comparator 31, and when the standby leak is larger than the standard value, the AND gate 42 (43) and the OR gate. Four
An H level is output to the test output dual-purpose pin 45 via 4. The reference voltage (-input terminal voltage) at the comparators 40 and 21 is generated by the resistors 23, 46 and 24 connected in series between the power supply pin 13 and the GND pin 14, and at the comparators 41 and 31. The reference voltage (+ input terminal voltage) is generated by resistors 29, 47 and 30 connected in series between the power supply pin 13 and the GND pin 14.

【0028】このように、検査時にデジタル回路11の
クロックを停止させ、この状態でデジタル回路11に流
れる電流を測定することによりデジタル回路11での電
流リークを検査する。これにより、クロック停止時の電
流リークも検査することができる。
In this way, the clock of the digital circuit 11 is stopped at the time of inspection, and the current flowing in the digital circuit 11 is measured in this state to inspect the current leak in the digital circuit 11. As a result, it is possible to check the current leak when the clock is stopped.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施の形態における半導体装置の構成図。FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment.

【図2】別例の半導体装置の構成図。FIG. 2 is a configuration diagram of another example of a semiconductor device.

【図3】別例の半導体装置の構成図。FIG. 3 is a configuration diagram of another example of a semiconductor device.

【図4】別例の半導体装置の構成図。FIG. 4 is a configuration diagram of a semiconductor device according to another example.

【図5】従来技術を説明するための半導体装置の構成
図。
FIG. 5 is a configuration diagram of a semiconductor device for explaining a conventional technique.

【図6】従来技術を説明するための半導体装置の構成
図。
FIG. 6 is a configuration diagram of a semiconductor device for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

11…デジタル回路、12…アナログ回路、13…電源
ピン、17…トランジスタ、28…検出抵抗、31…コ
ンパレータ、36…チェックピン、39…電流計、41
…コンパレータ。
11 ... Digital circuit, 12 ... Analog circuit, 13 ... Power supply pin, 17 ... Transistor, 28 ... Detection resistor, 31 ... Comparator, 36 ... Check pin, 39 ... Ammeter, 41
…comparator.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/04 H01L 27/04 T U Fターム(参考) 2G035 AA01 AB02 AC02 AC16 AD02 AD10 AD23 AD27 AD28 AD56 2G132 AA00 AA11 AC03 AD01 AE10 AE14 AE27 AK07 AK09 AK15 AL11 5F038 DF12 DT04 DT09 DT10 EZ20─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 27/04 H01L 27/04 TUF term (reference) 2G035 AA01 AB02 AC02 AC16 AD02 AD10 AD23 AD27 AD28 AD56 2G132 AA00 AA11 AC03 AD01 AE10 AE14 AE27 AK07 AK09 AK15 AL11 5F038 DF12 DT04 DT09 DT10 EZ20

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 アナログ回路とデジタル回路を集積した
半導体チップを実装し、共通の電源端子を用いて前記ア
ナログ回路とデジタル回路に電源電圧を供給する半導体
装置における前記デジタル回路での電流リークを検査す
る方法であって、 検査時に、前記電源端子からデジタル回路への電源供給
ラインを遮断するとともに前記デジタル回路をテストモ
ードにした状態で、デジタル回路に流れる電流を測定す
ることによりデジタル回路での電流リークを検査するよ
うにしたことを特徴とする半導体装置の検査方法。
1. A semiconductor chip in which an analog circuit and a digital circuit are integrated is mounted, and a common power supply terminal is used to inspect a semiconductor device that supplies a power supply voltage to the analog circuit and the digital circuit for a current leak in the digital circuit. The method is to cut the power supply line from the power supply terminal to the digital circuit at the time of inspection and put the digital circuit in the test mode. A method for inspecting a semiconductor device, characterized in that a leak is inspected.
【請求項2】 アナログ回路とデジタル回路を集積した
半導体チップを実装し、共通の電源端子を用いて前記ア
ナログ回路とデジタル回路に電源電圧を供給する半導体
装置における前記デジタル回路での電流リークを検査す
る方法であって、 検査時に、前記電源端子からデジタル回路への電源供給
ラインを遮断するとともに前記デジタル回路をテストモ
ードにした状態で、前記電源端子に電源電圧を印加し、
前記電源端子からデジタル回路への電源供給ラインにお
ける遮断部に並列接続した検出抵抗に発生する電位差に
よりデジタル回路での電流リークを検査するようにした
ことを特徴とする半導体装置の検査方法。
2. A semiconductor chip having an analog circuit and a digital circuit integrated therein is mounted, and a common power supply terminal is used to inspect a semiconductor device that supplies a power supply voltage to the analog circuit and the digital circuit for current leakage in the digital circuit. A method of applying a power supply voltage to the power supply terminal in a state where the power supply line from the power supply terminal to the digital circuit is cut off and the digital circuit is in a test mode during inspection.
A method for inspecting a semiconductor device, wherein a current leak in a digital circuit is inspected by a potential difference generated in a detection resistor connected in parallel to a cutoff portion in a power supply line from the power supply terminal to the digital circuit.
【請求項3】 前記電源端子からデジタル回路への電源
供給ラインにトランジスタを配置し、検査時に当該トラ
ンジスタをオフすることにより当該電源供給ラインを遮
断するようにしたことを特徴とする請求項1または2に
記載の半導体装置の検査方法。
3. The power supply line from the power supply terminal to the digital circuit is provided with a transistor, and the power supply line is cut off by turning off the transistor at the time of inspection. 2. The method for inspecting a semiconductor device according to 2.
【請求項4】 装置内において前記検出抵抗に発生する
電位差と基準値とを比較することによりその大小関係に
てデジタル回路での電流リークを検査するようにしたこ
とを特徴とする請求項2に記載の半導体装置の検査方
法。
4. The current leak in a digital circuit is inspected by comparing the potential difference generated in the detection resistor with a reference value in the device, and comparing the magnitude of the difference. A method for inspecting a semiconductor device as described above.
【請求項5】 前記検出抵抗の両端子につながる電源端
子とチェック端子との間の電圧を装置外部において電圧
計により測定することによりデジタル回路での電流リー
クを検査するようにしたことを特徴とする請求項2に記
載の半導体装置の検査方法。
5. A current leak in a digital circuit is inspected by measuring a voltage between a power supply terminal connected to both terminals of the detection resistor and a check terminal with a voltmeter outside the device. The method for inspecting a semiconductor device according to claim 2.
【請求項6】 検査時に前記デジタル回路のクロックを
停止させ、この状態でデジタル回路に流れる電流を測定
することによりデジタル回路での電流リークを検査する
ようにしたことを特徴とする請求項1〜5のいずれか1
項に記載の半導体装置の検査方法。
6. The current leak in the digital circuit is inspected by stopping the clock of the digital circuit during the inspection and measuring the current flowing through the digital circuit in this state. Any one of 5
Item 6. A method for inspecting a semiconductor device according to item.
JP2001357080A 2001-11-22 2001-11-22 Inspection method of semiconductor device Pending JP2003156545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001357080A JP2003156545A (en) 2001-11-22 2001-11-22 Inspection method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001357080A JP2003156545A (en) 2001-11-22 2001-11-22 Inspection method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2003156545A true JP2003156545A (en) 2003-05-30

Family

ID=19168481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001357080A Pending JP2003156545A (en) 2001-11-22 2001-11-22 Inspection method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2003156545A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005257527A (en) * 2004-03-12 2005-09-22 Denso Corp Semiconductor device
JP2006215454A (en) * 2005-02-07 2006-08-17 Matsushita Electric Ind Co Ltd Driver ic
JP2009177867A (en) * 2008-01-21 2009-08-06 Canon Inc Electronic apparatus and standby current inspection system
US7802141B2 (en) 2004-03-05 2010-09-21 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
CN102809964A (en) * 2011-06-01 2012-12-05 株式会社东芝 Voltage detection circuit, ECU, automobile with ECU

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802141B2 (en) 2004-03-05 2010-09-21 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
JP2005257527A (en) * 2004-03-12 2005-09-22 Denso Corp Semiconductor device
JP2006215454A (en) * 2005-02-07 2006-08-17 Matsushita Electric Ind Co Ltd Driver ic
JP2009177867A (en) * 2008-01-21 2009-08-06 Canon Inc Electronic apparatus and standby current inspection system
CN102809964A (en) * 2011-06-01 2012-12-05 株式会社东芝 Voltage detection circuit, ECU, automobile with ECU

Similar Documents

Publication Publication Date Title
JP3424489B2 (en) Semiconductor overcurrent detection circuit and its inspection method
US8230284B2 (en) Integrated circuit having electrically isolatable test circuitry
JP2002277503A (en) Semiconductor integrated circuit device
JPWO2006025140A1 (en) Semiconductor integrated circuit device and inspection method thereof, semiconductor wafer, and burn-in inspection device
JPS6144371A (en) Apparatus for testing semiconductor
KR101274208B1 (en) Semiconductor device having contact failure detector
JP2003156545A (en) Inspection method of semiconductor device
US20080068037A1 (en) Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device
JP2007315789A (en) Semiconductor integrated circuit and its mounting inspection method
JPH0794683A (en) Semiconductor integrated circuit device having self-diagnostic function
KR100505661B1 (en) System for semiconductor test and method for operating the same
JP2000088914A (en) Method for testing semiconductor integrated circuit device
US20210208197A1 (en) On-chip current sensor
JP2010249689A (en) Wiring failure inspection apparatus and method
JPH0685030A (en) Semiconductor integrated circuit
JP2003172763A (en) Inspection device and inspection method of semiconductor device
JPH0737954A (en) Detecting device for defect in contact
JPH06148264A (en) Measuring method for leakage current
JPH03120697A (en) Integrated circuit device
KR19990048279A (en) Leakage current inspection method and device by voltage measurement
JP2004257815A (en) Inspection method of semiconductor integrated circuit and semiconductor integrated circuit device
JPH05264676A (en) Method and device for detecting fault
JP2000046896A (en) Tester for semiconductor cmos integrated circuit
JPH10223710A (en) Semiconductor integrated circuit device and testing method thereof
TW202411670A (en) Detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125