JP2003152010A - Wiring substrate and semiconductor device - Google Patents

Wiring substrate and semiconductor device

Info

Publication number
JP2003152010A
JP2003152010A JP2001350675A JP2001350675A JP2003152010A JP 2003152010 A JP2003152010 A JP 2003152010A JP 2001350675 A JP2001350675 A JP 2001350675A JP 2001350675 A JP2001350675 A JP 2001350675A JP 2003152010 A JP2003152010 A JP 2003152010A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
terminal portion
bonding wire
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001350675A
Other languages
Japanese (ja)
Inventor
Yuji Yano
祐司 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001350675A priority Critical patent/JP2003152010A/en
Publication of JP2003152010A publication Critical patent/JP2003152010A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a wiring substrate and a semiconductor device capable of restricting a positional misalignment in a lateral direction in a bonding wire, when a same substrate is used for a variety of semiconductor chips or when a position of the semiconductor chip is misaligned. SOLUTION: A semiconductor chip 10 is loaded in a through hole 2a of an insulating substrate 2. A bonding point F on a bonding pad 11 is connected to a bonding point G of a terminal 5 by a bonding wire 8. An edge 5a of the terminal 5 is arcuately projecting to a side of the semiconductor chip 10, and the bonding point G is a circular point of a circle constituted arcuately. The edge 5a projects to a through hole 2a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体チップと外
部端子との接続にワイヤボンディング法が用いられる配
線基板および半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board and a semiconductor device in which a wire bonding method is used for connecting a semiconductor chip and an external terminal.

【０００２】[0002]

【従来の技術】多くの半導体装置において、半導体チッ
プ（半導体素子）と外部素子との接続にはワイヤボンデ
ィング法が用いられている。2. Description of the Related Art In many semiconductor devices, a wire bonding method is used to connect a semiconductor chip (semiconductor element) to an external element.

【０００３】ワイヤボンディング法では、図７に示すよ
うに、第１ボンディング点である半導体チップ１０５上
にワイヤ１０２の先端を圧着し、ワイヤ１０２を繰り出
しながらキャピラリ１０４を上昇させ、そして、キャピ
ラリ１０４を横方向に移動させながらさらに上昇させる
ことにより、ボンディングワイヤ１０８を形成して、タ
ーミナル部１０６および絶縁性基板１０７を備えた配線
基板と半導体チップ１０５とを接続する。In the wire bonding method, as shown in FIG. 7, the tip of the wire 102 is crimped onto the semiconductor chip 105, which is the first bonding point, and the capillary 104 is raised while feeding the wire 102, and then the capillary 104 is removed. The bonding wire 108 is formed by moving it further while moving it in the lateral direction to connect the wiring board having the terminal portion 106 and the insulating substrate 107 to the semiconductor chip 105.

【０００４】ところで、ボンディングワイヤ１０８の長
さが長い場合、ボンディングワイヤ１０８の高さを抑え
るために、ターミナル部１０６の上面より下方にくぼみ
部Ａがあるようなボンディングワイヤ１０８を形成する
際、 図７に示すように、キャピラリ１０４より先にボン
ディングワイヤ１０８がターミナル部１０６の端縁部１
０６ａに接触する。By the way, when the length of the bonding wire 108 is long, when the bonding wire 108 is formed such that the recess A is formed below the upper surface of the terminal portion 106 in order to suppress the height of the bonding wire 108, As shown in FIG. 7, the bonding wire 108 is connected to the end edge portion 1 of the terminal portion 106 before the capillary 104.
Contact 06a.

【０００５】半導体装置の小型化のために、ターミナル
部１０６上にある第２ボンディング点を端縁部１０６ａ
に近づけた場合、キャピラリ１０４が第２ボンディング
点にむけてさらに下降するに伴い、ボンディングワイヤ
１０８は端縁部１０６ａと接触しつづけて、矢印Ｂの方
向へ力が加わる。In order to reduce the size of the semiconductor device, the second bonding point on the terminal portion 106 is connected to the edge portion 106a.
When the capillary 104 further approaches the second bonding point, the bonding wire 108 keeps in contact with the end edge portion 106a, and a force is applied in the direction of the arrow B.

【０００６】ここで、ボンディングワイヤ１０８と端縁
部１０６ａとが直角に交わる場合、ボンディングワイヤ
１０８は横方向（図７の紙面の垂直方向）へずれること
はないが、ボンディングワイヤ１０８がターミナル部１
０６の端縁部１０６ａと直角に交わらない場合、ボンデ
ィングワイヤ１０８は第１ボンディング点と第２ボンデ
ィング点とを結ぶ方向からずれが生じる。Here, when the bonding wire 108 and the edge portion 106a intersect at a right angle, the bonding wire 108 does not shift laterally (perpendicular to the paper surface of FIG. 7), but the bonding wire 108 does not move.
If it does not intersect the edge portion 106a of 06 at a right angle, the bonding wire 108 is displaced from the direction connecting the first bonding point and the second bonding point.

【０００７】例えば、図８（ａ）に示すように、絶縁性
基板１０７がその上に配されている各ターミナル部１０
６と共に分離している場合、ボンディングワイヤは矢印
Ｃ方向に流れることとなる。また、図８（ｂ）に示すよ
うに、それぞれに分離している各ターミナル部１０６の
下に配されている絶縁性基板１０７が分離していない場
合、ボンディングワイヤは端縁部１０６ａを横方向（矢
印ＤまたはＤ´方向）にずれることとなる。For example, as shown in FIG. 8 (a), each terminal portion 10 on which an insulating substrate 107 is arranged.
If separated with 6, the bonding wire will flow in the direction of arrow C. In addition, as shown in FIG. 8B, when the insulating substrate 107 disposed below each of the terminal portions 106 that are separated from each other is not separated, the bonding wire laterally moves along the edge portion 106a. It will be shifted in the (arrow D or D'direction).

【０００８】このため、図９に示すように、ボンディン
グワイヤ１０８は第１ボンディング点と第２ボンディン
グ点とを結ぶ方向、即ち、キャピラリ１０４の移動方向
（図中点線で示す）から横方向に湾曲し、隣接のボンデ
ィングワイヤ１０８と接近し、ワイヤボンド時、およ
び、樹脂封止時に接触する虞れがある。Therefore, as shown in FIG. 9, the bonding wire 108 is bent in the lateral direction from the direction connecting the first bonding point and the second bonding point, that is, the moving direction of the capillary 104 (shown by the dotted line in the drawing). However, there is a possibility that the adjacent bonding wires 108 approach each other and come into contact with each other at the time of wire bonding and resin sealing.

【０００９】特公平５−５０１３３号公報には、図１０
（ａ）〜（ｅ）に示すように、ボンディングワイヤ１１
８とターミナル部１１６の端縁部１１６ａとの直交性を
保持することができる半導体基板が記載されている。該
半導体基板におけるターミナル部１１６の端縁部１１６
ａは、図１０（ａ）〜（ｅ）に示すような形状とする。
即ち、ボンディングワイヤ１１８と直交するように、タ
ーミナル部１１６の端縁部１１６ａを欠切するか、ある
いは、切り込みを入れて、ボンディングワイヤ１１８が
滑動しないようにしている。これにより、隣りあうボン
ディングワイヤ１１８・１１８が接触することを防止す
ることができる。Japanese Examined Patent Publication No. 5-50133 discloses that FIG.
As shown in (a) to (e), the bonding wire 11
8 and the semiconductor substrate capable of maintaining the orthogonality between the edge portion 116a of the terminal portion 116 and the terminal portion 116 are described. The edge portion 116 of the terminal portion 116 in the semiconductor substrate
a has a shape as shown in FIGS.
That is, the edge portion 116a of the terminal portion 116 is cut or cut so as to be orthogonal to the bonding wire 118 so that the bonding wire 118 does not slide. This can prevent the adjacent bonding wires 118, 118 from coming into contact with each other.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上記公
報における半導体基板の構成では、半導体チップの機種
やサイズが違うと、ボンディングワイヤ１１８とターミ
ナル部１１６との直交性が失われるため、半導体チップ
ごとに半導体基板を新規に作製する必要があった。However, in the structure of the semiconductor substrate in the above publication, if the model and size of the semiconductor chip are different, the orthogonality between the bonding wire 118 and the terminal portion 116 is lost, so that each semiconductor chip is different. It was necessary to manufacture a new semiconductor substrate.

【００１１】また、半導体チップの搭載位置にずれが生
じた場合、ボンディングワイヤ１１８とターミナル部１
１６の端縁部１１６ａとの直交性は失われ、ボンディン
グワイヤ１１８は端縁部１１６ａ上を滑動する。Further, when the mounting position of the semiconductor chip is deviated, the bonding wire 118 and the terminal portion 1
The orthogonality with the edge 116a of 16 is lost and the bonding wire 118 slides on the edge 116a.

【００１２】このような場合、半導体チップ上のボンデ
ィングパッドが狭ピッチであると、隣りあうボンディン
グワイヤ１１８との接触の虞れがある。In such a case, if the bonding pads on the semiconductor chip have a narrow pitch, there is a risk of contact with the adjacent bonding wires 118.

【００１３】本発明は、上記従来の問題点に鑑みてなさ
れたものであり、その目的は、多種多様の半導体チップ
に対して同一基板を使用した場合や、半導体チップの位
置ずれが生じた場合においても、ボンディングワイヤに
おける横方向への位置ずれを抑制することができる配線
基板および半導体装置を提供することにある。The present invention has been made in view of the above-mentioned conventional problems, and its object is to use the same substrate for a wide variety of semiconductor chips or to cause misalignment of the semiconductor chips. Also in the above, there is a need to provide a wiring board and a semiconductor device capable of suppressing the lateral displacement of the bonding wire.

【００１４】[0014]

【課題を解決するための手段】本発明の配線基板は、上
記の課題を解決するために、半導体チップ搭載用の貫通
孔部を有する絶縁性基板上に、ワイヤボンディング法に
より半導体チップに接続されるターミナル部を備えた配
線基板において、搭載される半導体チップと対向するタ
ーミナル部の端縁部は、半導体チップ側に凸の円弧状で
あることを特徴としている。In order to solve the above problems, a wiring board of the present invention is connected to a semiconductor chip by a wire bonding method on an insulating substrate having a through hole for mounting a semiconductor chip. In the wiring board including the terminal portion, the edge portion of the terminal portion facing the semiconductor chip to be mounted is characterized by a convex arc shape toward the semiconductor chip side.

【００１５】上記の構成によれば、例えば、ターミナル
部の端縁部における円弧により構成される円の中心点を
ターミナル部におけるボンディング点とすることによ
り、ターミナル部と半導体チップとを接続するボンディ
ングワイヤがターミナル部に対してどの方向にあって
も、ボンディングワイヤとターミナル部の端縁部とは直
交する。従って、例えば、配線基板に半導体チップを搭
載する際に、半導体チップに位置ずれが生じたとして
も、ボンディングワイヤとターミナル部の端縁部とは直
交する。According to the above construction, for example, the bonding point for connecting the terminal portion and the semiconductor chip is made by using the center point of the circle formed by the arc at the end edge portion of the terminal portion as the bonding point in the terminal portion. In any direction with respect to the terminal portion, the bonding wire is orthogonal to the edge portion of the terminal portion. Therefore, for example, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００１６】これにより、例えばワイヤボンド時や樹脂
封止時であっても、ボンディングワイヤはターミナル部
の端縁部に沿って位置ずれが生じることがなく、隣りあ
うボンディングワイヤが接触することはない。また、同
一の配線基板に対して、多種多様の半導体チップを用い
ることができる。As a result, even during wire bonding or resin sealing, for example, the bonding wires are not displaced along the edge of the terminal portion, and the adjacent bonding wires do not come into contact with each other. . Further, various semiconductor chips can be used for the same wiring board.

【００１７】上記の配線基板は、貫通孔部の形状が、タ
ーミナル部の端縁部の形状に対応しており、ターミナル
部における端縁部側の端部およびその下に配されている
絶縁性基板は、搭載される半導体チップ側に張り出すよ
うに形成されていることが好ましい。In the above wiring board, the shape of the through hole portion corresponds to the shape of the end edge portion of the terminal portion, and the end portion on the end edge side of the terminal portion and the insulating property arranged under the end portion are disposed. The substrate is preferably formed so as to project toward the semiconductor chip to be mounted.

【００１８】上記の構成によれば、ボンディングワイヤ
が配線基板に接触することを防止することができ、ボン
ディングワイヤとターミナル部の端縁部とは、より確実
に直交することができる。According to the above construction, it is possible to prevent the bonding wire from coming into contact with the wiring board, and the bonding wire and the end edge portion of the terminal portion can be more reliably orthogonal to each other.

【００１９】本発明の半導体装置は、上記記載の配線基
板と半導体チップとを備え、配線基板と半導体チップと
は、ボンディングワイヤにより電気的に接続されている
ことを特徴としている。A semiconductor device of the present invention comprises the above wiring board and a semiconductor chip, and the wiring board and the semiconductor chip are electrically connected by a bonding wire.

【００２０】上記の構成によれば、例えば、ターミナル
部の端縁部における円弧により構成される円の中心点を
ターミナル部におけるボンディング点とすることによ
り、ターミナル部と半導体チップとを接続するボンディ
ングワイヤがターミナル部に対してどの方向にあって
も、ボンディングワイヤとターミナル部の端縁部とは直
交する。従って、配線基板に半導体チップを搭載する際
に、半導体チップに位置ずれが生じたとしても、ボンデ
ィングワイヤとターミナル部の端縁部とは直交する。According to the above construction, for example, the bonding point for connecting the terminal portion and the semiconductor chip is formed by using the center point of the circle formed by the arc at the end edge portion of the terminal portion as the bonding point in the terminal portion. In any direction with respect to the terminal portion, the bonding wire is orthogonal to the edge portion of the terminal portion. Therefore, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００２１】これにより、ボンディングワイヤは、ター
ミナル部の端縁部に沿って位置ずれが生じることがな
く、隣りあうボンディングワイヤが接触することはな
い。この結果、例えば半導体装置の組み立て工程におけ
る歩留まりの向上を図ることができると共に、信頼性の
高い半導体装置を提供することができる。As a result, the bonding wires will not be displaced along the edge of the terminal portion, and the adjacent bonding wires will not come into contact with each other. As a result, for example, the yield in the process of assembling the semiconductor device can be improved, and a highly reliable semiconductor device can be provided.

【００２２】上記の半導体装置は、ターミナル部が、端
縁部の円弧により構成される円の中心点にボンディング
ワイヤがボンディングされていることが好ましい。In the above semiconductor device, it is preferable that the terminal portion has a bonding wire bonded to the center point of the circle formed by the arc of the edge portion.

【００２３】上記の構成によれば、ターミナル部と半導
体チップとを接続するボンディングワイヤがターミナル
部に対してどの方向にあっても、ボンディングワイヤと
ターミナル部の端縁部とは直交する。従って、配線基板
に半導体チップを搭載する際に、半導体チップに位置ず
れが生じたとしても、ボンディングワイヤとターミナル
部の端縁部とは直交する。According to the above structure, the bonding wire and the edge portion of the terminal portion are orthogonal to each other regardless of the direction of the bonding wire connecting the terminal portion and the semiconductor chip with respect to the terminal portion. Therefore, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００２４】これにより、ボンディングワイヤは、ター
ミナル部の端縁部に沿って位置ずれが生じることがな
く、隣りあうボンディングワイヤが接触することを防止
することができる。As a result, the bonding wires are prevented from being displaced along the edge of the terminal portion, and the adjacent bonding wires can be prevented from coming into contact with each other.

【００２５】上記の半導体装置は、半導体チップとボン
ディングワイヤとが、樹脂封止されていることが好まし
い。In the above semiconductor device, the semiconductor chip and the bonding wire are preferably resin-sealed.

【００２６】上記の構成によれば、半導体チップとボン
ディングワイヤとを保護することができ、信頼性の高い
半導体装置を提供することができる。According to the above structure, the semiconductor chip and the bonding wire can be protected, and a highly reliable semiconductor device can be provided.

【００２７】本発明の半導体装置は、上記の課題を解決
するために、半導体チップと、該半導体チップを搭載す
るための貫通孔部を有する絶縁性基板およびワイヤボン
ディング法により半導体チップに接続される複数のター
ミナル部を有する配線基板とを備え、半導体チップ上の
第１ボンディング点とターミナル部上の第２ボンディン
グ点とがボンディングワイヤにより結線された半導体装
置において、絶縁性基板上に配されたターミナル部にお
ける半導体チップ側の端縁部は、半導体チップ側に凸の
円弧状であり、第２ボンディング点は、上記円弧により
構成される円の中心にあることを特徴としている。In order to solve the above problems, the semiconductor device of the present invention is connected to a semiconductor chip, an insulating substrate having a through hole for mounting the semiconductor chip, and a wire bonding method. A wiring board having a plurality of terminal portions, wherein a first bonding point on a semiconductor chip and a second bonding point on the terminal portion are connected by a bonding wire, the terminal being arranged on an insulating substrate. The edge portion of the portion on the semiconductor chip side has a circular arc shape that is convex toward the semiconductor chip side, and the second bonding point is located at the center of the circle formed by the circular arc.

【００２８】上記の構成によれば、ターミナル部におけ
る半導体チップ側の端縁部が半導体チップ側に凸の円弧
状であり、かつ、ターミナル部上の第２ボンディング点
が端縁部の円弧により構成される円の中心にあることに
より、第２ボンディング点と結線されるボンディングワ
イヤが第２ボンディング点に対してどの方向にあって
も、ボンディングワイヤとターミナル部の端縁部とは直
交する。According to the above construction, the edge portion on the semiconductor chip side of the terminal portion is in the shape of a convex arc toward the semiconductor chip side, and the second bonding point on the terminal portion is formed by the arc of the edge portion. By being located at the center of the circle, the bonding wire and the edge of the terminal portion are orthogonal to each other regardless of the direction of the bonding wire connected to the second bonding point with respect to the second bonding point.

【００２９】従って、配線基板に半導体チップを搭載す
る際に、半導体チップに位置ずれが生じたとしても、ボ
ンディングワイヤとターミナル部の端縁部とは直交す
る。Therefore, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００３０】これにより、第１ボンディング点と第２ボ
ンディング点との間に結線されたボンディングワイヤ
は、ターミナル部の端縁部に沿って位置ずれが生じるこ
とがなく、第１・第２ボンディング点がそれぞれ狭ピッ
チで配されていても、隣りあうボンディングワイヤが接
触することはない。As a result, the bonding wire connected between the first bonding point and the second bonding point will not be displaced along the edge of the terminal portion, and the first and second bonding points will not be displaced. However, even if they are arranged at a narrow pitch, adjacent bonding wires do not come into contact with each other.

【００３１】この結果、例えば半導体装置の組み立て工
程における歩留まりの向上を図ることができると共に、
信頼性の高い半導体装置を提供することができる。As a result, for example, the yield in the process of assembling the semiconductor device can be improved, and at the same time,
A highly reliable semiconductor device can be provided.

【００３２】上記の半導体装置は、ターミナル部の円弧
状の端縁部が、ターミナル部間において貫通孔部を構成
する絶縁性基板の端部より貫通孔部内側に張り出すよう
に配されていることが好ましい。In the above semiconductor device, the arcuate end edge portions of the terminal portions are arranged so as to project from the end portions of the insulating substrate forming the through hole portions to the inside of the through hole portions between the terminal portions. It is preferable.

【００３３】上記の構成によれば、ボンディングワイヤ
が配線基板に接触することを防止することができ、ボン
ディングワイヤとターミナル部の端縁部とは、より確実
に直交することができる。According to the above structure, it is possible to prevent the bonding wire from coming into contact with the wiring board, and the bonding wire and the end edge portion of the terminal portion can be more reliably orthogonal to each other.

【００３４】[0034]

【発明の実施の形態】本発明の実施の一形態について図
１ないし図６に基づいて説明すれば、以下の通りであ
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIGS. 1 to 6.

【００３５】図４は、本実施の形態に係る半導体装置の
構成を示す説明図であり、（ａ）は半導体装置の構成を
示す平面図、（ｂ）は（ａ）のＥ−Ｅ´線矢視断面図で
ある。4A and 4B are explanatory views showing the structure of the semiconductor device according to the present embodiment. FIG. 4A is a plan view showing the structure of the semiconductor device, and FIG. 4B is a line EE 'of FIG. FIG.

【００３６】図４（ｂ）に示すように、半導体装置は、
配線基板１、半導体チップ１０、ボンディングワイヤ
８、および封止部９を備えている。As shown in FIG. 4B, the semiconductor device is
The wiring board 1, the semiconductor chip 10, the bonding wires 8, and the sealing portion 9 are provided.

【００３７】配線基板１は、図４（ｂ）に示すように、
絶縁性基板２、外部接続用端子部３、配線パターン４、
ターミナル部５、半導体装置間接続用ランド部６、およ
び接続部７を備えている。The wiring board 1 is, as shown in FIG.
Insulating substrate 2, external connection terminal portion 3, wiring pattern 4,
The terminal portion 5, the land portion 6 for connecting between semiconductor devices, and the connecting portion 7 are provided.

【００３８】絶縁性基板２は、例えばポリイミドやガラ
スエポキシなどの絶縁性を有する物質からなり、また、
半導体チップ１０をその内側に搭載するための貫通孔部
２ａと、外部接続用端子部３が配される位置に対応する
ように開口部２ｂ…とを有する。開口部２ｂ内には銀や
金などによるメッキまたは導電性ペーストが充填された
接続部７が形成されている。The insulating substrate 2 is made of an insulating material such as polyimide or glass epoxy.
It has a through hole 2a for mounting the semiconductor chip 10 therein, and openings 2b ... Corresponding to the positions where the external connection terminal portions 3 are arranged. In the opening 2b, a connecting portion 7 is formed which is plated with silver or gold or filled with a conductive paste.

【００３９】絶縁性基板２上には、ターミナル部５およ
び配線パターン４が、また、それらの上には外部接続用
端子部３が設けられている。一方、絶縁性基板２上にお
いてターミナル部５、配線パターン４および外部接続用
端子部３が設けられている面と対向する面上には、半導
体装置間接続用ランド部６…が設けられている。A terminal portion 5 and a wiring pattern 4 are provided on the insulating substrate 2, and an external connection terminal portion 3 is provided thereon. On the other hand, on the surface of the insulating substrate 2, which faces the surface on which the terminal portion 5, the wiring pattern 4, and the external connection terminal portion 3 are provided, semiconductor device connection land portions 6 are provided. .

【００４０】ターミナル部５は、貫通孔部２ａに張り出
すように配されており、ボンディングワイヤ８により半
導体チップ１０と接続されている。ターミナル部５は、
導電性金属箔、例えばＣｕ箔により形成されている。タ
ーミナル部５の形状などについては後述する。The terminal portion 5 is arranged so as to project to the through hole portion 2a, and is connected to the semiconductor chip 10 by the bonding wire 8. The terminal part 5
It is made of a conductive metal foil such as Cu foil. The shape and the like of the terminal portion 5 will be described later.

【００４１】配線パターン４は、図４（ａ）に示すよう
に、ターミナル部５と後述する外部接続用端子部３とを
接続する。配線パターン４は、導電性金属箔、例えばＣ
ｕ箔により形成されている。なお、ここでは、配線パタ
ーン４とターミナル部５とは、一体成形により形成、即
ち、配線パターン４の端部がターミナル部５を構成する
ように形成しているが、これに限定されるものではな
い。As shown in FIG. 4A, the wiring pattern 4 connects the terminal portion 5 and the external connection terminal portion 3 described later. The wiring pattern 4 is a conductive metal foil such as C
It is made of u foil. Here, the wiring pattern 4 and the terminal portion 5 are formed by integral molding, that is, the end portions of the wiring pattern 4 form the terminal portion 5, but the present invention is not limited to this. Absent.

【００４２】外部接続用端子部３は、図４（ｂ）に示す
ように、配線パターン４の一端であるランド部４ａ上
に、はんだボールをリフロー処理することにより形成し
てなるものである。As shown in FIG. 4B, the external connection terminal portion 3 is formed by reflowing a solder ball on the land portion 4a which is one end of the wiring pattern 4.

【００４３】半導体装置間接続用ランド部６は、半導体
装置間を接続するために、各ランド部４ａと対向する位
置にそれぞれ形成されている。ランド部４ａと半導体装
置間接続用ランド部６とは、開口部２ｂ内の接続部７を
介して電気的に互いに接続されている。よって、相対す
る位置にある各ランド部４ａ・６は、それぞれ、同じ電
気信号を有するように配線されている。The inter-semiconductor device connecting lands 6 are formed at positions facing the respective lands 4a in order to connect the semiconductor devices. The land portion 4a and the semiconductor device connecting land portion 6 are electrically connected to each other through the connection portion 7 in the opening 2b. Therefore, the land portions 4a and 6 located at the opposite positions are wired so as to have the same electric signal.

【００４４】また、半導体チップ１０としては、例え
ば、ＣＰＵ（Central Processing Unit ）やメモリなど
の集積回路（ＬＳＩ：Large Scaled Integrated circui
t ）があげられる。As the semiconductor chip 10, for example, an integrated circuit (LSI: Large Scaled Integrated circui) such as a CPU (Central Processing Unit) and a memory.
t).

【００４５】半導体チップ１０は、配線基板１における
貫通孔部２ａの内側に搭載されている。半導体チップ１
０の辺縁部には、図１に示すボンディングパッド１１が
複数配設されている。ボンディングパッド１１上のボン
ディング点（第１ボンディング点）Ｆは、ボンディング
ワイヤ８により配線基板１上のターミナル部５上のボン
ディング点（第２ボンディング点）Ｇと接続されてい
る。ボンディングワイヤ８は、例えばＡｕなどの導電性
を有する材料からなり、ワイヤボンディング法により配
線基板１上のターミナル部５と半導体チップ１０とを電
気的に接続するものである。The semiconductor chip 10 is mounted inside the through hole 2a in the wiring board 1. Semiconductor chip 1
A plurality of bonding pads 11 shown in FIG. The bonding point (first bonding point) F on the bonding pad 11 is connected to the bonding point (second bonding point) G on the terminal portion 5 on the wiring board 1 by the bonding wire 8. The bonding wire 8 is made of a conductive material such as Au, and electrically connects the terminal portion 5 on the wiring board 1 and the semiconductor chip 10 by a wire bonding method.

【００４６】封止部９は、樹脂からなり、半導体チップ
１０およびボンディングワイヤ８を覆うように配されて
いる。これにより、半導体チップ１０およびボンディン
グワイヤ８を保護することができる。従って、信頼性の
高い半導体装置を提供することができる。The sealing portion 9 is made of resin and is arranged so as to cover the semiconductor chip 10 and the bonding wires 8. Thereby, the semiconductor chip 10 and the bonding wire 8 can be protected. Therefore, a highly reliable semiconductor device can be provided.

【００４７】以下、半導体装置の製造工程の一例につい
て、図５に基づいて説明する。An example of the manufacturing process of the semiconductor device will be described below with reference to FIG.

【００４８】配線パターン４およびターミナル部５、半
導体装置間接続用ランド部６が対向する両面に形成され
た絶縁性基板２の貫通孔部２ａに、半導体チップ１０を
搭載できるように、予めフィルム２０を貼り付けてお
き、貫通孔部２ａ内のフィルム２０上に半導体チップ１
０を搭載する（図５（ａ））。The film 20 is previously prepared so that the semiconductor chip 10 can be mounted in the through holes 2a of the insulative substrate 2 formed on the opposite surfaces of the wiring pattern 4, the terminal portion 5, and the semiconductor device connecting land portion 6 which face each other. Is attached to the semiconductor chip 1 on the film 20 in the through hole 2a.
0 is mounted (FIG. 5 (a)).

【００４９】なお、フィルム２０は、半導体装置の組み
立ての各工程で熱履歴に対して十分な耐熱性を有するも
のが望ましい。また、フィルム２０は、半導体チップ１
０を固定し、また、絶縁性基板２に容易に貼り付けるた
めに、その片面には接着成分を備えたものが望ましい。The film 20 preferably has sufficient heat resistance against heat history in each step of assembling the semiconductor device. The film 20 is the semiconductor chip 1
In order to fix 0 and to easily attach it to the insulating substrate 2, one having an adhesive component on one surface is desirable.

【００５０】次に、絶縁性基板２上のターミナル部５と
半導体チップ１０上のボンディングパッド１１（図１参
照）とをボンディングワイヤ８により接続する。即ち、
配線基板１の絶縁性基板２と半導体チップ１０とをワイ
ヤボンディング法を用いて接続する（図５（ｂ））。こ
のワイヤボンディング法については後述する。Next, the terminal portion 5 on the insulating substrate 2 and the bonding pad 11 (see FIG. 1) on the semiconductor chip 10 are connected by the bonding wire 8. That is,
The insulating substrate 2 of the wiring board 1 and the semiconductor chip 10 are connected using a wire bonding method (FIG. 5B). This wire bonding method will be described later.

【００５１】その後、半導体チップ１０およびボンディ
ングワイヤ８をトランスファーモールド法を用いて樹脂
封止することにより封止部９を形成する（図５
（ｃ））。なお、封止方法はトランスファーモールド法
に限定されるものではなく、ポッティングによる描画法
やスクリーンマスクを用いた印刷法でもかまわない。Thereafter, the semiconductor chip 10 and the bonding wires 8 are resin-sealed by the transfer molding method to form the sealing portion 9 (FIG. 5).
(C)). The sealing method is not limited to the transfer molding method, and a drawing method by potting or a printing method using a screen mask may be used.

【００５２】次いで、配線基板１の上記モールド封止面
（封止部９が形成されている側の面）上のランド部４ａ
（図４（ｂ）参照）上に、はんだペーストを印刷後、リ
フローにより半球状に外部接続用端子部３を形成する
（図５（ｄ））。なお、外部接続用端子部３の形成方法
は特に限定されるものではなく、はんだボールを用いて
ボール搭載法により形成してもかまわない。Next, the land portion 4a on the mold sealing surface of the wiring board 1 (the surface on the side where the sealing portion 9 is formed).
After the solder paste is printed on (see FIG. 4B), the external connection terminal portion 3 is formed in a hemispherical shape by reflow (FIG. 5D). The method of forming the external connection terminal portion 3 is not particularly limited and may be formed by a ball mounting method using solder balls.

【００５３】そして、ダイシングにより半導体装置を個
片化する（図５（ｅ））。なお、半導体装置を個片化す
る方法は特に限定されるものではなく、ルーターや金型
による切断でもかまわない。Then, the semiconductor device is divided into individual pieces by dicing (FIG. 5E). The method of dividing the semiconductor device into individual pieces is not particularly limited, and cutting with a router or a mold may be used.

【００５４】ここで、上記図５（ｂ）に示すワイヤボン
ディング法を用いた接続（ボンディング、結線）方法に
ついて、図６（ａ）〜（ｆ）に基づいて説明する。Here, a connection (bonding) method using the wire bonding method shown in FIG. 5B will be described with reference to FIGS. 6A to 6F.

【００５５】まず、電極６１によりワイヤ６２の先端に
ボール６３を形成する（図６（ａ））。そして、キャピ
ラリ６４が下降させ、半導体チップ１０上のボンディン
グパッド１１上のボンディング点Ｆ（図１参照）にボー
ル６３を圧着する（図６（ｂ））。First, a ball 63 is formed on the tip of the wire 62 by the electrode 61 (FIG. 6A). Then, the capillary 64 is lowered, and the ball 63 is pressure-bonded to the bonding point F (see FIG. 1) on the bonding pad 11 on the semiconductor chip 10 (FIG. 6B).

【００５６】次に、ワイヤ６２を繰り出しながら矢印イ
方向にキャピラリ６４を上昇させ、そして、キャピラリ
６４を横方向（矢印ロ方向）に移動させて、さらに矢印
ハ方向に上昇させる（図６（ｃ））。Next, while the wire 62 is being fed out, the capillary 64 is raised in the direction of arrow A, and the capillary 64 is moved in the lateral direction (direction of arrow B) to be further raised in the direction of arrow C (see FIG. 6C). )).

【００５７】その後、矢印ニに示す円弧運動をするよう
に、キャピラリ６４を下降移動（図６ (ｄ））させる。After that, the capillary 64 is moved downward (FIG. 6 (d)) so as to perform the circular arc movement shown by the arrow d.

【００５８】続いて、キャピラリ６４を下降移動させ、
絶縁性基板２上のターミナル部５のボンディング点Ｇ
（図１参照）にワイヤ６２をキャピラリ６４で圧着さ
せ、ボンディングワイヤ８を形成する (図６（ｅ））。
そして、図示しないクランパによりワイヤ６２を引っ張
って切断しながら再び上昇させ（図６（ｆ））、次のボ
ンディングへと移る。Then, the capillary 64 is moved down,
Bonding point G of the terminal portion 5 on the insulating substrate 2
The wire 62 is pressure-bonded to the bonding wire 8 (see FIG. 1) by the capillary 64 (FIG. 6E).
Then, the wire 62 is pulled and cut by a clamper (not shown) to rise again (FIG. 6F), and the process proceeds to the next bonding.

【００５９】以下、ターミナル部５およびターミナル部
５とボンディングパッド１１とのボンディングについ
て、図１〜図３に基づいて説明する。The terminal portion 5 and the bonding between the terminal portion 5 and the bonding pad 11 will be described below with reference to FIGS.

【００６０】図１に示すように、半導体チップ１０にお
けるボンディングパッド１１上のボンディング点Ｆと、
ターミナル部５におけるボンディング点Ｇとはボンディ
ングワイヤ８を介して電気的に接続されている。As shown in FIG. 1, a bonding point F on the bonding pad 11 of the semiconductor chip 10 and
The bonding point G on the terminal portion 5 is electrically connected via a bonding wire 8.

【００６１】図２は、絶縁性基板２上のターミナル部５
の構造について示す詳細図である。同図に示すように、
ターミナル部５における半導体チップ１０側の端部であ
る端縁部５ａは、半導体チップ１０側に凸の円弧状とな
っている。ターミナル部５の下に配されている絶縁性基
板２も、ターミナル部５と同様、その端部は、半導体チ
ップ１０側に凸の円弧状となっている。FIG. 2 shows the terminal portion 5 on the insulating substrate 2.
It is a detailed view showing the structure of. As shown in the figure,
An edge 5a, which is an end of the terminal portion 5 on the semiconductor chip 10 side, has a convex arc shape on the semiconductor chip 10 side. Similarly to the terminal portion 5, the end of the insulating substrate 2 arranged below the terminal portion 5 also has an arc shape that is convex toward the semiconductor chip 10.

【００６２】また、図３（ａ）に示すように、ボンディ
ング点Ｇは、端縁部５ａを構成する円弧を含む円の中心
点である。Further, as shown in FIG. 3 (a), the bonding point G is the center point of the circle including the arc forming the edge 5a.

【００６３】これにより、上記円弧の両端を結ぶ直線に
垂直な中心線からの、ボンディングワイヤ８の角度θ
が、円弧状の端縁部５ａとボンディング点Ｇとを含む扇
形の中心角以内であれば、即ち、ボンディングワイヤ８
が円弧状の端縁部５ａ上に配される範囲内であれば、ど
のような場合でも、ターミナル部５とボンディングワイ
ヤ８とは直交することとなる。Thus, the angle θ of the bonding wire 8 from the center line perpendicular to the straight line connecting both ends of the arc.
Is within the central angle of the sector including the arc-shaped edge 5a and the bonding point G, that is, the bonding wire 8
In any case, as long as is within the range of being arranged on the arc-shaped edge portion 5a, the terminal portion 5 and the bonding wire 8 are orthogonal to each other.

【００６４】一般に、薄型パッケージにおいては、ボン
ディングワイヤ８の高さを低くする。このため、半導体
チップ１０のボンディングパッド１１の位置を配線基板
１のターミナル部５の位置よりも低くすることが多い。Generally, in a thin package, the height of the bonding wire 8 is lowered. For this reason, the position of the bonding pad 11 of the semiconductor chip 10 is often set lower than the position of the terminal portion 5 of the wiring board 1.

【００６５】また、ボンディングワイヤ８の長さが長い
場合、ボンディングワイヤ８の高さを抑えるために、タ
ーミナル部５上面より下方にくぼみ部Ａ（図６（ｄ）〜
（ｆ）参照）があるようなボンディングワイヤ８を形成
する際、 キャピラリ６４（図６参照）より先にボンディ
ングワイヤ８がターミナル部５の端縁部５ａに接触す
る。When the length of the bonding wire 8 is long, in order to suppress the height of the bonding wire 8, a recess A (FIG. 6 (d) .about.
When forming the bonding wire 8 such as that shown in (f), the bonding wire 8 comes into contact with the end edge portion 5a of the terminal portion 5 before the capillary 64 (see FIG. 6).

【００６６】しかしながら、上記のように、ターミナル
部５の端縁部５ａは、半導体チップ１０側に凸の円弧状
であり、ボンディング点Ｇは、端縁部５ａの円弧により
構成される円の中心点であることにより、ボンディング
ワイヤ８がボンディング点Ｇに対してどの方向にあって
も、ボンディングワイヤ８とターミナル部５の端縁部５
ａとは直交する。However, as described above, the end edge portion 5a of the terminal portion 5 has a convex arc shape toward the semiconductor chip 10 side, and the bonding point G is the center of the circle formed by the arc of the end edge portion 5a. Since it is a point, no matter which direction the bonding wire 8 is with respect to the bonding point G, the bonding wire 8 and the edge 5 of the terminal portion 5
It is orthogonal to a.

【００６７】従って、配線基板１に半導体チップ１０を
搭載する際に、半導体チップ１０に位置ずれが生じたと
しても、ボンディングワイヤ８とターミナル部５の端縁
部５ａとは直交する。Therefore, when the semiconductor chip 10 is mounted on the wiring board 1, even if the semiconductor chip 10 is displaced, the bonding wire 8 and the edge 5a of the terminal portion 5 are orthogonal to each other.

【００６８】これにより、ボンディング点Ｆとボンディ
ング点Ｇとの間に結線されたボンディングワイヤ８は、
ターミナル部５の端縁部５ａに沿って位置ずれが生じる
ことがなく、ボンディング点Ｆ・Ｇがそれぞれ狭ピッチ
で配されていても、隣りあうボンディングワイヤ８が接
触することはない。As a result, the bonding wire 8 connected between the bonding point F and the bonding point G is
Positional displacement does not occur along the edge 5a of the terminal portion 5, and even if the bonding points F and G are arranged at a narrow pitch, the adjacent bonding wires 8 do not come into contact with each other.

【００６９】また、ワイヤボンド（ボンディング）時や
樹脂封止時においてもボンディングワイヤ８が湾曲する
ことはなく、隣りあうボンディングワイヤ８が接触する
ことはない。The bonding wires 8 do not bend even during wire bonding (bonding) or resin sealing, and the adjacent bonding wires 8 do not come into contact with each other.

【００７０】この結果、例えば半導体装置の組み立て工
程における歩留まりの向上を図ることができると共に、
信頼性の高い半導体装置を提供することができる。As a result, for example, the yield in the process of assembling the semiconductor device can be improved, and at the same time,
A highly reliable semiconductor device can be provided.

【００７１】また、図２に示すように、ターミナル部５
の下に配されている絶縁性基板２も、ターミナル５と共
に、貫通孔部２ａに張り出すように形成されていること
により、ボンディングワイヤ８が配線基板１に接触する
ことを防止することができる。従って、ボンディングワ
イヤ８とターミナル部５の端縁部５ａとが、より確実に
直交することができる。Further, as shown in FIG.
Since the insulating substrate 2 arranged below the terminal 5 is also formed so as to project to the through hole 2a together with the terminal 5, the bonding wire 8 can be prevented from coming into contact with the wiring substrate 1. . Therefore, the bonding wire 8 and the end edge portion 5a of the terminal portion 5 can be more reliably orthogonal to each other.

【００７２】なお、ターミナル部５の下に配されている
絶縁性基板２の端部は、円弧状に限定されるものではな
い。The end portion of the insulating substrate 2 arranged below the terminal portion 5 is not limited to the arc shape.

【００７３】また、図３（ｂ）に示すように、端縁部５
ａにおける円弧の範囲を小さくしてもかまわない。これ
により、ターミナル部５の幅を小さくすることができ、
従って、ターミナル部５…を高密度に配列することがで
きる。これにより、半導体チップ１０の信号処理の高速
化・高機能化を図ることができる半導体装置を提供する
ことができる。Further, as shown in FIG. 3B, the edge 5
It does not matter if the range of the arc in a is reduced. As a result, the width of the terminal portion 5 can be reduced,
Therefore, the terminal portions 5 can be arranged in high density. As a result, it is possible to provide a semiconductor device capable of achieving high-speed and high-performance signal processing of the semiconductor chip 10.

【００７４】なお、本発明のターミナル部５の形状およ
びボンディング点の位置については、リードフレームタ
イプのインナーリード部の先端にも適用できる。The shape of the terminal portion 5 and the position of the bonding point of the present invention can be applied to the tip of the inner lead portion of the lead frame type.

【００７５】[0075]

【発明の効果】以上のように、本発明の配線基板は、搭
載される半導体チップと対向するターミナル部の端縁部
は、半導体チップ側に凸の円弧状である構成である。As described above, the wiring board of the present invention is configured such that the edge portion of the terminal portion facing the semiconductor chip to be mounted has a circular arc shape protruding toward the semiconductor chip.

【００７６】これにより、例えば、ターミナル部の端縁
部における円弧により構成される円の中心点をターミナ
ル部におけるボンディング点とすることで、ターミナル
部と半導体チップとを接続するボンディングワイヤがタ
ーミナル部に対してどの方向にあっても、ボンディング
ワイヤとターミナル部の端縁部とは直交する。従って、
例えば、配線基板に半導体チップを搭載する際に、半導
体チップに位置ずれが生じたとしても、ボンディングワ
イヤとターミナル部の端縁部とは直交する。Thus, for example, by setting the center point of the circle formed by the arc at the end edge of the terminal section as the bonding point in the terminal section, the bonding wire connecting the terminal section and the semiconductor chip is connected to the terminal section. On the other hand, the bonding wire and the edge of the terminal portion are orthogonal to each other in any direction. Therefore,
For example, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is misaligned, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００７７】従って、ボンディングワイヤはターミナル
部の端縁部に沿って位置ずれが生じることがなく、隣り
あうボンディングワイヤが接触することはない。また、
同一の配線基板に対して、多種多様の半導体チップを用
いることができるといった効果を奏する。Therefore, the bonding wires are not displaced along the edge portion of the terminal portion, and the adjacent bonding wires do not come into contact with each other. Also,
There is an effect that various kinds of semiconductor chips can be used for the same wiring board.

【００７８】本発明の配線基板は、貫通孔部の形状がタ
ーミナル部の端縁部の形状に対応しており、ターミナル
部の端縁部側の端部およびその下に配されている絶縁性
基板は、搭載される半導体チップ側に張り出すように形
成されている構成である。In the wiring board of the present invention, the shape of the through hole corresponds to the shape of the end edge of the terminal portion, and the end portion on the end edge side of the terminal portion and the insulating property provided under the end portion are disposed. The substrate is formed so as to project toward the mounted semiconductor chip.

【００７９】これにより、ボンディングワイヤが配線基
板に接触することを防止することができ、ボンディング
ワイヤとターミナル部の端縁部とは、より確実に直交す
ることができるといった効果を奏する。With this, it is possible to prevent the bonding wire from coming into contact with the wiring board, and it is possible to more reliably make the bonding wire and the edge portion of the terminal portion orthogonal to each other.

【００８０】本発明の半導体装置は、上記記載の配線基
板と半導体チップとを備え、配線基板と半導体チップと
は、ボンディングワイヤにより電気的に接続されている
構成である。A semiconductor device of the present invention comprises the above wiring board and a semiconductor chip, and the wiring board and the semiconductor chip are electrically connected by a bonding wire.

【００８１】これにより、例えば、ターミナル部の端縁
部における円弧により構成される円の中心点をターミナ
ル部におけるボンディング点とすることにより、ターミ
ナル部と半導体チップとを接続するボンディングワイヤ
がターミナル部に対してどの方向にあっても、ボンディ
ングワイヤとターミナル部の端縁部とは直交する。従っ
て、配線基板に半導体チップを搭載する際に、半導体チ
ップに位置ずれが生じたとしても、ボンディングワイヤ
とターミナル部の端縁部とは直交する。Thus, for example, by setting the center point of the circle formed by the arc at the end edge portion of the terminal portion as the bonding point in the terminal portion, the bonding wire connecting the terminal portion and the semiconductor chip is connected to the terminal portion. On the other hand, the bonding wire and the edge of the terminal portion are orthogonal to each other in any direction. Therefore, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００８２】従って、ボンディングワイヤは、ターミナ
ル部の端縁部に沿って位置ずれが生じることがなく、隣
りあうボンディングワイヤが接触することはない。この
結果、例えば半導体装置の組み立て工程における歩留ま
りの向上を図ることができると共に、信頼性の高い半導
体装置を提供することができるといった効果を奏する。Therefore, the bonding wires will not be displaced along the edge of the terminal portion, and the adjacent bonding wires will not come into contact with each other. As a result, for example, the yield in the process of assembling the semiconductor device can be improved, and a highly reliable semiconductor device can be provided.

【００８３】本発明の半導体装置は、ターミナル部が、
端縁部の円弧により構成される円の中心点にボンディン
グワイヤがボンディングされている構成である。In the semiconductor device of the present invention, the terminal portion is
The bonding wire is bonded to the center point of the circle formed by the arc of the edge portion.

【００８４】これにより、ターミナル部と半導体チップ
とを接続するボンディングワイヤがターミナル部に対し
てどの方向にあっても、ボンディングワイヤとターミナ
ル部の端縁部とは直交する。従って、配線基板に半導体
チップを搭載する際に、半導体チップに位置ずれが生じ
たとしても、ボンディングワイヤとターミナル部の端縁
部とは直交する。As a result, no matter which direction the bonding wire connecting the terminal portion and the semiconductor chip is with respect to the terminal portion, the bonding wire and the edge portion of the terminal portion are orthogonal to each other. Therefore, when the semiconductor chip is mounted on the wiring board, even if the semiconductor chip is displaced, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００８５】この結果、ボンディングワイヤは、ターミ
ナル部の端縁部に沿って位置ずれが生じることがなく、
隣りあうボンディングワイヤが接触することを防止する
ことができるといった効果を奏する。As a result, the bonding wire is not displaced along the edge of the terminal portion,
It is possible to prevent contact between adjacent bonding wires.

【００８６】本発明の半導体装置は、半導体チップとボ
ンディングワイヤとが、樹脂封止されている構成であ
る。The semiconductor device of the present invention has a structure in which the semiconductor chip and the bonding wire are resin-sealed.

【００８７】これにより、半導体チップとボンディング
ワイヤとを保護することができ、信頼性の高い半導体装
置を提供することができるといった効果を奏する。As a result, the semiconductor chip and the bonding wire can be protected, and the semiconductor device with high reliability can be provided.

【００８８】本発明の半導体装置は、絶縁性基板上に配
されたターミナル部における半導体チップ側の端縁部
は、半導体チップ側に凸の円弧状であり、第２ボンディ
ング点は、円弧により構成される円の中心にある構成で
ある。In the semiconductor device of the present invention, the edge portion on the semiconductor chip side of the terminal portion arranged on the insulating substrate has a circular arc shape protruding toward the semiconductor chip side, and the second bonding point is formed by the circular arc. It is the composition in the center of the circle.

【００８９】これにより、第２ボンディング点と結線さ
れるボンディングワイヤが第２ボンディング点に対して
どの方向にあっても、ボンディングワイヤとターミナル
部の端縁部とは直交する。As a result, no matter which direction the bonding wire connected to the second bonding point is with respect to the second bonding point, the bonding wire and the edge of the terminal portion are orthogonal to each other.

【００９０】従って、第１ボンディング点と第２ボンデ
ィング点との間に結線されたボンディングワイヤは、タ
ーミナル部の端縁部に沿って位置ずれが生じることがな
く、第１・第２ボンディング点がそれぞれ狭ピッチで配
されていても、隣りあうボンディングワイヤが接触する
ことはない。Therefore, the bonding wire connected between the first bonding point and the second bonding point will not be displaced along the edge of the terminal portion, and the first and second bonding points will not be displaced. Even if they are arranged at a narrow pitch, the adjacent bonding wires do not come into contact with each other.

【００９１】この結果、例えば半導体装置の組み立て工
程における歩留まりの向上を図ることができると共に、
信頼性の高い半導体装置を提供することができるといっ
た効果を奏する。As a result, for example, the yield in the process of assembling the semiconductor device can be improved, and at the same time,
It is possible to provide a highly reliable semiconductor device.

【００９２】本発明の半導体装置は、ターミナル部の円
弧状の端縁部が、ターミナル部間において貫通孔部を構
成する絶縁性基板の端部より貫通孔部内側に張り出すよ
うに配されている構成である。In the semiconductor device of the present invention, the arcuate end edge portions of the terminal portions are arranged so as to project from the end portions of the insulating substrate forming the through hole portions to the inside of the through hole portions between the terminal portions. It has a structure.

【００９３】これにより、ボンディングワイヤが配線基
板に接触することを防止することができ、ボンディング
ワイヤとターミナル部の端縁部とは、より確実に直交す
ることができるといった効果を奏する。As a result, it is possible to prevent the bonding wire from coming into contact with the wiring board, and it is possible to more reliably make the bonding wire and the end edge portion of the terminal portion orthogonal to each other.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施の一形態に係る半導体装置の要部
の構成を示す説明図である。FIG. 1 is an explanatory diagram showing a configuration of a main part of a semiconductor device according to an embodiment of the present invention.

【図２】絶縁性基板上のターミナル部の構造を示す詳細
図である。FIG. 2 is a detailed view showing a structure of a terminal portion on an insulating substrate.

【図３】ターミナル部の端縁部の構成を示す説明図であ
り、（ａ）は、端縁部の円弧の範囲が大きい場合、
（ｂ）は、端縁部の円弧の範囲が小さい場合を示すもの
である。FIG. 3 is an explanatory view showing a configuration of an edge portion of the terminal portion, FIG. 3A shows a case where a range of an arc of the edge portion is large
(B) shows the case where the range of the arc of the edge portion is small.

【図４】（ａ）は、図１に示す半導体装置の概略の構成
を示す平面図であり、（ｂ）は、（ａ）のＥ−Ｅ´線矢
視断面図である。FIG. 4A is a plan view showing a schematic configuration of the semiconductor device shown in FIG. 1, and FIG. 4B is a sectional view taken along the line EE ′ of FIG.

【図５】（ａ）〜（ｅ）は、図１に示す半導体装置の製
造工程の一例を示す工程フロー図である。5A to 5E are process flow charts showing an example of a manufacturing process of the semiconductor device shown in FIG.

【図６】（ａ）〜（ｆ）は、ワイヤボンディング法によ
る半導体チップと配線基板との接続工程を示す工程フロ
ー図である。6A to 6F are process flow diagrams showing a process of connecting a semiconductor chip and a wiring board by a wire bonding method.

【図７】ワイヤボンディング法による半導体チップと配
線基板との接続工程の一部を示す説明図である。FIG. 7 is an explanatory diagram showing a part of a process of connecting a semiconductor chip and a wiring board by a wire bonding method.

【図８】従来の半導体装置においてボンディングワイヤ
のずれる方向を示す説明図であり、（ａ）は、各ターミ
ナル部の端縁部がその下に配されている絶縁性基板と共
に分離している場合、（ｂ）は、それぞれに分離してい
る各ターミナル部の端縁部の下に配されている絶縁性基
板は分離していない場合を示すものである。FIG. 8 is an explanatory diagram showing a direction in which a bonding wire is displaced in a conventional semiconductor device, in which (a) shows a case where an end edge portion of each terminal portion is separated together with an insulating substrate disposed therebelow. , (B) show the case where the insulating substrate arranged below the edge of each terminal part which is separated from each other is not separated.

【図９】従来の半導体装置においてボンディングワイヤ
がずれた場合の構成を示す説明図である。FIG. 9 is an explanatory diagram showing a configuration when a bonding wire is displaced in a conventional semiconductor device.

【図１０】（ａ）〜（ｅ）は、従来の半導体装置におけ
るターミナル部の端縁部の形状を示す説明図である。10A to 10E are explanatory views showing the shape of the edge portion of the terminal portion in the conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１ 配線基板 ２ 絶縁性基板 ２ａ 貫通孔部 ２ｂ 開口部 ３ 外部接続用端子部 ４ 配線パターン ４ａ ランド部 ５ ターミナル部 ５ａ 端縁部 ６ 半導体装置間接続用ランド部 ７ 接続部 ８ ボンディングワイヤ ９ 封止部 １０ 半導体チップ Ａ くぼみ部 Ｆ ボンディング点（第１ボンディング点） Ｇ ボンディング点（第２ボンディング点） 1 wiring board 2 Insulating substrate 2a through hole 2b opening 3 External connection terminal 4 wiring patterns 4a Land part 5 Terminal 5a edge 6 Land for connecting semiconductor devices 7 connection 8 Bonding wire 9 Sealing part 10 semiconductor chips A hollow part F bonding point (first bonding point) G bonding point (second bonding point)

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】半導体チップ搭載用の貫通孔部を有する絶
縁性基板上に、ワイヤボンディング法により上記半導体
チップに接続されるターミナル部を備えた配線基板にお
いて、 搭載される半導体チップと対向する上記ターミナル部の
端縁部は、半導体チップ側に凸の円弧状であることを特
徴とする配線基板。1. A wiring board having a terminal portion connected to the semiconductor chip by a wire bonding method on an insulating substrate having a through hole for mounting a semiconductor chip, the wiring board facing the semiconductor chip to be mounted. The wiring board is characterized in that an edge portion of the terminal portion has an arc shape convex toward the semiconductor chip side. 【請求項２】上記貫通孔部の形状は、上記ターミナル部
の端縁部の形状に対応しており、上記ターミナル部にお
ける端縁部側の端部およびその下に配されている絶縁性
基板は、搭載される半導体チップ側に張り出すように形
成されていることを特徴とする請求項１に記載の配線基
板。2. The shape of the through hole portion corresponds to the shape of the edge portion of the terminal portion, and the end portion on the edge portion side of the terminal portion and the insulating substrate arranged below the edge portion. The wiring board according to claim 1, wherein the wiring board is formed so as to project to the side of the mounted semiconductor chip. 【請求項３】請求項１または２に記載の配線基板と半導
体チップとを備え、 上記配線基板と半導体チップとは、ボンディングワイヤ
により電気的に接続されていることを特徴とする半導体
装置。3. A semiconductor device comprising the wiring board according to claim 1 and a semiconductor chip, wherein the wiring board and the semiconductor chip are electrically connected by a bonding wire. 【請求項４】上記ターミナル部は、上記円弧により構成
される円の中心点に上記ボンディングワイヤがボンディ
ングされていることを特徴とする請求項３に記載の半導
体装置。4. The semiconductor device according to claim 3, wherein the terminal portion has the bonding wire bonded to a center point of a circle formed by the arc. 【請求項５】上記半導体チップとボンディングワイヤと
は、樹脂封止されていることを特徴とする請求項３また
は４に記載の半導体装置。5. The semiconductor device according to claim 3, wherein the semiconductor chip and the bonding wire are resin-sealed. 【請求項６】半導体チップと、該半導体チップを搭載す
るための貫通孔部を有する絶縁性基板およびワイヤボン
ディング法により上記半導体チップに接続される複数の
ターミナル部を有する配線基板とを備え、上記半導体チ
ップ上の第１ボンディング点と上記ターミナル部上の第
２ボンディング点とがボンディングワイヤにより結線さ
れた半導体装置において、 上記絶縁性基板上に配されたターミナル部における上記
半導体チップ側の端縁部は、半導体チップ側に凸の円弧
状であり、 上記第２ボンディング点は、上記円弧により構成される
円の中心にあることを特徴とする半導体装置。6. A semiconductor chip, an insulating substrate having a through hole for mounting the semiconductor chip, and a wiring substrate having a plurality of terminals connected to the semiconductor chip by a wire bonding method. In a semiconductor device in which a first bonding point on a semiconductor chip and a second bonding point on the terminal portion are connected by a bonding wire, an edge portion of the terminal portion on the insulating substrate on the semiconductor chip side. Is a convex arc shape on the semiconductor chip side, and the second bonding point is at the center of the circle formed by the arc. 【請求項７】上記ターミナル部の円弧状の端縁部は、上
記ターミナル部間において上記貫通孔部を構成する絶縁
性基板の端部より貫通孔部内側に張り出すように配され
ていることを特徴とする請求項６に記載の半導体装置。7. The arc-shaped end edge portion of the terminal portion is arranged so as to project from the end portion of the insulating substrate forming the through hole portion to the inside of the through hole portion between the terminal portions. The semiconductor device according to claim 6, wherein:
JP2001350675A 2001-11-15 2001-11-15 Wiring substrate and semiconductor device Pending JP2003152010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001350675A JP2003152010A (en) 2001-11-15 2001-11-15 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001350675A JP2003152010A (en) 2001-11-15 2001-11-15 Wiring substrate and semiconductor device

Publications (1)

Publication Number Publication Date
JP2003152010A true JP2003152010A (en) 2003-05-23

Family

ID=19163126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001350675A Pending JP2003152010A (en) 2001-11-15 2001-11-15 Wiring substrate and semiconductor device

Country Status (1)

Country Link
JP (1) JP2003152010A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204558A (en) * 2011-03-25 2012-10-22 Citizen Electronics Co Ltd Wire bonding structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204558A (en) * 2011-03-25 2012-10-22 Citizen Electronics Co Ltd Wire bonding structure

Similar Documents

Publication Publication Date Title
US5606198A (en) Semiconductor chip with electrodes on side surface
KR100645415B1 (en) Semiconductor device and manufacturing method
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
US5952717A (en) Semiconductor device and method for producing the same
KR100373569B1 (en) Semiconductor device
CN107039387B (en) Lead frame, semiconductor device, and method for manufacturing lead frame
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100282003B1 (en) Chip scale package
US20070096271A1 (en) Substrate frame
JP4598316B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JP2001196641A (en) Surface mount semiconductor device
KR100390466B1 (en) multi chip module semiconductor package
JP2003152010A (en) Wiring substrate and semiconductor device
JPH10313170A (en) Wiring board
JPH0547836A (en) Mounting structure of semiconductor device
JP3174238B2 (en) Semiconductor device and method of manufacturing the same
JP3179414B2 (en) Semiconductor device and manufacturing method thereof
JPH09214093A (en) Mounting circuit device and manufacture of the same
JPH0821668B2 (en) Vertically mounted semiconductor device
JP2002151627A (en) Semiconductor device and its manufacturing method and method for mounting
JP3600138B2 (en) Semiconductor device
US20030042586A1 (en) Substrate for carrying a semiconductor chip and semiconductor device using same
JP2726648B2 (en) Semiconductor device