JP2003142525A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003142525A JP2003142525A JP2002327226A JP2002327226A JP2003142525A JP 2003142525 A JP2003142525 A JP 2003142525A JP 2002327226 A JP2002327226 A JP 2002327226A JP 2002327226 A JP2002327226 A JP 2002327226A JP 2003142525 A JP2003142525 A JP 2003142525A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- film
- bump electrodes
- electrodes
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置に係わ
り、特にバンプ電極間が樹脂膜により被覆されている半
導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which bump electrodes are covered with a resin film.
【０００２】[0002]
【従来の技術】従来、半導体基板内に形成された半導体
素子の信号入出力用の電極としてバンプ電極がある。バ
ンプ電極は基板表面より突出しているため、ＴＡＢ方式
の半導体装置やＣＯＢ（Ｃhip Ｏn Ｂord ）方式等を用
いる半導体装置の電極構造として有用である。2. Description of the Related Art Conventionally, bump electrodes have been used as signal input / output electrodes of semiconductor elements formed in a semiconductor substrate. Since the bump electrode is projected from the surface of the substrate, it is useful as an electrode structure of a TAB semiconductor device, a COB (Chip On Bord) semiconductor device, or the like.
【０００３】図４（ａ）〜（ｃ）は、この発明の前提と
なったバンプ電極を有する装置、およびその装置が有す
る問題点を説明する断面図である。4 (a) to 4 (c) are cross-sectional views for explaining a device having a bump electrode which is a premise of the present invention and a problem of the device.
【０００４】図４（ａ）に示すように、半導体基板１０
１上にバンプ電極１０２が形成されており、バンプ電極
１０２以外の装置表面上を、樹脂膜１０３等で被覆する
構造が考えられている。このような装置であると、基板
の表面が樹脂膜１０３で保護されるためリードと基板と
が直接に接触する問題（リード・ショ−ト）がなくな
る、樹脂膜１０３が形成されることにより耐熱サイクル
性が向上する等の利点が考えられる（特許文献１：特開
平１−１６４０４１号公報“バンプ構造を有するＩＣ素
子とその製造方法”）。As shown in FIG. 4A, the semiconductor substrate 10
A bump electrode 102 is formed on the first electrode 1, and a structure in which the surface of the device other than the bump electrode 102 is covered with a resin film 103 or the like is considered. In such a device, since the surface of the substrate is protected by the resin film 103, the problem of direct contact between the lead and the substrate (lead short) is eliminated, and the heat resistance due to the formation of the resin film 103 is eliminated. Advantages such as improved cycleability can be considered (Patent Document 1: Japanese Patent Laid-Open No. 1-164041 “IC element having bump structure and manufacturing method thereof”).
【０００５】しかしながら、図４（ａ）に示す装置で
は、バンプ電極１０２の頂上部１０４と樹脂膜１０３の
上端部１０５とが同一平面上に位置するため、次に説明
するような問題を生じる。However, in the device shown in FIG. 4A, since the top 104 of the bump electrode 102 and the upper end 105 of the resin film 103 are located on the same plane, the following problem arises.
【０００６】[0006]
【特許文献１】特開平１−１６４０４１号公報[Patent Document 1] Japanese Unexamined Patent Publication No. 1-164041
【０００７】[0007]
【発明が解決しようとする課題】図４（ａ）に示す装置
にリードをボンディングした時、図４（ｂ）に示すよう
に、ボンディング・ツール１０６の圧力Ｐによりリード
１０７が押され、リード１０７がバンプ電極１０２内に
押し込まれる。この時、バンプ電極１０２が押し出され
るように変形する。この変形により、樹脂膜１０３に参
照符号１０８に示すようなクラックが入る。樹脂膜１０
３にクラック１０８が入ると、このクラック１０８を介
して基板１０１内（装置内部）に、水分や有害な不純物
が侵入する恐れがある。このため、装置信頼性に影響が
でる。When a lead is bonded to the device shown in FIG. 4A, the lead 107 is pushed by the pressure P of the bonding tool 106, and the lead 107 is pressed, as shown in FIG. 4B. Are pushed into the bump electrodes 102. At this time, the bump electrode 102 is deformed so as to be pushed out. Due to this deformation, a crack as shown by reference numeral 108 is formed in the resin film 103. Resin film 10
If the crack 108 enters the groove 3, moisture or harmful impurities may enter the substrate 101 (inside the device) through the crack 108. Therefore, the device reliability is affected.
【０００８】図４（ｃ）は、図４（ｂ）に示す装置をこ
の紙面に垂直な方向から見た場合の断面を示している。
図４（ｃ）に示すように、図４（ａ）に示す装置では、
リード１０７と樹脂膜１０３とが互いに接触する。この
状態で、リード１０７を熱圧着を利用してボンディング
すると、熱がリード１０７を介して樹脂膜１０３に伝わ
る。この熱により樹脂膜１０３が変質する。変質した箇
所を、参照符号１０９を付して示す。樹脂膜１０３が変
質すると、上記同様、装置の信頼性に影響がでる。FIG. 4 (c) shows a cross section of the device shown in FIG. 4 (b) as seen from a direction perpendicular to the plane of the drawing.
As shown in FIG. 4C, in the device shown in FIG.
The lead 107 and the resin film 103 are in contact with each other. In this state, when the leads 107 are bonded by using thermocompression bonding, heat is transferred to the resin film 103 via the leads 107. This heat changes the quality of the resin film 103. The altered portion is indicated by the reference numeral 109. When the quality of the resin film 103 is changed, the reliability of the device is affected as in the above.
【０００９】この発明は上記事情に鑑みてなされたもの
で、その目的は、装置の信頼性に影響を与えることな
く、耐熱サイクル性を向上できる半導体装置を提供する
ことにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device capable of improving the thermal cycle resistance without affecting the reliability of the device.
【００１０】[0010]
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された複数の電極パッドと、
前記半導体基板上および前記複数の電極パッド上に形成
され、前記複数の電極パッド各々に達する複数の開口部
を有するパッシベーション膜と、前記複数の電極パッド
上および前記パッシベーション膜の複数の開口部近傍上
に形成された金属層と、前記金属層に、前記複数の電極
パッド各々に対応して形成された複数のバンプ電極と、
前記パッシベーション膜上に形成され、前記複数のバン
プ電極の周囲並びに前記複数のバンプ電極どうしの間を
被覆する樹脂膜と、前記複数のバンプ電極各々に接続さ
れた複数の電気的配線とを具備する。そして、前記複数
のバンプ電極各々の頂上部を前記樹脂膜の上端部から突
出させ、かつ前記電気的配線を前記樹脂膜に接触させず
に前記複数のバンプ電極各々に接続する。A semiconductor device according to the present invention comprises a plurality of electrode pads formed on a semiconductor substrate,
A passivation film formed on the semiconductor substrate and on the plurality of electrode pads and having a plurality of openings reaching each of the plurality of electrode pads; and on the plurality of electrode pads and on the vicinity of the plurality of openings of the passivation film. A metal layer formed on the metal layer, a plurality of bump electrodes formed on the metal layer corresponding to each of the plurality of electrode pads,
A resin film formed on the passivation film and covering the periphery of the plurality of bump electrodes and between the plurality of bump electrodes; and a plurality of electrical wirings connected to each of the plurality of bump electrodes. . Then, the top of each of the plurality of bump electrodes is projected from the upper end of the resin film, and the electrical wiring is connected to each of the plurality of bump electrodes without contacting the resin film.
【００１１】上記半導体装置にあっては、樹脂膜がバン
プ電極間を被覆する。このような樹脂膜は、バンプ電極
が電気的配線から受ける熱膨脹係数差による引張力に対
して抵抗となる。従って、装置の耐熱サイクル性が向上
する。In the above semiconductor device, the resin film covers the bump electrodes. Such a resin film becomes resistant to the tensile force due to the difference in thermal expansion coefficient between the bump electrode and the electrical wiring. Therefore, the thermal cycle resistance of the device is improved.
【００１２】また、上記バンプ電極間を被覆する樹脂膜
は、電気的配線をバンプ電極にボンディングする際の押
圧力に対して抵抗となり得る。従って、装置の信頼性が
向上する。Further, the resin film covering the bump electrodes can serve as a resistance against a pressing force when bonding the electrical wiring to the bump electrodes. Therefore, the reliability of the device is improved.
【００１３】バンプ電極の頂上部は、樹脂膜の上端部か
ら突出する。このため、電気的配線をボンディングする
際の押圧力によってバンプ電極が変形したとしても、そ
の変形によって樹脂膜にクラックが入ることを抑制でき
る。The top of the bump electrode projects from the upper end of the resin film. Therefore, even if the bump electrode is deformed by the pressing force when bonding the electrical wiring, it is possible to prevent the resin film from being cracked by the deformation.
【００１４】電気的配線は、樹脂膜に接触されずにバン
プ電極に接続される。このため、例えば、電気的配線を
バンプ電極にボンディングする際に熱を利用したとして
も樹脂膜の変質を防止できる。これらの点からも、装置
の信頼性が向上する。The electrical wiring is connected to the bump electrode without contacting the resin film. Therefore, for example, even if heat is used in bonding the electrical wiring to the bump electrode, the deterioration of the resin film can be prevented. From these points as well, the reliability of the device is improved.
【００１５】[0015]
【発明の実施の形態】以下、図面を参照して、この発明
を、ＩＣチップ（基板１）周囲をモ−ルド樹脂で固める
ＴＡＢ−ＦＰ（ＦＰ：Ｆlat Ｐackage）構造の装置に適
用した一実施例により説明する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment in which the present invention is applied to an apparatus having a TAB-FP (FP: Flat Package) structure in which the periphery of an IC chip (substrate 1) is fixed with a mold resin with reference to the drawings. An example will be described.
【００１６】図１（ａ）〜（ｄ）は、この発明の一実施
例に係わる半導体装置を主要な工程毎に示した断面図で
ある。FIGS. 1A to 1D are sectional views showing a semiconductor device according to an embodiment of the present invention for each main process.
【００１７】まず、図１（ａ）に示すように、図示せぬ
半導体素子が形成されたシリコン基板１上には、素子に
電気的に接続されたアルミニウム電極パッド２ａ〜２ｃ
が形成されている。電極パッド２ａ〜２ｃは、実際には
基板１上に酸化膜を介して形成されるが、この明細書で
は、基板１をこの酸化膜等を含んだ半導体集積回路体と
定義し、基板１内の詳細については省略することにす
る。電極パッド２ａ〜２ｃ上を含み基板１上には、ＰＳ
Ｇあるいは窒化シリコン等で構成されたパッシベーショ
ン膜３が形成されている。パッシベーション膜３には、
電極パッド２ａ〜２ｃにそれぞれ通じる開口部が形成さ
れている。この開口部近傍のパッシベーション膜３上に
は、パラジウム（Ｐｄ）／ニッケル（Ｎｉ）／チタン
（Ｔｉ）の積層構造で構成された金属層４ａ〜４ｃが形
成されている。この金属層４ａ〜４ｃは４０００オング
ストロ−ム程度の膜厚を有し、開口部を介して電極パッ
ド２ａ〜２ｃに電気的に接続されている。金属層４ａ〜
４ｃ上には電解メッキ法により析出された金（Ａｕ）で
構成された、高さ１８±２μｍ程度の金バンプ電極５ａ
〜５ｃが形成されている。First, as shown in FIG. 1A, on a silicon substrate 1 on which a semiconductor element (not shown) is formed, aluminum electrode pads 2a to 2c electrically connected to the element are formed.
Are formed. Although the electrode pads 2a to 2c are actually formed on the substrate 1 via an oxide film, in this specification, the substrate 1 is defined as a semiconductor integrated circuit body including the oxide film and the like. The details of will be omitted. PS on the substrate 1 including the electrode pads 2a to 2c
A passivation film 3 made of G or silicon nitride is formed. In the passivation film 3,
Openings communicating with the electrode pads 2a to 2c are formed. On the passivation film 3 near the opening, metal layers 4a to 4c having a laminated structure of palladium (Pd) / nickel (Ni) / titanium (Ti) are formed. The metal layers 4a-4c have a film thickness of about 4000 angstroms and are electrically connected to the electrode pads 2a-2c through the openings. Metal layer 4a-
Gold bump electrode 5a having a height of about 18 ± 2 μm and made of gold (Au) deposited by electrolytic plating on 4c
.About.5c are formed.
【００１８】図１（ａ）に示す構造の装置に対し、約１
０００ｃＰの粘度を持つポリイミド樹脂溶液を滴下し、
基板１を順次、５００ｒｐｍで１０秒間、１０００〜１
２００ｒｐｍで１０秒間回転させ、バンプ電極５ａ〜５
ｃ上を含み基板１上にポリイミド樹脂溶液を塗布する。
この後、ポリイミド樹脂溶液を窒素ガス（Ｎ2 ）雰囲気
中、温度１５０℃、６０分間の条件で乾燥し固化させ、
図１（ｂ）に示すように、バンプ電極５ａ〜５ｃの頂上
部７上で約１〜２μｍ（図中ｔ１）、パッシベーション
膜３上で７〜８μｍ（図中ｔ２）の膜厚を有するポリイ
ミド樹脂膜６を得る。For the device having the structure shown in FIG.
Drop the polyimide resin solution with a viscosity of 000 cP,
Substrate 1 sequentially at 500 rpm for 10 seconds, 1000-1
The bump electrodes 5a to 5 are rotated at 200 rpm for 10 seconds.
A polyimide resin solution is applied onto the substrate 1 including the upper part c.
Then, the polyimide resin solution is dried and solidified in a nitrogen gas (N 2 ) atmosphere at a temperature of 150 ° C. for 60 minutes.
As shown in FIG. 1B, a polyimide having a film thickness of about 1 to 2 μm (t1 in the drawing) on the tops 7 of the bump electrodes 5a to 5c and 7 to 8 μm (t2 in the drawing) on the passivation film 3. The resin film 6 is obtained.
【００１９】次に、通常のスキャン・ノズルタイプのポ
ジ型レジスト現像装置を用いて、基板１を４５０ｒｐ
ｍ、３０秒間回転させながら、コリン溶液を噴霧する。
これによって樹脂膜１の全面がエッチバックされ、バン
プ電極５ａ〜５ｃの頂上部７が露出するようになる。さ
らにエッチバックを続行することにより、バンプ電極５
ａ〜５ｃの頂上部７を、ポリイミド樹脂膜６の上端部８
より突出させる。この時、コリン溶液は実質的に金をエ
ッチングしないので、ポリイミド樹脂膜６のみを効果的
にエッチングすることができる。このエッチバックを行
う時間の一例としては、図１（ｂ）に示す膜厚ｔ２が、
５〜６μｍになる程度の時間に設定することが好まし
い。この後、窒素ガス雰囲気中、温度３２０℃の条件
で、ポリイミド樹脂膜６を最終固化させることにより、
図１（ｃ）に示すように、パッシベーション膜３上で４
〜５μｍ（図中ｔ３）の膜厚を有する保護膜としてのポ
リイミド樹脂膜６が得られる。この時、バンプ電極５ａ
〜５ｃの周辺を固めているポリイミド樹脂膜６の高さ
（図中ｔ４）は最低、バンプ電極５ａ〜５ｃの高さの大
体２割以上あれば、耐湿性や後に説明する耐熱サイクル
性を損なわない。また、上限としては、この後の行われ
るボンディング工程におけるバンプ電極５ａ〜５ｃの変
形を考慮し、リードが押し込まれる量程度、頂上部７を
上端部８より突出させておく。リードが押し込まれる量
は、ボンディング・ツールの精度により種々変わるが、
現在の一般的なツールでは、約４μｍ程度である。この
ような条件を満たすために、この実施例では、ポリイミ
ド樹脂膜６の高さｔ４は、４μｍ程度とした。これであ
ればバンプ電極５ａ〜５ｃの高さ１８±２μｍの時、バ
ンプ電極５ａ〜５ｃの高さの２割はポリイミド樹脂膜６
で囲まれ、また、頂上部７は上端部８より１２〜１６μ
ｍ程度突出する。Next, the substrate 1 is subjected to 450 rp by using a normal scan nozzle type positive resist developing apparatus.
Spray the choline solution while rotating for 30 seconds.
As a result, the entire surface of the resin film 1 is etched back, and the tops 7 of the bump electrodes 5a to 5c are exposed. By continuing the etch back, the bump electrode 5
a to 5c, the upper end 7 of the polyimide resin film 6
Make it more prominent. At this time, since the choline solution does not substantially etch gold, only the polyimide resin film 6 can be effectively etched. As an example of the time for performing this etch back, the film thickness t2 shown in FIG.
It is preferable to set the time to about 5 to 6 μm. After that, the polyimide resin film 6 is finally solidified in a nitrogen gas atmosphere at a temperature of 320 ° C.,
As shown in FIG. 1 (c), 4 on the passivation film 3
A polyimide resin film 6 as a protective film having a film thickness of ˜5 μm (t3 in the figure) is obtained. At this time, the bump electrode 5a
The height (t4 in the figure) of the polyimide resin film 6 that hardens the periphery of the to 5c is at least 20% or more of the height of the bump electrodes 5a to 5c, which impairs the moisture resistance and the heat cycle resistance to be described later. Absent. In addition, as the upper limit, in consideration of the deformation of the bump electrodes 5a to 5c in the subsequent bonding process, the top portion 7 is made to protrude from the upper end portion 8 by an amount by which the leads are pressed. The amount of lead pressed varies depending on the accuracy of the bonding tool,
With a general tool at present, it is about 4 μm. In order to satisfy such a condition, the height t4 of the polyimide resin film 6 is set to about 4 μm in this embodiment. In this case, when the height of the bump electrodes 5a to 5c is 18 ± 2 μm, 20% of the height of the bump electrodes 5a to 5c is the polyimide resin film 6.
And the top 7 is 12 to 16 μm higher than the top 8.
project about m.
【００２０】次に、図１（ｄ）に示すように、ボンディ
ング・ツール９に圧力Ｐおよび熱を加えることにより、
ＴＡＢ方式のリード１０ａ〜１０ｃをそれぞれ、バンプ
電極５ａ〜５ｃに熱圧着させる。図２は、図１（ｄ）に
示す装置をこの紙面に垂直な方向から見た断面図であ
る。図２に示すようにリード１０（１０ａのみ図示）
は、ポリイミド樹脂で構成されたフィルム・キャリア・
テープ１１上に配置されている。Next, as shown in FIG. 1D, by applying pressure P and heat to the bonding tool 9,
The TAB leads 10a to 10c are thermocompression-bonded to the bump electrodes 5a to 5c, respectively. FIG. 2 is a cross-sectional view of the device shown in FIG. 1D as seen from a direction perpendicular to the plane of the drawing. As shown in FIG. 2, the lead 10 (only 10a is shown)
Is a film carrier made of polyimide resin.
It is arranged on the tape 11.
【００２１】上記のような半導体装置であると、ボンデ
ィング・ツール９の圧力Ｐによりリード１０ａ〜１０ｃ
がバンプ電極５ａ〜５ｃ内に押し込まれ、バンプ電極５
ａ〜５ｃが変形したとしても、それらの頂上部７がポリ
イミド樹脂膜６の上端部８よりも突出していることによ
り、ポリイミド樹脂膜６にクラックが入ることを抑制で
きる。In the semiconductor device as described above, the leads 10a to 10c are driven by the pressure P of the bonding tool 9.
Are pressed into the bump electrodes 5a to 5c,
Even if a to 5c are deformed, it is possible to prevent the polyimide resin film 6 from being cracked because the tops 7 of the a to 5c project beyond the upper end 8 of the polyimide resin film 6.
【００２２】また、頂上部７が上端部８よりも突出され
ているので、リード１０ａ〜１０ｃとポリイミド樹脂膜
６とが互いに接触しなくなり、リード１０ａ〜１０ｃを
バンプ電極５ａ〜５ｃに熱圧着を利用してボンディング
したとしても、ポリイミド樹脂膜６の変質を防止でき
る。Further, since the top portion 7 projects beyond the upper end portion 8, the leads 10a to 10c and the polyimide resin film 6 do not contact each other, and the leads 10a to 10c are thermocompression bonded to the bump electrodes 5a to 5c. Even if the bonding is performed, the deterioration of the polyimide resin film 6 can be prevented.
【００２３】さらに上記実施例によれば、表面保護膜と
しての樹脂膜６を、フィルム・キャリア・テープ１１を
構成する樹脂と同一系のポリイミド樹脂で構成してい
る。その構成の一例は、例えばポリイミド樹脂膜６はＣ
ＲＣ−６０６１（商品名：住友ベ−クライト社製）、フ
ィルム・キャリア・テープ１１はユーピレクス（商品
名：宇部興産社製）である。Further, according to the above-mentioned embodiment, the resin film 6 as the surface protection film is made of the same polyimide resin as the resin forming the film carrier tape 11. An example of the configuration is, for example, that the polyimide resin film 6 is C
RC-6061 (trade name: manufactured by Sumitomo Bakelite Co., Ltd.) and the film carrier tape 11 are UPIREX (trade name: manufactured by Ube Industries, Ltd.).
【００２４】このように、樹脂膜６の樹脂とテープ１１
の樹脂とを同一系の樹脂で構成することにより、半導体
装置の耐熱サイクル性が良好となる、という効果が得ら
れる。これは、テープ１１の熱膨脹係数と表面保護膜と
しての樹脂膜６との熱膨張係数がほぼ等しくなり、テー
プ１１が膨脹／収縮を繰り返しても、それと同じ量、樹
脂膜６が膨脹／収縮を繰り返すようになるためである。
即ち、樹脂膜６と熱膨張係数とテープ１１の熱膨脹係数
との差がほとんど無くなるため、バンプ電極５ａ〜５ｃ
近傍の樹脂膜６、パッシベーション膜３および基板１等
に応力が残留し難くなる。Thus, the resin of the resin film 6 and the tape 11
By forming the resin of the same type as the resin of the same type, the effect that the heat cycle resistance of the semiconductor device is improved can be obtained. This is because the coefficient of thermal expansion of the tape 11 and the coefficient of thermal expansion of the resin film 6 as the surface protective film are substantially equal to each other, and even if the tape 11 repeatedly expands and contracts, the resin film 6 expands and contracts by the same amount. This is because it will be repeated.
That is, since there is almost no difference between the coefficient of thermal expansion of the resin film 6, the coefficient of thermal expansion of the tape 11, and the coefficient of thermal expansion of the tape 11, the bump electrodes 5a to 5c.
It becomes difficult for stress to remain in the resin film 6, the passivation film 3, the substrate 1, etc. in the vicinity.
【００２５】また、ＴＡＢ−ＦＰ構造では、表面保護膜
としての樹脂膜６をポリイミド樹脂で構成することは、
ポリイミド樹脂が、モ−ルド樹脂がチップに対して及ぼ
すせん断応力に対して緩衝部材となるため、特に有効で
ある。In the TAB-FP structure, the resin film 6 as the surface protection film is made of polyimide resin.
The polyimide resin is particularly effective because it serves as a buffer member against the shear stress exerted on the chip by the mold resin.
【００２６】図３は、ＭＩＬ規格に従って行われたＴＣ
Ｔ（Ｔhermal Ｃycle Ｔest ）試験の結果を示す図で
ある。図３において、縦軸は製品の不良率を、横軸は熱
サイクル印加回数をそれぞれ表している。FIG. 3 shows TC performed according to the MIL standard.
It is a figure which shows the result of a T (Thermal Cycle Test) test. In FIG. 3, the vertical axis represents the defective rate of the product, and the horizontal axis represents the number of heat cycle applications.
【００２７】図３に示す線Ｉは上記実施例で説明したＴ
ＡＢ−ＦＰを示している。線Ｉに示されるように、この
発明を適用したＴＡＢ−ＦＰでは、熱サイクルの印加回
数が１０００回に達しても、不良品はほとんど発生して
いない。また、線IIは、樹脂膜６を形成しなかったＴＡ
Ｂ−ＦＰを示しているが、熱サイクルの印加回数が上昇
するにつれ、不良品が増加する傾向が明らかになった。The line I shown in FIG. 3 represents T described in the above embodiment.
AB-FP is shown. As shown by the line I, in the TAB-FP to which the present invention is applied, even if the number of thermal cycle applications reaches 1000, almost no defective products are generated. In addition, the line II shows TA where the resin film 6 is not formed.
B-FP is shown, but it became clear that the number of defective products increased as the number of thermal cycles applied increased.
【００２８】この試験結果より、この発明に係わる装置
では、装置の耐熱サイクル性が向上することが確認され
た。耐熱サイクル性が向上した要因としては、バンプ電
極５ａ〜５ｃの周囲が樹脂膜６により固められ、バンプ
電極５ａ〜５ｃ周囲の強度が増していることや、樹脂膜
６を構成する樹脂とテープ１１を構成する樹脂とを実質
的に同一の樹脂で構成したことにより、両者の熱整合性
が高められていること等が考えられる。From the test results, it was confirmed that the device according to the present invention has improved thermal cycle resistance of the device. The reason why the thermal cycle resistance is improved is that the periphery of the bump electrodes 5a to 5c is solidified by the resin film 6 and the strength around the bump electrodes 5a to 5c is increased, and the resin forming the resin film 6 and the tape 11 are used. It is conceivable that the thermal compatibility between the two is improved by the fact that the resin constituting the above is made of substantially the same resin.
【００２９】この耐熱サイクル性向上の効果について
は、前者、即ち、バンプ電極５ａ〜５ｃの周囲が樹脂膜
６により固められていることが大きく寄与している、と
考えられる。即ち、バンプ電極５ａ〜５ｃの周囲に形成
された樹脂膜６は、リード１０ａ〜１０ｃとのボンディ
ング時の熱膨張係数差による残留応力、およびボンディ
ング時の荷重によるバンプ電極５ａ〜５ｃの変形に対し
て抵抗となる。また、樹脂膜６は、バンプ電極５ａ〜５
ｃがリード１０ａ〜１０ｃから受ける熱応力に対しても
抵抗となる。これらの点から、電極パッド２ａ〜２ｃ下
に形成された図示せぬ酸化膜や、電極パッド２ａ〜２ｃ
周囲に形成されたパッシベーション膜３等にクラックが
入り難くなり、装置の耐熱サイクル性が向上する以上、
この発明を、ＴＡＢ−ＦＰ構造の装置に適用した一実施
例により説明してきたが、この発明はこの種の装置に限
られるものではない。この発明はその他のバンプ電極を
有する装置、例えばＴＣＰ（Ｔape Ｃarrier Ｐackag
e）構造、ＣＯＢ（Ｃhip Ｏn Ｂord ）構造、ＣＯＧ
（Ｃhip Ｏn Ｇlass）構造、ＳＯＷ（Ｓilicon Ｏn Ｗ
affer ）構造の装置等に適用することも可能である。It is considered that the former, that is, the periphery of the bump electrodes 5a to 5c is hardened by the resin film 6 largely contributes to the effect of improving the heat cycle resistance. That is, the resin film 6 formed around the bump electrodes 5a to 5c resists residual stress due to a difference in thermal expansion coefficient during bonding with the leads 10a to 10c and deformation of the bump electrodes 5a to 5c due to a load during bonding. Becomes resistance. Further, the resin film 6 is used for the bump electrodes 5a-5
c also becomes resistant to the thermal stress received from the leads 10a to 10c. From these points, an oxide film (not shown) formed under the electrode pads 2a to 2c and the electrode pads 2a to 2c
As cracks are less likely to occur in the passivation film 3 and the like formed around the device and the heat cycle resistance of the device is improved,
Although the present invention has been described with reference to an embodiment applied to a device having a TAB-FP structure, the present invention is not limited to this type of device. The present invention is directed to other devices having bump electrodes, such as TCP (Tape Carrier Packag).
e) Structure, COB (Chip On Bord) structure, COG
(Chip On Glass) structure, SOW (Silicon On W)
It is also possible to apply it to a device having an affer structure.
【００３０】さらに、この発明により得られる副次的な
効果として、その実施に際し、樹脂の塗布工程、樹脂の
乾燥工程、樹脂の除去工程程度で済み、大規模な設備投
資が要らないこと、写真蝕刻工程を必要とせず、歩留り
の向上やコストを低減できること、かつリード・ショー
トの問題もないので微細化に適すること等がある。Further, as a secondary effect obtained by the present invention, in its implementation, only a resin coating step, a resin drying step, and a resin removing step are required, and no large-scale capital investment is required. It is suitable for miniaturization because it does not require an etching step, can improve the yield and reduce the cost, and has no problem of lead short circuit.
【００３１】[0031]
【発明の効果】以上、この発明によれば、装置の信頼性
に影響を与えることなく、耐熱サイクル性を向上できる
半導体装置を提供できる。As described above, according to the present invention, it is possible to provide a semiconductor device capable of improving the thermal cycle resistance without affecting the reliability of the device.
【図１】図１はこの発明の一実施例に係わる半導体装置
を示す図で、（ａ）〜（ｄ）はそれぞれ主要な工程毎に
示した断面図FIG. 1 is a view showing a semiconductor device according to an embodiment of the present invention, and (a) to (d) are cross-sectional views showing respective main steps.
【図２】図２は図１（ｄ）に示す装置をこの紙面に垂直
な方向から見た時の断面図FIG. 2 is a sectional view of the device shown in FIG. 1 (d) as seen from a direction perpendicular to the plane of this paper.
【図３】図３はＴＣＴ試験の結果を示す図FIG. 3 is a diagram showing a result of a TCT test.
【図４】図４（ａ）〜（ｃ）は、この発明の前提となっ
たバンプ電極を有する装置、およびその装置が有する問
題点を説明する断面図4A to 4C are cross-sectional views for explaining a device having a bump electrode which is a premise of the present invention, and a problem which the device has.
１…シリコン基板 ２ａ〜２ｃ…電極パッド ３…パッシベーション膜 ４ａ〜４ｃ…金属層 ５ａ〜５ｃ…バンプ電極 ６…樹脂膜 ７…頂上部 ８…上端部 ９…ボンディング・ツール １０ａ〜１０ｃ…リード １１…フィルム・キャリア・テープ 1 ... Silicon substrate 2a to 2c ... Electrode pad 3 ... passivation film 4a-4c ... Metal layer 5a to 5c ... Bump electrodes 6 ... Resin film 7 ... top 8 ... Upper end 9 ... Bonding tool 10a to 10c ... lead 11 ... Film carrier tape
Claims (2)
ッドと、 前記半導体基板上および前記複数の電極パッド上に形成
され、前記複数の電極パッド各々に達する複数の開口部
を有するパッシベーション膜と、 前記複数の電極パッド上および前記パッシベーション膜
の複数の開口部近傍上に形成された金属層と、 前記金属層に、前記複数の電極パッド各々に対応して形
成された複数のバンプ電極と、 前記パッシベーション膜上に形成され、前記複数のバン
プ電極の周囲並びに前記複数のバンプ電極どうしの間を
被覆する樹脂膜と、 前記複数のバンプ電極各々に接続された複数の電気的配
線とを具備し、 前記複数のバンプ電極各々の頂上部が前記樹脂膜の上端
部から突出し、前記電気的配線が前記樹脂膜に接触され
ずに前記複数のバンプ電極各々に接続されていることを
特徴とする半導体装置。1. A plurality of electrode pads formed on a semiconductor substrate, and a passivation film having a plurality of openings formed on the semiconductor substrate and on the plurality of electrode pads and reaching each of the plurality of electrode pads. A metal layer formed on the plurality of electrode pads and in the vicinity of the plurality of openings of the passivation film; and a plurality of bump electrodes formed on the metal layer corresponding to the plurality of electrode pads, respectively. A resin film formed on the passivation film and covering the periphery of the plurality of bump electrodes and between the plurality of bump electrodes; and a plurality of electrical wirings connected to each of the plurality of bump electrodes. A top of each of the plurality of bump electrodes protrudes from an upper end of the resin film, and the electrical wiring does not contact the resin film. A semiconductor device characterized by being connected to each.
される位置は、前記樹脂膜の上端部よりも高い位置にあ
ることを特徴とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein a position where the electric wiring is joined to the bump electrode is higher than an upper end portion of the resin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327226A JP2003142525A (en) | 2002-11-11 | 2002-11-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327226A JP2003142525A (en) | 2002-11-11 | 2002-11-11 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22834392A Division JP3383329B2 (en) | 1992-08-27 | 1992-08-27 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142525A true JP2003142525A (en) | 2003-05-16 |
Family
ID=19197672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327226A Pending JP2003142525A (en) | 2002-11-11 | 2002-11-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142525A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7125788B2 (en) | 2004-03-25 | 2006-10-24 | Tdk Corporation | Circuit device and method of manufacturing the circuit device |
| CN1322566C (en) * | 2003-09-19 | 2007-06-20 | 卡西欧计算机株式会社 | Semiconductor device |
-
2002
- 2002-11-11 JP JP2002327226A patent/JP2003142525A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322566C (en) * | 2003-09-19 | 2007-06-20 | 卡西欧计算机株式会社 | Semiconductor device |
| US7125788B2 (en) | 2004-03-25 | 2006-10-24 | Tdk Corporation | Circuit device and method of manufacturing the circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383329B2 (en) | Method for manufacturing semiconductor device | |
| JPH0897217A (en) | Semiconductor device and its manufacture | |
| JPH10321631A (en) | Semiconductor device and its manufacture | |
| JP2001196407A (en) | Semiconductor device and method of forming the same | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP3451987B2 (en) | Functional element, substrate for mounting functional element, and method of connecting them | |
| JP3262728B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002319588A (en) | Bond pad of semiconductor element and its forming method | |
| JP2003142525A (en) | Semiconductor device | |
| US7019405B2 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method | |
| JP2008053406A (en) | Semiconductor device, and manufacturing method thereof | |
| JP3419398B2 (en) | Method for manufacturing semiconductor device | |
| JP3943416B2 (en) | Manufacturing method of semiconductor device | |
| JP3580240B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3580244B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3277830B2 (en) | How to assemble electronic components | |
| JP3550946B2 (en) | TAB type semiconductor device | |
| JP3915325B2 (en) | Manufacturing method of semiconductor device | |
| JP3699915B2 (en) | Manufacturing method of semiconductor device | |
| JP2002164362A (en) | Chip-size semiconductor device and method of manufacturing the same | |
| JPH10340923A (en) | Method for connecting semiconductor device | |
| JP3434226B2 (en) | Fixed lead frame and method of manufacturing the same | |
| JP2865224B2 (en) | Resin-sealed semiconductor device | |
| JPH10303254A (en) | Tape carrier for mounting semiconductor component and semiconductor device using the tape carrier | |
| JPH11340267A (en) | Semiconductor chip and its manufacture and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |