JP2003135764A - Game machine - Google Patents

Game machine

Info

Publication number
JP2003135764A
JP2003135764A JP2001335786A JP2001335786A JP2003135764A JP 2003135764 A JP2003135764 A JP 2003135764A JP 2001335786 A JP2001335786 A JP 2001335786A JP 2001335786 A JP2001335786 A JP 2001335786A JP 2003135764 A JP2003135764 A JP 2003135764A
Authority
JP
Japan
Prior art keywords
control unit
signal
sub
signals
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001335786A
Other languages
Japanese (ja)
Other versions
JP4036634B2 (en
Inventor
Kenichi Furuoka
賢一 古岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takasago Electric Industry Co Ltd
Original Assignee
Takasago Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takasago Electric Industry Co Ltd filed Critical Takasago Electric Industry Co Ltd
Priority to JP2001335786A priority Critical patent/JP4036634B2/en
Publication of JP2003135764A publication Critical patent/JP2003135764A/en
Application granted granted Critical
Publication of JP4036634B2 publication Critical patent/JP4036634B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To transmit a larger capacity of data than conventional data from a main control part to a sub-control part without requiring greatly changing of hardware constitution. SOLUTION: Between a main CPU 21 and a sub CPU 31, a transmission path 23a for transmitting the control signal of 8-bit constitution and a transmission path 23b including three transmission lines for transmitting a strobe signal are formed. The main CPU 21 divides the data of 16-bit constitution indicating the number of held balls to the data of high-order 8 bits and the data of low- order 8 bits, transmits control signals indicating these pieces of data in order, and transmits strobe signals corresponding to the respective control signals through respectively different transmission lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、遊技の進行状態
を制御するための主制御部と、この主制御部からの制御
信号に基づき遊技に関わる所定の駆動系を制御する副制
御部とを具備する遊技機、および遊技の進行状態に応じ
た動作状態を示す信号を具備する遊技機に関連する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a main control unit for controlling the progress of a game and a sub control unit for controlling a predetermined drive system related to the game based on a control signal from the main control unit. The present invention relates to a gaming machine provided with the gaming machine and a gaming machine provided with a signal indicating an operation state according to a progress state of the game.

【0002】[0002]

【従来の技術】近年、パチンコ機,スロットマシンなど
の遊技機には、一連の遊技を統括して制御する主制御部
と、シンボル表示部,効果音の出力部などの駆動系を直
接制御するための副制御部とが設けられており、主制御
部からの制御信号に応じて、副制御部がその管轄の駆動
系に対する詳細な制御を行うようにしている。
2. Description of the Related Art In recent years, game machines such as pachinko machines and slot machines directly control a main control unit for controlling a series of games and a drive system such as a symbol display unit and a sound effect output unit. And a sub-control unit for controlling the drive system under the jurisdiction of the main control unit in accordance with a control signal from the main control unit.

【0003】たとえばパチンコ機では、盤面中央のシン
ボル表示部に対する副制御部が設けられており、主制御
部から副制御部にシンボルの変動表示や停止表示にかか
るコマンドや設定データを示す制御信号を送信してい
る。またこのシンボルの変動表示は、始動入賞口にパチ
ンコ玉が入ったことに応じて行われるので、シンボルの
変動表示中に新たなパチンコ玉が始動入賞口に入ったと
きには、その入賞によるシンボルの変動表示を待機させ
るために、主制御部から副制御部に、待機状態にある入
賞玉(一般に「保留玉」と呼ばれる。)の数を示す制御
信号を送信するようにしている。副制御部は、これら主
制御部からの制御信号に基づき、シンボルを変動表示さ
せて大当たりを成立させるかどうかを演出する特別ゲー
ムを保留玉数に応じた回数だけ繰り返すとともに、シン
ボル表示部の近傍に設けられた保留玉数ランプの点灯動
作を制御して、遊技者に現在の保留玉数を報知するよう
にしている。
For example, a pachinko machine is provided with a sub-control unit for the symbol display unit at the center of the board, and the main control unit sends to the sub-control unit a control signal indicating a command or setting data relating to variable display or stop display of symbols. I am sending. In addition, since the fluctuation display of this symbol is performed according to the fact that a pachinko ball has entered the starting winning opening, when a new pachinko ball enters the starting winning opening during the variable display of the symbol, the fluctuation of the symbol due to the winning will occur. In order to make the display stand by, the main control unit transmits to the sub control unit a control signal indicating the number of winning balls (generally referred to as “holding balls”) in the standby state. Based on the control signals from the main control unit, the sub-control unit repeats a special game in which the symbols are variably displayed and whether or not a big hit is achieved, as many times as the number of held balls, and the vicinity of the symbol display unit. By controlling the lighting operation of the holding ball number lamp provided in the player, the player is notified of the current holding ball number.

【0004】従来の遊技機では、主制御部から副制御部
に、8ビット構成の制御信号を送信するとともに、1ビ
ット構成のストローブ信号を送信して、前記制御信号を
読み込むタイミングを副制御部に知らせるようにしてい
る。
In the conventional gaming machine, the main control unit transmits an 8-bit control signal to the sub-control unit and a 1-bit strobe signal to read the control signal. I am trying to inform you.

【0005】さらにパチンコ機やスロットマシンなどの
遊技機では、外部の検査機関において制御プログラムに
よる動作内容が適正であるか否かを検査する必要があ
る。近年のこの種の遊技機では、検査の効率化をはかる
ために、外部の検査装置に接続するための出力用コネク
タを設け、このコネクタを介して遊技の進行状態を示す
信号を出力し、検査装置において、定められたシークエ
ンスどおりに信号が出力されるか否かをチェックして制
御プログラムの適否を判別するようにしている。この方
法によれば、遊技の進行状態に応じて遊技機の動作を詳
細に確認することができる。
Further, in gaming machines such as pachinko machines and slot machines, it is necessary to inspect whether or not the operation content by the control program is appropriate in an external inspection engine. In recent years, this type of gaming machine is provided with an output connector for connecting to an external inspection device in order to increase the efficiency of the inspection, and outputs a signal indicating the progress state of the game through this connector for inspection. In the device, whether or not the signal is output according to the determined sequence is checked to determine the suitability of the control program. According to this method, the operation of the gaming machine can be confirmed in detail according to the progress state of the game.

【0006】[0006]

【発明が解決しようとする課題】上記したように、主制
御部から副制御部に送信される現行の制御信号は8ビッ
ト構成であるため、送信できるデータの種類は256種
類までに限定されてしまう。これに対し、近年の遊技機
では、シンボル表示の多様化や複雑化に伴い、この容量
を超える制御信号を送信できるような仕様が求められて
いる。
As described above, since the current control signal transmitted from the main control unit to the sub control unit has an 8-bit structure, the type of data that can be transmitted is limited to 256 types. I will end up. On the other hand, recent game machines are required to have a specification capable of transmitting a control signal exceeding this capacity as the symbol display is diversified and complicated.

【0007】たとえばパチンコ機では、現行の保留玉数
は4個を上限とするが、シンボルの変動表示による演出
の態様の複雑化に伴い、多数の保留玉を受け入れられる
ようなパチンコ機も考えられている。しかしながら25
6個以上の保留玉を示す制御信号を送信できるようにす
るには、各制御部のCPUを性能の高いものに変更した
り、データバスの伝送容量を上げるなどのハードウェア
構成の変更が必要となり、コストアップを招くという問
題がある。
[0007] For example, in the case of a pachinko machine, the current maximum number of held balls is four, but with the complication of the aspect of the effect due to the variable display of symbols, a pachinko machine capable of accepting a large number of held balls may be considered. ing. However, 25
In order to be able to send control signals indicating 6 or more holding balls, it is necessary to change the CPU of each control unit to one with high performance or change the hardware configuration such as increasing the transmission capacity of the data bus. Therefore, there is a problem that the cost is increased.

【0008】さらに検査装置への接続用コネクタには、
現行の規定に応じた出力端子が設定されているが、出力
する信号の数が増えたり、信号の構成が変更されると、
このコネクタの構成も変更しなければならなくなる、と
いう問題が生じる。
Further, the connector for connecting to the inspection device is
The output terminal is set according to the current regulations, but if the number of output signals increases or the signal configuration is changed,
There is a problem that the configuration of this connector also has to be changed.

【0009】たとえば、パチンコ機では、保留玉数を示
す信号については、現行の規定に合わせて、1〜4個の
保留玉数をそれぞれ1ビットの信号により表すようにし
ており、前記コネクタにも、これらの信号を出力するた
めの4個の出力端子が配備されている。しかしながら多
数の保留玉数を許容するようになると、コネクタの構成
を変更しなければならなくなり、コスト高を招く、とい
う問題が生じる。
For example, in the case of a pachinko machine, the signal indicating the number of held balls is represented by a 1-bit signal for each of the number of held balls of 1 to 4 in accordance with the current regulations. , Four output terminals for outputting these signals are provided. However, when a large number of reserved balls is allowed, the configuration of the connector has to be changed, which causes a problem of high cost.

【0010】この発明は上記問題点に着目してなされた
もので、ハードウェア構成を大幅に変更する必要なし
に、主制御部から副制御部に従来よりも容量の大きなデ
ータを送信できるようにすることにより、機能の向上し
た遊技機を簡単かつ低コストで提供することを、第1の
目的とする。
The present invention has been made in view of the above problems, and it is possible to transmit data having a larger capacity than before from the main control unit to the sub-control unit without the need to significantly change the hardware configuration. By doing so, a first object is to provide a gaming machine with improved functions easily and at low cost.

【0011】さらにこの発明は、検査用の信号などの外
部装置への信号の構成や数が変更されても、制御部から
の出力ラインや外部装置への接続用コネクタの仕様を変
更することなく、簡単に対応できるようにすることを第
2の目的とする。
Further, according to the present invention, even if the configuration or the number of signals such as inspection signals to the external device is changed, the specifications of the output line from the control unit and the connector for connection to the external device are not changed. The second purpose is to enable easy handling.

【0012】[0012]

【課題を解決するための手段】この発明にかかる第1の
遊技機は、遊技の進行状態を制御するための主制御部
と、前記主制御部からの制御信号に基づき遊技に関わる
所定の駆動系を制御する副制御部とを具備するもので、
前記主制御部と副制御部との間には、副制御部に前記制
御信号を読み込む時期を識別させるための識別信号の伝
送ラインが複数設けられている。前記主制御部は、前記
副制御部にパラレル伝送の容量を超える制御信号を送信
するとき、この制御信号を前記パラレル伝送の容量毎に
分割して副制御部に順に送信するとともに、これら分割
された制御信号に対応する識別信号をそれぞれ異なる伝
送ラインを介して送信する手段を具備する。また前記副
制御部は、前記各伝送ラインからの識別信号に基づき前
記分割して送信された制御信号を一連の信号として認識
する手段を具備する。
A first gaming machine according to the present invention is a main control section for controlling a progress state of a game, and a predetermined drive related to the game based on a control signal from the main control section. A sub-control unit for controlling the system,
A plurality of identification signal transmission lines are provided between the main control unit and the sub control unit to identify the time when the sub control unit reads the control signal. When transmitting a control signal exceeding the capacity of parallel transmission to the sub-control unit, the main control unit divides the control signal for each capacity of the parallel transmission and sequentially transmits the control signal to the sub-control unit. And a means for transmitting an identification signal corresponding to the control signal via different transmission lines. Further, the sub control unit includes means for recognizing the control signal transmitted by the division as a series of signals based on the identification signal from each of the transmission lines.

【0013】前記主制御部および副制御部は、いずれも
CPU,ROM,RAMなどを具備するコンピュータを
主体として、制御信号の中継ポートやバッファなどを具
備するもので、主制御部と副制御部との間には、所定ビ
ット数分の制御信号をパラレル送信するための伝送経路
が設けられる。なお、各制御部は、それぞれ異なる基板
上に搭載されるのが望ましいが、これに限らず、各制御
部およびこれら制御部間の伝送ラインを1枚の基板上に
搭載することもできる。また副制御部は1つに限らず、
複数の駆動系に対してそれぞれ個別の副制御部を設ける
こともできる。
Each of the main control unit and the sub control unit is mainly a computer having a CPU, a ROM, a RAM and the like, and is provided with a relay port and a buffer for a control signal. The main control unit and the sub control unit A transmission path for parallel transmission of a control signal for a predetermined number of bits is provided between and. It is desirable that each control unit is mounted on a different substrate, but the present invention is not limited to this, and each control unit and the transmission line between these control units can be mounted on one substrate. Also, the number of sub-control units is not limited to one,
It is also possible to provide individual sub-control units for each of the plurality of drive systems.

【0014】前記識別信号の各伝送ラインは、いずれも
1ビット分の信号を送信するものとするのが望ましい。
この場合、少なくとも前記パラレル伝送の容量を超える
制御信号の分割数と同じ数の伝送ラインを設定して、分
割された各制御信号に対応する識別信号を、それぞれそ
の制御信号の読込み時期を論理反転により報知するスト
ローブ信号として構成するのが望ましい。
It is desirable that each of the transmission lines of the identification signal transmits a signal of 1 bit.
In this case, at least the same number of transmission lines as the number of divisions of the control signal exceeding the capacity of the parallel transmission are set, and the identification signal corresponding to each divided control signal is logically inverted at the time of reading the control signal. It is desirable to configure it as a strobe signal to be notified by.

【0015】上記構成の遊技機では、主制御部は、副制
御部にパラレル伝送の容量を超える制御信号を送信する
必要が生じたとき、この制御信号をパラレル伝送の容量
毎に分割し、通常の制御信号と同様の伝送経路を介して
順に送信する一方、これらの制御信号が一連のものであ
ることを副制御部に認識させるために、各制御信号に対
応する識別信号をそれぞれ異なる伝送ラインを介して出
力する。副制御部は、これら識別信号に基づき、分割さ
れた制御信号を一連の信号として認識するので、主制御
部からの指示に応じた処理を行うことができる。
In the gaming machine having the above structure, when it becomes necessary for the main control unit to transmit a control signal exceeding the capacity of parallel transmission to the sub control unit, the control signal is divided for each parallel transmission capacity, While transmitting sequentially through the same transmission path as the control signal of, the identification signal corresponding to each control signal is transmitted through different transmission lines in order to make the sub-control unit recognize that these control signals are a series. Output via. Since the sub control unit recognizes the divided control signals as a series of signals based on these identification signals, it is possible to perform processing according to the instruction from the main control unit.

【0016】よってこの発明では、識別信号の伝送ライ
ンを増やすことによって、各制御部やデータバスの基本
構成を変更することなく、従来の送信容量を大幅に上回
る容量のデータを送信できるようになり、機能の向上し
た遊技機を簡単かつ低コストで提供することが可能とな
る。
Therefore, according to the present invention, by increasing the number of transmission lines of the identification signal, it becomes possible to transmit the data having a capacity much larger than the conventional transmission capacity without changing the basic configuration of each control unit or the data bus. Therefore, it becomes possible to provide a gaming machine with improved functions easily and at low cost.

【0017】上記遊技機の好ましい態様では、前記制御
信号のパラレル伝送の容量は8ビットであり、主制御部
は、副制御部に所定の処理に使用する数値情報を認識さ
せるための制御信号として、16ビットの制御信号を生
成する。すなわち主制御部は、前記数値情報を認識させ
るための制御信号を上位8ビットの信号と下位8ビット
の信号とに分割して副制御部に順に送信するとともに、
これらの制御信号に対応する識別信号をそれぞれ異なる
伝送ラインを介して送信することになり、制御部間にお
ける識別信号の伝送ラインを増やすだけで65535ま
での数値を送信することが可能となる。なお前記「所定
の処理に使用する数値情報」としては、たとえば前記し
たパチンコ遊技機において、シンボル変動表示の実行回
数を設定するための保留玉数をあげることができる。
In a preferred mode of the above-mentioned gaming machine, the capacity of parallel transmission of the control signal is 8 bits, and the main control unit serves as a control signal for causing the sub control unit to recognize numerical information used for predetermined processing. , 16-bit control signal is generated. That is, the main control unit divides the control signal for recognizing the numerical information into a high-order 8 bit signal and a low-order 8 bit signal, and transmits them to the sub control unit in order.
The identification signals corresponding to these control signals are transmitted via different transmission lines, and the numerical values up to 65535 can be transmitted only by increasing the transmission lines of the identification signals between the control units. The "numerical value information used for a predetermined process" may be, for example, the number of reserved balls for setting the number of times symbol fluctuation display is executed in the pachinko gaming machine described above.

【0018】さらに上記の遊技機の他の態様において
は、伝送ラインのうちの1つが前記パラレル伝送の容量
に応じた制御信号に、残りの伝送ラインが前記パラレル
伝送の容量を超える制御信号に、それぞれ割り当てられ
る。この構成によれば、副制御部は、識別信号に基づ
き、通常のパラレル伝送の容量に応じた制御信号とパラ
レル伝送の容量を超える特別の制御信号とを簡単に識別
し、各信号に応じた処理を行うことができる。
Further, in another aspect of the above-mentioned gaming machine, one of the transmission lines is a control signal corresponding to the capacity of the parallel transmission, and the remaining transmission lines are control signals exceeding the capacity of the parallel transmission, Each is assigned. According to this configuration, the sub-control unit easily distinguishes the control signal corresponding to the capacity of normal parallel transmission from the special control signal exceeding the capacity of parallel transmission based on the identification signal, and responds to each signal. Processing can be performed.

【0019】つぎにこの発明の第2の遊技機は、遊技の
進行状態を外部に出力することが可能に構成された制御
部と、遊技の進行状態を示す信号を外部に出力するため
の複数の出力端子とを具備する。また前記制御部は、前
記遊技の進行状態を外部に出力する処理において、所定
の信号を所定容量毎に分割してそれぞれ個別の出力端子
を介してシリアルに出力するとともに、これら分割され
た信号の読込み時期を識別するための識別信号を前記シ
リアル出力に使用されない出力端子を介して出力する。
Next, the second gaming machine of the present invention is a control unit configured to output the progress state of the game to the outside, and a plurality of units for outputting a signal indicating the progress state of the game to the outside. Output terminal. In addition, in the process of outputting the progress state of the game to the outside, the control unit divides a predetermined signal for each predetermined capacity and serially outputs the signals through individual output terminals, and outputs the divided signals. An identification signal for identifying the read time is output through an output terminal not used for the serial output.

【0020】上記構成の遊技機における制御部は、通
常、単体のコンピュータにより構成されるが、この制御
部を前記した主制御部として、他に所定数の副制御部を
設けることもできる。また主制御部と所定数の副制御部
とを含む構成を、ここでいう制御部としてとらえること
もできる。また出力端子は、前記した検査装置への接続
用のコネクタに設けるのが望ましい。またこの遊技機に
おける識別信号は、たとえば制御信号がシリアル出力さ
れている間、論理を反転させて、副制御部に前記信号の
読込みを指示するリード信号として構成することができ
る。ただし識別信号はこれに限らず、信号の読込み開始
時期および終了時期にそれぞれ所定時間論理が反転する
ような信号を出力してもよい。
The control unit in the gaming machine having the above-mentioned configuration is usually composed of a single computer, but this control unit may be used as the main control unit described above, and a predetermined number of sub-control units may be provided. Further, a configuration including the main control unit and a predetermined number of sub control units can be regarded as the control unit here. Further, it is desirable that the output terminal is provided on the connector for connecting to the above-mentioned inspection device. The identification signal in this gaming machine can be configured as a read signal that inverts the logic while the control signal is serially output, and instructs the sub-control unit to read the signal. However, the identification signal is not limited to this, and a signal whose logic is inverted for a predetermined time may be output at each of the signal reading start timing and the signal reading timing.

【0021】上記構成の遊技機によれば、たとえば16
ビット構成の制御信号を出力する必要がある場合には、
この制御信号を上位8ビットの信号と下位8ビットの信
号とに分け、各信号をそれぞれ個別の出力端子を介して
シリアルに出力する一方、他の2個の出力端子からそれ
ぞれ前記分割された各制御信号の読込み時期を識別する
ための識別信号を出力すれば良い。すなわち前記した保
留玉数を示す信号のように複数の出力端子が割り当てら
れている場合には、その端子の数に応じて信号の分割数
を設定して対応することができる。また信号の数が増え
て出力端子の数が足らなくなった場合でも、1つの信号
に割り当てられる出力端子を減らして上記の方法を適用
すれば、各信号を問題なく出力することができる。
According to the gaming machine having the above structure, for example, 16
If you need to output a bit-wise control signal,
This control signal is divided into an upper 8-bit signal and a lower 8-bit signal, and each signal is serially output through an individual output terminal, while the other two output terminals are used to output the divided signals. It suffices to output an identification signal for identifying the timing of reading the control signal. That is, when a plurality of output terminals are assigned as in the above-described signal indicating the number of held balls, the number of signal divisions can be set according to the number of the terminals. Further, even when the number of signals increases and the number of output terminals becomes insufficient, each signal can be output without any problem by reducing the number of output terminals assigned to one signal and applying the above method.

【0022】[0022]

【発明の実施の形態】図1は、この発明が適用されたパ
チンコ機の外観を示す。このパチンコ遊技機1の機体前
面には、入賞口3,役物4,障害釘(図示せず)などが
多数配備された遊技盤2が形成される。またこの遊技盤
2の中央位置にはシンボル表示部5が設けられ、さらに
その下方には、始動入賞口6やパチンコ玉のアウト口7
などが設けられる。また遊技盤2の下方には、パチンコ
玉の投入皿8や受け皿9,玉発射用の操作ハンドル1
0,玉払出口11などが設けられる。
1 shows the appearance of a pachinko machine to which the present invention is applied. On the front face of the pachinko gaming machine 1, a game board 2 is formed in which a large number of winning holes 3, winning objects 4, obstacle nails (not shown) and the like are arranged. Further, a symbol display portion 5 is provided at the center position of the game board 2, and below that, there are a start winning opening 6 and a pachinko ball out opening 7.
Etc. are provided. Below the game board 2, a pachinko ball throwing tray 8 and a receiving tray 9 and an operating handle 1 for ball firing.
0, ball payout exit 11 and the like are provided.

【0023】前記シンボル表示部5は、シンボルの変動
表示による特別ゲームを実行するためのもので、パチン
コ玉が始動入賞口6に入ったことに応じて数字や図柄の
変動表示を開始するメイン表示器51のほか、パチンコ
玉が前記役物4に入ったことに応じて各種数字の変動表
示を開始するサブ表示器52,前記メイン表示器51の
作動回数に相当する保留玉数を表示するための保留玉数
表示器53などが設けられる。
The symbol display section 5 is for executing a special game by the variable display of symbols, and a main display for starting the variable display of numbers and symbols when a pachinko ball enters the starting winning opening 6. In addition to the device 51, to display the number of holding balls corresponding to the number of times of operation of the sub-display 52 and the main display 51, which starts the variable display of various numbers in response to the pachinko ball entering the accessory 4. The number of reserved balls 53 is provided.

【0024】図2は、前記パチンコ機1の制御系の構成
を示す。この実施例のパチンコ機1は、遊技に関わる一
連の制御を行うための主制御部20のほかに、前記シン
ボル表示部5のメイン表示器51,サブ表示器52,保
留玉数表示器53の表示動作を制御するための副制御部
30を具備する。これらの制御部20,30は個別の基
板に搭載されており、主制御部20から副制御部30へ
の一方通行の信号送信が行われるように設定される。
FIG. 2 shows the configuration of the control system of the pachinko machine 1. In the pachinko machine 1 of this embodiment, in addition to the main control unit 20 for performing a series of control related to the game, the main display unit 51 of the symbol display unit 5, the sub display unit 52, the number of retained balls display unit 53 The sub control unit 30 for controlling the display operation is provided. These control units 20 and 30 are mounted on separate boards, and are set so as to perform one-way signal transmission from the main control unit 20 to the sub control unit 30.

【0025】前記主制御部20,副制御部30は、それ
ぞれCPU21,31とROM,RAMを含むメモリ2
2,32とを主体とする。(以下、主制御部20のCP
U21を「メインCPU21」、副制御部30のCPU
31を「サブCPU31」と呼んで区別する。)前記メ
インCPU21には、8ビット構成のデータバス23が
接続されており、さらにこのデータバス23は、具体的
な処理を指示するコマンドや設定データなどを示す信号
(以下、「制御信号」と総称する。)を送信するための
伝送経路23a,これら制御信号の読込み時期を示すス
トローブ信号を送信するための伝送経路23b,および
外部の検査装置(図示せず。)への接続用のコネクタ1
5に対する伝送経路23cなどに分岐され、各伝送経路
23a,23b,23c毎に出力ポート24a,24
b,24cが設けられる。
The main control unit 20 and the sub-control unit 30 have a memory 2 including CPUs 21, 31 and ROM, RAM, respectively.
2 and 32 are mainly used. (Hereafter, the CP of the main control unit 20
U21 is "main CPU 21", CPU of sub control unit 30
31 is referred to as a "sub CPU 31" for distinction. An 8-bit data bus 23 is connected to the main CPU 21, and the data bus 23 further includes a signal (hereinafter referred to as a "control signal") indicating a command or setting data for instructing a specific process. Collectively)), a transmission path 23b for transmitting a strobe signal indicating the timing of reading these control signals, and a connector 1 for connection to an external inspection device (not shown).
5 to the output path 24a, 24 for each of the transmission paths 23a, 23b, 23c.
b and 24c are provided.

【0026】さらに主制御部20には、前記制御信号,
ストローブ信号について、それぞれ出力ポート24a,
24bから送出された制御信号を所定期間遅延させてか
ら副制御部30に出力するためのバッファ回路25a,
25b(図中、「出力バッファ」と示す。)が組み込ま
れる。
Further, the main control unit 20 is provided with the control signal,
For the strobe signal, the output port 24a,
A buffer circuit 25a for delaying the control signal sent from 24b for a predetermined period and then outputting it to the sub-control unit 30;
25b (indicated as "output buffer" in the figure) is incorporated.

【0027】一方、副制御部30では、サブCPU31
に、制御信号,ストローブ信号に対する入力ポートを内
蔵させ、その前段に制御信号,ストローブ信号の各信号
に対応するバッファ回路33a,33b(図中、「入力
バッファ」と示す。)が設けられる。
On the other hand, in the sub control unit 30, the sub CPU 31
Incorporating input ports for control signals and strobe signals, buffer circuits 33a and 33b (indicated as "input buffer" in the figure) corresponding to the control signal and strobe signals are provided in the preceding stage.

【0028】なお、ここでは図示しないが、主制御部2
0には、実際の入賞口(図1の3,4,6など)に設け
られたパチンコ玉センサ(図示せず。)からの入賞玉信
号(パチンコ玉が入賞口に入ったことを検知した信号)
を受けるための入力ポートなどが組み込まれる。また副
制御部30には、前記シンボル表示部5に対する制御信
号用の出力ポートなどが設けられる。さらに前記コネク
タ15には、入賞玉信号を入力するための入力端子や、
この入力信号に応じて主制御部20から出力された遊技
の進行状態を示す信号などを検査装置に出力するための
出力端子が設けられる。
Although not shown here, the main controller 2
At 0, a winning ball signal (a pachinko ball has entered the winning hole) is detected from a pachinko ball sensor (not shown) provided in an actual winning hole (3, 4, 6 in FIG. 1). signal)
An input port etc. for receiving is incorporated. Further, the sub control unit 30 is provided with an output port for a control signal for the symbol display unit 5 and the like. Further, the connector 15 has an input terminal for inputting a winning ball signal,
An output terminal is provided for outputting a signal indicating the progress state of the game output from the main control unit 20 in response to the input signal to the inspection device.

【0029】上記構成において、主制御部20のメモリ
22には、遊技の一連の流れを設定するための制御用プ
ログラムが格納されており、メインCPU21は、この
プログラムに基づく処理を行いつつ、入賞玉信号の入力
などに応じてシンボルの変動表示の開始または終了を指
示する制御信号,シンボルの停止表示時に成立させる表
示態様を示す制御信号(入賞の有無や入賞の種類な
ど),メイン表示器51やサブ表示器52にシンボルの
変動表示回数を設定したり、保留玉数表示器53の表示
を制御するのに必要な保留玉数を示す制御信号などを副
制御部30に出力する。
In the above structure, the memory 22 of the main control unit 20 stores a control program for setting a series of flows of the game, and the main CPU 21 carries out the processing based on this program and wins the prize. A control signal for instructing the start or end of variable display of symbols according to the input of a ball signal, a control signal indicating a display mode established when the symbols are stopped and displayed (presence or absence of a prize, kind of a prize, etc.), main display 51 The number of variable display of symbols is set on the sub display unit 52 or a control signal indicating the number of reserved balls necessary for controlling the display of the number of reserved balls display unit 53 is output to the sub control unit 30.

【0030】一方、副制御部30のメモリ32には、各
表示器51,52,53を具体的に制御するためのプロ
グラムが格納されている。サブCPU31は、この制御
プログラムに基づき、各表示器51,52,53を主制
御部20からの制御信号に応じた処理を実行するように
制御して、前記主制御部20が目的とする遊技を進行さ
せる。
On the other hand, the memory 32 of the sub control unit 30 stores a program for specifically controlling each of the display devices 51, 52 and 53. Based on this control program, the sub CPU 31 controls each of the display devices 51, 52, 53 to execute a process according to a control signal from the main control unit 20, and the main control unit 20 has a desired game. To proceed.

【0031】なお、メイン表示器51やサブ表示器52
での変動表示の態様や変動表示の後に停止表示させるシ
ンボルの種類は、主制御部20が入賞玉信号の入力に応
じて実行する抽選によって決められる。
The main display 51 and the sub-display 52
The mode of the variable display and the type of the symbol to be stopped and displayed after the variable display are determined by the lottery executed by the main control unit 20 in response to the input of the winning ball signal.

【0032】上記構成において、ストローブ信号の伝送
経路23bには3本の伝送ラインが設けられている。こ
れらの伝送ラインの電位は、いずれも通常時はハイレベ
ルになるように設定されており、この電位を反転させて
ローレベルにすることによって、制御信号の読込み時期
であることを示すオン状態を設定するようにしている。
一方、制御信号用の伝送経路23aには、データバスか
らの8ビットの伝送ラインがそのまま中継される。な
お、前記ストローブ信号については、通常時にローレベ
ルとし、ハイレベルのときにオン状態となるようにして
もよい。
In the above structure, three transmission lines are provided in the strobe signal transmission path 23b. The potentials of these transmission lines are normally set to a high level, and by inverting this potential to a low level, the on state indicating that it is time to read the control signal is set. I am trying to set it.
On the other hand, the 8-bit transmission line from the data bus is directly relayed to the control signal transmission path 23a. The strobe signal may be normally set to low level and may be turned on when it is high level.

【0033】メインCPU21は、サブCPU31に制
御信号を送信する際には、制御信号用の出力ポート24
aを介して8ビット構成の制御信号をセットし、さらに
ストローブ信号用の出力ポート24bを介して所定の伝
送ラインに対応するストローブ信号をオン状態にした3
ビットの信号をパラレル送信するようにしている。前記
主制御部20の出力バッファ25a,25bや副制御部
30の入力バッファ33a,33bは、両制御部間がハ
ーネス接続されるためにそれに応じて送信信号の波形整
形を行うためのもので、サブCPU31は、ストローブ
信号がオフ状態からオン状態になるのに応じて制御信号
を取り込み、この制御信号の示す8ビットのデータの内
容を認識して、その認識内容に応じた処理を実行する。
When transmitting a control signal to the sub CPU 31, the main CPU 21 outputs the control signal through the output port 24.
An 8-bit control signal is set via a, and a strobe signal corresponding to a predetermined transmission line is turned on via a strobe signal output port 24b.
Bit signals are transmitted in parallel. The output buffers 25a and 25b of the main control unit 20 and the input buffers 33a and 33b of the sub control unit 30 are for performing the waveform shaping of the transmission signal according to the harness connection between the two control units. The sub CPU 31 takes in the control signal in response to the strobe signal changing from the off state to the on state, recognizes the content of the 8-bit data indicated by the control signal, and executes the processing according to the recognized content.

【0034】さらにこの実施例では、メイン表示器51
のシンボル表示に対する保留玉数の制限を大幅に緩和で
きるように、保留玉数を示すデータを16ビット構成と
して、このデータを上位8ビットのデータと下位8ビッ
トのデータとに分割して示すようにしている。また前記
ストローブ信号用の3本の伝送ラインのうちの2本は、
前記保留玉数を示すデータに割り当てられ、残りの1本
が通常の8ビット構成のデータ(シンボル表示に関する
データやコマンド、サブ表示器52のシンボル表示に対
する保留玉など)に割り当てられる。
Further, in this embodiment, the main display 51
In order to greatly relax the limit of the number of balls to be held for the symbol display of, the data indicating the number of balls to be held has a 16-bit structure, and this data is divided into upper 8-bit data and lower 8-bit data. I have to. Also, two of the three transmission lines for the strobe signal are
The remaining one is assigned to data indicating the number of reserved balls, and the remaining one is assigned to normal 8-bit data (data and commands related to symbol display, reserved balls for symbol display on the sub-display 52, etc.).

【0035】図3は、前記メインCPU21からサブC
PU31への信号送信の具体的な方法を示す。図中の4
段目は、前記制御信号として、メインCPU21からサ
ブCPU31にパラレル伝送されるデータの内容を示す
もので、D1は保留玉の上位8ビットのデータを、D2
は保留玉の下位8ビットのデータを、D3は通常の制御
信号としての8ビット構成のデータを、それぞれ示す。
またSTB1,STB2,STB3は、それぞれ前記デ
ータD1,D2,D3に対応するストローブ信号であっ
て、前記した3本の伝送ラインを介してサブCPU31
にパラレル送信される。
FIG. 3 shows the sub CPU from the main CPU 21.
A specific method of transmitting a signal to the PU 31 will be described. 4 in the figure
The second row shows the contents of the data transmitted in parallel from the main CPU 21 to the sub CPU 31 as the control signal, where D1 is the upper 8-bit data of the reserved ball and D2 is the data.
Indicates the lower 8-bit data of the reserved ball, and D3 indicates the 8-bit data as a normal control signal.
STB1, STB2, STB3 are strobe signals corresponding to the data D1, D2, D3, respectively, and are transmitted via the above-mentioned three transmission lines to the sub CPU 31.
Sent in parallel to.

【0036】この実施例のメインCPU21は、サブC
PU31に保留玉数を送信する際には、まずストローブ
信号STB1をオンにして上位8ビットのデータD1を
示す制御信号を送信した後、ストローブ信号STB2を
オンにして下位8ビットのデータD2を示す制御信号を
送信するようにしている。一方、シンボル表示に関わる
データやコマンド、サブ表示器52に対する保留玉数な
どの8ビット構成のデータD3を送信する際には、スト
ローブ信号STB3をオンにしてデータD3を示す制御
信号を送信する。
The main CPU 21 of this embodiment is a sub CPU.
When transmitting the number of reserved balls to the PU 31, first, the strobe signal STB1 is turned on to transmit a control signal indicating the upper 8-bit data D1, and then the strobe signal STB2 is turned on to indicate the lower 8-bit data D2. The control signal is transmitted. On the other hand, when transmitting 8-bit data D3 such as data and commands relating to symbol display and the number of held balls to the sub-display 52, the strobe signal STB3 is turned on and a control signal indicating the data D3 is transmitted.

【0037】図4は、上記信号送信に対するサブCPU
31の処理の手順を示す。なお、この図4および以下の
説明では、各処理のステップを「ST」として示す。い
ま、3つのストローブ信号のうち第3のストローブ信号
STB3がオンになると、図4のST1が「YES」と
なってST7に進み、サブCPU31は、ストローブ信
号STB3に対応づけて送信された制御信号を取り込ん
で、その信号の内容をデータD3として認識する。
FIG. 4 is a sub CPU for the above signal transmission.
31 shows a procedure of processing. In addition, in FIG. 4 and the following description, the step of each process is shown as “ST”. Now, when the third strobe signal STB3 of the three strobe signals is turned on, ST1 in FIG. 4 becomes “YES” and the process proceeds to ST7, where the sub CPU 31 transmits the control signal associated with the strobe signal STB3. Are taken in and the contents of the signal are recognized as data D3.

【0038】またメインCPU21がメイン表示器51
のシンボルの変動表示に対する保留玉数を更新した場合
には、前記したように上位8ビットのデータD1と下位
8ビットのデータD2とを、それぞれストローブ信号S
TB1,STB2に対応づけた制御信号として順に送信
する。したがってこの場合は、まず1番目のストローブ
信号STB1がオン状態となるので、ST2が「YE
S」となってST3に進み、このときの制御信号の示す
データを上位データD1として認識してメモリ32の作
業領域内に保持する。ついで2番目のストローブ信号S
TB2がオン状態となると、ST4が「YES」となっ
てST5に進み、このときの制御信号の示す信号を下位
データD2として認識する。さらにつぎのST6では、
前記上位データD1と下位データD2とを、保留玉数を
示す一連のデータとして認識して、メモリ内の保留玉数
の格納エリアに保存するとともに、その認識結果に応じ
て、前記保留玉数表示器の表示を更新する。
Further, the main CPU 21 uses the main display 51.
When the number of held balls for the variable display of the symbol is updated, the upper 8-bit data D1 and the lower 8-bit data D2 are respectively set to the strobe signal S as described above.
The signals are sequentially transmitted as control signals associated with TB1 and STB2. Therefore, in this case, since the first strobe signal STB1 is turned on, ST2 becomes "YE".
Then, the data indicated by the control signal at this time is recognized as the upper data D1 and is held in the work area of the memory 32. Then the second strobe signal S
When TB2 is turned on, ST4 becomes "YES" and the process proceeds to ST5, and the signal indicated by the control signal at this time is recognized as the lower data D2. In the next ST6,
The upper-order data D1 and the lower-order data D2 are recognized as a series of data indicating the number of held balls, and are saved in a storage area for the number of held balls in the memory, and the number of held balls is displayed according to the recognition result. Update the display on the container.

【0039】上記図3,4に示した信号処理によれば、
通常の制御信号用のストローブ信号のほかに、保留玉数
用の制御信号に対応するストローブ信号の伝送ラインを
2本設定するだけで、送信可能な保留玉数の容量を8ビ
ットから16ビットに増やすことができる。また通常の
8ビット構成の制御信号と保留玉数を示す制御信号とに
異なるストローブ信号を割り当てるので、サブCPU3
1は、各種制御信号を簡単かつ正確に認識することがで
きる。よってメインCPU21やサブCPU31を性能
の高いものに変更したり、データバスを16ビット対応
のものに変更するような大がかりなハードウェアの変更
を行うことなく、多数の保留玉を受け付ける機能を持つ
パチンコ機を簡単かつ低コストで提供することができ
る。
According to the signal processing shown in FIGS.
In addition to the normal strobe signal for the control signal, simply setting two transmission lines for the strobe signal corresponding to the control signal for the number of held balls can change the capacity of the number of held balls that can be transmitted from 8 bits to 16 bits. You can increase. Further, since different strobe signals are assigned to the normal control signal of 8 bits and the control signal indicating the number of held balls, the sub CPU 3
1 can recognize various control signals easily and accurately. Therefore, a pachinko machine that has the function of accepting a large number of holding balls without changing the main CPU 21 or sub CPU 31 to a high-performance one or a major hardware change such as changing the data bus to a 16-bit compatible one. The machine can be provided easily and at low cost.

【0040】なお、上記の実施例では、メイン表示器5
1の変動表示に対する保留玉数についてのみデータ容量
を増やしたが、これに限らず、サブ表示器52の変動表
示に対する保留玉数についても、同様の方法でデータ容
量を増やすことができる。またシンボルの変動表示の態
様など、保留玉数以外のデータについても、同様の信号
送信方法を適用することができる。
In the above embodiment, the main display 5
Although the data capacity is increased only for the number of reserved balls for the variable display of 1, the data capacity can be increased for the number of reserved balls for the variable display of the sub-display 52 by the same method. Further, the same signal transmission method can be applied to data other than the number of held balls such as a mode of variable display of symbols.

【0041】ところで、外部の検査装置に接続するため
の従来のコネクタには、前記したように、保留玉数用の
出力端子は4個のみしか設けられていない。このため上
記実施例のように保留玉数を示すデータの容量が大幅に
増加すると、検査用の信号の構成やコネクタ側の出力端
子の数も変更しなければならない、という問題が生じ
る。
By the way, as described above, the conventional connector for connecting to the external inspection device is provided with only four output terminals for the number of retained balls. Therefore, if the capacity of the data indicating the number of held balls is significantly increased as in the above embodiment, there arises a problem that the configuration of the signal for inspection and the number of output terminals on the connector side must be changed.

【0042】この実施例のパチンコ機1では、つぎの図
5に示す方法によって、前記コネクタ15として、従来
と同様のコネクタを使用したまま、前記容量の増えた保
留玉数を示す信号を出力するようにしている。
In the pachinko machine 1 of this embodiment, a signal indicating the number of holding balls with the increased capacity is output by the method shown in FIG. 5 while the same connector as the conventional connector is used as the connector 15. I am trying.

【0043】図5において、E0〜E3は、前記保留玉
数用の4個の出力端子から出力される信号である。メイ
ンCPU21は、始動入賞口6への入賞球信号を受けた
とき、サブCPU31に出力するのと同様の構成の上位
データD1および下位データD2を、それぞれ前記信号
E1,E3の出力端子を介してシリアルに出力する。ま
た残りの信号E0,E2については、前記データD1,
D2のシリアル出力が行われる間、論理反転させて、前
記データD1,D2の読込み時期を示すリード信号とし
て機能させている。検査装置は、一般に、パーソナルコ
ンピュータなどの高性能のCPUを備えた装置により構
成されるので、出力されるデータD1,D2を一連の1
6ビットのデータとして統合し、その内容を認識するこ
とができる。
In FIG. 5, E0 to E3 are signals output from the four output terminals for the number of held balls. When the main CPU 21 receives a winning ball signal to the starting winning opening 6, it outputs high-order data D1 and low-order data D2, which have the same configuration as that of the sub-CPU 31, through output terminals of the signals E1 and E3, respectively. Output serially. For the remaining signals E0 and E2, the data D1,
During the serial output of D2, the logic is inverted to function as a read signal indicating the read timing of the data D1 and D2. Since the inspection device is generally constituted by a device having a high-performance CPU such as a personal computer, the output data D1 and D2 is a series of 1
It can be integrated as 6-bit data and its contents can be recognized.

【0044】なお上記図5の例では、前記信号E1,E
3が8ビット構成のデータを示すことを明らかにするた
めに、各ビットを同じ論理にして示しているが、実際の
データでは、各ビットの論理の組合せは、保留玉数に応
じて任意に設定される。また図5の例では、信号E0を
上位データD1用のリード信号として、信号E2を下位
データD2用のリード信号としてそれぞれ使用している
が、これに限らず、いずれか一方の信号を各データD
1,D2に共通のリード信号として使用することもでき
る。(この場合、残りの信号は、他の信号の伝送用に使
用してもよい。)
In the example shown in FIG. 5, the signals E1 and E
In order to clarify that 3 indicates 8-bit data, each bit is shown with the same logic, but in the actual data, the combination of the logic of each bit is arbitrary according to the number of reserved balls. Is set. In the example of FIG. 5, the signal E0 is used as the read signal for the higher-order data D1 and the signal E2 is used as the read signal for the lower-order data D2. D
It can also be used as a read signal common to 1 and D2. (In this case, the remaining signals may be used for transmission of other signals.)

【0045】図6は、前記図5の信号送信に対する検査
装置側の処理手順を示す。なお、この手順では、各処理
のステップを「st」として示す。まずst1では、前
記リード信号E0,E2がオン状態になったかどうかを
チェックする。この判定が「YES」となると、st2
に進んで、そのときの信号E1,E3をサンプリング
し、そのサンプリング値を前記上位データD1および下
位データD3の1番目のデータとしてメモリ内に保存す
る。
FIG. 6 shows a processing procedure on the inspection device side for the signal transmission of FIG. In this procedure, the step of each process is shown as "st". First, in st1, it is checked whether the read signals E0 and E2 are turned on. If this determination is “YES”, st2
Then, the signals E1 and E3 at that time are sampled, and the sampled values are stored in the memory as the first data of the upper data D1 and the lower data D3.

【0046】以下、リード信号E0,E2がオフになる
まで、所定時間間隔毎に信号E1,E3をサンプリング
し、各データD1,D2の各桁のデータをメモリに順に
蓄積する。リード信号E0,E2がオンからオフになる
と、st3からst4に進み、前記メモリ内に保存され
たD1,D2を16ビット構成のデータとして統合し、
その内容を認識する。なお、信号E1,E2としてシリ
アル出力されるデータD1,D2の送出順序は、上位ビ
ットから下位ビット、下位ビットから上位ビットのいず
れでもよい。
Thereafter, the signals E1 and E3 are sampled at predetermined time intervals until the read signals E0 and E2 are turned off, and the data of each digit of the data D1 and D2 are sequentially stored in the memory. When the read signals E0 and E2 change from on to off, the process proceeds from st3 to st4, and D1 and D2 stored in the memory are integrated as 16-bit data.
Recognize its contents. The transmission order of the data D1 and D2 that are serially output as the signals E1 and E2 may be from the upper bit to the lower bit or from the lower bit to the upper bit.

【0047】上記の信号出力によれば、保留玉数を示す
信号を、従来と同様の4個の出力端子を用いて検査装置
に送信することができるので、前記伝送経路23cやコ
ネクタ15の構成を変更する必要がなく、効率の良い信
号送信を行うことができる。なお、従来のコネクタに
は、サブ表示器のシンボル変動表示に対する保留玉数に
ついても、同様に4個の出力端子を介して4個までの保
留玉数を出力するようにしているので、この保留玉数の
容量を増やした場合も、上記と同様の信号出力方式によ
り対応することができる。またメインCPU21に擬似
的な入力信号を与えて動作チェックを行うシミュレーシ
ョンテストにおいても、上記図5の信号出力方法により
外部に信号を出力することができる。
According to the above signal output, a signal indicating the number of held balls can be transmitted to the inspection device by using the same four output terminals as in the conventional case. Therefore, the transmission path 23c and the connector 15 are configured. It is possible to perform efficient signal transmission without the need to change. Regarding the number of held balls for the symbol variation display of the sub-display, the conventional connector also outputs up to four held balls through four output terminals. Even when the capacity of the number of balls is increased, it is possible to cope with the same signal output method as described above. Also in the simulation test in which a pseudo input signal is given to the main CPU 21 to check the operation, the signal can be output to the outside by the signal output method of FIG.

【0048】[0048]

【発明の効果】上記したようにこの発明では、副制御部
にパラレル伝送の容量を超える制御信号を送信する必要
が生じたとき、この制御信号をパラレル伝送の容量毎に
分割して順に送信するとともに、分割された各制御信号
を読み込む時期を識別させるための識別信号を個別の伝
送ラインを介して送信し、副制御部において、前記各識
別信号に基づき、分割された各制御信号を一連の信号と
して認識するようにしたので、ハードウェアの大幅な変
更を行う必要なしに従来の送信容量を大幅に上回る容量
のデータを送信することができ、機能が向上した遊技機
を簡単かつ低コストで提供することができる。
As described above, according to the present invention, when it becomes necessary to transmit a control signal exceeding the capacity of parallel transmission to the sub-control unit, the control signal is divided for each capacity of parallel transmission and transmitted sequentially. At the same time, an identification signal for identifying the time when each divided control signal is read is transmitted through an individual transmission line, and the sub-control unit outputs a series of divided control signals based on the identification signals. Since it is recognized as a signal, it is possible to transmit data with a capacity that greatly exceeds the conventional transmission capacity without having to make major changes to the hardware, and a gaming machine with improved functions can be easily and inexpensively. Can be provided.

【0049】さらにこの発明では、検査装置などの外部
装置に遊技の進行状態を示す信号を送信する場合に、そ
の信号を所定容量毎に分割してそれぞれ個別の出力端子
を介してシリアルに出力するとともに、これら分割され
た信号の読込み時期を識別するための識別信号をシリア
ル出力に使用されない出力端子を介して出力するように
したので、信号の構成や数が変更されても、制御部から
の出力ラインや外部装置への接続用コネクタの仕様を変
更する必要がなく、簡単かつ低コストで対応することが
できる。
Further, according to the present invention, when a signal indicating the progress of a game is transmitted to an external device such as an inspection device, the signal is divided into predetermined capacities and serially output through individual output terminals. At the same time, since the identification signal for identifying the read time of these divided signals is output via the output terminal not used for serial output, even if the signal configuration or number is changed, Since it is not necessary to change the specifications of the output line and the connector for connecting to an external device, it is possible to cope with the situation easily and at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明が適用されたパチンコ機の外観を示す
正面図である。
FIG. 1 is a front view showing an appearance of a pachinko machine to which the present invention is applied.

【図2】図1のパチンコ機の制御系の構成を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a configuration of a control system of the pachinko machine shown in FIG.

【図3】主制御部から副制御部への信号送信方法を示す
タイミングチャートである。
FIG. 3 is a timing chart showing a signal transmission method from the main control unit to the sub control unit.

【図4】図3の信号送信に対するサブCPUの処理手順
を示すフローチャートである。
FIG. 4 is a flowchart showing a processing procedure of the sub CPU for the signal transmission of FIG.

【図5】外部検査装置に対する主制御部の信号送信方法
を示すタイミングチャートである。
FIG. 5 is a timing chart showing a signal transmission method of a main control unit with respect to an external inspection device.

【図6】図5の信号送信に対する検査装置の処理手順を
示すフローチャートである。
6 is a flowchart showing a processing procedure of the inspection device for the signal transmission of FIG.

【符号の説明】[Explanation of symbols]

1 パチンコ機 5 シンボル表示部 15 コネクタ 20 主制御部 21 メインCPU 30 副制御部 31 サブCPU 1 Pachinko machine 5 Symbol display 15 connectors 20 Main control unit 21 Main CPU 30 Sub control unit 31 sub CPU

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 遊技の進行状態を制御するための主制御
部と、前記主制御部からの制御信号に基づき遊技に関わ
る所定の駆動系を制御する副制御部とを具備して成る遊
技機において、 前記主制御部と副制御部との間には、副制御部に前記制
御信号を読み込む時期を識別させるための識別信号の伝
送ラインが複数設けられており、 前記主制御部は、 前記副制御部にパラレル伝送の容量を超える制御信号を
送信するとき、この制御信号を前記パラレル伝送の容量
毎に分割して副制御部に順に送信するとともに、これら
分割された制御信号に対応する識別信号をそれぞれ異な
る伝送ラインを介して送信する手段を具備し、 前記副制御部は、前記各伝送ラインからの識別信号に基
づき前記分割して送信された制御信号を一連の信号とし
て認識する手段を具備して成る遊技機。
1. A gaming machine comprising a main control unit for controlling a progress state of a game, and a sub-control unit for controlling a predetermined drive system related to the game based on a control signal from the main control unit. In the above, between the main control unit and the sub-control unit, a plurality of identification signal transmission lines for identifying the time when the sub-control unit reads the control signal is provided, and the main control unit is When a control signal exceeding the capacity of parallel transmission is transmitted to the sub-control unit, the control signal is divided for each capacity of the parallel transmission and transmitted to the sub-control unit in order, and the identification corresponding to these divided control signals is performed. The sub-control unit includes means for transmitting signals via different transmission lines, and the sub-control unit recognizes the control signals transmitted by the division as a series of signals based on the identification signals from the transmission lines. The gaming machine comprising comprises a.
【請求項2】 前記制御信号のパラレル伝送の容量は8
ビットであり、前記主制御部は、副制御部に所定の処理
に使用する数値情報を認識させるための制御信号とし
て、16ビットの制御信号を生成して成る請求項1に記
載された遊技機。
2. The capacity of parallel transmission of the control signal is 8
2. The gaming machine according to claim 1, which is a bit, and the main control unit generates a 16-bit control signal as a control signal for causing the sub-control unit to recognize numerical information used for a predetermined process. .
【請求項3】 前記伝送ラインのうちの1つは前記パラ
レル伝送の容量に応じた制御信号に、残りの伝送ライン
は前記パラレル伝送の容量を超える制御信号に、それぞ
れ割り当てられて成る請求項1または2に記載された遊
技機。
3. One of the transmission lines is assigned to a control signal corresponding to the capacity of the parallel transmission, and the remaining transmission lines are assigned to control signals exceeding the capacity of the parallel transmission. Or the gaming machine described in 2.
【請求項4】 遊技の進行状態を外部に出力することが
可能に構成された制御部と、遊技の進行状態を示す信号
を外部に出力するための複数の出力端子とを具備して成
る遊技機において、 前記制御部は、前記遊技の進行状態を外部に出力する処
理において、所定の信号を所定容量毎に分割してそれぞ
れ個別の出力端子を介してシリアルに出力するととも
に、これら分割された信号の読込み時期を識別するため
の識別信号を前記シリアル出力に使用されない出力端子
を介して出力して成る遊技機。
4. A game comprising a controller configured to output the progress of the game to the outside and a plurality of output terminals for outputting a signal indicating the progress of the game to the outside. In the machine, in the process of outputting the progress status of the game to the outside, the control unit divides a predetermined signal for each predetermined capacity, serially outputs the signals through individual output terminals, and divides them. A gaming machine configured to output an identification signal for identifying a signal read time through an output terminal not used for the serial output.
JP2001335786A 2001-10-31 2001-10-31 Game machine Expired - Fee Related JP4036634B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001335786A JP4036634B2 (en) 2001-10-31 2001-10-31 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001335786A JP4036634B2 (en) 2001-10-31 2001-10-31 Game machine

Publications (2)

Publication Number Publication Date
JP2003135764A true JP2003135764A (en) 2003-05-13
JP4036634B2 JP4036634B2 (en) 2008-01-23

Family

ID=19150723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001335786A Expired - Fee Related JP4036634B2 (en) 2001-10-31 2001-10-31 Game machine

Country Status (1)

Country Link
JP (1) JP4036634B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7121451B2 (en) 2003-05-14 2006-10-17 Kawasaki Jukogyo Kabushiki Kaisha Friction stir welding method and friction stir welding device
JP2014198229A (en) * 2013-11-28 2014-10-23 サミー株式会社 Pinball game machine
JP2015036019A (en) * 2013-08-12 2015-02-23 株式会社ソフイア Game machine
JP2017099680A (en) * 2015-12-02 2017-06-08 ハイライツ・エンタテインメント株式会社 Game machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7121451B2 (en) 2003-05-14 2006-10-17 Kawasaki Jukogyo Kabushiki Kaisha Friction stir welding method and friction stir welding device
JP2015036019A (en) * 2013-08-12 2015-02-23 株式会社ソフイア Game machine
JP2014198229A (en) * 2013-11-28 2014-10-23 サミー株式会社 Pinball game machine
JP2017099680A (en) * 2015-12-02 2017-06-08 ハイライツ・エンタテインメント株式会社 Game machine

Also Published As

Publication number Publication date
JP4036634B2 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
JPH11267275A (en) Game machine
US20030064806A1 (en) Apparatus and method for interconnecting gaming machine components
JP2010253186A (en) Game machine
JP2001293218A (en) Game machine
JP2010253188A (en) Game machine
JP2003135764A (en) Game machine
JP2001246100A (en) Pachinko machine
JP4375979B2 (en) Game machine
JP4679191B2 (en) Game machine
JP2000126403A (en) Game controller for pachinko machine
JP2002159713A (en) Game machine
JP2008237376A (en) Pachinko game machine
JP2003325907A (en) Control system for game machine
JP2003265806A (en) Game machine
JP2001293214A (en) Game machine
JP2003159459A (en) System for testing game machine
JP4062173B2 (en) Game machine
JP4341895B2 (en) Game machine
JP2000093620A (en) Controller for game machine
JP2014213038A (en) Game machine
JP6914589B2 (en) Pachinko machine
JP2002369914A (en) Game machine
JP2985890B2 (en) Pachinko machine control device
JP2003265807A (en) Game machine
JP4869684B2 (en) Game machine and main control board thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071030

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees