JP2003133655A - フラット回路体及びそれらの製造方法 - Google Patents

フラット回路体及びそれらの製造方法

Info

Publication number
JP2003133655A
JP2003133655A JP2001323917A JP2001323917A JP2003133655A JP 2003133655 A JP2003133655 A JP 2003133655A JP 2001323917 A JP2001323917 A JP 2001323917A JP 2001323917 A JP2001323917 A JP 2001323917A JP 2003133655 A JP2003133655 A JP 2003133655A
Authority
JP
Japan
Prior art keywords
hole
conductor layer
insulating layer
base material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001323917A
Other languages
English (en)
Other versions
JP4028208B2 (ja
Inventor
Satoki Masuda
悟己 増田
Tomohiro Ikeda
智洋 池田
Sakai Yagi
境 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2001323917A priority Critical patent/JP4028208B2/ja
Publication of JP2003133655A publication Critical patent/JP2003133655A/ja
Application granted granted Critical
Publication of JP4028208B2 publication Critical patent/JP4028208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Insulated Conductors (AREA)

Abstract

(57)【要約】 【課題】 導体層と電子機器とを確実に電気的に接続で
きるフラット回路体及びそれらの製造方法を提供する。 【解決手段】 フラット回路体としてのFPC1は導体
層6と第1の絶縁層7と第2の絶縁層8とを備えてい
る。導体層6には孔9が形成されている。第1の絶縁層
7は導体層6の一方の表面6aに積層されかつ第2の孔
10が形成されている。第2の絶縁層8は導体層6の他
方の表面6bに積層されかつ第3の孔11が形成されて
いる。孔9と第2の孔10と第3の孔11は互いに連通
している。第2の孔10と第3の孔11は孔9より大き
い。孔9の全周に亘って該孔9の周りから第2の孔10
を通して導体層6が露出している。孔9の全周に亘って
該孔9の周りから第3の孔11を通して導体層6が露出
している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バッテリなどの電
子機器と電気的に接続されるフラット回路体とフラット
回路体の製造方法に関する。
【0002】
【従来の技術】内燃機関と電動機との双方の動力で走行
可能なハイブリット車や電気自動車などに搭載される電
子機器としての電源装置は、複数の小型バッテリ100
(図14に一部を示す)が、導電性のバスバ101(図
14に示す)によって、直列に接続されて構成されてい
る。
【0003】前記電源装置は、前述した小型バッテリ1
00それぞれの電圧を測定される必要がある。このた
め、前記小型バッテリ100には、フレキシブルフラッ
トケーブル(Flexible Flat Cable:FFC)やフレキ
シブルプリントサーキット(Flexible Printed Circui
t:FPC)などのフラット回路体102(図13及び
図14に例示する)が接続されることがある。
【0004】図13及び図14に例示されたフラット回
路体102は、導電性の導体層103と、該導体層10
3の一方の表面に積層された第1の絶縁層104と、前
記導体層103の他方の表面に積層された第2の絶縁層
105と、を備えている。第1の絶縁層104と第2の
絶縁層105は、それぞれ合成樹脂からなる。
【0005】前記フラット回路体102の導体層103
は、図14に示すように、ボルト106により前述した
小型バッテリ100と電気的に接続される。このため、
前記フラット回路体102には、前記導体層103と前
記第2の絶縁層105に前記ボルト106を通す孔10
7,108が形成されているとともに、第1の絶縁層1
04に前記孔107,108に連なりかつ前記孔10
7,108より大きな大孔109が形成されている。大
孔109は、内側に前記バスバ101を収容可能であ
る。
【0006】前記フラット回路体102は、図14に示
すように、大孔109内に小型バッテリ100に重ねら
れたバスバ101を収容し、かつ前記第2の絶縁層10
5側からボルト106が小型バッテリ100にねじ込ま
れて、前記電源装置に取り付けられる。このため、ボル
ト106の頭と導体層103との間に第2の絶縁層10
5が挟まれる。
【0007】また、前記電源装置などの電子機器には、
図15に示すフラット回路体110が接続される場合も
ある。図15に例示されたフラット回路体110は、第
1の導体層111と、第2の導体層112と、中間絶縁
層113と、第1の絶縁層114と、第2の絶縁層11
5と、を備えている。中間絶縁層113は、第1の導体
層111と第2の導体層112との間に配され、これら
の導体層111,112双方と積層されている。第1の
絶縁層114は、第1の導体層111に積層されてい
る。第2の絶縁層115は、第2の導体層112に積層
されている。
【0008】また、前述したフラット回路体110に
は、前記第1の導体層111と中間絶縁層113と第2
の絶縁層115とを貫通した孔116が形成されてい
る。このため、前記従来のフラット回路体110は、前
記第1の導体層111と第2の導体層112とを電気的
に接続するために、前記孔116の内面にめっき117
などを施していた。
【0009】
【発明が解決しようとする課題】前述した従来のフラッ
ト回路体102では、前記小型バッテリ100などに取
り付けられる際に、第2の絶縁層105が前記ボルト1
06の頭と導体層103との間に挟まれる。前記第2の
絶縁層105は、合成樹脂からなるため変形する。
【0010】このため、ボルト106をねじ込むと、厚
みが薄くなるように前記第2の絶縁層105が変形し
て、ボルト106の頭と第2の絶縁層105との間に隙
間が生じる。そして、前記ボルト106の頭と小型バッ
テリ100との間にがたが生じる虞があった。最悪の場
合、前記導体層103と小型バッテリ100との電気的
な接続が不安定になり、かつ前記小型バッテリ100と
バスバ101との電気的な接続が不安定になる虞があっ
た。
【0011】また、図15に例示されたフラット回路体
110は、第1の導体層111と第2の導体層112と
を電気的に接続するために、孔116の内面にめっき1
17などを施していた。このため、コストが高騰する傾
向であった。
【0012】したがって、本発明の第1の目的は、導体
層と電子機器とを確実に電気的に接続できるフラット回
路体とフラット回路体の製造方法を提供することにあ
る。第2の目的は、複数の導体層を互いに電気的に接続
できる低コストなフラット回路体を提供することにあ
る。
【0013】
【課題を解決するための手段】第1の目的を達成するた
めに、請求項1に記載の本発明のフラット回路体は、導
体層と該導体層の一方の表面に積層された第1の絶縁層
と前記導体層の他方の表面に積層された第2の絶縁層と
を備え、かつ前記導体層に該導体層を貫通した孔が形成
されているとともに、前記孔内に導電性でかつ電子機器
と接続するための接続部材が通されて、前記導体層と前
記電子機器とが電気的に接続されるフラット回路体にお
いて、前記第1の絶縁層には、前記孔より大きな第2の
孔が形成され、前記第2の絶縁層には、前記孔より大き
な第3の孔が形成され、前記孔と前記第2の孔と前記第
3の孔とは、互いに連通していることを特徴としてい
る。
【0014】第1の目的を達成するために、請求項2に
記載の本発明のフラット回路体は、請求項1に記載のフ
ラット回路体において、前記孔が前記第2の孔の平面形
内と前記第3の孔の平面形内との双方に収まる位置に配
されていることを特徴としている。
【0015】第1の目的を達成するために、請求項3に
記載の本発明のフラット回路体は、請求項2に記載のフ
ラット回路体において、前記接続部材はボルトでありか
つ前記電子機器は前記ボルトがねじ込まれる固定部を備
えているとともに、前記ボルトの頭と前記固定部のうち
一方は前記第2の孔または第3の孔に侵入し、他方は前
記導体層に重ねられることを特徴としている。
【0016】第1の目的を達成するために、請求項4に
記載の本発明のフラット回路体の製造方法は、導体層と
該導体層の一方の表面に積層された第1の絶縁層と前記
導体層の他方の表面に積層された第2の絶縁層とを備
え、かつ前記導体層に該導体層を貫通した孔が形成さ
れ、前記第1の絶縁層に前記孔と連なりかつ該孔より大
きな第2の孔が形成され、前記第2の絶縁層に前記孔と
連なりかつ該孔より大きな第3の孔が形成されていると
ともに、前記孔内に導電性でかつ電子機器と接続するた
めの接続部材が通されて、前記導体層と前記電子機器と
が電気的に接続されるフラット回路体の製造方法におい
て、前記導体層を構成する母材に第1の絶縁層を積層し
て、前記導体層を構成する母材にレジストプロセスを施
すことにより前記孔を形成した後に、前記第2の絶縁層
を積層することを特徴としている。
【0017】第1の目的を達成するために、請求項5に
記載の本発明のフラット回路体の製造方法は、導体層と
該導体層の一方の表面に積層された第1の絶縁層と前記
導体層の他方の表面に積層された第2の絶縁層とを備
え、かつ前記導体層に該導体層を貫通した孔が形成され
ているとともに、前記孔内に導電性でかつ電子機器と接
続するための接続部材が通されて、前記導体層と前記電
子機器とが電気的に接続されるフラット回路体の製造方
法において、前記導体層を構成する母材の一方の表面に
前記孔より大きくかつ前記孔と連通する第2の孔が形成
された第1の絶縁層を積層する第1の積層工程と、前記
第1の絶縁層が積層された母材の一方の表面と前記第1
の絶縁層とにレジストを塗布するとともに、前記母材の
他方の表面に第2のレジストを塗布しかつ該第2のレジ
ストに前記孔に合致する合致孔を形成するマスク工程
と、前記第2のレジストが塗布された母材にエッチング
を行って、前記母材に前記孔を形成して前記導体層を得
るエッチング工程と、前記孔が形成された導体層からレ
ジストと前記第2のレジストを除去する除去工程と、前
記レジストと前記第2のレジストが除去された導体層の
前記他方の表面に前記孔より大きくかつ前記孔と連通す
る第3の孔が形成された第2の絶縁層を積層する第2の
積層工程と、を含んだことを特徴としている。
【0018】第1の目的を達成するために、請求項6に
記載の本発明のフラット回路体の製造方法は、請求項5
に記載のフラット回路体の製造方法において、前記孔が
前記第2の孔の平面形内と前記第3の孔の平面形内との
双方に収まる位置に配されていることを特徴としてい
る。
【0019】第1の目的を達成するために、請求項7に
記載の本発明のフラット回路体の製造方法は、請求項6
に記載のフラット回路体の製造方法において、前記接続
部材はボルトであり、かつ前記電子機器は前記ボルトが
ねじ込まれる固定部を備えているとともに、前記ボルト
の頭と前記固定部のうち一方は前記第2の孔または第3
の孔に侵入し、他方は前記導体層に重ねられることを特
徴としている。
【0020】第2の目的を達成するために、請求項8に
記載の本発明のフラット回路体は、第1の導体層と、第
2の導体層と、これら第1の導体層と第2の導体層との
間に配された中間絶縁層と、第1の導体層に積層された
第1の絶縁層と、第2の導体層に積層された第2の絶縁
層とを備えたフラット回路体において、前記第2の導体
層に該第2の導体層を貫通した孔が形成され、前記第1
の導体層と前記中間絶縁層には、前記孔より大きな大孔
が形成され、前記第1の絶縁層には、前記大孔より大き
な第2の孔が形成され、前記第2の絶縁層には、前記孔
より大きな第3の孔が形成されているとともに、前記孔
と前記大孔と前記第2の孔と前記第3の孔とは、互いに
連通していることを特徴としている。
【0021】第2の目的を達成するために、請求項9に
記載の本発明のフラット回路体は、請求項8に記載のフ
ラット回路体において、前記孔が前記大孔の平面形内と
前記第3の孔の平面形内との双方に収まる位置に配され
ているとともに、前記大孔が前記第2の孔の平面形内に
収まる位置に配されていることを特徴としている。
【0022】第1の目的を達成するために、請求項10
に記載の本発明のフラット回路体の製造方法は、導体層
と該導体層の一方の表面に積層された第1の絶縁層と前
記導体層の他方の表面に積層された第2の絶縁層とを備
え、かつ前記導体層に該導体層を貫通した孔が形成さ
れ、前記第1の絶縁層に前記孔と連なりかつ該孔より大
きな第2の孔が形成され、前記第2の絶縁層に前記孔と
連なりかつ該孔より大きな第3の孔が形成されていると
ともに、前記孔内に導電性でかつ電子機器と接続するた
めの接続部材が通されて、前記導体層と前記電子機器と
が電気的に接続されるフラット回路体の製造方法におい
て、前記導体層を構成する母材に第2の孔が形成された
第1の絶縁層を積層して、前記導体層を構成する母材に
レジストプロセスを施すことにより前記第2の孔を塞ぐ
格好に前記母材を形成して、該母材に前記第3の孔が形
成された第2の絶縁層を積層するとともに孔を形成する
ことを特徴としている。
【0023】第1の目的を達成するために、請求項11
に記載の本発明のフラット回路体の製造方法は、導体層
と該導体層の一方の表面に積層された第1の絶縁層と前
記導体層の他方の表面に積層された第2の絶縁層とを備
え、かつ前記導体層に該導体層を貫通した孔が形成され
ているとともに、前記孔内に導電性でかつ電子機器と接
続するための接続部材が通されて、前記導体層と前記電
子機器とが電気的に接続されるフラット回路体の製造方
法において、前記導体層を構成する母材の一方の表面に
第2の孔が形成された第1の絶縁層を積層する積層工程
と、前記第1の絶縁層が積層された母材の一方の表面側
の前記第1の絶縁層の表面に保護膜を積層するととも
に、前記母材の他方の表面にレジストを塗布しかつ前記
第2の孔を塞ぐ格好に前記レジストを形成するマスク工
程と、前記レジストが塗布された母材にエッチングを行
って、前記第2の孔を塞ぐ格好に前記母材を形成するエ
ッチング工程と、前記第2の孔を塞ぐ格好に形成された
母材からレジストを除去する除去工程と、前記レジスト
が除去された母材の他方の表面に前記第2の孔と重なる
第3の孔が形成された第2の絶縁層を積層するととも
に、前記母材に前記第2の孔と第3の孔との双方より小
さくかつこれらの第2の孔と第3の孔との双方と連通す
る孔を形成する仕上げ工程と、を含んだことを特徴とし
ている。
【0024】第1の目的を達成するために、請求項12
に記載の本発明のフラット回路体の製造方法は、請求項
11に記載のフラット回路体の製造方法において、前記
孔が前記第2の孔の平面形内と前記第3の孔の平面形内
との双方に収まる位置に配されていることを特徴として
いる。
【0025】第1の目的を達成するために、請求項13
に記載の本発明のフラット回路体の製造方法は、請求項
12に記載のフラット回路体の製造方法において、前記
接続部材はボルトであり、かつ前記電子機器は前記ボル
トがねじ込まれる固定部を備えているとともに、前記ボ
ルトの頭と前記固定部のうち一方は前記第2の孔または
第3の孔に侵入し、他方は前記導体層に重ねられること
を特徴としている。
【0026】請求項1に記載された本発明によれば、第
2の孔と第3の孔が、孔と連通しかつ該孔より大きい。
このため、孔の周りに前記第2の孔と第3の孔とを通し
て、導体層が露出する。したがって、接続部材と導体層
との間に、第1の絶縁層と第2の絶縁層とのうち一方が
位置しない。また、接続部材が固定される電子機器の固
定部と導体層との間に第1の絶縁層と第2の絶縁層との
うち他方が位置しない。
【0027】請求項2に記載された本発明によれば、孔
が、第2の孔と第3の孔との双方の平面形内に収まって
いる。このため、孔の全周に亘って該孔の周りに導体層
が露出する。したがって、接続部材と導体層との間に、
第1の絶縁層と第2の絶縁層とのうち一方がより確実に
位置しない。また、接続部材が固定される電子機器の固
定部と導体層との間に第1の絶縁層と第2の絶縁層との
うち他方がより確実に位置しない。
【0028】請求項3に記載された本発明によれば、ボ
ルトの頭と固定部とのうち一方が第2の孔または第3の
孔に侵入しかつ、他方が導体層に重なる。このため、ボ
ルトの頭と固定部との間に、第1の絶縁層と第2の絶縁
層との双方がより一層確実に位置しない。
【0029】請求項4に記載された本発明によれば、導
体層を構成する母材に第1の絶縁層を積層した後に、孔
をレジストプロセスで形成する。このため、第2の孔及
び第3の孔より孔を確実に小さくできる。
【0030】請求項5に記載された本発明によれば、マ
スク工程で、合致孔を除いて、第1及び第2のレジスト
で導体層と第1の絶縁層を覆う。このため、エッチング
工程で、導体層に確実に孔を形成できる。また、第2の
孔が、孔と連通しかつ該孔より大きい。
【0031】このため、孔の周りに前記第2の孔を通し
て、導体層が確実に露出する。したがって、フラット回
路体と電子機器とを電気的に接続する際に、電子機器と
導体層との間に、第1の絶縁層が位置しなくなる。
【0032】請求項6に記載された本発明によれば、孔
が、第2の孔と第3の孔との双方の平面形内に収まって
いる。このため、孔の全周に亘って該孔の周りに導体層
が露出する。したがって、接続部材と導体層との間に、
第1の絶縁層と第2の絶縁層とのうち一方がより確実に
位置しない。また、接続部材が固定される電子機器の固
定部と導体層との間に第1の絶縁層と第2の絶縁層との
うち他方がより確実に位置しない。
【0033】請求項7に記載された本発明によれば、ボ
ルトの頭と固定部とのうち一方が第2の孔または第3の
孔に侵入しかつ、他方が導体層に重なる。このため、ボ
ルトの頭と固定部との間に、第1の絶縁層と第2の絶縁
層との双方がより一層確実に位置しない。
【0034】請求項8に記載された本発明によれば、第
2の導体層には孔が形成されている。第1の導体層と中
間絶縁層には、孔より大きな大孔が形成されている。こ
のため、大孔を通して、孔の周りに第2の導体層が露出
している。このため、第2の導体層を第1の導体層に向
かって曲げることなどにより、第1の導体層と第2の導
体層とを接触させることができる。
【0035】請求項9に記載された本発明によれば、孔
が大孔の平面形内に収まる位置に配されている。このた
め、孔の全周に亘って孔の周りから大孔を通して、第2
の導体層が露出している。このため、第2の導体層を第
1の導体層に向かって曲げることなどにより、第1の導
体層と第2の導体層とをより確実に接触させることがで
きる。
【0036】請求項10に記載された本発明によれば、
導体層を構成する母材に第1の絶縁層を積層した後に、
レジストプロセスで第2の孔を塞ぐ格好に母材を形成す
る。その後、母材に孔を形成する。このため、第2の孔
及び第3の孔より孔を確実に小さくできる。
【0037】請求項11に記載された本発明によれば、
マスク工程で、第2の孔を塞ぐ格好にレジストを形成す
る。このため、エッチング工程で、第2の孔を塞ぐ格好
に母材を確実に形成できる。その後、母材に孔を形成す
る。このため、第2の孔及び第3の孔より孔を確実に小
さくできる。このため、孔の周りに第2の孔及び第3の
孔を通して、導体層が確実に露出する。したがって、フ
ラット回路体と電子機器とを電気的に接続する際に、電
子機器と導体層との間に、第1の絶縁層が位置しなくな
る。
【0038】請求項12に記載された本発明によれば、
孔が、第2の孔と第3の孔との双方の平面形内に収まっ
ている。このため、孔の全周に亘って該孔の周りに導体
層が露出する。したがって、接続部材と導体層との間
に、第1の絶縁層と第2の絶縁層とのうち一方がより確
実に位置しない。また、接続部材が固定される電子機器
の固定部と導体層との間に第1の絶縁層と第2の絶縁層
とのうち他方がより確実に位置しない。
【0039】請求項13に記載された本発明によれば、
ボルトの頭と固定部とのうち一方が第2の孔または第3
の孔に侵入しかつ、他方が導体層に重なる。このため、
ボルトの頭と固定部との間に、第1の絶縁層と第2の絶
縁層との双方がより一層確実に位置しない。
【0040】
【発明の実施の形態】本発明の第1の実施形態にかかる
フラット回路体とフラット回路体の製造方法を、図1な
いし図4を参照して説明する。フラット回路体としての
図1に示すフレキシブルプリントサーキット(Flexible
Printed Circuit:以下FPCと呼ぶ)1は、電子機器
としての電源装置41(図3に一部示す)に取り付けら
れる。電源装置41は、例えば、内燃機関と電動機との
双方の駆動力によって走行可能なハイブリットカーや、
電動機の駆動力によって走行可能な電気自動車などの移
動体に搭載される。なお、本明細書で示すフラット回路
体とは、導体と、該導体を被覆する絶縁体と、を備え
て、扁平なものを示している。
【0041】電源装置41は、バッテリとしての複数の
小型バッテリなどを備えている。小型バッテリは、それ
ぞれ方体状に形成されており、一端に正の電極(以下正
極と呼ぶ)2(図3に示す)を設け、他端に負の電極
(以下負極と呼ぶ)を設けている。
【0042】複数の小型バッテリは、正極2と負極とが
互いに隣り合った状態で重ねられている。即ち、複数の
小型バッテリは、正極2と負極とが交互に逆向きとなる
状態で重ねられている。これらの小型バッテリの互いに
隣り合う正極2と負極とは、図3に示すバスバ3により
電気的に接続されている。また、正極2と負極は、本明
細書に記した固定部をなしている。
【0043】バスバ3は、導電性を有する金属からな
り、帯板状に形成されている。バスバ3は、接続部材と
しての導電性のボルト4(図3に示す)を通すことので
きる孔5(図3には一つのみ示す)を一対備えている。
該ボルト4は、バスバ3の孔5とFPC1の後述する孔
9などを通って、正極2及び負極にねじ込まれる。
【0044】FPC1は、図1ないし図3に示すよう
に、例えば銅などの導電性の金属からなる薄い導体層6
と、該導体層6の一方の表面6aに積層された薄い第1
の絶縁層7と、前記導体層6の他方の表面6bに積層さ
れた薄い第2の絶縁層8と、を備えている。導体層6の
両表面6a,6bは、該導体層6を構成する母材12
(図4に示す)の表面もなしている。導体層6は、FP
C1が前記電源装置41に取り付けられる際に、各小型
バッテリの正極2及び負極と電気的に接続される。導体
層6によって各小型バッテリの正極2と負極との間の電
位差を測定できる。こうして、FPC1は、電源装置4
1の各小型バッテリの残量などを測定できるようにな
る。
【0045】導体層6には、前記ボルト4を通すことの
できる孔9が形成されている。孔9は、導体層6を貫通
しており、図示例では、図1に示すように平面形状が丸
形に形成されている。孔9は、前記ボルト4の頭より小
さい。第1の絶縁層7は、ポリエチレンテレフタレート
(Polyethyleneterephthalate:PET)や、ポリイミ
ド(Polyimide)樹脂などの絶縁性の合成樹脂からな
る。
【0046】第1の絶縁層7には、前記孔9と連通しか
つ前記孔9より大きな第2の孔10が形成されている。
第2の孔10は、第1の絶縁層7を貫通している。FP
C1の平面視において、図1に示すように、第2の孔1
0の内側には前記孔9が位置している。このため、孔9
は、FPC1に対し直交する方向からみて(FPC1の
平面視において)、第2の孔10の平面形内に配される
ことになる。第2の孔10の内側には、バスバ3が侵入
可能である。
【0047】第2の絶縁層8は、絶縁性の合成樹脂から
なる。第2の絶縁層8には、前記孔9と連通しかつ前記
孔9より大きな第3の孔11が形成されている。第3の
孔11は、第2の絶縁層8を貫通しており、図示例で
は、図1に示すように平面形状が丸形に形成されてい
る。第3の孔11は、孔9と同軸に配されている。この
ため、孔9は、FPC1に対し直交する方向からみて
(FPC1の平面視において)、第3の孔11の平面形
内に位置している。第3の孔11の内側には、ボルト4
の頭が侵入可能である。
【0048】このため、前記孔9の周りには、該孔9の
全周に亘って、第2の孔10を通して導体層6が露出し
ている。また、孔9の周りには全周に亘って、前記第3
の孔11を通して導体層6が露出している。
【0049】前述した構成のFPC1は、小型バッテリ
の正極2または負極に以下に示すように取り付けられ
る。まず、互いに隣り合う正極2と負極には、バスバ3
が重ねられる。その後、第2の孔10内にバスバ3を収
容する状態で、前記正極2と負極とに、FPC1が重ね
られる。このとき、第1の絶縁層7が小型バッテリに相
対している。
【0050】そして、第3の孔11と孔9と第2の孔1
0とにボルト4を挿入する。その後、ボルト4を、正極
2と負極にねじ込む。このとき、ボルト4の頭は、第3
の孔11内に侵入している。導体層6は、バスバ3を介
して正極2または負極に重なる。こうして、FPC1
は、各小型バッテリに取り付けられて、前述した電源装
置41に取り付けられる。すると、導体層6は、ボルト
4などによって、正極2または負極と電気的に接続され
る。即ち、導体層6は、ボルト4などによって、電源装
置41と電気的に接続される。
【0051】また、前述した構成のFPC1は、以下に
示す工程を経て得られる。まず、第1の絶縁層7に第2
の孔10を形成する。そして、図4(a)に示すよう
に、前記第2の孔10が形成された第1の絶縁層7と、
導体層6を構成する母材12とを貼り付ける。なお、母
材12には、前記孔9は形成されていない。第1の絶縁
層7と母材12とを貼り付ける場合には、接着剤を用い
ても用いなくても良い。このように、導体層6を構成す
る母材12の一方の表面6aに、第2の孔10が形成さ
れた第1の絶縁層7を積層する工程を第1の積層工程と
呼ぶ。
【0052】その後、図4(b)に示すように、導体層
6を構成する母材12の一方の表面6aと第1の絶縁層
7に耐酸のレジスト13を塗布する。また、導体層6を
構成する母材12の他方の表面6bに耐酸の第2のレジ
スト14を塗布する。前記レジスト13及び第2のレジ
スト14を露光させて、前記第2のレジスト14に前記
孔9と合致する合致孔15を形成する。
【0053】なお、レジスト13には孔などを形成せず
に、該レジスト13で導体層6を構成する母材12の一
方の表面6aと第1の絶縁層7とを覆った状態とする。
このように、レジスト13と第2のレジスト14とを塗
布し、かつ第2のレジスト14に合致孔15を形成する
工程は、本明細書に記したマスク工程をなしている。
【0054】レジスト13及び第2のレジスト14毎、
導体層6を構成する母材12と第1の絶縁層7を、酸性
の溶液につける。合致孔15を通して導体層6を構成す
る母材12が腐食されて、図4(c)に示すように、該
母材12に孔9が形成される。こうして、導体層6を構
成する母材12にエッチングを行って、孔9が形成され
た導体層6を得る。このように、母材12にエッチング
を行う工程は、本明細書に記したエッチング工程をなし
ている。
【0055】レジスト13及び第2のレジスト14毎、
アルカリ性の溶液につける。レジスト13及び第2のレ
ジスト14が腐食されて、図4(d)に示すように、除
去される。このレジスト13及び第2のレジスト14を
除去する工程は、本明細書に記した除去工程をなしてい
る。なお、前記マスク工程とエッチング工程と除去工程
とは、本明細書に記したレジストプロセスを構成してい
る。こうして、レジストプロセスを行って、母材12に
孔9を形成して、導体層6を得る。
【0056】その後、導体層6の他方の表面6bに、第
2の絶縁層8を構成する合成樹脂を塗布する。導体層6
の他方の表面6bに第3の孔11が形成された第2の絶
縁層8を積層する。この第2の絶縁層8を積層する工程
は、本明細書に記した第2の積層工程をなしている。こ
うして、前述した構成のFPC1を得る。
【0057】本実施形態によれば、FPC1の平面視に
おいて、第1の絶縁層7の第2の孔10の平面形内と第
2の絶縁層8の第3の孔11の平面形内との双方に、孔
9が位置している。このため、孔9の全周に亘って、該
孔9の周りに、第2の孔10と第3の孔11とを通して
導体層6が露出している。また、ボルト4の頭は、第3
の孔11内に侵入可能である。
【0058】このため、ボルト4を正極2または負極に
ねじ込んで、FPC1を電源装置41に取り付けると、
ボルト4の頭と導体層6との間に第2の絶縁層8が挟ま
れない。また、バスバ3が第2の孔10内に侵入可能で
あり、ボルト4を正極2または負極にねじ込んで、FP
C1を電源装置41に取り付けると、導体層6がバスバ
3を介して正極2または負極と重なる。このため、ボル
ト4を正極2または負極にねじ込んで、FPC1を電源
装置41に取り付けると、導体層6と正極2または負極
との間に第1の絶縁層7が挟まれない。
【0059】このため、ボルト4を正極2または負極に
ねじ込むことによって、厚みが薄くなる方向に第1の絶
縁層7と第2の絶縁層8との双方が変形することを防止
できる。したがって、ボルト4で導体層6と電源装置4
1とを接続する際に、ボルト4と電源装置41との間に
がたなどが生じることを確実に防止でき、導体層6と電
源装置41とを確実に電気的に接続できる。
【0060】また、導体層6を構成する母材12に第1
の絶縁層7を貼り付けた後に、レジストプロセスで孔9
を形成するため、第2の孔10及び第3の孔11より孔
9を確実に小さくできる。このため、前記第2の孔10
と第3の孔11とのそれぞれを通して、孔9の周りから
導体層6を確実に露出させることができる。
【0061】このため、ボルト4の頭と導体層6との間
に第2の絶縁層8が位置しないとともに、導体層6と正
極2または負極との間に第1の絶縁層7がより確実に位
置しない。このため、ボルト4を正極2または負極にね
じ込む際に、厚みが薄くなる方向に第1の絶縁層7と第
2の絶縁層8との双方が変形することをより確実に防止
できる。したがって、ボルト4で導体層6と電源装置4
1とを接続する際に、ボルト4と電源装置41との間に
がたなどが生じることをより確実に防止でき、導体層6
と電源装置41とをより確実に電気的に接続できる。
【0062】マスク工程で、合致孔15を除いてレジス
ト13及び第2のレジスト14で導体層6と第1の絶縁
層7を覆うため、エッチング工程で導体層6に確実に孔
9を形成できる。このため、前記第2の孔10を通し
て、孔9の周りに導体層6が確実に露出する。
【0063】このため、導体層6と正極2または負極と
の間に第1の絶縁層7がより一層確実に位置しない。こ
のため、ボルト4を正極2または負極にねじ込むことに
よって、厚みが薄くなる方向に第1の絶縁層7が変形す
ることをより一層確実に防止できる。したがって、ボル
ト4で導体層6と電源装置41とを接続する際に、ボル
ト4と電源装置41との間にがたなどが生じることをよ
り一層確実に防止でき、導体層6と電源装置41とをよ
り一層確実に電気的に接続できる。
【0064】前述した実施形態では、第2の孔10がバ
スバ3を収容できる。しかしながら、本発明ではバスバ
3を収容できるように第3の孔11を形成しても良い。
この場合、正極2または負極を第2の孔10内に侵入さ
せ、第3の孔11内にバスバ3を収容して、ボルト4を
正極2または負極にねじ込む。すると、ボルト4の頭が
バスバ3を介して導体層6に重なる。
【0065】この場合も、ボルト4の頭と導体層6との
間に第2の絶縁層8が位置しないとともに、導体層6と
正極2または負極との間に第1の絶縁層7がより確実に
位置しない。したがって、ボルト4で導体層6と電源装
置41とを接続する際に、ボルト4と電源装置41との
間にがたなどが生じることを確実に防止でき、導体層6
と電源装置41とを確実に電気的に接続できる。
【0066】また、図4に示した工程にしたがって、F
PC1を製造すると該FPC1の端部40に、図5に示
すように、前記第2の孔10に相当する第1の露出部1
6と、第3の孔に相当する第2の露出部17と、を形成
できる。第1の露出部16と第2の露出部17とを通し
て、導体層6が露出している。
【0067】第1の露出部16を第1の絶縁層7に形成
して、該第1の絶縁層7を導体層6の一方の表面6aに
貼り付ける。その後、導体層6の他方の表面6bに、前
記第2の露出部17を形成するように、第2の絶縁層8
を構成する合成樹脂を塗布する。こうして、FPC1の
端部40に、第1の露出部16と第2の露出部17とを
形成できる。この場合、図6に示すように、導体層6の
端部を、第1の絶縁層7または第2の絶縁層8上に折り
曲げることができる。なお、図6には、導体層6の端部
を第1の絶縁層7上に折り曲げている。
【0068】すると、導体層6は、FPC1の一方の表
面側と他方の表面側とに確実に露出する。このため、F
PC1の一方の表面側の電子機器と他方の表面側の電子
機器などを導体層6に接触または接続することによっ
て、これらの電子機器を容易に相互に接続できる。
【0069】次に、本発明の第2の実施形態にかかるF
PCを図7ないし図9を参照して説明する。なお、前述
した第1の実施形態と同一構成部分には、同一符号を付
して説明を省略する。本実施形態のFPC1は、図7及
び図8に示すように、第1の導体層21と、第2の導体
層22と、中間絶縁層23と、第1の絶縁層7と、第2
の絶縁層8と、を備えている。第1及び第2の導体層2
1,22は、銅などの導電性の金属からなる。第2の導
体層22には、前述した孔9が形成されている。
【0070】中間絶縁層23は、第1の導体層21と第
2の導体層22との間に配され、かつこれらの導体層2
1,22と積層されている。中間絶縁層23は、絶縁性
の合成樹脂からなる。中間絶縁層23と第1の導体層2
1とには、互いに合致する大孔24が形成されている。
大孔24は、中間絶縁層23と第1の導体層21とを貫
通している。大孔24は、前記孔9と連通している。大
孔24は、FPC1の平面視において、内側に孔9を配
している。このため、孔9の全周に亘って該孔9の周り
から大孔24を通して第2の導体層22が露出してい
る。
【0071】第1の絶縁層7は、第1の導体層21に積
層されている。第1の絶縁層7には、前述した第2の孔
10が形成されている。第2の孔10は、前記大孔24
と孔9との双方と連通している。第2の孔10は、前記
大孔24と孔9との双方より大きい。第2の孔10は、
FPC1の平面視において、内側に大孔24と孔9との
双方を配している。このため、大孔24の全周に亘って
該大孔24の周りから第2の孔10を通して第1の導体
層21が露出している。
【0072】第2の絶縁層8は、第2の導体層22に積
層されている。第2の絶縁層8には、前述した第3の孔
11が形成されている。このため、孔9の全周に亘って
該孔9の周りから第3の孔11を通して第2の導体層2
2が露出している。
【0073】本実施形態のFPC1は、以下に示す工程
を経て得られる。まず、第1の導体層21を構成する第
1の母材31と、中間絶縁層23を構成する絶縁母材3
3と、第2の導体層22を構成する第2の母材32と、
を順に積層する。なお、第1の母材31と絶縁母材33
には大孔24が形成されていないとともに、第2の母材
32には孔9が形成されていない。第1の絶縁層7に第
2の孔10を形成する。
【0074】そして、図9(a)に示すように、前記第
2の孔10が形成された第1の絶縁層7を第1の導体層
21を構成する第1の母材31に貼り付ける。その後、
図9(b)に示すように、第1の導体層21を構成する
第1の母材31と第1の絶縁層7に耐酸のレジスト13
を塗布する。また、第2の導体層22を構成する第2の
母材32に耐酸の第2のレジスト14を塗布する。前記
レジスト13及び第2のレジスト14を露光させて、前
記第2のレジスト14に前記孔9と合致する合致孔15
を形成する。
【0075】なお、レジスト13には孔などを形成せず
に、該レジスト13で第1の導体層21を構成する第1
の母材31と第1の絶縁層7とを覆った状態とする。レ
ジスト13及び第2のレジスト14毎、第1及び第2の
母材31,32と絶縁母材33を、酸性の溶液につけ
る。合致孔15を通して第2の導体層22を構成する第
2の母材32が腐食されて、図9(c)に示すように、
該第2の母材32に孔9が形成される。こうして、第2
の母材32にエッチングを行って、孔9が形成された第
2の導体層22を得る。
【0076】レジスト13及び第2のレジスト14毎、
アルカリ性の溶液につける。レジスト13及び第2のレ
ジスト14が腐食されて、図9(d)に示すように、除
去される。
【0077】その後、第2の導体層22に、第2の絶縁
層8を構成する合成樹脂を塗布する。図9(e)に示す
ように、第3の孔11が形成された第2の絶縁層8を第
2の導体層22に積層する。そして、図9(f)に示す
ように、第1の絶縁層7と第1の母材31に、前記大孔
24に合致する第2の合致孔34を有するようにレジス
ト13を積層する。第2の絶縁層8と第2の導体層22
と絶縁母材33に第2のレジスト14を塗布する。第2
のレジスト14には、孔などを形成せずに、該第2のレ
ジスト14で、第2の絶縁層8と第2の導体層22と絶
縁母材33とを覆った状態とする。
【0078】レジスト13及び第2のレジスト14毎、
酸性の溶液につける。第2の合致孔34を通して第1の
母材31と絶縁母材33が腐食されて、図9(g)に示
すように、該第1の母材31と絶縁母材33に大孔24
が形成される。こうして、大孔24が形成された第1の
導体層21と中間絶縁層23を得る。
【0079】レジスト13及び第2のレジスト14毎、
アルカリ性の溶液につける。レジスト13及び第2のレ
ジスト14が腐食されて、図9(h)に示すように、除
去される。こうして、前述した構成のFPC1を得るこ
とができる。第2の導体層22の孔9の内縁部を図7中
の矢印Yに沿って、第1の導体層21に向かって折り曲
げることにより第1の導体層21と第2の導体層22と
を容易に電気的に接続できる。
【0080】このため、孔9の内面にめっきなどを施す
ことなく、容易に第1の導体層21と第2の導体層22
とを電気的に接続できる。したがって、第1の導体層2
1と第2の導体層22を電気的に接続しても、FPC1
の低コスト化を図ることができる。
【0081】また、大孔24を通して第2の導体層22
が露出しており、かつ第2の孔10を通して第1の導体
層21が露出している。このため、図8に示すように、
電子部品35を、半田36などにより、これら第1の導
体層21と第2の導体層22との双方に容易に取り付け
ることができる。
【0082】次に本発明の第3の実施形態を図10ない
し図12を参照して説明する。なお、前述した第1の実
施形態と同一部分には、同一符号を付して説明を省略す
る。本実施形態のFPC1では、図10及び図11に示
すように、第2の孔10より第3の孔11が大きい。第
3の孔11の平面形内に第2の孔10が配され、かつ第
2の孔10の平面形内に孔9が配されている。また、孔
9の内縁部に位置する導体層6同士は、互いに絶縁状態
になっている。
【0083】本実施形態のFPC1は、以下に示す工程
を経て得られる。まず、第1の絶縁層7に第2の孔10
を形成する。そして、図12(a)に示すように、前記
第2の孔10が形成された第1の絶縁層7と、導体層6
を構成する母材12とを貼り付ける。なお、母材12に
は、前記孔9は形成されていない。第1の絶縁層7と母
材12とを貼り付ける場合には、接着剤を用いても用い
なくても良い。このように、導体層6を構成する母材1
2の一方の表面6aに、第2の孔10が形成された第1
の絶縁層7を積層する工程を本明細書に記した積層工程
と呼ぶ。
【0084】その後、図12(b)に示すように、導体
層6を構成する母材12の一方の表面6a側に位置する
第1の絶縁層7の表面に、塩化ビニルなどの合成樹脂か
らなる耐酸の保護膜20を貼り付ける。保護膜20を貼
り付ける場合には、接着剤を用いても用いなくても良
い。
【0085】また、導体層6を構成する母材12の他方
の表面6bに耐酸のレジスト14を塗布する。前記レジ
スト14を露光させて、第2の孔10を塞ぐ格好にレジ
スト14を形成する。なお、レジスト14の第2の孔1
0を塞ぐ以外の部分には、孔25を形成する。このよう
に、保護膜20を積層し、レジスト14を塗布して、第
2の孔10を塞ぐ格好にレジスト14を形成する工程
は、本明細書に記したマスク工程をなしている。
【0086】保護膜20及びレジスト14毎、導体層6
を構成する母材12と第1の絶縁層7を、酸性の溶液に
つける。孔25を通して導体層6を構成する母材12が
腐食されて、図12(c)に示すように、該母材12が
第2の孔10を塞ぐ格好に形成される。こうして、導体
層6を構成する母材12にエッチングを行う。このよう
に、母材12にエッチングを行う工程は、本明細書に記
したエッチング工程をなしている。
【0087】保護膜20及びレジスト14毎、アルカリ
性の溶液につける。レジスト14が腐食されて、図12
(d)に示すように、除去される。このレジスト14を
除去する工程は、本明細書に記した除去工程をなしてい
る。なお、前記マスク工程とエッチング工程と除去工程
とは、本明細書に記したレジストプロセスを構成してい
る。こうして、レジストプロセスを行って、第2の孔1
0を塞ぐ格好に母材12を形成する。
【0088】その後、図12(e)に示すように、導体
層6の他方の表面6bに、第2の絶縁層8を構成する合
成樹脂を塗布する。導体層6の他方の表面6bに、第2
の孔10より大きな第3の孔11が形成された第2の絶
縁層8を積層する。そして、図12(f)に示すよう
に、母材12に第2の孔10と第3の孔11との双方よ
り小さくかつこれらの孔10,11と連通する孔9を母
材12に形成して、導体層6を得る。この第2の絶縁層
8を積層して、孔9を形成する工程は、本明細書に記し
た仕上げ積層工程をなしている。保護膜20を第1の絶
縁層7から剥がして、前述した構成のFPC1を得る。
なお、保護膜20を、前述した図12(d)と図12
(e)との間に行って良く、図12(e)と図12
(f)との間に行って良い。
【0089】本実施形態によれば、導体層6を構成する
母材12に第1の絶縁層7を積層した後に、レジストプ
ロセスで第2の孔10を塞ぐ格好に母材12を形成した
後、母材12に孔9を形成するため、第2の孔10及び
第3の孔11より孔9を確実に小さくできる。
【0090】マスク工程で、第2の孔10を塞ぐ格好に
レジスト14を形成する。このため、エッチング工程
で、第2の孔10を塞ぐ格好に母材12を確実に形成で
きる。その後、母材12に孔9を形成する。このため、
第2の孔10及び第3の孔11より孔9をより確実に小
さくできる。このため、第2の孔10と第3の孔11と
のそれぞれを通して、孔9の周りから導体層6を確実に
露出させることができる。
【0091】このため、ボルト4の頭と正極2との間に
第1の絶縁層7と第2の絶縁層8とが位置しない。した
がって、ボルト4で導体層6と正極2とを接続する際
に、ボルト4と正極2との間にがたなどが生じることを
確実に防止でき、導体層6と正極2とを確実に電気的に
接続できる。
【0092】また、孔9が、第2の孔10と第3の孔1
1との双方の平面形内に収まっている。このため、孔9
の全周に亘って該孔9の周りに導体層6が露出する。こ
のため、導体層6と正極2とをより確実に電気的に接続
できる。
【0093】ボルト4の頭と正極2とのうち一方が第2
の孔10または第3の孔11に侵入しかつ、他方が導体
層6に重なるため、ボルト4の頭と正極2との間に、第
1の絶縁層7と第2の絶縁層8との双方がより一層確実
に位置しない。したがって、導体層6と正極2とをより
一層確実に電気的に接続できる。
【0094】前述した実施形態では、フラット回路体と
してFPC1を示している。しかしながら、本発明で
は、フラット回路体として、フレキシブルフラットケー
ブル(Flexible Flat Cable:FFC)を用いても良い
ことは勿論である。
【0095】なお、本明細書で記した連通とは、孔9,
10,11の少なくとも一部が互いに連なっていること
を示しており、これらの孔9,10,11が互いに同軸
的又は同一線上に配されていることを示していない。こ
のため、前述した実施形態では、孔9,10,11は互
いに同軸的に配されいるが、本発明では、これらの孔
9,10,11は互いに同軸的に配されなくても良いと
ともに少なくとも一部が互いに連なっていれば良い。
【0096】
【発明の効果】以上説明したように請求項1に記載の本
発明は、第2の孔と第3の孔が、孔と連通しかつ該孔よ
り大きいため、孔の周りに前記第2の孔と第3の孔とを
通して導体層が露出する。このため、接続部材と導体層
との間に、第1の絶縁層と第2の絶縁層とのうち一方が
位置しなく、かつ接続部材を固定する電子機器の固定部
と導体層との間に第1の絶縁層と第2の絶縁層とのうち
他方が位置しない。したがって、接続部材で導体層と電
子機器とを接続する際に、接続部材と電子機器との間に
がたなどが生じることを確実に防止でき、導体層と電子
機器とを確実に電気的に接続できる。
【0097】請求項2に記載の本発明は、孔が第2の孔
と第3の孔との双方の平面形内に収まっているため、孔
の全周に亘って該孔の周りに導体層が露出する。このた
め、接続部材と導体層との間に、第1の絶縁層と第2の
絶縁層とのうち一方が位置しなく、かつ接続部材を固定
する電子機器の固定部と導体層との間に第1の絶縁層と
第2の絶縁層とのうち他方が位置しない。したがって、
接続部材で導体層と電子機器とを接続する際に、接続部
材と電子機器との間にがたなどが生じることをより確実
に防止でき、導体層と電子機器とをより確実に電気的に
接続できる。
【0098】請求項3に記載の本発明は、ボルトの頭と
固定部とのうち一方が第2の孔または第3の孔に侵入し
かつ他方が導体層に重なるため、ボルトの頭と固定部と
の間に、第1の絶縁層と第2の絶縁層との双方がより一
層確実に位置しない。したがって、接続部材で導体層と
電子機器とを接続する際に、接続部材と電子機器との間
にがたなどが生じることをより一層確実に防止でき、導
体層と電子機器とをより一層確実に電気的に接続でき
る。
【0099】請求項4に記載の本発明は、導体層を構成
する母材に第1の絶縁層を積層した後に、孔をレジスト
プロセスで形成するため、第2の孔及び第3の孔より孔
を確実に小さく形成できる。このため、前記第2の孔と
第3の孔とのそれぞれを通して、孔の周りから導体層を
確実に露出させることができる。このため、接続部材と
導体層との間に、第1の絶縁層と第2の絶縁層とのうち
一方が位置しなく、かつ接続部材を固定する電子機器の
固定部と導体層との間に第1の絶縁層と第2の絶縁層と
のうち他方が位置しない。したがって、接続部材で導体
層と電子機器とを接続する際に、接続部材と電子機器と
の間にがたなどが生じることを確実に防止でき、導体層
と電子機器とを確実に電気的に接続できる。
【0100】請求項5に記載の本発明は、マスク工程
で、合致孔を除いて第1及び第2のレジストで導体層と
第1の絶縁層を覆うため、エッチング工程で導体層に確
実に孔を形成できる。また、第2の孔が、孔と連通しか
つ該孔より大きい。このため、孔の周りに前記第2の孔
を通して、導体層が確実に露出する。
【0101】このため、フラット回路体と電子機器とを
電気的に接続する際に、電子機器と導体層との間に、第
1の絶縁層が位置しなくなる。したがって、接続部材で
導体層と電子機器とを接続する際に、接続部材と電子機
器との間にがたなどが生じることを確実に防止でき、導
体層と電子機器とを確実に電気的に接続できる。
【0102】請求項6に記載の本発明は、孔が第2の孔
と第3の孔との双方の平面形内に収まっているため、孔
の全周に亘って該孔の周りに導体層が露出する。このた
め、フラット回路体と電子機器とを電気的に接続する接
続部材と電子機器の固定部との間に、第1の絶縁層と第
2の絶縁層とが位置しなくなる。したがって、接続部材
で導体層と電子機器とを接続する際に、接続部材と電子
機器との間にがたなどが生じることをより確実に防止で
き、導体層と電子機器とをより確実に電気的に接続でき
る。
【0103】請求項7に記載の本発明は、ボルトの頭と
固定部とのうち一方が第2の孔または第3の孔に侵入し
かつ他方が導体層に重なるため、ボルトの頭と固定部と
の間に、第1の絶縁層と第2の絶縁層との双方がより一
層確実に位置しない。したがって、接続部材で導体層と
電子機器とを接続する際に、接続部材と電子機器との間
にがたなどが生じることをより一層確実に防止でき、導
体層と電子機器とをより一層確実に電気的に接続でき
る。
【0104】請求項8に記載の本発明は、第2の導体層
に孔が形成されている。第1の導体層と中間絶縁層に孔
より大きな大孔が形成されている。このため、大孔を通
して、孔の周りに第2の導体層が露出している。このた
め、第2の導体層を第1の導体層に向かって曲げること
などにより、第1の導体層と第2の導体層とを接触させ
ることができる。このため、孔の内面などにめっきなど
を施すことなく、第1の導体層と第2の導体層とを容易
に互いに電気的に接続できる。したがって、第1の導体
層と第2の導体層とを電気的に接続できかつ低コスト化
を図ることができる。
【0105】請求項9に記載の本発明は、孔が大孔の平
面形内に収まる位置に配されている。このため、孔の全
周に亘って孔の周りから大孔を通して、第2の導体層が
露出している。このため、第2の導体層を第1の導体層
に向かって曲げることなどにより、第1の導体層と第2
の導体層とをより確実に接触させることができる。この
ため、孔の内面などにめっきなどを施すことなく、第1
の導体層と第2の導体層をより容易に互いに電気的に接
続できる。したがって、第1の導体層と第2の導体層と
を電気的に確実に接続できかつ低コスト化を図ることが
できる。
【0106】請求項10に記載の本発明は、導体層を構
成する母材に第1の絶縁層を積層した後に、レジストプ
ロセスで第2の孔を塞ぐ格好に母材を形成した後、母材
に孔を形成するため、第2の孔及び第3の孔より孔を確
実に小さくできる。このため、前記第2の孔と第3の孔
とのそれぞれを通して、孔の周りから導体層を確実に露
出させることができる。このため、接続部材と導体層と
の間に、第1の絶縁層と第2の絶縁層とのうち一方が位
置しなく、かつ接続部材を固定する電子機器の固定部と
導体層との間に第1の絶縁層と第2の絶縁層とのうち他
方が位置しない。したがって、接続部材で導体層と電子
機器とを接続する際に、接続部材と電子機器との間にが
たなどが生じることを確実に防止でき、導体層と電子機
器とを確実に電気的に接続できる。
【0107】請求項11に記載の本発明は、マスク工程
で、第2の孔を塞ぐ格好にレジストを形成する。このた
め、エッチング工程で、第2の孔を塞ぐ格好に母材を確
実に形成できる。その後、母材に孔を形成する。このた
め、第2の孔及び第3の孔より孔を確実に小さくでき
る。このため、孔の周りに前記第2の孔を通して、導体
層が確実に露出する。
【0108】このため、フラット回路体と電子機器とを
電気的に接続する際に、電子機器と導体層との間に、第
1の絶縁層が位置しなくなる。したがって、接続部材で
導体層と電子機器とを接続する際に、接続部材と電子機
器との間にがたなどが生じることを確実に防止でき、導
体層と電子機器とを確実に電気的に接続できる。
【0109】請求項12に記載の本発明は、孔が、第2
の孔と第3の孔との双方の平面形内に収まっている。こ
のため、孔の全周に亘って該孔の周りに導体層が露出す
る。このため、フラット回路体と電子機器とを電気的に
接続する接続部材と電子機器の固定部との間に、第1の
絶縁層と第2の絶縁層とが位置しなくなる。したがっ
て、接続部材で導体層と電子機器とを接続する際に、接
続部材と電子機器との間にがたなどが生じることをより
確実に防止でき、導体層と電子機器とをより確実に電気
的に接続できる。
【0110】請求項13に記載の本発明は、ボルトの頭
と固定部とのうち一方が第2の孔または第3の孔に侵入
しかつ、他方が導体層に重なるため、ボルトの頭と固定
部との間に、第1の絶縁層と第2の絶縁層との双方がよ
り一層確実に位置しない。したがって、接続部材で導体
層と電子機器とを接続する際に、接続部材と電子機器と
の間にがたなどが生じることをより一層確実に防止で
き、導体層と電子機器とをより一層確実に電気的に接続
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかるフラット回路
体の平面図である。
【図2】図1中のII−II線に沿う断面図である。
【図3】図1に示されたフラット回路体が電源装置の正
極に取り付けられた状態を示す断面図である。
【図4】図1に示されたフラット回路体を形成する工程
を示す断面図である。
【図5】図1に示されたフラット回路体の変形例を示す
断面図である。
【図6】図5に示されたフラット回路体の導体層の端部
が折り曲げられた状態を示す断面図である。
【図7】本発明の第2の実施形態にかかるフラット回路
体の断面図である。
【図8】図7に示されたフラット回路体の第1の導体層
と第2の導体層に電子部品が取り付けられた状態を示す
断面図である。
【図9】図7に示されたフラット回路体を形成する工程
を示す断面図である。
【図10】本発明の第3の実施形態にかかるフラット回
路体の断面図である。
【図11】図10に示されたフラット回路体が電源装置
の正極に取り付けられた状態を示す断面図である。
【図12】図10に示されたフラット回路体を形成する
工程を示す断面図である。
【図13】従来のフラット回路体の断面図である。
【図14】図13に示されたフラット回路体が電源装置
に取り付けられた状態を示す断面図である。
【図15】従来の他のフラット回路体の断面図である。
【符号の説明】
1 FPC(フラット回路体) 2 正極(固定部) 4 ボルト(接続部材) 6 導体層 6a 一方の表面 6b 他方の表面 7 第1の絶縁層 8 第2の絶縁層 9 孔 10 第2の孔 11 第3の孔 12 導体層を構成する母材 13 レジスト 14 第2のレジスト、レジスト 15 合致孔 20 保護膜 21 第1の導体層 22 第2の導体層 23 中間絶縁層 24 大孔 41 電源装置(電子機器)
フロントページの続き (72)発明者 八木 境 静岡県榛原郡榛原町布引原206−1 矢崎 部品株式会社内 Fターム(参考) 5E317 AA07 BB03 BB12 CC17 CD25 CD32 GG11 5E338 AA01 AA12 AA16 BB14 BB25 EE11 5E339 AA02 AB02 AD01 AD03 AE01 BD11 BE13 CD01 5G311 CA05 CB01 CC01 CD03 CF01 CF06

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 導体層と該導体層の一方の表面に積層さ
    れた第1の絶縁層と前記導体層の他方の表面に積層され
    た第2の絶縁層とを備え、かつ前記導体層に該導体層を
    貫通した孔が形成されているとともに、前記孔内に導電
    性でかつ電子機器と接続するための接続部材が通され
    て、前記導体層と前記電子機器とが電気的に接続される
    フラット回路体において、 前記第1の絶縁層には、前記孔より大きな第2の孔が形
    成され、 前記第2の絶縁層には、前記孔より大きな第3の孔が形
    成され、 前記孔と前記第2の孔と前記第3の孔とは、互いに連通
    していることを特徴とするフラット回路体。
  2. 【請求項2】 前記孔が前記第2の孔の平面形内と前記
    第3の孔の平面形内との双方に収まる位置に配されてい
    ることを特徴とする請求項1記載のフラット回路体。
  3. 【請求項3】 前記接続部材はボルトであり、かつ前記
    電子機器は前記ボルトがねじ込まれる固定部を備えてい
    るとともに、 前記ボルトの頭と前記固定部のうち一方は前記第2の孔
    または第3の孔に侵入し、他方は前記導体層に重ねられ
    ることを特徴とする請求項2記載のフラット回路体。
  4. 【請求項4】 導体層と該導体層の一方の表面に積層さ
    れた第1の絶縁層と前記導体層の他方の表面に積層され
    た第2の絶縁層とを備え、かつ前記導体層に該導体層を
    貫通した孔が形成され、前記第1の絶縁層に前記孔と連
    なりかつ該孔より大きな第2の孔が形成され、前記第2
    の絶縁層に前記孔と連なりかつ該孔より大きな第3の孔
    が形成されているとともに、前記孔内に導電性でかつ電
    子機器と接続するための接続部材が通されて、前記導体
    層と前記電子機器とが電気的に接続されるフラット回路
    体の製造方法において、 前記導体層を構成する母材に第1の絶縁層を積層して、
    前記導体層を構成する母材にレジストプロセスを施すこ
    とにより前記孔を形成した後に、前記第2の絶縁層を積
    層することを特徴とするフラット回路体の製造方法。
  5. 【請求項5】 導体層と該導体層の一方の表面に積層さ
    れた第1の絶縁層と前記導体層の他方の表面に積層され
    た第2の絶縁層とを備え、かつ前記導体層に該導体層を
    貫通した孔が形成されているとともに、前記孔内に導電
    性でかつ電子機器と接続するための接続部材が通され
    て、前記導体層と前記電子機器とが電気的に接続される
    フラット回路体の製造方法において、 前記導体層を構成する母材の一方の表面に前記孔より大
    きくかつ前記孔と連通する第2の孔が形成された第1の
    絶縁層を積層する第1の積層工程と、 前記第1の絶縁層が積層された母材の一方の表面と前記
    第1の絶縁層とにレジストを塗布するとともに、前記母
    材の他方の表面に第2のレジストを塗布しかつ該第2の
    レジストに前記孔に合致する合致孔を形成するマスク工
    程と、 前記第2のレジストが塗布された母材にエッチングを行
    って、前記母材に前記孔を形成して前記導体層を得るエ
    ッチング工程と、 前記孔が形成された導体層から前記レジストと前記第2
    のレジストを除去する除去工程と、 前記レジストと前記第2のレジストが除去された導体層
    の前記他方の表面に前記孔より大きくかつ前記孔と連通
    する第3の孔が形成された第2の絶縁層を積層する第2
    の積層工程と、 を含んだことを特徴とするフラット回路体の製造方法。
  6. 【請求項6】 前記孔が前記第2の孔の平面形内と前記
    第3の孔の平面形内との双方に収まる位置に配されてい
    ることを特徴とする請求項5記載のフラット回路体の製
    造方法。
  7. 【請求項7】 前記接続部材はボルトであり、かつ前記
    電子機器は前記ボルトがねじ込まれる固定部を備えてい
    るとともに、 前記ボルトの頭と前記固定部のうち一方は前記第2の孔
    または第3の孔に侵入し、他方は前記導体層に重ねられ
    ることを特徴とする請求項6記載のフラット回路体の製
    造方法。
  8. 【請求項8】 第1の導体層と、第2の導体層と、これ
    ら第1の導体層と第2の導体層との間に配された中間絶
    縁層と、第1の導体層に積層された第1の絶縁層と、第
    2の導体層に積層された第2の絶縁層とを備えたフラッ
    ト回路体において、 前記第2の導体層に該第2の導体層を貫通した孔が形成
    され、 前記第1の導体層と前記中間絶縁層には、前記孔より大
    きな大孔が形成され、 前記第1の絶縁層には、前記大孔より大きな第2の孔が
    形成され、 前記第2の絶縁層には、前記孔より大きな第3の孔が形
    成されているとともに、 前記孔と前記大孔と前記第2の孔と前記第3の孔とは、
    互いに連通していることを特徴とするフラット回路体。
  9. 【請求項9】 前記孔が前記大孔の平面形内と前記第3
    の孔の平面形内との双方に収まる位置に配されていると
    ともに、 前記大孔が前記第2の孔の平面形内に収まる位置に配さ
    れていることを特徴とする請求項8記載のフラット回路
    体。
  10. 【請求項10】 導体層と該導体層の一方の表面に積層
    された第1の絶縁層と前記導体層の他方の表面に積層さ
    れた第2の絶縁層とを備え、かつ前記導体層に該導体層
    を貫通した孔が形成され、前記第1の絶縁層に前記孔と
    連なりかつ該孔より大きな第2の孔が形成され、前記第
    2の絶縁層に前記孔と連なりかつ該孔より大きな第3の
    孔が形成されているとともに、前記孔内に導電性でかつ
    電子機器と接続するための接続部材が通されて、前記導
    体層と前記電子機器とが電気的に接続されるフラット回
    路体の製造方法において、 前記導体層を構成する母材に第2の孔が形成された第1
    の絶縁層を積層して、前記導体層を構成する母材にレジ
    ストプロセスを施すことにより前記第2の孔を塞ぐ格好
    に前記母材を形成して、該母材に前記第3の孔が形成さ
    れた第2の絶縁層を積層するとともに孔を形成すること
    を特徴とするフラット回路体の製造方法。
  11. 【請求項11】 導体層と該導体層の一方の表面に積層
    された第1の絶縁層と前記導体層の他方の表面に積層さ
    れた第2の絶縁層とを備え、かつ前記導体層に該導体層
    を貫通した孔が形成されているとともに、前記孔内に導
    電性でかつ電子機器と接続するための接続部材が通され
    て、前記導体層と前記電子機器とが電気的に接続される
    フラット回路体の製造方法において、 前記導体層を構成する母材の一方の表面に第2の孔が形
    成された第1の絶縁層を積層する積層工程と、 前記第1の絶縁層が積層された母材の一方の表面側の前
    記第1の絶縁層の表面に保護膜を積層するとともに、前
    記母材の他方の表面にレジストを塗布しかつ前記第2の
    孔を塞ぐ格好に前記レジストを形成するマスク工程と、 前記レジストが塗布された母材にエッチングを行って、
    前記第2の孔を塞ぐ格好に前記母材を形成するエッチン
    グ工程と、 前記第2の孔を塞ぐ格好に形成された母材から前記レジ
    ストを除去する除去工程と、 前記レジストが除去された母材の他方の表面に前記第2
    の孔と重なる第3の孔が形成された第2の絶縁層を積層
    するとともに、前記母材に前記第2の孔と第3の孔との
    双方より小さくかつこれらの第2の孔と第3の孔との双
    方と連通する孔を形成する仕上げ工程と、 を含んだことを特徴とするフラット回路体の製造方法。
  12. 【請求項12】 前記孔が前記第2の孔の平面形内と前
    記第3の孔の平面形内との双方に収まる位置に配されて
    いることを特徴とする請求項11記載のフラット回路体
    の製造方法。
  13. 【請求項13】 前記接続部材はボルトであり、かつ前
    記電子機器は前記ボルトがねじ込まれる固定部を備えて
    いるとともに、 前記ボルトの頭と前記固定部のうち一方は前記第2の孔
    または第3の孔に侵入し、他方は前記導体層に重ねられ
    ることを特徴とする請求項12記載のフラット回路体の
    製造方法。
JP2001323917A 2001-10-22 2001-10-22 フラット回路体 Expired - Fee Related JP4028208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001323917A JP4028208B2 (ja) 2001-10-22 2001-10-22 フラット回路体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001323917A JP4028208B2 (ja) 2001-10-22 2001-10-22 フラット回路体

Publications (2)

Publication Number Publication Date
JP2003133655A true JP2003133655A (ja) 2003-05-09
JP4028208B2 JP4028208B2 (ja) 2007-12-26

Family

ID=19140733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001323917A Expired - Fee Related JP4028208B2 (ja) 2001-10-22 2001-10-22 フラット回路体

Country Status (1)

Country Link
JP (1) JP4028208B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230950A1 (ja) * 2018-06-01 2019-12-05 Kato Nobukazu 配線構造、照明装置及び配線構造の製造方法
WO2021095524A1 (ja) * 2019-11-14 2021-05-20 住友電装株式会社 配線部材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230950A1 (ja) * 2018-06-01 2019-12-05 Kato Nobukazu 配線構造、照明装置及び配線構造の製造方法
WO2021095524A1 (ja) * 2019-11-14 2021-05-20 住友電装株式会社 配線部材
JP2021083151A (ja) * 2019-11-14 2021-05-27 住友電装株式会社 配線部材
JP7327097B2 (ja) 2019-11-14 2023-08-16 住友電装株式会社 配線部材

Also Published As

Publication number Publication date
JP4028208B2 (ja) 2007-12-26

Similar Documents

Publication Publication Date Title
JP4506818B2 (ja) シールドフラットケーブルの製造方法
TWI245469B (en) Connecting structure of printed wiring board
US6392148B1 (en) Wire harness joint
US6444911B2 (en) Bus bar wiring plate body for electric coupling box
JP3424785B2 (ja) フラットケーブルとリード線の接合部およびその形成方法
JP2003045409A (ja) 電源装置
US6696133B2 (en) Wiring boards and processes for manufacturing wiring boards
JP5245580B2 (ja) シールドフラットケーブル及びその製造方法
US20030076650A1 (en) Junction box
KR100978720B1 (ko) 전기 공급 시스템
US4862588A (en) Method of making a flexible interconnect
JP2003133655A (ja) フラット回路体及びそれらの製造方法
JP6258437B2 (ja) バスバー付きフレキシブルプリント配線板の製造方法
JP5239133B2 (ja) シールドフラットケーブル及びその製造方法
JP2001102743A (ja) 一枚基板化構造
JPH06223805A (ja) 電池一体型プリント基板及びその製造方法
JP5482734B2 (ja) フラットケーブル
JP6626873B2 (ja) 板状配索材と電気接続箱との接続構造
JP4008453B2 (ja) 静電モータ用電極の製造方法、静電モータ用電極及び静電モータ
CN213844798U (zh) 一种跳线ffc
JPS5832795B2 (ja) マトリツクス配線用連続基板
JP2003008151A (ja) フレキシブル配線基板およびその製造方法
CN114698225A (zh) 一种电池保护板及其制程方法和电子装置
JP4070095B2 (ja) フラットケーブルへの電子部品の実装方法及び実装接続部
CN112312682A (zh) 具有厚铜线路的电路板及其制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4028208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees