JP2003124834A - チューナ用ｉｃ入力回路 - Google Patents
チューナ用ｉｃ入力回路Info
- Publication number
- JP2003124834A JP2003124834A JP2001315457A JP2001315457A JP2003124834A JP 2003124834 A JP2003124834 A JP 2003124834A JP 2001315457 A JP2001315457 A JP 2001315457A JP 2001315457 A JP2001315457 A JP 2001315457A JP 2003124834 A JP2003124834 A JP 2003124834A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- intermediate frequency
- tuner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 ビート妨害を軽減することが可能なチューナ
用ＩＣ入力回路を提供する。 【解決手段】 ギルバート・セルで構成され、ＲＦ信号
の入力端子を２端子とする混合器と、ＲＦ信号を第１中
間周波数信号へ変換する為の発振周波数を混合回路へ提
供する局部発振回路と、第１中間周波数信号を検波、若
しくは第２中間周波数信号へ変換する後段回路とを有す
る。混合器、局部発振回路、及び後段回路は、同一ＩＣ
チップ上に形成されている。後段回路は発振回路部を有
する。
用ＩＣ入力回路を提供する。 【解決手段】 ギルバート・セルで構成され、ＲＦ信号
の入力端子を２端子とする混合器と、ＲＦ信号を第１中
間周波数信号へ変換する為の発振周波数を混合回路へ提
供する局部発振回路と、第１中間周波数信号を検波、若
しくは第２中間周波数信号へ変換する後段回路とを有す
る。混合器、局部発振回路、及び後段回路は、同一ＩＣ
チップ上に形成されている。後段回路は発振回路部を有
する。
Description
【０００１】
【発明の属する技術分野】本発明はチューナ用ＩＣ入力
回路に関わり、特に、ヘテロダイン検波方式を採用した
チューナ用ＩＣ入力回路に関する。
回路に関わり、特に、ヘテロダイン検波方式を採用した
チューナ用ＩＣ入力回路に関する。
【０００２】
【従来の技術】現在、受信チャンネルの選択特性を改善
するために、多くのチューナはヘテロダイン検波方式を
採用している。図３に示すように、ヘテロダイン検波方
式では、入力されたＲＦ信号５１は、まず局部発振回路
５２と混合器５３を具備する中間周波数変換回路５４で
一定の中間周波数信号５５に変換された後、帯域制限フ
ィルタ５６を介して後段の検波もしくは第二中間周波数
変換回路５７に入力される。なお、ＲＦ信号５１の入力
形式として、ギルバート・セルで構成された混合器５３
の一方の入力端子にＲＦ信号５１を入力し、他方の入力
端子をＩＣ内部で交流接地５８する、いわゆる1端子型
を使用する。
するために、多くのチューナはヘテロダイン検波方式を
採用している。図３に示すように、ヘテロダイン検波方
式では、入力されたＲＦ信号５１は、まず局部発振回路
５２と混合器５３を具備する中間周波数変換回路５４で
一定の中間周波数信号５５に変換された後、帯域制限フ
ィルタ５６を介して後段の検波もしくは第二中間周波数
変換回路５７に入力される。なお、ＲＦ信号５１の入力
形式として、ギルバート・セルで構成された混合器５３
の一方の入力端子にＲＦ信号５１を入力し、他方の入力
端子をＩＣ内部で交流接地５８する、いわゆる1端子型
を使用する。
【０００３】
【発明が解決しようとする課題】チューナのコストダウ
ン及び実装面積削減のためには、これらの回路（５２、
５３、５７）を同一チップ上に形成することが望まし
い。しかし、一般的にＩＣ内部でのアイソレーション
は、ＩＣ外部でのそれと比較して低いため、これらの回
路（５２、５３、５７）間の信号の漏洩が問題となる。
ン及び実装面積削減のためには、これらの回路（５２、
５３、５７）を同一チップ上に形成することが望まし
い。しかし、一般的にＩＣ内部でのアイソレーション
は、ＩＣ外部でのそれと比較して低いため、これらの回
路（５２、５３、５７）間の信号の漏洩が問題となる。
【０００４】このため、図４に示すように、これらの回
路（５２、５３、５７）を同一ＩＣチップ５９上に構成
する際、ＲＦ信号の入力形式として１端子型を使用する
と、ＩＣ内部を通過してきた後段の検波もしくは第二周
波数変換回路５７からの信号およびその高調波がＩＣ内
部の接地容量５８を介してＲＦ入力に漏洩する。この漏
洩が混合器５３で周波数変換されてＩＦ帯域に落ち込
み、特定チャンネルでビート妨害となる。
路（５２、５３、５７）を同一ＩＣチップ５９上に構成
する際、ＲＦ信号の入力形式として１端子型を使用する
と、ＩＣ内部を通過してきた後段の検波もしくは第二周
波数変換回路５７からの信号およびその高調波がＩＣ内
部の接地容量５８を介してＲＦ入力に漏洩する。この漏
洩が混合器５３で周波数変換されてＩＦ帯域に落ち込
み、特定チャンネルでビート妨害となる。
【０００５】特に、後段に発振回路６０を含む検波回路
もしくは第二周波数変換回路５７を接続する場合、一般
に発振信号のレベルは大きいため、発振信号およびその
ｎ次高調波が漏洩しやすく妨害が発生し易い。
もしくは第二周波数変換回路５７を接続する場合、一般
に発振信号のレベルは大きいため、発振信号およびその
ｎ次高調波が漏洩しやすく妨害が発生し易い。
【０００６】本発明はこのような従来技術の問題点を解
決するために成されたものであり、その目的は、ビート
妨害を軽減することが可能なチューナ用ＩＣ入力回路を
提供することである。
決するために成されたものであり、その目的は、ビート
妨害を軽減することが可能なチューナ用ＩＣ入力回路を
提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の特徴に係るチューナ用ＩＣ入力回路は、ギ
ルバート・セルで構成され、ＲＦ信号の入力端子を２端
子とする混合器と、ＲＦ信号を第１中間周波数信号へ変
換する為の発振周波数を混合回路へ提供する局部発振回
路と、第１中間周波数信号を検波若しくは第２中間周波
数信号へ変換する後段回路とを有し、混合器、局部発振
回路、及び後段回路は、同一ＩＣチップ上に形成されて
いる。また、後段回路は発振回路部を有する。
め、本発明の特徴に係るチューナ用ＩＣ入力回路は、ギ
ルバート・セルで構成され、ＲＦ信号の入力端子を２端
子とする混合器と、ＲＦ信号を第１中間周波数信号へ変
換する為の発振周波数を混合回路へ提供する局部発振回
路と、第１中間周波数信号を検波若しくは第２中間周波
数信号へ変換する後段回路とを有し、混合器、局部発振
回路、及び後段回路は、同一ＩＣチップ上に形成されて
いる。また、後段回路は発振回路部を有する。
【０００８】本発明の特徴に係るチューナ用ＩＣ入力回
路において、ギルバート・セルで構成された混合器は２
つの入力端子を有し、チップ内部で交流接地されていな
い。従って、後段回路からの信号及びその高調波が混合
器の入力端子へ漏洩することを防止できる。よって結果
的に、ビート妨害を軽減することができる。
路において、ギルバート・セルで構成された混合器は２
つの入力端子を有し、チップ内部で交流接地されていな
い。従って、後段回路からの信号及びその高調波が混合
器の入力端子へ漏洩することを防止できる。よって結果
的に、ビート妨害を軽減することができる。
【０００９】
【発明の実施の形態】以下図面を参照して、本発明の第
１及び第２の実施の形態に係るチューナ用ＩＣ入力回路
について説明する。なお、図面の記載において同一ある
いは類似部分には同一あるいは類似な符号を付してい
る。
１及び第２の実施の形態に係るチューナ用ＩＣ入力回路
について説明する。なお、図面の記載において同一ある
いは類似部分には同一あるいは類似な符号を付してい
る。
【００１０】（第１の実施の形態）図１に示すように、
第１の実施の形態に係るチューナ用ＩＣ入力回路は、ギ
ルバート・セルで構成され、ＲＦ信号（２ａ、２ｂ）を
第１中間周波数信号６に変換する混合器１と、所定の発
振周波数１８を混合回路１へ提供する局部発振回路４
と、第１中間周波数信号６を検波、若しくは第２中間周
波数信号１１へ変換する後段回路１０とを有する。混合
器１、局部発振回路４、及び後段回路１０は、同一のＩ
Ｃチップ１３上に形成されている。混合器１はＩＣチッ
プ１３上に配置された２つの入力端子（３ａ、３ｂ）を
有する。入力端子（３ａ、３ｂ）には、ＲＦ信号（２
ａ、２ｂ）がそれぞれ入力されている。なお、一方の入
力端子３ａにのみＲＦ信号２ａが入力され、他方の入力
端子３ｂにはＩＣチップ１３の外部において交流接地さ
れていても構わない。
第１の実施の形態に係るチューナ用ＩＣ入力回路は、ギ
ルバート・セルで構成され、ＲＦ信号（２ａ、２ｂ）を
第１中間周波数信号６に変換する混合器１と、所定の発
振周波数１８を混合回路１へ提供する局部発振回路４
と、第１中間周波数信号６を検波、若しくは第２中間周
波数信号１１へ変換する後段回路１０とを有する。混合
器１、局部発振回路４、及び後段回路１０は、同一のＩ
Ｃチップ１３上に形成されている。混合器１はＩＣチッ
プ１３上に配置された２つの入力端子（３ａ、３ｂ）を
有する。入力端子（３ａ、３ｂ）には、ＲＦ信号（２
ａ、２ｂ）がそれぞれ入力されている。なお、一方の入
力端子３ａにのみＲＦ信号２ａが入力され、他方の入力
端子３ｂにはＩＣチップ１３の外部において交流接地さ
れていても構わない。
【００１１】混合器１は、局部発振回路４からの発振周
波数１８を用いて、ＩＣチップ１３の入力端子（３ａ、
３ｂ）から入力されたＲＦ信号（２ａ、２ｂ）を、第１
中間周波数信号（ＩＦ信号）６に変換して出力する。第
１中間周波数信号６は、ＩＦアンプ７によって増幅され
た後、帯域制限フィルタ９へ入力される。
波数１８を用いて、ＩＣチップ１３の入力端子（３ａ、
３ｂ）から入力されたＲＦ信号（２ａ、２ｂ）を、第１
中間周波数信号（ＩＦ信号）６に変換して出力する。第
１中間周波数信号６は、ＩＦアンプ７によって増幅され
た後、帯域制限フィルタ９へ入力される。
【００１２】局部発振回路４が提供する所定の発振周波
数１８は、ＲＦ信号（２ａ、２ｂ）を第１中間周波数信
号６へ変換する為の周波数であり、チューナが受信する
バンド帯域によって定まる。局部発振回路４には位相同
期回路（ＰＬＬ回路：PhaseLocked Loop Circuit）５が
接続されている。ＰＬＬ回路５は、位相比較器と、低域
フィルタと、基準発振器とを少なくとも具備する。ＰＬ
Ｌ回路５は、局部発振回路４からの発振周波数１８と、
基準発振器からの基準発振周波数とを位相比較して制御
信号を生成し、この制御信号を局部発振回路４へ与える
ことにより、局部発振回路４の発振周波数１８を制御す
る。ＰＬＬ回路５は水晶発振を基準としているため、局
部発振回路４は精度が高く安定した発振を得ることがで
きる。
数１８は、ＲＦ信号（２ａ、２ｂ）を第１中間周波数信
号６へ変換する為の周波数であり、チューナが受信する
バンド帯域によって定まる。局部発振回路４には位相同
期回路（ＰＬＬ回路：PhaseLocked Loop Circuit）５が
接続されている。ＰＬＬ回路５は、位相比較器と、低域
フィルタと、基準発振器とを少なくとも具備する。ＰＬ
Ｌ回路５は、局部発振回路４からの発振周波数１８と、
基準発振器からの基準発振周波数とを位相比較して制御
信号を生成し、この制御信号を局部発振回路４へ与える
ことにより、局部発振回路４の発振周波数１８を制御す
る。ＰＬＬ回路５は水晶発振を基準としているため、局
部発振回路４は精度が高く安定した発振を得ることがで
きる。
【００１３】帯域制限フィルタ９はＩＣチップ１３外に
後付けされている。即ち、帯域制限フィルタ９の一方の
端子は、ＩＦアンプ７よりＩＣチップ１３外部に導出さ
れる端子８ａに接続され、帯域制限フィルタ９を通過し
た第１中間周波数信号６は、端子８ｂを介してＩＣチッ
プ１３内部に形成された後段回路１０へ入力される。な
おここではＩＣチップ１３外に帯域制限フィルタ９を後
付けした場合について示すが、勿論、帯域制限フィルタ
９をＩＣチップ１３内に形成することは可能である。
後付けされている。即ち、帯域制限フィルタ９の一方の
端子は、ＩＦアンプ７よりＩＣチップ１３外部に導出さ
れる端子８ａに接続され、帯域制限フィルタ９を通過し
た第１中間周波数信号６は、端子８ｂを介してＩＣチッ
プ１３内部に形成された後段回路１０へ入力される。な
おここではＩＣチップ１３外に帯域制限フィルタ９を後
付けした場合について示すが、勿論、帯域制限フィルタ
９をＩＣチップ１３内に形成することは可能である。
【００１４】後段回路１０には、第１中間周波数信号６
を検波する検波回路、若しくは第１中間周波数信号６を
第２中間周波数信号へ変換する第２中間周波数変換回路
が含まれる。検波回路からの検波出力信号１１或いは第
２中間周波数変換回路からの第２中間周波数信号１１
は、端子１２を介してＩＣチップ１３外部に導出され
る。
を検波する検波回路、若しくは第１中間周波数信号６を
第２中間周波数信号へ変換する第２中間周波数変換回路
が含まれる。検波回路からの検波出力信号１１或いは第
２中間周波数変換回路からの第２中間周波数信号１１
は、端子１２を介してＩＣチップ１３外部に導出され
る。
【００１５】以上説明したように第１の実施の形態で
は、混合器１の２つの入力端子は、ＩＣチップ１３の外
部からＲＦ信号が供給されるか、或いはＩＣチップ１３
の外部において交流接地されている。即ち、混合器１の
入力は、チップ１３の内部で交流接地されていない。従
って、同一ＩＣチップ１３上に形成された後段回路１０
からＩＣチップ１３の基板を通過してきた検波信号１１
もしくは第２中間周波数信号１１が、ＲＦ信号（２ａ、
２ｂ）へ漏洩することを防ぐことができ、結果としてビ
ート妨害を軽減することが可能となる。
は、混合器１の２つの入力端子は、ＩＣチップ１３の外
部からＲＦ信号が供給されるか、或いはＩＣチップ１３
の外部において交流接地されている。即ち、混合器１の
入力は、チップ１３の内部で交流接地されていない。従
って、同一ＩＣチップ１３上に形成された後段回路１０
からＩＣチップ１３の基板を通過してきた検波信号１１
もしくは第２中間周波数信号１１が、ＲＦ信号（２ａ、
２ｂ）へ漏洩することを防ぐことができ、結果としてビ
ート妨害を軽減することが可能となる。
【００１６】（第２の実施の形態）図２は、第２の実施
の形態に係るチューナ用ＩＣ入力回路の構成を示すブロ
ック図である。第２の実施の形態に係るチューナ用ＩＣ
入力回路において、後段回路１０は発振回路部１７を含
む。即ち、後段回路１０は、発振回路部１７から提供さ
れる発振周波数１９を用いて、第１中間周波数信号６を
検波する検波回路１６或いは第１中間周波数信号６を第
２中間周波数信号１１へ変換する混合器１６を有する。
後段回路１０を除く他の構成は、図１に示したチューナ
用ＩＣ入力回路と同一である。
の形態に係るチューナ用ＩＣ入力回路の構成を示すブロ
ック図である。第２の実施の形態に係るチューナ用ＩＣ
入力回路において、後段回路１０は発振回路部１７を含
む。即ち、後段回路１０は、発振回路部１７から提供さ
れる発振周波数１９を用いて、第１中間周波数信号６を
検波する検波回路１６或いは第１中間周波数信号６を第
２中間周波数信号１１へ変換する混合器１６を有する。
後段回路１０を除く他の構成は、図１に示したチューナ
用ＩＣ入力回路と同一である。
【００１７】具体的には、後段回路１０は、ＩＣチップ
１４上の端子８ｂに接続されたプリアンプ１５と、プリ
アンプ１５の出力に接続された検波回路若しくは混合器
１６と、検波回路若しくは混合器１６に発振周波数１９
を提供する発振回路部１７とを有する。プリアンプ１５
は、検波回路若しくは混合器１６へ入力する前に、第１
中間周波数信号６を増幅する。
１４上の端子８ｂに接続されたプリアンプ１５と、プリ
アンプ１５の出力に接続された検波回路若しくは混合器
１６と、検波回路若しくは混合器１６に発振周波数１９
を提供する発振回路部１７とを有する。プリアンプ１５
は、検波回路若しくは混合器１６へ入力する前に、第１
中間周波数信号６を増幅する。
【００１８】発振回路部１７が提供する発振周波数１９
は、第１中間周波数信号６を検波する為、或いは第１中
間周波数信号６を第２中間周波数信号１１へ変換する為
の周波数であり、チューナが受信するバンド帯域によっ
て定まる。
は、第１中間周波数信号６を検波する為、或いは第１中
間周波数信号６を第２中間周波数信号１１へ変換する為
の周波数であり、チューナが受信するバンド帯域によっ
て定まる。
【００１９】以上説明したように第２の実施の形態で
は、混合器１へのＲＦ信号（２ａ、２ｂ）の入力は、い
ずれもＩＣチップ１４の内部で交流接地されていない。
従って、ＩＣチップ１４の基板を通過してきた検波信号
１１もしくは第２中間周波数信号１１だけでなく、同一
ＩＣチップ１４上に形成された発振回路部１７から提供
される発振信号１９およびそのｎ次高調波成分が、ＲＦ
信号（２ａ、２ｂ）へ漏洩することも防ぐことができ、
結果としてビート妨害を更に軽減することが可能とな
る。
は、混合器１へのＲＦ信号（２ａ、２ｂ）の入力は、い
ずれもＩＣチップ１４の内部で交流接地されていない。
従って、ＩＣチップ１４の基板を通過してきた検波信号
１１もしくは第２中間周波数信号１１だけでなく、同一
ＩＣチップ１４上に形成された発振回路部１７から提供
される発振信号１９およびそのｎ次高調波成分が、ＲＦ
信号（２ａ、２ｂ）へ漏洩することも防ぐことができ、
結果としてビート妨害を更に軽減することが可能とな
る。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ビート妨害を軽減することが可能なチューナ用ＩＣ入力
回路を提供することができる。
ビート妨害を軽減することが可能なチューナ用ＩＣ入力
回路を提供することができる。
【図１】本発明の第１の実施の形態に係るチューナ用Ｉ
Ｃ入力回路の構成を示すブロック図である。
Ｃ入力回路の構成を示すブロック図である。
【図２】本発明の第２の実施の形態に係るチューナ用Ｉ
Ｃ入力回路の構成を示すブロック図である。
Ｃ入力回路の構成を示すブロック図である。
【図３】従来のヘテロダイン検波方式を用いたチューナ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】図３における中間周波数変換回路と後段回路と
が同一ＩＣチップ上に形成され、後段回路に発振器が含
まれる従来のチューナの構成を示すブロック図である。
が同一ＩＣチップ上に形成され、後段回路に発振器が含
まれる従来のチューナの構成を示すブロック図である。
１ 混合器
２ａ、２ｂ ＲＦ信号
３ａ、３ｂ 入力端子
４ 局部発振回路
６ 第１中間周波数信号
９ 帯域制限フィルタ
１０ 後段回路
１１ 第２中間周波数信号
１３、１４ ＩＣチップ
１７ 発振回路部
Claims (3)
- 【請求項１】 ギルバート・セルで構成され、ＲＦ信号
の入力端子を２端子とする混合器と、 前記ＲＦ信号を第１中間周波数信号へ変換する為の発振
周波数を前記混合回路へ提供する局部発振回路と、 発振回路部を有し、前記第１中間周波数信号を検波若し
くは第２中間周波数信号へ変換する後段回路とを有し、 前記混合器、前記局部発振回路、及び前記後段回路は、
同一ＩＣチップ上に形成されていることを特徴とするチ
ューナ用ＩＣ入力回路。 - 【請求項２】 前記局部発振回路によって変換された前
記第１中間周波数信号は、帯域制限フィルタを経由した
後に、前記後段回路へ入力されることを特徴とする請求
項１記載のチューナ用ＩＣ入力回路。 - 【請求項３】 前記局部発振回路が提供する前記発振周
波数を制御する位相同期回路を更に有することを特徴と
する請求項１記載のチューナ用ＩＣ回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315457A JP2003124834A (ja) | 2001-10-12 | 2001-10-12 | チューナ用ｉｃ入力回路 |
| US10/267,694 US20030073421A1 (en) | 2001-10-12 | 2002-10-10 | Input circuit for tuner and semiconductor device |
| KR1020020061990A KR100551647B1 (ko) | 2001-10-12 | 2002-10-11 | 튜너용 입력 회로 및 반도체 장치 |
| TW091123443A TWI277300B (en) | 2001-10-12 | 2002-10-11 | Input circuit for tuner and semiconductor device |
| CNB021475385A CN1206803C (zh) | 2001-10-12 | 2002-10-11 | 调谐器用输入电路及半导体装置 |
| EP02022948A EP1303038A1 (en) | 2001-10-12 | 2002-10-11 | Input circuit for tuner and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315457A JP2003124834A (ja) | 2001-10-12 | 2001-10-12 | チューナ用ｉｃ入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124834A true JP2003124834A (ja) | 2003-04-25 |
Family
ID=19133619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001315457A Pending JP2003124834A (ja) | 2001-10-12 | 2001-10-12 | チューナ用ｉｃ入力回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20030073421A1 (ja) |
| EP (1) | EP1303038A1 (ja) |
| JP (1) | JP2003124834A (ja) |
| KR (1) | KR100551647B1 (ja) |
| CN (1) | CN1206803C (ja) |
| TW (1) | TWI277300B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633561B2 (en) | 2004-07-15 | 2009-12-15 | Infineon Technologies Ag | Integrated circuit television receiver arrangement |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8086200B2 (en) * | 2007-10-24 | 2011-12-27 | Biotronik Crm Patent Ag | Radio communications system designed for a low-power receiver |
| US8428528B2 (en) * | 2007-10-24 | 2013-04-23 | Biotronik Crm Patent Ag | Radio communications system designed for a low-power receiver |
| KR200457922Y1 (ko) * | 2010-01-15 | 2012-01-12 | 주식회사 삼은통신 | 케이블의 가설을 위한 전봇대용 고정밴드 |
| CN105577124A (zh) * | 2016-02-02 | 2016-05-11 | 南京恒电电子有限公司 | 一种宽带中频上变频的电路及方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057730A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electric Ind Co Ltd | Ｔｖチユ−ナ |
| JPS6318823A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Ltd | ダブルス−パ−ヘテロダイン方式チユ−ナ |
| US5270488A (en) * | 1990-07-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Shield construction for electrical devices |
| US5428837A (en) * | 1993-01-13 | 1995-06-27 | Anadigics, Inc. | Method and apparatus for reducing local oscillator leakage in integrated circuit receivers |
| DE608098T1 (de) * | 1993-01-19 | 1995-04-06 | Eveready Battery Inc | Verfahren und Vorrichtung zum Rückgewinnen von Nickel und/oder Cadmium. |
| US5517685A (en) * | 1993-04-27 | 1996-05-14 | Matsushita Electric Industrial Co., Ltd. | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same |
| JP2790062B2 (ja) * | 1994-11-22 | 1998-08-27 | 日本電気株式会社 | 無線通信装置 |
| KR970019495A (ko) * | 1995-09-26 | 1997-04-30 | 김회수 | 더블 컨버젼 튜너의 중간주파수 출력회로 |
| US5982165A (en) * | 1996-11-29 | 1999-11-09 | Wavetek Corporation | RF circuit for use in a combined leakage detector and signal level monitor |
| US6633550B1 (en) * | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
| CN1126250C (zh) * | 1997-04-07 | 2003-10-29 | 皇家菲利浦电子有限公司 | 包括多相位滤波器的接收机和滤波设备 |
| US6307896B1 (en) * | 1998-04-03 | 2001-10-23 | Tektronix, Inc. | Instrumentation receiver for digitally modulated radio frequency signals |
| US6335952B1 (en) * | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
| US6285865B1 (en) * | 1998-11-12 | 2001-09-04 | Broadcom Corporation | System and method for on-chip filter tuning |
| JP4324282B2 (ja) * | 1999-05-20 | 2009-09-02 | Ｎｓｃ株式会社 | 受信機用ｉｃ |
| EP1137178A1 (de) * | 2000-03-22 | 2001-09-26 | Infineon Technologies AG | Schaltungsanordnung mit einem Filter und Verfahren zum Betrieb einer Schaltungsanordnung mit einem Filter |
-
2001
- 2001-10-12 JP JP2001315457A patent/JP2003124834A/ja active Pending
-
2002
- 2002-10-10 US US10/267,694 patent/US20030073421A1/en not_active Abandoned
- 2002-10-11 EP EP02022948A patent/EP1303038A1/en not_active Withdrawn
- 2002-10-11 CN CNB021475385A patent/CN1206803C/zh not_active Expired - Fee Related
- 2002-10-11 KR KR1020020061990A patent/KR100551647B1/ko not_active IP Right Cessation
- 2002-10-11 TW TW091123443A patent/TWI277300B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633561B2 (en) | 2004-07-15 | 2009-12-15 | Infineon Technologies Ag | Integrated circuit television receiver arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030073421A1 (en) | 2003-04-17 |
| CN1206803C (zh) | 2005-06-15 |
| KR20030030965A (ko) | 2003-04-18 |
| KR100551647B1 (ko) | 2006-02-14 |
| CN1412942A (zh) | 2003-04-23 |
| TWI277300B (en) | 2007-03-21 |
| EP1303038A1 (en) | 2003-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625436B1 (en) | Radio receivers | |
| US20050282517A1 (en) | Radio frequency tuner | |
| KR960016174A (ko) | 믹서회로를 위한 보정회로, 보정회로를 이용한 더블 슈퍼헤테로다인 수신기, 보정회로를 이용한 주파수 스펙트럼 변환회로 | |
| US5802447A (en) | Transmitter-receiver for a radio communication apparatus | |
| JP2003124834A (ja) | チューナ用ｉｃ入力回路 | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| JPS60142604A (ja) | 周波数変調検波器 | |
| US6327464B1 (en) | Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency | |
| JP2009503979A (ja) | 振幅被変調信号用受信機 | |
| US20070146553A1 (en) | Receiving circuit, receiving apparatus, and receiving method | |
| US20060035612A1 (en) | Receiver | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JP3191380B2 (ja) | マルチバンドラジオｉｃ | |
| JP2000174653A (ja) | ダブルコンバージョン方式のラジオ受信装置 | |
| JP2002164806A (ja) | 衛星放送受信用コンバータ | |
| JPS60223335A (ja) | Ａｍ／ｆｍ受信機のチユ−ナ | |
| JPH1051341A (ja) | ラジオ受信回路 | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JP2004040562A (ja) | 標準電波を用いた基準周波数発生方法及び装置 | |
| KR20010064309A (ko) | 더블 컨버젼 방식 튜너의 일차 밴드 패스 필터 | |
| KR950012956B1 (ko) | 주파수 변조 검파회로 | |
| JP2003169265A (ja) | テレビジョン信号受信装置 | |
| JP4775740B2 (ja) | 受信回路 | |
| JPS6028330A (ja) | ダブルス−パ−ヘテロダインチユ−ナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |