JP2003124514A - Semiconductor light emitting element and its manufacturing method - Google Patents

Semiconductor light emitting element and its manufacturing method

Info

Publication number
JP2003124514A
JP2003124514A JP2001318801A JP2001318801A JP2003124514A JP 2003124514 A JP2003124514 A JP 2003124514A JP 2001318801 A JP2001318801 A JP 2001318801A JP 2001318801 A JP2001318801 A JP 2001318801A JP 2003124514 A JP2003124514 A JP 2003124514A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
semiconductor layer
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001318801A
Other languages
Japanese (ja)
Inventor
Koji Inoue
浩司 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001318801A priority Critical patent/JP2003124514A/en
Publication of JP2003124514A publication Critical patent/JP2003124514A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element having a structure in which the flow of a creep (surface) leakage current or a bulk uppermost surface current is suppressed. SOLUTION: The semiconductor light emitting element comprises a first compound semiconductor layer 12A, a second compound semiconductor layer 14, a contact layer 12B extended from the first layer 12A, a first electrode 20 formed on the layer 12B, and a second electrode 21 formed on the second layer 14 in such a manner that a recess 31 is provided on the surface region between the first layer 12A and the second layer 12B.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体発光素子及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、GaN、AlGaN混晶あるいは
AlInGaN混晶等の窒化ガリウム系化合物半導体
が、可視領域から紫外線領域まで発光し得る半導体素子
の構成材料として有望視されている。特に、窒化ガリウ
ム系化合物半導体を用いた発光ダイオード(LED:Li
ght Emitting Diode)が実用化されて以来、大きな注目
を集めている。また、窒化ガリウム系化合物半導体を用
いた半導体レーザ(LD:Laser Diode)の実現も報告
されており、光ディスク装置の光源を初めとした応用が
期待されている。
2. Description of the Related Art In recent years, gallium nitride-based compound semiconductors such as GaN, AlGaN mixed crystal, and AlInGaN mixed crystal have been regarded as promising materials for semiconductor devices capable of emitting light in the visible region to the ultraviolet region. Particularly, a light emitting diode (LED: Li) using a gallium nitride-based compound semiconductor
ght Emitting Diode) has been in the spotlight since its commercialization. Further, realization of a semiconductor laser (LD: Laser Diode) using a gallium nitride-based compound semiconductor has also been reported, and application such as a light source of an optical disk device is expected.

【0003】従来の窒化ガリウム系化合物半導体を用い
たLEDの模式的な一部断面図を図20に示す。この半
導体レーザは、例えば、サファイヤ基板10上に、Ga
Nから成るバッファ層11、n型AlGaN混晶層から
成る第1の化合物半導体層(n型クラッド層)12、G
XIn1-XN(但し、X≧0)から成る活性層13、p
型AlGaN混晶層から成る第2の化合物半導体層(p
型クラッド層)14が順次積層された構造を有する。そ
して、露出した第2の化合物半導体層14上に第2の電
極21が形成され、露出した第1の化合物半導体層12
上に第1の電極20が形成されている。
FIG. 20 is a schematic partial sectional view of an LED using a conventional gallium nitride-based compound semiconductor. This semiconductor laser is, for example, a Ga laser on a sapphire substrate 10.
A buffer layer 11 made of N, a first compound semiconductor layer (n-type cladding layer) 12 made of an n-type AlGaN mixed crystal layer, G
a X In 1-X N (provided that X ≧ 0), the active layer 13, p
Second compound semiconductor layer (p-type AlGaN mixed crystal layer)
(Type clad layer) 14 is sequentially laminated. Then, the second electrode 21 is formed on the exposed second compound semiconductor layer 14, and the exposed first compound semiconductor layer 12 is formed.
The first electrode 20 is formed on the top.

【0004】[0004]

【発明が解決しようとする課題】このような構造を有す
るLEDにおいて、第1の電極20と第2の電極21と
の間に電圧を印加したとき、第1の電極20と第2の電
極21との間で沿面(表面)リーク電流あるいはバルク
最表面電流が流れる結果、LEDの発光効率の低下や面
内発光バラツキが発生するといった問題がある。尚、図
20において、沿面(表面)リーク電流あるいはバルク
最表面電流の流れを点線で示した。更には、場合によっ
ては、このような沿面(表面)リーク電流あるいはバル
ク最表面電流が流れる結果、活性層13のエッジ部分に
損傷が発生するといった問題もある。このような問題
は、半導体レーザにおいても同様に生じるし、窒化ガリ
ウム系化合物半導体以外の化合物半導体から構成された
LEDや半導体レーザにおいても同様に生じる。また、
このような現象は、第1の化合物半導体層(n型クラッ
ド層)を構成する材料の抵抗値が高い程、顕著に発生す
る。
In the LED having such a structure, when a voltage is applied between the first electrode 20 and the second electrode 21, the first electrode 20 and the second electrode 21 are applied. As a result of a creeping (surface) leak current or a bulk outermost surface current flowing between and, there is a problem in that the emission efficiency of the LED is reduced and in-plane emission variation occurs. In FIG. 20, the flow of the creeping (surface) leakage current or the bulk outermost surface current is shown by a dotted line. Furthermore, depending on the case, there is a problem that the edge portion of the active layer 13 is damaged as a result of such creeping (surface) leak current or bulk outermost surface current flowing. Such a problem similarly occurs in a semiconductor laser, and also in an LED or a semiconductor laser composed of a compound semiconductor other than a gallium nitride-based compound semiconductor. Also,
Such a phenomenon remarkably occurs as the resistance value of the material forming the first compound semiconductor layer (n-type cladding layer) is higher.

【0005】従って、本発明の目的は、沿面(表面)リ
ーク電流あるいはバルク最表面電流が流れることを抑制
し得る構造を有する半導体発光素子及びその製造方法を
提供することにある。
Therefore, an object of the present invention is to provide a semiconductor light emitting device having a structure capable of suppressing the flow of a creeping (surface) leak current or a bulk outermost surface current, and a manufacturing method thereof.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体発光素子は、(A)支持体上に形成
された第1導電型を有する第1の化合物半導体層と、
(B)第1の化合物半導体層上に形成された、第2導電
型を有する第2の化合物半導体層と、(C)支持体上に
形成され、第1の化合物半導体層から延在する第1導電
型を有するコンタクト層と、(D)コンタクト層上に形
成された第1の電極と、(E)第2の化合物半導体層上
に形成された第2の電極、から成る半導体発光素子であ
って、第1の化合物半導体層とコンタクト層との間の表
面領域には、凹部が設けられていることを特徴とする。
A semiconductor light emitting device of the present invention for achieving the above object comprises: (A) a first compound semiconductor layer having a first conductivity type formed on a support;
(B) a second compound semiconductor layer having a second conductivity type formed on the first compound semiconductor layer, and (C) a second compound semiconductor layer formed on the support and extending from the first compound semiconductor layer. A semiconductor light emitting device comprising a contact layer having one conductivity type, (D) a first electrode formed on a contact layer, and (E) a second electrode formed on a second compound semiconductor layer. It is characterized in that a recess is provided in the surface region between the first compound semiconductor layer and the contact layer.

【0007】上記の目的を達成するための本発明の第1
の態様に係る半導体発光素子の製造方法は、(a)基板
上に、第1導電型を有する第1の化合物半導体層、及
び、第1の化合物半導体層から延在した第1導電型を有
するコンタクト層を形成する工程と、(b)第1の化合
物半導体層上に第2の化合物半導体層を形成する工程
と、(c)第1の化合物半導体層とコンタクト層との間
の表面領域に凹部を形成する工程と、(d)コンタクト
層上に第1の電極を形成し、第2の化合物半導体層上に
第2の電極を形成する工程、を具備することを特徴とす
る。
A first aspect of the present invention for achieving the above object
In the method for manufacturing a semiconductor light emitting device according to the aspect, (a) has a first compound semiconductor layer having a first conductivity type on a substrate, and a first conductivity type extending from the first compound semiconductor layer. A step of forming a contact layer, (b) a step of forming a second compound semiconductor layer on the first compound semiconductor layer, and (c) a surface region between the first compound semiconductor layer and the contact layer. The method is characterized by including a step of forming a recess and (d) forming a first electrode on the contact layer and forming a second electrode on the second compound semiconductor layer.

【0008】上記の目的を達成するための本発明の第2
の態様に係る半導体発光素子の製造方法は、(a)基板
上に、第1導電型を有する第1の化合物半導体層、及
び、第1の化合物半導体層から延在した第1導電型を有
するコンタクト層を形成する工程と、(b)第1の化合
物半導体層上に第2の化合物半導体層を形成する工程
と、(c)コンタクト層上に第1の電極を形成し、第2
の化合物半導体層上に第2の電極を形成する工程と、
(d)第1の化合物半導体層とコンタクト層との間の表
面領域に凹部を形成する工程、を具備することを特徴と
する。
Second aspect of the present invention for achieving the above object
In the method for manufacturing a semiconductor light emitting device according to the aspect, (a) has a first compound semiconductor layer having a first conductivity type on a substrate, and a first conductivity type extending from the first compound semiconductor layer. Forming a contact layer; (b) forming a second compound semiconductor layer on the first compound semiconductor layer; (c) forming a first electrode on the contact layer;
Forming a second electrode on the compound semiconductor layer of
(D) a step of forming a recess in the surface region between the first compound semiconductor layer and the contact layer.

【0009】上記の目的を達成するための本発明の第3
の態様に係る半導体発光素子の製造方法は、(a)基板
上に、第1導電型を有する第1の化合物半導体層下層、
及び、第1の化合物半導体層下層から延在した第1導電
型を有するコンタクト層下層を形成した後、第1の化合
物半導体層下層とコンタクト層下層との間の領域の上に
絶縁層を形成し、次いで、第1の化合物半導体層下層、
コンタクト層下層及び絶縁層のそれぞれの上に、更に、
第1導電型を有する第1の化合物半導体層上層、第1導
電型を有するコンタクト層上層及び第1導電型を有する
絶縁層被覆層を形成する工程と、(b)全面に第2の化
合物半導体層を形成した後、少なくとも、コンタクト層
上の第2の化合物半導体層、及び、コンタクト層に隣接
した絶縁層被覆層の部分を除去し、コンタクト層を露出
させる工程と、(c)コンタクト層上に第1の電極を形
成して、第2の化合物半導体層上に第2の電極を形成す
る工程、を具備することを特徴とする。
A third aspect of the present invention for achieving the above object.
In the method for manufacturing a semiconductor light emitting device according to the aspect, (a) a first compound semiconductor layer lower layer having a first conductivity type on a substrate,
And after forming a contact layer lower layer having a first conductivity type extending from the first compound semiconductor layer lower layer, an insulating layer is formed on a region between the first compound semiconductor layer lower layer and the contact layer lower layer. And then a lower layer of the first compound semiconductor layer,
On each of the contact layer lower layer and the insulating layer, further,
Forming a first compound semiconductor layer upper layer having a first conductivity type, a contact layer upper layer having a first conductivity type, and an insulating layer coating layer having a first conductivity type; and (b) a second compound semiconductor on the entire surface. After forming the layer, at least a step of removing the second compound semiconductor layer on the contact layer and a portion of the insulating layer coating layer adjacent to the contact layer to expose the contact layer, and (c) on the contact layer And forming a first electrode and forming a second electrode on the second compound semiconductor layer.

【0010】本発明の半導体発光素子あるいは本発明の
第1の態様、第2の態様に係る半導体発光素子の製造方
法において、凹部の幅は0.5μm以上、好ましくは1
μm以上であることが望ましい。また、凹部の深さは
0.1μm以上、好ましくは0.5μm以上であること
が望ましい。あるいは又、凹部の深さt1は、第1の化
合物半導体層及びコンタクト層の厚さをt0としたと
き、0.1μm≦t1≦0.9t0、好ましくは0.1μ
m≦t1≦0.5t0を満足することが望ましい。
In the method for manufacturing the semiconductor light emitting device of the present invention or the semiconductor light emitting device according to the first and second aspects of the present invention, the width of the recess is 0.5 μm or more, preferably 1 μm.
It is desirable that the thickness is at least μm. Further, it is desirable that the depth of the recess is 0.1 μm or more, preferably 0.5 μm or more. Alternatively, the depth t 1 of the recess is 0.1 μm ≦ t 1 ≦ 0.9t 0 , preferably 0.1 μm, where t 0 is the thickness of the first compound semiconductor layer and the contact layer.
It is desirable to satisfy m ≦ t 1 ≦ 0.5t 0 .

【0011】本発明の半導体発光素子にあっては、前記
凹部に絶縁材料が埋め込まれている構成とすることが好
ましい。また、本発明の第1の態様に係る半導体発光素
子の製造方法にあっては、前記工程(c)と工程(d)
との間において、凹部を絶縁材料で埋め込む工程を更に
備えており、あるいは又、前記工程(d)の後、凹部を
絶縁材料で埋め込む工程を更に備えていることが好まし
い。本発明の第2の態様に係る半導体発光素子の製造方
法にあっては、前記工程(d)の後、凹部を絶縁材料で
埋め込む工程を更に備えていることが好ましい。これに
よって、沿面(表面)リーク電流あるいはバルク最表面
電流が流れることを一層確実に抑制することができる。
これらの場合、絶縁材料の体積抵抗率をR1、第1の化
合物半導体層及びコンタクト層の体積抵抗率をR0とし
たとき、10R0≦R1を満足することが望ましい。絶縁
材料を構成する材料として、具体的には、SiO2、S
iN、SiON、Al23及びポリイミドから成る群か
ら選択された少なくとも1種の材料を挙げることができ
るが、これらに限定されるものではない。このように、
凹部を絶縁材料で埋め込む場合、凹部の幅は0.5μm
以上、好ましくは1μm以上であることが望ましい。ま
た、凹部の深さは0.1μm以上、好ましくは0.5μ
m以上であることが望ましい。あるいは又、凹部の深さ
1は、第1の化合物半導体層及びコンタクト層の厚さ
をt0としたとき、0.1μm≦t1≦0.9t0、好ま
しくは0.1μm≦t1≦0.5t0を満足することが望
ましい。凹部を絶縁材料で埋め込む場合、凹部を埋め込
んだ絶縁材料の頂面の凹部底面からの高さは、凹部の深
さよりも大きくともよい。即ち、凹部を埋め込んだ絶縁
材料の頂面が凹部から突出した状態としてもよい。
In the semiconductor light emitting device of the present invention, it is preferable that an insulating material is embedded in the recess. Further, in the method for manufacturing a semiconductor light emitting device according to the first aspect of the present invention, the step (c) and the step (d) are performed.
It is preferable that the method further includes the step of filling the concave portion with an insulating material, or the step of filling the concave portion with an insulating material after the step (d). The method for manufacturing a semiconductor light emitting device according to the second aspect of the present invention preferably further comprises a step of filling the recess with an insulating material after the step (d). As a result, the creeping (surface) leak current or the bulk outermost surface current can be more reliably suppressed from flowing.
In these cases, the volume resistivity of the insulating material R 1, when the volume resistivity of the first compound semiconductor layer and the contact layer was changed to R 0, it is desirable to satisfy the 10R 0 ≦ R 1. As the material forming the insulating material, specifically, SiO 2 , S
At least one material selected from the group consisting of iN, SiON, Al 2 O 3 and polyimide can be mentioned, but not limited thereto. in this way,
When the recess is filled with an insulating material, the width of the recess is 0.5 μm
As described above, it is desirable that the thickness is 1 μm or more. The depth of the recess is 0.1 μm or more, preferably 0.5 μm.
It is preferably m or more. Alternatively, the depth t 1 of the concave portion, when the thickness of the first compound semiconductor layer and the contact layer was changed to t 0, 0.1μm ≦ t 1 ≦ 0.9t 0, preferably 0.1 [mu] m ≦ t 1 It is desirable to satisfy ≦ 0.5t 0 . When the recess is filled with the insulating material, the height of the top surface of the insulating material filling the recess from the bottom surface of the recess may be larger than the depth of the recess. That is, the top surface of the insulating material that fills the recess may be in a state of protruding from the recess.

【0012】本発明の半導体発光素子にあっては、少な
くとも第2の化合物半導体層の頂面及び側面を被覆し、
更に、前記凹部を埋め込んだ絶縁材料層を更に有する構
成とすることもできる。また、本発明の第1の態様ある
いは第2の態様に係る半導体発光素子の製造方法にあっ
ては、前記工程(d)の後、少なくとも第2の化合物半
導体層の頂面及び側面を被覆し、更に、前記凹部を埋め
込む絶縁材料層を形成する構成とすることができる。こ
れによって、沿面(表面)リーク電流あるいはバルク最
表面電流が流れることを一層確実に抑制することができ
る。これらの場合、絶縁材料層を構成する絶縁材料の体
積抵抗率をR1、第1の化合物半導体層及びコンタクト
層の体積抵抗率をR0としたとき、10R0≦R1を満足
することが望ましい。絶縁材料層を構成する絶縁材料と
して、具体的には、SiO2、SiN、SiON、Al2
3及びポリイミドから成る群から選択された少なくと
も1種の材料を挙げることができるが、これらに限定さ
れるものではない。このように、凹部を絶縁材料層で埋
め込む場合、凹部の幅は0.5μm以上、好ましくは1
μm以上であることが望ましい。また、凹部の深さは
0.1μm以上、好ましくは0.5μm以上であること
が望ましい。あるいは又、凹部の深さt1は、第1の化
合物半導体層及びコンタクト層の厚さをt0としたと
き、0.1μm≦t1≦0.9t0、好ましくは0.1μ
m≦t1≦0.5t0を満足することが望ましい。
In the semiconductor light emitting device of the present invention, at least the top surface and the side surface of the second compound semiconductor layer are covered,
Further, it may be configured to further include an insulating material layer filling the recess. Further, in the method for manufacturing a semiconductor light emitting device according to the first aspect or the second aspect of the present invention, after the step (d), at least the top surface and the side surface of the second compound semiconductor layer are covered. Further, the insulating material layer filling the recess may be formed. As a result, the creeping (surface) leak current or the bulk outermost surface current can be more reliably suppressed from flowing. In these cases, when the volume resistivity of the insulating material forming the insulating material layer is R 1 and the volume resistivity of the first compound semiconductor layer and the contact layer is R 0 , 10R 0 ≦ R 1 may be satisfied. desirable. As the insulating material forming the insulating material layer, specifically, SiO 2 , SiN, SiON, Al 2
At least one material selected from the group consisting of O 3 and polyimide may be mentioned, but is not limited thereto. Thus, when the recess is filled with the insulating material layer, the width of the recess is 0.5 μm or more, preferably 1 μm or more.
It is desirable that the thickness is at least μm. Further, it is desirable that the depth of the recess is 0.1 μm or more, preferably 0.5 μm or more. Alternatively, the depth t 1 of the recess is 0.1 μm ≦ t 1 ≦ 0.9t 0 , preferably 0.1 μm, where t 0 is the thickness of the first compound semiconductor layer and the contact layer.
It is desirable to satisfy m ≦ t 1 ≦ 0.5t 0 .

【0013】本発明の第3の態様に係る半導体発光素子
の製造方法における絶縁層の体積抵抗率R1は、第1の
化合物半導体層及びコンタクト層の体積抵抗率をR0
したとき、10R0≦R1を満足することが望ましい。具
体的には、絶縁層は、SiO2、SiN、SiON及び
Al23から成る群から選択された少なくとも1種の材
料から成ることが好ましい。
The volume resistivity R 1 of the insulating layer in the method for manufacturing a semiconductor light emitting device according to the third aspect of the present invention is 10R when the volume resistivity of the first compound semiconductor layer and the contact layer is R 0. It is desirable to satisfy 0 ≦ R 1 . Specifically, the insulating layer is preferably made of at least one material selected from the group consisting of SiO 2 , SiN, SiON and Al 2 O 3 .

【0014】本発明の半導体発光素子あるいは本発明の
第1の態様〜第3の態様に係る半導体発光素子の製造方
法(以下、これらを総称して、単に、本発明と呼ぶ場合
がある)においては、第2の化合物半導体層が第1の化
合物半導体層から突出した構造とすることができる。即
ち、第2の化合物半導体層が、第1の化合物半導体層上
に島状に形成された構造とすることができる。この場
合、凹部は、第2の化合物半導体層を取り囲むように、
第1の化合物半導体層とコンタクト層との間に形成され
た構成とすることができる。あるいは又、凹部は、コン
タクト層を取り囲むように、第1の化合物半導体層とコ
ンタクト層との間に形成された構成とすることができ
る。あるいは又、第1の化合物半導体層とコンタクト層
との間の領域に形成されたストライプ状の凹部とするこ
ともできる。要は、第1の化合物半導体層とコンタクト
層との間を任意の直線状の経路で結んだとき、この経路
中に必ず凹部が存在すればよい。あるいは又、コンタク
ト層に近接した第2の化合物半導体層の部分の射影像
と、コンタクト層の射影像との間を任意の直線状の経路
で結んだとき、この経路中に必ず凹部が存在すればよ
い。
In the method for manufacturing the semiconductor light emitting device of the present invention or the semiconductor light emitting device according to the first to third aspects of the present invention (hereinafter, these may be collectively referred to as the present invention) Can have a structure in which the second compound semiconductor layer protrudes from the first compound semiconductor layer. That is, the second compound semiconductor layer can be formed in an island shape on the first compound semiconductor layer. In this case, the concave portion surrounds the second compound semiconductor layer,
The structure may be formed between the first compound semiconductor layer and the contact layer. Alternatively, the recess may be formed between the first compound semiconductor layer and the contact layer so as to surround the contact layer. Alternatively, a stripe-shaped recess formed in a region between the first compound semiconductor layer and the contact layer may be used. In short, when the first compound semiconductor layer and the contact layer are connected to each other by an arbitrary linear path, the recess may be present in this path. Alternatively, when the projection image of the portion of the second compound semiconductor layer close to the contact layer and the projection image of the contact layer are connected by an arbitrary linear path, a concave portion is always present in this path. Good.

【0015】第1の化合物半導体層及び第2の化合物半
導体層は、平面状に形成されていてもよいし、錐状、切
頭錐状に形成されていてもよい。
The first compound semiconductor layer and the second compound semiconductor layer may be formed in a planar shape, or may be formed in a cone shape or a truncated cone shape.

【0016】本発明における化合物半導体層として、窒
化物化合物半導体層を例示することができる。ここで、
窒化物化合物半導体層として、具体的には、例えば、G
aN、AlGaN混晶あるいはAlInGaN混晶、B
AlInGaN混晶、InGaN混晶、InN、AlN
を挙げることができる。尚、3元混晶や2元混晶には、
微量の不純物が含まれている場合もある。例えば、In
GaNには、微量のAlが含まれる場合もある。第1導
電型をn型、第2導電型をp型とした場合、n型不純物
としてSi、Ge、Se、Sn、C、Tiを挙げること
ができ、p型不純物として、Mg、Zn、Cd、Be、
Ca、Ba、Oを挙げることができる。
As the compound semiconductor layer in the present invention, a nitride compound semiconductor layer can be exemplified. here,
As the nitride compound semiconductor layer, specifically, for example, G
aN, AlGaN mixed crystal or AlInGaN mixed crystal, B
AlInGaN mixed crystal, InGaN mixed crystal, InN, AlN
Can be mentioned. In addition, for ternary mixed crystals and binary mixed crystals,
It may also contain traces of impurities. For example, In
GaN may contain a trace amount of Al. When the first conductivity type is n-type and the second conductivity type is p-type, the n-type impurities can be Si, Ge, Se, Sn, C, and Ti, and the p-type impurities can be Mg, Zn, or Cd. , Be,
Ca, Ba, and O can be mentioned.

【0017】あるいは又、本発明における化合物半導体
層として、GaAs系化合物半導体層、AlGaInP
系化合物半導体層、GaAlAs系化合物半導体層等、
広くは、III−V属化合物半導体層を挙げることがで
き、あるいは又、BeMgZnCdO系化合物半導体
層、BeMgZnCdS系化合物半導体層、更には、I
I−VI属化合物半導体層を挙げることもできる。
Alternatively, as the compound semiconductor layer in the present invention, a GaAs-based compound semiconductor layer, AlGaInP
Based compound semiconductor layers, GaAlAs based compound semiconductor layers, etc.
Broadly, there can be mentioned III-V group compound semiconductor layers, or alternatively, BeMgZnCdO based compound semiconductor layers, BeMgZnCdS based compound semiconductor layers, and further I.
An I-VI group compound semiconductor layer can also be mentioned.

【0018】第1の化合物半導体層や第2の化合物半導
体層は、例えば、有機金属化学的気相成長法(MOCV
D法)や分子線エピタキシー法(MBE法)、ハイドラ
イド気相成長法(HVPE法)によって形成することが
できる。
The first compound semiconductor layer and the second compound semiconductor layer are formed, for example, by metal organic chemical vapor deposition (MOCV).
D method), molecular beam epitaxy method (MBE method), and hydride vapor phase epitaxy method (HVPE method).

【0019】絶縁材料で凹部を埋め込む方法、あるいは
絶縁層や絶縁材料層を形成する方法は、周知の方法とす
ることができ、例えば、スパッタ法、化学的気相成長法
(CVD法)、スピンコート法、スクリーン印刷法を例
示することができる。
The method of filling the recess with the insulating material or the method of forming the insulating layer or the insulating material layer may be a known method, for example, a sputtering method, a chemical vapor deposition method (CVD method), a spin method. A coating method and a screen printing method can be exemplified.

【0020】第1の電極及び第2の電極は周知の構成と
すればよい。具体的には、第1の電極として、下から、
Ti層/Au層の2層構成、Al層/Au層の2層構
成、Au−Sn層/Au層の2層構成、Ti層/Pt層
/Au層の3層構成、Al層/Ti層/Au層の3層構
成、Al層/Ni層/Au層の3層構成、Au−Ge層
/Ni層/Au層の3層構成、Ti層/Al層/Pt層
/Au層の4層構成、Ni層/Al層/Ti層/Au層
の4層構成を例示することができる。また、第2の電極
として、下から、Pt層/Au層の2層構成、Au−B
e層/Au層の2層構成、Au−Zn層/Au層の2層
構成、Ni層/Pt層/Au層の3層構成、Pt層/N
i/Au層の3層構成、Au−Zn層/Ti層/Au層
の3層構成、Pt層/Ti層/Pt層/Au層の4層構
成を例示することができる。第1の電極や第2の電極
は、例えば、蒸着法とエッチング法の組合せ、蒸着法と
リフトオフ法の組合せによって形成することができる。
The first electrode and the second electrode may have a known structure. Specifically, as the first electrode, from the bottom,
Ti layer / Au layer two-layer structure, Al layer / Au layer two-layer structure, Au-Sn layer / Au layer two-layer structure, Ti layer / Pt layer / Au layer three-layer structure, Al layer / Ti layer / Au layer 3 layer structure, Al layer / Ni layer / Au layer 3 layer structure, Au-Ge layer / Ni layer / Au layer 3 layer structure, Ti layer / Al layer / Pt layer / Au layer 4 layer A four-layer structure of Ni layer / Al layer / Ti layer / Au layer can be exemplified. Further, as the second electrode, from the bottom, a two-layer structure of Pt layer / Au layer, Au-B
e layer / Au layer two-layer structure, Au-Zn layer / Au layer two-layer structure, Ni layer / Pt layer / Au layer three-layer structure, Pt layer / N
Examples include a three-layer structure of i / Au layer, a three-layer structure of Au-Zn layer / Ti layer / Au layer, and a four-layer structure of Pt layer / Ti layer / Pt layer / Au layer. The first electrode and the second electrode can be formed by, for example, a combination of a vapor deposition method and an etching method or a combination of a vapor deposition method and a lift-off method.

【0021】支持体あるいは基板として、サファイヤ基
板(主面として、C面、R面、A面を有するサファイヤ
基板)、GaN基板、SiC基板(6H、4H、3Cを
含む)、GaP基板、スピネル(MgAl24)基板、
Si基板、ZnO基板、ZnS基板、AlN基板、Li
MgO基板、GaAs基板、InAlGaN基板を例示
することができる。更には、支持体として、ガラス基板
を例示することができる。半導体発光素子の製造時に用
いられる基板と、最終製品である半導体発光素子を構成
する支持体とは、同じ材料から構成される場合もある
し、異なる材料から構成される場合もある。後者の場
合、半導体発光素子の製造完了後、素子部分を基板から
剥離し、素子部分を支持体に例えば接着すればよい。
As a support or a substrate, a sapphire substrate (a sapphire substrate having C, R, and A faces as main surfaces), a GaN substrate, a SiC substrate (including 6H, 4H, and 3C), a GaP substrate, a spinel ( MgAl 2 O 4 ) substrate,
Si substrate, ZnO substrate, ZnS substrate, AlN substrate, Li
Examples thereof include a MgO substrate, a GaAs substrate and an InAlGaN substrate. Further, a glass substrate can be exemplified as the support. The substrate used during the manufacture of the semiconductor light emitting device and the support constituting the final product, the semiconductor light emitting device, may be made of the same material or may be made of different materials. In the latter case, the element portion may be peeled off from the substrate after the semiconductor light emitting element has been manufactured, and the element portion may be bonded to the support, for example.

【0022】本発明において、半導体発光素子として、
半導体レーザ(LD)及び発光ダイオード(LED)を
挙げることができ、あるいは又、スーパールミネッセン
スダイオード(SLD)を挙げることもできる。発光ダ
イオード(LED)は端面発光型であってもよいし、面
発光型であってもよい。第1の化合物半導体層及び第2
の化合物半導体層の具体的な構成は、半導体発光素子が
半導体レーザであるか、発光ダイオードであるかによっ
て相違する。第1の化合物半導体層及び第2の化合物半
導体層の具体的な構成は、半導体発光素子に依り最適化
すればよい。具体的には、第1の化合物半導体層及び第
2の化合物半導体層は、例えば、ホモ接合構造を有して
いてもよいし、シングルヘテロ接合構造やダブルヘテロ
接合構造を有していてもよい。半導体発光素子の構造に
よっては、第1の化合物半導体層と第2の化合物半導体
層との間に活性層を設けてもよい。活性層は、単一量子
井戸(SQW)構造、二重量子井戸(DQW)構造、多
重量子井戸(MQW)構造を有していてもよい。
In the present invention, as a semiconductor light emitting device,
Mention may be made of semiconductor lasers (LDs) and light emitting diodes (LEDs), or alternatively superluminesence diodes (SLDs). The light emitting diode (LED) may be an edge emitting type or a surface emitting type. First compound semiconductor layer and second
The specific configuration of the compound semiconductor layer of 2 differs depending on whether the semiconductor light emitting element is a semiconductor laser or a light emitting diode. Specific configurations of the first compound semiconductor layer and the second compound semiconductor layer may be optimized depending on the semiconductor light emitting device. Specifically, the first compound semiconductor layer and the second compound semiconductor layer may have, for example, a homojunction structure, or may have a single heterojunction structure or a double heterojunction structure. . Depending on the structure of the semiconductor light emitting device, an active layer may be provided between the first compound semiconductor layer and the second compound semiconductor layer. The active layer may have a single quantum well (SQW) structure, a double quantum well (DQW) structure, or a multiple quantum well (MQW) structure.

【0023】本発明においては、第1の化合物半導体層
とコンタクト層との間の表面領域に凹部が存在するの
で、沿面(表面)リーク電流あるいはバルク最表面電流
が流れることを確実に抑制することができる。
In the present invention, since the concave portion exists in the surface region between the first compound semiconductor layer and the contact layer, it is possible to reliably suppress the creeping (surface) leak current or the bulk outermost surface current. You can

【0024】[0024]

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below with reference to the drawings on the basis of an embodiment of the invention (hereinafter, simply referred to as an embodiment).

【0025】(実施の形態1)実施の形態1は、本発明
の半導体発光素子、及び、本発明の第1の態様に係る半
導体発光素子の製造方法に関する。
(Embodiment 1) Embodiment 1 relates to a semiconductor light emitting element of the present invention and a method for manufacturing a semiconductor light emitting element according to the first aspect of the present invention.

【0026】実施の形態1の半導体発光素子は、図3に
模式的な一部断面図を示すように、発光ダイオード(L
ED)から成る。より具体的には、(A)支持体に相当
するサファイヤ基板10上に形成された第1導電型(実
施の形態1においてはn型)を有する第1の化合物半導
体層(n型クラッド層)12Aと、(B)第1の化合物
半導体層12A上に形成された、第2導電型(実施の形
態1においてはp型)を有する第2の化合物半導体層
(p型クラッド層)14と、(C)支持体であるサファ
イヤ基板10上に形成され、第1の化合物半導体層12
Aから延在する第1導電型(n型)を有するコンタクト
層12Bと、(D)コンタクト層12B上に形成された
第1の電極(n側電極)20と、第2の化合物半導体層
14上に形成された第2の電極(p側電極)21、から
構成されている。
The semiconductor light emitting device of the first embodiment has a light emitting diode (L) as shown in the schematic partial sectional view of FIG.
ED). More specifically, (A) a first compound semiconductor layer (n-type cladding layer) having a first conductivity type (n-type in the first embodiment) formed on the sapphire substrate 10 corresponding to the support. 12A, and (B) a second compound semiconductor layer (p-type clad layer) 14 having a second conductivity type (p-type in the first embodiment) formed on the first compound semiconductor layer 12A, (C) A first compound semiconductor layer 12 formed on a sapphire substrate 10 which is a support.
A contact layer 12B having a first conductivity type (n-type) extending from A, (D) a first electrode (n-side electrode) 20 formed on the contact layer 12B, and a second compound semiconductor layer 14 It is composed of a second electrode (p-side electrode) 21 formed above.

【0027】そして、第1の化合物半導体層12Aとコ
ンタクト層12Bとの間の表面領域には、凹部31が設
けられている。実施の形態1においては、この凹部31
には、SiO2から成る絶縁材料32が埋め込まれてい
る。第2の化合物半導体層14の平面形状は矩形であ
り、凹部31は、第2の化合物半導体層14を取り囲む
ように、第1の化合物半導体層12Aとコンタクト層1
2Bとの間に形成されている。第2の化合物半導体層1
4、第1の化合物半導体層12A、コンタクト層12
B、凹部31、第1の電極20、第2の電極21の配置
を模式的に図4の平面図に示す。尚、図4においては、
第2の化合物半導体層14、第1の化合物半導体層12
A、コンタクト層12B、凹部31、第1の電極20、
第2の電極21を明示するために、これらに斜線を付し
た。実施の形態1においては、凹部31の幅を2μm、
凹部の深さ(t1)を2μmとした。また、第1の化合
物半導体層12A及びコンタクト層12Bの厚さt0
3μmとした。即ち、t1=(2/3)t0である。
A recess 31 is provided in the surface region between the first compound semiconductor layer 12A and the contact layer 12B. In the first embodiment, this recess 31
An insulating material 32 made of SiO 2 is embedded in the. The second compound semiconductor layer 14 has a rectangular planar shape, and the recess 31 surrounds the second compound semiconductor layer 14 so as to surround the first compound semiconductor layer 12A and the contact layer 1.
It is formed between 2B. Second compound semiconductor layer 1
4, first compound semiconductor layer 12A, contact layer 12
The arrangement of B, the recess 31, the first electrode 20, and the second electrode 21 is schematically shown in the plan view of FIG. In addition, in FIG.
Second compound semiconductor layer 14, first compound semiconductor layer 12
A, the contact layer 12B, the recess 31, the first electrode 20,
These are shaded to clearly show the second electrode 21. In the first embodiment, the width of the recess 31 is 2 μm,
The depth (t 1 ) of the recess was 2 μm. Further, the thickness t 0 of the first compound semiconductor layer 12A and the contact layer 12B was set to 3 μm. That is, t 1 = (2/3) t 0 .

【0028】実施の形態1においては、第1の化合物半
導体層(n型クラッド層)12Aと第2の化合物半導体
層(p型クラッド層)14との間に活性層13が形成さ
れている。また、サファイヤ基板10と第1の化合物半
導体層12Aとの間にはバッファ層11が形成されてい
る。第2の化合物半導体層14の頂面及び側面、活性層
13の側面、第1の化合物半導体層12Aの頂面及び側
面、絶縁材料32、コンタクト層12Bは、絶縁材料層
22によって被覆されている。また、第1の電極(n側
電極)20、第2の電極(p側電極)21の上には、配
線(図示せず)を取り付けるためのパッド部23A,2
3Bが設けられている。
In the first embodiment, the active layer 13 is formed between the first compound semiconductor layer (n-type clad layer) 12A and the second compound semiconductor layer (p-type clad layer) 14. A buffer layer 11 is formed between the sapphire substrate 10 and the first compound semiconductor layer 12A. The top surface and side surface of the second compound semiconductor layer 14, the side surface of the active layer 13, the top surface and side surface of the first compound semiconductor layer 12A, the insulating material 32, and the contact layer 12B are covered with the insulating material layer 22. . Further, on the first electrode (n-side electrode) 20 and the second electrode (p-side electrode) 21, pad portions 23A, 2 for attaching wiring (not shown) are provided.
3B is provided.

【0029】以下、実施の形態1の半導体発光素子の製
造方法を、基板等の模式的な一部端面図あるいは一部断
面図である図1〜図3を参照して説明する。
The method of manufacturing the semiconductor light emitting device of the first embodiment will be described below with reference to FIGS. 1 to 3 which are schematic partial end views or partial sectional views of a substrate and the like.

【0030】[工程−100]先ず、例えば、基板ある
いは支持体に相当するサファイヤ基板10をMOCVD
装置(図示せず)内に搬入し、MOCVD装置を排気し
た後、水素ガスを流しながらサファイヤ基板10を加熱
し、サファイヤ基板10の表面の酸化物を除去する。次
に、MOCVD法に基づき、GaNから成るバッファ層
11をサファイヤ基板10上に形成する。尚、各層の形
成においては、Ga源としてトリメチルガリウム(TM
G)ガスを用い、N源としてアンモニアガスを用いれば
よい。
[Step-100] First, for example, a sapphire substrate 10 corresponding to a substrate or a support is MOCVD-processed.
After being loaded into an apparatus (not shown) and exhausting the MOCVD apparatus, the sapphire substrate 10 is heated while flowing a hydrogen gas to remove oxides on the surface of the sapphire substrate 10. Next, the buffer layer 11 made of GaN is formed on the sapphire substrate 10 based on the MOCVD method. In the formation of each layer, trimethylgallium (TM) was used as a Ga source.
G) gas may be used, and ammonia gas may be used as the N source.

【0031】引き続き、サファイヤ基板10上に、第1
導電型(n型)を有する第1の化合物半導体層(n型ク
ラッド層)12A、及び、第1の化合物半導体層12A
から延在した第1導電型(n型)を有するコンタクト層
12Bを形成する。具体的には、例えば、n型不純物と
してケイ素(Si)を添加したn型AlGaN混晶層か
ら成る第1の化合物半導体層12A、及び、第1の化合
物半導体層12Aから延在したコンタクト層12Bをバ
ッファ層11上に成長させる。尚、Si源としてモノシ
ランガス(SiH4ガス)を用い、Al源としてトリメ
チルアルミニウム(TMA)ガスを用いればよい。次い
で、全面に、GaXIn1-XN(但し、X≧0)から成る
活性層13を形成する。尚、In源としてトリメチルイ
ンジウム(TMI)ガスを用いればよい。
Then, on the sapphire substrate 10, the first
A first compound semiconductor layer (n-type clad layer) 12A having a conductivity type (n-type) and a first compound semiconductor layer 12A
Forming a contact layer 12B having a first conductivity type (n type) extending from the. Specifically, for example, the first compound semiconductor layer 12A made of an n-type AlGaN mixed crystal layer to which silicon (Si) is added as an n-type impurity, and the contact layer 12B extending from the first compound semiconductor layer 12A. Are grown on the buffer layer 11. Incidentally, monosilane gas (SiH 4 gas) may be used as the Si source, and trimethylaluminum (TMA) gas may be used as the Al source. Next, the active layer 13 made of Ga X In 1 -X N (where X ≧ 0) is formed on the entire surface. Note that trimethylindium (TMI) gas may be used as the In source.

【0032】引き続き、第1の化合物半導体層12A上
に第2の化合物半導体層(p型クラッド層)14を形成
する。具体的には、活性層13を成長させた後、活性層
13上に、p型不純物としてマグネシウム(Mg)を添
加したp型AlGaN混晶層から成る第2の化合物半導
体層14を成長させる。尚、Mg源として、シクロペン
タジエニルマグネシウムガスを用いればよい。その後、
Mgを活性化するための熱処理を行う。尚、こうして得
られた第1の化合物半導体層12A及びコンタクト層1
2Bのキャリア濃度は約2×1018cm-3であり、体積
抵抗率R0は、3×10-2Ω・cmであった。
Subsequently, a second compound semiconductor layer (p-type clad layer) 14 is formed on the first compound semiconductor layer 12A. Specifically, after growing the active layer 13, the second compound semiconductor layer 14 made of a p-type AlGaN mixed crystal layer to which magnesium (Mg) is added as a p-type impurity is grown on the active layer 13. Cyclopentadienyl magnesium gas may be used as the Mg source. afterwards,
Heat treatment for activating Mg is performed. The first compound semiconductor layer 12A and the contact layer 1 thus obtained
The carrier concentration of 2B was about 2 × 10 18 cm −3 , and the volume resistivity R 0 was 3 × 10 −2 Ω · cm.

【0033】[工程−110]その後、ニッケル(N
i)から成るメタルマスク(図示せず)を第2の化合物
半導体層14上に形成し、第2の化合物半導体層14及
び活性層13をエッチングし、更には、必要に応じて第
1の化合物半導体層12A及びコンタクト層12Bを厚
さ方向に部分的にエッチングして、第1の化合物半導体
層12A及びコンタクト層12Bを露出させた後、硝
酸:塩酸=3:1の混合水溶液を用いてメタルマスクを
除去する。こうして、図1の(A)に模式的に示す構造
を得ることができる。尚、メタルマスクの代わりに、フ
ォトレジストを用いることもできる。
[Step-110] After that, nickel (N
i) a metal mask (not shown) is formed on the second compound semiconductor layer 14, the second compound semiconductor layer 14 and the active layer 13 are etched, and further, the first compound is formed if necessary. The semiconductor layer 12A and the contact layer 12B are partially etched in the thickness direction to expose the first compound semiconductor layer 12A and the contact layer 12B, and then metal is mixed with a mixed aqueous solution of nitric acid: hydrochloric acid = 3: 1. Remove the mask. Thus, the structure schematically shown in FIG. 1A can be obtained. A photoresist may be used instead of the metal mask.

【0034】[工程−120]次に、第1の化合物半導
体層12Aとコンタクト層12Bとの間の表面領域に凹
部31を形成する。具体的には、全面にレジスト材料か
ら成るマスク層30をスピンコート法にて形成し、凹部
を形成すべきマスク層30の部分にフォトリソグラフィ
技術に基づき開口部を形成し、第1の化合物半導体層1
2Aとコンタクト層12Bの境界領域を露出させる。
尚、その後、マスク層30に紫外線を1分30秒程度照
射することが、後の工程においてマスク層30を容易に
剥離させることができるようになるといった観点から好
ましい。但し、必ずしも紫外線の照射を行う必要はな
い。そして、ドライエッチング技術に基づき、第1の化
合物半導体層12Aとコンタクト層12Bとの間の表面
領域をドライエッチングし、深さ約1μmの凹部31を
形成する(図1の(B)参照)。
[Step-120] Next, the recess 31 is formed in the surface region between the first compound semiconductor layer 12A and the contact layer 12B. Specifically, a mask layer 30 made of a resist material is formed on the entire surface by a spin coating method, and an opening is formed in the portion of the mask layer 30 where a recess is to be formed based on the photolithography technique. Layer 1
The boundary region between 2A and the contact layer 12B is exposed.
It is preferable that the mask layer 30 is thereafter irradiated with ultraviolet rays for about 1 minute and 30 seconds from the viewpoint that the mask layer 30 can be easily peeled off in a later step. However, it is not always necessary to irradiate with ultraviolet rays. Then, based on the dry etching technique, the surface region between the first compound semiconductor layer 12A and the contact layer 12B is dry-etched to form a recess 31 having a depth of about 1 μm (see FIG. 1B).

【0035】[工程−130]その後、CVD法やスパ
ッタ法、スクリーン印刷法、スピンコート法にて、凹部
31内を含む全面にSiO2から成る絶縁材料32を形
成する。その後、マスク層30及びその上の絶縁材料3
2を除去することによって、絶縁材料32で凹部31が
埋め込まれた構造を得ることができる(図2の(A)参
照)。図2の(A)においては、凹部31内の絶縁材料
32の頂面と第1の化合物半導体層12A、コンタクト
層12Bの頂面とが略一致している状態を示している
が、凹部31内の絶縁材料32の頂面を、第1の化合物
半導体層12A、コンタクト層12Bの頂面よりも突出
した状態としてもよい。
[Step-130] After that, the insulating material 32 made of SiO 2 is formed on the entire surface including the inside of the recess 31 by the CVD method, the sputtering method, the screen printing method or the spin coating method. Then, the mask layer 30 and the insulating material 3 thereon
By removing 2, it is possible to obtain a structure in which the recess 31 is filled with the insulating material 32 (see FIG. 2A). 2A shows a state in which the top surface of the insulating material 32 in the recess 31 and the top surfaces of the first compound semiconductor layer 12A and the contact layer 12B are substantially aligned with each other, the recess 31 The top surface of the insulating material 32 inside may be in a state of protruding from the top surfaces of the first compound semiconductor layer 12A and the contact layer 12B.

【0036】[工程−140]次に、コンタクト層12
B上に第1の電極(n側電極)20を形成し、第2の化
合物半導体層14上に第2の電極(p側電極)21を形
成する(図2の(B)参照)。具体的には、第2の電極
21を形成すべき部分に開口部を有するマスク層(図示
せず)をフォトリソグラフィ技術に基づき全面に形成
し、第2の化合物半導体層14の頂面に、電子ビーム蒸
着法によって、Ni層(厚さ:15nm)、Pt層(厚
さ:150nm)、Au層(厚さ:350nm)を順次
形成した後、マスク層を除去する。次いで、第1の電極
20を形成すべき部分に開口部を有するマスク層(図示
せず)をフォトリソグラフィ技術に基づき全面に形成
し、コンタクト層12Bの頂面に、電子ビーム蒸着法に
よって、Ti層(厚さ:15nm)、Pt層(厚さ:1
50nm)、Au層(厚さ:350nm)を順次形成し
た後、マスク層を除去する。その後、加熱処理を行うこ
とによって、電極を合金化する。
[Step-140] Next, the contact layer 12
A first electrode (n-side electrode) 20 is formed on B, and a second electrode (p-side electrode) 21 is formed on the second compound semiconductor layer 14 (see FIG. 2B). Specifically, a mask layer (not shown) having an opening in a portion where the second electrode 21 is to be formed is formed on the entire surface by a photolithography technique, and is formed on the top surface of the second compound semiconductor layer 14. After the Ni layer (thickness: 15 nm), the Pt layer (thickness: 150 nm) and the Au layer (thickness: 350 nm) are sequentially formed by the electron beam evaporation method, the mask layer is removed. Then, a mask layer (not shown) having an opening in a portion where the first electrode 20 is to be formed is formed on the entire surface by a photolithography technique, and Ti is formed on the top surface of the contact layer 12B by an electron beam evaporation method. Layer (thickness: 15 nm), Pt layer (thickness: 1
50 nm) and an Au layer (thickness: 350 nm) are sequentially formed, and then the mask layer is removed. Then, heat treatment is performed to alloy the electrodes.

【0037】[工程−150]その後、スピンコート法
にて、感光性ポリイミドから成る絶縁材料層22を全面
に形成し、窒素ガス雰囲気中で320゜C、3時間の条
件にて焼成を行い、更に、フォトリソグラフィ技術及び
アッシング技術を用いて、第1の電極(n側電極)20
及び第2の電極(p側電極)21の上方の絶縁材料層2
2に開口部を形成する。次いで、全面に厚さ50nmの
Ti層、1μmのアルミニウム層をスパッタ法にて形成
し、これらをパターニングすることで、パッド部23
A,23Bを形成する。こうして、図3に示すLEDか
ら成る半導体発光素子を得ることができる。尚、図面に
おいては、パッド部23A,23Bを1層で表した。
[Step-150] After that, the insulating material layer 22 made of photosensitive polyimide is formed on the entire surface by spin coating, and baked in a nitrogen gas atmosphere at 320 ° C. for 3 hours, Further, by using a photolithography technique and an ashing technique, the first electrode (n-side electrode) 20
And the insulating material layer 2 above the second electrode (p-side electrode) 21
2 to form an opening. Then, a Ti layer having a thickness of 50 nm and an aluminum layer having a thickness of 1 μm are formed on the entire surface by a sputtering method, and these are patterned to thereby form the pad portion 23.
A and 23B are formed. In this way, the semiconductor light emitting device including the LED shown in FIG. 3 can be obtained. In the drawings, the pad portions 23A and 23B are represented by one layer.

【0038】尚、[工程−120]において、第1の化
合物半導体層12Aとコンタクト層12Bとの間の表面
領域をドライエッチングして凹部31を形成した後、マ
スク層30を除去し、次いで、[工程−140]を実行
した後(図5参照)、再びマスク層を形成し、[工程−
130]を実行して、凹部31内を含む全面にSiO 2
から成る絶縁材料32を形成し、その後、[工程−15
0]を実行してもよい。
In the [step-120], the first conversion
Surface between compound semiconductor layer 12A and contact layer 12B
After the region is dry-etched to form the recess 31, the mask is formed.
The layer 30 is removed, and then [Step-140] is performed.
After that (see FIG. 5), a mask layer is formed again, and [Step-
130] to perform SiO 2 over the entire surface including the inside of the recess 31. 2
Forming an insulating material 32, and then [Step-15
0] may be executed.

【0039】あるいは又、[工程−120]において、
第1の化合物半導体層12Aとコンタクト層12Bとの
間の表面領域をドライエッチングして凹部31を形成し
た後、マスク層30を除去し、次いで、[工程−14
0]を実行した後(図5参照)、[工程−150]を実
行してもよい。[工程−150]において、感光性ポリ
イミドから成る絶縁材料層22を全面に形成したとき、
第2の化合物半導体層14の頂面及び側面、活性層13
の側面、第1の化合物半導体層12Aの頂面及び側面、
コンタクト層12Bは、絶縁材料層22によって被覆さ
れる。また、凹部31は、絶縁材料層22によって埋め
込まれる。こうして、図6に示す半導体発光素子を得る
ことができる。
Alternatively, in [Step-120],
After the surface region between the first compound semiconductor layer 12A and the contact layer 12B is dry-etched to form the recess 31, the mask layer 30 is removed, and then [Step-14]
0] is performed (see FIG. 5), and then [Step-150] may be performed. In [Step-150], when the insulating material layer 22 made of photosensitive polyimide is formed on the entire surface,
The top and side surfaces of the second compound semiconductor layer 14, the active layer 13
Side surface of the first compound semiconductor layer 12A,
The contact layer 12B is covered with the insulating material layer 22. Further, the recess 31 is filled with the insulating material layer 22. Thus, the semiconductor light emitting device shown in FIG. 6 can be obtained.

【0040】(実施の形態2)実施の形態2は、本発明
の半導体発光素子、及び、本発明の第2の態様に係る半
導体発光素子の製造方法に関する。実施の形態2の半導
体発光素子の構造は、実質的に、図3及び図4に示した
実施の形態1の半導体発光素子の構造と同様とすること
ができるので、詳細な説明は省略する。
(Embodiment 2) Embodiment 2 relates to a semiconductor light emitting element of the present invention and a method for manufacturing a semiconductor light emitting element according to the second aspect of the present invention. Since the structure of the semiconductor light emitting device of the second embodiment can be substantially the same as the structure of the semiconductor light emitting device of the first embodiment shown in FIGS. 3 and 4, detailed description thereof will be omitted.

【0041】以下、実施の形態2の半導体発光素子の製
造方法を、基板等の模式的な一部断面図である図7を参
照して説明する。
Hereinafter, a method of manufacturing the semiconductor light emitting device according to the second embodiment will be described with reference to FIG. 7 which is a schematic partial sectional view of a substrate and the like.

【0042】[工程−200]先ず、実施の形態1の
[工程−100]と同様にして、サファイヤ基板10上
に、バッファ層11、第1導電型(n型)を有する第1
の化合物半導体層(n型クラッド層)12A、及び、第
1の化合物半導体層12Aから延在した第1導電型(n
型)を有するコンタクト層12B、活性層13、第2の
化合物半導体層(p型クラッド層)14を、順次、形成
する。その後、実施の形態1の[工程−110]と同様
にして、第2の化合物半導体層14及び活性層13をエ
ッチングし、更には、必要に応じて第1の化合物半導体
層12A及びコンタクト層12Bを厚さ方向に部分的に
エッチングして、第1の化合物半導体層12A及びコン
タクト層12Bを露出させる。
[Step-200] First, in the same manner as in [Step-100] of the first embodiment, the buffer layer 11 and the first conductivity type (n-type) first layer are formed on the sapphire substrate 10.
Compound semiconductor layer (n-type clad layer) 12A, and a first conductivity type (n-type clad layer) extending from the first compound semiconductor layer 12A.
Type contact layer 12B, active layer 13, and second compound semiconductor layer (p-type cladding layer) 14 are sequentially formed. After that, the second compound semiconductor layer 14 and the active layer 13 are etched in the same manner as in [Step-110] of the first embodiment, and further, the first compound semiconductor layer 12A and the contact layer 12B are optionally formed. Is partially etched in the thickness direction to expose the first compound semiconductor layer 12A and the contact layer 12B.

【0043】[工程−210]次いで、実施の形態1の
[工程−140]と同様にして、コンタクト層12B上
に第1の電極(n側電極)20を形成し、第2の化合物
半導体層14上に第2の電極(p側電極)21を形成す
る(図7の(A)参照)。
[Step-210] Next, in the same manner as in [Step-140] of the first embodiment, the first electrode (n-side electrode) 20 is formed on the contact layer 12B, and the second compound semiconductor layer is formed. A second electrode (p-side electrode) 21 is formed on 14 (see FIG. 7A).

【0044】[工程−220]その後、実施の形態1の
[工程−120]と同様にして、第1の化合物半導体層
12Aとコンタクト層12Bとの間の表面領域に凹部3
1を形成する。具体的には、全面にレジスト材料から成
るマスク層をスピンコート法にて形成し、凹部を形成す
べきマスク層の部分にフォトリソグラフィ技術に基づき
開口部を形成し、第1の化合物半導体層12Aとコンタ
クト層12Bの境界領域を露出させる。尚、その後、マ
スク層に紫外線を1分30秒程度照射することが、後の
工程においてマスク層を容易に剥離させることができる
ようになるといった観点から好ましい。但し、必ずしも
紫外線の照射を行う必要はない。そして、ドライエッチ
ング技術に基づき、第1の化合物半導体層12Aとコン
タクト層12Bとの間の表面領域をドライエッチング
し、深さ約1μmの凹部31を形成する。
[Step-220] Then, in the same manner as in [Step-120] of the first embodiment, the recess 3 is formed in the surface region between the first compound semiconductor layer 12A and the contact layer 12B.
1 is formed. Specifically, a mask layer made of a resist material is formed on the entire surface by a spin coating method, an opening is formed in the portion of the mask layer where a recess is to be formed based on the photolithography technique, and the first compound semiconductor layer 12A is formed. And the boundary region of the contact layer 12B is exposed. It is preferable that the mask layer is thereafter irradiated with ultraviolet rays for about 1 minute and 30 seconds from the viewpoint that the mask layer can be easily peeled off in a later step. However, it is not always necessary to irradiate with ultraviolet rays. Then, based on the dry etching technique, the surface region between the first compound semiconductor layer 12A and the contact layer 12B is dry-etched to form a recess 31 having a depth of about 1 μm.

【0045】[工程−230]その後、CVD法やスパ
ッタ法、スクリーン印刷法、スピンコート法にて、凹部
31内を含む全面にSiO2から成る絶縁材料32を形
成する。その後、マスク層及びその上の絶縁材料32を
除去することによって、絶縁材料32で凹部31が埋め
込まれた構造を得ることができる(図7の(B)参
照)。図7の(B)においては、凹部31内の絶縁材料
32の頂面と第1の化合物半導体層12A、コンタクト
層12Bの頂面とが略一致している状態を示している
が、凹部31内の絶縁材料32の頂面を、第1の化合物
半導体層12A、コンタクト層12Bの頂面よりも突出
した状態としてもよい。
[Step-230] After that, the insulating material 32 made of SiO 2 is formed on the entire surface including the inside of the recess 31 by the CVD method, the sputtering method, the screen printing method, or the spin coating method. After that, by removing the mask layer and the insulating material 32 thereon, a structure in which the recess 31 is filled with the insulating material 32 can be obtained (see FIG. 7B). FIG. 7B shows a state in which the top surface of the insulating material 32 in the recess 31 and the top surfaces of the first compound semiconductor layer 12A and the contact layer 12B are substantially aligned with each other. The top surface of the insulating material 32 inside may be in a state of protruding from the top surfaces of the first compound semiconductor layer 12A and the contact layer 12B.

【0046】[工程−240]次に、実施の形態1の
[工程−150]と同様にして、絶縁材料層22の形
成、パッド部23A,23Bの形成を行い、図3に示す
LEDから成る半導体発光素子を得ることができる。
[Step-240] Next, the insulating material layer 22 and the pad portions 23A and 23B are formed in the same manner as in [Step-150] of the first embodiment to form the LED shown in FIG. A semiconductor light emitting device can be obtained.

【0047】尚、[工程−230]を省略してもよい。
この場合、[工程−240]において、感光性ポリイミ
ドから成る絶縁材料層22を全面に形成したとき、第2
の化合物半導体層14の頂面及び側面、活性層13の側
面、第1の化合物半導体層12Aの頂面及び側面、コン
タクト層12Bは、絶縁材料層22によって被覆され
る。また、凹部31は絶縁材料層22によって埋め込ま
れる。こうして、図6に示すLEDから成る半導体発光
素子を得ることができる。
[Step-230] may be omitted.
In this case, when the insulating material layer 22 made of photosensitive polyimide is formed on the entire surface in [Step-240], the second
The top surface and side surface of the compound semiconductor layer 14, the side surface of the active layer 13, the top surface and side surface of the first compound semiconductor layer 12A, and the contact layer 12B are covered with the insulating material layer 22. The recess 31 is filled with the insulating material layer 22. In this way, the semiconductor light emitting device including the LED shown in FIG. 6 can be obtained.

【0048】(実施の形態3)実施の形態3は、本発明
の半導体発光素子、及び、本発明の第3の態様に係る半
導体発光素子の製造方法に関する。実施の形態3の半導
体発光素子の構造は、実質的に、図3及び図4に示した
実施の形態1の半導体発光素子の構造と同様とすること
ができるので、詳細な説明は省略する。
(Embodiment 3) Embodiment 3 relates to a semiconductor light emitting element of the present invention and a method for manufacturing a semiconductor light emitting element according to the third aspect of the present invention. Since the structure of the semiconductor light emitting device of the third embodiment can be substantially the same as the structure of the semiconductor light emitting device of the first embodiment shown in FIGS. 3 and 4, detailed description thereof will be omitted.

【0049】以下、実施の形態3の半導体発光素子の製
造方法を、基板等の模式的な一部断面図である図8及び
図9を参照して説明する。
Hereinafter, a method for manufacturing the semiconductor light emitting device according to the third embodiment will be described with reference to FIGS. 8 and 9 which are schematic partial sectional views of a substrate and the like.

【0050】[工程−300]先ず、実施の形態1の
[工程−100]と同様にして、例えば、基板あるいは
支持体に相当するサファイヤ基板10をMOCVD装置
(図示せず)内に搬入し、MOCVD装置を排気した
後、水素ガスを流しながらサファイヤ基板10を加熱
し、サファイヤ基板10の表面の酸化物を除去する。次
に、MOCVD法に基づき、GaNから成るバッファ層
11をサファイヤ基板10上に形成する。
[Step-300] First, in the same manner as in [Step-100] of the first embodiment, for example, a sapphire substrate 10 corresponding to a substrate or a support is loaded into an MOCVD apparatus (not shown), After exhausting the MOCVD apparatus, the sapphire substrate 10 is heated while flowing hydrogen gas to remove oxides on the surface of the sapphire substrate 10. Next, the buffer layer 11 made of GaN is formed on the sapphire substrate 10 based on the MOCVD method.

【0051】その後、サファイヤ基板10上に、第1導
電型(n型)を有する第1の化合物半導体層下層112
A、及び、第1の化合物半導体層下層112Aから延在
した第1導電型(n型)を有するコンタクト層下層11
2Bを形成する。具体的には、例えば、n型不純物とし
てケイ素(Si)を添加したn型AlGaN混晶層から
成る第1の化合物半導体層下層112A及びコンタクト
層下層112Bをバッファ層11上に成長させる。
Thereafter, the first compound semiconductor layer lower layer 112 having the first conductivity type (n type) is formed on the sapphire substrate 10.
A, and a contact layer lower layer 11 having a first conductivity type (n type) extending from the first compound semiconductor layer lower layer 112A.
Form 2B. Specifically, for example, the first compound semiconductor layer lower layer 112A and the contact layer lower layer 112B formed of an n-type AlGaN mixed crystal layer doped with silicon (Si) as an n-type impurity are grown on the buffer layer 11.

【0052】[工程−310]次いで、MOCVD装置
からサファイヤ基板10を搬出し、例えばCVD法及び
フォトリソグラフィ技術、エッチング技術に基づき、第
1の化合物半導体層下層112Aとコンタクト層下層1
12Bとの間の領域の上にSiO2から成る絶縁層13
2を形成する(図8の(A)参照)。絶縁層132は、
後の工程で形成する第2の化合物半導体層14を取り囲
むように、第1の化合物半導体層下層112Aとコンタ
クト層下層112Bとの間に形成されている。
[Step-310] Next, the sapphire substrate 10 is unloaded from the MOCVD apparatus, and based on, for example, the CVD method, the photolithography technique, and the etching technique, the first compound semiconductor layer lower layer 112A and the contact layer lower layer 1 are formed.
Insulating layer 13 made of SiO 2 on the region between 12B
2 is formed (see FIG. 8A). The insulating layer 132 is
It is formed between the first compound semiconductor layer lower layer 112A and the contact layer lower layer 112B so as to surround the second compound semiconductor layer 14 formed in a later step.

【0053】[工程−320]その後、サファイヤ基板
10をMOCVD装置内に再び搬入し、MOCVD法に
て、第1の化合物半導体層下層112A、コンタクト層
下層112B及び絶縁層132のそれぞれの上に、更
に、第1導電型(n型)を有する第1の化合物半導体層
上層(n型クラッド層)112a、第1導電型(n型)
を有するコンタクト層上層112b及び第1導電型(n
型)を有する絶縁層被覆層112cを形成する(図8の
(B)参照)。
[Step-320] After that, the sapphire substrate 10 is again loaded into the MOCVD apparatus, and the MOCVD method is used to deposit the first compound semiconductor layer lower layer 112A, the contact layer lower layer 112B, and the insulating layer 132, respectively. Furthermore, a first compound semiconductor layer upper layer (n-type cladding layer) 112a having a first conductivity type (n-type), a first conductivity type (n-type)
Contact layer upper layer 112b having a first conductivity type (n
An insulating layer coating layer 112c having a mold is formed (see FIG. 8B).

【0054】[工程−330]その後、実施の形態1の
[工程−100]と同様にして、全面に、GaXIn1 -X
N(但し、X≧0)から成る活性層13を形成し、更
に、活性層13上に、p型不純物としてマグネシウム
(Mg)を添加したp型AlGaN混晶層から成る第2
の化合物半導体層(p型クラッド層)14を成長させ
る。
[Step-330] After that, in the same manner as in [Step-100] of the first embodiment, Ga X In 1 -X is formed on the entire surface.
A second active layer 13 made of N (where X ≧ 0) is formed, and a second p-type AlGaN mixed crystal layer is formed on the active layer 13 by adding magnesium (Mg) as a p-type impurity.
The compound semiconductor layer (p-type clad layer) 14 is grown.

【0055】[工程−340]その後、実施の形態1の
[工程−110]と同様にして、ニッケル(Ni)から
成るメタルマスク(図示せず)を第2の化合物半導体層
14上に形成し、コンタクト層上層112b及び絶縁層
132の上方の第2の化合物半導体層14及び活性層1
3をエッチングし、更には、絶縁層被覆層112c及び
コンタクト層上層112bをエッチングして、絶縁層1
32の一部分及びコンタクト層上層112bを露出させ
た後、硝酸:塩酸=3:1の混合水溶液を用いてメタル
マスクを除去する。こうして、図9に模式的に示す構造
を得ることができる。尚、メタルマスクの代わりに、フ
ォトレジストを用いることもできる。図9に示す構造に
おいては、凹部31内の絶縁材料32の頂面とコンタク
ト層上層112bの頂面とが略一致している状態を示し
ているが、凹部31内の絶縁材料32の頂面を、コンタ
クト層上層112bの頂面よりも突出した状態としても
よい。
[Step-340] Thereafter, in the same manner as in [Step-110] of the first embodiment, a metal mask (not shown) made of nickel (Ni) is formed on the second compound semiconductor layer 14. , The second compound semiconductor layer 14 and the active layer 1 above the contact layer upper layer 112b and the insulating layer 132.
3 is further etched, and further the insulating layer coating layer 112c and the contact layer upper layer 112b are etched to form the insulating layer 1
After exposing a part of 32 and the contact layer upper layer 112b, the metal mask is removed using a mixed aqueous solution of nitric acid: hydrochloric acid = 3: 1. In this way, the structure schematically shown in FIG. 9 can be obtained. A photoresist may be used instead of the metal mask. In the structure shown in FIG. 9, the top surface of the insulating material 32 in the recess 31 and the top surface of the contact layer upper layer 112b are substantially aligned with each other. However, the top surface of the insulating material 32 in the recess 31 is shown. May project from the top surface of the contact layer upper layer 112b.

【0056】[工程−350]次いで、実施の形態1の
[工程−140]と同様にして、コンタクト層12B上
に第1の電極(n側電極)20を形成し、第2の化合物
半導体層14上に第2の電極(p側電極)21を形成し
た後、実施の形態1の[工程−150]と同様にして、
絶縁材料層22の形成、パッド部23A,23Bの形成
を行うことで、LEDから成る半導体発光素子を得るこ
とができる。
[Step-350] Next, as in [Step-140] of the first embodiment, the first electrode (n-side electrode) 20 is formed on the contact layer 12B, and the second compound semiconductor layer is formed. After the second electrode (p-side electrode) 21 is formed on the substrate 14, in the same manner as in [Step-150] of the first embodiment,
By forming the insulating material layer 22 and forming the pad portions 23A and 23B, it is possible to obtain a semiconductor light emitting element including an LED.

【0057】尚、[工程−340]において、第2の化
合物半導体層14、活性層13、第1の化合物半導体層
上層112a、絶縁層被覆層112c及びコンタクト層
上層112bをエッチングして、絶縁層132、第1の
化合物半導体層上層112a及びコンタクト層上層11
2bを露出させてもよい。このようにして得られた構造
を図10に模式的に示す。
In the [Step-340], the second compound semiconductor layer 14, the active layer 13, the first compound semiconductor layer upper layer 112a, the insulating layer coating layer 112c and the contact layer upper layer 112b are etched to form the insulating layer. 132, the first compound semiconductor layer upper layer 112a and the contact layer upper layer 11
2b may be exposed. The structure thus obtained is schematically shown in FIG.

【0058】以上、本発明を、実施の形態に基づき説明
したが、本発明はこれらに限定されるものではない。場
合によっては、凹部を絶縁材料あるいは絶縁材料層、絶
縁層で埋め込まない構造としてもよい。実施の形態にお
いて説明した各層の構成、各層を構成する材料は例示で
あり、適宜変更することができる。また、第1導電型を
p型とし、第2導電型をn型とすることもできる。
The present invention has been described above based on the embodiments, but the present invention is not limited to these. In some cases, the recess may have a structure in which it is not filled with an insulating material, an insulating material layer, or an insulating layer. The structure of each layer and the material forming each layer described in the embodiments are examples, and can be appropriately changed. Further, the first conductivity type may be p-type and the second conductivity type may be n-type.

【0059】実施の形態においては半導体発光素子をL
EDとしたが、半導体発光素子を半導体レーザとするこ
ともできる。図11〜図13に半導体レーザの模式的な
一部断面図を示す。尚、図11〜図13に示す半導体レ
ーザは、支持体(基板)10の上に形成されたGaNか
ら成るバッファ層211、例えば、n型不純物としてケ
イ素(Si)を添加したn型GaN層から成るn側コン
タクト層212A、n型不純物としてケイ素(Si)を
添加したn型AlGaN混晶層から成るn型クラッド層
213、n型不純物としてケイ素(Si)を添加したn
型GaN層から成るn型ガイド層214、組成の異なる
GaXIn1-XN(但し、X≧0)の混晶層を積層した多
重量子井戸構造を有する活性層215、p型不純物とし
てマグネシウム(Mg)を添加したp型GaNから成る
p型ガイド層216、p型不純物としてマグネシウム
(Mg)を添加したp型AlGaN混晶層から成るp型
クラッド層217、p型不純物としてマグネシウム(M
g)を添加したp型GaN層から成るp側コンタクト層
218から構成されている。第1の化合物半導体層は、
n側コンタクト層212A、n型クラッド層213、n
型ガイド層214から構成され、第2の化合物半導体層
は、p型ガイド層216、p型クラッド層217、p側
コンタクト層218から構成されている。コンタクト層
212Bは、n側コンタクト層212Aから延在してい
る。また、凹部231が、コンタクト層212Bとn側
コンタクト層212Aとの間の表面領域に設けられてい
る。尚、図11に示す半導体レーザにおいては、凹部2
31は絶縁材料232で埋め込まれている。一方、図1
2に示す半導体レーザにおいては、凹部231は絶縁材
料層22で埋め込まれている。更には、図13に示す半
導体レーザは、実施の形態3にて説明した製造方法にて
製造されている。ここで、図13において、参照番号2
12A,212a,212B,212bは、n側コンタ
クト層下層、n側コンタクト層上層、コンタクト層下
層、コンタクト層上層である。尚、半導体レーザの構造
は、図11〜図13に示す構造に限定するものではな
い。
In the embodiment, the semiconductor light emitting element is L
Although the ED is used, the semiconductor light emitting element may be a semiconductor laser. 11 to 13 are schematic partial sectional views of the semiconductor laser. The semiconductor lasers shown in FIGS. 11 to 13 include a buffer layer 211 made of GaN formed on a support (substrate) 10, for example, an n-type GaN layer doped with silicon (Si) as an n-type impurity. The n-side contact layer 212A made of n, the n-type clad layer 213 made of an n-type AlGaN mixed crystal layer having silicon (Si) added as an n-type impurity, and the n type having silicon (Si) added as an n-type impurity
-Type GaN layer n-type guide layer 214, Ga x In 1 -X N different composition (where X ≧ 0) mixed crystal layers are stacked, active layer 215 having a multiple quantum well structure, and magnesium as a p-type impurity (Mg) -added p-type GaN p-type guide layer 216, p-type impurities magnesium (Mg) -added p-type AlGaN mixed crystal layer 217, and p-type impurities magnesium (M
g) is added to the p-type GaN layer to form the p-side contact layer 218. The first compound semiconductor layer is
n-side contact layer 212A, n-type cladding layer 213, n
The second compound semiconductor layer includes a p-type guide layer 216, a p-type clad layer 217, and a p-side contact layer 218. The contact layer 212B extends from the n-side contact layer 212A. Further, the recess 231 is provided in the surface region between the contact layer 212B and the n-side contact layer 212A. Incidentally, in the semiconductor laser shown in FIG.
31 is filled with an insulating material 232. On the other hand, FIG.
In the semiconductor laser shown in FIG. 2, the recess 231 is filled with the insulating material layer 22. Furthermore, the semiconductor laser shown in FIG. 13 is manufactured by the manufacturing method described in the third embodiment. Here, in FIG. 13, reference numeral 2
12A, 212a, 212B, and 212b are an n-side contact layer lower layer, an n-side contact layer upper layer, a contact layer lower layer, and a contact layer upper layer. The structure of the semiconductor laser is not limited to the structure shown in FIGS.

【0060】また、実施の形態においては、第2の化合
物半導体層14を取り囲むように凹部31を形成した
が、凹部の形状はこれに限定するものではない。第2の
化合物半導体層14、第1の化合物半導体層12A、コ
ンタクト層12B、凹部31、第1の電極20、第2の
電極21の配置を模式的に図14〜図16の平面図に示
す。尚、図14〜図16においては、第2の化合物半導
体層14、第1の化合物半導体層12A、コンタクト層
12B、凹部31、第1の電極20、第2の電極21を
明示するために、これらに斜線を付した。図14に示す
ように、コンタクト層12Bを取り囲むように、第1の
化合物半導体層12Aとコンタクト層12Bとの間に凹
部31を形成してもよい。あるいは又、図15及び図1
6に示すように、第1の化合物半導体層12Aとコンタ
クト層12Bとの間の領域の平面形状を矩形とし、スト
ライプ状の凹部31をこの矩形の領域に形成してもよ
い。尚、図16に示すように、バッファ層11を露出さ
せてもよい。要するに、第1の化合物半導体層12Aと
コンタクト層12Bとの間を任意の直線状の経路で結ん
だとき、この経路中に必ず凹部31が存在すればよい。
あるいは又、コンタクト層12Bに近接した第2の化合
物半導体層14の部分14Aの射影像と、コンタクト層
12Bの射影像との間を任意の直線状の経路で結んだと
き、この経路中に必ず凹部31が存在すればよい。尚、
図14〜図16に示した構造を、各種の実施の形態の半
導体発光素子(LED)あるいは上述の半導体レーザに
適用することができる。
Further, in the embodiment, the recess 31 is formed so as to surround the second compound semiconductor layer 14, but the shape of the recess is not limited to this. The layout of the second compound semiconductor layer 14, the first compound semiconductor layer 12A, the contact layer 12B, the recess 31, the first electrode 20, and the second electrode 21 is schematically shown in plan views of FIGS. 14 to 16. . 14 to 16, in order to clearly show the second compound semiconductor layer 14, the first compound semiconductor layer 12A, the contact layer 12B, the recess 31, the first electrode 20, and the second electrode 21, These are shaded. As shown in FIG. 14, a recess 31 may be formed between the first compound semiconductor layer 12A and the contact layer 12B so as to surround the contact layer 12B. Alternatively, FIG. 15 and FIG.
As shown in FIG. 6, the planar shape of the region between the first compound semiconductor layer 12A and the contact layer 12B may be rectangular, and the stripe-shaped recess 31 may be formed in this rectangular region. The buffer layer 11 may be exposed as shown in FIG. In short, when the first compound semiconductor layer 12A and the contact layer 12B are connected to each other by an arbitrary linear path, the recess 31 is necessarily present in this path.
Alternatively, when the projection image of the portion 14A of the second compound semiconductor layer 14 close to the contact layer 12B and the projection image of the contact layer 12B are connected by an arbitrary linear path, the projection image is always included in this path. It suffices if the recess 31 is present. still,
The structures shown in FIGS. 14 to 16 can be applied to the semiconductor light emitting element (LED) of the various embodiments or the above semiconductor laser.

【0061】実施の形態においては、基板と支持体とを
同一としたが、基板と支持体とを異ならせてもよい。こ
の場合、例えば、一時保持用基板を用意する。この一時
保持用基板は、半導体発光素子を転写するときに、半導
体発光素子を保持するための基板である。この一時保持
用基板の表面には粘着材層を塗布しておく。そして、サ
ファイヤ基板10上の半導体発光素子を個々に分離して
おき、この粘着材層の表面に半導体発光素子のそれぞれ
を圧着する。そして、エネルギービームとしてエキシマ
レーザ光等の高出力パルス紫外線レーザをサファイヤ基
板10の裏面側から表面側に透過するように照射する。
この高出力パルス紫外線レーザの照射によって、サファ
イヤ基板10とバッファ層11の界面近傍でバッファ層
11が窒素ガスと金属ガリウムに分解し、バッファ層1
1とサファイヤ基板10との間の接合力が弱くなり、そ
の結果、サファイヤ基板10からバッファ層11を容易
に剥離することができる。サファイヤ基板10を剥離し
た後、各半導体発光素子を、素子分離された状態で一時
保持用基板の粘着材層に保持する。その後、バッファ層
11の面を吸着用治具で吸着する。吸着用治具の吸着部
がバッファ層11の裏面に接したところで、吸着用治具
に設けられた吸着孔の内部圧力を減圧することで必要な
吸着を行うことができる。次いで、吸着用治具を一時保
持用基板から離すことで、半導体発光素子を個別に一時
保持用基板から外すことができる。その後、個々の半導
体発光素子を、例えば接合用導電性接着剤を用いて、例
えばガラス基板から成る支持体上に接着すればよい。
In the embodiment, the substrate and the support are the same, but the substrate and the support may be different. In this case, for example, a temporary holding substrate is prepared. This temporary holding substrate is a substrate for holding the semiconductor light emitting element when the semiconductor light emitting element is transferred. An adhesive layer is applied to the surface of the temporary holding substrate. Then, the semiconductor light emitting elements on the sapphire substrate 10 are individually separated, and each of the semiconductor light emitting elements is pressure-bonded to the surface of the adhesive material layer. Then, a high-power pulsed ultraviolet laser such as an excimer laser light is irradiated as an energy beam so that the sapphire substrate 10 is transmitted from the back surface side to the front surface side.
By irradiation with this high-power pulsed ultraviolet laser, the buffer layer 11 is decomposed into nitrogen gas and metallic gallium near the interface between the sapphire substrate 10 and the buffer layer 11, and the buffer layer 1
The bonding force between 1 and the sapphire substrate 10 is weakened, and as a result, the buffer layer 11 can be easily peeled from the sapphire substrate 10. After the sapphire substrate 10 is peeled off, each semiconductor light emitting element is held in the adhesive material layer of the temporary holding substrate in the element-isolated state. Then, the surface of the buffer layer 11 is adsorbed by the adsorption jig. When the suction portion of the suction jig comes into contact with the back surface of the buffer layer 11, it is possible to perform necessary suction by reducing the internal pressure of the suction hole provided in the suction jig. Next, the semiconductor light emitting elements can be individually removed from the temporary holding substrate by separating the suction jig from the temporary holding substrate. After that, the individual semiconductor light emitting elements may be adhered to a support made of, for example, a glass substrate using, for example, a conductive adhesive for bonding.

【0062】また、実施の形態においては、第1の化合
物半導体層、活性層、第2の化合物半導体層を平面状と
したが、その代わりに、図19に模式的な一部断面図を
示すように、錐状とすることもできる。以下、図19に
示すLEDから成る半導体発光素子の製造方法の概要を
図17及び図18を参照して説明する。
Further, in the embodiment, the first compound semiconductor layer, the active layer, and the second compound semiconductor layer are planar, but instead, a schematic partial sectional view is shown in FIG. As described above, the shape may be a cone. Hereinafter, an outline of the method for manufacturing the semiconductor light emitting device including the LED shown in FIG. 19 will be described with reference to FIGS. 17 and 18.

【0063】先ず、C+面を基板主面とするサファイヤ
基板10の全面に、SiO2又はSiNから成り、厚さ
100〜500nmのマスク層340を形成した後、一
辺100μm程度の略矩形の開口部341をフォトリソ
グラフィ技術及びフッ酸系エッチャントを用いたウエッ
トエッチングによって形成する(図17の(A)参
照)。尚、開口部341の大きさは、作製すべき半導体
発光素子の特性に応じて変えればよい。
First, a mask layer 340 made of SiO 2 or SiN and having a thickness of 100 to 500 nm is formed on the entire surface of the sapphire substrate 10 having the C + surface as the main surface, and then a substantially rectangular opening having a side of about 100 μm is formed. 341 is formed by photolithography and wet etching using a hydrofluoric acid-based etchant (see FIG. 17A). The size of the opening 341 may be changed according to the characteristics of the semiconductor light emitting device to be manufactured.

【0064】次に、MOCVD法にて、500゜C程度
の低温にて、20nm〜30nm程度の厚さのGaNか
ら成るバッファ層(図示せず)をサファイヤ基板10の
露出した表面に成長させた後、1000゜C程度の温度
にて、n型不純物としてケイ素(Si)を添加したn型
GaN層から成るn側コンタクト層311A、及び、こ
のn側コンタクト層311Aから延在するコンタクト層
311Bを露出したサファイヤ基板10上に形成する
(図17の(B)参照)。水素雰囲気で成長温度100
0゜Cを維持しながら暫く成長を続けると、n側コンタ
クト層311A及びコンタクト層311Bは横方向にや
や広がる。
Next, a buffer layer (not shown) of GaN having a thickness of about 20 nm to 30 nm was grown on the exposed surface of the sapphire substrate 10 at a low temperature of about 500 ° C. by MOCVD. Then, at a temperature of about 1000 ° C., an n-side contact layer 311A made of an n-type GaN layer doped with silicon (Si) as an n-type impurity and a contact layer 311B extending from the n-side contact layer 311A are formed. It is formed on the exposed sapphire substrate 10 (see FIG. 17B). Growth temperature 100 in hydrogen atmosphere
When the growth is continued for a while while maintaining 0 ° C., the n-side contact layer 311A and the contact layer 311B spread slightly in the lateral direction.

【0065】その後、フォトリソグラフィ技術及びエッ
チング技術によって、n側コンタクト層311Aとコン
タクト層311Bとの間の表面領域に凹部331を形成
する(図17の(C)参照)。
After that, a recess 331 is formed in the surface region between the n-side contact layer 311A and the contact layer 311B by the photolithography technique and the etching technique (see FIG. 17C).

【0066】次いで、n側コンタクト層311A及びコ
ンタクト層311B上にマスク層342を形成し、フォ
トリソグラフィ技術によって、n側コンタクト層311
Aの上のマスク層342に略円形の開口部343を設け
る(図18の(A)参照)。
Next, a mask layer 342 is formed on the n-side contact layer 311A and the contact layer 311B, and the n-side contact layer 311 is formed by a photolithography technique.
A substantially circular opening 343 is provided in the mask layer 342 above A (see FIG. 18A).

【0067】その後、MOCVD法にて、開口部343
の底部に露出したn側コンタクト層311Aの上に、n
型不純物としてケイ素(Si)を添加したn型GaN層
から成るn型クラッド層312を形成する。n型クラッ
ド層312の形状は六角錐である。六角錐形状のn型ク
ラッド層312の表面はS(1−101)面で覆われ
る。成長時間が短い等の成長条件が異なると、n型クラ
ッド層312は、上面側が基板主面と平行なC+面を有
する六角台形状(切頭六角錐)となる。六角錐形状を有
するn型クラッド層312の成長を暫く継続し、六角錐
の底面の一辺が7.5〜10μm程度になったとき、高
さは六角錐としてその一辺の1.6倍程度となる。即
ち、高さは10〜16μm程度となる。尚、第1の化合
物半導体層は、n側コンタクト層311A及びn型クラ
ッド層312から成る。
After that, the opening 343 is formed by MOCVD.
On the n-side contact layer 311A exposed at the bottom of the
An n-type clad layer 312 made of an n-type GaN layer doped with silicon (Si) as a type impurity is formed. The shape of the n-type cladding layer 312 is a hexagonal pyramid. The surface of the hexagonal pyramidal n-type cladding layer 312 is covered with the S (1-101) plane. When the growth conditions such as a short growth time are different, the n-type cladding layer 312 has a hexagonal trapezoidal shape (truncated hexagonal pyramid) having a C + surface whose upper surface side is parallel to the main surface of the substrate. When the growth of the n-type clad layer 312 having a hexagonal pyramid is continued for a while, and one side of the bottom surface of the hexagonal pyramid is about 7.5 to 10 μm, the height is about 1.6 times that side as a hexagonal pyramid. Become. That is, the height is about 10 to 16 μm. The first compound semiconductor layer is composed of the n-side contact layer 311A and the n-type cladding layer 312.

【0068】その後、GaXIn1-XN(但し、X≧0)
から成る活性層313を形成し、更に、p型不純物とし
てマグネシウム(Mg)を添加したp型AlGaN混晶
層から成る第2の化合物半導体層(p型クラッド層31
4)を成長させる。その後、六角錐に成長した最表層
(p型クラッド層314)上に、Ni層/Pt層/Au
層又はNi−Pd層/Pt層/Au層を蒸着することに
よって、第2の電極(p側電極)21を形成する(図1
8の(B)参照)。
After that, Ga X In 1-X N (where X ≧ 0)
Of the second compound semiconductor layer (p-type clad layer 31) formed of a p-type AlGaN mixed crystal layer to which magnesium (Mg) is added as a p-type impurity.
4) Grow. Then, on the outermost layer (p-type clad layer 314) grown into a hexagonal pyramid, Ni layer / Pt layer / Au
The second electrode (p-side electrode) 21 is formed by depositing a layer or a Ni-Pd layer / Pt layer / Au layer (FIG. 1).
8 (B)).

【0069】次いで、コンタクト層311Bの上のマス
ク層342をフォトリソグラフィ技術及びエッチング技
術によって除去し、露出したコンタクト層311B上
に、Ti層/Al層/Pt層/Au層を蒸着すること
で、第1の電極20(n側電極)を形成する。こうし
て、図19に示す構造を有するLEDから成る半導体発
光素子を完成させることができる。
Then, the mask layer 342 on the contact layer 311B is removed by a photolithography technique and an etching technique, and a Ti layer / Al layer / Pt layer / Au layer is vapor-deposited on the exposed contact layer 311B. The first electrode 20 (n-side electrode) is formed. In this way, a semiconductor light emitting device including an LED having the structure shown in FIG. 19 can be completed.

【0070】このような構造を有する半導体発光素子
は、基板主面に対して傾斜したS面を利用することか
ら、窒素原子からガリウム原子へのボンドの数が増大す
ることになり、実効的なV/III比を高くすることが
可能であり、得られる半導体発光素子の高性能化を図る
ことができる。また、基板主面はC+面であり、S面は
基板主面と異なる面であるために、基板から上に延びた
転位が曲がることがあり、欠陥を低減することも可能と
なる。更に、基板の主面に対して傾斜した傾斜結晶面を
用いることで、多重反射を防止することもでき、生成し
た光を効率良く半導体発光素子の外部に導くことができ
る。
Since the semiconductor light emitting device having such a structure uses the S-plane inclined with respect to the main surface of the substrate, the number of bonds from nitrogen atoms to gallium atoms is increased, which is effective. The V / III ratio can be increased, and the performance of the obtained semiconductor light emitting device can be improved. Further, since the main surface of the substrate is the C + surface and the S surface is a surface different from the main surface of the substrate, dislocations extending upward from the substrate may be bent, and defects can be reduced. Further, by using an inclined crystal plane inclined with respect to the main surface of the substrate, multiple reflection can be prevented and the generated light can be efficiently guided to the outside of the semiconductor light emitting element.

【0071】尚、MOCVD条件によっては、半導体発
光素子の素子部分は上述のように六角錐あるいは六角台
形状(切頭六角錐)となり、あるいは又、四角錐あるい
は四角台形状(切頭四角錐)となる。また、マスク層3
40に設けられた開口部341の平面形状を細長い矩形
とすれば、半導体発光素子の素子部分は細長い六角錐あ
るいは六角台形状(切頭六角錐)となり、あるいは又、
4つの斜面と1つの頂面を有する台形状の立体形状とな
る。
Depending on the MOCVD conditions, the element portion of the semiconductor light emitting element has a hexagonal pyramid or a hexagonal trapezoidal shape (truncated hexagonal pyramid) as described above, or a square pyramid or a square trapezoidal shape (truncated square pyramid). Becomes Also, the mask layer 3
If the planar shape of the opening 341 provided in 40 is an elongated rectangle, the element portion of the semiconductor light emitting element has an elongated hexagonal pyramid or hexagonal trapezoidal shape (truncated hexagonal pyramid), or
It becomes a trapezoidal three-dimensional shape having four slopes and one top surface.

【0072】[0072]

【発明の効果】本発明においては、第1の化合物半導体
層とコンタクト層との間の表面領域に凹部を存在させる
ことによって、沿面(表面)リーク電流あるいはバルク
最表面電流が流れることを確実に抑制することができ
る。その結果、電流がバルク(第1の化合物半導体層、
第1の化合物半導体層とコンタクト層との間の領域、コ
ンタクト層)を支配的に流れるので、半導体発光素子の
発光効率の向上、面内発光バラツキの抑制を達成するこ
とができる。
According to the present invention, the presence of the recess in the surface region between the first compound semiconductor layer and the contact layer ensures that the creeping (surface) leak current or the bulk outermost surface current flows. Can be suppressed. As a result, the current is bulk (first compound semiconductor layer,
Since it flows predominantly in the region between the first compound semiconductor layer and the contact layer, the contact layer), it is possible to improve the light emission efficiency of the semiconductor light emitting device and suppress the in-plane light emission variation.

【図面の簡単な説明】[Brief description of drawings]

【図1】発明の実施の形態1の半導体発光素子の製造方
法を説明するための基板等の模式的な一部端面図であ
る。
FIG. 1 is a schematic partial end view of a substrate and the like for explaining a method for manufacturing a semiconductor light emitting device according to a first embodiment of the invention.

【図2】図1に引き続き、発明の実施の形態1の半導体
発光素子の製造方法を説明するための基板等の模式的な
一部断面図である。
FIG. 2 is a schematic partial cross-sectional view of the substrate and the like for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the invention, following FIG. 1;

【図3】図2に引き続き、発明の実施の形態1の半導体
発光素子の製造方法を説明するための基板等の模式的な
一部断面図である。
FIG. 3 is a schematic partial cross-sectional view of the substrate and the like for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the invention, following FIG. 2;

【図4】発明の実施の形態1の半導体発光素子における
第2の化合物半導体層、第1の化合物半導体層、コンタ
クト層、凹部の配置を模式的に示す平面図である。
FIG. 4 is a plan view schematically showing the arrangement of a second compound semiconductor layer, a first compound semiconductor layer, a contact layer, and a recess in the semiconductor light emitting device according to the first embodiment of the invention.

【図5】発明の実施の形態1の半導体発光素子の製造方
法を説明するための基板等の模式的な一部端面図であ
る。
FIG. 5 is a schematic partial end view of a substrate and the like for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention.

【図6】図5に引き続き、発明の実施の形態1の半導体
発光素子の製造方法を説明するための基板等の模式的な
一部端面図である。
FIG. 6 is a schematic partial end view of the substrate and the like for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the invention, following FIG. 5;

【図7】発明の実施の形態2の半導体発光素子の製造方
法を説明するための基板等の模式的な一部断面図であ
る。
FIG. 7 is a schematic partial cross-sectional view of a substrate or the like for explaining a method for manufacturing a semiconductor light emitting device according to a second embodiment of the invention.

【図8】発明の実施の形態3の半導体発光素子の製造方
法を説明するための基板等の模式的な一部断面図であ
る。
FIG. 8 is a schematic partial cross-sectional view of a substrate or the like for explaining a method for manufacturing a semiconductor light emitting device according to a third embodiment of the invention.

【図9】図8に引き続き、発明の実施の形態3の半導体
発光素子の製造方法を説明するための基板等の模式的な
一部断面図である。
FIG. 9 is a schematic partial cross-sectional view of the substrate etc. for explaining the method for manufacturing the semiconductor light emitting device according to the third embodiment of the invention, following FIG. 8;

【図10】発明の実施の形態3の半導体発光素子の製造
方法の変形例を説明するための基板等の模式的な一部断
面図である。
FIG. 10 is a schematic partial cross-sectional view of a substrate or the like for explaining a modified example of the method for manufacturing a semiconductor light emitting device according to the third embodiment of the invention.

【図11】本発明の半導体発光素子を半導体レーザとし
たときの半導体レーザの模式的な一部断面図である。
FIG. 11 is a schematic partial cross-sectional view of a semiconductor laser when the semiconductor light emitting device of the present invention is used as a semiconductor laser.

【図12】本発明の半導体発光素子を半導体レーザとし
たときの半導体レーザの変形例の模式的な一部断面図で
ある。
FIG. 12 is a schematic partial cross-sectional view of a modification of a semiconductor laser when the semiconductor light emitting device of the present invention is used as a semiconductor laser.

【図13】本発明の半導体発光素子を半導体レーザとし
たときの半導体レーザの別の変形例の模式的な一部断面
図である。
FIG. 13 is a schematic partial cross-sectional view of another modification of the semiconductor laser when the semiconductor light emitting device of the present invention is used as the semiconductor laser.

【図14】本発明の半導体発光素子における第2の化合
物半導体層、第1の化合物半導体層、コンタクト層、凹
部の配置の変形例を模式的に示す平面図である。
FIG. 14 is a plan view schematically showing a modified example of the arrangement of the second compound semiconductor layer, the first compound semiconductor layer, the contact layer, and the recess in the semiconductor light emitting device of the present invention.

【図15】本発明の半導体発光素子における第2の化合
物半導体層、第1の化合物半導体層、コンタクト層、凹
部の配置の別の変形例を模式的に示す平面図である。
FIG. 15 is a plan view schematically showing another modified example of the arrangement of the second compound semiconductor layer, the first compound semiconductor layer, the contact layer, and the recess in the semiconductor light emitting device of the present invention.

【図16】本発明の半導体発光素子における第2の化合
物半導体層、第1の化合物半導体層、コンタクト層、凹
部の配置の更に別の変形例を模式的に示す平面図であ
る。
FIG. 16 is a plan view schematically showing still another modified example of the arrangement of the second compound semiconductor layer, the first compound semiconductor layer, the contact layer, and the recess in the semiconductor light emitting device of the present invention.

【図17】第1の化合物半導体層、活性層、第2の化合
物半導体層の形状が錐状である半導体発光素子の製造方
法の概要を説明するための基板等の模式的な一部断面図
である。
FIG. 17 is a schematic partial cross-sectional view of a substrate or the like for explaining an outline of a method for manufacturing a semiconductor light emitting device in which the first compound semiconductor layer, the active layer, and the second compound semiconductor layer have a pyramidal shape. Is.

【図18】図17に引き続き、第1の化合物半導体層、
活性層、第2の化合物半導体層の形状が錐状である半導
体発光素子の製造方法の概要を説明するための基板等の
模式的な一部断面図である。
18 is a continuation of FIG. 17, the first compound semiconductor layer,
FIG. 6 is a schematic partial cross-sectional view of a substrate or the like for explaining the outline of a method for manufacturing a semiconductor light emitting device in which the active layer and the second compound semiconductor layer have a conical shape.

【図19】図18に引き続き、第1の化合物半導体層、
活性層、第2の化合物半導体層の形状が錐状である半導
体発光素子の製造方法の概要を説明するための基板等の
模式的な一部断面図である。
19 is a continuation of FIG. 18, a first compound semiconductor layer;
FIG. 6 is a schematic partial cross-sectional view of a substrate or the like for explaining the outline of a method for manufacturing a semiconductor light emitting device in which the active layer and the second compound semiconductor layer have a conical shape.

【図20】従来の窒化ガリウム系化合物半導体を用いた
LEDの模式的な一部断面図である。
FIG. 20 is a schematic partial cross-sectional view of an LED using a conventional gallium nitride-based compound semiconductor.

【符号の説明】[Explanation of symbols]

10・・・サファイヤ基板、11・・・バッファ層、1
2,12A・・・第1の化合物半導体層、12B・・・
コンタクト層、13・・・活性層、14・・・第2の化
合物半導体層、20・・・第1の電極、21・・・第2
の電極、22・・・絶縁材料層、23A,23B・・・
パッド部、30・・・マスク層、31・・・凹部、32
・・・絶縁材料、112A・・・第1の化合物半導体層
下層、112a・・・第1の化合物半導体層上層、11
2B・・・コンタクト層下層、112b・・・コンタク
ト層上層、112c・・・絶縁層被覆層、132・・・
絶縁層、211・・・バッファ層、212・・・n側コ
ンタクト層、213・・・n型クラッド層、214・・
・n型ガイド層、215・・・活性層、216・・・p
型ガイド層、217・・・p型クラッド層、218・・
・p側コンタクト層
10 ... Sapphire substrate, 11 ... Buffer layer, 1
2, 12A ... First compound semiconductor layer, 12B ...
Contact layer, 13 ... Active layer, 14 ... Second compound semiconductor layer, 20 ... First electrode, 21 ... Second
Electrode, 22 ... Insulating material layer, 23A, 23B ...
Pad portion, 30 ... Mask layer, 31 ... Recessed portion, 32
... Insulating material, 112A ... First compound semiconductor layer lower layer, 112a ... First compound semiconductor layer upper layer, 11
2B ... Contact layer lower layer, 112b ... Contact layer upper layer, 112c ... Insulating layer coating layer, 132 ...
Insulating layer, 211 ... Buffer layer, 212 ... N-side contact layer, 213 ... N-type cladding layer, 214 ...
.N-type guide layer, 215 ... active layer, 216 ... p
Mold guide layer, 217 ... P-type clad layer, 218 ...
・ P-side contact layer

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】(A)支持体上に形成された第1導電型を
有する第1の化合物半導体層と、 (B)第1の化合物半導体層上に形成された、第2導電
型を有する第2の化合物半導体層と、 (C)支持体上に形成され、第1の化合物半導体層から
延在する第1導電型を有するコンタクト層と、 (D)コンタクト層上に形成された第1の電極と、 (E)第2の化合物半導体層上に形成された第2の電
極、から成る半導体発光素子であって、 第1の化合物半導体層とコンタクト層との間の表面領域
には、凹部が設けられていることを特徴とする半導体発
光素子。
1. A first compound semiconductor layer having a first conductivity type formed on a support, and (B) having a second conductivity type formed on a first compound semiconductor layer. A second compound semiconductor layer; (C) a contact layer formed on the support and having a first conductivity type; extending from the first compound semiconductor layer; and (D) a first contact layer formed on the contact layer. And a (E) second electrode formed on the second compound semiconductor layer, wherein the surface region between the first compound semiconductor layer and the contact layer comprises: A semiconductor light emitting device having a recess.
【請求項2】前記凹部には絶縁材料が埋め込まれている
ことを特徴とする請求項1に記載の半導体発光素子。
2. The semiconductor light emitting device according to claim 1, wherein an insulating material is embedded in the recess.
【請求項3】絶縁材料は、SiO2、SiN、SiO
N、Al23及びポリイミドから成る群から選択された
少なくとも1種の材料であることを特徴とする請求項2
に記載の半導体発光素子。
3. The insulating material is SiO 2 , SiN, SiO
3. At least one material selected from the group consisting of N, Al 2 O 3 and polyimide.
The semiconductor light-emitting device according to.
【請求項4】少なくとも第2の化合物半導体層の頂面及
び側面を被覆し、更に、前記凹部を埋め込んだ絶縁材料
層を更に有することを特徴とする請求項1に記載の半導
体発光素子。
4. The semiconductor light emitting device according to claim 1, further comprising an insulating material layer that covers at least the top surface and the side surface of the second compound semiconductor layer and further fills the recess.
【請求項5】(a)基板上に、第1導電型を有する第1
の化合物半導体層、及び、第1の化合物半導体層から延
在した第1導電型を有するコンタクト層を形成する工程
と、 (b)第1の化合物半導体層上に第2の化合物半導体層
を形成する工程と、 (c)第1の化合物半導体層とコンタクト層との間の表
面領域に凹部を形成する工程と、 (d)コンタクト層上に第1の電極を形成し、第2の化
合物半導体層上に第2の電極を形成する工程、を具備す
ることを特徴とする半導体発光素子の製造方法。
5. (a) A first substrate having a first conductivity type on a substrate.
Forming a compound semiconductor layer and a contact layer having a first conductivity type extending from the first compound semiconductor layer; and (b) forming a second compound semiconductor layer on the first compound semiconductor layer. And (c) forming a recess in the surface region between the first compound semiconductor layer and the contact layer, and (d) forming a first electrode on the contact layer and forming a second compound semiconductor. And a step of forming a second electrode on the layer, the method for manufacturing a semiconductor light emitting device.
【請求項6】前記工程(c)と工程(d)との間におい
て、凹部を絶縁材料で埋め込む工程を更に備えているこ
とを特徴とする請求項5に記載の半導体発光素子の製造
方法。
6. The method for manufacturing a semiconductor light emitting device according to claim 5, further comprising a step of filling the recess with an insulating material between the step (c) and the step (d).
【請求項7】前記工程(d)の後、凹部を絶縁材料で埋
め込む工程を更に備えていることを特徴とする請求項5
に記載の半導体発光素子の製造方法。
7. The method according to claim 5, further comprising a step of filling the recess with an insulating material after the step (d).
A method for manufacturing the semiconductor light emitting device according to.
【請求項8】絶縁材料は、SiO2、SiN、SiO
N、Al23及びポリイミドから成る群から選択された
少なくとも1種の材料であることを特徴とする請求項6
又は請求項7に記載の半導体発光素子の製造方法。
8. The insulating material is SiO 2 , SiN, SiO
7. At least one material selected from the group consisting of N, Al 2 O 3 and polyimide.
Alternatively, the method for manufacturing the semiconductor light emitting device according to claim 7.
【請求項9】前記工程(d)の後、少なくとも第2の化
合物半導体層の頂面及び側面を被覆し、更に、前記凹部
を埋め込む絶縁材料層を形成することを特徴とする請求
項5に記載の半導体発光素子の製造方法。
9. The method according to claim 5, wherein after the step (d), at least a top surface and a side surface of the second compound semiconductor layer are covered and an insulating material layer filling the recess is formed. A method for manufacturing a semiconductor light emitting device as described above.
【請求項10】(a)基板上に、第1導電型を有する第
1の化合物半導体層、及び、第1の化合物半導体層から
延在した第1導電型を有するコンタクト層を形成する工
程と、 (b)第1の化合物半導体層上に第2の化合物半導体層
を形成する工程と、 (c)コンタクト層上に第1の電極を形成し、第2の化
合物半導体層上に第2の電極を形成する工程と、 (d)第1の化合物半導体層とコンタクト層との間の表
面領域に凹部を形成する工程、を具備することを特徴と
する半導体発光素子の製造方法。
10. A step of forming a first compound semiconductor layer having a first conductivity type and a contact layer having a first conductivity type extending from the first compound semiconductor layer on a substrate. And (b) a step of forming a second compound semiconductor layer on the first compound semiconductor layer, and (c) a first electrode formed on the contact layer and a second compound semiconductor layer formed on the second compound semiconductor layer. A method of manufacturing a semiconductor light emitting device, comprising: a step of forming an electrode; and (d) a step of forming a recess in a surface region between the first compound semiconductor layer and the contact layer.
【請求項11】前記工程(d)の後、凹部を絶縁材料で
埋め込む工程を更に備えていることを特徴とする請求項
10に記載の半導体発光素子の製造方法。
11. The method for manufacturing a semiconductor light emitting device according to claim 10, further comprising a step of filling the recess with an insulating material after the step (d).
【請求項12】絶縁材料は、SiO2、SiN、SiO
N、Al23及びポリイミドから成る群から選択された
少なくとも1種の材料であることを特徴とする請求項1
1に記載の半導体発光素子の製造方法。
12. The insulating material is SiO 2 , SiN, SiO.
2. At least one material selected from the group consisting of N, Al 2 O 3 and polyimide.
1. The method for manufacturing the semiconductor light emitting device according to 1.
【請求項13】前記工程(d)の後、少なくとも第2の
化合物半導体層の頂面及び側面を被覆し、更に、前記凹
部を埋め込む絶縁材料層を形成することを特徴とする請
求項10に記載の半導体発光素子の製造方法。
13. The method according to claim 10, wherein after the step (d), at least a top surface and a side surface of the second compound semiconductor layer are covered and an insulating material layer filling the recess is formed. A method for manufacturing a semiconductor light emitting device as described above.
【請求項14】(a)基板上に、第1導電型を有する第
1の化合物半導体層下層、及び、第1の化合物半導体層
下層から延在した第1導電型を有するコンタクト層下層
を形成した後、第1の化合物半導体層下層とコンタクト
層下層との間の領域の上に絶縁層を形成し、次いで、第
1の化合物半導体層下層、コンタクト層下層及び絶縁層
のそれぞれの上に、更に、第1導電型を有する第1の化
合物半導体層上層、第1導電型を有するコンタクト層上
層及び第1導電型を有する絶縁層被覆層を形成する工程
と、 (b)全面に第2の化合物半導体層を形成した後、少な
くとも、コンタクト層上の第2の化合物半導体層、及
び、コンタクト層に隣接した絶縁層被覆層の部分を除去
し、コンタクト層を露出させる工程と、 (c)コンタクト層上に第1の電極を形成して、第2の
化合物半導体層上に第2の電極を形成する工程、を具備
することを特徴とする半導体発光素子の製造方法。
14. (a) A first compound semiconductor layer lower layer having a first conductivity type and a contact layer lower layer having a first conductivity type extending from the first compound semiconductor layer lower layer are formed on a substrate. After that, an insulating layer is formed on a region between the first compound semiconductor layer lower layer and the contact layer lower layer, and then, on each of the first compound semiconductor layer lower layer, the contact layer lower layer and the insulating layer, Furthermore, a step of forming a first compound semiconductor layer upper layer having the first conductivity type, a contact layer upper layer having the first conductivity type, and an insulating layer coating layer having the first conductivity type; After forming the compound semiconductor layer, at least a step of removing the second compound semiconductor layer on the contact layer and a portion of the insulating layer coating layer adjacent to the contact layer to expose the contact layer, and (c) contact First on layer Forming an electrode, a method of manufacturing a semiconductor light emitting device characterized by comprising the step, of forming a second electrode on the second compound semiconductor layer.
【請求項15】絶縁層は、SiO2、SiN、SiON
及びAl23から成る群から選択された少なくとも1種
の材料から成ることを特徴とする請求項14に記載の半
導体発光素子の製造方法。
15. The insulating layer is formed of SiO 2 , SiN, SiON.
15. The method for manufacturing a semiconductor light emitting device according to claim 14, comprising at least one material selected from the group consisting of Al 2 O 3 and Al 2 .
JP2001318801A 2001-10-17 2001-10-17 Semiconductor light emitting element and its manufacturing method Pending JP2003124514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001318801A JP2003124514A (en) 2001-10-17 2001-10-17 Semiconductor light emitting element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001318801A JP2003124514A (en) 2001-10-17 2001-10-17 Semiconductor light emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003124514A true JP2003124514A (en) 2003-04-25

Family

ID=19136436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001318801A Pending JP2003124514A (en) 2001-10-17 2001-10-17 Semiconductor light emitting element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003124514A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197560A (en) * 2003-12-29 2005-07-21 ▲さん▼圓光電股▲ふん▼有限公司 Manufacturing method of gallium nitride-based light emitting diode
JP2007073590A (en) * 2005-09-05 2007-03-22 Kyocera Corp Light-emitting element
KR101140139B1 (en) 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode having nano structure and method for manufacturing the same
JP2015005701A (en) * 2013-06-24 2015-01-08 スタンレー電気株式会社 Light emitting element
KR20160115301A (en) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 Light emitting device package
JP2020047635A (en) * 2018-09-14 2020-03-26 旭化成株式会社 Nitride semiconductor laser diode

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945688A (en) * 1972-06-30 1974-05-01
JPS62299069A (en) * 1986-06-18 1987-12-26 Fujitsu Ltd Image sensor and manufacture thereof
JPH01185945A (en) * 1988-01-21 1989-07-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0927639A (en) * 1995-07-12 1997-01-28 Toshiba Corp Semiconductor device
JPH09205224A (en) * 1996-01-25 1997-08-05 Nichia Chem Ind Ltd Nitride semiconductor light-emitting element
JPH10294533A (en) * 1997-02-21 1998-11-04 Toshiba Corp Nitride compound semiconductor laser and its manufacture
JPH11186597A (en) * 1997-12-25 1999-07-09 Sanyo Electric Co Ltd Light-emitting element and its manufacture
JP2000040854A (en) * 1998-07-22 2000-02-08 Sharp Corp Semiconductor laser element and manufacture thereof
JP2000106454A (en) * 1998-07-28 2000-04-11 Interuniv Micro Electronica Centrum Vzw Device for emitting radiation with high efficiency and fabrication thereof
JP2000294828A (en) * 1999-04-07 2000-10-20 Mitsubishi Cable Ind Ltd MANUFACTURE OF GaN SEMICONDUCTOR DEVICE

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945688A (en) * 1972-06-30 1974-05-01
JPS62299069A (en) * 1986-06-18 1987-12-26 Fujitsu Ltd Image sensor and manufacture thereof
JPH01185945A (en) * 1988-01-21 1989-07-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0927639A (en) * 1995-07-12 1997-01-28 Toshiba Corp Semiconductor device
JPH09205224A (en) * 1996-01-25 1997-08-05 Nichia Chem Ind Ltd Nitride semiconductor light-emitting element
JPH10294533A (en) * 1997-02-21 1998-11-04 Toshiba Corp Nitride compound semiconductor laser and its manufacture
JPH11186597A (en) * 1997-12-25 1999-07-09 Sanyo Electric Co Ltd Light-emitting element and its manufacture
JP2000040854A (en) * 1998-07-22 2000-02-08 Sharp Corp Semiconductor laser element and manufacture thereof
JP2000106454A (en) * 1998-07-28 2000-04-11 Interuniv Micro Electronica Centrum Vzw Device for emitting radiation with high efficiency and fabrication thereof
JP2000294828A (en) * 1999-04-07 2000-10-20 Mitsubishi Cable Ind Ltd MANUFACTURE OF GaN SEMICONDUCTOR DEVICE

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197560A (en) * 2003-12-29 2005-07-21 ▲さん▼圓光電股▲ふん▼有限公司 Manufacturing method of gallium nitride-based light emitting diode
JP2007073590A (en) * 2005-09-05 2007-03-22 Kyocera Corp Light-emitting element
KR101140139B1 (en) 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode having nano structure and method for manufacturing the same
JP2015005701A (en) * 2013-06-24 2015-01-08 スタンレー電気株式会社 Light emitting element
KR20160115301A (en) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 Light emitting device package
JP2018509758A (en) * 2015-03-26 2018-04-05 エルジー イノテック カンパニー リミテッド LIGHT EMITTING ELEMENT PACKAGE AND LIGHTING DEVICE
KR102434778B1 (en) * 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
JP2020047635A (en) * 2018-09-14 2020-03-26 旭化成株式会社 Nitride semiconductor laser diode
JP7246038B2 (en) 2018-09-14 2023-03-27 旭化成株式会社 nitride semiconductor laser diode

Similar Documents

Publication Publication Date Title
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4016985B2 (en) Semiconductor light emitting element and manufacturing method thereof, integrated semiconductor light emitting device and manufacturing method thereof, image display device and manufacturing method thereof, and lighting device and manufacturing method thereof
JP4223797B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
US7554122B2 (en) Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device
JP3557033B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3899936B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4443097B2 (en) GaN-based semiconductor device fabrication method
TW200300298A (en) Semiconductor light emitting device and method for producing the same
JPH11145516A (en) Manufacture of gallium nitride compound semiconductor
JP2002368269A (en) Nitride semiconductor device and manufacturing method therefor
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP6018219B2 (en) Manufacturing method of light emitting diode
US7452789B2 (en) Method for forming underlayer composed of GaN-based compound semiconductor, GaN-based semiconductor light-emitting element, and method for manufacturing GaN-based semiconductor light-emitting element
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2007235122A (en) Semiconductor light-emitting apparatus, and its manufacturing method
WO2005124950A1 (en) Group iii nitride semiconductor optical element and manufacturing method thereof
JP4493041B2 (en) Nitride semiconductor light emitting device
JP2003124514A (en) Semiconductor light emitting element and its manufacturing method
JP5314257B2 (en) Low-defect semiconductor substrate, semiconductor light emitting device, and manufacturing method thereof
JP2007042944A (en) Method of manufacturing nitride semiconductor element
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2009123836A (en) Nitride semiconductor light-emitting element
JP2000174333A (en) Gallium nitride compound semiconductor light-emitting element and manufacture thereof
JP2009206461A (en) Nitride semiconductor light emitting element, and manufacturing method thereof
KR100786102B1 (en) Light emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902