JP2000106454A - Device for emitting radiation with high efficiency and fabrication thereof - Google Patents

Device for emitting radiation with high efficiency and fabrication thereof

Info

Publication number
JP2000106454A
JP2000106454A JP21213499A JP21213499A JP2000106454A JP 2000106454 A JP2000106454 A JP 2000106454A JP 21213499 A JP21213499 A JP 21213499A JP 21213499 A JP21213499 A JP 21213499A JP 2000106454 A JP2000106454 A JP 2000106454A
Authority
JP
Japan
Prior art keywords
radiation
cavity
edges
edge
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21213499A
Other languages
Japanese (ja)
Other versions
JP5019664B2 (en
JP2000106454A5 (en
Inventor
Paul Heremans
ポール・ヘレマンス
Maarten Kuijk
マールテン・クエイク
Reiner Windisch
ライナー・ヴィンディッシュ
Gustaaf Borghs
グスターフ・ボルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Universite Libre de Bruxelles ULB
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Universite Libre de Bruxelles ULB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP98870164A external-priority patent/EP0977063A1/en
Priority claimed from EP98870252A external-priority patent/EP0977277A1/en
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Universite Libre de Bruxelles ULB filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2000106454A publication Critical patent/JP2000106454A/en
Publication of JP2000106454A5 publication Critical patent/JP2000106454A5/ja
Application granted granted Critical
Publication of JP5019664B2 publication Critical patent/JP5019664B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To emit radiation with high emission efficiency by a structure wherein the device includes a cavity having an active layer emitting radiation, the cavity has a space for confining radiation and the device includes a one or more edge having a substantially random diffraction grating structure. SOLUTION: A region (active layer) 10 where charge carriers encounter to emit radiation has irregular surface structure 122 of substantially random diffraction grating structure where surface recoupling may take place. More specifically, the radiation emitting device has a cavity including a radiation confining space for confining charge carriers in a sub-space in the cavity smaller than the radiation confining space. The device has a cavity including at least one mesa edge of substantially random diffraction grating structure for defining the radiation confining space.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、放射線を発するデ
バイスの分野に関する。より詳細には、高効率で所定の
波長の光を発する半導体デバイスが開示される。そのよ
うなデバイスの製造方法ならびにデバイスの用途もまた
開示される。
FIELD OF THE INVENTION The present invention relates to the field of radiation emitting devices. More specifically, a semiconductor device that emits light of a predetermined wavelength with high efficiency is disclosed. Also disclosed are methods of making such devices, as well as uses for the devices.

【0002】[0002]

【従来の技術】非コヒーレントまたはコヒーレントな光
を発することができる半導体デバイスが、当該分野にお
いて知られている。半導体に基づく発光素子についての
多数の刊行物は、発光ダイオード(LED)、微小共振
器型(Microcavity)LEDまたは微小共振
器型レーザー、あるいは垂直共振器型面発光レーザーに
関する。そのような刊行物の例を以下に示す: ・H. De Neve、J. Blondelle、
R. Baets、P.Demeester、P. V
an Daele、G. Borghs、IEEE P
hoton. Technol. Lett. 7 第
287頁(1995年); ・E. F. Schubert、N. E. J.
Hunt、R. J.Malik、M. Micovi
c、D. L. Miller、「空洞共振器型発光ダ
イオードの温度および変調特性(Temperatur
e and Modulation Characte
ristics of Resonant−Cavit
y Light−Emitting Diode
s)」、Journal of Lightwave
Technology、14(7)、第1721〜17
29頁(1996年); ・T. YamauchiおよびY. Arakaw
a、2種の量子井戸を備えるGaAs/AlGaAs垂
直微小共振器型レーザーにおける増強的および禁止的な
自然放出(Enhanced and inhibit
ed spontaneous emission i
n GaAs/AlGaAs vertical mi
crocavity lasers with two
kindsof quantum wells)、A
ppl. Phys. Lett.58(21)、第2
339頁(1991年); ・T. J. de Lyon、J. M. Wood
all、D. T. McInturff、R. J.
S. Bates、J. A. Kash、P.
D. Kirchner、およびF. Cardon
e、「ガスソースの分子線エピタキシーによって成長し
た炭素ドープしたGa0.1In0.49P/GaAs発光ダ
イオードにおけるラジアンスおよび光変調帯域幅のドー
ピング濃度依存性(Doping concentra
tion dependence ofradianc
e and optical modulation
bandwidth in carbon−doped
Ga0.1In0.49P/GaAs lihgt−emi
tting diodes grown by gas
source molecular beam epi
taxy)」、Appl. Phys. Lett.
60(3)、第353〜355頁(1992年); ・D. G. Deppe、J. C. Campbe
ll、R. Kuchibhotla、T. J. R
ogers、B. G. Streetman、「光学
的に結合されたミラー量子井戸InGaAs−GaAs
発光ダイオード(Optically−coupled
mirror−quantum well InGa
As−GaAs light emitting di
ode)」、Electron. Lett. 26
(20)、第1665頁(1990年); ・M. Ettenberg、M. G. Harve
y、D. R. Patterson、「線形で、高
速、ハイパワーの歪量子井戸LED(Linear,
High−Speed, High−Power St
rained Quantum−Well LED’
s)」、IEEE Photon. Technol.
Lett. 4(1)、第27頁(1992年); ・米国特許第5,089,860号公報(Deppe
ら、1992年2月18日付け)「自然の光子放出に関
する制御を備える量子井戸デバイスおよびその製造方法
(Quantum well device with
controlof spontaneous ph
oton emission, andmethod
of manufacuturing same)」。
2. Description of the Related Art Semiconductor devices capable of emitting non-coherent or coherent light are known in the art. Many publications on semiconductor-based light emitting devices relate to light emitting diodes (LEDs), microcavity LEDs or microcavity lasers, or vertical cavity surface emitting lasers. Examples of such publications are given below: De Neve, J.M. Blondelle,
R. Baets, P.M. Demeester, P .; V
an Daele, G .; Borghs, IEEE P
hoton. Technol. Lett. 7 287 (1995); F. Schubert, N .; E. FIG. J.
Hunt, R .; J. Malik, M .; Mikovi
c, D. L. Miller, “Temperature and Modulation Characteristics of Cavity Light-Emitting Diodes (Temperatur
e and Modulation Characte
risks of Resonant-Cavit
y Light-Emitting Diode
s) ", Journal of Lightwave
Technology, 14 (7), 1721-17
P. 29 (1996); Yamauchi and Y .; Arakaw
a, Enhanced and Inhibited Spontaneous Emission in GaAs / AlGaAs Vertical Microcavity Laser with Two Quantum Wells (Enhanced and Inhibit)
ed spontaneous emission i
nGaAs / AlGaAs vertical mi
crocavity lasers with two
Kindsof quantum wells), A
ppl. Phys. Lett. 58 (21), 2nd
339 (1991); J. de Lyon, J.M. M. Wood
all, D.E. T. McInturff, R.A. J.
S. Bates, J.M. A. Kash, P .;
D. Kirchner, and F.M. Cardon
e, "Doping concentration dependence of radiance and light modulation bandwidth in carbon doped Ga 0.1 In 0.49 P / GaAs light emitting diodes grown by gas source molecular beam epitaxy.
tion dependency ofradianc
e and optical modulation
bandwidth in carbon-doped
Ga 0.1 In 0.49 P / GaAs lighgt-emi
ting diodes green by gas
source molecular beam epi
taxy) ", Appl. Phys. Lett.
60 (3), 353-355 (1992); G. FIG. Deppe, J .; C. Campbe
11, R.I. Kuchibhotla, T .; J. R
ogers, B.A. G. FIG. Streetman, "Optically Coupled Mirror Quantum Well InGaAs-GaAs.
Light-emitting diodes (optically-coupled)
mirror-quantum well InGa
As-GaAs light emitting di
ode) ", Electron. Lett. 26
(20), p. 1665 (1990); Ettenberg, M .; G. FIG. Harve
y, D. R. Patterson, “Linear, high-speed, high-power strained quantum well LEDs (Linear,
High-Speed, High-Power St
rained Quantum-Well LED '
s) ", IEEE Photon. Technol.
Lett. 4 (1), page 27 (1992); U.S. Pat. No. 5,089,860 (Deppe
Et al., Feb. 18, 1992) "Quantum well device with control over spontaneous photon emission and method of manufacturing the same. (Quantum well device with)
controloft spontanous ph
oton emission, andmethod
of manufacturing same) ".

【0003】エレクトロルミネセンスデバイスまたは発
光半導体ダイオード(LED)からの発光は、デバイス
が作製される半導体基板とその周囲媒体との間の界面に
おいて生じる内部全反射によって制限されることが、当
該分野において知られている。ほとんどの場合、1の屈
折率での空気への発光を意図している。半導体は、代表
的には3〜4の屈折率nsを有する。例えば、GaAs
は屈折率ns=3.65を有する。Snellの法則
は、臨界角θc=arcsin(1/ns)よりも小さ
い角度で半導体−空気の界面に到達した光子のみが、空
気中へ出射することができることを規定している。他の
全ての光子は、半導体−空気界面で全反射し、よって、
最終的にそれらの光子が再吸収されるまで半導体基板に
残留する。GaAsについては、内部全反射に対する臨
界角は16度である。よって、内部全反射は、半導体基
板から出射する光子の数を、半導体−空気界面に16度
よりも小さい角度で到達する光子に制限する。半導体の
内部で生じた光子の約2%のみがこの条件を満足する。
It is known in the art that light emission from an electroluminescent device or light emitting semiconductor diode (LED) is limited by total internal reflection that occurs at the interface between the semiconductor substrate on which the device is fabricated and its surrounding medium. Are known. In most cases, it is intended to emit light into air at a refractive index of one. Semiconductors typically have a refractive index n s of 3-4. For example, GaAs
Has a refractive index n s = 3.65. Snell's law is a semiconductor at an angle smaller than the critical angle θc = arcsin (1 / n s ) - Only photons reaching the air interface is defines that can be emitted into the air. All other photons are totally internally reflected at the semiconductor-air interface, thus
Finally, the photons remain on the semiconductor substrate until they are re-absorbed. For GaAs, the critical angle for total internal reflection is 16 degrees. Thus, total internal reflection limits the number of photons exiting the semiconductor substrate to those that reach the semiconductor-air interface at an angle less than 16 degrees. Only about 2% of the photons generated inside the semiconductor satisfy this condition.

【0004】いくつかの従来の発明は、LEDにおいて
生じた光子の出射確率を増加させることを提案してい
る。例えばChoらによるUS−A−5 226 05
3に記載されるような微小共振器型発光ダイオードにお
いては、発光デバイスの活性層は微小共振器に配置され
る。共振器は光子の放出に影響する:臨界角θcよりも
小さい角度でより多くの光子が生じる。この方法では1
5%以上の効率が達成された。
Some prior inventions have proposed increasing the probability of emitting photons generated in the LED. For example, US-A-5 226 05 by Cho et al.
In the microcavity type light emitting diode as described in 3, the active layer of the light emitting device is arranged in the microcavity. The cavity affects the emission of photons: more photons are produced at angles smaller than the critical angle θ c . In this method, 1
Efficiencies of 5% or more have been achieved.

【0005】LEDの効率を増加させる第2の方法は、
半導体から出射できない光子を再吸収することである。
再吸収がLEDの活性層において起こる場合、再吸収の
間に生じる電子−正孔対が再び放射的に再結合し(ある
いは発光再結合し)、光子を再放出する機会が与えられ
る。ここでもこれらの光子の2%が出射し、残りの部分
は再吸収され得る。複数の再吸収および再放出現象は、
標準的なLEDにおいて10%のオーダーの効率をもた
らすことが示され、またある種の微小共振器型LEDの
効率を23%まで上昇させることが示された。この技術
の問題は、複数の再吸収および再放出を待たなければな
らないので、この技術が必然的に遅いことである。
A second way to increase the efficiency of an LED is
To reabsorb photons that cannot be emitted from the semiconductor.
If reabsorption occurs in the active layer of the LED, the electron-hole pairs generated during the reabsorption will again recombine radiatively (or radiatively recombine), giving the opportunity to re-emit photons. Again, 2% of these photons are emitted and the rest can be reabsorbed. Multiple reabsorption and re-emission phenomena
Standard LEDs have been shown to provide efficiencies on the order of 10%, and have been shown to increase the efficiency of certain microcavity LEDs to 23%. The problem with this technique is that it has to wait for multiple re-absorptions and re-releases, so the technique is necessarily slow.

【0006】第3の方法は、発光デバイスの半導体表面
を、生じた放射線のより多くが半導体−空気界面に臨界
角内で到達するような形状とすることである。半導体−
空気界面についての最適な形状は半球体面であり、この
場合、発光エリアは、半球体が切り取られる仮想全球体
の中心にある小さいスポットに限られる。他の形状が提
案されていた。US−A−5 087 949において
Haitzは、より作製が実際的な構造、すなわち、V
−グローブ(grove)のファセットに対する法線が
発光領域に対して実質的に垂直に向き決めされるように
基板内に形成されたV−グローブの組を提案している。
US−A−5 349 211においてKatoは、基
板の側壁またはエッジが、通常の光出力インターフェー
スから反射される光子のいくらかがこれらの側壁を通っ
て放出されるような形状にされている構造を提案してい
る。EgalonおよびRogowskiは、正規の光
出力面を通って出射できる角度に光子のいくらかを向け
直すような(メサだけに対するのではなく)基板に対す
る側壁の形状を提案している。これらの全ての提案され
た構造は、LED基板がかなり厚く、ダイオードによっ
て放出される光子に対して透明であると仮定している。
A third approach is to shape the semiconductor surface of the light emitting device such that more of the generated radiation reaches the semiconductor-air interface within a critical angle. Semiconductor
The optimal shape for the air interface is a hemispherical surface, in which case the emission area is limited to a small spot at the center of the virtual full sphere from which the hemisphere is cut. Other shapes have been proposed. In U.S. Pat. No. 5,087,949, Haitz describes a more practical structure, ie, V
-Proposes a set of V-groves formed in the substrate such that the normal to the facets of the gloves is oriented substantially perpendicular to the light-emitting area.
In US-A-5 349 211 Kato proposes a structure in which the side walls or edges of the substrate are shaped such that some of the photons reflected from the normal light output interface are emitted through these side walls. are doing. Egalon and Rogowski propose a shape of the sidewall relative to the substrate (rather than just the mesas) that redirects some of the photons to an angle that can exit through a regular light output surface. All these proposed structures assume that the LED substrate is fairly thick and transparent to the photons emitted by the diode.

【0007】YamanakaらによるUS−A−5
087 949の教示によれば、先を切った多面体ピラ
ミッド形状を有するキャビティを備える発光デバイスが
作製される。デバイスの横方向のエッジまたはファセッ
トは、好ましくは45度の角度を有する。光出力面(エ
ッジ)に対して平行な方向に生じた光子は、そのような
キャビティのメサ・エッジによって光出力面に対して実
質的に垂直な方向へ反射され、よって、より多くの光子
がキャビティから出射することができる。
US-A-5 by Yamanaka et al.
In accordance with the teachings of US Pat. The lateral edges or facets of the device preferably have a 45 degree angle. Photons generated in a direction parallel to the light output surface (edge) are reflected by the mesa edges of such cavities in a direction substantially perpendicular to the light output surface, so that more photons are generated. It can exit from the cavity.

【0008】LED効率を増加させる第4の方法は、光
子が再吸収される前に光子を複数回向け直すことができ
るデバイス構造を提供することである。この目的は、主
な半導体基板−空気界面と異なる角度を有する表面部分
を含むデバイスの表面エッジを設けることによって達成
される。そのような表面に光子が衝突するたびに、光子
は新たな伝搬角度に向け直される。この方法において
は、空気への放出に都合のよくない方向に進行する光子
は、そのような表面での複数回の反射の後に都合のよい
角度に向け直される、ある特定の確率を有する。US−
A−3 739217においてBerghおよびSau
lは、透明基板を有するLEDの発光表面または反対の
表面(光屈折表面)に形態的不規則さ(または凹凸)を
形成することを提案している。NoguchiらはEP
−A−0404565において、発光デバイスが作製さ
れる基板の側壁またはエッジをテクスチャリングする
(またはきめを付ける)ことを提案している。
A fourth way to increase LED efficiency is to provide a device structure that can redirect photons multiple times before the photons are reabsorbed. This object is achieved by providing a surface edge of the device that includes a surface portion having a different angle from the main semiconductor substrate-air interface. Each time a photon strikes such a surface, it is redirected to a new propagation angle. In this manner, photons traveling in a direction that is not favorable for emission to air have a certain probability of being redirected to a convenient angle after multiple reflections at such a surface. US-
A-3 379217 Bergh and Sau
1 proposes to form morphological irregularities (or irregularities) on the light emitting surface or the opposite surface (light refracting surface) of an LED with a transparent substrate. Noguchi et al. EP
-A-0404565 proposes texturing (or texturing) the side walls or edges of the substrate on which the light-emitting device is made.

【0009】前述の方法が、基板を通って光が放出され
る発光デバイスに適用される。従って、発光デバイスを
透明基板に作製する必要がある。Noguchiら、E
galonら、ならびにKatoらの特許の教示は、単
一の発光デバイスにのみ適用でき、アレイ状の発光デバ
イスには適用できない。Haitzらによって開示され
る発明(US−A−5 087 949)は、アレイに
適用できるが、これはかなり厚い基板の存在が必要であ
り、アレイの発光デバイスの間隔は、基板の厚さのオー
ダーでなければならない。
[0009] The method described above applies to light emitting devices in which light is emitted through a substrate. Therefore, it is necessary to manufacture a light emitting device on a transparent substrate. Noguchi et al., E
The teachings of the Galon et al., as well as Kato et al. patents are applicable only to single light emitting devices and not to arrays of light emitting devices. The invention disclosed by Haitz et al. (US Pat. No. 5,087,949) is applicable to arrays, but requires the presence of a rather thick substrate, and the spacing of the light emitting devices in the array is on the order of the thickness of the substrate. Must.

【0010】基板が透明でなくてもよい発光デバイスを
作製する方法が、LebbyらによってUS−A−5
358 880に提案されている。この発明は、透明で
なくてもよいオリジナルの基板を、インジウムスズ酸化
物のような透明な導電層および透明なエポキシ・プラス
・ガラス様ホスト(epoxy plus glass
−like host)基板で置き換えることを包含す
る。更に、開示された発明は、発光デバイスの活性層を
エッチングし、エッチングしたメサの側壁を誘電性材料
および金属で覆うことによって閉じたキャビティを形成
することを目的とする。この方法では、透明な窓を通っ
て出射できない光子は、複数回の反射、再吸収、ならび
に最終的な再放出によってキャビティ内に保持される。
A method for fabricating a light emitting device whose substrate need not be transparent is described in US Pat.
358 880. The present invention provides an original substrate, which may not be transparent, includes a transparent conductive layer such as indium tin oxide and a transparent epoxy plus glass-like host.
-Like host). Further, the disclosed invention aims to form a closed cavity by etching the active layer of a light emitting device and covering the etched mesa sidewalls with a dielectric material and metal. In this way, photons that cannot exit through the transparent window are retained in the cavity by multiple reflections, re-absorptions, and eventual re-emissions.

【0011】例えば、GaAs、InAs、またはAl
Asならびにこれらの組合せなどの材料系に適用される
場合、上記の発明は、直径が大きい発光デバイスにしか
使用できない。なぜなら、これらの従来の発明は発光デ
バイスの活性層をエッチングすることに依存しているか
らである。GaAsのような大きな表面再結合速度を有
する材料をそのようにエッチングする場合、重大な寄生
的表面再結合電流をもたらす。表面再結合は、反対の型
の2つの電荷キャリア(電子および正孔)が、材料表面
などのトラップにて発光することなく再結合するという
現象である。再結合速度は、利用できるトラップの数な
らびに再結合に利用できる電荷キャリアの密度に比例す
る。GaAsなどのIII−V族半導体の表面は、多数の
トラップ(約1014cm-2)を有する。よって、表面再
結合速度は非常に大きい。従って、再結合による電荷キ
ャリアの損失がデバイスの全光放出効率を減少させると
いう、高効率発光デバイスの作製に関する問題が存在す
る。1つの解決策は、自由表面(エッジ)(これは、た
いていはデバイスの劈開面に一致する)から物理的に遠
距離にある電極から電子および正孔を注入することであ
る。デバイスのエッジとコンタクトとの間の距離が大き
いことを要するために、得られるデバイスは必然的に大
きく、代表的には少なくとも数百ミクロンの直径とな
る。従って、そのようなデバイスは、大規模アレイ状に
集積するのに適さない。また、その大きな面積によって
容量が大きくなり、従って動作が遅くなる。
For example, GaAs, InAs, or Al
When applied to material systems such as As and combinations thereof, the above invention can only be used for light emitting devices with large diameters. This is because these conventional inventions rely on etching the active layer of the light emitting device. Such etching of a material having a high surface recombination rate, such as GaAs, results in significant parasitic surface recombination currents. Surface recombination is a phenomenon in which two charge carriers (electrons and holes) of the opposite type recombine without emitting light in traps such as the surface of a material. The recombination rate is proportional to the number of traps available as well as the density of charge carriers available for recombination. The surface of a III-V semiconductor such as GaAs has a large number of traps (about 10 14 cm −2 ). Thus, the surface recombination rate is very high. Thus, there is a problem associated with fabricating high efficiency light emitting devices, where the loss of charge carriers due to recombination reduces the overall light emission efficiency of the device. One solution is to inject electrons and holes from electrodes that are physically far from the free surface (edge), which often coincides with the cleavage plane of the device. Due to the large distance between the edge of the device and the contacts, the resulting device is necessarily large, typically at least several hundred microns in diameter. Therefore, such devices are not suitable for integration in large arrays. In addition, the large area increases the capacitance, and thus slows down the operation.

【0012】従って、従来の技術は、発光デバイスから
なる高密度アレイに小さなデバイスとして集積すること
ができる高効率発光デバイスを開示していない。
Thus, the prior art does not disclose a high efficiency light emitting device that can be integrated as a small device in a high density array of light emitting devices.

【0013】高効率LEDは、光通信などの用途に必要
とされる。光通信は、所与のエネルギー供給に対して、
より長距離の相互接続を提供することができるので、多
くの分野において電気通信に取って代わるものである。
光相互接続が電気相互接続に対して有利な最小距離は非
常に短く、例えば数センチメートルとすることができ
る。所与のデータ帯域幅に必要なエネルギー消費は、光
相互接続が電気相互接続に競合し得る最小距離を決定す
るのに重要なファクターである。光相互接続システムに
よって伝送される帯域幅は、相互接続チャンネルあたり
のシリアル帯域幅と並列な光チャンネルの数との積であ
る。光学的な場合は、電気相互接続に対してチャンネル
数をずっと多くすることができるという利点を有する。
この潜在的な大容量並列処理(parallelis
m)を達成し得る条件の1つは、チャンネルあたりのパ
ワー消費を小さいままに維持すること:熱の散逸を制御
可能に維持しなければならないことである。従って、高
密度アレイ状に集積され得る高効率LEDが必要であ
る。
[0013] High efficiency LEDs are needed for applications such as optical communications. Optical communication, for a given energy supply,
It replaces telecommunications in many areas because it can provide longer distance interconnects.
The minimum distance over which an optical interconnect is advantageous over an electrical interconnect is very short, for example several centimeters. The energy consumption required for a given data bandwidth is an important factor in determining the minimum distance that an optical interconnect can compete with an electrical interconnect. The bandwidth transmitted by the optical interconnect system is the product of the serial bandwidth per interconnect channel and the number of parallel optical channels. The optical case has the advantage that the number of channels can be much higher for the electrical interconnect.
This potential massively parallel processing (parallelis)
One of the conditions under which m) can be achieved is to keep the power consumption per channel small: heat dissipation must be kept controllable. Therefore, there is a need for high efficiency LEDs that can be integrated in a high density array.

【0014】[0014]

【発明の目的】本発明は、高い放射線放出効率を有する
放射線(好ましくは光)を発するデバイス(または素
子)を開示することを目的とする。本発明は更に、放射
線(好ましくは光)を発するデバイスであって、そのよ
うなデバイスからなるアレイに小さいデバイスとして組
み込まれ得るデバイスを開示することを目的とする。
The object of the present invention is to disclose a device (or element) which emits radiation (preferably light) having a high radiation emission efficiency. The invention further aims at disclosing a device that emits radiation (preferably light), which can be incorporated as a small device into an array of such devices.

【0015】本発明の目的に基づいて、放射線(好まし
くは光)を発するデバイスが高密度アレイ状に配置され
得る。
According to the object of the invention, devices emitting radiation (preferably light) can be arranged in a high-density array.

【0016】本発明のもう1つの目的に基づいて、放射
線(好ましくは光)を発するデバイスのアウトカップリ
ング(outcoupling)(または外部結合)効
率が改善され、これにより、所与の放射線出力パワーに
対するパワー消費を低減する。
According to another object of the present invention, the outcoupling (or outcoupling) efficiency of a radiation (preferably light) emitting device is improved so that for a given radiation output power Reduce power consumption.

【0017】またもう1つの本発明の目的に基づいて、
放射線(好ましくは光)を発するデバイスの速度が増加
し、よって、光チャンネルあたりのシリアル帯域幅が増
加する。本発明は更に、均一な放射線の放出特性を示す
発光デバイスを開示することを目的とする。またもう1
つの本発明の目的に基づいて、低抵抗のコンタクト・パ
スを有する発光デバイスが開示される。このようにする
と、高いウォール・プラグ(wall−plug)効率
が達成される。この点に関して、本発明の進歩的な実施
態様においては、発光デバイスのミラー側にある少なく
とも1つのホールを通る電気コンタクトが想定される。
そのような実施態様においては、ミラーは好ましくは導
電性ではない。
According to yet another object of the present invention,
The speed of the device emitting the radiation (preferably light) is increased, thus increasing the serial bandwidth per optical channel. The present invention further aims to disclose a light emitting device exhibiting uniform radiation emission characteristics. Another one
In accordance with one object of the present invention, a light emitting device having a low resistance contact path is disclosed. In this way, high wall-plug efficiency is achieved. In this regard, an inventive embodiment of the invention envisages an electrical contact through at least one hole on the mirror side of the light emitting device.
In such an embodiment, the mirror is preferably not conductive.

【0018】開示する発光デバイスは、並列な光相互接
続で使用され得る。本発明による発光デバイスは、高密
度アレイ状に配置され得る。光アウトカップリング効率
が大きく改善され、これにより、所与の光出力パワーに
対するパワー消費が減少する。第3に、デバイスの速度
が増加し、よって、光チャンネルあたりのシリアル帯域
幅が増加する。
The disclosed light emitting devices can be used in parallel optical interconnects. Light emitting devices according to the present invention can be arranged in a high density array. Optical outcoupling efficiency is greatly improved, which reduces power consumption for a given optical output power. Third, the speed of the device is increased, thus increasing the serial bandwidth per optical channel.

【0019】本発明のデバイス(ダイオード)の特徴
は、高効率LEDまたは微小共振器型LEDなどの多数
の発光デバイスに適用することができる。
The features of the device (diode) of the present invention can be applied to many light-emitting devices such as high-efficiency LEDs or microcavity LEDs.

【0020】本発明の発光デバイス(ダイオード)は、
二次元LEDアレイ(特にローパワーアレイ)が有用で
あるような、ディスプレイ技術などの用途に使用され得
る。液晶を用いるアクティブマトリクスディスプレイ
(例えばCMOS回路に集積されたもの)は、LEDア
レイで置き換えることができる。高密度で明るい1次元
LEDアレイは、印刷および複写の用途などに有用であ
る。
The light emitting device (diode) of the present invention comprises:
It can be used for applications such as display technology where two-dimensional LED arrays (especially low power arrays) are useful. Active matrix displays using liquid crystals (eg integrated in CMOS circuits) can be replaced by LED arrays. High-density and bright one-dimensional LED arrays are useful for printing and copying applications and the like.

【0021】単一のLEDの用途についても、発光表面
から出射する光子を最大限とすることが重要である。第
1に、単位面積あたりの光の強度(輝度)がより大き
く、これは多くの用途において有用である。更に、パッ
ケージングのコストを削減することができる。実際に、
大きな全体効率を達成するためには、多くの常套のLE
Dは、LEDの2つ以上の表面から光を発するために、
ミラーを備えるキャビティを含む精巧なパッケージを必
要とする。
[0021] For single LED applications, it is also important to maximize the number of photons emitted from the light emitting surface. First, the light intensity (brightness) per unit area is higher, which is useful in many applications. Further, packaging costs can be reduced. actually,
To achieve large overall efficiencies, many conventional LEs
D is to emit light from two or more surfaces of the LED,
Requires elaborate packages that include cavities with mirrors.

【0022】[0022]

【発明の概要】本発明の目的において、高い放射線放出
効率を有する放射線(好ましくは光)を発するデバイス
ならびにそのようなデバイスを製造する方法が開示され
る。本発明のこの要旨によれば、放射線(好ましくは
光)を発するデバイスのアウトカップリング効率が改善
され、これにより、所与の放射線出力パワーに対するデ
バイスの消費パワーが減少する。
SUMMARY OF THE INVENTION For the purposes of the present invention, devices that emit radiation (preferably light) having high radiation emission efficiencies and methods of making such devices are disclosed. In accordance with this aspect of the present invention, the outcoupling efficiency of a radiation (preferably light) emitting device is improved, thereby reducing the power consumption of the device for a given radiation output power.

【0023】本発明のもう1つの目的においては、放射
線(好ましくは光)を発するデバイスであって、そのよ
うなデバイスからなるアレイに小さいデバイスとして加
工できるデバイスならびにそのようなデバイスの製造方
法が開示される。
In another object of the invention, a radiation (preferably light) emitting device is disclosed which can be fabricated as an array of such devices as a small device and a method of making such a device. Is done.

【0024】本発明の放射線(好ましくは光)を発する
デバイスは、増大した速度性能を有し得、よって光チャ
ンネルあたりのシリアル帯域幅が増大する。本発明の放
射線(好ましくは光)を発するデバイスは、均一な放射
線放出特性を示し得る。
The radiation (preferably light) emitting devices of the present invention can have increased speed performance, thus increasing the serial bandwidth per optical channel. The radiation (preferably light) emitting devices of the present invention may exhibit uniform radiation emission characteristics.

【0025】本特許出願の目的のために、いくつかの用
語を以下に定義する。放射線を発するデバイスのキャビ
ティ(あるいは空洞または共振器)は、デバイスの活性
層を含むデバイス内の空間であって、エッジによって囲
まれる空間であり、少なくとも1つのエッジが反射特性
を有する。この空間は、更に、所定の波長を有するか、
所定の波長帯域内にある光子が窓を通って出射できるよ
うに、少なくとも1つのそのような窓または透明なエッ
ジを有する。放射線を発するデバイスの活性層は、放射
線(光)を生じるためにデバイスの電荷キャリア(例え
ば電子および正孔)が出会うようなデバイスの領域であ
る。メサ・エッジは、基板へのエッチング構造または基
板上での成長構造によって規定される、放射線を発する
デバイスのエッジである。代表的には、メサ・エッジを
備えるデバイスは、テーブル様または先を切ったピラミ
ッド様の形状を有する。本特許出願において用語「エッ
ジ」は、本発明のデバイスの側壁または表面または境界
面として理解されるであろう。当然、所定の波長は、該
所定の波長の付近の限定された波長帯域を含むものとし
て理解されるであろう。形態および機能を通じての用語
「閉じ込められている」は、追加の手段または追加の構
造的特徴(デバイスからなるアレイにおける延在する大
きな隔離特徴など)なしで、デバイスからなるアレイに
おける各デバイスが、電気信号用のコネクションを介し
て個々にアドレスされ得ることを意味する。形態および
機能を通じてのそのような閉じ込めは、例えば、該デバ
イスが単一の薄膜半導体に集積される場合に行われ得
る。
For the purposes of this patent application, some terms are defined below. The cavity (or cavity or resonator) of the device that emits radiation is the space in the device that contains the active layer of the device, the space surrounded by the edges, wherein at least one edge has reflective properties. This space further has a predetermined wavelength,
It has at least one such window or transparent edge so that photons within a given wavelength band can exit through the window. The active layer of a device that emits radiation is the area of the device where the charge carriers (eg, electrons and holes) of the device meet to produce the radiation (light). The mesa edge is the edge of the device that emits radiation, defined by a structure etched into the substrate or a structure grown on the substrate. Typically, devices with mesa edges have a table-like or truncated pyramid-like shape. In this patent application, the term "edge" will be understood as the side wall or surface or interface of the device of the invention. Of course, a given wavelength will be understood to include a limited wavelength band around the given wavelength. The term "confined" through form and function means that without additional means or additional structural features (such as extended large isolation features in an array of devices), each device in the array of devices is electrically It means that they can be individually addressed via signal connections. Such confinement through form and function can occur, for example, when the device is integrated into a single thin-film semiconductor.

【0026】本発明の第1の要旨においては、放射線を
所定の波長にて発するデバイスが開示される。該デバイ
スは、支持体基板に取り付けられ、該支持体基板は該放
射線に対して透明であり、好ましくは光ファイバ・フェ
ース・プレート(faceplate)を含む。もしそ
うでなければ、デバイスからなるアレイのピッチはガラ
スの太さによって制限されるので、これはより高密度の
アレイをもたらす。デバイスは、該放射線に対して透明
な、凸凹の(または粗い)反射表面状態を有するエッジ
を有してよい。また、該放射線に対して透過性のエッジ
は、凸凹の表面状態を有してよい。本発明の好ましい実
施態様において、凸凹の表面状態は、実質的にランダム
な回折格子構造として存在する。
In a first aspect of the present invention, a device for emitting radiation at a predetermined wavelength is disclosed. The device is mounted on a support substrate, the support substrate being transparent to the radiation, and preferably including a fiber optic faceplate. If not, this results in a denser array, since the pitch of the array of devices is limited by the thickness of the glass. The device may have an edge with a rough (or rough) reflective surface state that is transparent to the radiation. Further, the edge that is transparent to the radiation may have an uneven surface state. In a preferred embodiment of the present invention, the uneven surface state exists as a substantially random diffraction grating structure.

【0027】本発明の第2の要旨において、放射線を所
定の波長にて発するデバイスが開示され、該デバイスは
活性層を有するキャビティを有し、ここで、該放射線は
電荷キャリアの再結合によって生じ、該キャビティは実
質的にランダムな回折格子構造を有する少なくとも1つ
のエッジを含む。デバイスのエッジは、放射線および/
または電荷キャリアの閉じ込め用の領域または空間を規
定する。実質的にランダムな回折格子構造を有する該エ
ッジは、該デバイスの導波路形成部分の少なくとも1つ
のエッジとして延在し得る。本発明の放射線を発するデ
バイスは、放射線を閉じ込める空間を有するキャビティ
を含み得、この空間は、該キャビティ内で放射線閉じ込
め空間よりも小さいサブ空間に該電荷キャリアを閉じ込
める、該電荷キャリアについての閉じ込め特徴を含む。
本発明のそのような実施態様によれば、デバイスの導波
路形成部分は、電気的な閉じ込め領域より大きな、デバ
イスの放射線閉じ込め領域であり得る。デバイスの導波
路形成部分として延在する該デバイスのエッジであっ
て、実質的にランダムな、部分的反射性を有する回折格
子構造を有するエッジは、また、該活性層に隣接し、あ
るいは該活性層内に延在し得る。これにより、導波モー
ドによるメサ領域からの光子の出射を回避する方法が開
示される。デバイスのキャビティのエッジの1つは、メ
サ・エッジであってよい。本発明のもう1つの好ましい
実施態様によれば、放射線を生じるために電荷キャリア
が出会う領域(活性層)は、表面再結合が起こり得る非
自由(または実質的に非自由な)表面またはエッジを有
する。従って、本発明の放射線を発するデバイスは、放
射線閉じ込め空間を含むキャビティを有し、この放射線
閉じ込め空間は、該キャビティ内で放射線閉じ込め空間
よりも小さいサブ空間に該電荷キャリアを閉じ込める、
該電荷キャリアについての閉じ込め特徴を含む。本発明
のこの要旨によるデバイスは、該放射線閉じ込め空間を
規定するための少なくとも1つのメサ・エッジを含むキ
ャビティを有していてもよく、該デバイスは、更に、該
誘電性材料からなるリングを該キャビティ内に含んでい
てもよい。従って、本発明のこの好ましい実施態様によ
れば、デバイスは光学的ならびに電気的に閉じ込められ
ており、電気的閉じ込め空間は光学的閉じ込め空間のサ
ブ空間である。本発明のこの実施態様によるデバイス
は、追加の手段または追加の構造的特徴(デバイスにお
ける延在する大きな隔離特徴など)なしで、形態ならび
に機能の点で閉じ込められ得る。デバイスは、該デバイ
ス内での電荷キャリアの再結合による影響を著しく低減
させつつ動作することができる。形態および機能の点で
のこのような閉じ込めは、例えば、該デバイスが単一の
薄膜半導体に集積された場合に行われ得る。本発明の好
ましい実施態様において、形態および機能の点での閉じ
込めは、ダブル・メサ・エッジによって行われる。本発
明のデバイスの、光学的閉じ込め空間のサブ空間である
空間への電気的閉じ込めは、デバイスのキャビティ内に
誘電性材料からなるリングが存在することによって達成
され得る。ダブル・メサ・エッジは、該デバイスの活性
層が位置する第2のメサ・エッジの上方にある第1のメ
サ・エッジを含んでよい。また、デバイスは、該キャビ
ティ内にて誘電性材料からなるリングの上方に位置する
活性層を含んでよい。メサ・エッジの上にある隔離部プ
ラス金属コーティングを含むダブル・メサもまた開示さ
れる。そのようなものは、放射線を発する小さなデバイ
スにおいて表面再結合を低減するのに重要である。単一
のメサと酸化開口部(酸化させた開口部)との組合せも
また開示される。キャビティの表面またはエッジは、テ
クスチャリングされ得る(またはきめを付けられ得る)
か、あるいは凹凸が形成され得る(または凸凹の表面状
態にされ得る)。このテクスチャリングは、放射線の波
長よりも短いか、あるいは長くてもよく、実質的にラン
ダムな回折格子構造パターンであってよい。テクスチャ
リングまたは凹凸形成(または粗面化)は、キャビティ
内部で光子をより散乱させ、従って、デバイスの効率お
よび速度を再び改善する。
In a second aspect of the invention, a device is disclosed that emits radiation at a predetermined wavelength, the device having a cavity having an active layer, wherein the radiation is generated by recombination of charge carriers. , The cavity includes at least one edge having a substantially random grating structure. The edges of the device are radiation and / or
Alternatively, it defines a region or space for confining charge carriers. The edge having a substantially random grating structure may extend as at least one edge of a waveguide forming portion of the device. The radiation emitting device of the present invention may include a cavity having a space for confining the radiation, the space containing the charge carrier in a smaller sub-space than the radiation confining space within the cavity, the confinement feature for the charge carrier. including.
According to such an embodiment of the present invention, the waveguide forming portion of the device may be a radiation confinement region of the device that is larger than the electrical confinement region. An edge of the device extending as a waveguide forming portion of the device, the edge having a substantially random, partially reflective grating structure may also be adjacent to the active layer or It may extend into the layer. Thus, a method for avoiding emission of photons from the mesa region due to the guided mode is disclosed. One of the edges of the cavity of the device may be a mesa edge. According to another preferred embodiment of the invention, the region where the charge carriers meet to generate radiation (the active layer) has a non-free (or substantially non-free) surface or edge where surface recombination can occur. Have. Accordingly, the radiation emitting device of the present invention has a cavity containing a radiation confinement space that confines the charge carriers in a smaller subspace within the cavity than the radiation confinement space.
Including a confinement feature for the charge carrier. A device according to this aspect of the invention may have a cavity including at least one mesa edge for defining the radiation confinement space, the device further comprising a ring of the dielectric material. It may be contained in the cavity. Thus, according to this preferred embodiment of the invention, the device is optically and electrically confined, the electric confinement space being a subspace of the optical confinement space. A device according to this embodiment of the invention may be confined in form and function without additional means or additional structural features, such as extended large isolation features in the device. The device can operate while significantly reducing the effects of charge carrier recombination within the device. Such confinement in form and function can be achieved, for example, when the device is integrated in a single thin-film semiconductor. In a preferred embodiment of the invention, confinement in form and function is provided by double mesa edges. Electrical confinement of the device of the present invention to a space that is a subspace of the optical confinement space can be achieved by the presence of a ring of dielectric material within the cavity of the device. The double mesa edge may include a first mesa edge above a second mesa edge where the active layer of the device is located. The device may also include an active layer located above the ring of dielectric material within the cavity. Also disclosed is a double mesa that includes an isolation plus metal coating over the mesa edge. Such is important for reducing surface recombination in small radiation emitting devices. Combinations of a single mesa and an oxidized opening (oxidized opening) are also disclosed. The surface or edge of the cavity can be textured (or textured)
Alternatively, irregularities may be formed (or may be roughened). This texturing may be shorter or longer than the wavelength of the radiation and may be a substantially random grating structure pattern. Texturing or roughening (or roughening) makes the photons more scattered inside the cavity, thus again improving the efficiency and speed of the device.

【0028】本発明のデバイスは、その動作のために共
振に依存せず、その性能は、成長およびプロセスにおけ
る変動によって大きく影響されない。従って、本発明の
デバイスは大規模アレイ状に集積するのに適している。
更に、それらは、特に高速において、高効率特性を示
す。本発明の第3の要旨において、デバイスからなるア
レイが開示され、ここで、該アレイの個々のデバイスは
形態および機能の点で閉じ込められている。アレイのデ
バイスの少なくとも1つのエッジが、実質的にランダム
な回折格子構造を有していてもよく、少なくとも1つの
エッジが、該デバイスの導波路形成部分として延在して
いてもよい。アレイの放射線を発するデバイスは、放射
線閉じ込め空間を含むキャビティを有してもよく、この
放射線閉じ込め空間は、該キャビティ内で放射線閉じ込
め空間よりも小さいサブ空間に電荷キャリアを閉じ込め
る、該電荷キャリアについての閉じ込め特徴を含む。ア
レイの個々のデバイス間にある溝(グルーブ)は、実質
的にランダムな回折格子構造を有していてよい。デバイ
スからなるアレイは、単一の電気的なアノードコンタク
トと単一の電気的なカソードコンタクトとを有していて
よい。アレイのデバイスは、薄くされ、支持体基板に取
り付けられ得る。マイクロレンズまたはマイクロレンズ
アレイが、光出力効率を増強させ、ビームプロファイル
を最適化するために発光デバイスからなるアレイ状に配
置されてもよい。
The device of the present invention does not rely on resonance for its operation, and its performance is not significantly affected by variations in growth and process. Therefore, the device of the present invention is suitable for integration in a large-scale array.
Furthermore, they exhibit high efficiency properties, especially at high speeds. In a third aspect of the invention, an array of devices is disclosed, wherein the individual devices of the array are confined in form and function. At least one edge of the devices of the array may have a substantially random grating structure, and at least one edge may extend as a waveguide forming portion of the device. The radiation emitting device of the array may have a cavity containing a radiation confinement space, wherein the radiation confinement space traps the charge carriers in a smaller sub-space than the radiation confinement space within the cavity. Includes confinement features. The grooves between the individual devices of the array may have a substantially random grating structure. An array of devices may have a single electrical anode contact and a single electrical cathode contact. The devices of the array can be thinned and attached to a support substrate. Microlenses or microlens arrays may be arranged in an array of light emitting devices to enhance light output efficiency and optimize beam profiles.

【0029】本発明の第4の要旨において、放射線を発
するデバイスが開示され、ここで、該デバイスは該放射
線が生じるキャビティを有し、該デバイスは、該キャビ
ティの少なくとも2つの近接または隣接するエッジであ
って、断面において実質的に三角形を形成するエッジを
含み、該エッジ間の角度は45度よりも小さく、該エッ
ジの少なくとも1つは透明部分を有する。1つの実施態
様において、2つのエッジは一方がもう1つに近接また
は隣接するものであってよく、一方のエッジは透明であ
り、他方は反射性である。透明でないエッジがメサ・エ
ッジであってもよい。また、透明なエッジがメサ・エッ
ジであってもよい。従って、両方のエッジまたはエッジ
の1つは、本質的にデバイスの厚さの全体に亘って延在
し得、デバイスの厚さは、メサ・エッジと透明な窓エッ
ジとの間で測定される。エッジは、凸凹の表面状態を有
していてもよい。本発明のこの要旨の好ましい実施態様
においては、メサ・エッジは45度以上の角度でテーパ
ー付けられる。このようにすると、ある特定の方向性を
有する光子のみが出ていくだけではない。光子はまた、
より少ないパス(または通過経路)の後に出て行き、よ
り少ない再結合および再放出が起こる。従って、より高
速のデバイス性能が達成される。本発明の第5の要旨に
おいては、薄膜発光デバイスが、好ましくは誘電体で覆
われた、金属ミラーを有し、電気コンタクトがこの反射
性エッジまたはミラーを通って設けられている。支持体
基板が、薄膜半導体デバイスのミラー側に配置され得、
光は反対側を通って出射し得る。支持体基板は、電気伝
導性であってよい。これはまた、LEDのヒートシンク
であってもよい。従って、本発明のこの第5の要旨によ
れば、低抵抗のコンタクト・パスを有する発光デバイス
が開示される。このようにすると、高いウォール・プラ
グ効率が達成される。この点に関して、発光デバイスの
ミラー側にある少なくとも1つのホールを通る電気コン
タクトが想定される。そのような実施態様においては、
ミラーは好ましくは導電性でない。
In a fourth aspect of the present invention, a device for emitting radiation is disclosed, wherein the device has a cavity in which the radiation originates, the device comprising at least two adjacent or adjacent edges of the cavity. Wherein the cross-section includes edges that substantially form a triangle, the angle between the edges is less than 45 degrees, and at least one of the edges has a transparent portion. In one embodiment, the two edges may be one adjacent or adjacent to another, one edge being transparent and the other being reflective. Non-transparent edges may be mesa edges. Further, the transparent edge may be a mesa edge. Thus, both edges or one of the edges may extend essentially the entire thickness of the device, the thickness of the device being measured between the mesa edge and the transparent window edge. . The edge may have an uneven surface state. In a preferred embodiment of this aspect of the invention, the mesa edges are tapered at an angle greater than 45 degrees. In this case, not only photons having a specific direction are emitted. Photons also
Exiting after fewer passes (or transit paths), less recombination and re-emission occurs. Thus, faster device performance is achieved. In a fifth aspect of the invention, a thin film light emitting device has a metal mirror, preferably covered with a dielectric, and electrical contacts are provided through the reflective edge or mirror. A support substrate may be disposed on the mirror side of the thin film semiconductor device,
Light may exit through the opposite side. The support substrate may be electrically conductive. It may also be a heat sink for the LED. Thus, according to this fifth aspect of the present invention, a light emitting device having a low resistance contact path is disclosed. In this way, high wall plug efficiency is achieved. In this regard, electrical contacts are envisaged through at least one hole on the mirror side of the light emitting device. In such embodiments,
The mirror is preferably not conductive.

【0030】本発明の上述の要旨の特徴は、放射線を所
定の波長にて発するための非常に効率的なデバイスを得
るためにどのように組み合わされてもよい。
The features of the above-described subject matter of the present invention may be combined in any way to obtain a very efficient device for emitting radiation at a given wavelength.

【0031】本発明の第6の要旨において、基板の少な
くとも1つの表面の少なくとも一部をテクスチャリング
する方法が開示される。この方法は、該表面の部分を覆
う上層材料を、好ましくは実質的にランダムに、適用す
る工程であって、該上層材料が実質的にランダムに分布
した開口特徴を備えるパターンを有する工程;ならび
に、該上層材料をエッチングマスクとして用いながら該
表面をエッチングする工程であって、これにより、該マ
スクが実質的にランダムなマスクパターンを含む工程を
包含する。実質的にランダムに分布した開口特徴を備え
る上層材料のパターンは、任意の構成または形状を有し
てよい。パターンは、ホールを有してよく、該ホールは
ランダムに分布している。ホールはまた、互いに部分的
に重なり合っていてもよい。実質的にランダムなマスク
パターンは、ランダムなサブパターンの規則的な繰返し
を含んでもよい。
In a sixth aspect of the present invention, a method for texturing at least a portion of at least one surface of a substrate is disclosed. The method includes applying, preferably substantially randomly, an overlying material covering the portion of the surface, the overlying material having a pattern with substantially randomly distributed aperture features; Etching the surface using the upper layer material as an etching mask, whereby the mask includes a substantially random mask pattern. The pattern of overlying material with substantially randomly distributed aperture features may have any configuration or shape. The pattern may have holes, which are randomly distributed. The holes may also partially overlap each other. A substantially random mask pattern may include regular repetitions of random sub-patterns.

【0032】実質的にランダムに分布した開口特徴を備
える該上層材料を適用する工程は、フォトレジスト材料
層を適用するサブ工程と、該フォトレジスト材料を実質
的にランダムなマスクパターンを有するリソグラフィー
マスクを用いて光照射するサブ工程と、その後、該フォ
トレジストを現像(または露光)するサブ工程とを包含
する。現像したフォトレジストは、その後、実質的にラ
ンダムに分布した特徴を備える上層材料を形成する。フ
ォトレジストを光照射するために、紫外線、深紫外線、
X線、電子ビーム、または任意のタイプのリソグラフィ
ーを用いてよい。マスクは、コンタクト・アライナ(ま
たは密着整合器)またはステッパー用の金属マスクであ
ってよい。それは、レーザーなどのコヒーレントな光源
の正反射ノイズ・パターン(specular noi
se pattern)として得られるものでもよい。
The step of applying the overlying material with substantially randomly distributed aperture features includes the steps of applying a layer of photoresist material and a lithographic mask having the photoresist material having a substantially random mask pattern. And a sub-step of developing (or exposing) the photoresist thereafter. The developed photoresist then forms an overlying material with substantially randomly distributed features. UV light, deep UV light,
X-rays, electron beams, or any type of lithography may be used. The mask may be a metal mask for a contact aligner (or close matcher) or a stepper. It is a specular noise pattern of a coherent light source such as a laser.
(se pattern).

【0033】この方法はまた、実質的にランダムに分布
した粒子を該表面に適用する工程;該粒子のサイズを減
少させる工程;ならびにその後に、該粒子をエッチング
マスクとして用いながら該表面をエッチングする工程を
包含してもよい。従って、これは、使用するエッチング
技術が粒子を侵食しないこと、あるいは、この粒子は、
使用するエッチャントに対して耐性を有するか、または
使用するエッチャントに対して粒子に耐性を与えるため
の処理が施されたような粒子であることを意味する。
The method also includes applying substantially randomly distributed particles to the surface; reducing the size of the particles; and thereafter, etching the surface while using the particles as an etching mask. A step may be included. Therefore, this may mean that the etching technique used does not attack the particles, or
It means that the particles have resistance to the etchant used or have been subjected to a treatment for imparting resistance to the particles to the etchant used.

【0034】エッチング工程は該表面に凹凸を形成する
ことができ、これにより、該表面は該表面に衝突する電
磁放射線に対して拡散性を有するようになる。エッチン
グ工程は、柱を該基板内にエッチング形成する工程を包
含してもよい。本発明の好ましい実施態様においては、
該粒子は単層の2次元の該表面の部分的カバレッジ(ま
たは部分的被覆物)の形で適用される。適用された部分
的カバレッジは、表面の約60%であってよく、粒子の
サイズを減少させた後には、表面の約50%の被覆範囲
を得る。
The etching step can create irregularities on the surface so that the surface becomes diffusive to electromagnetic radiation impinging on the surface. The etching step may include the step of forming pillars in the substrate by etching. In a preferred embodiment of the present invention,
The particles are applied in the form of a monolayer, two-dimensional partial coverage (or partial coverage) of the surface. The applied partial coverage may be about 60% of the surface, and after reducing the size of the particles, obtain a coverage of about 50% of the surface.

【0035】この方法は、第2のマスク材料層を該表面
に適用する工程;該粒子のサイズを減少させながら、該
第2のマスク材料にパターンを現像する工程;ならびに
その後で、該パターンをエッチングマスクとして用いな
がら、該表面をエッチングする工程を更に包含してもよ
い。
The method includes the steps of applying a second layer of mask material to the surface; developing a pattern in the second mask material while reducing the size of the particles; The method may further include a step of etching the surface while using the surface as an etching mask.

【0036】本発明の第7の要旨においては、この方法
は、放射線を所定の波長にて発するデバイスを該基板に
形成する工程を更に包含し、該デバイスがキャビティを
有し、該表面がデバイスのキャビティの1つのエッジの
少なくとも一部分である。本発明のこの要旨によれば、
該粒子の減少したサイズは、基板における該放射線の波
長の50%〜200%の範囲にあってよい。凸凹の表面
状態を有するデバイスのエッジは、透過性を有してよ
く、また、デバイスの反射性エッジであってもよい。本
発明の第1、第2、および第3の要旨のデバイスは、こ
の方法によって凸凹形成されてもよい。凹凸が形成され
たエッジは、その後、実質的にランダムな回折光子構造
を有する。本発明の種々の要旨によるデバイスまたは方
法のいずれの実施態様も、有利な発光デバイスを達成す
るために組み合わされ得る。
In a seventh aspect of the invention, the method further comprises forming a device on the substrate that emits radiation at a predetermined wavelength, wherein the device has a cavity and the surface has a device. At least a portion of one edge of the cavity. According to this aspect of the invention,
The reduced size of the particles may range from 50% to 200% of the wavelength of the radiation at the substrate. The edges of the device having a rough surface state may be transmissive and may be the reflective edges of the device. The devices of the first, second and third aspects of the present invention may be textured by this method. The textured edge then has a substantially random diffractive photon structure. Any embodiment of the device or method according to the various aspects of the invention may be combined to achieve an advantageous light emitting device.

【0037】 〔発明の詳細な説明〕本発明の教示の目的で、本発明の
方法およびデバイスの好ましい実施態様を続けて説明す
る。本発明の他の別の実施態様あるいは均等な実施態様
が、添付の請求の範囲によってのみ限定される本発明の
範囲および本発明の真の概念を逸脱することなく想到さ
れ、また、実施され得ることは当業者には明らかであろ
う。
DETAILED DESCRIPTION OF THE INVENTION For the purpose of teaching the present invention, preferred embodiments of the method and device of the present invention will now be described. Other alternative or equivalent embodiments of the invention may be conceived and made without departing from the scope of the invention, which is limited only by the appended claims, and the true concept of the invention. That will be apparent to those skilled in the art.

【0038】図1aは、本発明のデバイスの実施態様に
よる発光ダイオード(LED)の層構造を示す。この層
構造は、この発明の詳細な説明で説明されるデバイスを
想定している。層構造を示すが、層は半導体材料(好ま
しくはIII−V族半導体材料)で形成され、異なる層は
異なる半導体から形成されていてもよい。層を、基板上
に蒸着してもよく、エピタキシャル成長してもよい。層
が形成されている基板を取り除き、層構造を支持体基板
17に蒸着する。支持体基板は透明であってもよい。別
の実施態様においては、層構造をまず基板上に蒸着し、
その後にオリジナルの基板を取り除いてもよい。活性層
10は、クラッド層11および12により、ならびに大
量にドープされたコンタクト層13および14により取
り囲まれる。層11および13は同じドーピング型であ
り、層12および14も同様である。層11および13
のドーピング型は、層13および14間に適切なバイア
スが与えられた場合に両方の型の電荷キャリア(電子お
よび正孔)が活性層中に注入され得るように、層12お
よび14のドーピング型と反対である。層11および1
2が形成される材料のバンドギャップエネルギーは、活
性層で放出される光子のエネルギーよりも通常は大き
い。よって、生じた光子の吸収は、薄いコンタクト層に
限定され、コンタクト層の表面15および16における
吸収に限定される。層10、11、12、13、および
14からなる半導体構造の全膜厚は薄く、代表的には
0.5〜5ミクロンであり、従ってこれらのLEDは薄
膜LEDと呼ばれる。薄い半導体膜を支持するために、
透明支持体17が取り付けられる。好ましい支持体は、
ガラス基板よりもむしろ光ファイバ・フェイス・プレー
トである。取り付けに好ましい手段は、熱的に安定で透
明なエポキシ18(EPOXY Technologi
esからのEPO−TEK 353NDなど)または透
明なポリイミドである。LED内の電流を層12および
14(これは、禁止的な直列抵抗をもたらす)を通る横
方向の流れのみによって活性層へ流さなければならない
ことを回避するために、表面16の部分を金属層19で
覆う。この金属層は、半導体層14へのコンタクト層と
して機能し、同時に、電流に対する低抵抗導電層として
機能する。金属シートは、光を出力するための開口部を
有する。ホスト基板に取り付けられる薄い半導体膜から
なる構造を形成する方法は、文献を参照することができ
る。例えば、本明細書において参照するために援用され
る同時継続特許出願EP−98870164.5(19
98年7月28日出願)は、適切な方法を開示してい
る。US−A−5 358 880は、もう1つの適切
な方法を開示している。
FIG. 1a shows the layer structure of a light emitting diode (LED) according to an embodiment of the device of the invention. This layer structure assumes the device described in the detailed description of the invention. Although a layer structure is shown, the layers are formed of a semiconductor material (preferably a III-V semiconductor material) and different layers may be formed of different semiconductors. The layers may be deposited on the substrate or grown epitaxially. The substrate on which the layer is formed is removed and the layer structure is deposited on the support substrate 17. The support substrate may be transparent. In another embodiment, the layer structure is first deposited on a substrate,
Thereafter, the original substrate may be removed. Active layer 10 is surrounded by cladding layers 11 and 12 and by heavily doped contact layers 13 and 14. Layers 11 and 13 are of the same doping type, as are layers 12 and 14. Layers 11 and 13
The doping type of layers 12 and 14 is such that when a suitable bias is applied between layers 13 and 14, both types of charge carriers (electrons and holes) can be injected into the active layer. And the opposite. Layers 11 and 1
The bandgap energy of the material from which 2 is formed is usually greater than the energy of the photons emitted in the active layer. Thus, the absorption of the resulting photons is limited to the thin contact layer and to the absorption at the contact layer surfaces 15 and 16. The total thickness of the semiconductor structure consisting of layers 10, 11, 12, 13, and 14 is small, typically 0.5 to 5 microns, so these LEDs are called thin-film LEDs. To support thin semiconductor films,
The transparent support 17 is attached. Preferred supports are
It is a fiber optic face plate rather than a glass substrate. A preferred means for attachment is thermally stable and transparent epoxy 18 (EPOXY Technology).
EPO-TEK 353ND from es) or transparent polyimide. To avoid having to flow the current in the LED to the active layer only by lateral flow through layers 12 and 14 (which results in forbidden series resistance), a portion of surface 16 is metallized. Cover with 19. This metal layer functions as a contact layer to the semiconductor layer 14 and, at the same time, functions as a low-resistance conductive layer for current. The metal sheet has an opening for outputting light. A method for forming a structure including a thin semiconductor film attached to a host substrate can be referred to literatures. See, for example, co-pending patent application EP-98870164.5 (19), which is incorporated herein by reference.
(Filed July 28, 98) discloses a suitable method. US-A-5 358 880 discloses another suitable method.

【0039】図1aの層構造は、本明細書において参照
するために援用される特許出願EP−9887009
9.3の教示に従って作製され得る。図1bは、本発明
による発光ダイオードの別法の構造を図示する。支持体
基板が反射側(発光ダイオード構造のキャビティのミラ
ー側)に配置され、該キャビティは、電荷キャリアの発
光再結合によって光子が生じる活性層を含む。ミラー
は、好ましくは誘電体22で覆われた金属23のミラー
であり、このミラーは電気伝導性でない。ミラーを通し
て電流を伝導するために、ミラーを通る1つまたは数個
の電気コンタクト14が存在する。ミラーは、透明でな
い支持体20に結合してもよい。この支持体は電気伝導
性であってよく、発光ダイオードのための電極コンタク
トとして機能できる。これはまた、例えばハイパワーの
用途においてLEDのヒートシンクとして機能するため
に、熱伝導性を有し、更に、積極的な冷却を含むように
設計されてもよい。金属23の支持体20への取り付け
は、ハンダ付けによって行われ得る。あるいは、ウェハ
ーボンディングもまた用いることができる。コンタクト
層13および14は、寄生吸収(または寄生的中性子吸
収)を低減するために、LEDへのコンタクトが存在し
ない領域から取り除かれていてもよい。コンタクト19
は、常套のワイヤーボンディング方法でボンディングす
るのに使用されてもよい。図2〜11に示される後続の
実施態様においては、支持体は、図1aに示すように透
明であるか、あるいは図1bに示すようにLEDのミラ
ー側に取り付けられるかのいずれかであり得る。
The layer structure of FIG. 1a is described in patent application EP-9888709, which is incorporated herein by reference.
It can be made according to the teachings of 9.3. FIG. 1b illustrates an alternative structure of a light emitting diode according to the present invention. A support substrate is arranged on the reflective side (mirror side of the cavity of the light-emitting diode structure), which cavity contains an active layer in which photons are generated by radiative recombination of charge carriers. The mirror is preferably a mirror of metal 23 covered with dielectric 22, which is not electrically conductive. There is one or several electrical contacts 14 through the mirror to conduct current through the mirror. The mirror may be coupled to a non-transparent support 20. This support may be electrically conductive and serve as an electrode contact for a light emitting diode. It may also be thermally conductive and designed to include active cooling, for example, to function as a heat sink for the LED in high power applications. The attachment of the metal 23 to the support 20 can be performed by soldering. Alternatively, wafer bonding can also be used. Contact layers 13 and 14 may be removed from regions where there is no contact to the LED to reduce parasitic absorption (or parasitic neutron absorption). Contact 19
May be used for bonding with conventional wire bonding methods. In subsequent embodiments shown in FIGS. 2-11, the support may be either transparent, as shown in FIG. 1a, or attached to the mirror side of the LED, as shown in FIG. 1b. .

【0040】図2は、本発明による発光ダイオードの実
施態様を図示する。図2に示すメサ・エッジ21は、傾
斜しており、コンタクト24を除いて誘電体層22およ
び金属層23により覆われている。コンタクト層13
は、高ドープ領域13による寄生的光吸収をできる限り
低減するために、コンタクト領域24を除いて上面のほ
とんどから取り除かれている。同じ理由により、この構
造の下部にあるコンタクト層14は、メサの下方にある
光出力窓から取り除かれている。活性層10内で生じ、
臨界角θCよりも大きい角度で放出された光子につい
て、傾斜したメサ・エッジのために複数のパスの後に、
反射されて角度θCとなる確率が増加する。例えば、軌
跡25の光子は、2回の反射の後に出射する。これに対
して、点線26は、実質的に垂直な側壁を有する常套の
LEDの壁を表す。このLEDにおいて、同じ光子は軌
跡27をたどり、出射できない。上述のように、電流は
金属層19によってLEDへ流される。層19へのコン
タクトは、デバイスの上部側に配置された金属コンタク
ト28によって達成される。
FIG. 2 illustrates an embodiment of a light emitting diode according to the present invention. The mesa edge 21 shown in FIG. 2 is inclined and covered with the dielectric layer 22 and the metal layer 23 except for the contact 24. Contact layer 13
Has been removed from most of the top surface except for the contact region 24 to reduce as much as possible the parasitic light absorption by the highly doped region 13. For the same reason, the contact layer 14 below this structure has been removed from the light output window below the mesa. Occurs in the active layer 10,
For photons emitted at angles greater than the critical angle θ C , after multiple passes due to the tilted mesa edge,
The probability of being reflected and becoming the angle θ C increases. For example, the photons in trajectory 25 exit after two reflections. In contrast, dashed line 26 represents a conventional LED wall having substantially vertical sidewalls. In this LED, the same photon follows the trajectory 27 and cannot be emitted. As described above, current is passed to the LED by the metal layer 19. Contact to layer 19 is achieved by metal contacts 28 located on the top side of the device.

【0041】本発明の要旨においては、放射線を発する
デバイスが開示され、ここで、該デバイスは放射線が生
じるキャビティを有し、該デバイスは、該キャビティの
少なくとも2つの近接または隣接するエッジであって、
断面において実質的に三角形を形成するエッジを含んで
よく、該エッジ間の角度は45°よりも小さく、該エッ
ジの少なくとも1つは透明部分を有してよい。図3は、
本発明のこの要旨の実施態様を示す。1つの実施態様に
おいては、2つのエッジが互いに近接または隣接してい
てもよく、一方のエッジが透明で、他方のエッジが反射
性である。透明でないエッジがメサ・エッジであっても
よい。また、透明なエッジがメサ・エッジであってもよ
い。従って、両方のエッジまたはエッジの1つが、デバ
イスの厚さ全体に亘って本質的に延在していてもよく、
デバイスの厚さは、メサ・エッジと透明な窓エッジとの
間として測定される。エッジは、凸凹の表面状態を有し
ていてもよい。本発明のこの要旨の好ましい実施態様に
おいては、メサ・エッジは45度以上の角度でテーパー
付けられる。このようにすると、ある特定の方向性を有
する光子のみが出ていくだけではない。光子はまた、よ
り少ないパスならびにより少ない再結合および再放出の
後に出ていく。従って、より高速のデバイス性能が達成
される。
In the gist of the present invention, a radiation emitting device is disclosed, wherein the device has a cavity in which the radiation originates, wherein the device is at least two adjacent or adjacent edges of the cavity. ,
The cross-section may include edges that form a substantially triangle, the angle between the edges being less than 45 °, and at least one of the edges may have a transparent portion. FIG.
2 shows an embodiment of this aspect of the invention. In one embodiment, the two edges may be close to or adjacent to one another, one edge being transparent and the other being reflective. Non-transparent edges may be mesa edges. Further, the transparent edge may be a mesa edge. Thus, both edges or one of the edges may extend essentially over the entire thickness of the device,
Device thickness is measured as between the mesa edge and the transparent window edge. The edge may have an uneven surface state. In a preferred embodiment of this aspect of the invention, the mesa edges are tapered at an angle greater than 45 degrees. In this case, not only photons having a specific direction are emitted. Photons also exit after fewer passes and less recombination and re-emission. Thus, faster device performance is achieved.

【0042】傾斜したメサ・エッジを有するLEDの好
ましい実施態様は、半導体の主面の法線に対して45度
より大きい角度を有するエッジを備えるLEDである。
そのようなLEDを、図3aに示す。法線に対するメサ
・エッジの角度θは、45°(45度)よりも大きい。
従って、補角(これは、LEDの1つの面に対するメサ
・エッジの角度である)は、φ=π/2−θである。図
3bは、傾斜したミラー面38および光の窓面39を示
す。、LEDの活性領域にて法線に対して角度α1で放
出された光子31の軌跡をたどることができる。メサ・
エッジでの第1の反射の後、この光子は角度α2=α1
2φに向け直される。この角度が臨界角θcよりもまだ
大きい場合には、その後メサ・エッジでの第2の反射に
より、光子は角度α3=α2−2φ=α1−4φに向け直
される。角度φが臨界角θcよりも小さくなるように選
択される場合には、これにより、光子が、その放出角α
1にかかわらず、複数回の反射の後に半導体から常に出
射するということが明らかである。放出は、再吸収およ
び続く光子の再放出なしで起こり、単に、メサ・エッジ
38のテーパー付けによる効果に基づいている。
A preferred embodiment of an LED having a slanted mesa edge is an LED with an edge having an angle greater than 45 degrees with respect to the normal to the major surface of the semiconductor.
Such an LED is shown in FIG. 3a. The angle θ of the mesa edge with respect to the normal is greater than 45 ° (45 degrees).
Therefore, the supplementary angle (which is the angle of the mesa edge with respect to one face of the LED) is φ = π / 2−θ. FIG. 3 b shows a tilted mirror surface 38 and a light window surface 39. The trajectory of the photons 31 emitted at an angle α 1 with respect to the normal in the active area of the LED can be followed. Mesa
After the first reflection at the edge, this photon has the angle α 2 = α 1
It is redirected to 2φ. If this angle is still greater than the critical angle θ c , then a second reflection at the mesa edge redirects the photons to the angle α 3 = α 2 -2φ = α 1 -4φ. If the angle φ is selected to be smaller than the critical angle θ c , this will cause the photon to have its emission angle α
Obviously, regardless of 1 , it will always leave the semiconductor after multiple reflections. Emission occurs without re-absorption and subsequent re-emission of photons and is solely based on the effect of tapering the mesa edge 38.

【0043】本発明のもう1つの要旨によれば、放射線
を所定の波長にて発するデバイスが開示され、該デバイ
スは、電荷キャリアの再結合によって放射線が生じる活
性層を備えるキャビティを有し、該キャビティは、実質
的にランダムな回折格子構造を有する少なくとも1つの
エッジを含む。デバイスのエッジは、放射線および/ま
たは電荷キャリアの閉じ込めのための領域または空間を
規定する。実質的にランダムな、部分的反射性を有する
回折格子構造を有する該エッジは、該デバイスの導波路
形成部分の少なくとも1つのエッジとして延在していて
もよい。本発明の放射線を発するデバイスは、放射線閉
じ込め空間を含むキャビティを有していてもよく、この
放射線閉じ込め空間は、該キャビティ内で放射線閉じ込
め空間よりも小さいサブ空間に該電荷キャリアを閉じ込
める、該電荷キャリアについての閉じ込め特徴を含む。
デバイスの導波路形成部分は、本発明のそのような実施
態様によれば、電気的な閉じ込め領域より大きな、デバ
イスの放射線閉じ込め領域であってよい。デバイスの導
波路形成部分として延在する該デバイスのエッジであっ
て、実質的にランダムな、部分的反射性を有する回折格
子構造を有するエッジは、また、該活性層に隣接し、あ
るいは該活性層にて延在していてもよい。これにより、
導波モードによるメサ領域からの光子の出射を回避する
方法が開示される。デバイスのキャビティの1つのエッ
ジは、メサ・エッジであってよい。本発明の実施態様に
おいては、デバイスの窓エッジにおいて透明な導電層を
用いない。これは、放出が起こらない場所における金属
層によって置き換えられる。
According to another aspect of the present invention, there is disclosed a device that emits radiation at a predetermined wavelength, the device having a cavity with an active layer in which radiation is generated by recombination of charge carriers, the device comprising: The cavity includes at least one edge having a substantially random grating structure. The edges of the device define an area or space for radiation and / or charge carrier confinement. The edge having a substantially random, partially reflective grating structure may extend as at least one edge of a waveguide forming portion of the device. The radiation emitting device of the present invention may have a cavity containing a radiation confinement space, wherein the radiation confinement space contains the charge carriers confining the charge carriers in a smaller subspace than the radiation confinement space. Includes containment features for the carrier.
The waveguide forming portion of the device, according to such an embodiment of the invention, may be a radiation confinement region of the device that is larger than the electrical confinement region. An edge of the device extending as a waveguide forming portion of the device, the edge having a substantially random, partially reflective grating structure may also be adjacent to the active layer or the active layer. It may extend in layers. This allows
A method is disclosed for avoiding the emission of photons from a mesa region by a guided mode. One edge of the device cavity may be a mesa edge. Embodiments of the present invention do not use a transparent conductive layer at the window edge of the device. This is replaced by a metal layer where no emission takes place.

【0044】本発明の好ましい実施態様によれば、放射
線を生じるために電荷キャリアが出会う領域(活性層)
は、表面再結合が起こり得る非自由(または実質的に非
自由な)表面またはエッジを有する。従って、本発明の
放射線を発するデバイスは、放射線閉じ込め空間を含む
キャビティを有していてもよく、この放射線閉じ込め空
間は、該キャビティ内で放射線閉じ込め空間よりも小さ
いサブ空間に該電荷キャリアを閉じ込める、該電荷キャ
リアについての閉じ込め特徴を含む。本発明のこの要旨
によるデバイスは、該放射線閉じ込め空間を規定するた
めの少なくとも1つのメサ・エッジを含むキャビティを
有していてもよく、該デバイスは、該キャビティ内に誘
電性材料からなるリングを更に含んでもよい。従って、
本発明のこの好ましい実施態様によれば、デバイスは、
光学的および電気的に閉じ込められ、電気的閉じ込め空
間は、光学的閉じ込め空間のサブ空間である。本発明の
この実施態様によるデバイスは、追加の手段なしで、あ
るいは追加の構造的特徴(デバイスにおける延在する大
きな隔離特徴など)なしで、形態ならびに機能の点で閉
じ込められ得る。デバイスは、該デバイス内での電荷キ
ャリアの再結合による影響を著しく低減させつつ動作す
ることができる。形態および機能の点でのこのような閉
じ込めは、例えば、該デバイスが単一の薄膜半導体に集
積された場合に行われ得る。本発明の好ましい実施態様
において、形態および機能の点での閉じ込めは、ダブル
・メサ・エッジによって、および/またはデバイスのキ
ャビティ内にある誘電性材料からなるリングの存在によ
って行われ得る。ダブル・メサ・エッジは、該デバイス
の活性層が位置する第2のメサ・エッジの上方にある第
1のメサ・エッジを含んでいてもよい。また、デバイス
は、該キャビティ内にある誘電性材料からなるリングの
上方または下方に位置する活性層を含んでいてもよい。
メサ・エッジの上にある隔離部プラス金属コーティング
を含むダブル・メサもまた開示される。そのようなもの
は、放射線を発する小さなデバイスにおいて表面再結合
を低減するのに重要である。単一のメサと酸化開口部と
の組合せもまた開示される。キャビティの表面またはエ
ッジは、テクスチャリングまたは凹凸形成されている。
このテクスチャリングは、放射線の波長よりも短いか、
あるいは長くてよく、実質的にランダムな回折格子構造
パターンであってよい。テクスチャリングまたは凹凸形
成は、キャビティ内部で光子をより散乱させ、従って、
デバイスの効率および速度を再び改善する。
According to a preferred embodiment of the present invention, the region where the charge carriers meet to generate radiation (active layer)
Have a non-free (or substantially non-free) surface or edge where surface recombination can occur. Accordingly, the radiation emitting device of the present invention may have a cavity containing a radiation confinement space, wherein the radiation confinement space confine the charge carriers in a sub-space smaller than the radiation confinement space, Including a confinement feature for the charge carrier. A device according to this aspect of the invention may include a cavity including at least one mesa edge for defining the radiation confinement space, the device including a ring of a dielectric material in the cavity. It may further include. Therefore,
According to this preferred embodiment of the present invention, the device comprises:
It is optically and electrically confined, and the electric confinement space is a subspace of the optical confinement space. A device according to this embodiment of the invention may be confined in form and function without additional means or without additional structural features (such as extended large isolation features in the device). The device can operate while significantly reducing the effects of charge carrier recombination within the device. Such confinement in form and function can be achieved, for example, when the device is integrated in a single thin-film semiconductor. In a preferred embodiment of the invention, confinement in form and function may be provided by double mesa edges and / or by the presence of a ring of dielectric material within the device cavity. The double mesa edge may include a first mesa edge above a second mesa edge where the active layer of the device is located. The device may also include an active layer located above or below a ring of dielectric material within the cavity.
Also disclosed is a double mesa that includes an isolation plus metal coating over the mesa edge. Such is important for reducing surface recombination in small radiation emitting devices. Combinations of a single mesa and an oxidized opening are also disclosed. The surface or edge of the cavity is textured or textured.
This texturing is shorter than the wavelength of the radiation,
Alternatively, it may be long and have a substantially random diffraction grating structure pattern. Texturing or asperity creates more scattering of photons inside the cavity, thus
Improve device efficiency and speed again.

【0045】図4および図5は、本発明のこの要旨によ
るデバイスの実施態様を示す。デバイスは、図1に示す
層構造に従って形成されている。図4においては、光出
力窓(コンタクト層14が取り除かれた部分)は、テク
スチャリングまたは凹凸形成されている表面41を有す
る。光子(さもなくば表面で内部全反射されていたであ
ろう光子)は、このために出力角度の組に散乱される。
これらの光子のある特定のフラクションは、デバイスか
ら出射することができる。加えて、散乱してデバイスへ
戻される光子は、入射角とは異なる角度で伝搬する。デ
バイスの上面での反射の後、これらの光子は、光出力窓
に再び到達する。またこれらの一部は、光出力窓から出
射し、一部はランダムな角度でデバイス内へ反射され
る。このプロセスは、半導体媒体中または(不完全な)
上部ミラーにて光子が再吸収されるまで繰り返される。
反射角のランダム化および光出力窓での複数回の出射の
機会の過程によって、ダイオード内で生じる光子の実質
的なフラクションが、デバイスから出射することができ
る。図5には、テクスチャリングされた表面51がミラ
ー面であるLEDを示す。反射角のランダム化および光
出力窓での複数のパスのための条件もまた、この構成に
おいても満たされる。テクスチャリングされた光出力窓
とテクスチャリングされたミラーとを組み合わせること
もまた可能である。テクスチャリングまたは凹凸形成さ
れている表面またはエッジは、実質的にランダムな回折
格子を有していてもよい。
FIGS. 4 and 5 show an embodiment of a device according to this aspect of the invention. The device is formed according to the layer structure shown in FIG. In FIG. 4, the light output window (the portion from which the contact layer 14 has been removed) has a textured or uneven surface 41. Photons (photons that would otherwise have been totally internally reflected at the surface) are scattered into the output angle set for this purpose.
Certain specific fractions of these photons can exit the device. In addition, photons scattered back to the device propagate at an angle different from the angle of incidence. After reflection at the top surface of the device, these photons reach the light output window again. Some of these exit the light output window and some are reflected into the device at random angles. This process can be performed in semiconductor media or (incomplete)
This is repeated until the photons are reabsorbed in the upper mirror.
Through the process of randomizing the angle of reflection and the opportunity for multiple exits at the light output window, a substantial fraction of the photons generated within the diode can exit the device. FIG. 5 shows an LED whose textured surface 51 is a mirror surface. The conditions for randomization of the reflection angle and multiple passes at the light output window are also satisfied in this configuration. It is also possible to combine a textured light output window with a textured mirror. The textured or textured surface or edge may have a substantially random grating.

【0046】更に、本発明のもう1つの要旨において
は、基板の少なくとも1つの表面の少なくとも一部をテ
クスチャリングまたは凹凸形成する方法が開示され、こ
の方法は、実質的にランダムに分布した粒子を該表面に
適用する工程;該粒子のサイズを減少させる工程;なら
びにその後に、該粒子をエッチングマスクとして用いな
がら該表面をエッチングする工程を包含する。従って、
これは、使用するエッチング技術が粒子を侵食しないこ
と、あるいは、この粒子は、使用するエッチャントに対
して耐性を有するか、または使用するエッチャントに対
して粒子に耐性を与えるための処理が施されたような粒
子であることを意味する。
Further, in another aspect of the present invention, there is disclosed a method of texturing or forming at least a portion of at least one surface of a substrate, the method comprising providing substantially randomly distributed particles. Applying to the surface; reducing the size of the particles; and thereafter, etching the surface using the particles as an etching mask. Therefore,
This is because the etching technique used does not attack the particles, or the particles are resistant to the etchant used, or have been treated to render the particles resistant to the etchant used. Particles.

【0047】図4および5に示すデバイスの表面のテク
スチャリングまたは凹凸形成は、半導体のエッチング用
のマスクとして用いられる密に充填されたコロイド状粒
子の単層を利用するこの方法を用いて達成することがで
きる。本発明のこの方法の好ましい実施態様において
は、半導体に付着されるコロイド状粒子の直径を、半導
体をエッチングする前に酸素プラズマを用いて減少させ
る。この方法では、コロイド状粒子は互いに付着してお
らず、エッチング後の表面は、より高い拡散性(または
乱反射性)を有する。コロイド状粒子のサイズは、極め
て重要なものではないが、有利には、これらは、半導体
内の光の波長λsの50%〜200%の直径を有する
(λs=λo/ns、λoは真空中の波長、nsは半導体の
屈折率)。酸素プラズマ中のサイズの減少は、代表的に
は元の直径の10%〜50%である。
The texturing or roughening of the surface of the device shown in FIGS. 4 and 5 is achieved using this method, which utilizes a monolayer of closely packed colloidal particles used as a mask for etching semiconductors. be able to. In a preferred embodiment of this method of the invention, the diameter of the colloidal particles attached to the semiconductor is reduced using an oxygen plasma before etching the semiconductor. In this method, the colloidal particles do not adhere to each other and the etched surface has a higher diffusivity (or diffuse reflection). The size of the colloidal particles is not critical, but advantageously they have a diameter of between 50% and 200% of the wavelength of light λ s in the semiconductor (λ s = λ o / ns , λo is the wavelength in vacuum, and ns is the refractive index of the semiconductor). The size reduction in the oxygen plasma is typically 10% to 50% of the original diameter.

【0048】コロイド状粒子が、半導体をエッチングす
るために使用されるエッチャントに対して耐性を有さな
い場合もある。これは、例えば、ウェットエッチングを
用いる場合である。このような場合について、本発明の
もう1つの実施態様による別法のテクスチャリングまた
は凹凸形成技術を以下に説明する。まず、薄いフォトレ
ジスト層を、テクスチャリングしなければならない発光
デバイスの表面に適用(または塗布)する。その後、有
利には単層の形態でコロイド状粒子を適用する。酸素プ
ラズマを用いてコロイド状粒子の直径を減少させ、同時
に、コロイド状粒子をマスクとして用いて薄いフォトレ
ジスト層をエッチングする。その後、フォトレジストパ
ターンをマスクとして用いて、半導体表面をエッチング
する。最後に、コロイド状粒子およびレジストを、例え
ば酸素プラズマ中で燃焼させることによって取り除く。
この技術の利点は、デバイスの表面に表面テクスチャリ
ングを形成するためにウェットエッチングを用いること
ができることである。ウェットエッチングは、円柱状構
造に対して傾斜したエッジをもたらす。傾斜角により、
上述したように(図2)、衝突する光子についてのより
高い出射確率を得ることができる。
In some cases, the colloidal particles are not resistant to the etchants used to etch the semiconductor. This is the case where, for example, wet etching is used. For such cases, alternative texturing or texture forming techniques according to another embodiment of the present invention are described below. First, a thin layer of photoresist is applied (or applied) to the surface of the light emitting device that must be textured. Thereafter, the colloidal particles are applied, preferably in the form of a single layer. Oxygen plasma is used to reduce the diameter of the colloidal particles while simultaneously etching the thin photoresist layer using the colloidal particles as a mask. Thereafter, the semiconductor surface is etched using the photoresist pattern as a mask. Finally, the colloidal particles and the resist are removed, for example, by burning in an oxygen plasma.
An advantage of this technique is that wet etching can be used to create surface texturing on the surface of the device. Wet etching results in sloping edges for the columnar structure. Depending on the angle of inclination,
As described above (FIG. 2), higher emission probabilities for colliding photons can be obtained.

【0049】表面テクスチャリング用のマスクを形成す
るための別法は、デバイスをフォトレジストで覆い、光
照射によってこのフォトレジストにテクスチャリング・
パターンを現像する。光照射は、密着焼付け機またはス
テッパーの金属マスクを通じて行ってもよい。これは、
赤色、近赤外および赤外のLEDに特に適当である。な
ぜなら、これらの波長は200nm以上のオーダーを有
するテクスチャリング特徴を必要とするからであり、そ
のような解像度は、適切なフォトレジストを紫外線また
は深紫外線で光照射することによって直接に達成され得
る。この加工方法の利点は、アレイの全てのLEDを同
様に形成することができ、等しい光出力を保証するとい
うことにある。表面テクスチャリング用のマスクをフォ
トレジストを用いて形成するための更なる別法は、フォ
トレジストのランダムな、あるいは擬似ランダムな光照
射を、適切な波長(深紫外光、紫外光、および電子ビー
ムを含む)を有する適切な光源を用いる直接的な光照射
によって得ることである。直接的な光照射は、直接描画
によって達成され得る。これは、レーザーなどのコヒー
レントな光源の正反射パターンを生じさせることによっ
ても達成され得る。
An alternative to forming a mask for surface texturing is to cover the device with a photoresist and to expose the photoresist to light by texturing.
Develop the pattern. Light irradiation may be performed through a metal mask of a contact printing machine or a stepper. this is,
Particularly suitable for red, near infrared and infrared LEDs. Because these wavelengths require texturing features having an order of 200 nm or more, such resolution can be achieved directly by irradiating a suitable photoresist with UV or deep UV. The advantage of this processing method is that all the LEDs of the array can be formed in the same way, ensuring equal light output. Yet another alternative for forming a mask for surface texturing using photoresist is to apply random or pseudo-random light irradiation of the photoresist to the appropriate wavelength (deep ultraviolet, ultraviolet, and electron beam). ) By direct light irradiation using a suitable light source. Direct light irradiation can be achieved by direct writing. This can also be achieved by creating a specular pattern of a coherent light source such as a laser.

【0050】図1、2、3、4、および5に示す本発明
の要旨は、半導体媒体の側部での最終的に複数回の反射
の後で、光子が再吸収される前に、光子が半導体媒体か
ら出射する確率を増大させる。これは、大きい量子効率
を有する高速の発光ダイオードをもたらす。速度を更に
増大させ、発光ダイオードをアレイ状に高密度でパッキ
ングし得るために、発光ダイオードの横方向のサイズを
減少させることもまた必要である。本発明がいかにして
高効率発光ダイオードを小型化し得るかを更に示す。
The gist of the present invention, shown in FIGS. 1, 2, 3, 4, and 5, is that after the final multiple reflections at the sides of the semiconductor medium, before the photons are reabsorbed, Increases the probability of emission from the semiconductor medium. This results in a fast light emitting diode with high quantum efficiency. It is also necessary to reduce the lateral size of the light emitting diodes in order to further increase the speed and to be able to pack the light emitting diodes in a dense array. It further shows how the present invention can reduce the size of a high efficiency light emitting diode.

【0051】メサの周辺部における表面再結合を減少さ
せるために、本発明による発光ダイオードの好ましい実
施態様を図6に示す。図2の実施態様の傾斜したメサ・
エッジならびにテクスチャリングされた上面または下面
に加えて、このLEDはダブル・メサの使用を含む。第
1のメサ61は、この構造の活性層10に達していな
い。好ましくは、半導体領域62は、その自由表面63
の下方にて電荷キャリアが空乏化するような深さを有す
る。従って、第1のメサがLEDの活性層を貫通してい
ない場合であっても、ダイオード領域は、第1のメサに
よって規定される。下部のドープした半導体層への電気
コンタクトを形成するために、活性層を貫通し、下部コ
ンタクト層中に達する第2のメサ64をエッチングする
必要があり得る。空乏層62のおかげで、この第2のメ
サ64の自由エッジ65においては、上部電極24に由
来するキャリアが流出(flood)できず、従って、
このエッジにおける寄生的表面再結合が抑制される。
To reduce surface recombination at the periphery of the mesa, a preferred embodiment of a light emitting diode according to the present invention is shown in FIG. The inclined mesa of the embodiment of FIG.
In addition to the edges as well as the textured top or bottom surface, this LED involves the use of double mesas. The first mesa 61 does not reach the active layer 10 having this structure. Preferably, the semiconductor region 62 has its free surface 63
Under such a depth that the charge carriers are depleted. Thus, even if the first mesa does not penetrate the active layer of the LED, the diode area is defined by the first mesa. To form an electrical contact to the underlying doped semiconductor layer, it may be necessary to etch a second mesa 64 that penetrates the active layer and extends into the underlying contact layer. Due to the depletion layer 62, at the free edge 65 of the second mesa 64, carriers originating from the upper electrode 24 cannot flow, and thus,
Parasitic surface recombination at this edge is suppressed.

【0052】別法の好ましい実施態様を図7に図示す
る。この場合、酸化物からなるリング71が、メサの直
径よりも小さい直径を有する開口部72に電流を閉じ込
める。酸化物の下方の領域74においては、電荷キャリ
アが完全に空乏化しており、これにより、上部電極から
注入され、電流開口部72を通過させられるキャリア
は、メサの表面75に達することができない。これはま
た、寄生的な表面再結合電流を低減する効果を有する。
加えて、上部コンタクトは、リング・コンタクト76と
して形成され、酸化物リング71の上方に位置する。誘
電体22で覆われたミラー23の反射は、コンタクト用
金属は吸収を起こすとして知られているので、コンタク
ト用金属76での反射よりも良好である。図7の構造に
おいて、ほとんどの光は、誘電体で覆われたミラーの直
ぐ下で生じ、従って、上部ミラーの反射は、光が上部コ
ンタクトの下方で生じる構造におけるものよりも良好で
ある。生じた光を遮ることなく発光ダイオードへの電気
コンタクトを形成するためのもう1つの方法は、透明な
導電性の上部コンタクトを用いることである。そのよう
なコンタクトは、好ましくはインジウム−スズ酸化物
(ITO)用いて形成され得る。光の窓は、そのような
物質で部分的にまたは全体的に覆われていてもよく、こ
の物質は、放出される光に対して透明であり、同時に、
良好な電気コンタクトを提供し得る。
An alternative preferred embodiment is illustrated in FIG. In this case, a ring 71 of oxide traps current in an opening 72 having a diameter smaller than the diameter of the mesa. In the region 74 below the oxide, the charge carriers are completely depleted, so that carriers injected from the top electrode and passed through the current opening 72 cannot reach the surface 75 of the mesa. This also has the effect of reducing parasitic surface recombination currents.
In addition, the upper contact is formed as a ring contact 76 and is located above the oxide ring 71. The reflection from the mirror 23 covered by the dielectric 22 is better than the reflection from the contact metal 76 because the contact metal is known to cause absorption. In the structure of FIG. 7, most of the light occurs just below the dielectric-covered mirror, so the reflection of the top mirror is better than in the structure where the light occurs below the top contact. Another method for making electrical contacts to light emitting diodes without blocking the generated light is to use a transparent conductive top contact. Such contacts can be formed, preferably using indium-tin oxide (ITO). The window of light may be partially or completely covered with such a material, which is transparent to the emitted light,
Good electrical contact can be provided.

【0053】もちろん、表面再結合を低減し、金属コン
タクトの下方で光が生じることを回避するために、ダブ
ル・メサおよび酸化物の使用の組合せもまた行うことが
できる。例を図8に示す。この図に示すLEDは酸化物
層を有し、この酸化物層は、メサ全体を囲むリングを形
成しないが、メサの一部を制限する。
Of course, a combination of the use of double mesas and oxides can also be performed to reduce surface recombination and to avoid light generation below metal contacts. An example is shown in FIG. The LED shown in this figure has an oxide layer, which does not form a ring surrounding the entire mesa, but limits a portion of the mesa.

【0054】LEDのメサで生じた光のある特定のフラ
クションは、メサ領域から出射し、導波によって半導体
基板内を進む。導波路は、図2の面291と292との
間に形成される。例えば拡散性を有するようにするため
に、これらの面の少なくとも1つをテクスチャリングま
たは凹凸形成した場合、より効率的なLEDが得られ
る:この場合、導波路を通る光の一部は、各反射におい
て半導体の外部にカップリングする。図9に例を示す:
光子91(ガイドされて、最終的には半導体基板に吸収
されていたであろう光子)は、テクスチャリングまたは
凹凸形成92によってLEDから出射する。なぜなら、
このテクスチャリングがメサ領域を超えて延在している
からである。従って、このようにすると、導波路の少な
くとも1つのエッジとして延在する実質的にランダムな
回折格子構造を有するエッジをデバイスに形成すること
により、導波路がデバイスの一部分を形成する。導波路
の凸凹のエッジは、導波路の上面または下面であってよ
い。このエッジは、該活性層に隣接するか、これに延在
していてよい。導波路は、1次元または2次元で延在し
ていてよい。従って、光学的閉じ込め領域は、最終的に
はメサ領域よりも大きいものとなってよい。
A particular fraction of the light generated by the mesas of the LED exits the mesa region and travels through the semiconductor substrate by waveguiding. The waveguide is formed between surfaces 291 and 292 in FIG. If at least one of these surfaces is textured or textured, for example to be diffusive, a more efficient LED is obtained: in this case some of the light passing through the waveguide is Coupling outside the semiconductor in reflection. FIG. 9 shows an example:
Photons 91 (photons that would have been guided and eventually absorbed by the semiconductor substrate) exit the LED by texturing or texture formation 92. Because
This is because the texturing extends beyond the mesa region. Thus, in this manner, the waveguide forms part of the device by forming an edge on the device having a substantially random grating structure extending as at least one edge of the waveguide. The uneven edge of the waveguide may be the upper or lower surface of the waveguide. This edge may be adjacent to or extend to the active layer. The waveguide may extend in one or two dimensions. Thus, the optical confinement region may ultimately be larger than the mesa region.

【0055】メサ領域の外部で半導体導波路にて失われ
ていたであろう光を外部にカップリングするための別法
は、この光をメサ領域または光学的閉じ込め領域へ反射
するミラーを想定することにある。図10では、ダブル
・メサ構造によってこれを達成している。深いメサ10
1は、第1のメサを取り囲み、活性層を貫通し、層12
を通過して下部コンタクトまでエッチングされている。
メサ・エッジは、誘電体で覆われた金属ミラー(これ
は、高い反射力を有する)によって覆われている。図9
の構造ではメサ領域から出射していた光子は、図10の
デバイス構造では、メサまたは光学的閉じ込め領域へ反
射して戻される。
An alternative for coupling out light that would have been lost in the semiconductor waveguide outside the mesa region, envisions a mirror that reflects this light to the mesa region or optical confinement region. It is in. In FIG. 10, this is achieved by a double mesa structure. Deep mesa 10
1 surrounds the first mesa, penetrates the active layer,
Is etched to the lower contact.
The mesa edges are covered by a dielectric covered metal mirror, which has high reflectivity. FIG.
In the device structure of FIG. 10, the photons emitted from the mesa region are reflected back to the mesa or the optical confinement region in the device structure of FIG.

【0056】図11は、図10の構造の別法であって、
ただ1つのメサを用いる構造を示す。活性層は、酸化物
の閉じ込めリングの上部に位置する。ただ1つのメサが
存在するので、図11の構造を図10の構造よりも小さ
くすることができる。酸化物の閉じ込めは、電気的に小
さなダイオードとし、これにより、低い電流レベルにて
かなり大きな電流密度を、換言すれば、低い電流レベル
にて高速のデバイスをもたらす。実際、図10および1
1に示す本発明の実施態様の教示によれば、導波路の少
なくとも1つのエッジとして延在する実質的にランダム
な回折格子構造を備えるエッジを有するデバイスが作製
され、この導波路がデバイスの一部分を形成している。
単一のメサならびに金属層19によって囲まれる光出力
窓は、図11の構造を光学的に閉じ込められた小さなL
EDとし、これは、高解像度の用途に対して重要であ
る。また、高速の用途に対しては、光学的に小さなソー
スを有すること(光学系を通って伝達される光ビームの
スポットサイズは、光源のスポットサイズのオーダーを
有すること)が重要であり、高速の受光部(またはレシ
ーバー)に対しては、検出部(またはディテクタ)側で
のスポットサイズが小さいことが必要である。
FIG. 11 is an alternative to the structure of FIG.
A structure using only one mesa is shown. The active layer is located on top of the oxide confinement ring. Since there is only one mesa, the structure of FIG. 11 can be smaller than the structure of FIG. Oxide confinement results in an electrically small diode, which results in a much higher current density at lower current levels, in other words, a faster device at lower current levels. In fact, FIGS. 10 and 1
In accordance with the teachings of the embodiment of the present invention shown in FIG. 1, a device having an edge with a substantially random grating structure extending as at least one edge of the waveguide is fabricated, wherein the waveguide comprises a portion of the device. Is formed.
A light output window surrounded by a single mesa and metal layer 19 provides a small L optically confined structure of FIG.
ED, which is important for high resolution applications. Also, for high speed applications, it is important to have an optically small source (the spot size of the light beam transmitted through the optical system should be on the order of the spot size of the light source). It is necessary for the light receiving unit (or receiver) to have a small spot size on the detecting unit (or detector) side.

【0057】本発明によるデバイスの最良の実施形態を
以下に説明する。
A preferred embodiment of the device according to the present invention will be described below.

【0058】本発明の最良の実施形態において、図12
に示すデバイス構造ならびに以下に示すプロセス・フロ
ーの例を開示する。図12に示すデバイス構造は、2次
元で延在している導波路構造であって、実質的にランダ
ムな回折格子構造を備える凸凹の表面構造122を有す
る導波路構造を有し、凹凸特徴は、デバイスの活性層1
0に及んでいる。メサ領域は、酸化物リング71を含
む。デバイスの透明な窓41は、実質的にランダムな回
折格子構造を備える凸凹の表面構造を有する。デバイス
は、下部電極コンタクト(124)、上部電極コンタク
ト(125)、および隔離層(125)を有する。デバ
イスは、誘電体(127)で覆われた金属ミラー(12
8)を有する支持体(129)にファンデルワールス結
合によって取り付けられる。有利には、本発明の最良の
実施形態のデバイス構造は、デバイスからなるアレイ状
に結み合わせることができる。デバイスからなるこのア
レイにおいては、該アレイの個々のデバイスは、図12
に示すように形態および機能の点で閉じ込められてい
る。該アレイの個々のデバイスは、メサ・エッジで規定
され、個々のデバイス間にある溝は、実質的にランダム
な回折格子構造を有する。デバイスからなるアレイは、
単一の電気的アノードコンタクトと単一の電気的カソー
ドコンタクトとを有していてよい。
In the preferred embodiment of the present invention, FIG.
The example of the device structure shown below and the process flow shown below are disclosed. The device structure shown in FIG. 12 is a waveguide structure that extends in two dimensions, has a waveguide structure having an uneven surface structure 122 with a substantially random diffraction grating structure, , Active layer 1 of the device
It reaches zero. The mesa region includes an oxide ring 71. The transparent window 41 of the device has an uneven surface structure with a substantially random grating structure. The device has a lower electrode contact (124), an upper electrode contact (125), and an isolation layer (125). The device is a metal mirror (12) covered with a dielectric (127).
8) attached to the support (129) with van der Waals bonds. Advantageously, the device structure of the best embodiment of the present invention can be tied into an array of devices. In this array of devices, the individual devices of the array are shown in FIG.
Are confined in form and function. The individual devices of the array are defined by mesa edges, and the grooves between the individual devices have a substantially random grating structure. An array of devices
It may have a single electrical anode contact and a single electrical cathode contact.

【0059】1.最良の形態の構造 最良の形態のデバイスの詳細な層構造を以下に示す。1. Best Mode Structure The detailed layer structure of the best mode device is shown below.

【表1】Riber 3200分子線エピタキシー装置
を用いて成長させた最良の形態のデバイスの層構造
TABLE 1 Layer structure of best mode device grown using a River 3200 molecular beam epitaxy apparatus.

【0060】2.最良の形態のプロセッシング 30〜60ミクロンの直径を有するメサを、Al0.98
0.02As層71およびGaAs活性層10を通じてエ
ッチングする。Al0.98Ga0.02As層を、380℃で
外側を16〜24ミクロンまで酸化させる。メサに得ら
れる電流閉じ込め開口部1271は、12〜30ミクロ
ンの直径を有する。この電流の閉じ込めは、光の発生を
上部金属コンタクト123の下方よりもむしろ光学窓の
下方の領域に局在化する。活性層がGaAsからなるた
めに、LEDの放出波長は865nmである。下部コン
タクト124は、合金AuGe/Ni/Auパッドであ
り、上部コンタクト123は、非合金Ti/Auパッド
である。ボンディングパッドの下方の隔離部は、硬化し
たポリイミド膜125である。これに続いて、デバイス
の上部側41ならびに導波路もまたテクスチャリングさ
れる。400nmの直径を有するポリスチレン・スフィ
ア(またはポリスチレン球体)の単層が水面に形成さ
れ、親水性となるように処理されたデバイス表面に移さ
れる。この場合、ビーズによるデバイス表面のカバレッ
ジは、代表的には60%である。これは、酸素プラズマ
中でポリスチレン・スフィアの直径を減少させることに
よって約50%までにされる。塩素によって助長される
アルゴン・エッチングによって、このスフィアをマスク
として用いてウェハーをエッチングする。最適なエッチ
深さは、170nmであることが判明した。最終工程
は、デバイスの下方で50nmのAlAs犠牲層を用い
るエピタキシャル・リフトオフによって、処理したデバ
イスをポリイミド127で覆われた金のミラー128
(これはシリコンウェハー129に蒸着されている)の
上に移すことである。
2. Best Mode Processing Mesas having a diameter of 30-60 microns were converted to Al 0.98 G
Etch through the a 0.02 As layer 71 and the GaAs active layer 10. The Al 0.98 Ga 0.02 As layer is oxidized at 380 ° C. to 16-24 microns on the outside. The resulting current confinement opening 1271 in the mesa has a diameter of 12-30 microns. This current confinement localizes the light generation to a region below the optical window rather than below the top metal contact 123. Since the active layer is made of GaAs, the emission wavelength of the LED is 865 nm. The lower contact 124 is an alloy AuGe / Ni / Au pad, and the upper contact 123 is a non-alloy Ti / Au pad. The isolation below the bonding pad is a cured polyimide film 125. Following this, the top side 41 of the device as well as the waveguide are also textured. A monolayer of polystyrene spheres (or polystyrene spheres) having a diameter of 400 nm is formed on the water surface and transferred to a device surface that has been treated to be hydrophilic. In this case, the coverage of the device surface by the beads is typically 60%. This is made up to about 50% by reducing the diameter of the polystyrene sphere in an oxygen plasma. The wafer is etched using this sphere as a mask by an argon etch assisted by chlorine. The optimum etch depth was found to be 170 nm. The final step is to subject the processed device to a gold mirror 128 covered with polyimide 127 by epitaxial lift-off using a 50 nm AlAs sacrificial layer below the device.
(This is deposited on the silicon wafer 129).

【0061】詳細なプロセス・フローを以下に示す。 1)主要なメサ ・直径30〜60μmの円のリソグラフィーによる画成 ・Al0.98Ga0.02As酸化層(層構造の層6〜8)に
ほぼ達するまでのH2SO4:H22:DI(1:8:2
00)中でのエッチング(約4分) ・クエン酸:H22(10:1)中での下方への酸化物
層までの完全なエッチング(約1分) ・H2SO4:H22:DI(1:8:200)中での2
分間のエッチング(酸化層および活性層の除去) ・アセトン中でのレジストの除去 2)酸化 ・直径60ミクロンのデバイス・メサのための375℃
(10分間)、ならびに30ミクロンのデバイス・メサ
のための365℃での、ウェット窒素中におけるAl
0.98Ga0.02As層のウェット熱酸化 ・Al0.98Ga0.02As層の約20μmの、それぞれ深
さ20ミクロンまたは8ミクロンまでの外側からの酸化 3)n−コンタクト(124) ・デバイス・メサから約50μmの距離にある60μm
の開口部のリソグラフィーによる画成 ・H2SO4:H22:DI(1:8:200)中での自
己整合エッチング ・AuGe/Ni/Au(120/10/60nm)の
金属コンタクトの蒸着 ・アセトン中でのリフトオフ ・380℃、30秒間でのコンタクトのアニール 4)ポリイミド(125) ・5000UPM、80秒間での接着促進剤PIQカッ
プラー(Hitachi)のスピン ・160℃、5分間でのベーク ・3000RPM、30秒間でのPIQ13HV10
(Hitachi)のスピン ・1分あたり1℃でのランプ(または傾き)での50℃
までのベーク ・オーブン内で、120℃、30分間でのベーク ・フォトリソグラフィーによるポリイミドのパターニン
グ ・FOG内での350℃までのゆるやかなベーク(ラン
プ時間:35分間)、350℃での10分間の保持 5)上部コンタクト(123) ・上部p−コンタクト領域(約10μmだけデバイス・
メサと重なる)のリソグラフィーによる画成 ・2分間、100Wでの酸素プラズマ処理 ・TiW/Au金属コンタクト(40/250nm)の
蒸着 ・アセトン中でのリフトオフ 6)上部GaAs層の除去 ・クエン酸:H22(5:1)中での10秒間の上部層
のエッチング(上部GaAs層の選択除去) 7)表面の凹凸形成(図13を参照のこと) ・直径430nmのポリスチレン・スフィアのデバイス
表面への付着: ・デバイス表面を親水性にするための1分間、100W
での酸素プラズマ処理 ・水面上にあるスフィアからなる単層の形成(図13a
を参照のこと) ・純水中へのデバイスの浸水(デバイスを水で覆うた
め)、ならびに続いて ・水面上にあるスフィア層を通過させてのデバイスの浸
水、その後(図13aを参照のこと) ・スフィアの膜をデバイス上に移すための、水からのデ
バイスの取り出し(図13aおよびbを参照のこと) ・デバイス上にある水の蒸発(図13bおよびc;図1
3dに示す結果の写真を参照のこと) ・酸素プラズマ中でのスフィアの約350nmまでの収
縮(3分間、100W)(図14aおよびbを参照のこ
と) ・円筒状の柱を形成するための、深さ170nmまでの
ドライ・エッチング(塩素によって助長されるArミリ
ング)(図15を参照のこと) ・スフィアの除去: ・酸素プラズマを用いる(15分、100W) ・あるいは、接着テープを用いる ・熱アセトン中でのサンプルの超音波洗浄(図16を参
照のこと) ポリスチレン・スフィアは、Duke Scienti
fic CorporationのNanospher
e(商標)の標準サイズのものである。この製品はポリ
マー・ミクロスフィアの水性懸濁液である。ミクロスフ
ィアは、ポリスチレンからなる。酸素プラズマ処理は、
Plasma Technology社のプラズマシス
テム内で行われる。このシステムの使用手順は、IME
CのISO−9000手順:Stefan Peete
rsによるNo. 11、第6頁の「MMICプロセス
におけるウェット・エッチ(Wet etches i
nthe MMIC process)」(文書参照番
号17703、1997年10月30日より、Ver.
0.1.00)に示されている。この手順との唯一の
差異は、RFパワーおよび時間(LEDプロセスに対し
て100Wで3分間)である。 8)エピタキシャル・リフトオフおよびファンデルワー
ルス結合 ・サンプルを劈開して約1.5×3mmの小片とするこ
と ・アピエゾン(Apiezon)黒色ワックスによるサ
ンプルの上部の被覆 ・エピタキシャル層が基板から完全に剥離するまでの、
10%HF中でのAlAs剥離層のエッチング(約4〜
6時間を要する) ・以下のようにして形成された、エピタキシャル層のポ
リイミド/Auミラー上への水中での移し替え ・ポリッシュしたシリコンウェハーへのTi/Au(4
0/200nm)の蒸着 ・60秒間、10000rpmでのポリイミドPIQ1
3のスピン ・上記のポリイミドのハード・ベーク これにより、金のミラーの上に170nmの厚さのポリ
イミド層を得る。 ・ミラーを親水性にするための1分間、100Wでの酸
素プラズマ処理 ・少なくとも2時間の約2gの力でのサンプルのプレス ・クロロホルム中でのワックスの溶解
The detailed process flow is shown below. 1) Main mesas • Lithographic definition of a circle with a diameter of 30 to 60 μm • H 2 SO 4 : H 2 O 2 : DI until the Al 0.98 Ga 0.02 As oxide layer (layers 6 to 8 of the layer structure) is almost reached (1: 8: 2
00) (in about 4 minutes) Complete etching down to the oxide layer in citric acid: H 2 O 2 (10: 1) (about 1 minute) H 2 SO 4 : H 2 in 2 O 2 : DI (1: 8: 200)
Min etching (removal of oxide layer and active layer) ・ Removal of resist in acetone 2) Oxidation ・ 375 ° C. for device mesa 60 μm in diameter
(10 minutes), and Al in wet nitrogen at 365 ° C. for 30 micron device mesas
Wet thermal oxidation of 0.98 Ga 0.02 As layer. Oxidation of about 20 μm of Al 0.98 Ga 0.02 As layer from outside to a depth of 20 μm or 8 μm, respectively. 3) n-contact (124). 60μm at a distance of
Lithography by defining · H 2 SO openings 4: H 2 O 2: DI (1: 8: 200) of the metal contact of the self-aligned etch · AuGe / Ni / Au (120 /10 / 60nm) of in Vapor deposition • Lift-off in acetone • Contact annealing at 380 ° C for 30 seconds 4) Polyimide (125) • Spin of adhesion promoter PIQ coupler (Hitachi) at 5000 UPM for 80 seconds • Bake at 160 ° C for 5 minutes PIQ13HV10 at 3000 RPM for 30 seconds
(Hitachi) spin-50 ° C with ramp (or tilt) at 1 ° C per minute
Baking in oven at 120 ° C. for 30 minutes Patterning of polyimide by photolithography Slow baking in FOG up to 350 ° C. (ramp time: 35 minutes) at 350 ° C. for 10 minutes Hold 5) Upper contact (123) Upper p-contact area (device only about 10 μm)
Lithographic definition of (overlying the mesas) 2 Oxygen plasma treatment at 100 W for 2 min. Deposition of TiW / Au metal contacts (40/250 nm). Liftoff in acetone 6) Removal of upper GaAs layer. Citric acid: H Etching of upper layer in 2 O 2 (5: 1) for 10 seconds (selective removal of upper GaAs layer) 7) Formation of surface irregularities (see FIG. 13) ・ Device surface of polystyrene sphere having a diameter of 430 nm Adhesion to: 100 W for 1 minute to make the device surface hydrophilic
-Plasma treatment at room temperature-Formation of a single layer of spheres on the water surface (Fig. 13a)
-Flooding of the device in pure water (to cover the device with water), and subsequently-flooding of the device through a sphere layer above the water surface, then (see Figure 13a) 1) removal of the device from the water to transfer the membrane of the sphere onto the device (see FIGS. 13a and b) evaporation of the water on the device (FIGS. 13b and c; FIG. 1)
(See photo of results shown in 3d) Shrinkage of spheres in oxygen plasma to about 350 nm (3 min, 100 W) (see FIGS. 14a and b) To form cylindrical pillars Dry etching (Ar milling assisted by chlorine) to 170 nm depth (see FIG. 15) Sphere removal: using oxygen plasma (15 minutes, 100 W) or using adhesive tape Ultrasonic cleaning of samples in hot acetone (see FIG. 16) Polystyrene spheres were
Fic Corporation's Nanosphere
e (trademark) of standard size. This product is an aqueous suspension of polymer microspheres. Microspheres are made of polystyrene. Oxygen plasma treatment
This is performed in a Plasma Technology plasma system. The procedure for using this system is
C ISO-9000 Procedure: Stefan Peete
rs. 11, page 6, “Wet etches in MMIC process”
nthe MMIC process ”(document reference number 17703, from October 30, 1997, Ver.
0.1.00). The only difference from this procedure is the RF power and time (100 W for LED process for 3 minutes). 8) Epitaxial lift-off and Van der Waals bonding Cleaving the sample into small pieces of about 1.5 x 3 mm Coating of the top of the sample with Apiezon black wax Epitaxial layer completely detached from substrate For up to,
Etching of AlAs release layer in 10% HF (about 4 to
6 hours) ・ Transfer of the epitaxial layer formed as follows in water on a polyimide / Au mirror ・ Ti / Au (4) on a polished silicon wafer
0/200 nm) Deposition of polyimide PIQ1 at 10,000 rpm for 60 seconds
Spin of 3 Hard bake of polyimide as above This results in a 170 nm thick polyimide layer on the gold mirror. Oxygen plasma treatment at 100 W for 1 minute to make the mirror hydrophilic.Pressing the sample with about 2 g force for at least 2 hours.Dissolving the wax in chloroform.

【0062】本発明の最良の形態によるデバイスについ
ての測定 測定およびセットアップ較正(キャリブレーション)の
説明 デバイスの上部および下部のコンタクトを針で探針し、
順バイアスを付与する。デバイスを通る電流を測定す
る。較正した赤外線検出器(Newport 818−
SL)により発光を検出し、LEDの中央の波長(87
0nm)に較正した強度計で測定する。測定中、デバイ
スの上方約5cmに検出器を配置する。LEDの全光出
力パワー(または全光出力強度)Ptotは、式
Measurements on the Device According to the Best Mode of the Invention Measurement and Setup Description of Calibration (Calibration) Probe the top and bottom contacts of the device with a needle,
Apply a forward bias. Measure the current through the device. Calibrated infrared detector (Newport 818-
SL), the light emission is detected, and the wavelength (87
0 nm). During the measurement, place the detector approximately 5 cm above the device. The total light output power (or total light output intensity) P tot of the LED is given by the formula

【数1】 を用いて計算され、ここで、Pmeasは強度の測定値、d
はデバイスと検出器との間の距離、rは検出器の活性領
域の半径(r=5.65mm)である。この式は、LE
Dのランベルトの出力(または完全拡散性の出力)を仮
定しており、これは別々の測定により確認してある。検
出器とデバイスとの間の正確な距離は、以下のようにし
て決定される:サンプルホルダーと検出器のハウジング
との間の距離は、カリパス(または測径器)を用いて
0.1mmよりも高い精度で測定され得る。この測定長
と正しい距離との間のオフセットは、サンプルと検出器
との間の距離を様々に変化させて出力パワーを測定する
ことによって決定され得る。正確なオフセットの場合、
上記の式は、いかなる高さに対しても同一の結果を与え
る。
(Equation 1) Where P meas is a measure of intensity, d
Is the distance between the device and the detector, and r is the radius of the active area of the detector (r = 5.65 mm). This equation is LE
The Lambertian output of D (or the fully diffusive output) is assumed, which has been confirmed by separate measurements. The exact distance between the detector and the device is determined as follows: The distance between the sample holder and the detector housing is less than 0.1 mm using calipers (or calipers). Can also be measured with high accuracy. The offset between this measurement length and the correct distance can be determined by varying the distance between the sample and the detector and measuring the output power. For exact offsets,
The above equation gives the same result for any height.

【0063】外部量子効率は、式The external quantum efficiency is given by the equation

【数2】 で計算され、Ephotは放出される光子のエネルギー、q
は電荷素量である。
(Equation 2) Where E phot is the energy of the emitted photon, q
Is the elementary charge.

【0064】準静的特性 図17は、LEDを通る電流に対する上述の外部量子効
率の測定値を示す。LEDは120nmの厚さの活性層
を有し、酸化開口部は12ミクロンの直径を有する。4
つのタイプのデバイス間で比較を行う: 曲線A:ステップ9および10なしのLED 曲線B:ステップ9なし、ステップ10ありのLED 曲線C:ステップ9および10あり、バリエーションa
およびbなしのLED 曲線D:ステップ9および10ならびにバリエーション
aあり、バリエーションbなしのLED 曲線E:工程9および10ならびにバリエーションaお
よびbありのLED:非常に高い効率が得られる。
Quasi-Static Characteristics FIG. 17 shows the above-described external quantum efficiency measurements for the current through the LED. The LED has a 120 nm thick active layer and the oxidized openings have a diameter of 12 microns. 4
A comparison is made between the two types of devices: Curve A: LED without steps 9 and 10 Curve B: LED without step 9, with step 10 Curve C: with steps 9 and 10, variation a
Curve D without steps a and b: LED with steps 9 and 10 and variation a, without curve b Curve E: LEDs with steps 9 and 10 and variants a and b: very high efficiencies are obtained.

【0065】図18では、本発明に従ってプロセッシン
グされたLEDの全光出力パワーを、3〜9ミクロンの
範囲の酸化開口部を有するいくつかの850−nmおよ
び980−nm VCSELの光出力パワーと比較して
いる(IEEE Photonics Technol
ogy Letters 8、No. 8、第971〜
973頁(1996年):B. Weigl、M. G
rabherr、R. Michalzik、G. R
einer、およびK. J. Ebelingによる
「ハイパワーの単一モードの選択酸化垂直共振器型面発
光レーザー(High−Power Single−M
ode Selectively Oxidised
Vertical−Cavity Surface−E
mitting Laser)」;Applied P
hysics Letters70、no. 14、第
1781〜1783頁(1997年):D. L.Hu
ffakerおよびD. G. Deppeによる「高
コントラスト分布型ブラッグ反射器に基づく低閾値の垂
直共振器型面発光レーザー(Low threshol
d vertical−cavity surface
−emitting lasers based on
high contrast distribute
d bragg reflectors)」;ならびに
IEEElectoronics Letters 3
1、no. 11、第886〜888頁(1995
年):G. M. Yang、M. H. MacDo
ugal、およびP. D. Dapkusによる「選
択酸化によって得られる超低閾値電流の垂直共振器型面
発光レーザー(Ultralow threshold
current vertical−cavity
surface−emitting lasers o
btained with selective ox
idation)」を参照のこと)。本発明のLEDの
出力パワーは、低電流の場合、特に各VCSELの閾値
電流よりも低い電流の場合に、VCSELの出力パワー
よりも大きいことが解るであろう。非常に低い閾値電流
を有するVCSELは、全電流範囲に亘って、本発明の
LEDよりも低い出力パワーを有することもまた解るで
あろう。これは、非常に低い閾値電流を有するVCSE
Lは、高反射性のミラーを有し、従ってより低い効率を
有するということに起因する。最適化された短距離光相
互接続系においては、光源に要求される光強度レベル
は、10〜100μワットのオーダーを有する。本発明
のLEDが、この範囲の光強度を用いるローパワーの光
相互接続に適合することは、図18から明白である。
In FIG. 18, the total light output power of an LED processed according to the present invention is compared to the light output power of several 850-nm and 980-nm VCSELs having oxidized openings in the range of 3-9 microns. (IEEE Photonics Technology
oggy Letters 8, no. 8, 971-
973 (1996): Weigl, M .; G
labherr, R.A. Michaelzik, G .; R
einer, and K.E. J. "High-power single-mode selective oxidation vertical cavity surface emitting lasers (High-Power Single-M) by Ebeling.
Ode Selectively Oxidized
Vertical-Cavity Surface-E
Mitting Laser); Applied P
physics Letters 70, no. 14, pp. 1781-1783 (1997): L. Hu
ffaker and D.M. G. FIG. "Low threshold vertical cavity surface emitting lasers based on high contrast distributed Bragg reflectors (Low threshold) by Deppe.
d vertical-cavity surface
-Emitting lasers based on
high contrast distribute
d bragg reflectors) "; and IEEE Electronics Letters 3
1, no. 11, pages 886-888 (1995)
Year): G. M. Yang, M .; H. MacDo
ugal, and P.U. D. Dapkus, "Ultra-low threshold surface emitting laser with ultra-low threshold current obtained by selective oxidation (Ultralow threshold)."
current vertical-cavity
surface-emitting lasers
btained with selective ox
id))). It will be appreciated that the output power of the LED of the present invention is greater than the output power of the VCSEL at low currents, especially at currents below the threshold current of each VCSEL. It will also be seen that VCSELs with very low threshold current have lower output power than the LEDs of the present invention over the entire current range. This is because VCSE with very low threshold current
L is due to having a highly reflective mirror and therefore having a lower efficiency. In an optimized short-range optical interconnect system, the required light intensity level of the light source is on the order of 10-100 μW. It is clear from FIG. 18 that the LEDs of the present invention are compatible with low power optical interconnects using this range of light intensities.

【0066】本発明のLEDの量子効率は、活性層の厚
さに比例する。図19は、図17のLEDについての電
流の関数としての外部量子効率を図示し、このLED
は、120nmの活性層厚さを有し、1.7〜2mAで
31%の最大量子効率(30nmの活性層厚さを有する
本発明のLEDの最大量子効率と比べて)を示す。後者
のLEDについては、最大外部量子効率は同じく1.7
〜2mAの電流で18.7%である。本発明のLEDの
最大ウォール・プラグ効率は11%である。デバイスの
開口部は22μmとした。量子効率が活性層厚さに依存
することの理由は、薄い活性層において生じるキャリア
の溢れ出し(spill−over)にあると現在考え
られている。これは、p型ドープの活性層と、バンドギ
ャップがより大きいクラッドにおける材料とを用いるこ
とによって排除することができる。
The quantum efficiency of the LED of the present invention is proportional to the thickness of the active layer. FIG. 19 illustrates the external quantum efficiency as a function of current for the LED of FIG.
Has an active layer thickness of 120 nm and shows a maximum quantum efficiency of 31% at 1.7 to 2 mA (compared to the maximum quantum efficiency of an LED of the present invention having an active layer thickness of 30 nm). For the latter LED, the maximum external quantum efficiency is also 1.7.
It is 18.7% at a current of 22 mA. The maximum wall plug efficiency of the LED of the present invention is 11%. The opening of the device was 22 μm. It is presently believed that the reason that the quantum efficiency depends on the active layer thickness is due to carrier spill-over that occurs in thin active layers. This can be eliminated by using a p-doped active layer and a material in the cladding with a larger band gap.

【0067】本発明のLEDの動作は、放出波長とキャ
ビティ長との間の釣合いに依存しない。従って、そのよ
うなデバイスは、大きな温度変動に耐えることが重要で
ある用途に対して最も適している。CMOSチップは、
広い温度範囲に亘って動作しなければならない。特に、
プロセッサーチップは、100℃を越える温度に達す
る。従って、本発明のLEDはチップでの光相互接続に
よく適している。図20は、様々なバイアス電流につい
ての、本発明のLEDの温度に対する光出力パワーの減
少を示す。1度あたり0.36%の減少が観測される。
The operation of the LED of the present invention does not depend on the balance between emission wavelength and cavity length. Therefore, such devices are best suited for applications where it is important to withstand large temperature fluctuations. CMOS chips
It must operate over a wide temperature range. In particular,
Processor chips reach temperatures in excess of 100 ° C. Therefore, the LED of the present invention is well suited for optical interconnection on a chip. FIG. 20 shows the decrease in light output power versus temperature of the LED of the present invention for various bias currents. A 0.36% reduction per degree is observed.

【0068】本発明のデバイスについての動的特性を測
定する。方形電圧パルスを、3GHz動作のスペックを
有する50オームの終端したコプレーナ型プローブ(5
0−Ohm terminated coplanar
probe)を用いて本発明のLEDに加えた。電圧
パルスの10%〜90%の立ち上がりおよび立ち下がり
時間は、100ns未満のスペックである。LEDの光
学応答の形状を、高周波ダイオードおよび2GHzのバ
ンド幅のオシロスコープを用いて観測する。
The dynamic characteristics of the device of the present invention are measured. A square voltage pulse was applied to a 50 ohm terminated coplanar probe (5
0-Ohm terminated coplanar
probe) was added to the LED of the present invention. The rise and fall times of 10% to 90% of the voltage pulse are less than 100 ns. The shape of the optical response of the LED is observed using a high frequency diode and an oscilloscope with a bandwidth of 2 GHz.

【0069】電圧パルスを印加する場合、電流はまず、
回路の直列抵抗の合計によって決定されるレベルにまで
急速に立上る。その後、電流は、時定数RCjでその準
静的レベルにまで降下する。ここで、CjはLEDの接
合容量である。この時定数は、実際には数百ピコ秒であ
る。この時点では、デバイスはまだ暗いままである。そ
れ以降、実質的には電流源としての準静的電流によっ
て、活性層中で少数キャリアの集中が次第に増強され
る。この増強により光が生じ、従って、光出力は、活性
層中の少数キャリアの電荷含有量の直接的な尺度として
用いられ得る。デバイスを流れる準静的電流が大きくな
るほど、光出力の立ち上がり時間がより速くなる。
When applying a voltage pulse, the current is first
It rises quickly to a level determined by the total series resistance of the circuit. Thereafter, the current drops to its quasi-static level with a time constant RC j. Here, C j is the junction capacitance of the LED. This time constant is actually several hundred picoseconds. At this point, the device is still dark. Thereafter, the concentration of minority carriers in the active layer is gradually increased, essentially by the quasi-static current as a current source. This enhancement produces light, and thus the light output can be used as a direct measure of the minority carrier charge content in the active layer. The greater the quasi-static current flowing through the device, the faster the rise time of the light output.

【0070】以上より、より薄い活性層は、所定の電流
密度にてより速いデバイスをもたらすことが明白であ
る。また、より大きい駆動電圧(これはより大きい準静
的電流に対応する)は、より短い光学的立ち上がり時間
をもたらす。図21における黒丸は、22μmの電流開
口部を有する本発明のLEDの活性層(30nm)を0
Vと様々な電圧との間でスィッチングした場合におけ
る、10%〜90%の立ち上がり時間の測定値である。
横軸は、様々な電圧に対応する電流開口部を通る準静的
電流密度である。電圧を0Vに戻した場合の光信号の1
0%〜90%の立ち下がり時間を、白丸として図21に
示す。これは立ち上がり時間よりも小さい。これは、再
結合によってよりもむしろLEDを流れる逆電流によっ
て、少数キャリアが活性層から取出されるということに
起因する(IEEE Journalof Light
wave Technology、vol. 14、第
1721〜1729頁(1996年):E. F. S
chubert、N. E.J. Hunt、R.
J. Malik、M. Micovic、およびD.
L. Millerによる「空洞共振器型発光ダイオ
ードの温度および変調特性(Temperature
and modulation characteri
stics of resonant−cavity
light−emitting diodes)」を参
照のこと)。
From the above, it is clear that thinner active layers result in faster devices at a given current density. Also, a higher drive voltage (which corresponds to a higher quasi-static current) results in a shorter optical rise time. In FIG. 21, black circles indicate the active layer (30 nm) of the LED of the present invention having a current opening of 22 μm as 0%.
10% to 90% rise time measurements when switching between V and various voltages.
The horizontal axis is the quasi-static current density through the current openings corresponding to various voltages. 1 of the optical signal when the voltage is returned to 0V
Fall times from 0% to 90% are shown in FIG. 21 as open circles. This is smaller than the rise time. This is due to the fact that minority carriers are extracted from the active layer by the reverse current flowing through the LED rather than by recombination (IEEE Journal Light).
wave Technology, vol. 14, pp. 1721 to 1729 (1996): F. S
chubert, N .; E. FIG. J. Hunt, R .;
J. Malik, M .; Mivicic, and D.M.
L. Miller, “Temperature and Modulation Characteristics of Cavity Light-Emitting Diodes (Temperature)
and modulation characteri
stics of resonance-cavity
light-emitting diodes) ”).

【0071】LEDのアイ・ダイアグラムを測定する場
合、立ち上がり時間と立ち下がり時間との間の上述の非
対称性は、つぶれたアイとして現れる。しかしながら、
光相互接続・ラインの受光端部では、幾分対称的なアイ
を有すること、換言すれば、大まかに等しい立ち上がり
および立ち下がり時間を有することが望ましい。これ
は、ゼロでない「ロー状態」とより大きい「ハイ状態」
との間でLEDをスィッチングすることによって達成す
ることができる。実際に、ゼロでないロー状態は、ある
特定のオフセット・キャリア密度がダイオード中に低い
状態で存在することを意味している。このオフセット・
キャリア密度のために、ダイオードの立ち上がり時間
は、ゼロから開始する場合よりも小さい。他方、ハイ状
態からゼロでないロー状態にダイオードをスィッチング
する場合には、ゼロにダイオードをスィッチングする場
合よりも取出し電流が小さい。従って、ゼロでないオフ
状態にスィッチングする場合に、立ち下がり時間が増加
する(IEEE Journal of Lightw
ave Technology、Vol. 14、第1
721〜1729頁(1996年):E. F. Sc
hubert、N. E. J. Hunt、R.
J. Malik、M. Micovic、およびD.
L. Millerによる「空洞共振器型発光ダイオ
ードの温度および変調特性(Temperature
and modulation characteri
stics of resonant−cavity
light−emitting Diodes)」を参
照のこと)。その結果、個々のハイ状態電圧(準静的電
流密度)に対して、状態間でスィッチングした場合に観
測される光学的立ち上がりおよび立ち下がり時間が等し
くなるように、ロー状態電圧(準静的電流密度)を見出
すことが可能である。得られる立ち上がりおよび立ち下
がり時間を図21に実線として、同じくハイ状態電圧に
対応する準静的電流密度の関数として示す。上述のよう
に、このスィッチングモードに対する立ち上がり時間
は、0Vからスィッチングした場合の立ち上がり時間に
比べてかなり短いが、立ち下がり時間は0Vにスィッチ
ングした場合よりもいくらか長い。等しい立ち上がりお
よび立ち下がり時間を達成するために用いられるロー状
態の電流密度Jlowを図に示す。
When measuring the eye diagram of an LED, the above asymmetry between rise time and fall time manifests itself as a collapsed eye. However,
It is desirable to have a somewhat symmetrical eye at the light receiving end of the optical interconnect line, in other words, to have roughly equal rise and fall times. This is a non-zero "low state" and a larger "high state"
This can be achieved by switching the LED between and. In fact, a non-zero low state means that a certain offset carrier density exists low in the diode. This offset
Due to the carrier density, the rise time of the diode is smaller than if starting from zero. On the other hand, when switching the diode from a high state to a non-zero low state, the draw current is smaller than when switching the diode to zero. Therefore, when switching to a non-zero off state, the fall time increases (IEEE Journal of Lightw).
ave Technology, Vol. 14. First
721-1729 (1996): E.I. F. Sc
Hubert, N .; E. FIG. J. Hunt, R .;
J. Malik, M .; Mivicic, and D.M.
L. Miller, “Temperature and Modulation Characteristics of Cavity Light-Emitting Diodes (Temperature)
and modulation characteri
stics of resonance-cavity
light-emitting Diodes "). As a result, for each high state voltage (quasi-static current density), the low state voltage (quasi-static current density) is such that the optical rise and fall times observed when switching between states are equal. Density). The resulting rise and fall times are shown as solid lines in FIG. 21 as a function of the quasi-static current density also corresponding to the high state voltage. As described above, the rise time for this switching mode is considerably shorter than the rise time when switching from 0V, but the fall time is somewhat longer than when switching to 0V. The figure shows the low state current density J low used to achieve equal rise and fall times.

【0072】図19から、18%を超える外部量子効率
が1.3mAと3.2mAとの間の電流について得られ
ることが解る。これは390mA/cm2と840mA
/cm2との間の電流密度に対応する。図21から、3
90mA/cm2に対応する立ち上がりおよび立ち下が
り時間は2.2nsであり、840mA/cm2で得ら
れる立ち上がりおよび立ち下がり時間は1.9nsであ
る。従って、最大外部量子効率に対応する電流範囲にお
いては、ダイオードの立ち上がりおよび立ち下がり時間
は約2nsである。
From FIG. 19, it can be seen that external quantum efficiencies in excess of 18% are obtained for currents between 1.3 mA and 3.2 mA. This is 390 mA / cm 2 and 840 mA
/ Cm 2 . From FIG.
The rise and fall time corresponding to 90 mA / cm 2 is 2.2 ns and the rise and fall time obtained at 840 mA / cm 2 is 1.9 ns. Therefore, in the current range corresponding to the maximum external quantum efficiency, the rise and fall times of the diode are about 2 ns.

【0073】高い収率で大規模アレイを作製することを
考慮する場合には、ハイ状態とロー状態の電流を高精度
で設定する必要がないことは有利である。立ち上がりお
よび立ち下がり時間の、ハイ状態の電流密度の変動に対
する感度が図21に示されている。ロー状態の電流密度
における変動の影響を図22に示す。点線は、立ち上が
りおよび立ち下がり時間を等しくするように選択した、
より低い電流密度(即ち、図21の実線カーブ)に対す
る10%〜90%の立ち上がりおよび立ち下がり時間で
ある。図22の黒丸および白丸は、より低い電流密度を
白丸の隣に示す値まで減少させた場合に観測される立ち
上がり時間および立ち下がり時間をそれぞれ示す。黒三
角および白三角は、より低い電流密度を白三角の隣に示
すレベルまで増加させた場合に観測される立ち上がり時
間および立ち下がり時間をそれぞれ示す。ロー状態の電
流密度を、立ち上がりおよび立ち下がり時間を等しくす
るロー状態の電流密度と比較して少なくとも3分の1に
まで減少させた場合、立ち上がり時間は少ししか変化し
ないのに対し、立ち下がり時間は減少すると結論付ける
ことができる。よって、ロー状態の電流密度のセッティ
ングは重要ではない。
When considering producing a large-scale array with a high yield, it is advantageous that the high-state and low-state currents do not need to be set with high precision. The sensitivity of the rise and fall times to high state current density variations is shown in FIG. FIG. 22 shows the influence of the fluctuation in the current density in the low state. Dotted lines are chosen to make the rise and fall times equal,
10% to 90% rise and fall times for lower current densities (ie, the solid curve in FIG. 21). The black and white circles in FIG. 22 indicate the rise and fall times, respectively, observed when the lower current density was reduced to the value shown next to the white circle. The black and white triangles indicate the rise and fall times observed when the lower current density is increased to the level shown next to the white triangle, respectively. If the low-state current density is reduced to at least one-third as compared to the low-state current density that equalizes the rise and fall times, the rise time changes little while the fall time Can be concluded to decrease. Thus, setting the current density in the low state is not important.

【0074】次に、立ち上がりおよび立ち下がり時間
が、223−1ビットの擬似ランダムビットストリームと
同等となるように、本発明のLEDに2つの電圧間でパ
ルス発生させることによって得られるアイ・ダイアグラ
ムを検討する。各ハイ状態電圧に対して、アイが閉じ始
める最大周波数が存在する。開いているアイの容認でき
る限度は、図23に示すように、上方および下方の光レ
ベルの振幅散乱の合計が開(open)振幅にほぼ等し
くなる場合のアイとして定義した。図24は、ハイ状態
の準静的電流に対する、この定義に基づく動作の最大ビ
ットレート(またはビット伝送速度)を示す。予測され
るように、ビットレートは、ハイ状態の準静的電流の増
加と共に増加する。この同じデバイスの電流に対する外
部量子効率を図24の右側軸に対してプロットする。最
大効率を超えた電流における効率の低下は小さい。この
ことは、高速の相互接続に特に適切である。なぜならこ
れは、電流を増加させることによって効率上の重大な不
利益なしでより速い速度を得ることができることを意味
するからである。例えば、622Mビット/sのビット
レートが、約3.9mAのハイ状態電流にて得られ、対
応する外部量子効率が依然として17%または0.24
mW/mAよりも大きいことが解る。これは、同等のビ
ットレートにて標準的なLED(Applied Ph
ysics Letters Vol. 60、第35
3頁(1992年):T. J. deLyon、J.
M. Woodall、D. T. McIntur
ff、R. J. S. Bates、J. A. K
ash、P. D. Kirchner、およびF.
Cardoneによる「ガスソースの分子線エピタキシ
ーによって成長した炭素ドープのGa0.51In0.49P/
GaAs発光ダイオードにおける放射および光変調帯域
幅のドーピング濃度依存性(Doping conce
ntration dependence of ra
diationand optical modula
tion bandwidth incarbon−d
oped Ga0.51In0.49P/GaAs lihgt
−emitting diodes grown by
gas source molecular bea
m epitaxy)」を参照のこと)またはRC−L
ED(IEEE Journal of Lightw
ave Technology、Vol. 14、第1
721〜1729頁(1996年):E. F.Sch
ubert、N. E. J. Hunt、R. J.
Malik、M. Micovic、およびD.
L. Millerによる「空洞共振器型発光ダイオー
ドの温度および変調特性(Temperature a
nd modulation characteris
tics of resonant−cavity l
ight−emitting diodes)」を参照
のこと)の同等のビットレートにて得られる効率よりも
ずっと高い。また興味深いことに、図24より、400
Mビット/sより大きい値をサブmAの電流レベルにて
達することができ、1mAでの外部量子効率は17%よ
り大きいことに着目すべきである。
Next, the eye diagram obtained by pulsing the LED of the present invention between two voltages so that the rise and fall times are equivalent to a 2 23 -1 bit pseudo-random bit stream. To consider. For each high state voltage, there is a maximum frequency at which the eye begins to close. The acceptable limit of the open eye was defined as the eye where the sum of the amplitude scatter of the upper and lower light levels was approximately equal to the open amplitude, as shown in FIG. FIG. 24 shows the maximum bit rate (or bit rate) of operation based on this definition for a quasi-static current in the high state. As expected, the bit rate increases with increasing high state quasi-static current. The external quantum efficiency versus current for this same device is plotted against the right axis of FIG. The decrease in efficiency at currents exceeding the maximum efficiency is small. This is particularly appropriate for high speed interconnects. This means that higher speeds can be obtained without increasing the efficiency by increasing the current. For example, a bit rate of 622 Mbit / s is obtained at a high state current of about 3.9 mA, and the corresponding external quantum efficiency is still 17% or 0.24
It turns out that it is larger than mW / mA. This means that a standard LED (Applied Ph
ysics Letters Vol. 60, 35
3 (1992): T.M. J. deLyon, J.M.
M. Woodall, D.M. T. McIntur
ff, R.F. J. S. Bates, J.M. A. K
ash, p. D. Kirchner, and F.M.
"Carbon doped Ga 0.51 In 0.49 P / grown by gas source molecular beam epitaxy.
Doping concentration dependence of emission and light modulation bandwidth in GaAs light emitting diodes
translation dependency of ra
diationand optical modula
Tion bandwidth incarbon-d
oped Ga 0.51 In 0.49 P / GaAs lihgt
-Emitting diodes grown by
gas source molecular bea
epitaxy) ") or RC-L
ED (IEEE Journal of Lightw
ave Technology, Vol. 14. First
721-1729 (1996): E.I. F. Sch
ubert, N.M. E. FIG. J. Hunt, R .; J.
Malik, M .; Mivicic, and D.M.
L. Miller, “Temperature and modulation characteristics of cavity-cavity light-emitting diodes.
second modulation characters
tics of resonance-cavity l
light-emitting diodes), much higher than the efficiencies obtained at equivalent bit rates. Interestingly, FIG.
It should be noted that values greater than M bits / s can be reached at sub-mA current levels and the external quantum efficiency at 1 mA is greater than 17%.

【0075】本発明のデバイスは、その動作のために共
振に依存せず、その性能は、成長およびプロセスにおけ
る変動によって大きく影響されない。従って、本発明の
デバイスは大規模アレイ状に集積するのに適している。
更に、それらは、特に高速において、高効率特性を示
す。
The device of the present invention does not rely on resonance for its operation, and its performance is not significantly affected by variations in growth and process. Therefore, the device of the present invention is suitable for integration in a large-scale array.
Furthermore, they exhibit high efficiency properties, especially at high speeds.

【0076】本発明の別法の実施態様 本発明のもう1つの要旨によれば、大規模(または大面
積)発光デバイスまたはダイオードが開示され、これは
本発明の有利な要旨を含む。この大規模発光デバイスの
1つの特徴は、それが、発光デバイスまたはダイオード
内の異なるインターフェース間に形成された導波路で横
方向に導かれる光線が失われるのを回避することを目的
とすることである。多くの半導体発光デバイスまたはダ
イオードの層構造は、実際には異なる屈折率を有する種
々の半導体材料の複数の層からなる。従って、光は、こ
れらの材料間に形成された導波路の内部にトラップされ
得る。この光は、半導体結晶の側部にて半導体から出射
することができる。ダイオードを反射性を有するカップ
(cup)にパッケージングすることによって、この光
を、ダイオード結晶の主面に対して垂直な方向に向け直
すことができる。
Alternative Embodiments of the Invention In accordance with another aspect of the present invention, a large-scale (or large-area) light emitting device or diode is disclosed, which includes the advantageous aspects of the present invention. One feature of this large-scale light-emitting device is that it aims to avoid losing light guided laterally in the waveguide formed between different interfaces in the light-emitting device or diode. is there. The layer structure of many semiconductor light emitting devices or diodes actually consists of multiple layers of various semiconductor materials having different refractive indices. Thus, light can be trapped inside the waveguide formed between these materials. This light can exit the semiconductor at the side of the semiconductor crystal. By packaging the diode in a reflective cup, this light can be redirected in a direction perpendicular to the major surface of the diode crystal.

【0077】しかしながら、導波路内の光の伝搬の間
に、かなりの量の光子が半導体結晶に再吸収され得る。
However, during propagation of light in the waveguide, a significant amount of photons can be reabsorbed in the semiconductor crystal.

【0078】この再吸収を回避するために、横方向にガ
イドされた光を、光が生じる場所の近傍にある主面にて
半導体から出射させ得る構造を有することが有利であ
る。
In order to avoid this re-absorption, it is advantageous to have a structure in which light guided in the lateral direction can be emitted from the semiconductor on the main surface in the vicinity of where the light is generated.

【0079】本発明の大面積発光デバイスの目的は、半
導体内で短い距離に亘ってガイドされた波のアウトカッ
プリング(または外部への接続)を行い得る、発光ダイ
オードのための構造を提案することにある。提案する構
造は、広範囲のサイズに亘って作製することができる大
面積プレーナーダイオードをもたらす。大面積LED
は、複数の小さい発光ダイオードから形成される。これ
らのより小さいダイオードは、1次元または好ましくは
2次元アレイ構造などの任意の構成に配置することがで
きる。個々の小さな発光ダイオードへの分離のために、
大きな発光ダイオードにおいて通常生じる横方向の導波
が回避される:横導波モードは、ダイオードの上面を通
って外部にカップリングされ得る。複数のより小さいダ
イオードを含む大面積ダイオードにおいては、全体的な
放出パワーは単に、全てのダイオードの面積に、あるい
はこれに含まれる小さなダイオードの数に比例する。従
って、全光出力パワーの仕様に従って大面積ダイオード
を再設計することが簡素化される。
The purpose of the large-area light-emitting device according to the invention is to propose a structure for a light-emitting diode which can perform a short-wave guided outcoupling (or external connection) in a semiconductor. It is in. The proposed structure results in a large area planar diode that can be fabricated over a wide range of sizes. Large area LED
Are formed from a plurality of small light emitting diodes. These smaller diodes can be arranged in any configuration, such as a one-dimensional or preferably a two-dimensional array structure. For separation into individual small light emitting diodes,
The lateral waveguiding that normally occurs in large light emitting diodes is avoided: lateral waveguiding modes can be externally coupled through the top surface of the diode. In a large area diode including a plurality of smaller diodes, the overall emitted power is simply proportional to the area of all diodes or the number of smaller diodes contained therein. Therefore, redesigning a large area diode according to the specification of the all-optical output power is simplified.

【0080】本発明のこの要旨の2つの実施態様をそれ
ぞれ図25および図26に示す。図25においては、横
導波モードがメサ・エッジにて半導体から出射できるよ
うに、個々の発光デバイスまたはダイオード(250
1)(2502)(2503)(2504)が、活性層
(2510)を貫通するメサ・エッチングによって隔離
されている。アウトカップリング効率を増強させるため
に、このダイオードの好ましい実施態様は、少なくとも
1つのテクスチャリングされた主面を有する。図26に
示す実施態様においては、個々のダイオードを隔離する
メサは、活性層(2610)に達していない。横方向に
導波された光を外部にカップリングするために、個々の
ダイオード間のLED表面をテクスチャリングする(2
62)。
Two embodiments of this aspect of the invention are shown in FIGS. 25 and 26, respectively. In FIG. 25, an individual light emitting device or diode (250) is provided so that the transverse waveguide mode can exit the semiconductor at the mesa edge.
1) (2502) (2503) (2504) are isolated by mesa etching through the active layer (2510). To enhance outcoupling efficiency, a preferred embodiment of this diode has at least one textured major surface. In the embodiment shown in FIG. 26, the mesas that isolate the individual diodes do not reach the active layer (2610). Texturing the LED surface between the individual diodes to couple the laterally guided light to the outside (2
62).

【0081】好ましくは、本発明の大面積ダイオードの
発光デバイスまたはダイオードは、薄膜ダイオードであ
る。半導体膜の全体の厚さは、ダイオードの主面に対し
て垂直方向に伝搬されたビームの10%より多くを吸収
しないように十分に薄い。ダイオードの1つの面は、好
ましくはミラー様であり、光は反対側の面を通って外部
にカップリングされる。図25および26に示す実施態
様のメサは、ミラー様面から、あるいは発光面から形成
することができる。発光ダイオード層を成長させる半導
体基板が、光に対して十分に透明ではない場合、このオ
リジナルの基板を取り除いて、透明支持体を用いてもよ
い。この透明支持体は、オリジナルの基板の側または反
対側に設けてよい。
Preferably, the large area diode light emitting device or diode of the present invention is a thin film diode. The overall thickness of the semiconductor film is small enough not to absorb more than 10% of the beam propagated perpendicular to the main surface of the diode. One face of the diode is preferably mirror-like and light is coupled out through the opposite face. The mesas of the embodiment shown in FIGS. 25 and 26 can be formed from a mirror-like surface or from a light-emitting surface. If the semiconductor substrate on which the light emitting diode layer is grown is not sufficiently transparent to light, the original substrate may be removed and a transparent support may be used. This transparent support may be provided on the side of the original substrate or on the opposite side.

【0082】ある特定の実施態様においては、透明支持
体は、ポリマー性材料などの材料からなるホイル(また
は薄膜)である。この場合には、ダイオードの波長を変
化させるためにホイルに燐光体(phosphor)を
混ぜてもよい。背面ミラーを設けても、設けなくてもよ
い。後者の場合、前側および後側が異なる色を発する2
色ダイオードが作製される。
In one particular embodiment, the transparent support is a foil (or thin film) of a material such as a polymeric material. In this case, a phosphor may be mixed with the foil to change the wavelength of the diode. A rear mirror may or may not be provided. In the latter case, the front side and the rear side emit different colors 2
A color diode is produced.

【0083】本発明のこの要旨による薄膜大面積ダイオ
ードの好ましい実施態様を図27に示す。図は、より小
さいダイオード(これらは、集まって1つの大面積ダイ
オードを構成する)からなる1次元または2次元アレイ
の1次元断面図を示す。透明材料からなる支持体(27
28)が、メサの上部に配置され、光は、この透明材料
を通ってダイオードの外部にカップリングされる。半導
体材料は下で薄くなっている。透明支持体と反対の側部
をミラー(2729)で覆ってもよい。ある特定の実施
態様においては、例えば光のアウトカップリング効率を
増強させるために、上面をテクスチャリングしてよい。
より小さいダイオードの各々の中心領域に電流(よって
光の発生)を閉じ込めるために、酸化AlGaAs層を
使用してもよい。
A preferred embodiment of a thin film large area diode according to this aspect of the present invention is shown in FIG. The figure shows a one-dimensional cross-section of a one-dimensional or two-dimensional array of smaller diodes (collectively forming one large area diode). Support made of a transparent material (27
28) is placed on top of the mesa and light is coupled through this transparent material to the outside of the diode. The semiconductor material is thinner below. The side opposite the transparent support may be covered with a mirror (2729). In certain embodiments, the top surface may be textured, for example, to enhance light outcoupling efficiency.
An AlGaAs oxide layer may be used to confine current (and thus light generation) to the central region of each of the smaller diodes.

【0084】大面積発光デバイスのもう1つの実施態様
においては、個々の小さいダイオードの各々には、マイ
クロレンズが設けられる。得られる大面積ダイオード
は、擬似プレーナー(またはほぼ平坦)であり、更に、
より効率的な光のアウトカップリングおよび最適化され
た所望のビームプロファイルなどのマイクロレンズ付き
大面積ダイオードのすべての利点を有する。マイクロレ
ンズは、パッケージングの間に形成されなければならな
い現在の技術レベルの大面積ダイオードのレンズとは対
照的に、ウェハー・レベルにある小さいダイオード上に
形成できる。透明支持体がポリマー性材料である場合、
マイクロレンズを形成する方法は、それらをこのポリマ
ー支持体(2828)に直接に型押し(またはエンボス
加工)することである。これは、図28に例示される。
この図は、集まって1つの大面積ダイオードを構成する
小さいダイオードからなる2次元アレイの断面を前部に
て示す。複数のより小さなダイオードからなる、マイク
ロレンズなしの大面積ダイオードの場合、全光出力パワ
ーは、個々のダイオードの出力パワーの合計であり、各
々には個々のマイクロレンズが備えられている。従っ
て、特定の出力パワーレベルに大面積ダイオードを再設
計することが容易になる。
In another embodiment of the large area light emitting device, each individual small diode is provided with a microlens. The resulting large area diode is pseudo-planar (or nearly flat), and
It has all the advantages of a large area diode with microlenses, such as more efficient light outcoupling and an optimized desired beam profile. Microlenses can be formed on small diodes at the wafer level, in contrast to current state of the art large area diode lenses that must be formed during packaging. When the transparent support is a polymeric material,
The method of forming the microlenses is to emboss (or emboss) them directly onto this polymer support (2828). This is illustrated in FIG.
This figure shows, at the front, a cross section of a two-dimensional array of small diodes that collectively form one large area diode. For large area diodes without microlenses, consisting of a plurality of smaller diodes, the total optical output power is the sum of the output power of the individual diodes, each with an individual microlens. Thus, it becomes easier to redesign a large area diode for a particular output power level.

【0085】図25〜28に示す実施態様においては、
大面積ダイオードを構成するより小さいダイオードが、
電気的に並列に結合されて示される。より小さいダイオ
ードに印加される電圧は、本質的に同じであり、大面積
ダイオードの電流は、個々のより小さいダイオードを流
れる電流の合計である。本発明のこの要旨のもう1つの
実施態様においては、大面積ダイオードは、電気的に直
列に結合されたより小さいダイオードからなるアレイか
らなっていてもよい。この場合、大面積ダイオードを流
れる電流は、個々のより小さいダイオードを流れる電流
に本質的に等しく、これに対して大面積ダイオードに印
加される電圧は、個々の小面積ダイオードに印加される
電圧の合計に等しい。この全電圧は、110Vまたは2
30Vなどの電圧標準に等しくすることができる。
In the embodiment shown in FIGS.
Smaller diodes that make up large area diodes
Shown electrically coupled in parallel. The voltages applied to the smaller diodes are essentially the same, and the current of the large area diode is the sum of the currents flowing through the individual smaller diodes. In another embodiment of this aspect of the invention, the large area diode may comprise an array of smaller diodes electrically coupled in series. In this case, the current flowing through the large area diode is essentially equal to the current flowing through each smaller diode, whereas the voltage applied to the large area diode is less than the voltage applied to each small area diode. Equal to the sum. This total voltage is 110V or 2
It can be equal to a voltage standard such as 30V.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1aは、本発明のデバイスの実施態様によ
る発光ダイオードの層構造を示す。図1bは、本発明の
デバイスのもう1つの実施態様による発光ダイオードの
もう1つの層構造を示し、好ましくは誘電体(22)で
覆われた金属ミラー(23)を有し、このミラーを通っ
て設けられた電気コンタクト(14)を有する薄膜発光
デバイスを示す。
FIG. 1a shows the layer structure of a light emitting diode according to an embodiment of the device of the invention. FIG. 1b shows another layer structure of a light emitting diode according to another embodiment of the device according to the invention, preferably having a metal mirror (23) covered with a dielectric (22) and passing through this mirror. 1 shows a thin-film light-emitting device with electrical contacts (14) provided by way of example.

【図2】 本発明による発光ダイオードの実施態様を示
す。
FIG. 2 shows an embodiment of a light emitting diode according to the invention.

【図3】 図3aおよび図3bは、半導体の主面の法線
に対して45度より大きい角度を有する傾斜したメサ・
エッジを有する発光ダイオードの好ましい実施態様を示
す。
FIGS. 3a and 3b show a tilted mesa having an angle greater than 45 degrees with respect to the normal to the main surface of the semiconductor.
1 shows a preferred embodiment of a light-emitting diode with edges.

【図4】 本発明によるデバイスの実施態様であって、
デバイスは、電荷キャリアの再結合によって放射線が生
じる活性層を備えるキャビティを有し、該キャビティ
は、実質的にランダムな回折格子構造を有する少なくと
も1つのエッジを含む実施態様を示す。
FIG. 4 shows an embodiment of the device according to the invention,
The device has an embodiment comprising a cavity with an active layer in which radiation is generated by recombination of charge carriers, the cavity comprising at least one edge having a substantially random grating structure.

【図5】 本発明によるデバイスの実施態様であって、
デバイスは、電荷キャリアの再結合によって放射線が生
じる活性層を備えるキャビティを有し、該キャビティ
は、実質的にランダムな回折格子構造を有する少なくと
も1つのエッジを含む実施態様を示す。
FIG. 5 is an embodiment of the device according to the invention,
The device has an embodiment comprising a cavity with an active layer in which radiation is generated by recombination of charge carriers, the cavity comprising at least one edge having a substantially random grating structure.

【図6】 本発明によるデバイスの実施態様であって、
デバイスは、放射線を閉じ込める領域を含むキャビティ
を有し、この領域は、該キャビティ内で放射線閉じ込め
領域よりも小さいサブ領域に電荷キャリアを閉じ込め
る、該電荷キャリアについての閉じ込め特徴を含む実施
態様を示す。
FIG. 6 shows an embodiment of the device according to the invention,
The device has a cavity that includes a region that confines radiation, the region illustrating an embodiment that includes a confinement feature for the charge carrier that confines the charge carrier to a smaller subregion within the cavity than the radiation confinement region.

【図7】 本発明によるデバイスの実施態様であって、
デバイスは、放射線を閉じ込める領域を含むキャビティ
を有し、この領域は、該キャビティ内で放射線閉じ込め
領域よりも小さいサブ領域に電荷キャリアを閉じ込め
る、該電荷キャリアについての閉じ込め特徴を含む実施
態様を示す。
FIG. 7 shows an embodiment of the device according to the invention,
The device has a cavity that includes a region that confines radiation, the region illustrating an embodiment that includes a confinement feature for the charge carrier that confines the charge carrier to a smaller subregion within the cavity than the radiation confinement region.

【図8】 本発明によるデバイスの実施態様であって、
デバイスは、放射線を閉じ込める領域を含むキャビティ
を有し、この領域は、該キャビティ内で放射線閉じ込め
領域よりも小さいサブ領域に電荷キャリアを閉じ込め
る、該電荷キャリアについての閉じ込め特徴を含む実施
態様を示す。
FIG. 8 shows an embodiment of the device according to the invention,
The device has a cavity that includes a region that confines radiation, the region illustrating an embodiment that includes a confinement feature for the charge carrier that confines the charge carrier to a smaller subregion within the cavity than the radiation confinement region.

【図9】 本発明によるデバイスの実施態様であって、
デバイスは、放射線を閉じ込める領域を含むキャビティ
を有し、この領域は、該キャビティ内で放射線閉じ込め
領域よりも小さいサブ領域に電荷キャリアを閉じ込め
る、該電荷キャリアについての閉じ込め特徴を含む実施
態様を示す。
FIG. 9 shows an embodiment of the device according to the invention,
The device has a cavity that includes a region that confines radiation, the region illustrating an embodiment that includes a confinement feature for the charge carrier that confines the charge carrier to a smaller subregion within the cavity than the radiation confinement region.

【図10】 本発明によるデバイスの実施態様であっ
て、デバイスは、放射線を閉じ込める領域を含むキャビ
ティを有し、この領域は、該キャビティ内で放射線閉じ
込め領域よりも小さいサブ領域に電荷キャリアを閉じ込
める、該電荷キャリアについての閉じ込め特徴を含む実
施態様を示す。
FIG. 10 is an embodiment of the device according to the present invention, wherein the device has a cavity including a region for confining radiation, the region confining charge carriers to a sub-region smaller than the region for confining radiation within the cavity. 5 shows an embodiment that includes a confinement feature for the charge carrier.

【図11】 本発明によるデバイスの実施態様であっ
て、デバイスは、放射線を閉じ込める領域を含むキャビ
ティを有し、この領域は、該キャビティ内で放射線閉じ
込め領域よりも小さいサブ領域に電荷キャリアを閉じ込
める、該電荷キャリアについての閉じ込め特徴を含む実
施態様を示す。
FIG. 11 is an embodiment of a device according to the present invention, wherein the device has a cavity that includes a region for confining radiation, the region confining charge carriers to a sub-region within the cavity that is smaller than the region for confining radiation. 5 shows an embodiment that includes a confinement feature for the charge carrier.

【図12】 最良の実施形態による発光デバイスを示
す。
FIG. 12 illustrates a light emitting device according to a best embodiment.

【図13】 本発明によるデバイスを作製するための最
良の形態のプロセス・フローの要旨を示す。
FIG. 13 outlines the best mode process flow for making a device according to the present invention.

【図14】 本発明によるデバイスを作製するための最
良の形態のプロセス・フローの要旨を示す。
FIG. 14 outlines the best mode process flow for making a device according to the present invention.

【図15】 本発明によるデバイスを作製するための最
良の形態のプロセス・フローの要旨を示す。
FIG. 15 outlines the best mode process flow for making a device according to the present invention.

【図16】 本発明によるデバイスを作製するための最
良の形態のプロセス・フローの要旨を示す。
FIG. 16 outlines the best mode process flow for making a device according to the present invention.

【図17】 本発明によるデバイスについての測定値を
示す。
FIG. 17 shows measurements for a device according to the invention.

【図18】 本発明によるデバイスについての測定値を
示す。
FIG. 18 shows measurements for a device according to the invention.

【図19】 本発明によるデバイスについての測定値を
示す。
FIG. 19 shows measured values for a device according to the invention.

【図20】 本発明によるデバイスについての測定値を
示す。
FIG. 20 shows measured values for a device according to the invention.

【図21】 本発明によるデバイスについての測定値を
示す。
FIG. 21 shows measured values for a device according to the invention.

【図22】 本発明によるデバイスについての測定値を
示す。
FIG. 22 shows measurements for a device according to the invention.

【図23】 本発明によるデバイスについての測定値を
示す。
FIG. 23 shows measurements for a device according to the invention.

【図24】 本発明によるデバイスについての測定値を
示す。
FIG. 24 shows measurements for a device according to the invention.

【図25】 1つの好ましい実施態様による大面積LE
Dであって、メサ・エッジにて横導波モードのアウトカ
ップリングが生じ、メサが活性層を貫通してエッチング
されている大面積LEDを示す。
FIG. 25 shows a large area LE according to one preferred embodiment.
D shows a large area LED where transverse waveguide mode outcoupling occurs at the mesa edge and the mesa is etched through the active layer.

【図26】 大面積LEDのもう1つの好ましい実施態
様であって、大面積LEDのメサ間のテクスチャリング
された領域によって、横導波モードのアウトカップリン
グが生じる実施態様を示す。
FIG. 26 illustrates another preferred embodiment of a large area LED, wherein the textured regions between the mesas of the large area LED result in out-coupling of the transverse waveguide mode.

【図27】 テクスチャリングされた表面を有する大面
積LEDの断面図を示す。
FIG. 27 illustrates a cross-sectional view of a large area LED having a textured surface.

【図28】 テクスチャリングされた表面を有する大面
積LEDのもう1つの好ましい実施態様であって、マイ
クロレンズがアレイのダイオードに組み合わされている
実施態様を示す。
FIG. 28 illustrates another preferred embodiment of a large area LED having a textured surface, wherein microlenses are combined with the diodes of the array.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 60/110322 (32)優先日 平成10年11月30日(1998.11.30) (33)優先権主張国 米国(US) (31)優先権主張番号 60/131358 (32)優先日 平成11年4月28日(1999.4.28) (33)優先権主張国 米国(US) (71)出願人 596099561 ブレイエ・ユニバージテイト・ブリュッセ ル VRIJE UNIVERSITEIT BRUSSEL ベルギー王国、1050 ブリュッセル、プレ インラーン、2 (72)発明者 ポール・ヘレマンス ベルギー、ベー−3000ルーヴァン、ティー ンセストラート99番 (72)発明者 マールテン・クエイク ベルギー、ベー−2600アントウェルペン、 フレーデストラート154番 (72)発明者 ライナー・ヴィンディッシュ ベルギー、ベー−3001ルーヴァン、ナーム セステーンウェッヒ288番 (72)発明者 グスターフ・ボルス ベルギー、ベー−3010ケッセル−ロ、ベル フストラート70番 ────────────────────────────────────────────────── ─── Continued on the front page (31) Priority claim number 60/110322 (32) Priority date November 30, 1998 (November 30, 1998) (33) Priority claim country United States (US) (31) Priority claim number 60/131358 (32) Priority date April 28, 1999 (1999. April 28) (33) Priority claiming country United States (US) (71) Applicant 596099561 Breyer Universitate Brussels Le VRIJE UNIVERSITEIT BRUSSEL Belgium, 1050 Brussels, Preinlan, 2 (72) Inventor Paul Heremans Belgium, Be-3000 Louvain, Tinsestrad 99 (72) Inventor Maarten Quayck Belgium, Be-2600 Antwerp, Fredestrato 154 (72) Inventor Inner Winterhalter dish Belgium, based -3001 Leuven, Naam Se Steen wet heat 288 No. (72) inventor Gusutafu-Bors Belgium, based -3010 Kessel - Russia, Bell Fusutorato No. 70

Claims (40)

【特許請求の範囲】[Claims] 【請求項1】 放射線を所定の波長にて発するデバイス
であって、該デバイスは、電荷キャリアの再結合によっ
て該放射線が生じる活性層を備えるキャビティを含み、
該キャビティは、該電荷キャリアについての閉じ込め特
徴を含む放射線閉じ込め空間を有し、該デバイスは、実
質的にランダムな回折格子構造を有する少なくとも1つ
のエッジを含む、デバイス。
1. A device that emits radiation at a predetermined wavelength, the device comprising a cavity with an active layer in which the radiation is generated by recombination of charge carriers;
The device, wherein the cavity has a radiation confinement space that includes confinement features for the charge carriers, and the device includes at least one edge having a substantially random grating structure.
【請求項2】 放射線を所定の波長にて発するデバイス
であって、該デバイスは、電荷キャリアの再結合によっ
て該放射線が生じる活性層を備えるキャビティを有し、
該デバイスは導波路を含み、該デバイスは、実質的にラ
ンダムな回折格子構造を有する少なくとも1つのエッジ
を含む、デバイス。
2. A device for emitting radiation at a predetermined wavelength, the device having a cavity with an active layer in which the radiation is generated by recombination of charge carriers,
The device, wherein the device comprises a waveguide, wherein the device comprises at least one edge having a substantially random grating structure.
【請求項3】 放射線を所定の波長にて発するデバイス
であって、該デバイスは、電荷キャリアの再結合によっ
て該放射線が生じる活性層を備えるキャビティを有し、
該デバイスは、実質的にランダムな回折格子構造を有す
る、透明キャリアに設けられた少なくとも1つのエッジ
を含む、デバイス。
3. A device that emits radiation at a predetermined wavelength, the device having a cavity with an active layer in which the radiation is generated by recombination of charge carriers;
The device, wherein the device comprises at least one edge provided on the transparent carrier having a substantially random grating structure.
【請求項4】 放射線を所定の波長にて発するデバイ
スであって、該デバイスは、電荷キャリアの再結合によ
って該放射線が生じる活性層を備えるキャビティを有
し、該デバイスは、実質的にランダムな回折格子構造を
有する少なくとも1つのエッジを含み、少なくとも1つ
の反射性エッジを有し、該デバイスへの少なくとも1つ
の電気コンタクトは該反射性エッジを通る、デバイス。
4. A device that emits radiation at a predetermined wavelength, said device having a cavity with an active layer in which said radiation is generated by recombination of charge carriers, said device comprising a substantially random device. A device comprising at least one edge having a grating structure, having at least one reflective edge, wherein at least one electrical contact to the device passes through the reflective edge.
【請求項5】 透明キャリアに設けられている、請求項
4に記載のデバイス。
5. The device according to claim 4, wherein the device is provided on a transparent carrier.
【請求項6】 放射線を所定の波長にて発するデバイス
であって、該デバイスは、少なくとも2つのエッジであ
って、断面において実質的に三角形を形成するエッジを
含み、該エッジ間の角度は45°よりも小さく、該エッ
ジの少なくとも1つは透明部分を有する、デバイス。
6. A device that emits radiation at a predetermined wavelength, the device including at least two edges that form a substantially triangular shape in cross section, wherein the angle between the edges is 45 degrees. °, wherein at least one of the edges has a transparent portion.
【請求項7】 前記キャビティの2つのエッジの一方
は、前記放射線に対して透明であり、2つのエッジの一
方は反射性であり、ここで、エッジは互いに少なくとも
近接または隣接している、請求項6に記載のデバイス。
7. The method of claim 1, wherein one of the two edges of the cavity is transparent to the radiation and one of the two edges is reflective, wherein the edges are at least close to or adjacent to one another. Item 7. The device according to Item 6.
【請求項8】 2つのエッジの少なくとも一方は、凸凹
の表面状態を有する、請求項7に記載のデバイス。
8. The device of claim 7, wherein at least one of the two edges has a rough surface condition.
【請求項9】 実質的にランダムな回折格子構造が、ラ
ンダムな回折格子の規則的な繰返しである、前記請求項
のいずれかに記載のデバイス。
9. The device according to any of the preceding claims, wherein the substantially random grating structure is a regular repetition of a random grating.
【請求項10】 導波路を更に含む、前記請求項のいず
れかに記載のデバイス。
10. The device according to any of the preceding claims, further comprising a waveguide.
【請求項11】 実質的にランダムな回折格子構造を有
する前記エッジが、該デバイスの前記導波路形成部分の
少なくとも1つのエッジとして延在し、ここで、該エッ
ジは、好ましくは、前記活性層または前記キャビティ、
あるいは前記電荷キャリアについての閉じ込め特徴また
は前記放射線閉じ込め空間に隣接するかあるいは延在す
る、前記請求項のいずれかに記載のデバイス。
11. The edge having a substantially random grating structure extends as at least one edge of the waveguide forming portion of the device, wherein the edge preferably comprises the active layer. Or the cavity,
A device according to any of the preceding claims, alternatively adjoining or extending a confinement feature for the charge carriers or the radiation confinement space.
【請求項12】 前記キャビティが、前記放射線閉じ込
め空間を規定するための少なくとも1つのメサ・エッジ
を含む、前記請求項のいずれかに記載のデバイス。
12. The device according to any of the preceding claims, wherein the cavity comprises at least one mesa edge for defining the radiation confinement space.
【請求項13】 前記放射線閉じ込め空間が、前記キャ
ビティ内で放射線閉じ込め空間よりも小さいサブ空間に
前記電荷キャリアを閉じ込める、前記請求項のいずれか
に記載のデバイス。
13. The device according to any of the preceding claims, wherein the radiation confinement space confines the charge carriers in a smaller subspace within the cavity than the radiation confinement space.
【請求項14】 誘電性材料からなる電荷キャリア閉じ
込め空間を有する、前記請求項のいずれかに記載のデバ
イス。
14. The device according to claim 1, having a charge carrier confinement space made of a dielectric material.
【請求項15】 誘電性材料からなる前記電荷キャリア
閉じ込め特徴がリングであり、ここで、前記デバイスが
支持体基板に取り付けられており、該支持体基板は、好
ましくは前記放射線に対して透明であり、より好ましく
は光ファイバ・フェース・プレートを含む、前記請求項
のいずれかに記載のデバイス。
15. The charge carrier confinement feature made of a dielectric material is a ring, wherein the device is mounted on a support substrate, the support substrate preferably being transparent to the radiation. A device according to any preceding claim, wherein the device comprises a fiber optic face plate.
【請求項16】 前記デバイスは、少なくとも2つのエ
ッジであって、断面において実質的に三角形を形成する
エッジを含み、該エッジ間の角度は45°よりも小さ
く、該エッジの少なくとも1つは透明部分を有する、前
記請求項のいずれかに記載のデバイス。
16. The device includes at least two edges, the edges forming a substantially triangle in cross-section, wherein the angle between the edges is less than 45 °, and at least one of the edges is transparent. Device according to any of the preceding claims, having a portion.
【請求項17】 前記キャビティの2つのエッジの一
方は、前記放射線に対して透明であり、2つのエッジの
一方は反射性であり、ここで、エッジは互いに少なくと
も近接または隣接している、前記請求項のいずれかに記
載のデバイス。
17. The method of claim 17, wherein one of the two edges of the cavity is transparent to the radiation and one of the two edges is reflective, wherein the edges are at least proximate or adjacent to one another. A device according to any of the preceding claims.
【請求項18】 2つのエッジの少なくとも一方は、凸
凹の表面状態を有する、前記請求項のいずれかに記載の
デバイス。
18. The device according to any of the preceding claims, wherein at least one of the two edges has a rough surface condition.
【請求項19】 アレイの個々のデバイスが、形態およ
び機能の点で閉じ込められている、前記請求項のいずれ
かに記載のデバイスからなるアレイ。
19. An array of devices according to any of the preceding claims, wherein the individual devices of the array are confined in form and function.
【請求項20】 前記アレイの個々のデバイスがメサ・
エッジで規定され、ここで、個々のデバイス間にある溝
が、実質的にランダムな回折格子構造を有する、請求項
19に記載のデバイスからなるアレイ。
20. The method according to claim 19, wherein the individual devices of the array are
20. An array of devices according to claim 19, wherein the grooves defined by edges, wherein the grooves between the individual devices have a substantially random grating structure.
【請求項21】 共通アノードコンタクトおよび共通カ
ソードコンタクトを有する、請求項20に記載のデバイ
スからなるアレイ。
21. An array of devices according to claim 20, having a common anode contact and a common cathode contact.
【請求項22】 各デバイスが、その上にマイクロレン
ズを本質的に有する、請求項19に記載のデバイスから
なるアレイ。
22. An array of devices according to claim 19, wherein each device has a microlens thereon.
【請求項23】 ポリマー性ホイル支持体に取り付けら
れている、請求項19に記載のデバイスからなるアレ
イ。
23. An array comprising the device of claim 19 attached to a polymeric foil support.
【請求項24】 前記ポリマー性ホイルが、その上に放
射線を変換させる燐層を更に有し、これにより、前記デ
バイスが、好ましくは、デバイスの支持体側にてデバイ
スの前側と比較して異なる波長の光を放出する、請求項
23に記載のデバイスからなるアレイ。
24. The polymeric foil further has a phosphorous layer thereon for converting radiation, so that the device preferably has a different wavelength on the support side of the device compared to the front side of the device. An array comprising the device of claim 23, wherein the device emits light.
【請求項25】 放射線を所定の波長にて発するデバイ
スからなるアレイであって、該デバイスは、電荷キャリ
アの再結合によって該放射線が生じる活性層を備えるキ
ャビティを含み、該アレイの個々のデバイスが、形態お
よび機能の点で閉じ込められており、個々のデバイス間
に導波路が存在し、該導波路が、回折格子構造、好まし
くは実質的にランダムな回折格子構造を有する、アレ
イ。
25. An array of devices that emit radiation at a predetermined wavelength, the devices including a cavity with an active layer in which the radiation is generated by recombination of charge carriers, wherein individual devices of the array are An array, confined in form and function, wherein there is a waveguide between the individual devices, the waveguide having a grating structure, preferably a substantially random grating structure.
【請求項26】 放射線を所定の波長にて発するデバイ
スの動作方法であって、該デバイスは、電荷キャリアの
再結合によって該放射線が生じる活性層を備えるキャビ
ティを含み、該キャビティは、該キャビティ内で放射線
閉じ込め空間よりも小さいサブ空間に該電荷キャリアを
閉じ込める、該電荷キャリアについての閉じ込め特徴を
含む放射線閉じ込め空間を有する、方法。
26. A method of operating a device that emits radiation at a predetermined wavelength, the device including a cavity with an active layer in which the radiation is generated by recombination of charge carriers, wherein the cavity is located within the cavity. And confining the charge carriers in a sub-space that is smaller than the radiation confinement space with a radiation confinement space including confinement features for the charge carriers.
【請求項27】 前記活性層が、高反射性エッジと凹凸
を有する透明エッジとの間にある、請求項26に記載の
動作方法。
27. The method of claim 26, wherein the active layer is between a highly reflective edge and a transparent edge having irregularities.
【請求項28】 前記エッジの少なくとも1つが、粗面
化されている、請求高26に記載の方法。
28. The method of claim 26, wherein at least one of said edges is roughened.
【請求項29】 基板の少なくとも1つの表面の少なく
とも一部をテクスチャリングする方法であって:該表面
の部分を覆う上層材料を適用する工程であって、該上層
材料は実質的にランダムに分布した開口特徴を備えるパ
ターンを有する工程(該上層材料を適用する該工程は、
実質的にランダムに分布した粒子を該表面に適用するサ
ブ工程を包含する);該粒子のサイズを減少させる工
程;ならびにその後に該粒子をエッチングマスクとして
用いながら該表面をエッチングする工程であって、これ
により、該エッチングマスクが実質的にランダムなマス
クパターンを含む工程を包含する、方法。
29. A method of texturing at least a portion of at least one surface of a substrate, comprising: applying an overlying material over a portion of the surface, wherein the overlying material is substantially randomly distributed. Having a pattern with a defined opening feature (the step of applying the overlying material comprises:
Applying a substantially randomly distributed particle to the surface), reducing the size of the particle, and subsequently etching the surface using the particle as an etching mask. , Whereby the etching mask comprises a substantially random mask pattern.
【請求項30】 第2のマスク材料の層を前記表面に適
用する工程;前記粒子のサイズを減少させながら、該第
2のマスク材料にパターンを現像する工程;ならびにそ
の後に該パターンをエッチングマスクとして用いなが
ら、該表面をエッチングする工程を更に包含する、請求
項29に記載の方法。
30. Applying a layer of a second mask material to the surface; developing a pattern in the second mask material while reducing the size of the particles; and thereafter etching the pattern with an etching mask 30. The method of claim 29, further comprising etching the surface while using as.
【請求項31】 前記パターンおよび前記粒子を除去す
る工程を更に包含する、請求項30に記載の方法。
31. The method of claim 30, further comprising removing the pattern and the particles.
【請求項32】 前記エッチング工程が、前記表面に凹
凸を形成し、これにより、該表面に衝突する電磁放射線
に対して該表面が拡散性を有するようにされる、請求項
29に記載の方法。
32. The method of claim 29, wherein the etching step forms irregularities on the surface, thereby rendering the surface diffusible to electromagnetic radiation impinging on the surface. .
【請求項33】 粒子のサイズの減少が、表面の約50
%の被覆範囲をもたらす、請求項29に記載の方法。
33. A reduction in particle size of about 50 of the surface
30. The method of claim 29, which provides a% coverage.
【請求項34】 前記粒子の減少したサイズが、前記放
射線に対するデバイスの材料内の波長の50%〜200
%の範囲にある、請求項29に記載の方法。
34. The reduced size of the particles is between 50% and 200% of the wavelength in the device material for the radiation.
30. The method of claim 29, which is in the% range.
【請求項35】 基板の少なくとも1つの表面の少なく
とも一部をテクスチャリングする方法であって:該基板
の部分を覆うフォトレジスト材料からなる上層材料を適
用する工程であって、該上層材料は実質的にランダムに
分布した開口特徴を備えるパターンを有する工程;およ
び該上層材料をエッチングマスクとして用いながら該表
面をエッチングする工程であって、これにより、該エッ
チングマスクが実質的にランダムなマスクパターンを含
む工程;および該フォトレジスト材料を実質的にランダ
ムなマスクパターンを有するリソグラフィーマスクを用
いて光照射し、その後、該フォトレジストを現像する工
程を包含する、方法。
35. A method of texturing at least a portion of at least one surface of a substrate, comprising: applying an overlying material comprising a photoresist material over a portion of the substrate, wherein the overlying material is substantially. And a step of etching the surface while using the upper layer material as an etching mask, whereby the etching mask forms a substantially random mask pattern. And irradiating the photoresist material with a lithographic mask having a substantially random mask pattern, and thereafter developing the photoresist.
【請求項36】 前記リソグラフィーマスクが、金属マ
スク、直接描画マスク、金属粒子で形成されるマスクま
たはコヒーレントな光源の正反射ノイズ・パターンの1
つである、請求項35に記載の方法。
36. The lithographic mask is one of a metal mask, a direct-write mask, a mask formed of metal particles, or a specular noise pattern of a coherent light source.
36. The method of claim 35, wherein:
【請求項37】 放射線を所定の波長にて発するデバイ
スを前記基板に形成する工程を更に包含する方法であっ
て、該デバイスがキャビティを有し、該表面がデバイス
のキャビティの1つのエッジの少なくとも一部分であ
る、請求項29〜36に記載の方法。
37. The method further comprising forming a device that emits radiation at a predetermined wavelength in the substrate, the device having a cavity, the surface having at least one edge of one of the cavities of the device. 37. The method of claims 29-36, wherein the method is a part.
【請求項38】 放射線を所定の波長にて発するデバイ
スからなるアレイを前記基板に形成する工程を更に包含
する方法であって、該アレイの少なくとも2つのデバイ
スのエッジが、実質的に同じランダムなテクスチャリン
グ・パターンを有する、請求項37に記載の方法。
38. The method further comprising forming an array of devices emitting radiation at a predetermined wavelength on the substrate, wherein edges of at least two devices of the array are substantially the same random. 38. The method of claim 37, having a texturing pattern.
【請求項39】 前記デバイスあるいは前記アレイの前
記デバイスを薄くする工程;および該デバイスあるいは
該アレイの該デバイスを支持体基板に配置する工程を更
に包含する、請求項37に記載の方法。
39. The method of claim 37, further comprising thinning the device or the devices of the array; and disposing the devices or the devices of the array on a support substrate.
【請求項40】 前記支持体基板が前記放射線に対して
透明であり、光ファイバ・フェース・プレートを含む、
請求項37に記載の方法。
40. The support substrate is transparent to the radiation and comprises a fiber optic face plate.
38. The method of claim 37.
JP21213499A 1998-07-28 1999-07-27 Devices that emit light with high efficiency and methods for manufacturing such devices Expired - Lifetime JP5019664B2 (en)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
EP98870164A EP0977063A1 (en) 1998-07-28 1998-07-28 A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
EP98870164-5 1998-07-28
EP98870233-8 1998-10-30
EP98870233 1998-10-30
EP98870252-8 1998-11-13
EP98870252A EP0977277A1 (en) 1998-07-28 1998-11-13 Devices for emitting radiation with a high efficiency and a method for fabricating such devices
US11032298P 1998-11-30 1998-11-30
US60/110322 1998-11-30
US13135899P 1999-04-28 1999-04-28
US98870233-8 1999-04-28
US98870252-8 1999-04-28
US60/131358 1999-04-28
US98870164-5 1999-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009190302A Division JP2009295999A (en) 1998-07-28 2009-08-19 Device for emitting radiation with high efficiency and method of fabricating such device

Publications (3)

Publication Number Publication Date
JP2000106454A true JP2000106454A (en) 2000-04-11
JP2000106454A5 JP2000106454A5 (en) 2009-10-15
JP5019664B2 JP5019664B2 (en) 2012-09-05

Family

ID=27514497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21213499A Expired - Lifetime JP5019664B2 (en) 1998-07-28 1999-07-27 Devices that emit light with high efficiency and methods for manufacturing such devices

Country Status (1)

Country Link
JP (1) JP5019664B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124514A (en) * 2001-10-17 2003-04-25 Sony Corp Semiconductor light emitting element and its manufacturing method
JP2004153277A (en) * 2002-10-29 2004-05-27 Lumileds Lighting Us Llc Light-emitting device spot emitter with enhanced brightness
US6794687B1 (en) 1999-08-25 2004-09-21 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method for fabricating the device
JP2005005679A (en) * 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
WO2006002614A1 (en) * 2004-06-30 2006-01-12 Osram Opto Semiconductors Gmbh Reflective layered system comprising a plurality of layers that are to be applied to a iii-v compound semiconductor material
JP2006261659A (en) * 2005-02-18 2006-09-28 Sumitomo Chemical Co Ltd Manufacturing method for semiconductor light emitting device
JP2006523956A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2006523953A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2006523957A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2007019318A (en) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same
WO2007069774A1 (en) * 2005-12-13 2007-06-21 Showa Denko K.K. Gallium nitride compound semiconductor light-emitting device
JP2007173579A (en) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Semiconductor light emitting device and its manufacturing method
JP2007250714A (en) * 2006-03-15 2007-09-27 Kyocera Corp Light emitting element
JP2008091880A (en) * 2006-08-22 2008-04-17 Agency For Science Technology & Research Method of manufacturing micro and nano-structures
CN100392875C (en) * 2003-06-16 2008-06-04 深圳市方大国科光电技术有限公司 A semiconductor chip capable of preparing high power LED
JP2008205985A (en) * 2007-02-22 2008-09-04 Oki Data Corp Led display device and projection display device
CN100442557C (en) * 2004-06-30 2008-12-10 奥斯兰姆奥普托半导体有限责任公司 Reflective layered system comprising a plurality of layers that are to be applied to a III-V compound semiconductor material
JP2009152510A (en) * 2007-12-25 2009-07-09 Oki Data Corp Led backlight device, and liquid crystal display device
US7763903B2 (en) 2004-06-28 2010-07-27 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
JP2010177316A (en) * 2009-01-28 2010-08-12 Hokkaido Univ Semiconductor light-emitting element
KR101000311B1 (en) 2010-07-27 2010-12-13 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same
JP2010541215A (en) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor chip
US8013952B2 (en) 2007-12-25 2011-09-06 Oki Data Corporation LED backlight device and LCD device
JP2011187982A (en) * 2003-04-15 2011-09-22 Luminus Devices Inc Light-emitting element
JP2011187981A (en) * 2003-04-15 2011-09-22 Luminus Devices Inc Light-emitting element
WO2012172986A1 (en) * 2011-06-15 2012-12-20 シャープ株式会社 Semiconductor element, method for manufacturing semiconductor element, light-emitting diode, method for manufacturing light-emitting diode, photoelectric conversion element, solar cell, illumination device, backlight, and display device
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
JP2018006657A (en) * 2016-07-06 2018-01-11 信越半導体株式会社 Light-emitting device and manufacturing method of light-emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812609B1 (en) 2016-04-11 2017-11-07 X Development Llc Semiconductor device including oxide current aperture

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442582A (en) * 1990-06-08 1992-02-13 Eastman Kodak Japan Kk Light emitting diode array
JPH0463478A (en) * 1990-07-03 1992-02-28 Sanyo Electric Co Ltd Sic light emitting device
JPH0497575A (en) * 1990-08-14 1992-03-30 Eastman Kodak Japan Kk Light emitting diode array
JPH0675137A (en) * 1992-08-26 1994-03-18 Hitachi Ltd Light transmission module
US5358880A (en) * 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
JPH06318731A (en) * 1993-03-12 1994-11-15 Sharp Corp Semiconductor light emitting device
WO1997048138A2 (en) * 1996-06-11 1997-12-18 Philips Electronics N.V. Visible light emitting devices including uv-light emitting diode and uv-excitable, visible light emitting phosphor, and method of producing such devices
JPH104209A (en) * 1996-03-22 1998-01-06 Hewlett Packard Co <Hp> Light-emitting element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442582A (en) * 1990-06-08 1992-02-13 Eastman Kodak Japan Kk Light emitting diode array
JPH0463478A (en) * 1990-07-03 1992-02-28 Sanyo Electric Co Ltd Sic light emitting device
JPH0497575A (en) * 1990-08-14 1992-03-30 Eastman Kodak Japan Kk Light emitting diode array
JPH0675137A (en) * 1992-08-26 1994-03-18 Hitachi Ltd Light transmission module
JPH06318731A (en) * 1993-03-12 1994-11-15 Sharp Corp Semiconductor light emitting device
US5358880A (en) * 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
JPH104209A (en) * 1996-03-22 1998-01-06 Hewlett Packard Co <Hp> Light-emitting element
WO1997048138A2 (en) * 1996-06-11 1997-12-18 Philips Electronics N.V. Visible light emitting devices including uv-light emitting diode and uv-excitable, visible light emitting phosphor, and method of producing such devices

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348195B2 (en) 1999-08-25 2008-03-25 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method for fabricating the device
US6794687B1 (en) 1999-08-25 2004-09-21 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method for fabricating the device
JP2003124514A (en) * 2001-10-17 2003-04-25 Sony Corp Semiconductor light emitting element and its manufacturing method
JP2004153277A (en) * 2002-10-29 2004-05-27 Lumileds Lighting Us Llc Light-emitting device spot emitter with enhanced brightness
EP1416545B1 (en) * 2002-10-29 2015-04-29 Philips Lumileds Lighting Company LLC Enhanced brightness light emitting device spot emitter
JP2006523956A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2011205114A (en) * 2003-04-15 2011-10-13 Luminus Devices Inc Light emitting device
JP2006523953A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2006523957A (en) * 2003-04-15 2006-10-19 ルミナス ディバイシズ インコーポレイテッド Light emitting element
JP2011187981A (en) * 2003-04-15 2011-09-22 Luminus Devices Inc Light-emitting element
JP2011187982A (en) * 2003-04-15 2011-09-22 Luminus Devices Inc Light-emitting element
JP2005005679A (en) * 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
CN100392875C (en) * 2003-06-16 2008-06-04 深圳市方大国科光电技术有限公司 A semiconductor chip capable of preparing high power LED
US7763903B2 (en) 2004-06-28 2010-07-27 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
CN100442557C (en) * 2004-06-30 2008-12-10 奥斯兰姆奥普托半导体有限责任公司 Reflective layered system comprising a plurality of layers that are to be applied to a III-V compound semiconductor material
WO2006002614A1 (en) * 2004-06-30 2006-01-12 Osram Opto Semiconductors Gmbh Reflective layered system comprising a plurality of layers that are to be applied to a iii-v compound semiconductor material
JP2006261659A (en) * 2005-02-18 2006-09-28 Sumitomo Chemical Co Ltd Manufacturing method for semiconductor light emitting device
JP2007019318A (en) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same
JP2007165515A (en) * 2005-12-13 2007-06-28 Showa Denko Kk Gallium-nitride compound semiconductor light-emitting element
US8258541B2 (en) 2005-12-13 2012-09-04 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device
WO2007069774A1 (en) * 2005-12-13 2007-06-21 Showa Denko K.K. Gallium nitride compound semiconductor light-emitting device
JP2007173579A (en) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Semiconductor light emitting device and its manufacturing method
JP2007250714A (en) * 2006-03-15 2007-09-27 Kyocera Corp Light emitting element
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
JP2008091880A (en) * 2006-08-22 2008-04-17 Agency For Science Technology & Research Method of manufacturing micro and nano-structures
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
JP2008205985A (en) * 2007-02-22 2008-09-04 Oki Data Corp Led display device and projection display device
JP2010541215A (en) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor chip
EP3206239A1 (en) * 2007-09-28 2017-08-16 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor chip
US8013952B2 (en) 2007-12-25 2011-09-06 Oki Data Corporation LED backlight device and LCD device
JP4545188B2 (en) * 2007-12-25 2010-09-15 株式会社沖データ LED backlight device and liquid crystal display device
JP2009152510A (en) * 2007-12-25 2009-07-09 Oki Data Corp Led backlight device, and liquid crystal display device
JP2010177316A (en) * 2009-01-28 2010-08-12 Hokkaido Univ Semiconductor light-emitting element
KR101000311B1 (en) 2010-07-27 2010-12-13 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same
WO2012172986A1 (en) * 2011-06-15 2012-12-20 シャープ株式会社 Semiconductor element, method for manufacturing semiconductor element, light-emitting diode, method for manufacturing light-emitting diode, photoelectric conversion element, solar cell, illumination device, backlight, and display device
JP2013004661A (en) * 2011-06-15 2013-01-07 Sharp Corp Semiconductor element, method for manufacturing the same, light-emitting diode, method for manufacturing the same, photoelectric conversion element, solar cell, lighting device, backlight, and display device
JP2018006657A (en) * 2016-07-06 2018-01-11 信越半導体株式会社 Light-emitting device and manufacturing method of light-emitting device

Also Published As

Publication number Publication date
JP5019664B2 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5019664B2 (en) Devices that emit light with high efficiency and methods for manufacturing such devices
US6812161B2 (en) Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US7253445B2 (en) High-efficiency radiating device
EP0977280A2 (en) Devices for emitting radiation with a high efficiency and a method for fabricating such devices
EP0977277A1 (en) Devices for emitting radiation with a high efficiency and a method for fabricating such devices
Windisch et al. Light-emitting diodes with 31% external quantum efficiency by outcoupling of lateral waveguide modes
Rattier et al. Toward ultrahigh-efficiency aluminum oxide microcavity light-emitting diodes: Guided mode extraction by photonic crystals
Windisch et al. 40% efficient thin-film surface-textured light-emitting diodes by optimization of natural lithography
US6995030B2 (en) Semiconductor chip for optoelectronics
US6297068B1 (en) Method for highly compact vertical cavity surface emitting lasers
US7012279B2 (en) Photonic crystal light emitting device
TWI390759B (en) Method for fabricating group iii nitride devices and devices fabricated using method
Windisch et al. Light-extraction mechanisms in high-efficiency surface-textured light-emitting diodes
CN101814698B (en) Laser diode device
FR3007589A1 (en) PHOTONIC INTEGRATED CIRCUIT AND METHOD OF MANUFACTURE
JP2000106454A5 (en)
JPH0832178A (en) Surface luminescence laser diode array
US8290010B2 (en) Surface plasmon generating apparatus and method for making the same
JP2003535480A (en) Optically pumped surface emitting semiconductor laser device.
JP2010183071A (en) Semiconductor light-emitting device and method of manufacturing the same
JPH0555703A (en) Plane emission laser device
US20130032825A1 (en) Resonant Optical Cavity Semiconductor Light Emitting Device
US20040125840A1 (en) Oxide-confined VCSEL device and the method for making the same
Schmid et al. 45% quantum-efficiency light-emitting diodes with radial outcoupling taper
Schmid et al. High-efficiency red and infrared light-emitting diodes using radial outcoupling taper

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110128

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5019664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term