JP2003114252A - Semiconductor inspection device - Google Patents

Semiconductor inspection device

Info

Publication number
JP2003114252A
JP2003114252A JP2001306544A JP2001306544A JP2003114252A JP 2003114252 A JP2003114252 A JP 2003114252A JP 2001306544 A JP2001306544 A JP 2001306544A JP 2001306544 A JP2001306544 A JP 2001306544A JP 2003114252 A JP2003114252 A JP 2003114252A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
probe
integrated circuit
inspection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001306544A
Other languages
Japanese (ja)
Inventor
Tomonori Kanai
友範 金井
Seiji Kishimoto
清治 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2001306544A priority Critical patent/JP2003114252A/en
Publication of JP2003114252A publication Critical patent/JP2003114252A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor inspection device superior in reliability and inexpensively inspecting a semiconductor integrated circuit chip. SOLUTION: This semiconductor inspection device inspects a plurality of semiconductor integrated circuits 31 formed on a wafer 3. This semiconductor inspection device has at least a plurality of probe cards 1a and 1b, and a plurality of driving mechanisms 51a and 51b. These probe cards 1a and 1b inspect the semiconductor integrated circuits 13 in a state where the semiconductor integrated circuits 31 and a probe 13 are brought into electric contact with each other. The driving mechanisms 51a and 51b are arranged so as to correspond to the plurality of respective probe cards 1a and 1b, and independently move the plurality of probe cards 1a and 1b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体検査装置に
関するものであり、特に半導体集積回路の電極に対して
プローブを接触させ、当該半導体集積回路の電気的特性
を検査する半導体検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor inspection device, and more particularly to a semiconductor inspection device for inspecting electrical characteristics of a semiconductor integrated circuit by bringing a probe into contact with the electrodes of the semiconductor integrated circuit.

【0002】[0002]

【従来の技術】従来より、ウエファ上に形成された半導
体集積回路の電気的特性を検査することが広く行なわれ
ている。検査に際しては、半導体集積回路の電極に対し
てプローブを接触させ、測定検査装置から検査用信号を
印加し、それに対する出力信号を検出している。従来の
半導体検査装置では、一度に1つの半導体集積回路チッ
プを検査するものであった。
2. Description of the Related Art Conventionally, it has been widely performed to inspect electrical characteristics of a semiconductor integrated circuit formed on a wafer. At the time of inspection, a probe is brought into contact with the electrodes of the semiconductor integrated circuit, an inspection signal is applied from the measurement / inspection device, and an output signal corresponding thereto is detected. The conventional semiconductor inspection device inspects one semiconductor integrated circuit chip at a time.

【0003】ここで、図11を用いて従来のプローブヘ
ッドの構成について、簡単に説明する。図に示されるよ
うに、プローブヘッド1は、その中央部に、複数のプロ
ーブ13を備えている。プローブ13は、通常、細長い
金属針で構成されている。そして、プローブ13は、半
導体集積回路チップの外部端子数の分、設けられてお
り、当該半導体集積回路チップの外部端子に対応する位
置に配置されている。このプローブ13は、信号線によ
って、直接、測定検査装置に接続されている。
The structure of a conventional probe head will be briefly described with reference to FIG. As shown in the figure, the probe head 1 is provided with a plurality of probes 13 at the center thereof. The probe 13 is usually composed of an elongated metal needle. The probes 13 are provided by the number of external terminals of the semiconductor integrated circuit chip, and are arranged at positions corresponding to the external terminals of the semiconductor integrated circuit chip. The probe 13 is directly connected to the measurement / inspection device by a signal line.

【0004】[0004]

【発明が解決しようとする課題】近年、携帯電話に組み
込まれる半導体集積回路チップを中心として、そのチッ
プの測定、検査を安価に行うことが強く求められてい
る。しかしながら、従来の半導体検査装置では、1つの
プローブヘッドを用いて半導体集積回路チップ毎に検査
するため、効率が悪く、検査の高コスト化の一因となっ
ていた。
In recent years, there has been a strong demand for measuring and inspecting a semiconductor integrated circuit chip incorporated in a mobile phone at low cost, centering on the chip. However, the conventional semiconductor inspection device inspects each semiconductor integrated circuit chip by using one probe head, which is inefficient and contributes to higher inspection cost.

【0005】本発明は、このような問題点を解決するた
めになされたもので、信頼性に優れ、高スループットか
つ低コストで半導体集積回路チップの検査を行なう半導
体検査装置を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor inspection apparatus for inspecting a semiconductor integrated circuit chip with excellent reliability, high throughput and low cost. And

【0006】[0006]

【課題を解決するための手段】本発明にかかる半導体検
査装置は、ウエファ上に形成された複数の半導体集積回
路の検査を行なう半導体検査装置であって、前記半導体
集積回路とプローブとを電気的に接触させた状態におい
て当該半導体集積回路を検査する複数のプローブカード
と、前記半導体集積回路と前記プローブを電気的に接触
させるように前記プローブカードを移動させる複数の駆
動機構とを備え、前記複数の駆動機構は、前記複数のプ
ローブカードのそれぞれに対応して設けられ、複数のプ
ローブカードを独立して移動させるものである。このよ
うな構成によって、複数のプローブカードを用いて同時
に複数の半導体集積回路の検査を実行できるため、検査
時間を短くできるとともに、それぞれのプローブカード
で独立して移動できるため、プローブと半導体集積回路
のコンタクトの信頼性を高めることや、検査効率を向上
させることが可能となる。
A semiconductor inspection device according to the present invention is a semiconductor inspection device for inspecting a plurality of semiconductor integrated circuits formed on a wafer, wherein the semiconductor integrated circuit and a probe are electrically connected to each other. A plurality of probe cards for inspecting the semiconductor integrated circuit in a state of being in contact with the semiconductor integrated circuit; and a plurality of drive mechanisms for moving the probe card so as to electrically contact the semiconductor integrated circuit and the probe, The drive mechanism is provided in correspondence with each of the plurality of probe cards and independently moves the plurality of probe cards. With such a configuration, since it is possible to simultaneously inspect a plurality of semiconductor integrated circuits using a plurality of probe cards, the inspection time can be shortened and the probe cards can be moved independently, so that the probes and the semiconductor integrated circuits can be moved independently. It is possible to increase the reliability of the contact and improve the inspection efficiency.

【0007】ここで、前記複数の駆動機構は、少なくと
も前記ウエファの主平面の垂直方向に前記プローブカー
ドを移動させることができるようにしてもよい。このよ
うな構成により、特にプローブと半導体集積回路のコン
タクトの信頼性を高めることが可能となる。
Here, the plurality of drive mechanisms may be capable of moving the probe card at least in a direction perpendicular to the main plane of the wafer. With such a configuration, the reliability of the contact between the probe and the semiconductor integrated circuit can be improved.

【0008】また、複数の駆動機構は、複数のプローブ
カードのそれぞれにおいて当該プローブカードのプロー
ブと前記半導体集積回路との電気的な接触が最適となる
ように前記プローブカードを移動させるようにしてもよ
い。
Further, the plurality of drive mechanisms may move the probe card so that the electrical contact between the probe of the probe card and the semiconductor integrated circuit is optimized in each of the plurality of probe cards. Good.

【0009】さらに、前記ウエファを保持するウエファ
保持体と、当該ウエファ保持体を前記ウエファの主平面
の水平方向に移動させる駆動機構を備えるようにしても
よい。
Further, a wafer holding body for holding the wafer and a drive mechanism for moving the wafer holding body in the horizontal direction of the main plane of the wafer may be provided.

【0010】また、前記複数の駆動機構は、前記ウエフ
ァの主平面の平行方向及び垂直方向に前記プローブカー
ドを移動させることができるようにしてもよい。このよ
うな構成によって、検査効率を向上させることが可能と
なる。
Further, the plurality of drive mechanisms may be capable of moving the probe card in a direction parallel to and a direction perpendicular to the main plane of the wafer. With such a configuration, inspection efficiency can be improved.

【0011】前記複数の駆動機構は、任意の半導体集積
回路を検査している際に不合格であると判断した場合に
は、他のプローブカードが検査中であるか否かにかかわ
らず、別の半導体集積回路の検査を開始するためにプロ
ーブカードを移動させるようにしてもよい。これによ
り、さらに検査効率を高めることができる。
When it is determined that the plurality of drive mechanisms are unsuccessful when inspecting an arbitrary semiconductor integrated circuit, the plurality of drive mechanisms are separated regardless of whether another probe card is being inspected. The probe card may be moved to start the inspection of the semiconductor integrated circuit. Thereby, the inspection efficiency can be further improved.

【0012】前記複数の駆動機構は、任意の半導体集積
回路の検査が終了した場合には、他のプローブカードが
検査中であるか否かにかかわらず、次の半導体集積回路
の検査を開始するためにプローブカードを移動させるこ
とが好ましい。これにより、さらに検査効率を高めるこ
とができる。
When the inspection of an arbitrary semiconductor integrated circuit is completed, the plurality of drive mechanisms start the inspection of the next semiconductor integrated circuit regardless of whether another probe card is being inspected. Therefore, it is preferable to move the probe card. Thereby, the inspection efficiency can be further improved.

【0013】ここで、好ましい実施の形態では、複数の
プローブカードのそれぞれは、1つの半導体集積回路に
対応して設けられている。
Here, in the preferred embodiment, each of the plurality of probe cards is provided corresponding to one semiconductor integrated circuit.

【0014】[0014]

【発明の実施の形態】本発明の出願人は、本発明の前
に、本発明に関連する発明を出願している(特願200
1−190119)。かかる関連発明は、未だ公開され
ていないため、本発明の従来技術を構成するものではな
いが、本発明の理解のために、図8、図9及び図10を
用いて簡単に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The applicant of the present invention has applied for an invention related to the present invention prior to the present invention (Japanese Patent Application No.
1-190119). Since the related invention has not been disclosed yet, it does not constitute the prior art of the present invention, but for the understanding of the present invention, it will be briefly described with reference to FIGS. 8, 9 and 10.

【0015】図8は、当該関連発明にかかる半導体検査
装置の機能ブロック図である。この半導体検査装置は、
プローブカード1、測定検査装置2、ウエファ保持体
4、駆動機構5、駆動機構6及び制御装置7より構成さ
れている。ウエファ3は、この半導体検査装置において
検査対象となる半導体集積回路チップを複数有するもの
である。
FIG. 8 is a functional block diagram of a semiconductor inspection device according to the related invention. This semiconductor inspection device
It is composed of a probe card 1, a measurement / inspection device 2, a wafer holder 4, a drive mechanism 5, a drive mechanism 6 and a control device 7. The wafer 3 has a plurality of semiconductor integrated circuit chips to be inspected in this semiconductor inspection apparatus.

【0016】プローブカード1は、ウエファ3上の半導
体集積回路チップに対してプローブによって電気的な接
触を行なうものである。測定検査装置2は、検査用の信
号を生成し、プローブカード1に対して出力する。ま
た、測定検査装置2は、検査用入力信号に応じて半導体
集積回路チップより出力された信号を入力し、検査を行
なう。検査結果は、例えば、ディスプレイに表示された
り、プリンタにより印刷されたりする。
The probe card 1 electrically contacts the semiconductor integrated circuit chip on the wafer 3 with a probe. The measurement / inspection device 2 generates an inspection signal and outputs it to the probe card 1. Further, the measurement / inspection device 2 inputs the signal output from the semiconductor integrated circuit chip in response to the inspection input signal and performs the inspection. The inspection result is displayed on a display or printed by a printer, for example.

【0017】測定検査装置2は、制御装置7を介して、
駆動機構5及び駆動機構6を制御する。これによって、
プローブカード1とウエファ保持体4の位置決めを行な
う。ここで、駆動機構5は、ウエファ3の主平面の垂直
方向(Z方向)に、プローブヘッド1を移動させること
ができる。また、駆動機構6は、ウエファ3の主平面と
平行な水平方向(XY方向)に、ウエファ保持体4を移
動させることができる。
The measurement / inspection device 2 is controlled by the control device 7.
The drive mechanism 5 and the drive mechanism 6 are controlled. by this,
The probe card 1 and the wafer holder 4 are positioned. Here, the drive mechanism 5 can move the probe head 1 in the direction perpendicular to the main plane of the wafer 3 (Z direction). Further, the drive mechanism 6 can move the wafer holder 4 in the horizontal direction (XY direction) parallel to the main plane of the wafer 3.

【0018】ウエファ保持体4は、ウエファ3を保持す
る機能を有する。このウエファ保持体4は、例えば、吸
着機構によって、ウエファ3を保持する。
The wafer holder 4 has a function of holding the wafer 3. The wafer holder 4 holds the wafer 3 by a suction mechanism, for example.

【0019】ここで、ウエファ3の平面図を図10に示
す。ウエファ3には、多数の半導体集積回路チップ31
を形成することができる。例えば、200mmウエファ
の場合には、約1000個の半導体集積回路チップ31
を、また、300mmウエファの場合には、約2600
個の半導体集積回路チップを製造することができる。こ
の発明の実施の形態にかかる半導体集積回路チップ31
は、ウエファレベルCSP(Chip Size Package)であ
り、複数のボール状のハンダからなる外部端子32が設
けられている。例えば、0.5mm間隔で81個の外部
端子32が設けられる。但し、本発明において適用され
る半導体集積回路チップは、このようなウエファレベル
CSPに限定されず、アルミパッドの外部端子が0.1
mm間隔で配列されたものであってもよい。尚、被検査
対象である半導体集積回路チップ31の種類は、特に限
定されるものではないが、例えば、無線LAN用チッ
プ、GPS用チップ、ブルートゥース用チップが含まれ
る。
A plan view of the wafer 3 is shown in FIG. The wafer 3 has a large number of semiconductor integrated circuit chips 31.
Can be formed. For example, in the case of a 200 mm wafer, about 1000 semiconductor integrated circuit chips 31
In the case of a 300 mm wafer, about 2600
Individual semiconductor integrated circuit chips can be manufactured. Semiconductor integrated circuit chip 31 according to an embodiment of the present invention
Is a wafer level CSP (Chip Size Package), and is provided with an external terminal 32 composed of a plurality of ball-shaped solders. For example, 81 external terminals 32 are provided at 0.5 mm intervals. However, the semiconductor integrated circuit chip applied in the present invention is not limited to such a wafer level CSP, and the external terminal of the aluminum pad is 0.1.
It may be arranged at mm intervals. The type of the semiconductor integrated circuit chip 31 to be inspected is not particularly limited, but includes, for example, a wireless LAN chip, a GPS chip, and a Bluetooth chip.

【0020】図9は、プローブカード1等の断面図であ
る。図に示されるように、プローブヘッド11の上面に
は、モジュール12が搭載されている。そして、プロー
ブヘッド11の下面には、プローブ13が設けられてい
る。プローブ13とモジュール12とは、プローブ毎に
電気的に接続されている。プローブ13は、ウエファ3
の外部端子32のそれぞれと接触する必要があるため、
外部端子32と同じ数だけ設けられている。このプロー
ブカード1では、複数の半導体集積回路チップを同時に
検査できるように、単一のプローブカード1中に複数の
半導体集積回路チップに対応したプローブが設けられて
いる。このようなプローブカード1の構成をマルチプロ
ーブヘッドと呼ばれる場合もある。このプローブカード
1は、単一の駆動機構を備えている。
FIG. 9 is a sectional view of the probe card 1 and the like. As shown in the figure, the module 12 is mounted on the upper surface of the probe head 11. A probe 13 is provided on the lower surface of the probe head 11. The probe 13 and the module 12 are electrically connected for each probe. The probe 13 is a wafer 3.
Since it is necessary to contact each of the external terminals 32 of
The same number as the external terminals 32 is provided. In this probe card 1, probes corresponding to a plurality of semiconductor integrated circuit chips are provided in a single probe card 1 so that a plurality of semiconductor integrated circuit chips can be inspected at the same time. Such a configuration of the probe card 1 may be called a multi-probe head. The probe card 1 has a single drive mechanism.

【0021】当該関連発明にかかる半導体検査装置で
は、同時に複数の半導体集積回路チップの端子にプロー
ブとコンタクトをとるため、コンタクトする数及び面積
が増大するため、コンタクトの信頼性に問題がある。ま
た、コンタクトする数が増大することにより、1つの駆
動機構から与える荷重が過大になり、半導体検査装置自
体の構造の複雑化、大型化が問題となる。
In the semiconductor inspection apparatus according to the related invention, since the probes are contacted with the terminals of a plurality of semiconductor integrated circuit chips at the same time, the number of contacts and the area are increased, so that there is a problem in contact reliability. Further, as the number of contacts increases, the load applied from one drive mechanism becomes excessive, which complicates and enlarges the structure of the semiconductor inspection apparatus itself.

【0022】ここで、コンタクトの信頼性が減少する要
因としては、次の2点が考えられる。
Here, the following two points can be considered as factors that reduce the reliability of the contact.

【0023】(1)プローブのXYZ方向それぞれのば
らつき (2)ウエファ上のコンタクト部のXYZ方向それぞれ
のばらつき
(1) Variation in XYZ direction of probe (2) Variation in XYZ direction of contact portion on wafer

【0024】(1)の要因には、さらに、プローブ自体
の長さや形状のばらつき、プローブをプローブヘッドに
固定した位置に関するXYZ方向のばらつきやプローブ
ヘッドの傾きのばらつき等が含まれる。他方、(2)の
要因には、コンタクト部のXYZ方向のばらつきやウエ
ファの傾き等が含まれる。特にコンタクト部が半田バン
プや半田ボールの場合にばらつきが増大する。
The factor (1) further includes variations in the length and shape of the probe itself, variations in the XYZ directions regarding the position where the probe is fixed to the probe head, variations in the inclination of the probe head, and the like. On the other hand, the factor (2) includes variations in the XYZ directions of the contact portion, wafer inclination, and the like. Especially, when the contact portion is a solder bump or a solder ball, the variation increases.

【0025】このようなばらつきを1つの駆動機構しか
持たないマルチプローブヘッド構造の半導体検査装置で
は、コンタクトの信頼性に起因して、コンタクト面積及
びコンタクト数が制限されることになり、複数個を同時
に測定することが困難になる場合もある。
In a semiconductor inspection apparatus having a multi-probe head structure having such a single drive mechanism with such variations, the contact area and the number of contacts are limited due to the reliability of the contacts. At the same time, it may be difficult to measure.

【0026】他方、半導体集積回路チップの検査時間が
個々に異なる場合や、検査不合格になり他の半導体集積
回路チップより検査時間が短くなる場合がある。このよ
うな場合に、1つの駆動機構をもつマルチプローブヘッ
ドで複数個同時検査を行なうと、半導体集積回路チップ
にコンタクトしたプローブカードであっても検査を行な
わない時間が発生し、検査効率が低下する。
On the other hand, the inspection time of the semiconductor integrated circuit chip may be different from each other, or the inspection may fail and the inspection time may be shorter than that of other semiconductor integrated circuit chips. In such a case, if a plurality of multi-probe heads having one drive mechanism are used for simultaneous inspection, even a probe card in contact with a semiconductor integrated circuit chip will not be inspected for some time, and the inspection efficiency will decrease. To do.

【0027】本発明は、関連発明にかかる半導体検査装
置において生ずるこのような問題点を解消し、さらに信
頼性に優れた低コストの半導体検査装置を提供すること
を目的とするものである。
An object of the present invention is to solve the above-mentioned problems that occur in the semiconductor inspection apparatus according to the related invention and to provide a semiconductor inspection apparatus which is excellent in reliability and low in cost.

【0028】以下、本発明の実施の形態について、図を
参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0029】発明の実施の形態1.図1は、発明の実施
の形態1にかかる半導体検査装置の機能ブロック図であ
る。この半導体検査装置は、プローブカード1a、プロ
ーブカード1b、測定検査装置2、ウエファ保持体4、
Z駆動機構51a、Z駆動機構51b、XY駆動機構6
1及び制御装置7より構成されている。ウエファ3は、
この半導体検査装置において検査対象となる半導体集積
回路チップ31を複数有するものである。
First Embodiment of the Invention 1 is a functional block diagram of a semiconductor inspection device according to a first embodiment of the invention. This semiconductor inspection device includes a probe card 1a, a probe card 1b, a measurement / inspection device 2, a wafer holder 4,
Z drive mechanism 51a, Z drive mechanism 51b, XY drive mechanism 6
1 and a control device 7. Wafer 3
This semiconductor inspection apparatus has a plurality of semiconductor integrated circuit chips 31 to be inspected.

【0030】プローブカード1a及びプローブカード1
bは、ウエファ3上の半導体集積回路チップに対してプ
ローブによって電気的な接触を行なうものである。この
実施の形態では、1つのプローブカードは、1つの半導
体集積回路チップに対応して設けられている。即ち、1
つのプローブカードは一度に一つの半導体集積回路チッ
プのみ検査することができる。
Probe card 1a and probe card 1
In b, a probe is used to electrically contact the semiconductor integrated circuit chip on the wafer 3. In this embodiment, one probe card is provided corresponding to one semiconductor integrated circuit chip. That is, 1
Each probe card can test only one semiconductor integrated circuit chip at a time.

【0031】測定検査装置2は、検査用の信号を生成
し、プローブカード1a及びプローブカード1bに対し
てそれぞれ出力する。また、測定検査装置2は、検査用
入力信号に応じて半導体集積回路チップ31より出力さ
れた信号を入力し、検査を行なう。検査結果は、例え
ば、ディスプレイに表示されたり、プリンタにより印刷
されたりする。
The measurement / inspection device 2 generates an inspection signal and outputs it to the probe card 1a and the probe card 1b. Further, the measurement / inspection device 2 inputs the signal output from the semiconductor integrated circuit chip 31 in response to the input signal for inspection and performs the inspection. The inspection result is displayed on a display or printed by a printer, for example.

【0032】測定検査装置2は、制御装置7を介して、
Z駆動機構51a、Z駆動機構51b、XY駆動機構6
1を制御する。これによって、プローブカード1a及び
プローブカード1bとウエファ保持体4の位置決めを行
なう。ここで、Z駆動機構51aは、ウエファ3の主平
面の垂直方向(Z方向)に、プローブカード1aを移動
させることができる。また、Z駆動機構51bは、ウエ
ファ3の主平面の垂直方向(Z方向)に、プローブカー
ド1bを移動させることができる。即ち、プローブカー
ド1aのZ方向の移動と、プローブカード1bのZ方向
の移動は、相互に独立して実行することができる。
The measurement / inspection device 2 is controlled by the control device 7.
Z drive mechanism 51a, Z drive mechanism 51b, XY drive mechanism 6
Control 1 As a result, the probe card 1a, the probe card 1b, and the wafer holder 4 are positioned. Here, the Z drive mechanism 51a can move the probe card 1a in the direction perpendicular to the main plane of the wafer 3 (Z direction). Further, the Z drive mechanism 51b can move the probe card 1b in the direction perpendicular to the main plane of the wafer 3 (Z direction). That is, the movement of the probe card 1a in the Z direction and the movement of the probe card 1b in the Z direction can be executed independently of each other.

【0033】従って、プローブカード毎に、Z方向の移
動を制御することができる。そのため、プローブカード
毎にコンタクトを制御することができるから、コンタク
ト部における種々のばらつきに応じて最適なコンタクト
となるよう、プローブカード毎に肌目細やかにZ方向の
移動を制御できる。このようにして、全体的にコンタク
トの信頼性を高めることが可能となる。
Therefore, the movement in the Z direction can be controlled for each probe card. Therefore, since the contact can be controlled for each probe card, the movement in the Z direction can be finely controlled for each probe card so that an optimum contact is obtained according to various variations in the contact portion. In this way, it is possible to improve the reliability of the contact as a whole.

【0034】また、本実施の形態にかかる半導体検査装
置では、一つの駆動機構で複数のプローブカードを駆動
させた場合と比較して、一つの駆動機構に対するコンタ
クト数を減少させることになるから、1つの駆動機構に
対する加重を減少させることができ、ひいては半導体検
査装置の小型化、簡易化を図ることができる。
Further, in the semiconductor inspection apparatus according to the present embodiment, the number of contacts for one drive mechanism is reduced as compared with the case where a plurality of probe cards are driven by one drive mechanism. The load on one drive mechanism can be reduced, and the semiconductor inspection device can be downsized and simplified.

【0035】また、XY駆動機構61は、ウエファ3の
主平面と平行な水平方向(XY方向)に、ウエファ保持
体4を移動させることができる。
Further, the XY drive mechanism 61 can move the wafer holder 4 in the horizontal direction (XY direction) parallel to the main plane of the wafer 3.

【0036】ウエファ保持体4は、ウエファ3を保持す
る機能を有する。このウエファ保持体4は、例えば、吸
着機構によって、ウエファ3を保持する。
The wafer holder 4 has a function of holding the wafer 3. The wafer holder 4 holds the wafer 3 by a suction mechanism, for example.

【0037】図2に本発明の実施の形態1にかかる半導
体検査装置の断面図を示す。図に示されるように、プロ
ーブカード1a及びプローブカード1bのそれぞれは、
プローブヘッド11、モジュール12及びプローブ13
を備えている。モジュール12は、プローブヘッド11
の上面に搭載されている。このモジュール12には、マ
イクロプロセッサ、メモリ、信号処理LSI、水晶発振
子、フィルタ、バラン、方向性結合器などの電子部品等
から構成されている。プローブ13は、プローブヘッド
11の下面より突き出している。そして、プローブ13
は、ウエファ保持体4に載置されたウエファ3の上面に
接触している。
FIG. 2 shows a sectional view of the semiconductor inspection apparatus according to the first embodiment of the present invention. As shown in the figure, each of the probe card 1a and the probe card 1b is
Probe head 11, module 12 and probe 13
Is equipped with. The module 12 includes the probe head 11
It is mounted on the upper surface of. The module 12 includes a microprocessor, a memory, a signal processing LSI, a crystal oscillator, a filter, a balun, electronic components such as a directional coupler, and the like. The probe 13 projects from the lower surface of the probe head 11. And the probe 13
Are in contact with the upper surface of the wafer 3 placed on the wafer holder 4.

【0038】さらに詳細には、プローブ13は、その拡
大図に示されるように、ウエファ3のパッド33上に設
けられた半田ボール32に電気的にコンタクトが取られ
ているか、又はウエファ3のパッド33に直接電気的に
コンタクトが取られている。即ち、電気的に接触してい
る。従って、ウエファ3は、パッド33、半田ボール3
2を介してプローブ13に電気的に接続され、そのプロ
ーブ13がモジュール12を介して測定検査装置2に接
続された構成となっている。
More specifically, the probe 13 is in electrical contact with the solder balls 32 provided on the pads 33 of the wafer 3, or the pads of the wafer 3, as shown in the enlarged view. 33 is in direct electrical contact. That is, they are in electrical contact. Therefore, the wafer 3 includes the pad 33 and the solder ball 3
2, the probe 13 is electrically connected to the probe 13, and the probe 13 is connected to the measurement / inspection device 2 via the module 12.

【0039】特に、ウエファ3とプローブ13のコンタ
クトが半田ボール32や半田バンプによる場合には、X
YZ方向のばらつきが本質的に大きいため、本発明の実
施の形態のようにプローブカード毎に駆動機構を設ける
ことのメリットは大きい。
In particular, when the contact between the wafer 3 and the probe 13 is the solder ball 32 or the solder bump, X
Since the variation in the YZ direction is essentially large, providing the drive mechanism for each probe card as in the embodiment of the present invention has a great merit.

【0040】発明の実施の形態2.続いて、図3及び図
4を用いて発明の実施の形態2にかかる半導体検査装置
の構成について説明する。
Second Embodiment of the Invention Subsequently, the configuration of the semiconductor inspection apparatus according to the second embodiment of the invention will be described with reference to FIGS. 3 and 4.

【0041】この例では、図3に示されるように、プロ
ーブカード1aにXYZ駆動機構53aが接続され、プ
ローブカード1bにXYZ駆動機構53bが接続されて
いる。このXYZ駆動機構53aによって、プローブカ
ード1aのX方向、Y方向及びZ方向の移動が実行され
る。他方、XYZ駆動機構53bによって、プローブカ
ード1bのX方向、Y方向及びZ方向の移動が実行され
る。即ち、プローブカード1aのX方向、Y方向及びZ
方向の移動と、プローブカード1bのX方向、Y方向及
びZ方向の移動は、相互に独立して実行することができ
る。その他の構成については、発明の実施の形態1にお
いて説明した構成と同じであり、説明を省略する。
In this example, as shown in FIG. 3, an XYZ drive mechanism 53a is connected to the probe card 1a and an XYZ drive mechanism 53b is connected to the probe card 1b. The XYZ drive mechanism 53a executes movement of the probe card 1a in the X, Y, and Z directions. On the other hand, the XYZ drive mechanism 53b executes movement of the probe card 1b in the X, Y, and Z directions. That is, the X direction, the Y direction, and the Z direction of the probe card 1a.
The movement in the directions and the movements of the probe card 1b in the X, Y, and Z directions can be performed independently of each other. The rest of the configuration is the same as the configuration described in the first embodiment of the invention, and the description is omitted.

【0042】このように、プローブカード3aとプロー
ブカード3bとを独立してX方向、Y方向及びZ方向へ
の移動を制御できるため、検査不合格となり他の半導体
集積回路チップより検査時間が短くなった場合や、半導
体集積回路チップの検査時間が個々の半導体集積回路チ
ップにおいて異なる場合は、測定及び検査が完了したプ
ローブカードは、他のプローブカードでの測定及び検査
が終わってなくとも他の半導体集積回路チップの測定及
び検査に入ることができる。これにより、測定及び検査
のスループットを向上させることができる。
In this way, the probe card 3a and the probe card 3b can be independently controlled for movement in the X direction, the Y direction and the Z direction, so that the inspection fails and the inspection time is shorter than that of other semiconductor integrated circuit chips. If the inspection time of the semiconductor integrated circuit chip is different for each semiconductor integrated circuit chip, the probe card that has been measured and inspected will not be replaced by another probe card even if it has not been measured and inspected by another probe card. The measurement and inspection of the semiconductor integrated circuit chip can be started. As a result, the throughput of measurement and inspection can be improved.

【0043】次に図5を用いて本発明の実施の形態にか
かる半導体検査装置の処理の一例につき説明する。図5
により検査検査不合格となり他の半導体集積回路チップ
より検査時間が短くなった場合の処理を説明する。
Next, an example of processing of the semiconductor inspection apparatus according to the embodiment of the present invention will be described with reference to FIG. Figure 5
The processing when the inspection fails and the inspection time is shorter than that of other semiconductor integrated circuit chips will be described.

【0044】まず、制御装置7は、XYZ駆動機構53
aとXYZ駆動機構53bを制御して、プローブカード
1aとプローブカード1bをそれぞれ検査対象となる半
導体集積回路チップ31上に配置する(S101)。そ
して、プローブカード1a及びプローブカード1bのそ
れぞれに設けられたプローブ13を半導体集積回路チッ
プ31上のパッド31又は半田ボール32に接触させ、
検査を開始する(S102)。尚、この例では、1つの
プローブカードは、1つの半導体集積回路チップを検査
する。
First, the control unit 7 controls the XYZ drive mechanism 53.
By controlling a and the XYZ drive mechanism 53b, the probe card 1a and the probe card 1b are arranged on the semiconductor integrated circuit chip 31 to be inspected (S101). Then, the probes 13 provided on the probe card 1a and the probe card 1b are brought into contact with the pads 31 or the solder balls 32 on the semiconductor integrated circuit chip 31,
The inspection is started (S102). In this example, one probe card inspects one semiconductor integrated circuit chip.

【0045】そして、検査の最終工程にいたる前段階に
おいて、検査対象の半導体集積回路チップ31が検査不
合格と判断された場合(S103)には、検査不合格の
半導体集積回路チップ31を検査していたプローブカー
ド1は、別の検査対象となる半導体集積回路チップ31
上に移動する(S104)。そして、このプローブカー
ド1は、新たに移動した先の半導体集積回路チップ31
の検査を開始する。即ち、検査不合格と判断された側の
プローブカード1は、他のプローブカード1が未だ検査
実行中であっても、別の半導体回路チップ31の検査に
移行する。
If it is determined that the semiconductor integrated circuit chip 31 to be inspected has failed the inspection in the stage before the final step of the inspection (S103), the semiconductor integrated circuit chip 31 that has failed the inspection is inspected. The probe card 1 that has been used is a semiconductor integrated circuit chip 31 that is another inspection target.
Move up (S104). The probe card 1 is provided with a semiconductor integrated circuit chip 31 that has been newly moved.
Start the inspection. That is, the probe card 1 on the side determined to have failed the inspection shifts to the inspection of another semiconductor circuit chip 31 even if the other probe card 1 is still executing the inspection.

【0046】他方、検査の最終工程にいたる前段階にお
いて、検査不合格と判断されなかった場合には、通常通
り、検査を終了し(S104)、予め予定されていた次
の検査対象となる半導体集積回路チップ31上に移動す
る(S105)。そして、この半導体集積回路チップ3
1の検査を開始する。
On the other hand, if it is not judged that the inspection fails in the stage before the final step of the inspection, the inspection is finished as usual (S104), and the next semiconductor to be inspected is scheduled in advance. It moves onto the integrated circuit chip 31 (S105). Then, this semiconductor integrated circuit chip 3
The inspection of 1 is started.

【0047】図5で示す処理フローについて、さらに図
6を用いて説明する。図6では、2つのプローブカード
1a、プローブカード1bが時系列的にどのように検査
を行なうのかを示している。図において、横軸は時間t
である。そして、A1、A2、A3、A4、A5、A6
は、それぞれ検査対象となる半導体集積回路チップを示
している。
The processing flow shown in FIG. 5 will be further described with reference to FIG. FIG. 6 shows how the two probe cards 1a and 1b perform inspection in time series. In the figure, the horizontal axis represents time t
Is. And A1, A2, A3, A4, A5, A6
Indicate semiconductor integrated circuit chips to be inspected.

【0048】まず、t=0において、プローブカード1
aは半導体集積回路チップA1の検査を開始し、またプ
ローブカード1bは半導体集積回路チップA2の検査を
開始する。この例では、半導体集積回路チップA1及び
半導体集積回路チップA2の双方とも検査に合格したも
のとする。そのため、検査は、略同時に終了している。
First, at t = 0, the probe card 1
a starts the inspection of the semiconductor integrated circuit chip A1, and the probe card 1b starts the inspection of the semiconductor integrated circuit chip A2. In this example, it is assumed that both the semiconductor integrated circuit chip A1 and the semiconductor integrated circuit chip A2 have passed the inspection. Therefore, the inspection is completed at substantially the same time.

【0049】その後、プローブカード1a及びプローブ
カード1bは、次の検査対象となる半導体集積回路チッ
プA3及び半導体集積回路チップA4にそれぞれ移動
し、検査を開始する。この例では、半導体集積回路チッ
プA3は、検査に合格するものであったが、半導体集積
回路チップA4は、検査に不合格するものであったとす
る。この場合に、プローブカード1aは、半導体集積回
路チップA3の検査が完了するまで、通常の検査と同様
に検査が実行されるが、プローブカード1bは、半導体
集積回路チップA4の検査が不合格であると判明した時
点t1で検査を終了し、他の半導体集積回路チップA5
上に移動し検査を開始している。このように制御するこ
とにより、全体として検査を効率的に進めることがで
き、検査時間の短縮化を図ることができる。
After that, the probe card 1a and the probe card 1b are moved to the next semiconductor integrated circuit chip A3 and semiconductor integrated circuit chip A4 to be inspected, and the inspection is started. In this example, it is assumed that the semiconductor integrated circuit chip A3 passed the inspection, but the semiconductor integrated circuit chip A4 failed the inspection. In this case, the probe card 1a is tested in the same manner as a normal test until the test of the semiconductor integrated circuit chip A3 is completed, but the probe card 1b fails the test of the semiconductor integrated circuit chip A4. The inspection is completed at the time t1 when it is determined that there is another semiconductor integrated circuit chip A5.
Moved up and started inspection. By controlling in this way, the inspection as a whole can be efficiently advanced, and the inspection time can be shortened.

【0050】続いて、図7を用いて、半導体集積回路チ
ップの検査時間が個々の半導体集積回路チップにおいて
異なる場合の処理について説明する。図7の例では、ウ
エファ3上に形成された半導体集積回路チップは、それ
ぞれ検査時間が異なる特性を持つ。検査時間が異なる要
因には、半導体集積回路チップに含まれるアナログ回路
のバラツキにより、それをトリミングする時間が個々に
異なる場合があること等が考えられる。
Next, with reference to FIG. 7, a process when the inspection time of the semiconductor integrated circuit chip is different in each semiconductor integrated circuit chip will be described. In the example of FIG. 7, the semiconductor integrated circuit chips formed on the wafer 3 have different inspection times. It is conceivable that the cause of the different inspection time is that the trimming time may be different due to variations in analog circuits included in the semiconductor integrated circuit chip.

【0051】プローブカード1aは、半導体集積回路チ
ップA1、A3、A6のそれぞれについて順々に検査を
行なっている。他方、プローブカード1bは、半導体集
積回路チップA2、A4、A5、A7のそれぞれについ
て順々に検査を行なっている。図に示されるように、そ
れぞれの半導体集積回路チップの検査時間が異なる場合
にあっても、他のプローブカードの検査の状況に影響さ
れることなく、それぞれの検査を独立して実行してい
る。このように制御することにより、全体として検査を
効率的に進めることができ、検査時間の短縮化を図るこ
とができる。
The probe card 1a sequentially inspects each of the semiconductor integrated circuit chips A1, A3, A6. On the other hand, the probe card 1b sequentially inspects each of the semiconductor integrated circuit chips A2, A4, A5, A7. As shown in the figure, even if the inspection time of each semiconductor integrated circuit chip is different, each inspection is independently executed without being affected by the inspection situation of other probe cards. . By controlling in this way, the inspection as a whole can be efficiently advanced, and the inspection time can be shortened.

【0052】また、本発明の実施の形態にかかる半導体
検査装置では、複数のプローブカードをウエファ上の任
意の半導体集積回路チップの検査を実行できるから、ウ
エファの端部に位置する半導体集積回路チップを検査す
る際に、より効率的に検査することが可能である。
In the semiconductor inspection apparatus according to the embodiment of the present invention, a plurality of probe cards can be used to inspect any semiconductor integrated circuit chip on the wafer. Therefore, the semiconductor integrated circuit chip located at the edge of the wafer can be inspected. When inspecting, it is possible to inspect more efficiently.

【0053】その他の実施の形態.上述の例では、プロ
ーブカードは2つの場合について説明したが、これに限
定されるものではなく、3つ以上の任意のプローブカー
ドを備え、それぞれのプローブカードに駆動機構を設け
るようにしてもよい。特に、半導体検査のスループット
を高めるためには、より多くプローブカードを備えてい
る方がよい。
Other Embodiments. In the above example, the case of two probe cards has been described, but the present invention is not limited to this, and three or more arbitrary probe cards may be provided, and a drive mechanism may be provided for each probe card. . In particular, in order to increase the throughput of semiconductor inspection, it is better to provide more probe cards.

【0054】また、上述の例では、1つのプローブカー
ドが同時に検査できる半導体集積回路チップが1つの例
について説明したが、これに限らず、2つ以上の半導体
集積回路チップを同時に検査できるようにしてもよい。
この場合にも、半導体検査装置には、複数のプローブカ
ードが設けられ、各々のプローブカードに駆動機構を設
けている点では、上述の例とは変わりはない。
Further, in the above-mentioned example, an example of one semiconductor integrated circuit chip capable of simultaneously inspecting one probe card has been described, but the present invention is not limited to this, and it is possible to simultaneously inspect two or more semiconductor integrated circuit chips. May be.
Also in this case, the semiconductor inspection apparatus is provided with a plurality of probe cards, and the drive mechanism is provided for each probe card, which is the same as the above example.

【0055】プローブカードによる検査タイミングを制
御するにあたっては、同時に検査を実行するプローブカ
ードの数に基づき行なうことが望ましい。同時に検査を
実行するプローブカードの数を制限することによって、
コンタクト加重を一定値以下に制限することができ、装
置全体を簡易化できるからである。
It is desirable to control the inspection timing by the probe card based on the number of probe cards that simultaneously execute the inspection. By limiting the number of probe cards that perform an inspection at the same time,
This is because the contact weight can be limited to a certain value or less, and the entire device can be simplified.

【0056】[0056]

【発明の効果】本発明によれば、信頼性に優れ、高スル
ープットかつ低コストで半導体集積回路チップの検査を
行なう半導体検査装置を提供することができる。
According to the present invention, it is possible to provide a semiconductor inspection device which is excellent in reliability and which inspects a semiconductor integrated circuit chip with high throughput and low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態にかかる半導体検査装置の
機能ブロック図である。
FIG. 1 is a functional block diagram of a semiconductor inspection device according to an embodiment of the present invention.

【図2】本発明の実施の形態にかかる半導体検査装置の
断面図である。
FIG. 2 is a sectional view of a semiconductor inspection device according to an embodiment of the present invention.

【図3】本発明の実施の形態にかかる半導体検査装置の
機能ブロック図である。
FIG. 3 is a functional block diagram of a semiconductor inspection device according to an embodiment of the present invention.

【図4】本発明の実施の形態にかかる半導体検査装置の
断面図である。
FIG. 4 is a sectional view of a semiconductor inspection device according to an embodiment of the present invention.

【図5】本発明の実施の形態にかかる半導体検査装置の
処理を示すフローチャートである。
FIG. 5 is a flowchart showing a process of the semiconductor inspection device according to the embodiment of the present invention.

【図6】本発明の実施の形態にかかる半導体検査装置の
処理を示す図である。
FIG. 6 is a diagram showing a process of the semiconductor inspection device according to the embodiment of the present invention.

【図7】本発明の実施の形態にかかる半導体検査装置の
処理を示す図である。
FIG. 7 is a diagram showing a process of the semiconductor inspection device according to the embodiment of the present invention.

【図8】本発明の先の例にかかる半導体検査装置の機能
ブロック図である。
FIG. 8 is a functional block diagram of a semiconductor inspection device according to the previous example of the present invention.

【図9】本発明の先の例にかかる半導体検査装置の断面
図である。
FIG. 9 is a cross-sectional view of the semiconductor inspection device according to the previous example of the present invention.

【図10】ウエファの平面図である。FIG. 10 is a plan view of a wafer.

【図11】従来のプローブヘッドの構成を示す図であ
る。
FIG. 11 is a diagram showing a configuration of a conventional probe head.

【符号の説明】[Explanation of symbols]

1 プローブカード 2 測定検査装置 3 ウエファ 4 ウエファ保持体 51 Z駆動機構 53 XYZ
駆動機構 61 XY駆動機構 7 制御装置
1 Probe Card 2 Measurement / Inspection Device 3 Wafer 4 Wafer Holder 51 Z Drive Mechanism 53 XYZ
Drive mechanism 61 XY drive mechanism 7 Control device

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G003 AG03 AG04 AG11 AG20 AH04 2G132 AF06 AF07 AL09 AL25 4M106 AA01 BA01 CA70 DD03 DD10 DD13 DD16 DJ04 DJ05 DJ07 DJ23    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2G003 AG03 AG04 AG11 AG20 AH04                 2G132 AF06 AF07 AL09 AL25                 4M106 AA01 BA01 CA70 DD03 DD10                       DD13 DD16 DJ04 DJ05 DJ07                       DJ23

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】ウエファ上に形成された複数の半導体集積
回路の検査を行なう半導体検査装置であって、 前記半導体集積回路とプローブとを電気的に接触させた
状態において当該半導体集積回路を検査する複数のプロ
ーブカードと、 前記半導体集積回路と前記プローブを電気的に接触させ
るように前記プローブカードを移動させる複数の駆動機
構とを備え、 前記複数の駆動機構は、前記複数のプローブカードのそ
れぞれに対応して設けられ、複数のプローブカードを独
立して移動させる半導体検査装置。
1. A semiconductor inspection device for inspecting a plurality of semiconductor integrated circuits formed on a wafer, wherein the semiconductor integrated circuits are inspected in a state where the semiconductor integrated circuits and a probe are electrically contacted with each other. A plurality of probe cards; and a plurality of drive mechanisms that move the probe cards so that the semiconductor integrated circuits and the probes are brought into electrical contact, the plurality of drive mechanisms being provided for each of the plurality of probe cards. A semiconductor inspection device that is provided correspondingly and moves a plurality of probe cards independently.
【請求項2】前記複数の駆動機構は、少なくとも前記ウ
エファの主平面の垂直方向に前記プローブカードを移動
させることができることを特徴とする請求項1記載の半
導体検査装置。
2. The semiconductor inspection apparatus according to claim 1, wherein the plurality of drive mechanisms can move the probe card at least in a direction perpendicular to a main plane of the wafer.
【請求項3】前記複数の駆動機構は、複数のプローブカ
ードのそれぞれにおいて当該プローブカードのプローブ
と前記半導体集積回路との電気的な接触が最適となるよ
うに前記プローブカードを移動させることを特徴とする
請求項2記載の半導体検査装置。
3. The plurality of drive mechanisms move the probe card so that the electrical contact between the probe of the probe card and the semiconductor integrated circuit is optimized in each of the plurality of probe cards. The semiconductor inspection apparatus according to claim 2.
【請求項4】さらに、前記ウエファを保持するウエファ
保持体と、 当該ウエファ保持体を前記ウエファの主平面の水平方向
に移動させる駆動機構を備えたことを特徴とする請求項
1、2又は3記載の半導体検査装置。
4. A wafer holding body for holding the wafer, and a drive mechanism for moving the wafer holding body in a horizontal direction of a main plane of the wafer. The semiconductor inspection device described.
【請求項5】前記複数の駆動機構は、前記ウエファの主
平面の平行方向及び垂直方向に前記プローブカードを移
動させることができることを特徴とする請求項1記載の
半導体検査装置。
5. The semiconductor inspection apparatus according to claim 1, wherein the plurality of driving mechanisms can move the probe card in a direction parallel to and a direction perpendicular to a main plane of the wafer.
【請求項6】前記複数の駆動機構は、任意の半導体集積
回路を検査している際に不合格であると判断した場合に
は、他のプローブカードが検査中であるか否かにかかわ
らず、別の半導体集積回路の検査を開始するためにプロ
ーブカードを移動させることを特徴とする請求項5記載
の半導体検査装置。
6. The plurality of drive mechanisms, when it is judged as a failure when inspecting an arbitrary semiconductor integrated circuit, regardless of whether another probe card is inspected or not. 6. The semiconductor inspection apparatus according to claim 5, wherein the probe card is moved to start the inspection of another semiconductor integrated circuit.
【請求項7】前記複数の駆動機構は、任意の半導体集積
回路の検査が終了した場合には、他のプローブカードが
検査中であるか否かにかかわらず、次の半導体集積回路
の検査を開始するためにプローブカードを移動させるこ
とを特徴とする請求項5記載の半導体検査装置。
7. When the inspection of an arbitrary semiconductor integrated circuit is completed, the plurality of drive mechanisms perform the inspection of the next semiconductor integrated circuit regardless of whether another probe card is being inspected. The semiconductor inspection apparatus according to claim 5, wherein the probe card is moved to start.
【請求項8】前記複数のプローブカードのそれぞれは、
1つの半導体集積回路に対応して設けられていることを
特徴とする請求項1乃至7記載の半導体検査装置。
8. Each of the plurality of probe cards comprises:
8. The semiconductor inspection device according to claim 1, wherein the semiconductor inspection device is provided corresponding to one semiconductor integrated circuit.
JP2001306544A 2001-10-02 2001-10-02 Semiconductor inspection device Withdrawn JP2003114252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001306544A JP2003114252A (en) 2001-10-02 2001-10-02 Semiconductor inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001306544A JP2003114252A (en) 2001-10-02 2001-10-02 Semiconductor inspection device

Publications (1)

Publication Number Publication Date
JP2003114252A true JP2003114252A (en) 2003-04-18

Family

ID=19126164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001306544A Withdrawn JP2003114252A (en) 2001-10-02 2001-10-02 Semiconductor inspection device

Country Status (1)

Country Link
JP (1) JP2003114252A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014055935A1 (en) 2012-10-05 2014-04-10 Fei Company Multidimensional structural access

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014055935A1 (en) 2012-10-05 2014-04-10 Fei Company Multidimensional structural access
CN104813459A (en) * 2012-10-05 2015-07-29 Fei公司 Multidimensional structural access
EP2904633A4 (en) * 2012-10-05 2016-03-02 Fei Co Multidimensional structural access
US9696372B2 (en) 2012-10-05 2017-07-04 Fei Company Multidimensional structural access

Similar Documents

Publication Publication Date Title
JP5486866B2 (en) Manufacturing method of semiconductor device
US7215132B2 (en) Integrated circuit and circuit board
EP0414378A2 (en) An adapter for integrated circuit elements and a method using the adapter for testing assembled elements
US20090058447A1 (en) Fault analyzer
JP2001183416A (en) Testing method, and socket and semiconductor used therefor
JPH1048298A (en) Method for testing semiconductor device at high speed
JP4010244B2 (en) Surface mount package
JPH11307601A (en) Semiconductor device
JP2003114252A (en) Semiconductor inspection device
JPH03231438A (en) Probe card and probe device using the same
JP2006261267A (en) Testing device and testing method, integrated circuit device and method for manufacturing the same
JP2006525516A (en) Probing devices that use matching devices
JPH04345046A (en) Chip life test apparatus for semiconductor device
KR100977060B1 (en) Probe card for testing semiconductor devices, Tester and Chip inspection method using the same
JP2817782B2 (en) Probe card inspection system
KR100744232B1 (en) A semiconductor test device
JP3103957B2 (en) Probe device
JP2024051858A (en) Semiconductor device, base-side semiconductor chip and attachment-side semiconductor chip
JP4137082B2 (en) Semiconductor device testing equipment
JP3865185B2 (en) Semiconductor device, test apparatus and test method thereof
JPH08236693A (en) Multichip module
JP2921995B2 (en) Inspection method for multilayer wiring board
JPH0980116A (en) Socket for semiconductor chip
JP2005010088A (en) Method of testing semiconductor device
JP2004146415A (en) Apparatus and method for inspecting semiconductor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207