JP2003110154A - ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法 - Google Patents

ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法

Info

Publication number
JP2003110154A
JP2003110154A JP2001298913A JP2001298913A JP2003110154A JP 2003110154 A JP2003110154 A JP 2003110154A JP 2001298913 A JP2001298913 A JP 2001298913A JP 2001298913 A JP2001298913 A JP 2001298913A JP 2003110154 A JP2003110154 A JP 2003110154A
Authority
JP
Japan
Prior art keywords
solder
peltier
peltier module
module
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001298913A
Other languages
English (en)
Inventor
Shohei Hata
昌平 秦
Kazutami Kawamoto
和民 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001298913A priority Critical patent/JP2003110154A/ja
Publication of JP2003110154A publication Critical patent/JP2003110154A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Abstract

(57)【要約】 【課題】ペルチェモジュールを鉛フリー搭載した電子装
置(特に、光伝送モジュール)の耐熱性を向上させるこ
と。 【解決手段】ペルチェモジュールがはんだで搭載された
電子装置の製造方法であって、ペルチェモジュールとし
てセラミック基板上のランドとペルチェ素子との間にAu
-11〜37mass%Snの組成範囲のはんだで接合された部分を
有するペルチェモジュールを用い、搭載にはSnにAg又は
Znを加えた鉛フリーはんだを用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は鉛フリーはんだを用
いてペルチェモジュールが搭載された電子装置に関す
る。
【0002】
【従来の技術】従来のペルチェモジュールの電子装置へ
の搭載の多くは、Sn-37Pb(融点183℃)の組成を有する
はんだを、220℃〜230℃程度で加熱することによりなさ
れている。
【0003】また、特開平8-250796号公報には、ペルチ
ェモジュール内の半導体素子とセラミック基板との接続
にSn-Sb高温はんだを使用するものが記載されている。
【0004】
【発明が解決しようとする課題】上記従来技術を組み合
わせ、上述のSn-Sb高温はんだを用いて搭載した基板をS
n-37Pbはんだで電子装置へ搭載する場合、Sn-Sbはんだ
のSb添加量が5〜10wt%程度で融点が235℃〜240℃である
ため、220℃〜230℃に加熱されても溶融せずに、接触不
良が生じない電子装置を製造することができる。
【0005】しかし、近年の鉛フリー化に適用するため
に、ペルチェモジュールを電子装置に搭載するはんだと
して、鉛フリーはんだを用いようとすると、ペルチェモ
ジュール内のSn-Sbはんだの融点を越えてしまい、接触
不良が生じてしまう。理論上はペルチェモジュール内の
はんだ融点よりも低い融点の鉛フリーはんだを用いれば
ペルチェモジュール内部の鉛フリーはんだの溶融を防止
することができるはずであるが、実際には、セラミック
ヒータなどを用いて加熱を行うため温度ばらつきが生じ
やすく、一定幅のマージンをとって加熱する必要がある
からである。なお、セラミックヒータを用いるのは、ペ
ルチェモジュールを光モジュールなどの電子装置内に搭
載する場合、部品の搬送・位置合わせ機構、加熱機構、
冷却機構などを兼ね備えた装置が必要で、ベルトコンベ
ア式のリフロー炉などを使用するのは難しいからであ
る。
【0006】また、一般に、濡れ性などの観点から、Sn
-Sb高温はんだ(融点235℃〜240℃)ではなく、Sn-3.5A
gはんだ(融点221℃)、Sn-9Znはんだ(融点198℃)、
あるいはこれらをベースとしてCu、In、Biなどを少量加
えたものが有望と考えられているが、装置全体の鉛フリ
ー化を行うことを考えると、ペルチェモジュール内部に
用いるはんだはもっと大きな融点を有する鉛フリーはん
だを使用する必要がある。
【0007】そこで、本発明者はAu-20Sn共晶組成近傍
の鉛フリーはんだ(共晶温度278℃)をペルチェモジュ
ール内に用いることを検討した。
【0008】しかし、この組成領域のAu-Snはんだは硬
いはんだであり、脆く強度が低い材料で構成されるペル
チェモジュールをAu-Snはんだで基板上の配線に接続す
ると、ペルチェモジュールとペルチェモジュールを搭載
するセラミック基板の熱膨張率の差に起因する残留応力
によりペルチェモジュールが割れ、冷却能力が著しく低
下する恐れがある。
【0009】また、電子装置の一種である光モジュール
においては、ペルチェモジュールの上にステムを搭載
し、さらにその上にレーザーダイオードを搭載するもの
がある。レーザーダイオードは温度条件により波長と出
力が変動してしまうので、前述のようにペルチェクーラ
ーの冷却能力が著しく低下すると光モジュールが発する
光の波長や出力が変動することになる。
【0010】本発明の目的の一つは、ペルチェモジュー
ルを鉛フリーはんだで搭載した電子装置の耐久性を向上
させることにある。
【0011】また、他の目的としては、ペルチェモジュ
ールを搭載した光モジュールの波長変動や出力変動を防
止することにある。
【0012】
【課題を解決するための手段】本発明の態様としては、
(1)ペルチェモジュールとして、セラミック基板上の
ランドとペルチェ素子との間にAu-11〜37mass%Snの組成
範囲のはんだで接合された部分を有するペルチェモジュ
ールを用い、電子装置へ搭載には、SnにAg又はZnを加え
た鉛フリーはんだを用いたものや(2)筐体上に搭載さ
れたペルチェモジュールと、前記ペルチェモジュール上
に搭載されたステムと、前記ステム上に搭載されている
レーザーダイオードとを有する光モジュールの場合に、
ペルチェモジュールとして、ペルチェ素子とセラミック
基板上のランドとの間がAu-11〜37mass%Snの組成範囲の
はんだで接合されたペルチェモジュールを用い、前記ス
テムとペルチェモジュールをSnにAg又はZnを加えた鉛フ
リーはんだを用いて搭載するものがある。
【0013】上記態様によれば、ペルチェモジュールを
鉛フリーはんだで電子装置に搭載しても、ペルチェモジ
ュールの耐熱性が高いので、熱による電子装置の機能低
下を抑制することができるようになる。特に、光モジュ
ールに適用した態様によれば、波長変動や出力変動を抑
制することができるようになる。
【0014】
【発明の実施の形態】本発明の第一の実施例について図
4を用いて説明する。
【0015】図4は、ペルチェモジュール15を光通信
用の光モジュールに搭載した場合の光モジュールの側面
図である。
【0016】電子装置の一種である光モジュールの筐体
19と、その筐体19の上にSn-3.5Agはんだ20で搭載
されたペルチェモジュール15と、そのペルチェモジュ
ール15上にSn-3.5Agはんだ17で搭載されているステ
ム16と、そのステム16上にSn-3.5Agはんだ18で搭
載されているキャリア13、14と、Au-11〜37mass%S
nはんだ12でキャリア13上に搭載されているレーザ
ーダイオード(LD)10と、Au-11〜37mass%Snはん
だ12でキャリア14上に搭載されている光の波長を測
定するモニター用フォトダイオード(mPD)11を有
する構造である。
【0017】この構造において、ペルチェモジュール1
5が正常に駆動することができれば、光モジュール内の
レーザーダイオード(以下LD)の発熱に起因する発信光
の波長変動を防止できるようになる。
【0018】次に、この光モジュールを正常に駆動させ
るために、搭載するペルチェモジュールに次のように製
造されたものを用いる。断面構造を図1に示す。
【0019】ペルチェ効果を発生するBiTe化合物半導体
1の両面に、Ti、Cr、Pt、Pd、Ni、Cuのうち少なくとも
一つの元素を主成分とする単層あるいは二層以上のメタ
ライズ膜2を0.3mm以上の厚さで形成する。
【0020】次に、そのメタライズ膜2の表面にAuメタ
ライズ膜3を形成することによりペルチェ素子を形成す
る。
【0021】次に、金属(好ましくは、Ni、Cu、W及びA
lのいずれか)で構成された配線6とその配線上に接続
されたランド5を備えたセラミック製のセラミック基板
7のランド5上にAu-11〜37mass%Snはんだ4を形成す
る。
【0022】Auメタライズ膜3とランド5とが対向する
ようにセラミック基板7とペルチェ素子を配置し、Au-1
1〜37mass%Snはんだ4を278℃〜310℃で加熱し溶融させ
ることによりAuメタライズ膜3とランド5とを接合す
る。これでペルチェモジュールが完成する。
【0023】次に、光モジュールの製造工程に関して説
明する。
【0024】LD10あるいはmPD11(モニタ用ホトダ
イオード)を、それぞれのキャリア13、14上にAu-S
nはんだ12を用いて搭載する。(第一の搭載工程)こ
の時の加熱温度を278℃〜310℃とする。
【0025】次に前述したペルチェモジュール15上に
ステム16をSn-3.5Agはんだ17(融点221℃)により
搭載する(第二の搭載工程)。この時の加熱温度を250
℃〜260℃とする。
【0026】次に、LD10およびmPD11が搭載された
キャリア13、14を、ペルチェモジュール15に搭載
されたステム16上にSn-3.5Agはんだ18を用いて搭載
する(第三の搭載工程)。なお、この時の加熱は、光ビ
ームなどの局所加熱を用いて、LDキャリア13あるいは
mPDキャリア14の周辺のみを250℃〜260℃で加熱する
ようにする。この際、キャリア13とステム16との間
のSn-3.5Agはんだ18及びペルチェモジュール15とス
テム16の間のSn-3.5Agはんだ17が溶融することがあ
るが、それ以外の部分のはんだが溶融しない程度の加熱
を行うようにすることで、ステムの位置ずれを抑制しな
がら搭載できる。
【0027】最後にペルチェモジュール上に搭載された
これらの構造体を光モジュールパッケージの筐体(底
面)19に搭載する。この時もSn-3.5Agはんだ20を用
い、加熱はヒータなどで250℃〜260℃になるよう光モジ
ュールの筐体(底面)外側から行う。
【0028】ペルチェモジュールのメタライズ膜2とし
て0.3μm以上の厚さで形成したものを用いているの
は、金属の拡散を妨げるバリアとしての機能が高く、ペ
ルチェモジュールの接続信頼性を高めることができるの
で、光モジュールの耐熱性を向上させることができるか
らである。
【0029】また、ペルチェモジュールのメタライズ膜
2としてTi、Crを用いた場合は、バリア層による接続信
頼性の他に、密着性の高さによる接続信頼性も得ること
ができるので、ペルチェモジュールの接続信頼性をさら
に高めることができ、光モジュールの耐熱性を向上させ
ることができる。
【0030】また、メタライズ膜2として、Ptあるいは
Pdを用いた場合、これらの金属はAuとほとんど反応せ
ず、さらにSnとの反応も比較的遅いことから、Au-Snは
んだに対するバリア効果が高く、ペルチェモジュールの
接続信頼性を著しく高めることができるとともに、光モ
ジュールの耐熱性を向上させることができる。
【0031】また、BiTe化合物半導体1の表面にTiある
いはCrのメタライズ膜を形成し、その上にPtあるいはPd
層を形成する2層メタライズ膜構造のペルチェモジュー
ルを用いた場合は、SnあるいはAuの拡散を防ぐのに特に
優れたバリア性を有しているので、ペルチェモジュール
の接続信頼性を高めることができるとともに、光モジュ
ールの耐熱性を向上させることができる。
【0032】なお、TiとPtの複合メタライズ膜とする場
合には、(例えばTiを0.1mm、Ptを0.2mmの厚さとする)
良好なバリア性を発揮させることができるので、ペルチ
ェモジュールの接続信頼性を高めることができるととも
に、光モジュールの耐熱性を向上させることができる。
【0033】また、Ni、Cuを用いてメタライズ膜を形成
したペルチェモジュールの場合、化合物半導体表面に2
〜3mm程度の厚みでメッキしたメタライズ膜を形成した
ものを用いる。この程度の厚みが必要なのは、メッキ厚
にばらつきがあった場合でも全面を確実にメッキできる
ので、ペルチェモジュールの接続信頼性を高めることが
できるとともに、光モジュールの耐熱性を向上させるこ
とができるからである。なお、Niを用いた場合は、Snあ
るいはAuとの反応が非常に遅いので、より拡散バリアと
しての効果を高めることができ、Cuを用いた場合は、Sn
との反応が比較的起こりやすいので厚くする必要がある
が、良好な電気伝導性、熱伝導性を得ることができるの
で、ペルチェモジュールの接続信頼性を高めることがで
きるとともに、光モジュールの耐熱性を向上させること
ができる。
【0034】また、Auメタライス3は、その材料の軟質
から塑性変形により残留応力を緩和する効果を得ること
ができるので、ペルチェモジュールの耐熱性を高めるこ
とができるとともに、光モジュールの耐熱性・熱応力に
対する耐久性を向上させることができる。特に、3mm以
上形成されていると、残留応力の緩和効果もより得るこ
とができる。
【0035】また、メタライズ膜2上にAuメタライズ膜
3を形成したペルチェモジュールを用いているので、メ
タライズ膜2の酸化が抑制され、Au-Snはんだ4の接続
の良好な濡れ性を確保できるので、ペルチェモジュール
の接続信頼性を高めることができるとともに、光モジュ
ールの耐熱性を向上させることができる。
【0036】また、ペルチェモジュール内のペルチェ素
子とランドとの接合を278℃から310℃で行ったのは、図
3に示すAu-Sn平衡状態図からわかるようにAu-11〜37ma
ss%Snの組成範囲のはんだがAu-Snの共晶温度278℃から3
10℃までの加熱で必ず液相が生成するからであるが、こ
の温度条件のはんだを用いれば、ペルチェモジュールの
耐熱性(ペルチェモジュール内のはんだの溶融限界)が
向上するので、ペルチェモジュールを他の装置に搭載す
る際に、273℃以下のはんだを利用することができる
ようになる、つまり、Sn-Ag系、あるいはSn-Zn系などの
鉛フリーはんだ(接続温度が200〜260℃の範囲)を用い
て、ペルチェモジュールを電子回路装置内に搭載して
も、ペルチェモジュール内のはんだ接続(Auメタライズ
膜3とランド間におけるはんだ接続)が保たれる(溶融
が抑制できる)ので、ペルチェモジュールの機能が維持
され、光モジュールの波長変動・出力変動を防止するこ
とができる。
【0037】なお、一般的に、はんだの融点が低くなる
ほど、はんだのクリープ変形が起こりやすくなる。従っ
て、本実施例で用いたAu-Sn系、Sn-Ag系のはんだは、融
点が低いSn-Pb共晶はんだ、In基はんだなどに比べると
クリープ変形しにくく、光素子や部品の位置ずれが少な
いので波長変動や光強度の低下が生じにくいモジュール
を作製することができるようになる。
【0038】また、今回採用したペルチェモジュールの
構造は、間隔をあけて並んだ化合物半導体素子をセラミ
ック基板で挟んだ構造であるため、ステム側へ熱が伝わ
りにくく、ペルチェモジュールの下面と上面で温度差を
つくることが容易になっている。したがって、ペルチェ
モジュールと光モジュールパッケージの間のSn-3.5Agは
んだ20のみを溶融させて接続を行うことが容易に行う
ことができるので、不要な溶融による冷却能力の低下を
抑制することができている。
【0039】なお、図1では、ペルチェモジュールの断
面構造を模式的に表したものであり、実際のペルチェモ
ジュールは、立体的に構成されるものである。従って、
配線6は図1の紙面の垂直方向にも連続しており、BiTe
化合物1は配線6に接続されて直列に通電されるように
なっている。配線6の始端および終端には、外部電源か
ら給電するための端子が接続されている。
【0040】以上のようにして、ペルチェモジュールが
搭載された耐熱性に優れた鉛フリー光モジュール作製す
ることができた。
【0041】本発明の第二の実施例について図2を用い
て説明する。
【0042】第二の実施例はセラミック基板7と配線6
の間に耐熱性樹脂8が形成されている以外は第一の実施
例と同じ構成である。この耐熱性樹脂8は低弾性で350
℃程度の耐熱性があるポリイミド樹脂により構成され、
樹脂層8と配線6の間には、接着層としてTi、Crなどをメ
タライズする。
【0043】本態様によれば、脆いBiTe化合物半導体1
と他の部品との接続を行うとBiTe化合物1に応力がかか
るが、樹脂層8の弾性変形により応力を緩和することが
でき、ペルチェモジュールの応力に対する耐久性を高め
ることができるとともに、光モジュールの耐熱性を向上
させることができる。
【0044】なお、図2でも、図1と同様にペルチェモ
ジュールの断面構造を模式的に表したものであり、実際
のペルチェモジュールは、立体的に構成されるものであ
る。従って、配線6は図2の紙面の垂直方向にも連続し
ており、BiTe化合物半導体1が直列で配線に接続され、
配線6の始端および終端には、外部電源から給電するた
めの端子が接続されている。
【0045】本発明の第三の実施例について図5および
図6を用いて説明する。本実施例は、大型計算機などで
使用される発熱量の大きいBGAチップを、空冷あるいは
水冷方式ではなく、ペルチェモジュールにより冷却する
ものである。
【0046】BGAチップは基板上にBGA(Ball Grid A
rray)接続で搭載されるので、このはんだ接続部には高
い熱疲労寿命が要求される。熱疲労寿命とは、稼働時の
温度上昇と停止時の温度低下などの繰り返し、すなわち
温度サイクルにより、部材の熱膨張、収縮によるストレ
スがはんだ接続部に蓄積され、破断に至るまでの寿命の
ことである。このようなストレスをはんだの塑性変形に
より緩和することで高い熱疲労寿命が得られる。
【0047】したがって、硬いはんだでは塑性変形によ
るストレスの緩和が行われないため、必要な信頼性が全
く得られず、Sn-3.5Agはんだ、あるいはSn-3Ag-0.5Cuは
んだなどのはんだ材が好適である。
【0048】実施例の構造を説明する。BGAチップ2
1の上面に冷却のためのペルチェモジュール15が搭載
される。この場合には、はんだの温度階層には二通りの
方法が考えられる。
【0049】まず、第一の方法としては、図5のように
Sn-Ag系はんだ23(融点221℃近傍)よりも融点が低い
Sn-Zn系はんだ24(融点198℃近傍)用いて、既にBG
Aチップ21が基板22に搭載されている状態で、BG
Aチップ21の上面にペルチェモジュール15を搭載す
る方法である。
【0050】第二の方法は、図6に示すようにSn-Ag系
はんだ23よりも融点が高いSn-Sbはんだ25(融点235
℃近傍)を用いて、BGAチップ21上面に先にペルチ
ェモジュール15を搭載しておき、その後、Sn-Ag系は
んだ23を用いて、BGAチップ21を基板22上に搭
載する方法である。
【0051】第一の方法ではSn-Zn系はんだのみ、第二
の方法ではSn-Ag系はんだのみを溶融させるには、加熱
時の温度分布を少なくし、全体を均一に加熱することが
重要となる。
【0052】したがってこのような場合には、全体を均
一に加熱することができる強制対流型のリフロー炉など
を使用することが好ましい。
【0053】一方、図7あるいは図8のように、基板2
2の裏面にペルチェモジュール15を搭載する場合で
も、BGAチップ21を先に基板にSn-Ag系はんだ23
を用いて搭載し、その後Sn-Zn系はんだ24を用いてペ
ルチェモジュール15を搭載する構造(図7)と、先に
Sn-Sbはんだ25を用いて基板22の裏面にペルチェモ
ジュール15を搭載しておき、その後、Sn-Ag系はんだ
23を用いてBGAチップ21を基板23に搭載する構
造が考えられる。
【0054】
【発明の効果】本発明によれば、ペルチェモジュールを
鉛フリー搭載した電子装置(特に、光伝送モジュール)
の耐久性を向上させることができる。
【図面の簡単な説明】
【図1】本発明に係るペルチェモジュールの断面図であ
る。
【図2】本発明に係るペルチェモジュールの断面図であ
る。
【図3】Au-Sn平衡状態図を示す図である。
【図4】ペルチェモジュールを光通信用の光モジュール
に搭載した態様の側面図である。
【図5】BGAチップ上にペルチェモジュールを搭載し
た態様の側面図である。
【図6】BGAチップ上にペルチェモジュールを搭載し
た態様の側面図である。
【図7】BGAチップを搭載した基板の裏面にペルチェ
モジュールを搭載した態様の側面図である。
【図8】BGAチップを搭載した基板の裏面にペルチェ
モジュールを搭載した態様の側面図である。
【図9】従来のペルチェモジュールの構造を示す図であ
る。
【符号の説明】
1…ペルチェ素子、2…メタライズ膜、3…Auメタライ
ズ膜、4…Au-11〜37mass%Sn、5…ランド、6…配線、
7…基板、8…耐熱性有機物(層)、9…Sn-Sbはん
だ、10…レーザダイオード(LD)、11…モニタホトダイオ
ード(mPD)、12…Au-Snはんだ、13…LDキャリア、14…mP
Dキャリア、15…ペルチェモジュール、16…ステム、17
…Sn-3.5Agはんだ、18…Sn-3.5Agはんだ、19…光モジュ
ールの筐体(底面)、20…Sn-3.5Agはんだ、21…BGA
チップ、22…基板、23…Sn-Ag系はんだ、24…Sn-Zn系は
んだ、25…Sn-Sbはんだ
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 35/16 H01L 35/16 35/34 35/34 H01S 5/024 H01S 5/024

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】ペルチェモジュールがはんだで搭載された
    電子装置の製造方法であって、 前記ペルチェモジュールとして、セラミック基板上のラ
    ンドとペルチェ素子との間にAu-11〜37mass%Snの組成範
    囲のはんだで接合された部分を有するペルチェモジュー
    ルを用い、 前記搭載には、SnにAg又はZnを加えた鉛フリーはんだで
    用いることを特徴とする電子装置の製造方法。
  2. 【請求項2】請求項1において、 前記ペルチェモジュールとして、ペルチェ素子の電極と
    してTi、Cr、Pt、Pd、Ni、Cuのうち少なくとも一つの元
    素を主成分とする単層あるいは二層以上のメタライズ
    膜、Auメタライズ膜がこの順に形成され、Auメタライズ
    膜とセラミック基板上のランドとの間にAu-11〜37mass%
    Snの組成範囲のはんだが配置され、前記はんだが溶融す
    る温度に加熱されることにより形成されたペルチェモジ
    ュールを用いることを特徴とする電子装置の製造方法。
  3. 【請求項3】ペルチェモジュールが、SnにAg又はZnを加
    えた鉛フリーはんだで搭載された電子装置であって、 前記ペルチェモジュールとして、セラミック基板上のラ
    ンドとペルチェ素子との間がAu-11〜37mass%Snの組成範
    囲のはんだで接合されたペルチェモジュールを用いるこ
    とを特徴とする電子装置。
  4. 【請求項4】請求項3において、 前記ペルチェモジュールとして、ペルチェ素子の電極と
    してTi、Cr、Pt、Pd、Ni、Cuのうち少なくとも一つの元
    素を主成分とする単層あるいは二層以上のメタライズ
    膜、Auメタライズ膜がこの順に形成され、Auメタライズ
    膜とセラミック基板上のランドとの間にAu-11〜37mass%
    Snの組成範囲のはんだが配置され、前記はんだが溶融す
    る温度に加熱されることにより形成されたペルチェモジ
    ュールを用いることを特徴とする電子装置。
  5. 【請求項5】筐体上に搭載されたペルチェモジュール
    と、前記ペルチェモジュール上に搭載されたステムと、
    前記ステム上に搭載されているレーザーダイオードとを
    有する光モジュールの製造方法であって、 前記ペルチェモジュールとして、ペルチェ素子とセラミ
    ック基板上のランドとの間がAu-11〜37mass%Snの組成範
    囲のはんだで接合されたペルチェモジュールを用い、 前記ステムとペルチェモジュールは、SnにAg又はZnを加
    えた鉛フリーはんだを用いて搭載することを特徴とする
    光モジュールの製造方法。
  6. 【請求項6】請求項5において、 前記ペルチェモジュールとして、ペルチェ素子の電極と
    してTi、Cr、Pt、Pd、Ni、Cuのうち少なくとも一つの元
    素を主成分とする単層あるいは二層以上のメタライズ
    膜、Auメタライズ膜がこの順に形成され、Auメタライズ
    膜とセラミック基板上のランドとの間にAu-11〜37mass%
    Snの組成範囲のはんだが配置され、前記はんだが溶融す
    る温度に加熱されることにより形成されたペルチェモジ
    ュールを用いることを特徴とする光モジュールの製造方
    法。
  7. 【請求項7】レーザーダイオードが搭載されたステム
    と、該ステムがペルチェモジュール上にはんだで搭載さ
    れている光モジュールであって、 前記はんだはSnにAg又はZnを加えた鉛フリーはんだであ
    り、 前記ペルチェモジュールは、ペルチェ素子とセラミック
    基板上のランドとの間がAu-11〜37mass%Snの組成範囲の
    はんだで接合されたペルチェモジュールであることを特
    徴とする光モジュール。
  8. 【請求項8】請求項7において、 前記ペルチェモジュールとして、ペルチェ素子の電極と
    してTi、Cr、Pt、Pd、Ni、Cuのうち少なくとも一つの元
    素を主成分とする単層あるいは二層以上のメタライズ
    膜、Auメタライズ膜がこの順に形成され、Auメタライズ
    膜とセラミック基板上のランドとの間にAu-11〜37mass%
    Snの組成範囲のはんだが配置され、前記はんだが溶融す
    る温度に加熱されることにより形成されたペルチェモジ
    ュールを用いることを特徴とする光モジュール。
JP2001298913A 2001-09-28 2001-09-28 ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法 Pending JP2003110154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298913A JP2003110154A (ja) 2001-09-28 2001-09-28 ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298913A JP2003110154A (ja) 2001-09-28 2001-09-28 ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2003110154A true JP2003110154A (ja) 2003-04-11

Family

ID=19119743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298913A Pending JP2003110154A (ja) 2001-09-28 2001-09-28 ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2003110154A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035907A (ja) * 2005-07-27 2007-02-08 Kyocera Corp 熱電モジュール
JP2008277584A (ja) * 2007-04-27 2008-11-13 Yamaha Corp 熱電用基板部材、熱電モジュール及びそれらの製造方法
WO2009150908A1 (ja) * 2008-06-13 2009-12-17 アルゼ株式会社 熱電変換素子及び熱電変換素子用導電性部材
KR101017338B1 (ko) * 2006-03-10 2011-02-28 가부시끼가이샤 도시바 반도체 패키지의 실장 장치
WO2014042214A1 (ja) * 2012-09-12 2014-03-20 株式会社Kelk レーザダイオード用ペルチェモジュール
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
JP2016174114A (ja) * 2015-03-18 2016-09-29 三菱マテリアル株式会社 熱電変換モジュール
JP2016174117A (ja) * 2015-03-18 2016-09-29 ヤマハ株式会社 熱電変換モジュール及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035907A (ja) * 2005-07-27 2007-02-08 Kyocera Corp 熱電モジュール
KR101017338B1 (ko) * 2006-03-10 2011-02-28 가부시끼가이샤 도시바 반도체 패키지의 실장 장치
US8344462B2 (en) 2006-03-10 2013-01-01 Kabushiki Kaisha Toshiba Mounting device for a semiconductor package
JP2008277584A (ja) * 2007-04-27 2008-11-13 Yamaha Corp 熱電用基板部材、熱電モジュール及びそれらの製造方法
WO2009150908A1 (ja) * 2008-06-13 2009-12-17 アルゼ株式会社 熱電変換素子及び熱電変換素子用導電性部材
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
WO2014042214A1 (ja) * 2012-09-12 2014-03-20 株式会社Kelk レーザダイオード用ペルチェモジュール
JPWO2014042214A1 (ja) * 2012-09-12 2016-08-18 株式会社Kelk レーザダイオード用ペルチェモジュール
US9490412B2 (en) 2012-09-12 2016-11-08 Kelk Ltd. Peltier module for laser diode
JP2016174114A (ja) * 2015-03-18 2016-09-29 三菱マテリアル株式会社 熱電変換モジュール
JP2016174117A (ja) * 2015-03-18 2016-09-29 ヤマハ株式会社 熱電変換モジュール及びその製造方法

Similar Documents

Publication Publication Date Title
JP5426188B2 (ja) 熱電変換モジュール及び熱電半導体素子
JP4344707B2 (ja) 半導体装置およびその製造方法
KR101025844B1 (ko) SnAgAu 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP5092168B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP2003110154A (ja) ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP2002111083A (ja) 熱電モジュール及びその製造方法
JP4101181B2 (ja) 光モジュールおよび光モジュールの組立方法
JP2007067231A (ja) 熱電モジュール
JP2002368293A (ja) 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置
JP2002232022A (ja) 熱電モジュール及びその製造方法
JPWO2019097790A1 (ja) 半導体モジュールおよびその製造方法
JP2008034514A (ja) 半導体装置
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
JP2004296901A (ja) 熱電モジュール
JP2018113377A (ja) レーザー光源装置
JP4826310B2 (ja) 熱電モジュール
JPH03106089A (ja) 半導体レーザ素子
JP2014036165A (ja) 半導体装置
JP2002270906A (ja) 熱電モジュール
JP2001313462A (ja) 電子部品の実装方法
JP2004023039A (ja) 熱電装置およびその製造方法
JP2001156095A (ja) 電極、半導体装置および製造方法