JP2003101385A - 共振フィルタ、デュプレクサならびにこれらの特性調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 複数の共振子を含むチップと実装基板とによ
ってパッケージ化された共振フィルタにおいて、一部の
共振子について電気的特性の測定や調整をを行うことに
よって共振フィルタの電気的特性を調整できるようにす
る。 【解決手段】 共振フィルタ１は、複数の共振子を含む
チップ１０と、パッケージ化のためにチップ１０が実装
される実装基板３０とを備えている。チップ１０はフリ
ップチップボンディングによって実装基板３０に実装さ
れている。チップ１０は、直列共振子１６と並列共振子
１７とを有している。チップ１０を実装基板３０に実装
する前においては、直列共振子１６と並列共振子１７
は、互いに電気的に分離されている。チップ１０を実装
基板３０に実装すると、実装基板３０の導体部３２を介
して直列共振子１６と並列共振子１７が電気的に接続さ
れてフィルタ回路が完成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の共振子を含
む共振フィルタ、この共振フィルタを含むデュプレク
サ、ならびにこれらの特性調整方法に関する。

【０００２】

【従来の技術】近年飛躍的に普及してきた携帯電話等の
移動体通信機器では、年々、小型化、および使用周波数
の高周波化が進められている。そのため、移動体通信機
器に使用される電子部品にも、小型化、および対応可能
な周波数の高周波化が要望されている。

【０００３】移動体通信機器には、１つのアンテナを送
信と受信とに共用させるために送信信号の経路と受信信
号の経路とを切り替えるデュプレクサを備えているもの
がある。このデュプレクサは、送信信号を通過させ、受
信信号を遮断するフィルタと、受信信号を通過させ、送
信信号を遮断するフィルタとを備えている。

【０００４】近年、上記デュプレクサにおけるフィルタ
には、弾性表面波フィルタが用いられることがある。弾
性表面波フィルタは、２ＧＨｚまでの周波数に対応で
き、また、セラミックフィルタに比べて小型化が可能で
あるという特徴を有する。しかし、今後、移動体通信機
器の使用周波数が２ＧＨｚ以上となった場合、弾性表面
波フィルタがそのような周波数に対応するには、現状で
は技術的課題が多い。

【０００５】そこで、最近、特開２０００−２７８０７
８号公報に示されるように、薄膜バルクアコースティッ
ク共振子（Thin Film Bulk Acoustic Resonator；以
下、ＦＢＡＲとも記す。）と呼ばれるデバイスが注目さ
れている。このＦＢＡＲは、圧電薄膜の厚み方向の共振
を利用した圧電共振子である。ＦＢＡＲでは、圧電薄膜
の厚みを変えることにより共振周波数を変えることがで
きる。また、ＦＢＡＲは、数ＧＨｚの周波数まで対応す
ることが可能であると考えられる。

【０００６】ところで、共振子を用いたフィルタとして
は、例えばラダー型フィルタがある。このラダー型フィ
ルタは、基本構成として直列共振子と並列共振子とを含
む。ラダー型フィルタは、必要に応じて、複数の基本構
成が縦続接続されて構成される。

【０００７】ここで、例えば上記のラダー型フィルタの
ように複数の共振子を含むフィルタをパッケージ化する
ことを考える。この場合には、フィルタの構成要素を含
むチップを形成し、このチップを実装基板に実装して、
パッケージを製造することになる。このようなパッケー
ジ化を考える場合、チップにおいて複数の共振子が電気
的に接続され、フィルタの回路が完成した状態となるよ
うにチップを構成するのが一般的である。

【０００８】

【発明が解決しようとする課題】ところで、ラダー型フ
ィルタでは、例えば、直列共振子の共振周波数と並列共
振子の反共振周波数を、フィルタの所望の通過帯域の中
心周波数に合わせる。この場合、並列共振子の共振周波
数から直列共振子の反共振周波数までの周波数範囲が、
フィルタの通過帯域となる。このように、ラダー型フィ
ルタでは、各共振子の共振周波数および反共振周波数を
正確に制御することが重要である。本出願において、フ
ィルタの通過帯域を決める周波数や、通過帯域の中心周
波数をフィルタの動作周波数と言う。

【０００９】一方、ＦＢＡＲでは、所望の共振周波数や
反共振周波数を得るためには、圧電薄膜や電極の厚みを
正確に制御することが必要である。しかしながら、これ
らの厚みを完璧に制御することは困難である。そのた
め、ラダー型フィルタの直列共振子や並列共振子にＦＢ
ＡＲを用いる場合には、各共振子（ＦＢＡＲ）毎の共振
周波数や反共振周波数を測定し、それらが所望の値から
ずれている場合には何らかの方法でそれらを調整するこ
とが必要になる。

【００１０】しかしながら、前述のように、フィルタの
回路が完成した状態となるようにチップを構成した場合
には、フィルタの動作周波数等の、フィルタ全体の電気
的特性は測定できても、チップ内の一部の共振子の共振
周波数や反共振周波数を測定したり、必要に応じてそれ
らを調整することは困難である。そのため、この場合に
は、フィルタの電気的特性を調整することが難しいとい
う問題点がある。

【００１１】本発明はかかる問題点に鑑みてなされたも
ので、その第１の目的は、複数の共振子を有するチップ
と、このチップが実装された実装基板とを有する共振フ
ィルタであって、一部の共振子について電気的特性の測
定や調整を行うことによって、共振フィルタの電気的特
性を調整できるようにした共振フィルタおよびこの共振
フィルタを含むデュプレクサを提供することにある。

【００１２】本発明の第２の目的は、複数の共振子を有
するチップと、このチップが実装された実装基板とを有
する共振フィルタにおいて、一部の共振子について電気
的特性の調整を行うことによって、共振フィルタの電気
的特性を調整できるようにした共振フィルタの特性調整
方法を提供することにある。

【００１３】本発明の第３の目的は、複数の共振子を有
するチップと、このチップが実装された実装基板とを有
する共振フィルタを含むデュプレクサにおいて、共振フ
ィルタ内の一部の共振子について電気的特性の調整を行
うことによって、デュプレクサの電気的特性を調整でき
るようにしたデュプレクサの特性調整方法を提供するこ
とにある。

【００１４】

【課題を解決するための手段】本発明の共振フィルタ
は、複数の共振子を含むフィルタ回路を有するものであ
って、複数の共振子を有すると共に、少なくとも１つの
共振子は他の共振子から電気的に分離された状態となっ
ているチップと、チップが実装された実装基板とを備
え、チップは、フィルタ回路が完成するように少なくと
も１つの共振子と他の共振子とを電気的に接続するため
の外部の導体との電気的接続のための複数の接続電極を
有し、実装基板は、チップが実装される際にチップの接
続電極に電気的に接続されることによって、フィルタ回
路が完成するように少なくとも１つの共振子と他の共振
子とを電気的に接続する導体部を有するものである。

【００１５】本発明の共振フィルタでは、複数の共振子
を有するチップにおいて少なくとも１つの共振子は他の
共振子から電気的に分離されている。従って、チップを
実装基板に実装する前に、少なくとも１つの共振子につ
いて、電気的特性の測定や調整を行うことが可能であ
る。また、本発明の共振フィルタでは、チップを実装基
板に実装する際に、チップの接続電極が実装基板の導体
部に電気的に接続され、これによりフィルタ回路が完成
する。なお、共振子の電気的特性は、共振子の共振周波
数および反共振周波数を含む。

【００１６】本発明の共振フィルタにおいて、共振子
は、圧電性を有する圧電薄膜と、圧電薄膜の両面に配置
され、圧電薄膜に対して励振用電圧を印加するための２
つの励振用電極とを有していてもよい。

【００１７】また、本発明の共振フィルタにおいて、フ
ィルタ回路は、直列共振子と並列共振子とを含むラダー
型のフィルタ回路であってもよい。

【００１８】また、本発明の共振フィルタにおいて、チ
ップは、フェースダウンボンディングによって実装基板
に実装されていてもよい。この場合、チップは、フリッ
プチップボンディングによって実装基板に実装されてい
てもよい。

【００１９】また、本発明の共振フィルタにおいて、チ
ップは、他の共振子から分離された共振子の電気的特性
を調整するための調整部を含んでいてもよい。

【００２０】本発明の共振フィルタの特性調整方法は、
本発明の共振フィルタの電気的特性を調整する方法であ
って、チップを実装基板に実装する前に、少なくとも１
つの共振子について電気的特性を調整する工程と、この
調整後のチップを実装基板に実装する工程とを備えたも
のである。なお、共振フィルタの電気的特性は、共振フ
ィルタの動作周波数を含む。

【００２１】本発明のデュプレクサは、送信信号を通過
させ、受信信号を遮断する第１のフィルタと、受信信号
を通過させ、送信信号を遮断する第２のフィルタとを備
え、アンテナに接続されるものであって、第１のフィル
タと第２のフィルタの少なくとも一方を本発明の共振フ
ィルタとしたものである。

【００２２】本発明のデュプレクサの特性調整方法は、
上記の本発明のデュプレクサの電気的特性を調整する方
法であって、共振フィルタのチップを実装基板に実装す
る前に、少なくとも１つの共振子について電気的特性を
調整する工程と、調整後のチップを実装基板に実装する
工程とを備えたものである。なお、デュプレクサの電気
的特性は、第１のフィルタおよび第２のフィルタの各動
作周波数を含む。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。 ［第１の実施の形態］まず、図１および図２を参照し
て、本発明の第１の実施の形態に係る共振フィルタの構
成について説明する。図１は本実施の形態に係る共振フ
ィルタの平面図、図２は図１におけるＡ−Ａ線断面を拡
大して示す断面図である。

【００２４】本実施の形態に係る共振フィルタ１は、複
数の薄膜圧電共振子を含むフィルタ回路を有し、パッケ
ージ化されたものである。図１に示したように、共振フ
ィルタ１は、複数の薄膜圧電共振子を有するチップ１０
と、このチップ１０が実装された実装基板３０とを備え
ている。なお、図１は、チップ１０における、後述する
基体、バリア層および圧電薄膜を省略して描いている。

【００２５】図２に示したように、チップ１０は、フェ
ースダウンボンディングの一種であるフリップチップボ
ンディングによって実装基板３０に実装されている。す
なわち、チップ１０の一方の面（図２における下側の
面）には、突起状の接続電極であるバンプ２１が設けら
れ、実装基板３０の一方の面（図２における上側の面）
には、それぞれ所定のパターンに形成された信号用導体
部３２，３３と接地用導体部３４，３５（図１参照）と
が設けられている。チップ１０は、バンプ２１が設けら
れた一方の面が、実装基板３０の一方の面に対向するよ
うに配置され、バンプ２１が導体部３２，３３，３５の
所定の位置に電気的に接続される。

【００２６】次に、図３ないし図５を参照して、チップ
１０の構成について詳しく説明する。図３はバンプ２１
を形成する前のチップ１０の要部を示す平面図、図４は
図３のＢ−Ｂ線断面図、図５はバンプ２１を形成した後
のチップ１０の要部を示す平面図である。なお、図４で
は、水平方向の寸法よりも垂直方向の寸法、すなわち厚
みを大きく描いている。上方から見たときのチップ１０
の大きさは、例えば縦２ｍｍ、横２ｍｍである。

【００２７】チップ１０は、基体１１と、この基体１１
の上に配置されたバリア層１２と、このバリア層１２の
上に配置された下部電極１３Ａ，１３Ｂと、この下部電
極１３Ａ，１３Ｂの上に配置された圧電薄膜１４と、こ
の圧電薄膜１４の上に配置された上部電極１５Ａ，１５
Ｂとを備えている。

【００２８】図３および図４に示したように、基体１１
には空洞１１ａが設けられている。図３に示したよう
に、上方から見たときの空洞１１ａの形状は矩形になっ
ている。基体１１には、例えばＳｉ基板が用いられる。

【００２９】バリア層１２は、基体１１の空洞１１ａに
対応する領域にも下部電極１３Ａ，１３Ｂを配置できる
ように、基体１１と下部電極１３Ａ，１３Ｂとを隔てる
絶縁層である。バリア層１２の材料には、例えば窒化ケ
イ素（ＳｉＮ_Ｘ）が用いられる。

【００３０】圧電薄膜１４は、圧電性を有する薄膜であ
る。圧電薄膜１４の材料には、例えばＺｎＯが用いられ
る。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１
５Ｂは、それぞれ、主として金属よりなり、例えばクロ
ム（Ｃｒ）層の上に金（Ａｕ）層を積層して形成され
る。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１
５Ｂの各平面形状は、いずれも、一方向に長い矩形をな
している。これらの電極１３Ａ，１３Ｂ，１５Ａ，１５
Ｂの長辺の長さは例えば３００μｍ、短辺の長さは例え
ば１００μｍである。

【００３１】図３に示したように上方から見たときに、
下部電極１３Ａと上部電極１５Ａは一方向に沿って配置
されている。下部電極１３Ａの右側の端部は空洞１１ａ
に対応する領域内に配置され、下部電極１３Ａの左側の
端部は空洞１１ａに対応する領域の外に配置されてい
る。また、上部電極１５Ａの左側の端部は空洞１１ａに
対応する領域内に配置され、上部電極１５Ａの右側の端
部は空洞１１ａに対応する領域の外に配置されている。
下部電極１３Ａの右側の端部近傍の一部と上部電極１５
Ａの左側の端部近傍の一部は、圧電薄膜１４を介して互
いに対向するように配置されている。そして、下部電極
１３Ａと上部電極１５Ａの互いに重なる部分と、これら
の間に配置された圧電薄膜１４の一部とによって、直列
共振子１６が形成されている。この直列共振子１６は、
圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に
配置され、圧電薄膜１４に対して励振用電圧を印加する
ための２つの励振用電極である下部電極１３Ａおよび上
部電極１５Ａを有する薄膜圧電共振子である。上方から
見たときに、下部電極１３Ａの左端から上部電極１５Ａ
の右端までの長さは例えば５００μｍであり、直列共振
子１６の大きさは、例えば縦１００μｍ、横１００μｍ
である。

【００３２】また、図３に示したように上方から見たと
きに、上部電極１５Ｂは、上部電極１５Ａに対して所定
の間隔を空けて平行に配置されている。下部電極１３Ｂ
は上部電極１５Ｂに対して直交するように配置されてい
る。下部電極１３Ｂの図３における上側の端部は空洞１
１ａに対応する領域内に配置され、下部電極１３Ｂの図
３における下側の端部は空洞１１ａに対応する領域の外
に配置されている。また、上部電極１５Ｂの左側の端部
は空洞１１ａに対応する領域内に配置され、上部電極１
５Ｂの右側の端部は空洞１１ａに対応する領域の外に配
置されている。下部電極１３Ｂの上側の端部近傍の一部
と上部電極１５Ｂの左側の端部近傍の一部は、圧電薄膜
１４を介して互いに対向するように配置されている。そ
して、下部電極１３Ｂと上部電極１５Ｂの互いに重なる
部分と、これらの間に配置された圧電薄膜１４の一部と
によって、並列共振子１７が形成されている。この並列
共振子１７は、圧電性を有する圧電薄膜１４と、圧電薄
膜１４の両面に配置され、圧電薄膜１４に対して励振用
電圧を印加するための２つの励振用電極である下部電極
１３Ｂおよび上部電極１５Ｂを有する薄膜圧電共振子で
ある。上方から見たときの並列共振子１７の大きさは、
例えば縦１００μｍ、横１００μｍである。

【００３３】圧電薄膜１４において、下部電極１３Ａの
左側の端部近傍の部分に対応する位置と、下部電極１３
Ｂの図３における下側の端部近傍の部分に対応する位置
には、それぞれスルーホール１４ａ，１４ｂが形成され
ている。

【００３４】図５に示したように、下部電極１３Ａの左
側の端部近傍の部分、下部電極１３Ｂの下側の端部近傍
の部分、上部電極１５Ａの右側の端部近傍の部分および
上部電極１５Ｂの右側の端部近傍の部分の上には、それ
ぞれ、バンプ２１が形成されている。バンプ２１は、例
えば金によって形成される。バンプ２１の直径は、例え
ば約６０μｍである。また、バンプ２１は、バンプボン
ダーによって形成される。

【００３５】次に、図６ないし図８を参照して、実装基
板３０の構成について詳しく説明する。図６は実装基板
３０の平面図、図７は図６における下側から見た実装基
板３０の側面図、図８は実装基板３０の底面図である。
実装基板３０の大きさは、例えば縦５ｍｍ、横５ｍｍ、
厚み１ｍｍである。また、実装基板３０の材料には、例
えばガラスエポキシが用いられる。

【００３６】実装基板３０の上面には、信号用導体部３
２，３３と接地用導体部３４，３５とが設けられてい
る。信号用導体部３２は、実装基板３０の上面における
中央部分から左側の端部まで延びている。信号用導体部
３３は、実装基板３０の上面における中央部分から右側
の端部まで延びている。実装基板３０の上面において、
信号用導体部３２の右側の端部と信号用導体部３３の左
側の端部は、所定の間隔を空けて対向している。接地用
導体部３４は、信号用導体部３２，３３の図６における
上側に、信号用導体部３２，３３に対して所定の間隔を
空けて配置されている。接地用導体部３５は、信号用導
体部３２，３３の図６における下側に、信号用導体部３
２，３３に対して所定の間隔を空けて配置されている。
接地用導体部３５の一部は、信号用導体部３２の右側の
端部と信号用導体部３３の左側の端部とが対向する領域
に向けて突出している。

【００３７】実装基板３０の下面には、左側の端部近傍
の部分に信号用導体部３６が設けられ、右側の端部近傍
の部分に信号用導体部３７が設けられ、広い領域にわた
って接地用導体部３８が設けられている。信号用導体部
３６，３７は、それぞれ、接地用導体部３８に対して所
定の間隔を空けて隔てられている。

【００３８】実装基板３０の４つの側面には、それぞ
れ、端面スルーホール３９が３つずつ設けられている。
信号用導体部３２は１つの端面スルーホール３９を介し
て信号用導体部３６に電気的に接続されている。同様
に、信号用導体部３３は他の１つの端面スルーホール３
９を介して信号用導体部３７に電気的に接続されてい
る。

【００３９】また、接地用導体部３４が設けられた領域
内には３つのスルーホール４０が設けられ、接地用導体
部３５が設けられた領域内にも３つのスルーホール４０
が設けられている。接地用導体部３４は、３つのスルー
ホール４０と５つの端面スルーホール３９とを介して接
地用導体部３８に接続されている。同様に、接地用導体
部３５も、３つのスルーホール４０と５つの端面スルー
ホール３９とを介して接地用導体部３８に接続されてい
る。

【００４０】図６に示したように、信号用導体部３２，
３３の幅は例えば０．６ｍｍである。また、図６および
図８に示したように、接地用導体部３４，３５，３８に
おいて、端面スルーホール３９に接続される部分の長さ
は例えば０．５ｍｍ、幅は例えば０．６ｍｍである。ま
た、信号用導体部３２，３３と接地用導体部３４との間
隔、および信号用導体部３２，３３と接地用導体部３５
との間隔は、それぞれ例えば０．５ｍｍである。また、
端面スルーホール３９の直径は例えば０．４ｍｍであ
り、ピッチは例えば１．２７ｍｍである。また、スルー
ホール４０の直径は例えば０．３ｍｍであり、ピッチは
例えば０．８ｍｍである。

【００４１】また、信号用導体部３２，３３および接地
用導体部３４，３５，３８はそれぞれ、例えば、銅（Ｃ
ｕ）層の上にニッケル（Ｎｉ）層と金（Ａｕ）層を順に
積層して形成される。この場合、銅層の厚みは例えば１
８μｍであり、ニッケル層と金層を合わせた厚みは例え
ば５μｍである。

【００４２】次に、本実施の形態に係る共振フィルタ１
の製造方法について説明する。この製造方法は、前述の
構成のチップ１０を作製する工程と、前述の構成の実装
基板３０を作製する工程と、チップ１０を実装基板３０
に実装すると共に、その際に、実装基板３０の導体部３
２を、チップ１０の上部電極１５Ａに接続されたバンプ
２１および上部電極１５Ｂに接続されたバンプ２１に電
気的に接続させることによってフィルタ回路を完成させ
る工程とを備えている。

【００４３】図１および図２に示したように、チップ１
０は、バンプ２１が形成された面を下にして実装基板３
０の上面の上に配置され、フリップチップボンディング
によって実装基板３０に実装される。このとき、下部電
極１３Ａはバンプ２１を介して信号用導体部３３に電気
的に接続される。上部電極１５Ａはバンプ２１を介して
信号用導体部３２に電気的に接続される。下部電極１３
Ｂはバンプ２１を介して接地用導体部３５に電気的に接
続される。上部電極１５Ｂはバンプ２１を介して信号用
導体部３２に電気的に接続される。フリップチップボン
ディングによってチップ１０を実装基板３０に実装する
際には、チップ１０に熱、圧力および超音波振動が加え
られる。

【００４４】このようにして、パッケージ化された共振
フィルタ１が製造される。この共振フィルタ１は、実装
基板３０の端面スルーホール３９の近辺において他の基
板にはんだ付けされることによって、他の基板に対して
電気的に接続され、且つ機械的に固定される。

【００４５】以上説明したように、本実施の形態に係る
共振フィルタ１において、チップ１０は直列共振子１６
と並列共振子１７とを有している。直列共振子１６は、
下部電極１３Ａと、上部電極１５Ａと、これらの間に配
置された圧電薄膜１４とを有している。並列共振子１７
は、下部電極１３Ｂと、上部電極１５Ｂと、これらの間
に配置された圧電薄膜１４とを有している。チップ１０
を実装基板３０に実装する前においては、直列共振子１
６と並列共振子１７は、互いに電気的に分離されてい
る。

【００４６】チップ１０を実装基板３０に実装すると、
下部電極１３Ａが信号用導体部３３に電気的に接続さ
れ、上部電極１５Ａ，１５Ｂが共に信号用導体部３２に
電気的に接続され、下部電極１３Ｂが接地用導体部３５
に電気的に接続される。これにより、導体部３２を介し
て上部電極１５Ａ，１５Ｂが電気的に接続される。その
結果、直列共振子１６と並列共振子１７が電気的に接続
されて、直列共振子１６と並列共振子１７を含むラダー
型のフィルタ回路が完成する。

【００４７】本実施の形態に係る共振フィルタ１におい
て、導体部３２，３３の一方はフィルタ回路の入力端と
なり、他方はフィルタ回路の出力端となる。

【００４８】図９は、導体部３３を入力端とし、導体部
３２を出力端とした場合のフィルタ回路の構成を示す回
路図である。図９に示した構成では、直列共振子１６の
一端が入力端４１に接続され、他端が出力端４２に接続
されている。並列共振子１７の一端は、直列共振子１６
と出力端４２との接続点に接続されている。並列共振子
１７の他端は接地されている。

【００４９】図１０は、本実施の形態に係る共振フィル
タ１が図９に示したフィルタ回路を含む場合におけるチ
ップ１０内の共振子１６，１７の状態を示す回路図であ
る。なお、図１０では、図９との比較を容易にするため
に、直列共振子１６の下部電極１３Ａが入力端４１に接
続され、直列共振子１６の上部電極１５Ａが出力端４２
に接続され、並列共振子１７の下部電極１３Ｂが接地さ
れた状態にして表している。図１０に示したように、チ
ップ１０では、上部電極１５Ａに接続されたバンプ２１
と上部電極１５Ｂに接続されたバンプ２１との間におい
て、直列共振子１６と並列共振子１７とが互いに電気的
に分離されている。このチップ１０を実装基板３０に実
装すると、実装基板３０の導体部３２によって、上部電
極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接
続されたバンプ２１とが電気的に接続され、これによ
り、直列共振子１６と並列共振子１７とが互いに電気的
に接続されて、図９に示したフィルタ回路が完成する。

【００５０】図１１は、導体部３２を入力端とし、導体
部３３を出力端とした場合のフィルタ回路の構成を示す
回路図である。図１１に示した構成では、直列共振子１
６の一端が入力端４１に接続され、他端が出力端４２に
接続されている。並列共振子１７の一端は、直列共振子
１６と入力端４１との接続点に接続されている。並列共
振子１７の他端は接地されている。

【００５１】図１２は、本実施の形態に係る共振フィル
タ１が図１１に示したフィルタ回路を含む場合における
チップ１０内の共振子１６，１７の状態を示す回路図で
ある。なお、図１２では、図１１との比較を容易にする
ために、直列共振子１６の上部電極１５Ａが入力端４１
に接続され、直列共振子１６の下部電極１３Ａが出力端
４２に接続され、並列共振子１７の下部電極１３Ｂが接
地された状態にして表している。図１２に示したよう
に、チップ１０では、上部電極１５Ａに接続されたバン
プ２１と上部電極１５Ｂに接続されたバンプ２１との間
において、直列共振子１６と並列共振子１７とが互いに
電気的に分離されている。このチップ１０を実装基板３
０に実装すると、実装基板３０の導体部３２によって、
上部電極１５Ａに接続されたバンプ２１と上部電極１５
Ｂに接続されたバンプ２１とが電気的に接続され、これ
により、直列共振子１６と並列共振子１７とが互いに電
気的に接続されて図１１に示したフィルタ回路が完成す
る。

【００５２】次に、本実施の形態に係る共振フィルタ１
の作用および特性調整方法について説明する。本実施の
形態に係る共振フィルタ１は、直列共振子１６と並列共
振子１７とを含むラダー型のフィルタ回路を有してい
る。

【００５３】直列共振子１６において、下部電極１３Ａ
と上部電極１５Ａとの間には、高周波の励振用電圧が印
加される。この励振用電圧は圧電薄膜１４に印加され
る。これにより、圧電薄膜１４のうち、下部電極１３Ａ
と上部電極１５Ａとの間に配置された部分が励振され、
この部分に厚み方向に進行する縦波が発生する。この部
分は、励振用電圧の周波数が所定の共振周波数のときに
共振する。

【００５４】同様に、並列共振子１７において、下部電
極１３Ｂと上部電極１５Ｂとの間には、高周波の励振用
電圧が印加される。この励振用電圧は圧電薄膜１４に印
加される。これにより、圧電薄膜１４のうち、下部電極
１３Ｂと上部電極１５Ｂとの間に配置された部分が励振
され、この部分に厚み方向に進行する縦波が発生する。
この部分は、励振用電圧の周波数が所定の共振周波数の
ときに共振する。

【００５５】ここで、図１３を参照して、本実施の形態
におけるフィルタ回路の設計方法について説明する。図
１３において、（ａ）は直列共振子１６および並列共振
子１７のアドミッタンスの周波数特性を概念的に表し、
（ｂ）はフィルタ回路の伝送特性（減衰量）を表すＳ
_２１パラメータの周波数特性を概念的に表している。本
実施の形態では、図１３に示したように、直列共振子１
６の共振周波数ｆ_ｒｓと並列共振子１７の反共振周波数
ｆ_ａｐを、フィルタ回路の所望の通過帯域の中心周波数
ｆ_０に合わせる。この場合、並列共振子１７の共振周波
数ｆ_ｒｐから直列共振子１６の反共振周波数ｆ_ａｓまで
の周波数範囲が、フィルタ回路の通過帯域となる。この
ように、本実施の形態におけるフィルタ回路では、各共
振子１６，１７の共振周波数および反共振周波数を正確
に制御することが重要である。

【００５６】一方、薄膜圧電共振子である直列共振子１
６および並列共振子１７では、所望の共振周波数や反共
振周波数を得るためには、圧電薄膜１４や電極１３Ａ，
１３Ｂ，１５Ａ，１５Ｂの厚みを正確に制御することが
必要である。しかしながら、これらの厚みを完璧に制御
することは困難である。そのため、各共振子１６，１７
毎の共振周波数や反共振周波数を測定し、それらが所望
の値からずれている場合には何らかの方法でそれらを調
整することが必要になる。

【００５７】ここで、本実施の形態との比較のために、
図１４に示したような比較例のチップ１１０を考える。
この比較例のチップ１１０は、本実施の形態におけるチ
ップ１０とは、直列共振子および並列共振子の配置と下
部電極および上部電極の構造のみが異なるものである。
チップ１１０は、本実施の形態における直列共振子１６
および並列共振子１７の代わりに、直列共振子１１６お
よび並列共振子１１７を有している。また、チップ１１
０は、本実施の形態における下部電極１３Ａ，１３Ｂの
代わりに、下部電極１１３Ａ，１１３Ｂを有している。
また、チップ１１０は、本実施の形態における上部電極
１５Ａ，１５Ｂの代わりに、１つの上部電極１１５を有
している。上部電極１１５は直列共振子１１６および並
列共振子１１７に接続されている。従って、比較例のチ
ップ１１０では直列共振子１１６と並列共振子１１７と
が電気的に接続されており、チップ１１０においてフィ
ルタ回路が完成した状態となっている。

【００５８】図１４に示したような比較例のチップ１１
０では、フィルタの動作周波数等の、フィルタ回路全体
の電気的特性は測定できても、チップ１１０内の直列共
振子１１６および並列共振子１１７の共振周波数や反共
振周波数を測定したり、必要に応じてそれらを調整する
ことは困難である。そのため、このようなチップ１１０
を用いたフィルタでは、フィルタの動作周波数等の電気
的特性を調整することが難しい。

【００５９】これに対し、本実施の形態では、チップ１
０において直列共振子１６と並列共振子１７は互いに電
気的に分離されている。従って、チップ１０を実装基板
３０に実装する前に、各共振子１６，１７について、独
立に電気的特性の測定や調整を行うことができる。これ
により、共振フィルタ１の動作周波数等の電気的特性を
調整することが可能になる。

【００６０】また、本実施の形態では、チップ１０を実
装基板３０に実装する際に、チップ１０のバンプ２１が
実装基板３０の導体部３２，３３，３５に電気的に接続
される。このとき、導体部３２によって、直列共振子１
６と並列共振子１７とが電気的に接続され、フィルタ回
路が完成する。従って、チップ１０を実装基板３０に実
装する工程以外に、チップ１０内の直列共振子１６と並
列共振子１７を電気的に接続するための余分な工程は不
要である。

【００６１】ここで、図１５を参照して、本実施の形態
において共振子１６，１７の電気的特性を測定する方法
の一例を説明する。この方法では、図１５に示したよう
に、直列共振子１６の電気的特性を測定する際には、ネ
ットワークアナライザに接続された信号側プローブ５１
Ｓを下部電極１３Ａに接触させ、ネットワークアナライ
ザに接続された接地側プローブ５１Ｇを上部電極１５Ａ
に接触させる。そして、ネットワークアナライザを用い
て、直列共振子１６のアドミッタンスの周波数特性等の
電気的特性を測定する。

【００６２】同様に、並列共振子１７の電気的特性を測
定する際には、信号側プローブ５１Ｓを下部電極１３Ｂ
に接触させ、接地側プローブ５１Ｇを上部電極１５Ｂに
接触させる。そして、ネットワークアナライザを用い
て、並列共振子１７のアドミッタンスの周波数特性等の
電気的特性を測定する。

【００６３】また、直列共振子１６の電気的特性の調整
は、例えば上部電極１５Ａの厚みを変えることによって
行うことができる。同様に、並列共振子１７の電気的特
性の調整は、例えば上部電極１５Ｂの厚みを変えること
によって行うことができる。

【００６４】次に、図１６ないし図２０を参照して、本
実施の形態における共振フィルタの特性調整の具体例に
ついて説明する。

【００６５】この例では、最初に、以下のようなチップ
１０を作製した。すなわち、このチップ１０では、バリ
ア層１２の厚みは２００ｎｍ、下部電極１３Ａ，１３Ｂ
の厚みは９０ｎｍ、圧電薄膜１４の厚みは１μｍ、上部
電極１５Ａの厚みは７０ｎｍ、上部電極１５Ｂの厚みは
７７ｎｍである。バリア層１２はＳｉＮ_Ｘで形成し、圧
電薄膜１４はＺｎＯで形成した。電極１３Ａ，１３Ｂ，
１５Ａ，１５Ｂは、下地との密着性を高めるために５ｎ
ｍ程度のＣｒ層を成膜した後、その上にＡｕ層を成膜し
て形成した。上記の電極１３Ａ，１３Ｂ，１５Ａ，１５
Ｂの厚みは、Ｃｒ層とＡｕ層との合計の厚みである。

【００６６】次に、作製されたチップ１０について、図
１５を参照して説明した方法によって、直列共振子１６
と並列共振子１７のアドミッタンスの周波数特性を測定
した。図１６は直列共振子１６のアドミッタンスの周波
数特性の測定結果を示し、図１７は並列共振子１７のア
ドミッタンスの周波数特性の測定結果を示している。図
１６に示した測定結果から、直列共振子１６の共振周波
数は１．９１９ＧＨｚ、直列共振子１６の反共振周波数
は１．９７６ＧＨｚであることが分かった。また、図１
７に示した測定結果から、並列共振子１７の共振周波数
は１．８９４ＧＨｚ、並列共振子１７の反共振周波数は
１．９４９ＧＨｚであることが分かった。このように、
上部電極１５Ａと上部電極１５Ｂの厚みが異なることか
ら、直列共振子１６の共振周波数および反共振周波数
と、並列共振子１７の共振周波数および反共振周波数と
は異なっている。

【００６７】前述のように、直列共振子１６の共振周波
数と並列共振子１７の反共振周波数とを一致させること
が重要である。本例では、理論計算から、上部電極１５
Ｂの厚みが８５ｎｍで、他の要素の厚みが上記の通りで
あれば、直列共振子１６の共振周波数と並列共振子１７
の反共振周波数とが一致することが分かっていた。従っ
て、上部電極１５Ｂは、厚みが８５ｎｍとなるように成
膜したが、数ｎｍの膜厚を完全に制御することは非常に
難しいため、実際の上部電極１５Ｂの厚みは７７ｎｍし
かなかった。

【００６８】図１６に示した特性の直列共振子１６と図
１７に示した特性の並列共振子１７とを用いて、図９に
示したフィルタ回路を構成し、そのフィルタ回路の伝送
特性（減衰量）を表すＳ_２１パラメータの周波数特性を
測定した。測定結果を図１８に示す。図１８に示した特
性では、所望のフィルタ特性に比べて、通過帯域での挿
入損失が大きく、通過帯域が狭くなっていた。

【００６９】図１４に示したような比較例のチップ１１
０では、フィルタ回路全体の電気的特性は測定できて
も、チップ１１０内の直列共振子１１６および並列共振
子１１７の共振周波数や反共振周波数を測定したり、必
要に応じてそれらを調整することは困難である。そのた
め、比較例のチップ１１０では、フィルタ回路の特性の
測定結果が所望の特性になっていない場合でも、フィル
タ回路の特性を調整することが難しい。

【００７０】これに対し、本実施の形態におけるチップ
１０では、図１６および図１７に示したように、直列共
振子１６の電気的特性と並列共振子１７の電気的特性
を、互いに独立して測定することができる。

【００７１】本例では、図１７に示した測定結果から、
並列共振子１７の電気的特性が所望の特性になっていな
いことが分かった。そこで、並列共振子１７の上部電極
１５Ｂの厚みを測定したところ、その厚みは、所望の厚
み８５ｎｍに対して８ｎｍ足りない７７ｎｍであること
が分かった。そのため、本例では、最初に作製されたチ
ップ１０において、並列共振子１７の上部電極１５Ｂの
上に新たに電極の材料を成膜して、上部電極１５Ｂの厚
みを７７ｎｍから８５ｎｍへ変えた。その後、並列共振
子１７のアドミッタンスの周波数特性を測定したとこ
ろ、図１９に示す結果が得られた。このときの並列共振
子１７の反共振周波数は、図１６に示した特性の直列共
振子１６の共振周波数とほぼ一致した。

【００７２】上述のようにして並列共振子１７の上部電
極１５Ｂの厚みを調整した後に、フィルタ回路を構成
し、そのフィルタ回路の伝送特性（減衰量）を表すＳ
_２１パラメータの周波数特性を測定した。測定結果を図
２０に示す。図２０に示した特性では、図１８に示した
特性に比べて、通過帯域での挿入損失が小さく、通過帯
域が広くなっており、所望のフィルタ特性に近づいてい
た。

【００７３】以上説明したように、本実施の形態に係る
共振フィルタおよびその特性調整方法によれば、チップ
１０において直列共振子１６と並列共振子１７は互いに
電気的に分離されているので、チップ１０を実装基板３
０に実装する前に、各共振子１６，１７について独立に
電気的特性の測定や調整を行って、共振フィルタの電気
的特性を調整することができる。

【００７４】また、本実施の形態によれば、フリップチ
ップボンディングによってチップ１０を実装基板３０に
実装する際に、導体部３２によって直列共振子１６と並
列共振子１７とが電気的に接続され、フィルタ回路が完
成する。従って、本実施の形態によれば、チップ１０を
実装基板３０に実装する工程以外に、チップ１０内の直
列共振子１６と並列共振子１７を電気的に接続するため
の余分な工程は不要である。

【００７５】ところで、複数の共振子を含むフィルタを
パッケージ化する場合、フィルタの構成要素を含むチッ
プを形成し、このチップをフェースアップボンディング
によって実装基板に実装して、パッケージを製造するこ
とも考えられる。フェースアップボンディングでは、ワ
イヤボンディングが用いられることが多い。そこで、チ
ップ内で複数の共振子が互いに電気的に分離された状態
となるようにチップを製造し、このチップをワイヤボン
ディングを用いて実装基板に実装すると共に、ワイヤボ
ンディングを用いて複数の共振子を電気的に接続してフ
ィルタ回路を完成させることも考えられる。

【００７６】しかし、ワイヤボンディングを用いて複数
の共振子を電気的に接続する方法では、チップの端子を
ワイヤによって実装基板上の導体部に接続する工程以外
に、複数の共振子をワイヤによって接続する工程が必要
になる。また、ワイヤボンディングを用いて複数の共振
子を電気的に接続する方法は、ワイヤの分だけパッケー
ジの厚み（高さ）が大きくなるため、フィルタの小型化
には不向きである。更に、ワイヤボンディングを用いて
複数の共振子を電気的に接続する方法では、ワイヤによ
って余分なインダクタが形成され、このインダクタによ
ってフィルタの動作周波数のずれが生じる。

【００７７】これに対し、本実施の形態のように、フリ
ップチップボンディングによってチップ１０を実装基板
３０に実装すると共に、その際に直列共振子１６と並列
共振子１７とが電気的に接続されてフィルタ回路が完成
するようにした場合には、上述のようなワイヤボンディ
ングを用いて複数の共振子を電気的に接続する場合の不
具合が生じない。

【００７８】［第２の実施の形態］次に、本実施の形態
の第２の実施の形態に係る共振フィルタおよびその特性
調整方法について説明する。本実施の形態では、第１の
実施の形態と同様に、チップ１０において直列共振子１
６と並列共振子１７を電気的に分離すると共に、チップ
１０に、直列共振子１６と並列共振子１７のそれぞれの
電気的特性を調整するための調整部を設けている。

【００７９】図２１は、本実施の形態に係る共振フィル
タにおけるチップ１０内の共振子１６，１７の状態を示
す回路図である。本実施の形態におけるチップ１０は、
直列共振子１６および並列共振子１７の他に、直列共振
子１６の電気的特性を調整するための調整部６１と、並
列共振子１７の電気的特性を調整するための調整部６２
とを備えている。調整部６１の一端は直列共振子１６の
一端に接続されている。調整部６２の一端は並列共振子
１７の一端に接続されている。直列共振子１６の他端は
バンプ２１に接続され、並列共振子１７の他端は他のバ
ンプ２１に接続され、これら２つのバンプ２１，２１は
互いに電気的に分離されている。なお、図２１では、便
宜上、調整部６１の他端が入力端４１に接続され、直列
共振子１６の他端が出力端４２に接続され、調整部６２
の他端が接地された状態にして表している。

【００８０】図２２は、本実施の形態におけるチップ１
０の要部を示す平面図である。本実施の形態におけるチ
ップ１０は、第１の実施の形態における下部電極１３
Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂの代わりに、
下部電極６３Ａ，６３Ｂおよび上部電極６５Ａ，６５Ｂ
を備えている。

【００８１】図２２に示したように上方から見たとき
に、下部電極６３Ａと上部電極６５Ａは一方向に沿って
配置されている。下部電極６３Ａの左側の端部は空洞１
１ａに対応する領域内に配置され、下部電極６３Ａの右
側の端部は空洞１１ａに対応する領域の外に配置されて
いる。また、上部電極６５Ａの右側の端部は空洞１１ａ
に対応する領域内に配置され、上部電極６５Ａの左側の
端部は空洞１１ａに対応する領域の外に配置されてい
る。下部電極６３Ａの左側の端部近傍の一部と上部電極
６５Ａの右側の端部近傍の一部は、圧電薄膜１４を介し
て互いに対向するように配置されている。そして、下部
電極６３Ａと上部電極６５Ａの互いに重なる部分と、こ
れらの間に配置された圧電薄膜１４の一部とによって、
直列共振子１６が形成されている。

【００８２】また、図２２に示したように上方から見た
ときに、下部電極６３Ｂは、下部電極６３Ａに対して所
定の間隔を空けて平行に配置されている。上部電極６５
Ｂは下部電極６３Ｂに対して直交するように配置されて
いる。下部電極６３Ｂの左側の端部は空洞１１ａに対応
する領域内に配置され、下部電極６３Ｂの右側の端部は
空洞１１ａに対応する領域の外に配置されている。ま
た、上部電極６５Ｂの図２２における上側の端部は空洞
１１ａに対応する領域内に配置され、上部電極６５Ｂの
図２２における下側の端部は空洞１１ａに対応する領域
の外に配置されている。上部電極６５Ｂの上側の端部近
傍の一部と下部電極６３Ｂの左側の端部近傍の一部は、
圧電薄膜１４を介して互いに対向するように配置されて
いる。そして、下部電極６３Ｂと上部電極６５Ｂの互い
に重なる部分と、これらの間に配置された圧電薄膜１４
の一部とによって、並列共振子１７が形成されている。

【００８３】圧電薄膜１４において、下部電極６３Ａの
右側の端部近傍の部分に対応する位置と、下部電極６３
Ｂの右側の端部近傍の部分に対応する位置には、それぞ
れ、スルーホール１４ａ，１４ｂが形成されている。

【００８４】本実施の形態では、上部電極６５Ａの左側
の端部に調整部７０が接続され、上部電極６５Ａの下側
の端部に調整部８０が接続されている。下部電極６３Ａ
の右側の端部近傍の部分、下部電極６３Ｂの右側の端部
近傍の部分、調整部７０の左側の端部近傍の部分および
調整部８０の図２２における下側の端部近傍の部分の上
には、それぞれ、バンプ２１が形成されている。

【００８５】調整部７０，８０は、上部電極６５Ａ，６
５Ｂと同一平面上に配置されている。調整部７０，８０
は、それぞれ、切断され得る部分である切断予定部を１
つ以上含み、この切断予定部の状態に応じてインピーダ
ンスが変化するものである。本実施の形態では、特に、
調整部７０，８０は、切断予定部の状態に応じてインダ
クタンスが変化するようになっている。

【００８６】図２２には、調整部７０，８０の形状の一
例を示している。この例では、調整部７０は、右側の端
部と左側の端部との間に形成された枝部７１，７２を有
している。枝部７１，７２の右側の端部同士は互いに連
結され、枝部７１，７２の左側の端部同士も互いに連結
されている。枝部７２は枝部７１よりも長くなってい
る。枝部７１の両端部には切断予定部７３，７４が設け
られている。枝部７２の両端部には切断予定部７５，７
６が設けられている。

【００８７】また、図２２に示した調整部８０は、図２
２における上側の端部と下側の端部との間に形成された
枝部８１，８２を有している。枝部８１，８２の上側の
端部同士は互いに連結され、枝部８１，８２の下側の端
部同士も互いに連結されている。枝部８２は枝部８１よ
りも長くなっている。枝部８１の両端部には切断予定部
８３，８４が設けられている。枝部８２の両端部には切
断予定部８５，８６が設けられている。

【００８８】図２２に示した調整部７０では、切断予定
部７３〜７６のいずれをも切断しなければ、調整部７０
の両端部は枝部７１および枝部７２によって接続され
る。この状態を第１の状態と呼ぶ。また、調整部７０で
は、図２３に示したように、切断予定部７５，７６を切
断すると調整部７０の両端部は枝部７１によって接続さ
れる。この状態を第２の状態と呼ぶ。また、調整部７０
では、図２４に示したように、切断予定部７３，７４を
切断すると調整部７０の両端部は枝部７２によって接続
される。この状態を第３の状態と呼ぶ。切断予定部７３
〜７６の切断には、例えば強度の大ききなレーザービー
ムが用いられる。また、切断予定部７３〜７６を切断す
る際には、切断された部分によって調整部７０に大きな
静電容量成分が発生しないように、ある程度の幅をもっ
て切断予定部７３〜７６を切断するのが好ましい。第１
の状態と第２の状態と第３の状態とでは、互いに調整部
７０のインダクタンスが異なる。調整部７０は直列共振
子１６に対して直列に接続されているので、調整部７０
のインダクタンスが変化すると直列共振子１６の共振周
波数が変化する。このようにして、切断予定部７３〜７
６を切断しない状態で直列共振子１６の共振周波数を測
定し、必要に応じて、切断予定部７５，７６を切断した
り、切断予定部７３，７４を切断したりすることによっ
て、直列共振子１６の共振周波数を調整することが可能
である。

【００８９】同様に、図２２に示した調整部８０では、
切断予定部８３〜８６を切断しない状態で並列共振子１
７の共振周波数を測定し、必要に応じて、切断予定部８
５，８６を切断したり、切断予定部８３，８４を切断し
たりすることによって、並列共振子１７の共振周波数を
調整することが可能である。

【００９０】上述のように必要に応じて共振子１６，１
７の共振周波数を調整した後のチップ１０は、バンプ２
１が形成された面を下にして実装基板３０の上面の上に
配置され、フリップチップボンディングによって実装基
板３０に実装される。このとき、調整部７０の一端部は
バンプ２１を介して信号用導体部３３に電気的に接続さ
れる。下部電極６３Ａ，６３Ｂはそれぞれバンプ２１を
介して信号用導体部３２に電気的に接続される。調整部
８０の一端部はバンプ２１を介して接地用導体部３５に
電気的に接続される。このようにして、パッケージ化さ
れた共振フィルタが形成される。

【００９１】本実施の形態において、調整部７０，８０
における切断予定部は予め定められているので、切断予
定部の状態と調整部７０，８０のインダクタンスとの関
係は、予め知ることができる。従って、本実施の形態に
おけるチップ１０では、第１の実施の形態と同様に、共
振子１６，１７の電気的特性を測定した後、調整部７
０，８０の切断予定部の状態を選択することによって調
整部７０，８０のインダクタンスを、予め知られた量だ
け変えることができる。従って、本実施の形態によれ
ば、各共振子１６，１７の共振周波数を容易に調整する
ことが可能になる。

【００９２】なお、本実施の形態において、調整部７
０，８０は、切断され得る部分である切断予定部を１つ
以上含み、切断予定部の状態に応じてインダクタンスが
変化するものであればよい。従って、調整部７０，８０
の形状や調整部７０，８０のインダクタンスの調整の方
法は、前述の形状や方法に限定されない。また、調整部
７０，８０は、切断予定部の状態に応じてキャパシタン
スが変化するものであってもよい。また、本実施の形態
において、調整部７０，８０の一方を省略してもよい。

【００９３】本実施の形態におけるその他の構成、作用
および効果は、第１の実施の形態と同様である。

【００９４】［第３の実施の形態］次に、本実施の形態
の第３の実施の形態に係る共振フィルタおよびその特性
調整方法について説明する。本実施の形態に係る共振フ
ィルタにおけるフィルタ回路は、図９に示したフィルタ
回路を基本構成とし、複数の基本構成が縦続接続されて
構成されている。

【００９５】本実施の形態におけるチップ１０は、複数
の直列共振子および複数の並列共振子を含んでいる。本
実施の形態に係るチップ１０において、複数の直列共振
子および並列共振子は、全てが互いに電気的に分離され
ていてもよいし、一部の直列共振子または並列共振子の
みが他の直列共振子または並列共振子から電気的に分離
されていてもよい。

【００９６】図２５は、本実施の形態におけるチップ１
０内の共振子の状態の一例を示す回路図である。この例
では、チップ１０は、３個の直列共振子１６１，１６
２，１６３と３個の並列共振子１７１，１７２，１７３
を含み、これらは互いに電気的に分離されている。直列
共振子１６１，１６２，１６３の構成は第１の実施の形
態における直列共振子１６と同様である。並列共振子１
７１，１７２，１７３の構成は第１の実施の形態におけ
る並列共振子１７と同様である。

【００９７】１段目の直列共振子１６１の下部電極１３
Ａはフィルタ回路の入力端４１に接続されるようになっ
ている。この直列共振子１６１の上部電極１５Ａにはバ
ンプ２１１，２１３が接続されている。１段目の並列共
振子１７１の下部電極１３Ｂは接地されるようになって
いる。この並列共振子１７１の上部電極１５Ｂにはバン
プ２１２が接続されている。２段目の直列共振子１６２
の下部電極１３Ａにはバンプ２１４が接続されている。
この直列共振子１６２の上部電極１５Ａにはバンプ２１
５，２１７が接続されている。２段目の並列共振子１７
２の下部電極１３Ｂは接地されるようになっている。こ
の並列共振子１７２の上部電極１５Ｂにはバンプ２１６
が接続されている。３段目の直列共振子１６３の下部電
極１３Ａにはバンプ２１８が接続されている。この直列
共振子１６３の上部電極１５Ａにはバンプ２１９が接続
されている。また、この上部電極１５Ａはフィルタ回路
の出力端４２に接続されるようになっている。３段目の
並列共振子１７３の下部電極１３Ｂは接地されるように
なっている。この並列共振子１７３の上部電極１５Ｂに
はバンプ２２０が接続されている。

【００９８】図２５に示した構成のチップ１０が実装さ
れる実装基板３０には、バンプ２１１，２１２同士、バ
ンプ２１３，２１４同士、バンプ２１５，２１６同士、
バンプ２１７，２１８同士、バンプ２１９，２２０同士
をそれぞれ接続する複数の導体部が設けられている。図
２５に示した構成のチップ１０を、この実装基板３０に
実装すると、上記の組み合わせのバンプ同士が互いに電
気的に接続され、３段構成のラダー型フィルタ回路が完
成する。なお、図２５に示した構成において、バンプ２
１３，２１７を省略し、実装基板３０の１つの導体部に
よってバンプ２１１，２１２，２１４を接続し、実装基
板３０の他の１つの導体部によってバンプ２１５，２１
６，２１８を接続するようにしてもよい。

【００９９】図２６は、本実施の形態におけるチップ１
０内の共振子の状態の他の例を示す回路図である。この
例では、チップ１０は、３個の直列共振子１６１，１６
２，１６３と３個の並列共振子１７１，１７２，１７３
を含んでいる。本例では、直列共振子１６１，１６２，
１６３は直列に接続されている。

【０１００】１段目の直列共振子１６１の下部電極１３
Ａはフィルタ回路の入力端４１に接続されるようになっ
ている。この直列共振子１６１の上部電極１５Ａにはバ
ンプ２２１が接続されている。１段目の並列共振子１７
１の下部電極１３Ｂは接地されるようになっている。こ
の並列共振子１７１の上部電極１５Ｂにはバンプ２２２
が接続されている。２段目の直列共振子１６２の下部電
極１３Ａは、直列共振子１６１の上部電極１５Ａに接続
されている。この直列共振子１６２の上部電極１５Ａに
はバンプ２２３が接続されている。２段目の並列共振子
１７２の下部電極１３Ｂは接地されるようになってい
る。この並列共振子１７２の上部電極１５Ｂにはバンプ
２２４が接続されている。３段目の直列共振子１６３の
下部電極１３Ａは、直列共振子１６２の上部電極１５Ａ
に接続されている。この直列共振子１６３の上部電極１
５Ａにはバンプ２２５が接続されている。また、この上
部電極１５Ａはフィルタ回路の出力端４２に接続される
ようになっている。３段目の並列共振子１７３の下部電
極１３Ｂは接地されるようになっている。この並列共振
子１７３の上部電極１５Ｂにはバンプ２２６が接続され
ている。

【０１０１】図２６に示した構成のチップ１０が実装さ
れる実装基板３０には、バンプ２２１，２２２同士、バ
ンプ２２３，２２４同士、バンプ２２５，２２６同士を
それぞれ接続する複数の導体部が設けられている。図２
６に示した構成のチップ１０を、この実装基板３０に実
装すると、上記の組み合わせのバンプ同士が互いに電気
的に接続され、３段構成のラダー型フィルタ回路が完成
する。

【０１０２】本実施の形態では、チップ１０内において
他の共振子から電気的に分離された共振子について電気
的特性の測定や調整を行うことによって、共振フィルタ
の電気的特性を調整することができる。

【０１０３】なお、本実施の形態におけるチップ１０内
の共振子の状態は、図２５または図２６に示した状態に
限らず、少なくとも１つの共振子が、他の共振子から電
気的に分離されたものであればよい。また、本実施の形
態に係る共振フィルタにおけるフィルタ回路は、図１１
に示したフィルタ回路を基本構成とし、複数の基本構成
が縦続接続されて構成されたものであってもよい。ま
た、縦続接続する基本構成の数は３に限らない。

【０１０４】また、本実施の形態において、第２の実施
の形態と同様に、チップ１０内において他の共振子から
電気的に分離された共振子の電気的特性を調整するため
の調整部を設けてもよい。

【０１０５】本実施の形態におけるその他の構成、作用
および効果は、第１または第２の実施の形態と同様であ
る。

【０１０６】［第４の実施の形態］次に、本実施の形態
の第４の実施の形態に係るデュプレクサについて説明す
る。図２７は本実施の形態に係るデュプレクサの回路図
である。本実施の形態に係るデュプレクサ９０は、図示
しないアンテナに接続されるアンテナ端子９１，９２
と、アンテナに対して送信信号を出力する図示しない送
信回路に接続される送信信号端子９３，９４と、アンテ
ナからの受信信号を入力する図示しない受信回路に接続
される受信信号端子９５，９６とを備えている。

【０１０７】デュプレクサ９０は、更に、送信信号を通
過させ、受信信号を遮断する第１のフィルタ９７と、受
信信号を通過させ、送信信号を遮断する第２のフィルタ
９８とを備えている。フィルタ９７，９８は、それぞ
れ、２つの入力端子と２つの出力端子とを有している。

【０１０８】フィルタ９７の２つの入力端子はそれぞれ
送信信号端子９３，９４に接続されている。フィルタ９
７の２つの出力端子はそれぞれアンテナ端子９１，９２
に接続されている。フィルタ９８の一方の入力端子は４
分の１波長位相変換器９９を介してアンテナ端子９１に
接続され、他方の入力端子はアンテナ端子９２に接続さ
れている。フィルタ９８の２つの出力端子はそれぞれ受
信信号端子９５，９６に接続されている。

【０１０９】本実施の形態に係るデュプレクサ９０で
は、フィルタ９７，９８の少なくとも一方として、第１
ないし第３のいずれかの実施の形態に係る共振フィルタ
が用いられている。フィルタ９７，９８の双方が第１な
いし第３のいずれかの実施の形態に係る共振フィルタで
ある場合には、フィルタ９７の実装基板とフィルタ９８
の実装基板は共通であってもよい。

【０１１０】以下、フィルタ９７，９８の双方が第１の
実施の形態に係る共振フィルタであって、且つフィルタ
９７の実装基板とフィルタ９８の実装基板が共通である
場合の例について説明する。図２８は本例におけるデュ
プレクサ９０の平面図、図２９は図２８におけるＣ部を
拡大して示す平面図である。

【０１１１】図２８に示したように、この例では、デュ
プレクサ９０は、実装基板１３０と、この実装基板１３
０にフリップチップボンディングによって実装された送
信用チップ１０Ｔおよび受信用チップ１０Ｒとを備えて
いる。

【０１１２】実装基板１３０の一方の面には、一端部が
図示しないアンテナに接続される導体部１３１と、それ
ぞれ一端部が導体部１３１の他端部に接続された送信用
導体部１３２および受信用導体部１３３と、一端部が送
信用導体部１３２の他端部に対して所定の間隔を空けて
対向するように配置された送信用導体部１３４と、一端
部が受信用導体部１３３の他端部に対して所定の間隔を
空けて対向するように配置された受信用導体部１３５と
が設けられている。送信用導体部１３４の他端部は図示
しない送信回路に接続されるようになっている。送信用
導体部１３４の他端部は送信信号端子９３に対応する。
受信用導体部１３５の他端部は図示しない受信回路に接
続されるようになっている。受信用導体部１３５の他端
部は受信信号端子９５に対応する。導体部１３１の一端
部はアンテナ端子９１に対応する。

【０１１３】受信用導体部１３３の一部は、鉤状に屈曲
しており、この部分が４分の１波長位相変換器９９にな
っている。また、図２８における接地用導体部１３６
は、図２７における端子９２，９４，９６およびこれら
に接続された信号線の部分に対応する。

【０１１４】実装基板１３０の一方の面には、更に、接
地用導体部１３６が設けられている。この接地用導体部
１３６は、実装基板１３０の一方の面の大部分を占めて
いる。接地用導体部１３６と導体部１３１〜１３５と
は、所定の間隔を空けて隔てられている。接地用導体部
１３６は、導体部１３２，１３４の端部同士が対向する
領域に向けて突出する突出部１３６ａと、導体部１３
３，１３５の端部同士が対向する領域に向けて突出する
突出部１３６ｂとを有している。

【０１１５】送信用チップ１０Ｔは、導体部１３２，１
３４の端部同士が対向する領域に配置され、導体部１３
２，１３４の各端部と突出部１３６ａの端部に電気的に
接続されている。受信用チップ１０Ｒは、導体部１３
３，１３５の端部同士が対向する領域に配置され、導体
部１３３，１３５の各端部と突出部１３６ｂの端部に電
気的に接続されている。チップ１０Ｔ，１０Ｒの構成
は、第１の実施の形態におけるチップ１０と同様であ
る。ただし、送信用チップ１０Ｔと受信用チップ１０Ｒ
とでは、上部電極１５Ａ，１５Ｂの厚みを変える等の方
法により、通過帯域を異ならせている。

【０１１６】図２９に示したように、送信用チップ１０
Ｔにおいて、下部電極１３Ａはバンプ２１を介して送信
用導体部１３２に電気的に接続される。上部電極１５Ａ
はバンプ２１を介して送信用導体部１３４に電気的に接
続される。下部電極１３Ｂはバンプ２１を介して接地用
導体部１３６の突出部１３６ａに電気的に接続される。
上部電極１５Ｂはバンプ２１を介して送信用導体部１３
４に電気的に接続される。これにより、フィルタ９７が
完成する。

【０１１７】図示しないが、同様に、受信用チップ１０
Ｒにおいて、下部電極１３Ａはバンプ２１を介して受信
用導体部１３５に電気的に接続される。上部電極１５Ａ
はバンプ２１を介して受信用導体部１３３に電気的に接
続される。下部電極１３Ｂはバンプ２１を介して接地用
導体部１３６の突出部１３６ｂに電気的に接続される。
上部電極１５Ｂはバンプ２１を介して受信用導体部１３
３に電気的に接続される。これにより、フィルタ９８が
完成する。

【０１１８】本実施の形態に係るデュプレクサ９０で
は、送信回路から送られてきた送信信号は、フィルタ９
７を通過してアンテナに送られる。また、アンテナから
の受信信号は、４分の１波長位相変換器９９を通過し
て、４分の１波長だけ位相がずれた信号に変換された
後、フィルタ９８を通過して受信回路に送られる。

【０１１９】本実施の形態に係るデュプレクサ９０で
は、フィルタ９７，９８の少なくとも一方として、第１
ないし第３のいずれかの実施の形態に係る共振フィルタ
を用いている。従って、本実施の形態によれば、フィル
タ９７，９８の少なくとも一方において、一部の共振子
についての電気的特性の測定や調整を行うことによって
フィルタの電気的特性を調整し、結果的にデュプレクサ
９０の電気的特性を調整することが可能になる。

【０１２０】本実施の形態におけるその他の構成、作用
および効果は、第１ないし第３の実施の形態と同様であ
る。

【０１２１】なお、本発明は上記各実施の形態に限定さ
れず、種々の変更が可能である。例えば、チップを実装
基板に実装する方法としては、フリップチップボンディ
ング以外のフェースダウンボンディングを用いもよい。

【０１２２】

【発明の効果】以上説明したように、請求項１ないし６
のいずれかに記載の共振フィルタでは、複数の共振子を
有するチップにおいて少なくとも１つの共振子は他の共
振子から電気的に分離されている。従って、本発明によ
れば、チップと実装基板とを有する共振フィルタにおい
て、一部の共振子について電気的特性の測定や調整を行
うことによって、共振フィルタの電気的特性を調整する
ことが可能になるという効果を奏する。

【０１２３】また、請求項７記載の共振フィルタの特性
調整方法では、請求項１ないし６のいずれかに記載の共
振フィルタにおいて、チップを実装基板に実装する前
に、少なくとも１つの共振子について電気的特性を調整
し、この調整後のチップを実装基板に実装する。従っ
て、本発明によれば、チップと実装基板とを有する共振
フィルタにおいて、一部の共振子について電気的特性の
測定や調整を行うことによって、共振フィルタの電気的
特性を調整することが可能になるという効果を奏する。

【０１２４】また、請求項８記載のデュプレクサでは、
受信信号を遮断する第１のフィルタと、受信信号を通過
させ、送信信号を遮断する第２のフィルタの少なくとも
一方を、請求項１ないし６のいずれかに記載の共振フィ
ルタとしている。従って、本発明によれば、この共振フ
ィルタにおいて、一部の共振子について電気的特性の測
定や調整を行うことによって、デュプレクサの電気的特
性を調整することが可能になるという効果を奏する。

【０１２５】また、請求項９記載のデュプレクサの特性
調整方法では、請求項８記載のデュプレクサにおいて、
チップを実装基板に実装する前に、少なくとも１つの共
振子について電気的特性を調整し、この調整後のチップ
を実装基板に実装する。従って、本発明によれば、複数
の共振子を有するチップと、このチップが実装された実
装基板とを有するデュプレクサにおいて、共振フィルタ
内の一部の共振子について電気的特性の調整を行うこと
によって、デュプレクサの電気的特性を調整することが
可能になるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る共振フィルタ
の平面図である。

【図２】図１におけるＡ−Ａ線断面を拡大して示す断面
図である。

【図３】バンプを形成する前の図１におけるチップの要
部を示す平面図である。

【図４】図３のＢ−Ｂ線断面図である。

【図５】バンプを形成した後の図１におけるチップの要
部を示す平面図である。

【図６】本発明の第１の実施の形態における実装基板の
平面図である。

【図７】図６における下側から見た実装基板の側面図で
ある。

【図８】本発明の第１の実施の形態における実装基板の
底面図である。

【図９】本発明の第１の実施の形態におけるフィルタ回
路の構成の一例を示す回路図である。

【図１０】図９に示した例におけるチップ内の共振子の
状態を示す回路図である。

【図１１】本発明の第１の実施の形態におけるフィルタ
回路の構成の他の例を示す回路図である。

【図１２】図１１に示した例におけるチップ内の共振子
の状態を示す回路図である。

【図１３】本発明の第１の実施の形態におけるフィルタ
回路の設計方法を説明するための説明図である。

【図１４】本発明の第１の実施の形態に対する比較例の
チップの構成を示す平面図である。

【図１５】本発明の第１の実施の形態において共振子の
電気的特性を測定する方法の一例を説明するための説明
図である。

【図１６】本発明の第１の実施の形態における直列共振
子のアドミッタンスの周波数特性の測定結果の一例を示
す特性図である。

【図１７】本発明の第１の実施の形態における並列共振
子のアドミッタンスの周波数特性の測定結果の一例を示
す特性図である。

【図１８】図１６に示した特性の直列共振子と図１７に
示した特性の並列共振子とを用いて構成したフィルタ回
路の伝送特性の測定結果を示す特性図である。

【図１９】本発明の第１の実施の形態における並列共振
子のアドミッタンスの周波数特性の測定結果の他の例を
示す特性図である。

【図２０】図１６に示した特性の直列共振子と図１９に
示した特性の並列共振子とを用いて構成したフィルタ回
路の伝送特性の測定結果を示す特性図である。

【図２１】本発明の第２の実施の形態に係る共振フィル
タにおけるチップ内の共振子の状態を示す回路図であ
る。

【図２２】本発明の第２の実施の形態におけるチップの
要部を示す平面図である。

【図２３】図２２に示したチップの状態の一例を示す平
面図である。

【図２４】図２２に示したチップの状態の他の例を示す
平面図である。

【図２５】本発明の第３の実施の形態におけるチップ内
の共振子の状態の一例を示す回路図である。

【図２６】本発明の第３の実施の形態におけるチップ内
の共振子の状態の他の例を示す回路図である。

【図２７】本発明の第４の実施の形態に係るデュプレク
サの回路図である。

【図２８】本発明の第４の実施の形態に係るデュプレク
サの構成の一例を示す平面図である。

【図２９】図２８におけるＣ部を拡大して示す平面図で
ある。

【符号の説明】

１…共振フィルタ、１０…チップ、１１…基体、１２…
バリア層、１３Ａ，１３Ｂ…下部電極、１４…圧電薄
膜、１５Ａ，１５Ｂ…上部電極、１６…直列共振子、１
７…並列共振子、２１…バンプ、３０…実装基板、３
２，３３…信号用導体部、３４，３５…接地用導体部。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の共振子を含むフィルタ回路を有す
   る共振フィルタであって、 前記複数の共振子を有すると共に、少なくとも１つの共
   振子は他の共振子から電気的に分離された状態となって
   いるチップと、 前記チップが実装された実装基板とを備え、 前記チップは、フィルタ回路が完成するように前記少な
   くとも１つの共振子と他の共振子とを電気的に接続する
   ための外部の導体との電気的接続のための複数の接続電
   極を有し、 前記実装基板は、前記チップが実装される際に前記チッ
   プの前記接続電極に電気的に接続されることによって、
   フィルタ回路が完成するように前記少なくとも１つの共
   振子と他の共振子とを電気的に接続する導体部を有する
   ことを特徴とする共振フィルタ。
2. 【請求項２】 前記共振子は、圧電性を有する圧電薄膜
   と、前記圧電薄膜の両面に配置され、前記圧電薄膜に対
   して励振用電圧を印加するための２つの励振用電極とを
   有することを特徴とする請求項１記載の共振フィルタ。
3. 【請求項３】 前記フィルタ回路は、直列共振子と並列
   共振子とを含むラダー型のフィルタ回路であることを特
   徴とする請求項１または２記載の共振フィルタ。
4. 【請求項４】 前記チップは、フェースダウンボンディ
   ングによって前記実装基板に実装されていることを特徴
   とする請求項１ないし３のいずれかに記載の共振フィル
   タ。
5. 【請求項５】 前記チップは、フリップチップボンディ
   ングによって前記実装基板に実装されていることを特徴
   とする請求項４記載の共振フィルタ。
6. 【請求項６】 前記チップは、他の共振子から分離され
   た共振子の電気的特性を調整するための調整部を有する
   ことを特徴とする請求項１ないし５のいずれかに記載の
   共振フィルタ。
7. 【請求項７】 請求項１ないし６のいずれかに記載の共
   振フィルタの電気的特性を調整する方法であって、 前記チップを前記実装基板に実装する前に、前記少なく
   とも１つの共振子について電気的特性を調整する工程
   と、 前記調整後の前記チップを前記実装基板に実装する工程
   とを備えたことを特徴とする共振フィルタの特性調整方
   法。
8. 【請求項８】 送信信号を通過させ、受信信号を遮断す
   る第１のフィルタと、受信信号を通過させ、送信信号を
   遮断する第２のフィルタとを備え、アンテナに接続され
   るデュプレクサであって、前記第１のフィルタと第２の
   フィルタの少なくとも一方は、請求項１ないし６のいず
   れかに記載の共振フィルタであることを特徴とするデュ
   プレクサ。
9. 【請求項９】 請求項８記載のデュプレクサの電気的特
   性を調整する方法であって、 前記共振フィルタの前記チップを前記実装基板に実装す
   る前に、前記少なくとも１つの共振子について電気的特
   性を調整する工程と、 前記調整後の前記チップを前記実装基板に実装する工程
   とを備えたことを特徴とするデュプレクサの特性調整方
   法。