JP4711101B2 - 共振フィルタ、デュプレクサならびにこれらの特性調整方法 - Google Patents
共振フィルタ、デュプレクサならびにこれらの特性調整方法 Download PDFInfo
- Publication number
- JP4711101B2 JP4711101B2 JP2001291381A JP2001291381A JP4711101B2 JP 4711101 B2 JP4711101 B2 JP 4711101B2 JP 2001291381 A JP2001291381 A JP 2001291381A JP 2001291381 A JP2001291381 A JP 2001291381A JP 4711101 B2 JP4711101 B2 JP 4711101B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resonator
- filter
- mounting substrate
- resonators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の共振子を含む共振フィルタ、この共振フィルタを含むデュプレクサ、ならびにこれらの特性調整方法に関する。
【０００２】
【従来の技術】
近年飛躍的に普及してきた携帯電話等の移動体通信機器では、年々、小型化、および使用周波数の高周波化が進められている。そのため、移動体通信機器に使用される電子部品にも、小型化、および対応可能な周波数の高周波化が要望されている。
【０００３】
移動体通信機器には、１つのアンテナを送信と受信とに共用させるために送信信号の経路と受信信号の経路とを切り替えるデュプレクサを備えているものがある。このデュプレクサは、送信信号を通過させ、受信信号を遮断するフィルタと、受信信号を通過させ、送信信号を遮断するフィルタとを備えている。
【０００４】
近年、上記デュプレクサにおけるフィルタには、弾性表面波フィルタが用いられることがある。弾性表面波フィルタは、２ＧＨｚまでの周波数に対応でき、また、セラミックフィルタに比べて小型化が可能であるという特徴を有する。しかし、今後、移動体通信機器の使用周波数が２ＧＨｚ以上となった場合、弾性表面波フィルタがそのような周波数に対応するには、現状では技術的課題が多い。
【０００５】
そこで、最近、特開２０００−２７８０７８号公報に示されるように、薄膜バルクアコースティック共振子（Thin Film Bulk Acoustic Resonator；以下、ＦＢＡＲとも記す。）と呼ばれるデバイスが注目されている。このＦＢＡＲは、圧電薄膜の厚み方向の共振を利用した圧電共振子である。ＦＢＡＲでは、圧電薄膜の厚みを変えることにより共振周波数を変えることができる。また、ＦＢＡＲは、数ＧＨｚの周波数まで対応することが可能であると考えられる。
【０００６】
ところで、共振子を用いたフィルタとしては、例えばラダー型フィルタがある。このラダー型フィルタは、基本構成として直列共振子と並列共振子とを含む。ラダー型フィルタは、必要に応じて、複数の基本構成が縦続接続されて構成される。
【０００７】
ここで、例えば上記のラダー型フィルタのように複数の共振子を含むフィルタをパッケージ化することを考える。この場合には、フィルタの構成要素を含むチップを形成し、このチップを実装基板に実装して、パッケージを製造することになる。このようなパッケージ化を考える場合、チップにおいて複数の共振子が電気的に接続され、フィルタの回路が完成した状態となるようにチップを構成するのが一般的である。
【０００８】
【発明が解決しようとする課題】
ところで、ラダー型フィルタでは、例えば、直列共振子の共振周波数と並列共振子の反共振周波数を、フィルタの所望の通過帯域の中心周波数に合わせる。この場合、並列共振子の共振周波数から直列共振子の反共振周波数までの周波数範囲が、フィルタの通過帯域となる。このように、ラダー型フィルタでは、各共振子の共振周波数および反共振周波数を正確に制御することが重要である。本出願において、フィルタの通過帯域を決める周波数や、通過帯域の中心周波数をフィルタの動作周波数と言う。
【０００９】
一方、ＦＢＡＲでは、所望の共振周波数や反共振周波数を得るためには、圧電薄膜や電極の厚みを正確に制御することが必要である。しかしながら、これらの厚みを完璧に制御することは困難である。そのため、ラダー型フィルタの直列共振子や並列共振子にＦＢＡＲを用いる場合には、各共振子（ＦＢＡＲ）毎の共振周波数や反共振周波数を測定し、それらが所望の値からずれている場合には何らかの方法でそれらを調整することが必要になる。
【００１０】
しかしながら、前述のように、フィルタの回路が完成した状態となるようにチップを構成した場合には、フィルタの動作周波数等の、フィルタ全体の電気的特性は測定できても、チップ内の一部の共振子の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、この場合には、フィルタの電気的特性を調整することが難しいという問題点がある。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタであって、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整できるようにした共振フィルタおよびこの共振フィルタを含むデュプレクサを提供することにある。
【００１２】
本発明の第２の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の調整を行うことによって、共振フィルタの電気的特性を調整できるようにした共振フィルタの特性調整方法を提供することにある。
【００１３】
本発明の第３の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタを含むデュプレクサにおいて、共振フィルタ内の一部の共振子について電気的特性の調整を行うことによって、デュプレクサの電気的特性を調整できるようにしたデュプレクサの特性調整方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の共振フィルタは、複数の共振子を含むフィルタ回路を有するものであって、
複数の共振子を有すると共に、少なくとも１つの共振子は他の共振子から電気的に分離された状態となっているチップと、
チップが実装された実装基板とを備え、
チップは、フィルタ回路が完成するように少なくとも１つの共振子と他の共振子とを電気的に接続するための外部の導体との電気的接続のための複数の接続電極を有し、
実装基板は、チップが実装される際にチップの接続電極に電気的に接続されることによって、フィルタ回路が完成するように少なくとも１つの共振子と他の共振子とを電気的に接続する導体部を有するものである。
【００１５】
本発明の共振フィルタでは、複数の共振子を有するチップにおいて少なくとも１つの共振子は他の共振子から電気的に分離されている。従って、チップを実装基板に実装する前に、少なくとも１つの共振子について、電気的特性の測定や調整を行うことが可能である。また、本発明の共振フィルタでは、チップを実装基板に実装する際に、チップの接続電極が実装基板の導体部に電気的に接続され、これによりフィルタ回路が完成する。なお、共振子の電気的特性は、共振子の共振周波数および反共振周波数を含む。
【００１６】
本発明の共振フィルタにおいて、共振子は、圧電性を有する圧電薄膜と、圧電薄膜の両面に配置され、圧電薄膜に対して励振用電圧を印加するための２つの励振用電極とを有していてもよい。
【００１７】
また、本発明の共振フィルタにおいて、フィルタ回路は、直列共振子と並列共振子とを含むラダー型のフィルタ回路であってもよい。
【００１８】
また、本発明の共振フィルタにおいて、チップは、フェースダウンボンディングによって実装基板に実装されていてもよい。この場合、チップは、フリップチップボンディングによって実装基板に実装されていてもよい。
【００１９】
また、本発明の共振フィルタにおいて、チップは、他の共振子から分離された共振子の電気的特性を調整するための調整部を含んでいてもよい。
【００２０】
本発明の共振フィルタの特性調整方法は、本発明の共振フィルタの電気的特性を調整する方法であって、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整する工程と、この調整後のチップを実装基板に実装する工程とを備えたものである。なお、共振フィルタの電気的特性は、共振フィルタの動作周波数を含む。
【００２１】
本発明のデュプレクサは、送信信号を通過させ、受信信号を遮断する第１のフィルタと、受信信号を通過させ、送信信号を遮断する第２のフィルタとを備え、アンテナに接続されるものであって、第１のフィルタと第２のフィルタの少なくとも一方を本発明の共振フィルタとしたものである。
【００２２】
本発明のデュプレクサの特性調整方法は、上記の本発明のデュプレクサの電気的特性を調整する方法であって、共振フィルタのチップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整する工程と、調整後のチップを実装基板に実装する工程とを備えたものである。なお、デュプレクサの電気的特性は、第１のフィルタおよび第２のフィルタの各動作周波数を含む。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１の実施の形態に係る共振フィルタの構成について説明する。図１は本実施の形態に係る共振フィルタの平面図、図２は図１におけるＡ−Ａ線断面を拡大して示す断面図である。
【００２４】
本実施の形態に係る共振フィルタ１は、複数の薄膜圧電共振子を含むフィルタ回路を有し、パッケージ化されたものである。図１に示したように、共振フィルタ１は、複数の薄膜圧電共振子を有するチップ１０と、このチップ１０が実装された実装基板３０とを備えている。なお、図１は、チップ１０における、後述する基体、バリア層および圧電薄膜を省略して描いている。
【００２５】
図２に示したように、チップ１０は、フェースダウンボンディングの一種であるフリップチップボンディングによって実装基板３０に実装されている。すなわち、チップ１０の一方の面（図２における下側の面）には、突起状の接続電極であるバンプ２１が設けられ、実装基板３０の一方の面（図２における上側の面）には、それぞれ所定のパターンに形成された信号用導体部３２，３３と接地用導体部３４，３５（図１参照）とが設けられている。チップ１０は、バンプ２１が設けられた一方の面が、実装基板３０の一方の面に対向するように配置され、バンプ２１が導体部３２，３３，３５の所定の位置に電気的に接続される。
【００２６】
次に、図３ないし図５を参照して、チップ１０の構成について詳しく説明する。図３はバンプ２１を形成する前のチップ１０の要部を示す平面図、図４は図３のＢ−Ｂ線断面図、図５はバンプ２１を形成した後のチップ１０の要部を示す平面図である。なお、図４では、水平方向の寸法よりも垂直方向の寸法、すなわち厚みを大きく描いている。上方から見たときのチップ１０の大きさは、例えば縦２ｍｍ、横２ｍｍである。
【００２７】
チップ１０は、基体１１と、この基体１１の上に配置されたバリア層１２と、このバリア層１２の上に配置された下部電極１３Ａ，１３Ｂと、この下部電極１３Ａ，１３Ｂの上に配置された圧電薄膜１４と、この圧電薄膜１４の上に配置された上部電極１５Ａ，１５Ｂとを備えている。
【００２８】
図３および図４に示したように、基体１１には空洞１１ａが設けられている。図３に示したように、上方から見たときの空洞１１ａの形状は矩形になっている。基体１１には、例えばＳｉ基板が用いられる。
【００２９】
バリア層１２は、基体１１の空洞１１ａに対応する領域にも下部電極１３Ａ，１３Ｂを配置できるように、基体１１と下部電極１３Ａ，１３Ｂとを隔てる絶縁層である。バリア層１２の材料には、例えば窒化ケイ素（ＳｉＮＸ）が用いられる。
【００３０】
圧電薄膜１４は、圧電性を有する薄膜である。圧電薄膜１４の材料には、例えばＺｎＯが用いられる。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂは、それぞれ、主として金属よりなり、例えばクロム（Ｃｒ）層の上に金（Ａｕ）層を積層して形成される。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂの各平面形状は、いずれも、一方向に長い矩形をなしている。これらの電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの長辺の長さは例えば３００μｍ、短辺の長さは例えば１００μｍである。
【００３１】
図３に示したように上方から見たときに、下部電極１３Ａと上部電極１５Ａは一方向に沿って配置されている。下部電極１３Ａの右側の端部は空洞１１ａに対応する領域内に配置され、下部電極１３Ａの左側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極１５Ａの左側の端部は空洞１１ａに対応する領域内に配置され、上部電極１５Ａの右側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極１３Ａの右側の端部近傍の一部と上部電極１５Ａの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ａと上部電極１５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、直列共振子１６が形成されている。この直列共振子１６は、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ａおよび上部電極１５Ａを有する薄膜圧電共振子である。上方から見たときに、下部電極１３Ａの左端から上部電極１５Ａの右端までの長さは例えば５００μｍであり、直列共振子１６の大きさは、例えば縦１００μｍ、横１００μｍである。
【００３２】
また、図３に示したように上方から見たときに、上部電極１５Ｂは、上部電極１５Ａに対して所定の間隔を空けて平行に配置されている。下部電極１３Ｂは上部電極１５Ｂに対して直交するように配置されている。下部電極１３Ｂの図３における上側の端部は空洞１１ａに対応する領域内に配置され、下部電極１３Ｂの図３における下側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極１５Ｂの左側の端部は空洞１１ａに対応する領域内に配置され、上部電極１５Ｂの右側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極１３Ｂの上側の端部近傍の一部と上部電極１５Ｂの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｂと上部電極１５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、並列共振子１７が形成されている。この並列共振子１７は、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｂおよび上部電極１５Ｂを有する薄膜圧電共振子である。上方から見たときの並列共振子１７の大きさは、例えば縦１００μｍ、横１００μｍである。
【００３３】
圧電薄膜１４において、下部電極１３Ａの左側の端部近傍の部分に対応する位置と、下部電極１３Ｂの図３における下側の端部近傍の部分に対応する位置には、それぞれスルーホール１４ａ，１４ｂが形成されている。
【００３４】
図５に示したように、下部電極１３Ａの左側の端部近傍の部分、下部電極１３Ｂの下側の端部近傍の部分、上部電極１５Ａの右側の端部近傍の部分および上部電極１５Ｂの右側の端部近傍の部分の上には、それぞれ、バンプ２１が形成されている。バンプ２１は、例えば金によって形成される。バンプ２１の直径は、例えば約６０μｍである。また、バンプ２１は、バンプボンダーによって形成される。
【００３５】
次に、図６ないし図８を参照して、実装基板３０の構成について詳しく説明する。図６は実装基板３０の平面図、図７は図６における下側から見た実装基板３０の側面図、図８は実装基板３０の底面図である。実装基板３０の大きさは、例えば縦５ｍｍ、横５ｍｍ、厚み１ｍｍである。また、実装基板３０の材料には、例えばガラスエポキシが用いられる。
【００３６】
実装基板３０の上面には、信号用導体部３２，３３と接地用導体部３４，３５とが設けられている。信号用導体部３２は、実装基板３０の上面における中央部分から左側の端部まで延びている。信号用導体部３３は、実装基板３０の上面における中央部分から右側の端部まで延びている。実装基板３０の上面において、信号用導体部３２の右側の端部と信号用導体部３３の左側の端部は、所定の間隔を空けて対向している。接地用導体部３４は、信号用導体部３２，３３の図６における上側に、信号用導体部３２，３３に対して所定の間隔を空けて配置されている。接地用導体部３５は、信号用導体部３２，３３の図６における下側に、信号用導体部３２，３３に対して所定の間隔を空けて配置されている。接地用導体部３５の一部は、信号用導体部３２の右側の端部と信号用導体部３３の左側の端部とが対向する領域に向けて突出している。
【００３７】
実装基板３０の下面には、左側の端部近傍の部分に信号用導体部３６が設けられ、右側の端部近傍の部分に信号用導体部３７が設けられ、広い領域にわたって接地用導体部３８が設けられている。信号用導体部３６，３７は、それぞれ、接地用導体部３８に対して所定の間隔を空けて隔てられている。
【００３８】
実装基板３０の４つの側面には、それぞれ、端面スルーホール３９が３つずつ設けられている。信号用導体部３２は１つの端面スルーホール３９を介して信号用導体部３６に電気的に接続されている。同様に、信号用導体部３３は他の１つの端面スルーホール３９を介して信号用導体部３７に電気的に接続されている。
【００３９】
また、接地用導体部３４が設けられた領域内には３つのスルーホール４０が設けられ、接地用導体部３５が設けられた領域内にも３つのスルーホール４０が設けられている。接地用導体部３４は、３つのスルーホール４０と５つの端面スルーホール３９とを介して接地用導体部３８に接続されている。同様に、接地用導体部３５も、３つのスルーホール４０と５つの端面スルーホール３９とを介して接地用導体部３８に接続されている。
【００４０】
図６に示したように、信号用導体部３２，３３の幅は例えば０．６ｍｍである。また、図６および図８に示したように、接地用導体部３４，３５，３８において、端面スルーホール３９に接続される部分の長さは例えば０．５ｍｍ、幅は例えば０．６ｍｍである。また、信号用導体部３２，３３と接地用導体部３４との間隔、および信号用導体部３２，３３と接地用導体部３５との間隔は、それぞれ例えば０．５ｍｍである。また、端面スルーホール３９の直径は例えば０．４ｍｍであり、ピッチは例えば１．２７ｍｍである。また、スルーホール４０の直径は例えば０．３ｍｍであり、ピッチは例えば０．８ｍｍである。
【００４１】
また、信号用導体部３２，３３および接地用導体部３４，３５，３８はそれぞれ、例えば、銅（Ｃｕ）層の上にニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層して形成される。この場合、銅層の厚みは例えば１８μｍであり、ニッケル層と金層を合わせた厚みは例えば５μｍである。
【００４２】
次に、本実施の形態に係る共振フィルタ１の製造方法について説明する。この製造方法は、前述の構成のチップ１０を作製する工程と、前述の構成の実装基板３０を作製する工程と、チップ１０を実装基板３０に実装すると共に、その際に、実装基板３０の導体部３２を、チップ１０の上部電極１５Ａに接続されたバンプ２１および上部電極１５Ｂに接続されたバンプ２１に電気的に接続させることによってフィルタ回路を完成させる工程とを備えている。
【００４３】
図１および図２に示したように、チップ１０は、バンプ２１が形成された面を下にして実装基板３０の上面の上に配置され、フリップチップボンディングによって実装基板３０に実装される。このとき、下部電極１３Ａはバンプ２１を介して信号用導体部３３に電気的に接続される。上部電極１５Ａはバンプ２１を介して信号用導体部３２に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部３５に電気的に接続される。上部電極１５Ｂはバンプ２１を介して信号用導体部３２に電気的に接続される。フリップチップボンディングによってチップ１０を実装基板３０に実装する際には、チップ１０に熱、圧力および超音波振動が加えられる。
【００４４】
このようにして、パッケージ化された共振フィルタ１が製造される。この共振フィルタ１は、実装基板３０の端面スルーホール３９の近辺において他の基板にはんだ付けされることによって、他の基板に対して電気的に接続され、且つ機械的に固定される。
【００４５】
以上説明したように、本実施の形態に係る共振フィルタ１において、チップ１０は直列共振子１６と並列共振子１７とを有している。直列共振子１６は、下部電極１３Ａと、上部電極１５Ａと、これらの間に配置された圧電薄膜１４とを有している。並列共振子１７は、下部電極１３Ｂと、上部電極１５Ｂと、これらの間に配置された圧電薄膜１４とを有している。チップ１０を実装基板３０に実装する前においては、直列共振子１６と並列共振子１７は、互いに電気的に分離されている。
【００４６】
チップ１０を実装基板３０に実装すると、下部電極１３Ａが信号用導体部３３に電気的に接続され、上部電極１５Ａ，１５Ｂが共に信号用導体部３２に電気的に接続され、下部電極１３Ｂが接地用導体部３５に電気的に接続される。これにより、導体部３２を介して上部電極１５Ａ，１５Ｂが電気的に接続される。その結果、直列共振子１６と並列共振子１７が電気的に接続されて、直列共振子１６と並列共振子１７を含むラダー型のフィルタ回路が完成する。
【００４７】
本実施の形態に係る共振フィルタ１において、導体部３２，３３の一方はフィルタ回路の入力端となり、他方はフィルタ回路の出力端となる。
【００４８】
図９は、導体部３３を入力端とし、導体部３２を出力端とした場合のフィルタ回路の構成を示す回路図である。図９に示した構成では、直列共振子１６の一端が入力端４１に接続され、他端が出力端４２に接続されている。並列共振子１７の一端は、直列共振子１６と出力端４２との接続点に接続されている。並列共振子１７の他端は接地されている。
【００４９】
図１０は、本実施の形態に係る共振フィルタ１が図９に示したフィルタ回路を含む場合におけるチップ１０内の共振子１６，１７の状態を示す回路図である。なお、図１０では、図９との比較を容易にするために、直列共振子１６の下部電極１３Ａが入力端４１に接続され、直列共振子１６の上部電極１５Ａが出力端４２に接続され、並列共振子１７の下部電極１３Ｂが接地された状態にして表している。図１０に示したように、チップ１０では、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１との間において、直列共振子１６と並列共振子１７とが互いに電気的に分離されている。このチップ１０を実装基板３０に実装すると、実装基板３０の導体部３２によって、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１とが電気的に接続され、これにより、直列共振子１６と並列共振子１７とが互いに電気的に接続されて、図９に示したフィルタ回路が完成する。
【００５０】
図１１は、導体部３２を入力端とし、導体部３３を出力端とした場合のフィルタ回路の構成を示す回路図である。図１１に示した構成では、直列共振子１６の一端が入力端４１に接続され、他端が出力端４２に接続されている。並列共振子１７の一端は、直列共振子１６と入力端４１との接続点に接続されている。並列共振子１７の他端は接地されている。
【００５１】
図１２は、本実施の形態に係る共振フィルタ１が図１１に示したフィルタ回路を含む場合におけるチップ１０内の共振子１６，１７の状態を示す回路図である。なお、図１２では、図１１との比較を容易にするために、直列共振子１６の上部電極１５Ａが入力端４１に接続され、直列共振子１６の下部電極１３Ａが出力端４２に接続され、並列共振子１７の下部電極１３Ｂが接地された状態にして表している。図１２に示したように、チップ１０では、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１との間において、直列共振子１６と並列共振子１７とが互いに電気的に分離されている。このチップ１０を実装基板３０に実装すると、実装基板３０の導体部３２によって、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１とが電気的に接続され、これにより、直列共振子１６と並列共振子１７とが互いに電気的に接続されて図１１に示したフィルタ回路が完成する。
【００５２】
次に、本実施の形態に係る共振フィルタ１の作用および特性調整方法について説明する。本実施の形態に係る共振フィルタ１は、直列共振子１６と並列共振子１７とを含むラダー型のフィルタ回路を有している。
【００５３】
直列共振子１６において、下部電極１３Ａと上部電極１５Ａとの間には、高周波の励振用電圧が印加される。この励振用電圧は圧電薄膜１４に印加される。これにより、圧電薄膜１４のうち、下部電極１３Ａと上部電極１５Ａとの間に配置された部分が励振され、この部分に厚み方向に進行する縦波が発生する。この部分は、励振用電圧の周波数が所定の共振周波数のときに共振する。
【００５４】
同様に、並列共振子１７において、下部電極１３Ｂと上部電極１５Ｂとの間には、高周波の励振用電圧が印加される。この励振用電圧は圧電薄膜１４に印加される。これにより、圧電薄膜１４のうち、下部電極１３Ｂと上部電極１５Ｂとの間に配置された部分が励振され、この部分に厚み方向に進行する縦波が発生する。この部分は、励振用電圧の周波数が所定の共振周波数のときに共振する。
【００５５】
ここで、図１３を参照して、本実施の形態におけるフィルタ回路の設計方法について説明する。図１３において、（ａ）は直列共振子１６および並列共振子１７のアドミッタンスの周波数特性を概念的に表し、（ｂ）はフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を概念的に表している。本実施の形態では、図１３に示したように、直列共振子１６の共振周波数ｆｒｓと並列共振子１７の反共振周波数ｆａｐを、フィルタ回路の所望の通過帯域の中心周波数ｆ０に合わせる。この場合、並列共振子１７の共振周波数ｆｒｐから直列共振子１６の反共振周波数ｆａｓまでの周波数範囲が、フィルタ回路の通過帯域となる。このように、本実施の形態におけるフィルタ回路では、各共振子１６，１７の共振周波数および反共振周波数を正確に制御することが重要である。
【００５６】
一方、薄膜圧電共振子である直列共振子１６および並列共振子１７では、所望の共振周波数や反共振周波数を得るためには、圧電薄膜１４や電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの厚みを正確に制御することが必要である。しかしながら、これらの厚みを完璧に制御することは困難である。そのため、各共振子１６，１７毎の共振周波数や反共振周波数を測定し、それらが所望の値からずれている場合には何らかの方法でそれらを調整することが必要になる。
【００５７】
ここで、本実施の形態との比較のために、図１４に示したような比較例のチップ１１０を考える。この比較例のチップ１１０は、本実施の形態におけるチップ１０とは、直列共振子および並列共振子の配置と下部電極および上部電極の構造のみが異なるものである。チップ１１０は、本実施の形態における直列共振子１６および並列共振子１７の代わりに、直列共振子１１６および並列共振子１１７を有している。また、チップ１１０は、本実施の形態における下部電極１３Ａ，１３Ｂの代わりに、下部電極１１３Ａ，１１３Ｂを有している。また、チップ１１０は、本実施の形態における上部電極１５Ａ，１５Ｂの代わりに、１つの上部電極１１５を有している。上部電極１１５は直列共振子１１６および並列共振子１１７に接続されている。従って、比較例のチップ１１０では直列共振子１１６と並列共振子１１７とが電気的に接続されており、チップ１１０においてフィルタ回路が完成した状態となっている。
【００５８】
図１４に示したような比較例のチップ１１０では、フィルタの動作周波数等の、フィルタ回路全体の電気的特性は測定できても、チップ１１０内の直列共振子１１６および並列共振子１１７の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、このようなチップ１１０を用いたフィルタでは、フィルタの動作周波数等の電気的特性を調整することが難しい。
【００５９】
これに対し、本実施の形態では、チップ１０において直列共振子１６と並列共振子１７は互いに電気的に分離されている。従って、チップ１０を実装基板３０に実装する前に、各共振子１６，１７について、独立に電気的特性の測定や調整を行うことができる。これにより、共振フィルタ１の動作周波数等の電気的特性を調整することが可能になる。
【００６０】
また、本実施の形態では、チップ１０を実装基板３０に実装する際に、チップ１０のバンプ２１が実装基板３０の導体部３２，３３，３５に電気的に接続される。このとき、導体部３２によって、直列共振子１６と並列共振子１７とが電気的に接続され、フィルタ回路が完成する。従って、チップ１０を実装基板３０に実装する工程以外に、チップ１０内の直列共振子１６と並列共振子１７を電気的に接続するための余分な工程は不要である。
【００６１】
ここで、図１５を参照して、本実施の形態において共振子１６，１７の電気的特性を測定する方法の一例を説明する。この方法では、図１５に示したように、直列共振子１６の電気的特性を測定する際には、ネットワークアナライザに接続された信号側プローブ５１Ｓを下部電極１３Ａに接触させ、ネットワークアナライザに接続された接地側プローブ５１Ｇを上部電極１５Ａに接触させる。そして、ネットワークアナライザを用いて、直列共振子１６のアドミッタンスの周波数特性等の電気的特性を測定する。
【００６２】
同様に、並列共振子１７の電気的特性を測定する際には、信号側プローブ５１Ｓを下部電極１３Ｂに接触させ、接地側プローブ５１Ｇを上部電極１５Ｂに接触させる。そして、ネットワークアナライザを用いて、並列共振子１７のアドミッタンスの周波数特性等の電気的特性を測定する。
【００６３】
また、直列共振子１６の電気的特性の調整は、例えば上部電極１５Ａの厚みを変えることによって行うことができる。同様に、並列共振子１７の電気的特性の調整は、例えば上部電極１５Ｂの厚みを変えることによって行うことができる。
【００６４】
次に、図１６ないし図２０を参照して、本実施の形態における共振フィルタの特性調整の具体例について説明する。
【００６５】
この例では、最初に、以下のようなチップ１０を作製した。すなわち、このチップ１０では、バリア層１２の厚みは２００ｎｍ、下部電極１３Ａ，１３Ｂの厚みは９０ｎｍ、圧電薄膜１４の厚みは１μｍ、上部電極１５Ａの厚みは７０ｎｍ、上部電極１５Ｂの厚みは７７ｎｍである。バリア層１２はＳｉＮＸで形成し、圧電薄膜１４はＺｎＯで形成した。電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂは、下地との密着性を高めるために５ｎｍ程度のＣｒ層を成膜した後、その上にＡｕ層を成膜して形成した。上記の電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの厚みは、Ｃｒ層とＡｕ層との合計の厚みである。
【００６６】
次に、作製されたチップ１０について、図１５を参照して説明した方法によって、直列共振子１６と並列共振子１７のアドミッタンスの周波数特性を測定した。図１６は直列共振子１６のアドミッタンスの周波数特性の測定結果を示し、図１７は並列共振子１７のアドミッタンスの周波数特性の測定結果を示している。図１６に示した測定結果から、直列共振子１６の共振周波数は１．９１９ＧＨｚ、直列共振子１６の反共振周波数は１．９７６ＧＨｚであることが分かった。また、図１７に示した測定結果から、並列共振子１７の共振周波数は１．８９４ＧＨｚ、並列共振子１７の反共振周波数は１．９４９ＧＨｚであることが分かった。このように、上部電極１５Ａと上部電極１５Ｂの厚みが異なることから、直列共振子１６の共振周波数および反共振周波数と、並列共振子１７の共振周波数および反共振周波数とは異なっている。
【００６７】
前述のように、直列共振子１６の共振周波数と並列共振子１７の反共振周波数とを一致させることが重要である。本例では、理論計算から、上部電極１５Ｂの厚みが８５ｎｍで、他の要素の厚みが上記の通りであれば、直列共振子１６の共振周波数と並列共振子１７の反共振周波数とが一致することが分かっていた。従って、上部電極１５Ｂは、厚みが８５ｎｍとなるように成膜したが、数ｎｍの膜厚を完全に制御することは非常に難しいため、実際の上部電極１５Ｂの厚みは７７ｎｍしかなかった。
【００６８】
図１６に示した特性の直列共振子１６と図１７に示した特性の並列共振子１７とを用いて、図９に示したフィルタ回路を構成し、そのフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を測定した。測定結果を図１８に示す。図１８に示した特性では、所望のフィルタ特性に比べて、通過帯域での挿入損失が大きく、通過帯域が狭くなっていた。
【００６９】
図１４に示したような比較例のチップ１１０では、フィルタ回路全体の電気的特性は測定できても、チップ１１０内の直列共振子１１６および並列共振子１１７の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、比較例のチップ１１０では、フィルタ回路の特性の測定結果が所望の特性になっていない場合でも、フィルタ回路の特性を調整することが難しい。
【００７０】
これに対し、本実施の形態におけるチップ１０では、図１６および図１７に示したように、直列共振子１６の電気的特性と並列共振子１７の電気的特性を、互いに独立して測定することができる。
【００７１】
本例では、図１７に示した測定結果から、並列共振子１７の電気的特性が所望の特性になっていないことが分かった。そこで、並列共振子１７の上部電極１５Ｂの厚みを測定したところ、その厚みは、所望の厚み８５ｎｍに対して８ｎｍ足りない７７ｎｍであることが分かった。そのため、本例では、最初に作製されたチップ１０において、並列共振子１７の上部電極１５Ｂの上に新たに電極の材料を成膜して、上部電極１５Ｂの厚みを７７ｎｍから８５ｎｍへ変えた。その後、並列共振子１７のアドミッタンスの周波数特性を測定したところ、図１９に示す結果が得られた。このときの並列共振子１７の反共振周波数は、図１６に示した特性の直列共振子１６の共振周波数とほぼ一致した。
【００７２】
上述のようにして並列共振子１７の上部電極１５Ｂの厚みを調整した後に、フィルタ回路を構成し、そのフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を測定した。測定結果を図２０に示す。図２０に示した特性では、図１８に示した特性に比べて、通過帯域での挿入損失が小さく、通過帯域が広くなっており、所望のフィルタ特性に近づいていた。
【００７３】
以上説明したように、本実施の形態に係る共振フィルタおよびその特性調整方法によれば、チップ１０において直列共振子１６と並列共振子１７は互いに電気的に分離されているので、チップ１０を実装基板３０に実装する前に、各共振子１６，１７について独立に電気的特性の測定や調整を行って、共振フィルタの電気的特性を調整することができる。
【００７４】
また、本実施の形態によれば、フリップチップボンディングによってチップ１０を実装基板３０に実装する際に、導体部３２によって直列共振子１６と並列共振子１７とが電気的に接続され、フィルタ回路が完成する。従って、本実施の形態によれば、チップ１０を実装基板３０に実装する工程以外に、チップ１０内の直列共振子１６と並列共振子１７を電気的に接続するための余分な工程は不要である。
【００７５】
ところで、複数の共振子を含むフィルタをパッケージ化する場合、フィルタの構成要素を含むチップを形成し、このチップをフェースアップボンディングによって実装基板に実装して、パッケージを製造することも考えられる。フェースアップボンディングでは、ワイヤボンディングが用いられることが多い。そこで、チップ内で複数の共振子が互いに電気的に分離された状態となるようにチップを製造し、このチップをワイヤボンディングを用いて実装基板に実装すると共に、ワイヤボンディングを用いて複数の共振子を電気的に接続してフィルタ回路を完成させることも考えられる。
【００７６】
しかし、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法では、チップの端子をワイヤによって実装基板上の導体部に接続する工程以外に、複数の共振子をワイヤによって接続する工程が必要になる。また、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法は、ワイヤの分だけパッケージの厚み（高さ）が大きくなるため、フィルタの小型化には不向きである。更に、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法では、ワイヤによって余分なインダクタが形成され、このインダクタによってフィルタの動作周波数のずれが生じる。
【００７７】
これに対し、本実施の形態のように、フリップチップボンディングによってチップ１０を実装基板３０に実装すると共に、その際に直列共振子１６と並列共振子１７とが電気的に接続されてフィルタ回路が完成するようにした場合には、上述のようなワイヤボンディングを用いて複数の共振子を電気的に接続する場合の不具合が生じない。
【００７８】
［第２の実施の形態］
次に、本実施の形態の第２の実施の形態に係る共振フィルタおよびその特性調整方法について説明する。本実施の形態では、第１の実施の形態と同様に、チップ１０において直列共振子１６と並列共振子１７を電気的に分離すると共に、チップ１０に、直列共振子１６と並列共振子１７のそれぞれの電気的特性を調整するための調整部を設けている。
【００７９】
図２１は、本実施の形態に係る共振フィルタにおけるチップ１０内の共振子１６，１７の状態を示す回路図である。本実施の形態におけるチップ１０は、直列共振子１６および並列共振子１７の他に、直列共振子１６の電気的特性を調整するための調整部６１と、並列共振子１７の電気的特性を調整するための調整部６２とを備えている。調整部６１の一端は直列共振子１６の一端に接続されている。調整部６２の一端は並列共振子１７の一端に接続されている。直列共振子１６の他端はバンプ２１に接続され、並列共振子１７の他端は他のバンプ２１に接続され、これら２つのバンプ２１，２１は互いに電気的に分離されている。なお、図２１では、便宜上、調整部６１の他端が入力端４１に接続され、直列共振子１６の他端が出力端４２に接続され、調整部６２の他端が接地された状態にして表している。
【００８０】
図２２は、本実施の形態におけるチップ１０の要部を示す平面図である。本実施の形態におけるチップ１０は、第１の実施の形態における下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂの代わりに、下部電極６３Ａ，６３Ｂおよび上部電極６５Ａ，６５Ｂを備えている。
【００８１】
図２２に示したように上方から見たときに、下部電極６３Ａと上部電極６５Ａは一方向に沿って配置されている。下部電極６３Ａの左側の端部は空洞１１ａに対応する領域内に配置され、下部電極６３Ａの右側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極６５Ａの右側の端部は空洞１１ａに対応する領域内に配置され、上部電極６５Ａの左側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極６３Ａの左側の端部近傍の一部と上部電極６５Ａの右側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極６３Ａと上部電極６５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、直列共振子１６が形成されている。
【００８２】
また、図２２に示したように上方から見たときに、下部電極６３Ｂは、下部電極６３Ａに対して所定の間隔を空けて平行に配置されている。上部電極６５Ｂは下部電極６３Ｂに対して直交するように配置されている。下部電極６３Ｂの左側の端部は空洞１１ａに対応する領域内に配置され、下部電極６３Ｂの右側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極６５Ｂの図２２における上側の端部は空洞１１ａに対応する領域内に配置され、上部電極６５Ｂの図２２における下側の端部は空洞１１ａに対応する領域の外に配置されている。上部電極６５Ｂの上側の端部近傍の一部と下部電極６３Ｂの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極６３Ｂと上部電極６５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、並列共振子１７が形成されている。
【００８３】
圧電薄膜１４において、下部電極６３Ａの右側の端部近傍の部分に対応する位置と、下部電極６３Ｂの右側の端部近傍の部分に対応する位置には、それぞれ、スルーホール１４ａ，１４ｂが形成されている。
【００８４】
本実施の形態では、上部電極６５Ａの左側の端部に調整部７０が接続され、上部電極６５Ａの下側の端部に調整部８０が接続されている。下部電極６３Ａの右側の端部近傍の部分、下部電極６３Ｂの右側の端部近傍の部分、調整部７０の左側の端部近傍の部分および調整部８０の図２２における下側の端部近傍の部分の上には、それぞれ、バンプ２１が形成されている。
【００８５】
調整部７０，８０は、上部電極６５Ａ，６５Ｂと同一平面上に配置されている。調整部７０，８０は、それぞれ、切断され得る部分である切断予定部を１つ以上含み、この切断予定部の状態に応じてインピーダンスが変化するものである。本実施の形態では、特に、調整部７０，８０は、切断予定部の状態に応じてインダクタンスが変化するようになっている。
【００８６】
図２２には、調整部７０，８０の形状の一例を示している。この例では、調整部７０は、右側の端部と左側の端部との間に形成された枝部７１，７２を有している。枝部７１，７２の右側の端部同士は互いに連結され、枝部７１，７２の左側の端部同士も互いに連結されている。枝部７２は枝部７１よりも長くなっている。枝部７１の両端部には切断予定部７３，７４が設けられている。枝部７２の両端部には切断予定部７５，７６が設けられている。
【００８７】
また、図２２に示した調整部８０は、図２２における上側の端部と下側の端部との間に形成された枝部８１，８２を有している。枝部８１，８２の上側の端部同士は互いに連結され、枝部８１，８２の下側の端部同士も互いに連結されている。枝部８２は枝部８１よりも長くなっている。枝部８１の両端部には切断予定部８３，８４が設けられている。枝部８２の両端部には切断予定部８５，８６が設けられている。
【００８８】
図２２に示した調整部７０では、切断予定部７３〜７６のいずれをも切断しなければ、調整部７０の両端部は枝部７１および枝部７２によって接続される。この状態を第１の状態と呼ぶ。また、調整部７０では、図２３に示したように、切断予定部７５，７６を切断すると調整部７０の両端部は枝部７１によって接続される。この状態を第２の状態と呼ぶ。また、調整部７０では、図２４に示したように、切断予定部７３，７４を切断すると調整部７０の両端部は枝部７２によって接続される。この状態を第３の状態と呼ぶ。切断予定部７３〜７６の切断には、例えば強度の大ききなレーザービームが用いられる。また、切断予定部７３〜７６を切断する際には、切断された部分によって調整部７０に大きな静電容量成分が発生しないように、ある程度の幅をもって切断予定部７３〜７６を切断するのが好ましい。第１の状態と第２の状態と第３の状態とでは、互いに調整部７０のインダクタンスが異なる。調整部７０は直列共振子１６に対して直列に接続されているので、調整部７０のインダクタンスが変化すると直列共振子１６の共振周波数が変化する。このようにして、切断予定部７３〜７６を切断しない状態で直列共振子１６の共振周波数を測定し、必要に応じて、切断予定部７５，７６を切断したり、切断予定部７３，７４を切断したりすることによって、直列共振子１６の共振周波数を調整することが可能である。
【００８９】
同様に、図２２に示した調整部８０では、切断予定部８３〜８６を切断しない状態で並列共振子１７の共振周波数を測定し、必要に応じて、切断予定部８５，８６を切断したり、切断予定部８３，８４を切断したりすることによって、並列共振子１７の共振周波数を調整することが可能である。
【００９０】
上述のように必要に応じて共振子１６，１７の共振周波数を調整した後のチップ１０は、バンプ２１が形成された面を下にして実装基板３０の上面の上に配置され、フリップチップボンディングによって実装基板３０に実装される。このとき、調整部７０の一端部はバンプ２１を介して信号用導体部３３に電気的に接続される。下部電極６３Ａ，６３Ｂはそれぞれバンプ２１を介して信号用導体部３２に電気的に接続される。調整部８０の一端部はバンプ２１を介して接地用導体部３５に電気的に接続される。このようにして、パッケージ化された共振フィルタが形成される。
【００９１】
本実施の形態において、調整部７０，８０における切断予定部は予め定められているので、切断予定部の状態と調整部７０，８０のインダクタンスとの関係は、予め知ることができる。従って、本実施の形態におけるチップ１０では、第１の実施の形態と同様に、共振子１６，１７の電気的特性を測定した後、調整部７０，８０の切断予定部の状態を選択することによって調整部７０，８０のインダクタンスを、予め知られた量だけ変えることができる。従って、本実施の形態によれば、各共振子１６，１７の共振周波数を容易に調整することが可能になる。
【００９２】
なお、本実施の形態において、調整部７０，８０は、切断され得る部分である切断予定部を１つ以上含み、切断予定部の状態に応じてインダクタンスが変化するものであればよい。従って、調整部７０，８０の形状や調整部７０，８０のインダクタンスの調整の方法は、前述の形状や方法に限定されない。また、調整部７０，８０は、切断予定部の状態に応じてキャパシタンスが変化するものであってもよい。また、本実施の形態において、調整部７０，８０の一方を省略してもよい。
【００９３】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００９４】
［第３の実施の形態］
次に、本実施の形態の第３の実施の形態に係る共振フィルタおよびその特性調整方法について説明する。本実施の形態に係る共振フィルタにおけるフィルタ回路は、図９に示したフィルタ回路を基本構成とし、複数の基本構成が縦続接続されて構成されている。
【００９５】
本実施の形態におけるチップ１０は、複数の直列共振子および複数の並列共振子を含んでいる。本実施の形態に係るチップ１０において、複数の直列共振子および並列共振子は、全てが互いに電気的に分離されていてもよいし、一部の直列共振子または並列共振子のみが他の直列共振子または並列共振子から電気的に分離されていてもよい。
【００９６】
図２５は、本実施の形態におけるチップ１０内の共振子の状態の一例を示す回路図である。この例では、チップ１０は、３個の直列共振子１６１，１６２，１６３と３個の並列共振子１７１，１７２，１７３を含み、これらは互いに電気的に分離されている。直列共振子１６１，１６２，１６３の構成は第１の実施の形態における直列共振子１６と同様である。並列共振子１７１，１７２，１７３の構成は第１の実施の形態における並列共振子１７と同様である。
【００９７】
１段目の直列共振子１６１の下部電極１３Ａはフィルタ回路の入力端４１に接続されるようになっている。この直列共振子１６１の上部電極１５Ａにはバンプ２１１，２１３が接続されている。１段目の並列共振子１７１の下部電極１３Ｂは接地されるようになっている。この並列共振子１７１の上部電極１５Ｂにはバンプ２１２が接続されている。２段目の直列共振子１６２の下部電極１３Ａにはバンプ２１４が接続されている。この直列共振子１６２の上部電極１５Ａにはバンプ２１５，２１７が接続されている。２段目の並列共振子１７２の下部電極１３Ｂは接地されるようになっている。この並列共振子１７２の上部電極１５Ｂにはバンプ２１６が接続されている。３段目の直列共振子１６３の下部電極１３Ａにはバンプ２１８が接続されている。この直列共振子１６３の上部電極１５Ａにはバンプ２１９が接続されている。また、この上部電極１５Ａはフィルタ回路の出力端４２に接続されるようになっている。３段目の並列共振子１７３の下部電極１３Ｂは接地されるようになっている。この並列共振子１７３の上部電極１５Ｂにはバンプ２２０が接続されている。
【００９８】
図２５に示した構成のチップ１０が実装される実装基板３０には、バンプ２１１，２１２同士、バンプ２１３，２１４同士、バンプ２１５，２１６同士、バンプ２１７，２１８同士、バンプ２１９，２２０同士をそれぞれ接続する複数の導体部が設けられている。図２５に示した構成のチップ１０を、この実装基板３０に実装すると、上記の組み合わせのバンプ同士が互いに電気的に接続され、３段構成のラダー型フィルタ回路が完成する。なお、図２５に示した構成において、バンプ２１３，２１７を省略し、実装基板３０の１つの導体部によってバンプ２１１，２１２，２１４を接続し、実装基板３０の他の１つの導体部によってバンプ２１５，２１６，２１８を接続するようにしてもよい。
【００９９】
図２６は、本実施の形態におけるチップ１０内の共振子の状態の他の例を示す回路図である。この例では、チップ１０は、３個の直列共振子１６１，１６２，１６３と３個の並列共振子１７１，１７２，１７３を含んでいる。本例では、直列共振子１６１，１６２，１６３は直列に接続されている。
【０１００】
１段目の直列共振子１６１の下部電極１３Ａはフィルタ回路の入力端４１に接続されるようになっている。この直列共振子１６１の上部電極１５Ａにはバンプ２２１が接続されている。１段目の並列共振子１７１の下部電極１３Ｂは接地されるようになっている。この並列共振子１７１の上部電極１５Ｂにはバンプ２２２が接続されている。２段目の直列共振子１６２の下部電極１３Ａは、直列共振子１６１の上部電極１５Ａに接続されている。この直列共振子１６２の上部電極１５Ａにはバンプ２２３が接続されている。２段目の並列共振子１７２の下部電極１３Ｂは接地されるようになっている。この並列共振子１７２の上部電極１５Ｂにはバンプ２２４が接続されている。３段目の直列共振子１６３の下部電極１３Ａは、直列共振子１６２の上部電極１５Ａに接続されている。この直列共振子１６３の上部電極１５Ａにはバンプ２２５が接続されている。また、この上部電極１５Ａはフィルタ回路の出力端４２に接続されるようになっている。３段目の並列共振子１７３の下部電極１３Ｂは接地されるようになっている。この並列共振子１７３の上部電極１５Ｂにはバンプ２２６が接続されている。
【０１０１】
図２６に示した構成のチップ１０が実装される実装基板３０には、バンプ２２１，２２２同士、バンプ２２３，２２４同士、バンプ２２５，２２６同士をそれぞれ接続する複数の導体部が設けられている。図２６に示した構成のチップ１０を、この実装基板３０に実装すると、上記の組み合わせのバンプ同士が互いに電気的に接続され、３段構成のラダー型フィルタ回路が完成する。
【０１０２】
本実施の形態では、チップ１０内において他の共振子から電気的に分離された共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することができる。
【０１０３】
なお、本実施の形態におけるチップ１０内の共振子の状態は、図２５または図２６に示した状態に限らず、少なくとも１つの共振子が、他の共振子から電気的に分離されたものであればよい。また、本実施の形態に係る共振フィルタにおけるフィルタ回路は、図１１に示したフィルタ回路を基本構成とし、複数の基本構成が縦続接続されて構成されたものであってもよい。また、縦続接続する基本構成の数は３に限らない。
【０１０４】
また、本実施の形態において、第２の実施の形態と同様に、チップ１０内において他の共振子から電気的に分離された共振子の電気的特性を調整するための調整部を設けてもよい。
【０１０５】
本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。
【０１０６】
［第４の実施の形態］
次に、本実施の形態の第４の実施の形態に係るデュプレクサについて説明する。図２７は本実施の形態に係るデュプレクサの回路図である。本実施の形態に係るデュプレクサ９０は、図示しないアンテナに接続されるアンテナ端子９１，９２と、アンテナに対して送信信号を出力する図示しない送信回路に接続される送信信号端子９３，９４と、アンテナからの受信信号を入力する図示しない受信回路に接続される受信信号端子９５，９６とを備えている。
【０１０７】
デュプレクサ９０は、更に、送信信号を通過させ、受信信号を遮断する第１のフィルタ９７と、受信信号を通過させ、送信信号を遮断する第２のフィルタ９８とを備えている。フィルタ９７，９８は、それぞれ、２つの入力端子と２つの出力端子とを有している。
【０１０８】
フィルタ９７の２つの入力端子はそれぞれ送信信号端子９３，９４に接続されている。フィルタ９７の２つの出力端子はそれぞれアンテナ端子９１，９２に接続されている。フィルタ９８の一方の入力端子は４分の１波長位相変換器９９を介してアンテナ端子９１に接続され、他方の入力端子はアンテナ端子９２に接続されている。フィルタ９８の２つの出力端子はそれぞれ受信信号端子９５，９６に接続されている。
【０１０９】
本実施の形態に係るデュプレクサ９０では、フィルタ９７，９８の少なくとも一方として、第１ないし第３のいずれかの実施の形態に係る共振フィルタが用いられている。フィルタ９７，９８の双方が第１ないし第３のいずれかの実施の形態に係る共振フィルタである場合には、フィルタ９７の実装基板とフィルタ９８の実装基板は共通であってもよい。
【０１１０】
以下、フィルタ９７，９８の双方が第１の実施の形態に係る共振フィルタであって、且つフィルタ９７の実装基板とフィルタ９８の実装基板が共通である場合の例について説明する。図２８は本例におけるデュプレクサ９０の平面図、図２９は図２８におけるＣ部を拡大して示す平面図である。
【０１１１】
図２８に示したように、この例では、デュプレクサ９０は、実装基板１３０と、この実装基板１３０にフリップチップボンディングによって実装された送信用チップ１０Ｔおよび受信用チップ１０Ｒとを備えている。
【０１１２】
実装基板１３０の一方の面には、一端部が図示しないアンテナに接続される導体部１３１と、それぞれ一端部が導体部１３１の他端部に接続された送信用導体部１３２および受信用導体部１３３と、一端部が送信用導体部１３２の他端部に対して所定の間隔を空けて対向するように配置された送信用導体部１３４と、一端部が受信用導体部１３３の他端部に対して所定の間隔を空けて対向するように配置された受信用導体部１３５とが設けられている。送信用導体部１３４の他端部は図示しない送信回路に接続されるようになっている。送信用導体部１３４の他端部は送信信号端子９３に対応する。受信用導体部１３５の他端部は図示しない受信回路に接続されるようになっている。受信用導体部１３５の他端部は受信信号端子９５に対応する。導体部１３１の一端部はアンテナ端子９１に対応する。
【０１１３】
受信用導体部１３３の一部は、鉤状に屈曲しており、この部分が４分の１波長位相変換器９９になっている。また、図２８における接地用導体部１３６は、図２７における端子９２，９４，９６およびこれらに接続された信号線の部分に対応する。
【０１１４】
実装基板１３０の一方の面には、更に、接地用導体部１３６が設けられている。この接地用導体部１３６は、実装基板１３０の一方の面の大部分を占めている。接地用導体部１３６と導体部１３１〜１３５とは、所定の間隔を空けて隔てられている。接地用導体部１３６は、導体部１３２，１３４の端部同士が対向する領域に向けて突出する突出部１３６ａと、導体部１３３，１３５の端部同士が対向する領域に向けて突出する突出部１３６ｂとを有している。
【０１１５】
送信用チップ１０Ｔは、導体部１３２，１３４の端部同士が対向する領域に配置され、導体部１３２，１３４の各端部と突出部１３６ａの端部に電気的に接続されている。受信用チップ１０Ｒは、導体部１３３，１３５の端部同士が対向する領域に配置され、導体部１３３，１３５の各端部と突出部１３６ｂの端部に電気的に接続されている。チップ１０Ｔ，１０Ｒの構成は、第１の実施の形態におけるチップ１０と同様である。ただし、送信用チップ１０Ｔと受信用チップ１０Ｒとでは、上部電極１５Ａ，１５Ｂの厚みを変える等の方法により、通過帯域を異ならせている。
【０１１６】
図２９に示したように、送信用チップ１０Ｔにおいて、下部電極１３Ａはバンプ２１を介して送信用導体部１３２に電気的に接続される。上部電極１５Ａはバンプ２１を介して送信用導体部１３４に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部１３６の突出部１３６ａに電気的に接続される。上部電極１５Ｂはバンプ２１を介して送信用導体部１３４に電気的に接続される。これにより、フィルタ９７が完成する。
【０１１７】
図示しないが、同様に、受信用チップ１０Ｒにおいて、下部電極１３Ａはバンプ２１を介して受信用導体部１３５に電気的に接続される。上部電極１５Ａはバンプ２１を介して受信用導体部１３３に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部１３６の突出部１３６ｂに電気的に接続される。上部電極１５Ｂはバンプ２１を介して受信用導体部１３３に電気的に接続される。これにより、フィルタ９８が完成する。
【０１１８】
本実施の形態に係るデュプレクサ９０では、送信回路から送られてきた送信信号は、フィルタ９７を通過してアンテナに送られる。また、アンテナからの受信信号は、４分の１波長位相変換器９９を通過して、４分の１波長だけ位相がずれた信号に変換された後、フィルタ９８を通過して受信回路に送られる。
【０１１９】
本実施の形態に係るデュプレクサ９０では、フィルタ９７，９８の少なくとも一方として、第１ないし第３のいずれかの実施の形態に係る共振フィルタを用いている。従って、本実施の形態によれば、フィルタ９７，９８の少なくとも一方において、一部の共振子についての電気的特性の測定や調整を行うことによってフィルタの電気的特性を調整し、結果的にデュプレクサ９０の電気的特性を調整することが可能になる。
【０１２０】
本実施の形態におけるその他の構成、作用および効果は、第１ないし第３の実施の形態と同様である。
【０１２１】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、チップを実装基板に実装する方法としては、フリップチップボンディング以外のフェースダウンボンディングを用いもよい。
【０１２２】
【発明の効果】
以上説明したように、請求項１ないし５のいずれかに記載の共振フィルタでは、複数の共振子を有するチップにおいて少なくとも１つの共振子は他の共振子から電気的に分離されている。従って、本発明によれば、チップと実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することが可能になるという効果を奏する。
【０１２３】
また、請求項６記載の共振フィルタの特性調整方法では、請求項１ないし５のいずれかに記載の共振フィルタにおいて、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整し、この調整後のチップを実装基板に実装する。従って、本発明によれば、チップと実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することが可能になるという効果を奏する。
【０１２４】
また、請求項７記載のデュプレクサでは、受信信号を遮断する第１のフィルタと、受信信号を通過させ、送信信号を遮断する第２のフィルタの少なくとも一方を、請求項１ないし５のいずれかに記載の共振フィルタとしている。従って、本発明によれば、この共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、デュプレクサの電気的特性を調整することが可能になるという効果を奏する。
【０１２５】
また、請求項８記載のデュプレクサの特性調整方法では、請求項７記載のデュプレクサにおいて、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整し、この調整後のチップを実装基板に実装する。従って、本発明によれば、複数の共振子を有するチップと、このチップが実装された実装基板とを有するデュプレクサにおいて、共振フィルタ内の一部の共振子について電気的特性の調整を行うことによって、デュプレクサの電気的特性を調整することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る共振フィルタの平面図である。
【図２】図１におけるＡ−Ａ線断面を拡大して示す断面図である。
【図３】バンプを形成する前の図１におけるチップの要部を示す平面図である。
【図４】図３のＢ−Ｂ線断面図である。
【図５】バンプを形成した後の図１におけるチップの要部を示す平面図である。
【図６】本発明の第１の実施の形態における実装基板の平面図である。
【図７】図６における下側から見た実装基板の側面図である。
【図８】本発明の第１の実施の形態における実装基板の底面図である。
【図９】本発明の第１の実施の形態におけるフィルタ回路の構成の一例を示す回路図である。
【図１０】図９に示した例におけるチップ内の共振子の状態を示す回路図である。
【図１１】本発明の第１の実施の形態におけるフィルタ回路の構成の他の例を示す回路図である。
【図１２】図１１に示した例におけるチップ内の共振子の状態を示す回路図である。
【図１３】本発明の第１の実施の形態におけるフィルタ回路の設計方法を説明するための説明図である。
【図１４】本発明の第１の実施の形態に対する比較例のチップの構成を示す平面図である。
【図１５】本発明の第１の実施の形態において共振子の電気的特性を測定する方法の一例を説明するための説明図である。
【図１６】本発明の第１の実施の形態における直列共振子のアドミッタンスの周波数特性の測定結果の一例を示す特性図である。
【図１７】本発明の第１の実施の形態における並列共振子のアドミッタンスの周波数特性の測定結果の一例を示す特性図である。
【図１８】図１６に示した特性の直列共振子と図１７に示した特性の並列共振子とを用いて構成したフィルタ回路の伝送特性の測定結果を示す特性図である。
【図１９】本発明の第１の実施の形態における並列共振子のアドミッタンスの周波数特性の測定結果の他の例を示す特性図である。
【図２０】図１６に示した特性の直列共振子と図１９に示した特性の並列共振子とを用いて構成したフィルタ回路の伝送特性の測定結果を示す特性図である。
【図２１】本発明の第２の実施の形態に係る共振フィルタにおけるチップ内の共振子の状態を示す回路図である。
【図２２】本発明の第２の実施の形態におけるチップの要部を示す平面図である。
【図２３】図２２に示したチップの状態の一例を示す平面図である。
【図２４】図２２に示したチップの状態の他の例を示す平面図である。
【図２５】本発明の第３の実施の形態におけるチップ内の共振子の状態の一例を示す回路図である。
【図２６】本発明の第３の実施の形態におけるチップ内の共振子の状態の他の例を示す回路図である。
【図２７】本発明の第４の実施の形態に係るデュプレクサの回路図である。
【図２８】本発明の第４の実施の形態に係るデュプレクサの構成の一例を示す平面図である。
【図２９】図２８におけるＣ部を拡大して示す平面図である。
【符号の説明】
１…共振フィルタ、１０…チップ、１１…基体、１２…バリア層、１３Ａ，１３Ｂ…下部電極、１４…圧電薄膜、１５Ａ，１５Ｂ…上部電極、１６…直列共振子、１７…並列共振子、２１…バンプ、３０…実装基板、３２，３３…信号用導体部、３４，３５…接地用導体部。
【発明の属する技術分野】
本発明は、複数の共振子を含む共振フィルタ、この共振フィルタを含むデュプレクサ、ならびにこれらの特性調整方法に関する。
【０００２】
【従来の技術】
近年飛躍的に普及してきた携帯電話等の移動体通信機器では、年々、小型化、および使用周波数の高周波化が進められている。そのため、移動体通信機器に使用される電子部品にも、小型化、および対応可能な周波数の高周波化が要望されている。
【０００３】
移動体通信機器には、１つのアンテナを送信と受信とに共用させるために送信信号の経路と受信信号の経路とを切り替えるデュプレクサを備えているものがある。このデュプレクサは、送信信号を通過させ、受信信号を遮断するフィルタと、受信信号を通過させ、送信信号を遮断するフィルタとを備えている。
【０００４】
近年、上記デュプレクサにおけるフィルタには、弾性表面波フィルタが用いられることがある。弾性表面波フィルタは、２ＧＨｚまでの周波数に対応でき、また、セラミックフィルタに比べて小型化が可能であるという特徴を有する。しかし、今後、移動体通信機器の使用周波数が２ＧＨｚ以上となった場合、弾性表面波フィルタがそのような周波数に対応するには、現状では技術的課題が多い。
【０００５】
そこで、最近、特開２０００−２７８０７８号公報に示されるように、薄膜バルクアコースティック共振子（Thin Film Bulk Acoustic Resonator；以下、ＦＢＡＲとも記す。）と呼ばれるデバイスが注目されている。このＦＢＡＲは、圧電薄膜の厚み方向の共振を利用した圧電共振子である。ＦＢＡＲでは、圧電薄膜の厚みを変えることにより共振周波数を変えることができる。また、ＦＢＡＲは、数ＧＨｚの周波数まで対応することが可能であると考えられる。
【０００６】
ところで、共振子を用いたフィルタとしては、例えばラダー型フィルタがある。このラダー型フィルタは、基本構成として直列共振子と並列共振子とを含む。ラダー型フィルタは、必要に応じて、複数の基本構成が縦続接続されて構成される。
【０００７】
ここで、例えば上記のラダー型フィルタのように複数の共振子を含むフィルタをパッケージ化することを考える。この場合には、フィルタの構成要素を含むチップを形成し、このチップを実装基板に実装して、パッケージを製造することになる。このようなパッケージ化を考える場合、チップにおいて複数の共振子が電気的に接続され、フィルタの回路が完成した状態となるようにチップを構成するのが一般的である。
【０００８】
【発明が解決しようとする課題】
ところで、ラダー型フィルタでは、例えば、直列共振子の共振周波数と並列共振子の反共振周波数を、フィルタの所望の通過帯域の中心周波数に合わせる。この場合、並列共振子の共振周波数から直列共振子の反共振周波数までの周波数範囲が、フィルタの通過帯域となる。このように、ラダー型フィルタでは、各共振子の共振周波数および反共振周波数を正確に制御することが重要である。本出願において、フィルタの通過帯域を決める周波数や、通過帯域の中心周波数をフィルタの動作周波数と言う。
【０００９】
一方、ＦＢＡＲでは、所望の共振周波数や反共振周波数を得るためには、圧電薄膜や電極の厚みを正確に制御することが必要である。しかしながら、これらの厚みを完璧に制御することは困難である。そのため、ラダー型フィルタの直列共振子や並列共振子にＦＢＡＲを用いる場合には、各共振子（ＦＢＡＲ）毎の共振周波数や反共振周波数を測定し、それらが所望の値からずれている場合には何らかの方法でそれらを調整することが必要になる。
【００１０】
しかしながら、前述のように、フィルタの回路が完成した状態となるようにチップを構成した場合には、フィルタの動作周波数等の、フィルタ全体の電気的特性は測定できても、チップ内の一部の共振子の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、この場合には、フィルタの電気的特性を調整することが難しいという問題点がある。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタであって、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整できるようにした共振フィルタおよびこの共振フィルタを含むデュプレクサを提供することにある。
【００１２】
本発明の第２の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の調整を行うことによって、共振フィルタの電気的特性を調整できるようにした共振フィルタの特性調整方法を提供することにある。
【００１３】
本発明の第３の目的は、複数の共振子を有するチップと、このチップが実装された実装基板とを有する共振フィルタを含むデュプレクサにおいて、共振フィルタ内の一部の共振子について電気的特性の調整を行うことによって、デュプレクサの電気的特性を調整できるようにしたデュプレクサの特性調整方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の共振フィルタは、複数の共振子を含むフィルタ回路を有するものであって、
複数の共振子を有すると共に、少なくとも１つの共振子は他の共振子から電気的に分離された状態となっているチップと、
チップが実装された実装基板とを備え、
チップは、フィルタ回路が完成するように少なくとも１つの共振子と他の共振子とを電気的に接続するための外部の導体との電気的接続のための複数の接続電極を有し、
実装基板は、チップが実装される際にチップの接続電極に電気的に接続されることによって、フィルタ回路が完成するように少なくとも１つの共振子と他の共振子とを電気的に接続する導体部を有するものである。
【００１５】
本発明の共振フィルタでは、複数の共振子を有するチップにおいて少なくとも１つの共振子は他の共振子から電気的に分離されている。従って、チップを実装基板に実装する前に、少なくとも１つの共振子について、電気的特性の測定や調整を行うことが可能である。また、本発明の共振フィルタでは、チップを実装基板に実装する際に、チップの接続電極が実装基板の導体部に電気的に接続され、これによりフィルタ回路が完成する。なお、共振子の電気的特性は、共振子の共振周波数および反共振周波数を含む。
【００１６】
本発明の共振フィルタにおいて、共振子は、圧電性を有する圧電薄膜と、圧電薄膜の両面に配置され、圧電薄膜に対して励振用電圧を印加するための２つの励振用電極とを有していてもよい。
【００１７】
また、本発明の共振フィルタにおいて、フィルタ回路は、直列共振子と並列共振子とを含むラダー型のフィルタ回路であってもよい。
【００１８】
また、本発明の共振フィルタにおいて、チップは、フェースダウンボンディングによって実装基板に実装されていてもよい。この場合、チップは、フリップチップボンディングによって実装基板に実装されていてもよい。
【００１９】
また、本発明の共振フィルタにおいて、チップは、他の共振子から分離された共振子の電気的特性を調整するための調整部を含んでいてもよい。
【００２０】
本発明の共振フィルタの特性調整方法は、本発明の共振フィルタの電気的特性を調整する方法であって、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整する工程と、この調整後のチップを実装基板に実装する工程とを備えたものである。なお、共振フィルタの電気的特性は、共振フィルタの動作周波数を含む。
【００２１】
本発明のデュプレクサは、送信信号を通過させ、受信信号を遮断する第１のフィルタと、受信信号を通過させ、送信信号を遮断する第２のフィルタとを備え、アンテナに接続されるものであって、第１のフィルタと第２のフィルタの少なくとも一方を本発明の共振フィルタとしたものである。
【００２２】
本発明のデュプレクサの特性調整方法は、上記の本発明のデュプレクサの電気的特性を調整する方法であって、共振フィルタのチップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整する工程と、調整後のチップを実装基板に実装する工程とを備えたものである。なお、デュプレクサの電気的特性は、第１のフィルタおよび第２のフィルタの各動作周波数を含む。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１の実施の形態に係る共振フィルタの構成について説明する。図１は本実施の形態に係る共振フィルタの平面図、図２は図１におけるＡ−Ａ線断面を拡大して示す断面図である。
【００２４】
本実施の形態に係る共振フィルタ１は、複数の薄膜圧電共振子を含むフィルタ回路を有し、パッケージ化されたものである。図１に示したように、共振フィルタ１は、複数の薄膜圧電共振子を有するチップ１０と、このチップ１０が実装された実装基板３０とを備えている。なお、図１は、チップ１０における、後述する基体、バリア層および圧電薄膜を省略して描いている。
【００２５】
図２に示したように、チップ１０は、フェースダウンボンディングの一種であるフリップチップボンディングによって実装基板３０に実装されている。すなわち、チップ１０の一方の面（図２における下側の面）には、突起状の接続電極であるバンプ２１が設けられ、実装基板３０の一方の面（図２における上側の面）には、それぞれ所定のパターンに形成された信号用導体部３２，３３と接地用導体部３４，３５（図１参照）とが設けられている。チップ１０は、バンプ２１が設けられた一方の面が、実装基板３０の一方の面に対向するように配置され、バンプ２１が導体部３２，３３，３５の所定の位置に電気的に接続される。
【００２６】
次に、図３ないし図５を参照して、チップ１０の構成について詳しく説明する。図３はバンプ２１を形成する前のチップ１０の要部を示す平面図、図４は図３のＢ−Ｂ線断面図、図５はバンプ２１を形成した後のチップ１０の要部を示す平面図である。なお、図４では、水平方向の寸法よりも垂直方向の寸法、すなわち厚みを大きく描いている。上方から見たときのチップ１０の大きさは、例えば縦２ｍｍ、横２ｍｍである。
【００２７】
チップ１０は、基体１１と、この基体１１の上に配置されたバリア層１２と、このバリア層１２の上に配置された下部電極１３Ａ，１３Ｂと、この下部電極１３Ａ，１３Ｂの上に配置された圧電薄膜１４と、この圧電薄膜１４の上に配置された上部電極１５Ａ，１５Ｂとを備えている。
【００２８】
図３および図４に示したように、基体１１には空洞１１ａが設けられている。図３に示したように、上方から見たときの空洞１１ａの形状は矩形になっている。基体１１には、例えばＳｉ基板が用いられる。
【００２９】
バリア層１２は、基体１１の空洞１１ａに対応する領域にも下部電極１３Ａ，１３Ｂを配置できるように、基体１１と下部電極１３Ａ，１３Ｂとを隔てる絶縁層である。バリア層１２の材料には、例えば窒化ケイ素（ＳｉＮＸ）が用いられる。
【００３０】
圧電薄膜１４は、圧電性を有する薄膜である。圧電薄膜１４の材料には、例えばＺｎＯが用いられる。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂは、それぞれ、主として金属よりなり、例えばクロム（Ｃｒ）層の上に金（Ａｕ）層を積層して形成される。下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂの各平面形状は、いずれも、一方向に長い矩形をなしている。これらの電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの長辺の長さは例えば３００μｍ、短辺の長さは例えば１００μｍである。
【００３１】
図３に示したように上方から見たときに、下部電極１３Ａと上部電極１５Ａは一方向に沿って配置されている。下部電極１３Ａの右側の端部は空洞１１ａに対応する領域内に配置され、下部電極１３Ａの左側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極１５Ａの左側の端部は空洞１１ａに対応する領域内に配置され、上部電極１５Ａの右側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極１３Ａの右側の端部近傍の一部と上部電極１５Ａの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ａと上部電極１５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、直列共振子１６が形成されている。この直列共振子１６は、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ａおよび上部電極１５Ａを有する薄膜圧電共振子である。上方から見たときに、下部電極１３Ａの左端から上部電極１５Ａの右端までの長さは例えば５００μｍであり、直列共振子１６の大きさは、例えば縦１００μｍ、横１００μｍである。
【００３２】
また、図３に示したように上方から見たときに、上部電極１５Ｂは、上部電極１５Ａに対して所定の間隔を空けて平行に配置されている。下部電極１３Ｂは上部電極１５Ｂに対して直交するように配置されている。下部電極１３Ｂの図３における上側の端部は空洞１１ａに対応する領域内に配置され、下部電極１３Ｂの図３における下側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極１５Ｂの左側の端部は空洞１１ａに対応する領域内に配置され、上部電極１５Ｂの右側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極１３Ｂの上側の端部近傍の一部と上部電極１５Ｂの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｂと上部電極１５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、並列共振子１７が形成されている。この並列共振子１７は、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｂおよび上部電極１５Ｂを有する薄膜圧電共振子である。上方から見たときの並列共振子１７の大きさは、例えば縦１００μｍ、横１００μｍである。
【００３３】
圧電薄膜１４において、下部電極１３Ａの左側の端部近傍の部分に対応する位置と、下部電極１３Ｂの図３における下側の端部近傍の部分に対応する位置には、それぞれスルーホール１４ａ，１４ｂが形成されている。
【００３４】
図５に示したように、下部電極１３Ａの左側の端部近傍の部分、下部電極１３Ｂの下側の端部近傍の部分、上部電極１５Ａの右側の端部近傍の部分および上部電極１５Ｂの右側の端部近傍の部分の上には、それぞれ、バンプ２１が形成されている。バンプ２１は、例えば金によって形成される。バンプ２１の直径は、例えば約６０μｍである。また、バンプ２１は、バンプボンダーによって形成される。
【００３５】
次に、図６ないし図８を参照して、実装基板３０の構成について詳しく説明する。図６は実装基板３０の平面図、図７は図６における下側から見た実装基板３０の側面図、図８は実装基板３０の底面図である。実装基板３０の大きさは、例えば縦５ｍｍ、横５ｍｍ、厚み１ｍｍである。また、実装基板３０の材料には、例えばガラスエポキシが用いられる。
【００３６】
実装基板３０の上面には、信号用導体部３２，３３と接地用導体部３４，３５とが設けられている。信号用導体部３２は、実装基板３０の上面における中央部分から左側の端部まで延びている。信号用導体部３３は、実装基板３０の上面における中央部分から右側の端部まで延びている。実装基板３０の上面において、信号用導体部３２の右側の端部と信号用導体部３３の左側の端部は、所定の間隔を空けて対向している。接地用導体部３４は、信号用導体部３２，３３の図６における上側に、信号用導体部３２，３３に対して所定の間隔を空けて配置されている。接地用導体部３５は、信号用導体部３２，３３の図６における下側に、信号用導体部３２，３３に対して所定の間隔を空けて配置されている。接地用導体部３５の一部は、信号用導体部３２の右側の端部と信号用導体部３３の左側の端部とが対向する領域に向けて突出している。
【００３７】
実装基板３０の下面には、左側の端部近傍の部分に信号用導体部３６が設けられ、右側の端部近傍の部分に信号用導体部３７が設けられ、広い領域にわたって接地用導体部３８が設けられている。信号用導体部３６，３７は、それぞれ、接地用導体部３８に対して所定の間隔を空けて隔てられている。
【００３８】
実装基板３０の４つの側面には、それぞれ、端面スルーホール３９が３つずつ設けられている。信号用導体部３２は１つの端面スルーホール３９を介して信号用導体部３６に電気的に接続されている。同様に、信号用導体部３３は他の１つの端面スルーホール３９を介して信号用導体部３７に電気的に接続されている。
【００３９】
また、接地用導体部３４が設けられた領域内には３つのスルーホール４０が設けられ、接地用導体部３５が設けられた領域内にも３つのスルーホール４０が設けられている。接地用導体部３４は、３つのスルーホール４０と５つの端面スルーホール３９とを介して接地用導体部３８に接続されている。同様に、接地用導体部３５も、３つのスルーホール４０と５つの端面スルーホール３９とを介して接地用導体部３８に接続されている。
【００４０】
図６に示したように、信号用導体部３２，３３の幅は例えば０．６ｍｍである。また、図６および図８に示したように、接地用導体部３４，３５，３８において、端面スルーホール３９に接続される部分の長さは例えば０．５ｍｍ、幅は例えば０．６ｍｍである。また、信号用導体部３２，３３と接地用導体部３４との間隔、および信号用導体部３２，３３と接地用導体部３５との間隔は、それぞれ例えば０．５ｍｍである。また、端面スルーホール３９の直径は例えば０．４ｍｍであり、ピッチは例えば１．２７ｍｍである。また、スルーホール４０の直径は例えば０．３ｍｍであり、ピッチは例えば０．８ｍｍである。
【００４１】
また、信号用導体部３２，３３および接地用導体部３４，３５，３８はそれぞれ、例えば、銅（Ｃｕ）層の上にニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層して形成される。この場合、銅層の厚みは例えば１８μｍであり、ニッケル層と金層を合わせた厚みは例えば５μｍである。
【００４２】
次に、本実施の形態に係る共振フィルタ１の製造方法について説明する。この製造方法は、前述の構成のチップ１０を作製する工程と、前述の構成の実装基板３０を作製する工程と、チップ１０を実装基板３０に実装すると共に、その際に、実装基板３０の導体部３２を、チップ１０の上部電極１５Ａに接続されたバンプ２１および上部電極１５Ｂに接続されたバンプ２１に電気的に接続させることによってフィルタ回路を完成させる工程とを備えている。
【００４３】
図１および図２に示したように、チップ１０は、バンプ２１が形成された面を下にして実装基板３０の上面の上に配置され、フリップチップボンディングによって実装基板３０に実装される。このとき、下部電極１３Ａはバンプ２１を介して信号用導体部３３に電気的に接続される。上部電極１５Ａはバンプ２１を介して信号用導体部３２に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部３５に電気的に接続される。上部電極１５Ｂはバンプ２１を介して信号用導体部３２に電気的に接続される。フリップチップボンディングによってチップ１０を実装基板３０に実装する際には、チップ１０に熱、圧力および超音波振動が加えられる。
【００４４】
このようにして、パッケージ化された共振フィルタ１が製造される。この共振フィルタ１は、実装基板３０の端面スルーホール３９の近辺において他の基板にはんだ付けされることによって、他の基板に対して電気的に接続され、且つ機械的に固定される。
【００４５】
以上説明したように、本実施の形態に係る共振フィルタ１において、チップ１０は直列共振子１６と並列共振子１７とを有している。直列共振子１６は、下部電極１３Ａと、上部電極１５Ａと、これらの間に配置された圧電薄膜１４とを有している。並列共振子１７は、下部電極１３Ｂと、上部電極１５Ｂと、これらの間に配置された圧電薄膜１４とを有している。チップ１０を実装基板３０に実装する前においては、直列共振子１６と並列共振子１７は、互いに電気的に分離されている。
【００４６】
チップ１０を実装基板３０に実装すると、下部電極１３Ａが信号用導体部３３に電気的に接続され、上部電極１５Ａ，１５Ｂが共に信号用導体部３２に電気的に接続され、下部電極１３Ｂが接地用導体部３５に電気的に接続される。これにより、導体部３２を介して上部電極１５Ａ，１５Ｂが電気的に接続される。その結果、直列共振子１６と並列共振子１７が電気的に接続されて、直列共振子１６と並列共振子１７を含むラダー型のフィルタ回路が完成する。
【００４７】
本実施の形態に係る共振フィルタ１において、導体部３２，３３の一方はフィルタ回路の入力端となり、他方はフィルタ回路の出力端となる。
【００４８】
図９は、導体部３３を入力端とし、導体部３２を出力端とした場合のフィルタ回路の構成を示す回路図である。図９に示した構成では、直列共振子１６の一端が入力端４１に接続され、他端が出力端４２に接続されている。並列共振子１７の一端は、直列共振子１６と出力端４２との接続点に接続されている。並列共振子１７の他端は接地されている。
【００４９】
図１０は、本実施の形態に係る共振フィルタ１が図９に示したフィルタ回路を含む場合におけるチップ１０内の共振子１６，１７の状態を示す回路図である。なお、図１０では、図９との比較を容易にするために、直列共振子１６の下部電極１３Ａが入力端４１に接続され、直列共振子１６の上部電極１５Ａが出力端４２に接続され、並列共振子１７の下部電極１３Ｂが接地された状態にして表している。図１０に示したように、チップ１０では、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１との間において、直列共振子１６と並列共振子１７とが互いに電気的に分離されている。このチップ１０を実装基板３０に実装すると、実装基板３０の導体部３２によって、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１とが電気的に接続され、これにより、直列共振子１６と並列共振子１７とが互いに電気的に接続されて、図９に示したフィルタ回路が完成する。
【００５０】
図１１は、導体部３２を入力端とし、導体部３３を出力端とした場合のフィルタ回路の構成を示す回路図である。図１１に示した構成では、直列共振子１６の一端が入力端４１に接続され、他端が出力端４２に接続されている。並列共振子１７の一端は、直列共振子１６と入力端４１との接続点に接続されている。並列共振子１７の他端は接地されている。
【００５１】
図１２は、本実施の形態に係る共振フィルタ１が図１１に示したフィルタ回路を含む場合におけるチップ１０内の共振子１６，１７の状態を示す回路図である。なお、図１２では、図１１との比較を容易にするために、直列共振子１６の上部電極１５Ａが入力端４１に接続され、直列共振子１６の下部電極１３Ａが出力端４２に接続され、並列共振子１７の下部電極１３Ｂが接地された状態にして表している。図１２に示したように、チップ１０では、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１との間において、直列共振子１６と並列共振子１７とが互いに電気的に分離されている。このチップ１０を実装基板３０に実装すると、実装基板３０の導体部３２によって、上部電極１５Ａに接続されたバンプ２１と上部電極１５Ｂに接続されたバンプ２１とが電気的に接続され、これにより、直列共振子１６と並列共振子１７とが互いに電気的に接続されて図１１に示したフィルタ回路が完成する。
【００５２】
次に、本実施の形態に係る共振フィルタ１の作用および特性調整方法について説明する。本実施の形態に係る共振フィルタ１は、直列共振子１６と並列共振子１７とを含むラダー型のフィルタ回路を有している。
【００５３】
直列共振子１６において、下部電極１３Ａと上部電極１５Ａとの間には、高周波の励振用電圧が印加される。この励振用電圧は圧電薄膜１４に印加される。これにより、圧電薄膜１４のうち、下部電極１３Ａと上部電極１５Ａとの間に配置された部分が励振され、この部分に厚み方向に進行する縦波が発生する。この部分は、励振用電圧の周波数が所定の共振周波数のときに共振する。
【００５４】
同様に、並列共振子１７において、下部電極１３Ｂと上部電極１５Ｂとの間には、高周波の励振用電圧が印加される。この励振用電圧は圧電薄膜１４に印加される。これにより、圧電薄膜１４のうち、下部電極１３Ｂと上部電極１５Ｂとの間に配置された部分が励振され、この部分に厚み方向に進行する縦波が発生する。この部分は、励振用電圧の周波数が所定の共振周波数のときに共振する。
【００５５】
ここで、図１３を参照して、本実施の形態におけるフィルタ回路の設計方法について説明する。図１３において、（ａ）は直列共振子１６および並列共振子１７のアドミッタンスの周波数特性を概念的に表し、（ｂ）はフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を概念的に表している。本実施の形態では、図１３に示したように、直列共振子１６の共振周波数ｆｒｓと並列共振子１７の反共振周波数ｆａｐを、フィルタ回路の所望の通過帯域の中心周波数ｆ０に合わせる。この場合、並列共振子１７の共振周波数ｆｒｐから直列共振子１６の反共振周波数ｆａｓまでの周波数範囲が、フィルタ回路の通過帯域となる。このように、本実施の形態におけるフィルタ回路では、各共振子１６，１７の共振周波数および反共振周波数を正確に制御することが重要である。
【００５６】
一方、薄膜圧電共振子である直列共振子１６および並列共振子１７では、所望の共振周波数や反共振周波数を得るためには、圧電薄膜１４や電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの厚みを正確に制御することが必要である。しかしながら、これらの厚みを完璧に制御することは困難である。そのため、各共振子１６，１７毎の共振周波数や反共振周波数を測定し、それらが所望の値からずれている場合には何らかの方法でそれらを調整することが必要になる。
【００５７】
ここで、本実施の形態との比較のために、図１４に示したような比較例のチップ１１０を考える。この比較例のチップ１１０は、本実施の形態におけるチップ１０とは、直列共振子および並列共振子の配置と下部電極および上部電極の構造のみが異なるものである。チップ１１０は、本実施の形態における直列共振子１６および並列共振子１７の代わりに、直列共振子１１６および並列共振子１１７を有している。また、チップ１１０は、本実施の形態における下部電極１３Ａ，１３Ｂの代わりに、下部電極１１３Ａ，１１３Ｂを有している。また、チップ１１０は、本実施の形態における上部電極１５Ａ，１５Ｂの代わりに、１つの上部電極１１５を有している。上部電極１１５は直列共振子１１６および並列共振子１１７に接続されている。従って、比較例のチップ１１０では直列共振子１１６と並列共振子１１７とが電気的に接続されており、チップ１１０においてフィルタ回路が完成した状態となっている。
【００５８】
図１４に示したような比較例のチップ１１０では、フィルタの動作周波数等の、フィルタ回路全体の電気的特性は測定できても、チップ１１０内の直列共振子１１６および並列共振子１１７の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、このようなチップ１１０を用いたフィルタでは、フィルタの動作周波数等の電気的特性を調整することが難しい。
【００５９】
これに対し、本実施の形態では、チップ１０において直列共振子１６と並列共振子１７は互いに電気的に分離されている。従って、チップ１０を実装基板３０に実装する前に、各共振子１６，１７について、独立に電気的特性の測定や調整を行うことができる。これにより、共振フィルタ１の動作周波数等の電気的特性を調整することが可能になる。
【００６０】
また、本実施の形態では、チップ１０を実装基板３０に実装する際に、チップ１０のバンプ２１が実装基板３０の導体部３２，３３，３５に電気的に接続される。このとき、導体部３２によって、直列共振子１６と並列共振子１７とが電気的に接続され、フィルタ回路が完成する。従って、チップ１０を実装基板３０に実装する工程以外に、チップ１０内の直列共振子１６と並列共振子１７を電気的に接続するための余分な工程は不要である。
【００６１】
ここで、図１５を参照して、本実施の形態において共振子１６，１７の電気的特性を測定する方法の一例を説明する。この方法では、図１５に示したように、直列共振子１６の電気的特性を測定する際には、ネットワークアナライザに接続された信号側プローブ５１Ｓを下部電極１３Ａに接触させ、ネットワークアナライザに接続された接地側プローブ５１Ｇを上部電極１５Ａに接触させる。そして、ネットワークアナライザを用いて、直列共振子１６のアドミッタンスの周波数特性等の電気的特性を測定する。
【００６２】
同様に、並列共振子１７の電気的特性を測定する際には、信号側プローブ５１Ｓを下部電極１３Ｂに接触させ、接地側プローブ５１Ｇを上部電極１５Ｂに接触させる。そして、ネットワークアナライザを用いて、並列共振子１７のアドミッタンスの周波数特性等の電気的特性を測定する。
【００６３】
また、直列共振子１６の電気的特性の調整は、例えば上部電極１５Ａの厚みを変えることによって行うことができる。同様に、並列共振子１７の電気的特性の調整は、例えば上部電極１５Ｂの厚みを変えることによって行うことができる。
【００６４】
次に、図１６ないし図２０を参照して、本実施の形態における共振フィルタの特性調整の具体例について説明する。
【００６５】
この例では、最初に、以下のようなチップ１０を作製した。すなわち、このチップ１０では、バリア層１２の厚みは２００ｎｍ、下部電極１３Ａ，１３Ｂの厚みは９０ｎｍ、圧電薄膜１４の厚みは１μｍ、上部電極１５Ａの厚みは７０ｎｍ、上部電極１５Ｂの厚みは７７ｎｍである。バリア層１２はＳｉＮＸで形成し、圧電薄膜１４はＺｎＯで形成した。電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂは、下地との密着性を高めるために５ｎｍ程度のＣｒ層を成膜した後、その上にＡｕ層を成膜して形成した。上記の電極１３Ａ，１３Ｂ，１５Ａ，１５Ｂの厚みは、Ｃｒ層とＡｕ層との合計の厚みである。
【００６６】
次に、作製されたチップ１０について、図１５を参照して説明した方法によって、直列共振子１６と並列共振子１７のアドミッタンスの周波数特性を測定した。図１６は直列共振子１６のアドミッタンスの周波数特性の測定結果を示し、図１７は並列共振子１７のアドミッタンスの周波数特性の測定結果を示している。図１６に示した測定結果から、直列共振子１６の共振周波数は１．９１９ＧＨｚ、直列共振子１６の反共振周波数は１．９７６ＧＨｚであることが分かった。また、図１７に示した測定結果から、並列共振子１７の共振周波数は１．８９４ＧＨｚ、並列共振子１７の反共振周波数は１．９４９ＧＨｚであることが分かった。このように、上部電極１５Ａと上部電極１５Ｂの厚みが異なることから、直列共振子１６の共振周波数および反共振周波数と、並列共振子１７の共振周波数および反共振周波数とは異なっている。
【００６７】
前述のように、直列共振子１６の共振周波数と並列共振子１７の反共振周波数とを一致させることが重要である。本例では、理論計算から、上部電極１５Ｂの厚みが８５ｎｍで、他の要素の厚みが上記の通りであれば、直列共振子１６の共振周波数と並列共振子１７の反共振周波数とが一致することが分かっていた。従って、上部電極１５Ｂは、厚みが８５ｎｍとなるように成膜したが、数ｎｍの膜厚を完全に制御することは非常に難しいため、実際の上部電極１５Ｂの厚みは７７ｎｍしかなかった。
【００６８】
図１６に示した特性の直列共振子１６と図１７に示した特性の並列共振子１７とを用いて、図９に示したフィルタ回路を構成し、そのフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を測定した。測定結果を図１８に示す。図１８に示した特性では、所望のフィルタ特性に比べて、通過帯域での挿入損失が大きく、通過帯域が狭くなっていた。
【００６９】
図１４に示したような比較例のチップ１１０では、フィルタ回路全体の電気的特性は測定できても、チップ１１０内の直列共振子１１６および並列共振子１１７の共振周波数や反共振周波数を測定したり、必要に応じてそれらを調整することは困難である。そのため、比較例のチップ１１０では、フィルタ回路の特性の測定結果が所望の特性になっていない場合でも、フィルタ回路の特性を調整することが難しい。
【００７０】
これに対し、本実施の形態におけるチップ１０では、図１６および図１７に示したように、直列共振子１６の電気的特性と並列共振子１７の電気的特性を、互いに独立して測定することができる。
【００７１】
本例では、図１７に示した測定結果から、並列共振子１７の電気的特性が所望の特性になっていないことが分かった。そこで、並列共振子１７の上部電極１５Ｂの厚みを測定したところ、その厚みは、所望の厚み８５ｎｍに対して８ｎｍ足りない７７ｎｍであることが分かった。そのため、本例では、最初に作製されたチップ１０において、並列共振子１７の上部電極１５Ｂの上に新たに電極の材料を成膜して、上部電極１５Ｂの厚みを７７ｎｍから８５ｎｍへ変えた。その後、並列共振子１７のアドミッタンスの周波数特性を測定したところ、図１９に示す結果が得られた。このときの並列共振子１７の反共振周波数は、図１６に示した特性の直列共振子１６の共振周波数とほぼ一致した。
【００７２】
上述のようにして並列共振子１７の上部電極１５Ｂの厚みを調整した後に、フィルタ回路を構成し、そのフィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を測定した。測定結果を図２０に示す。図２０に示した特性では、図１８に示した特性に比べて、通過帯域での挿入損失が小さく、通過帯域が広くなっており、所望のフィルタ特性に近づいていた。
【００７３】
以上説明したように、本実施の形態に係る共振フィルタおよびその特性調整方法によれば、チップ１０において直列共振子１６と並列共振子１７は互いに電気的に分離されているので、チップ１０を実装基板３０に実装する前に、各共振子１６，１７について独立に電気的特性の測定や調整を行って、共振フィルタの電気的特性を調整することができる。
【００７４】
また、本実施の形態によれば、フリップチップボンディングによってチップ１０を実装基板３０に実装する際に、導体部３２によって直列共振子１６と並列共振子１７とが電気的に接続され、フィルタ回路が完成する。従って、本実施の形態によれば、チップ１０を実装基板３０に実装する工程以外に、チップ１０内の直列共振子１６と並列共振子１７を電気的に接続するための余分な工程は不要である。
【００７５】
ところで、複数の共振子を含むフィルタをパッケージ化する場合、フィルタの構成要素を含むチップを形成し、このチップをフェースアップボンディングによって実装基板に実装して、パッケージを製造することも考えられる。フェースアップボンディングでは、ワイヤボンディングが用いられることが多い。そこで、チップ内で複数の共振子が互いに電気的に分離された状態となるようにチップを製造し、このチップをワイヤボンディングを用いて実装基板に実装すると共に、ワイヤボンディングを用いて複数の共振子を電気的に接続してフィルタ回路を完成させることも考えられる。
【００７６】
しかし、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法では、チップの端子をワイヤによって実装基板上の導体部に接続する工程以外に、複数の共振子をワイヤによって接続する工程が必要になる。また、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法は、ワイヤの分だけパッケージの厚み（高さ）が大きくなるため、フィルタの小型化には不向きである。更に、ワイヤボンディングを用いて複数の共振子を電気的に接続する方法では、ワイヤによって余分なインダクタが形成され、このインダクタによってフィルタの動作周波数のずれが生じる。
【００７７】
これに対し、本実施の形態のように、フリップチップボンディングによってチップ１０を実装基板３０に実装すると共に、その際に直列共振子１６と並列共振子１７とが電気的に接続されてフィルタ回路が完成するようにした場合には、上述のようなワイヤボンディングを用いて複数の共振子を電気的に接続する場合の不具合が生じない。
【００７８】
［第２の実施の形態］
次に、本実施の形態の第２の実施の形態に係る共振フィルタおよびその特性調整方法について説明する。本実施の形態では、第１の実施の形態と同様に、チップ１０において直列共振子１６と並列共振子１７を電気的に分離すると共に、チップ１０に、直列共振子１６と並列共振子１７のそれぞれの電気的特性を調整するための調整部を設けている。
【００７９】
図２１は、本実施の形態に係る共振フィルタにおけるチップ１０内の共振子１６，１７の状態を示す回路図である。本実施の形態におけるチップ１０は、直列共振子１６および並列共振子１７の他に、直列共振子１６の電気的特性を調整するための調整部６１と、並列共振子１７の電気的特性を調整するための調整部６２とを備えている。調整部６１の一端は直列共振子１６の一端に接続されている。調整部６２の一端は並列共振子１７の一端に接続されている。直列共振子１６の他端はバンプ２１に接続され、並列共振子１７の他端は他のバンプ２１に接続され、これら２つのバンプ２１，２１は互いに電気的に分離されている。なお、図２１では、便宜上、調整部６１の他端が入力端４１に接続され、直列共振子１６の他端が出力端４２に接続され、調整部６２の他端が接地された状態にして表している。
【００８０】
図２２は、本実施の形態におけるチップ１０の要部を示す平面図である。本実施の形態におけるチップ１０は、第１の実施の形態における下部電極１３Ａ，１３Ｂおよび上部電極１５Ａ，１５Ｂの代わりに、下部電極６３Ａ，６３Ｂおよび上部電極６５Ａ，６５Ｂを備えている。
【００８１】
図２２に示したように上方から見たときに、下部電極６３Ａと上部電極６５Ａは一方向に沿って配置されている。下部電極６３Ａの左側の端部は空洞１１ａに対応する領域内に配置され、下部電極６３Ａの右側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極６５Ａの右側の端部は空洞１１ａに対応する領域内に配置され、上部電極６５Ａの左側の端部は空洞１１ａに対応する領域の外に配置されている。下部電極６３Ａの左側の端部近傍の一部と上部電極６５Ａの右側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極６３Ａと上部電極６５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、直列共振子１６が形成されている。
【００８２】
また、図２２に示したように上方から見たときに、下部電極６３Ｂは、下部電極６３Ａに対して所定の間隔を空けて平行に配置されている。上部電極６５Ｂは下部電極６３Ｂに対して直交するように配置されている。下部電極６３Ｂの左側の端部は空洞１１ａに対応する領域内に配置され、下部電極６３Ｂの右側の端部は空洞１１ａに対応する領域の外に配置されている。また、上部電極６５Ｂの図２２における上側の端部は空洞１１ａに対応する領域内に配置され、上部電極６５Ｂの図２２における下側の端部は空洞１１ａに対応する領域の外に配置されている。上部電極６５Ｂの上側の端部近傍の一部と下部電極６３Ｂの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極６３Ｂと上部電極６５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、並列共振子１７が形成されている。
【００８３】
圧電薄膜１４において、下部電極６３Ａの右側の端部近傍の部分に対応する位置と、下部電極６３Ｂの右側の端部近傍の部分に対応する位置には、それぞれ、スルーホール１４ａ，１４ｂが形成されている。
【００８４】
本実施の形態では、上部電極６５Ａの左側の端部に調整部７０が接続され、上部電極６５Ａの下側の端部に調整部８０が接続されている。下部電極６３Ａの右側の端部近傍の部分、下部電極６３Ｂの右側の端部近傍の部分、調整部７０の左側の端部近傍の部分および調整部８０の図２２における下側の端部近傍の部分の上には、それぞれ、バンプ２１が形成されている。
【００８５】
調整部７０，８０は、上部電極６５Ａ，６５Ｂと同一平面上に配置されている。調整部７０，８０は、それぞれ、切断され得る部分である切断予定部を１つ以上含み、この切断予定部の状態に応じてインピーダンスが変化するものである。本実施の形態では、特に、調整部７０，８０は、切断予定部の状態に応じてインダクタンスが変化するようになっている。
【００８６】
図２２には、調整部７０，８０の形状の一例を示している。この例では、調整部７０は、右側の端部と左側の端部との間に形成された枝部７１，７２を有している。枝部７１，７２の右側の端部同士は互いに連結され、枝部７１，７２の左側の端部同士も互いに連結されている。枝部７２は枝部７１よりも長くなっている。枝部７１の両端部には切断予定部７３，７４が設けられている。枝部７２の両端部には切断予定部７５，７６が設けられている。
【００８７】
また、図２２に示した調整部８０は、図２２における上側の端部と下側の端部との間に形成された枝部８１，８２を有している。枝部８１，８２の上側の端部同士は互いに連結され、枝部８１，８２の下側の端部同士も互いに連結されている。枝部８２は枝部８１よりも長くなっている。枝部８１の両端部には切断予定部８３，８４が設けられている。枝部８２の両端部には切断予定部８５，８６が設けられている。
【００８８】
図２２に示した調整部７０では、切断予定部７３〜７６のいずれをも切断しなければ、調整部７０の両端部は枝部７１および枝部７２によって接続される。この状態を第１の状態と呼ぶ。また、調整部７０では、図２３に示したように、切断予定部７５，７６を切断すると調整部７０の両端部は枝部７１によって接続される。この状態を第２の状態と呼ぶ。また、調整部７０では、図２４に示したように、切断予定部７３，７４を切断すると調整部７０の両端部は枝部７２によって接続される。この状態を第３の状態と呼ぶ。切断予定部７３〜７６の切断には、例えば強度の大ききなレーザービームが用いられる。また、切断予定部７３〜７６を切断する際には、切断された部分によって調整部７０に大きな静電容量成分が発生しないように、ある程度の幅をもって切断予定部７３〜７６を切断するのが好ましい。第１の状態と第２の状態と第３の状態とでは、互いに調整部７０のインダクタンスが異なる。調整部７０は直列共振子１６に対して直列に接続されているので、調整部７０のインダクタンスが変化すると直列共振子１６の共振周波数が変化する。このようにして、切断予定部７３〜７６を切断しない状態で直列共振子１６の共振周波数を測定し、必要に応じて、切断予定部７５，７６を切断したり、切断予定部７３，７４を切断したりすることによって、直列共振子１６の共振周波数を調整することが可能である。
【００８９】
同様に、図２２に示した調整部８０では、切断予定部８３〜８６を切断しない状態で並列共振子１７の共振周波数を測定し、必要に応じて、切断予定部８５，８６を切断したり、切断予定部８３，８４を切断したりすることによって、並列共振子１７の共振周波数を調整することが可能である。
【００９０】
上述のように必要に応じて共振子１６，１７の共振周波数を調整した後のチップ１０は、バンプ２１が形成された面を下にして実装基板３０の上面の上に配置され、フリップチップボンディングによって実装基板３０に実装される。このとき、調整部７０の一端部はバンプ２１を介して信号用導体部３３に電気的に接続される。下部電極６３Ａ，６３Ｂはそれぞれバンプ２１を介して信号用導体部３２に電気的に接続される。調整部８０の一端部はバンプ２１を介して接地用導体部３５に電気的に接続される。このようにして、パッケージ化された共振フィルタが形成される。
【００９１】
本実施の形態において、調整部７０，８０における切断予定部は予め定められているので、切断予定部の状態と調整部７０，８０のインダクタンスとの関係は、予め知ることができる。従って、本実施の形態におけるチップ１０では、第１の実施の形態と同様に、共振子１６，１７の電気的特性を測定した後、調整部７０，８０の切断予定部の状態を選択することによって調整部７０，８０のインダクタンスを、予め知られた量だけ変えることができる。従って、本実施の形態によれば、各共振子１６，１７の共振周波数を容易に調整することが可能になる。
【００９２】
なお、本実施の形態において、調整部７０，８０は、切断され得る部分である切断予定部を１つ以上含み、切断予定部の状態に応じてインダクタンスが変化するものであればよい。従って、調整部７０，８０の形状や調整部７０，８０のインダクタンスの調整の方法は、前述の形状や方法に限定されない。また、調整部７０，８０は、切断予定部の状態に応じてキャパシタンスが変化するものであってもよい。また、本実施の形態において、調整部７０，８０の一方を省略してもよい。
【００９３】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００９４】
［第３の実施の形態］
次に、本実施の形態の第３の実施の形態に係る共振フィルタおよびその特性調整方法について説明する。本実施の形態に係る共振フィルタにおけるフィルタ回路は、図９に示したフィルタ回路を基本構成とし、複数の基本構成が縦続接続されて構成されている。
【００９５】
本実施の形態におけるチップ１０は、複数の直列共振子および複数の並列共振子を含んでいる。本実施の形態に係るチップ１０において、複数の直列共振子および並列共振子は、全てが互いに電気的に分離されていてもよいし、一部の直列共振子または並列共振子のみが他の直列共振子または並列共振子から電気的に分離されていてもよい。
【００９６】
図２５は、本実施の形態におけるチップ１０内の共振子の状態の一例を示す回路図である。この例では、チップ１０は、３個の直列共振子１６１，１６２，１６３と３個の並列共振子１７１，１７２，１７３を含み、これらは互いに電気的に分離されている。直列共振子１６１，１６２，１６３の構成は第１の実施の形態における直列共振子１６と同様である。並列共振子１７１，１７２，１７３の構成は第１の実施の形態における並列共振子１７と同様である。
【００９７】
１段目の直列共振子１６１の下部電極１３Ａはフィルタ回路の入力端４１に接続されるようになっている。この直列共振子１６１の上部電極１５Ａにはバンプ２１１，２１３が接続されている。１段目の並列共振子１７１の下部電極１３Ｂは接地されるようになっている。この並列共振子１７１の上部電極１５Ｂにはバンプ２１２が接続されている。２段目の直列共振子１６２の下部電極１３Ａにはバンプ２１４が接続されている。この直列共振子１６２の上部電極１５Ａにはバンプ２１５，２１７が接続されている。２段目の並列共振子１７２の下部電極１３Ｂは接地されるようになっている。この並列共振子１７２の上部電極１５Ｂにはバンプ２１６が接続されている。３段目の直列共振子１６３の下部電極１３Ａにはバンプ２１８が接続されている。この直列共振子１６３の上部電極１５Ａにはバンプ２１９が接続されている。また、この上部電極１５Ａはフィルタ回路の出力端４２に接続されるようになっている。３段目の並列共振子１７３の下部電極１３Ｂは接地されるようになっている。この並列共振子１７３の上部電極１５Ｂにはバンプ２２０が接続されている。
【００９８】
図２５に示した構成のチップ１０が実装される実装基板３０には、バンプ２１１，２１２同士、バンプ２１３，２１４同士、バンプ２１５，２１６同士、バンプ２１７，２１８同士、バンプ２１９，２２０同士をそれぞれ接続する複数の導体部が設けられている。図２５に示した構成のチップ１０を、この実装基板３０に実装すると、上記の組み合わせのバンプ同士が互いに電気的に接続され、３段構成のラダー型フィルタ回路が完成する。なお、図２５に示した構成において、バンプ２１３，２１７を省略し、実装基板３０の１つの導体部によってバンプ２１１，２１２，２１４を接続し、実装基板３０の他の１つの導体部によってバンプ２１５，２１６，２１８を接続するようにしてもよい。
【００９９】
図２６は、本実施の形態におけるチップ１０内の共振子の状態の他の例を示す回路図である。この例では、チップ１０は、３個の直列共振子１６１，１６２，１６３と３個の並列共振子１７１，１７２，１７３を含んでいる。本例では、直列共振子１６１，１６２，１６３は直列に接続されている。
【０１００】
１段目の直列共振子１６１の下部電極１３Ａはフィルタ回路の入力端４１に接続されるようになっている。この直列共振子１６１の上部電極１５Ａにはバンプ２２１が接続されている。１段目の並列共振子１７１の下部電極１３Ｂは接地されるようになっている。この並列共振子１７１の上部電極１５Ｂにはバンプ２２２が接続されている。２段目の直列共振子１６２の下部電極１３Ａは、直列共振子１６１の上部電極１５Ａに接続されている。この直列共振子１６２の上部電極１５Ａにはバンプ２２３が接続されている。２段目の並列共振子１７２の下部電極１３Ｂは接地されるようになっている。この並列共振子１７２の上部電極１５Ｂにはバンプ２２４が接続されている。３段目の直列共振子１６３の下部電極１３Ａは、直列共振子１６２の上部電極１５Ａに接続されている。この直列共振子１６３の上部電極１５Ａにはバンプ２２５が接続されている。また、この上部電極１５Ａはフィルタ回路の出力端４２に接続されるようになっている。３段目の並列共振子１７３の下部電極１３Ｂは接地されるようになっている。この並列共振子１７３の上部電極１５Ｂにはバンプ２２６が接続されている。
【０１０１】
図２６に示した構成のチップ１０が実装される実装基板３０には、バンプ２２１，２２２同士、バンプ２２３，２２４同士、バンプ２２５，２２６同士をそれぞれ接続する複数の導体部が設けられている。図２６に示した構成のチップ１０を、この実装基板３０に実装すると、上記の組み合わせのバンプ同士が互いに電気的に接続され、３段構成のラダー型フィルタ回路が完成する。
【０１０２】
本実施の形態では、チップ１０内において他の共振子から電気的に分離された共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することができる。
【０１０３】
なお、本実施の形態におけるチップ１０内の共振子の状態は、図２５または図２６に示した状態に限らず、少なくとも１つの共振子が、他の共振子から電気的に分離されたものであればよい。また、本実施の形態に係る共振フィルタにおけるフィルタ回路は、図１１に示したフィルタ回路を基本構成とし、複数の基本構成が縦続接続されて構成されたものであってもよい。また、縦続接続する基本構成の数は３に限らない。
【０１０４】
また、本実施の形態において、第２の実施の形態と同様に、チップ１０内において他の共振子から電気的に分離された共振子の電気的特性を調整するための調整部を設けてもよい。
【０１０５】
本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。
【０１０６】
［第４の実施の形態］
次に、本実施の形態の第４の実施の形態に係るデュプレクサについて説明する。図２７は本実施の形態に係るデュプレクサの回路図である。本実施の形態に係るデュプレクサ９０は、図示しないアンテナに接続されるアンテナ端子９１，９２と、アンテナに対して送信信号を出力する図示しない送信回路に接続される送信信号端子９３，９４と、アンテナからの受信信号を入力する図示しない受信回路に接続される受信信号端子９５，９６とを備えている。
【０１０７】
デュプレクサ９０は、更に、送信信号を通過させ、受信信号を遮断する第１のフィルタ９７と、受信信号を通過させ、送信信号を遮断する第２のフィルタ９８とを備えている。フィルタ９７，９８は、それぞれ、２つの入力端子と２つの出力端子とを有している。
【０１０８】
フィルタ９７の２つの入力端子はそれぞれ送信信号端子９３，９４に接続されている。フィルタ９７の２つの出力端子はそれぞれアンテナ端子９１，９２に接続されている。フィルタ９８の一方の入力端子は４分の１波長位相変換器９９を介してアンテナ端子９１に接続され、他方の入力端子はアンテナ端子９２に接続されている。フィルタ９８の２つの出力端子はそれぞれ受信信号端子９５，９６に接続されている。
【０１０９】
本実施の形態に係るデュプレクサ９０では、フィルタ９７，９８の少なくとも一方として、第１ないし第３のいずれかの実施の形態に係る共振フィルタが用いられている。フィルタ９７，９８の双方が第１ないし第３のいずれかの実施の形態に係る共振フィルタである場合には、フィルタ９７の実装基板とフィルタ９８の実装基板は共通であってもよい。
【０１１０】
以下、フィルタ９７，９８の双方が第１の実施の形態に係る共振フィルタであって、且つフィルタ９７の実装基板とフィルタ９８の実装基板が共通である場合の例について説明する。図２８は本例におけるデュプレクサ９０の平面図、図２９は図２８におけるＣ部を拡大して示す平面図である。
【０１１１】
図２８に示したように、この例では、デュプレクサ９０は、実装基板１３０と、この実装基板１３０にフリップチップボンディングによって実装された送信用チップ１０Ｔおよび受信用チップ１０Ｒとを備えている。
【０１１２】
実装基板１３０の一方の面には、一端部が図示しないアンテナに接続される導体部１３１と、それぞれ一端部が導体部１３１の他端部に接続された送信用導体部１３２および受信用導体部１３３と、一端部が送信用導体部１３２の他端部に対して所定の間隔を空けて対向するように配置された送信用導体部１３４と、一端部が受信用導体部１３３の他端部に対して所定の間隔を空けて対向するように配置された受信用導体部１３５とが設けられている。送信用導体部１３４の他端部は図示しない送信回路に接続されるようになっている。送信用導体部１３４の他端部は送信信号端子９３に対応する。受信用導体部１３５の他端部は図示しない受信回路に接続されるようになっている。受信用導体部１３５の他端部は受信信号端子９５に対応する。導体部１３１の一端部はアンテナ端子９１に対応する。
【０１１３】
受信用導体部１３３の一部は、鉤状に屈曲しており、この部分が４分の１波長位相変換器９９になっている。また、図２８における接地用導体部１３６は、図２７における端子９２，９４，９６およびこれらに接続された信号線の部分に対応する。
【０１１４】
実装基板１３０の一方の面には、更に、接地用導体部１３６が設けられている。この接地用導体部１３６は、実装基板１３０の一方の面の大部分を占めている。接地用導体部１３６と導体部１３１〜１３５とは、所定の間隔を空けて隔てられている。接地用導体部１３６は、導体部１３２，１３４の端部同士が対向する領域に向けて突出する突出部１３６ａと、導体部１３３，１３５の端部同士が対向する領域に向けて突出する突出部１３６ｂとを有している。
【０１１５】
送信用チップ１０Ｔは、導体部１３２，１３４の端部同士が対向する領域に配置され、導体部１３２，１３４の各端部と突出部１３６ａの端部に電気的に接続されている。受信用チップ１０Ｒは、導体部１３３，１３５の端部同士が対向する領域に配置され、導体部１３３，１３５の各端部と突出部１３６ｂの端部に電気的に接続されている。チップ１０Ｔ，１０Ｒの構成は、第１の実施の形態におけるチップ１０と同様である。ただし、送信用チップ１０Ｔと受信用チップ１０Ｒとでは、上部電極１５Ａ，１５Ｂの厚みを変える等の方法により、通過帯域を異ならせている。
【０１１６】
図２９に示したように、送信用チップ１０Ｔにおいて、下部電極１３Ａはバンプ２１を介して送信用導体部１３２に電気的に接続される。上部電極１５Ａはバンプ２１を介して送信用導体部１３４に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部１３６の突出部１３６ａに電気的に接続される。上部電極１５Ｂはバンプ２１を介して送信用導体部１３４に電気的に接続される。これにより、フィルタ９７が完成する。
【０１１７】
図示しないが、同様に、受信用チップ１０Ｒにおいて、下部電極１３Ａはバンプ２１を介して受信用導体部１３５に電気的に接続される。上部電極１５Ａはバンプ２１を介して受信用導体部１３３に電気的に接続される。下部電極１３Ｂはバンプ２１を介して接地用導体部１３６の突出部１３６ｂに電気的に接続される。上部電極１５Ｂはバンプ２１を介して受信用導体部１３３に電気的に接続される。これにより、フィルタ９８が完成する。
【０１１８】
本実施の形態に係るデュプレクサ９０では、送信回路から送られてきた送信信号は、フィルタ９７を通過してアンテナに送られる。また、アンテナからの受信信号は、４分の１波長位相変換器９９を通過して、４分の１波長だけ位相がずれた信号に変換された後、フィルタ９８を通過して受信回路に送られる。
【０１１９】
本実施の形態に係るデュプレクサ９０では、フィルタ９７，９８の少なくとも一方として、第１ないし第３のいずれかの実施の形態に係る共振フィルタを用いている。従って、本実施の形態によれば、フィルタ９７，９８の少なくとも一方において、一部の共振子についての電気的特性の測定や調整を行うことによってフィルタの電気的特性を調整し、結果的にデュプレクサ９０の電気的特性を調整することが可能になる。
【０１２０】
本実施の形態におけるその他の構成、作用および効果は、第１ないし第３の実施の形態と同様である。
【０１２１】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、チップを実装基板に実装する方法としては、フリップチップボンディング以外のフェースダウンボンディングを用いもよい。
【０１２２】
【発明の効果】
以上説明したように、請求項１ないし５のいずれかに記載の共振フィルタでは、複数の共振子を有するチップにおいて少なくとも１つの共振子は他の共振子から電気的に分離されている。従って、本発明によれば、チップと実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することが可能になるという効果を奏する。
【０１２３】
また、請求項６記載の共振フィルタの特性調整方法では、請求項１ないし５のいずれかに記載の共振フィルタにおいて、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整し、この調整後のチップを実装基板に実装する。従って、本発明によれば、チップと実装基板とを有する共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、共振フィルタの電気的特性を調整することが可能になるという効果を奏する。
【０１２４】
また、請求項７記載のデュプレクサでは、受信信号を遮断する第１のフィルタと、受信信号を通過させ、送信信号を遮断する第２のフィルタの少なくとも一方を、請求項１ないし５のいずれかに記載の共振フィルタとしている。従って、本発明によれば、この共振フィルタにおいて、一部の共振子について電気的特性の測定や調整を行うことによって、デュプレクサの電気的特性を調整することが可能になるという効果を奏する。
【０１２５】
また、請求項８記載のデュプレクサの特性調整方法では、請求項７記載のデュプレクサにおいて、チップを実装基板に実装する前に、少なくとも１つの共振子について電気的特性を調整し、この調整後のチップを実装基板に実装する。従って、本発明によれば、複数の共振子を有するチップと、このチップが実装された実装基板とを有するデュプレクサにおいて、共振フィルタ内の一部の共振子について電気的特性の調整を行うことによって、デュプレクサの電気的特性を調整することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る共振フィルタの平面図である。
【図２】図１におけるＡ−Ａ線断面を拡大して示す断面図である。
【図３】バンプを形成する前の図１におけるチップの要部を示す平面図である。
【図４】図３のＢ−Ｂ線断面図である。
【図５】バンプを形成した後の図１におけるチップの要部を示す平面図である。
【図６】本発明の第１の実施の形態における実装基板の平面図である。
【図７】図６における下側から見た実装基板の側面図である。
【図８】本発明の第１の実施の形態における実装基板の底面図である。
【図９】本発明の第１の実施の形態におけるフィルタ回路の構成の一例を示す回路図である。
【図１０】図９に示した例におけるチップ内の共振子の状態を示す回路図である。
【図１１】本発明の第１の実施の形態におけるフィルタ回路の構成の他の例を示す回路図である。
【図１２】図１１に示した例におけるチップ内の共振子の状態を示す回路図である。
【図１３】本発明の第１の実施の形態におけるフィルタ回路の設計方法を説明するための説明図である。
【図１４】本発明の第１の実施の形態に対する比較例のチップの構成を示す平面図である。
【図１５】本発明の第１の実施の形態において共振子の電気的特性を測定する方法の一例を説明するための説明図である。
【図１６】本発明の第１の実施の形態における直列共振子のアドミッタンスの周波数特性の測定結果の一例を示す特性図である。
【図１７】本発明の第１の実施の形態における並列共振子のアドミッタンスの周波数特性の測定結果の一例を示す特性図である。
【図１８】図１６に示した特性の直列共振子と図１７に示した特性の並列共振子とを用いて構成したフィルタ回路の伝送特性の測定結果を示す特性図である。
【図１９】本発明の第１の実施の形態における並列共振子のアドミッタンスの周波数特性の測定結果の他の例を示す特性図である。
【図２０】図１６に示した特性の直列共振子と図１９に示した特性の並列共振子とを用いて構成したフィルタ回路の伝送特性の測定結果を示す特性図である。
【図２１】本発明の第２の実施の形態に係る共振フィルタにおけるチップ内の共振子の状態を示す回路図である。
【図２２】本発明の第２の実施の形態におけるチップの要部を示す平面図である。
【図２３】図２２に示したチップの状態の一例を示す平面図である。
【図２４】図２２に示したチップの状態の他の例を示す平面図である。
【図２５】本発明の第３の実施の形態におけるチップ内の共振子の状態の一例を示す回路図である。
【図２６】本発明の第３の実施の形態におけるチップ内の共振子の状態の他の例を示す回路図である。
【図２７】本発明の第４の実施の形態に係るデュプレクサの回路図である。
【図２８】本発明の第４の実施の形態に係るデュプレクサの構成の一例を示す平面図である。
【図２９】図２８におけるＣ部を拡大して示す平面図である。
【符号の説明】
１…共振フィルタ、１０…チップ、１１…基体、１２…バリア層、１３Ａ，１３Ｂ…下部電極、１４…圧電薄膜、１５Ａ，１５Ｂ…上部電極、１６…直列共振子、１７…並列共振子、２１…バンプ、３０…実装基板、３２，３３…信号用導体部、３４，３５…接地用導体部。
Claims (8)
- 複数の共振子を含むフィルタ回路を有する共振フィルタであって、
前記複数の共振子を有すると共に、少なくとも１つの共振子は他の共振子から電気的に分離された状態となっているチップと、
前記チップが実装された実装基板とを備え、
前記チップは、フィルタ回路が完成するように前記少なくとも１つの共振子と他の共振子とを電気的に接続するための外部の導体との電気的接続のための複数の接続電極を有し、
前記実装基板は、前記チップが実装される際に前記チップの前記接続電極に電気的に接続されることによって、フィルタ回路が完成するように前記少なくとも１つの共振子と他の共振子とを電気的に接続する導体部を有し、
前記共振子は、圧電性を有する圧電薄膜と、前記圧電薄膜の両面に配置され、前記圧電薄膜に対して励振用電圧を印加するための２つの励振用電極とを有し、
前記少なくとも１つの共振子の一方の励振用電極は、前記チップの外面に露出していることを特徴とする共振フィルタ。 - 前記フィルタ回路は、直列共振子と並列共振子とを含むラダー型のフィルタ回路であることを特徴とする請求項１記載の共振フィルタ。
- 前記チップは、フェースダウンボンディングによって前記実装基板に実装されていることを特徴とする請求項１または２記載の共振フィルタ。
- 前記チップは、フリップチップボンディングによって前記実装基板に実装されていることを特徴とする請求項３記載の共振フィルタ。
- 前記チップは、前記複数の共振子の他に、他の共振子から分離された共振子の電気的特性を調整するための調整部を有することを特徴とする請求項１ないし４のいずれかに記載の共振フィルタ。
- 請求項１ないし５のいずれかに記載の共振フィルタの電気的特性を調整する方法であって、
前記チップを前記実装基板に実装する前に、前記少なくとも１つの共振子の前記一方の励振用電極の厚みを変えることによって前記少なくとも１つの共振子の電気的特性を調整する工程と、
前記調整後の前記チップを前記実装基板に実装する工程と
を備えたことを特徴とする共振フィルタの特性調整方法。 - 送信信号を通過させ、受信信号を遮断する第１のフィルタと、受信信号を通過させ、送信信号を遮断する第２のフィルタとを備え、アンテナに接続されるデュプレクサであって、前記第１のフィルタと第２のフィルタの少なくとも一方は、請求項１ないし５のいずれかに記載の共振フィルタであることを特徴とするデュプレクサ。
- 請求項７記載のデュプレクサの電気的特性を調整する方法であって、
前記共振フィルタの前記チップを前記実装基板に実装する前に、前記少なくとも１つの共振子の前記一方の励振用電極の厚みを変えることによって前記少なくとも１つの共振子の電気的特性を調整する工程と、
前記調整後の前記チップを前記実装基板に実装する工程と
を備えたことを特徴とするデュプレクサの特性調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291381A JP4711101B2 (ja) | 2001-09-25 | 2001-09-25 | 共振フィルタ、デュプレクサならびにこれらの特性調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291381A JP4711101B2 (ja) | 2001-09-25 | 2001-09-25 | 共振フィルタ、デュプレクサならびにこれらの特性調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101385A JP2003101385A (ja) | 2003-04-04 |
| JP4711101B2 true JP4711101B2 (ja) | 2011-06-29 |
Family
ID=19113533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291381A Expired - Lifetime JP4711101B2 (ja) | 2001-09-25 | 2001-09-25 | 共振フィルタ、デュプレクサならびにこれらの特性調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4711101B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778902B2 (ja) | 2003-04-28 | 2006-05-24 | 富士通メディアデバイス株式会社 | 分波器及び電子装置 |
| JP4791181B2 (ja) * | 2005-12-28 | 2011-10-12 | 京セラ株式会社 | 薄膜バルク音響波共振子、それを備えるフィルタおよび通信装置ならびに薄膜バルク音響波共振子の製造方法 |
| WO2012177654A2 (en) * | 2011-06-20 | 2012-12-27 | The Regents Of The University Of California | Neuron recording system |
| CN118020250A (zh) * | 2021-09-30 | 2024-05-10 | 株式会社村田制作所 | 弹性波装置 |
| WO2023248823A1 (ja) * | 2022-06-21 | 2023-12-28 | 京セラ株式会社 | フィルタデバイス、多層基板及び通信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957024U (ja) * | 1982-10-06 | 1984-04-13 | 株式会社村田製作所 | ラダ−型圧電フイルタ |
| JPH1070427A (ja) * | 1996-08-28 | 1998-03-10 | Matsushita Electric Ind Co Ltd | 圧電ラダーフィルタの周波数調整方法及びパッケージ構造。 |
-
2001
- 2001-09-25 JP JP2001291381A patent/JP4711101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101385A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45419E1 (en) | Surface acoustic wave device and method of fabricating the same | |
| US7084718B2 (en) | Band elimination filter, filter device, antenna duplexer and communication apparatus | |
| KR101708893B1 (ko) | 체적 음향 공진기 구조 및 제조 방법 | |
| US7233218B2 (en) | Air-gap type FBAR, and duplexer using the FBAR | |
| US7116187B2 (en) | Saw element and saw device | |
| US7453333B2 (en) | Surface acoustic wave apparatus and communications equipment | |
| US7224105B2 (en) | Piezoelectric element, composite piezoelectric element, and filter, duplexer and communication equipment using the same | |
| KR101044972B1 (ko) | 탄성 표면파 디바이스 | |
| US6778038B2 (en) | Piezoelectric resonant filter, duplexer, and method of manufacturing same | |
| JP2007258832A (ja) | 弾性表面波素子、弾性表面波装置、弾性表面波装置の製造方法、通信装置、送信装置および受信装置 | |
| US20050110596A1 (en) | Filter using piezoelectric resonator | |
| KR100415210B1 (ko) | 탄성표면파소자와 탄성표면파장치 | |
| JP3952464B2 (ja) | デュプレクサ | |
| JP5286016B2 (ja) | フィルタおよびデュプレクサ、ならびにフィルタの製造方法 | |
| JP4711101B2 (ja) | 共振フィルタ、デュプレクサならびにこれらの特性調整方法 | |
| JP3869919B2 (ja) | 弾性表面波装置 | |
| KR101760029B1 (ko) | 체적 음향 공진기 구조 및 제조 방법 | |
| JP5038452B2 (ja) | 弾性表面波装置および通信装置 | |
| JPH0832402A (ja) | 弾性表面波装置、移動無線機用分波器および移動無線装置 | |
| JP3822470B2 (ja) | 圧電共振子、フィルタ、デュプレクサならびに圧電共振子の共振周波数調整方法 | |
| JP2000223989A (ja) | 弾性表面波装置 | |
| JP2003008394A (ja) | 弾性表面波装置、および、これを搭載した通信装置 | |
| JP2003101376A (ja) | 共振デバイス、共振フィルタ、デュプレクサならびにこれらの特性調整方法 | |
| JP2005079694A (ja) | 分波器 | |
| JP2003179460A (ja) | 圧電共振フィルタ、デュプレクサならびにこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4711101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |