JP2003086493A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003086493A JP2003086493A JP2001276891A JP2001276891A JP2003086493A JP 2003086493 A JP2003086493 A JP 2003086493A JP 2001276891 A JP2001276891 A JP 2001276891A JP 2001276891 A JP2001276891 A JP 2001276891A JP 2003086493 A JP2003086493 A JP 2003086493A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- slit
- manufacturing
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 微細なパターンを有する半導体装置を高い再
現性を有して高精度で製造する方法を提供する。 【解決手段】 半導体基板上に被加工材料の層を形成
し、形成された被加工材料層上にスリットを含むレジス
トパターンを形成し、次いで、前記レジストパターンを
加熱して熱変形させ、熱変形した前記レジストパターン
をマスクパターンにして前記被加工材料層をエッチング
する工程とからなる半導体装置の製造方法。
現性を有して高精度で製造する方法を提供する。 【解決手段】 半導体基板上に被加工材料の層を形成
し、形成された被加工材料層上にスリットを含むレジス
トパターンを形成し、次いで、前記レジストパターンを
加熱して熱変形させ、熱変形した前記レジストパターン
をマスクパターンにして前記被加工材料層をエッチング
する工程とからなる半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特に半導体基板上に微細パターンを形成す
るためのレジストパターンの作製に関するものである。
方法に関し、特に半導体基板上に微細パターンを形成す
るためのレジストパターンの作製に関するものである。
【０００２】
【従来の技術】電子機器の機能および性能の向上に伴っ
て、そこに搭載される半導体集積回路も高集積化が求め
られ、そのために半導体集積回路の製造工程においては
微細な加工技術が必要となっている。半導体基板上に堆
積させた基材（被加工材料）、例えば、ポリシリコン
膜、金属薄膜、シリコン窒化膜、シリコン酸化膜等に所
望のパターンを形成する方法を図４を用いて説明する。
て、そこに搭載される半導体集積回路も高集積化が求め
られ、そのために半導体集積回路の製造工程においては
微細な加工技術が必要となっている。半導体基板上に堆
積させた基材（被加工材料）、例えば、ポリシリコン
膜、金属薄膜、シリコン窒化膜、シリコン酸化膜等に所
望のパターンを形成する方法を図４を用いて説明する。
【０００３】図４において、１は半導体基板、２は所望
のパターンに形成される基材、３はフォトレジストパタ
ーンを示している。まず、半導体基板１の上にシリコン
酸化膜等の基材２を堆積させ、この基材２上にフォトリ
ソグラフ技術により所望するレジストパターン３を形成
する（ステップ１）。
のパターンに形成される基材、３はフォトレジストパタ
ーンを示している。まず、半導体基板１の上にシリコン
酸化膜等の基材２を堆積させ、この基材２上にフォトリ
ソグラフ技術により所望するレジストパターン３を形成
する（ステップ１）。
【０００４】次いで、レジストパターン３をマスクパタ
ーンとして、エッチング技術により、基材２を加工して
基材パターン２’を形成する（ステップ２）。この場
合、レジストパターン３はエッチングに対する耐性、つ
まり基材２に対して大きな選択比を有する必要がある。
次いで、不要となったレジストパターン５を除去するこ
とにより、所望の基材パターン２’が半導体基板１上に
形成される（ステップ３）。
ーンとして、エッチング技術により、基材２を加工して
基材パターン２’を形成する（ステップ２）。この場
合、レジストパターン３はエッチングに対する耐性、つ
まり基材２に対して大きな選択比を有する必要がある。
次いで、不要となったレジストパターン５を除去するこ
とにより、所望の基材パターン２’が半導体基板１上に
形成される（ステップ３）。
【０００５】上記のレジストパターン３を形成する際、
露光装置が用いられる。露光装置として一般的に利用さ
れているのは、縮小投影露光装置である。縮小投影露光
装置は、通常、i 線（３６５nm）、KrF エキシマレーザ
ー（２４８nm）、ArF エキシマレーザー（１９３nm）等
を光源に用いる。これらの光源は、その波長が短くなる
ほど、微細なフォトレジストパターンを形成できる。例
えば、KrF エキシマレーザーを光源に用いた場合、その
解像限界は一般的に０．１２〜０．１５μｍである。
露光装置が用いられる。露光装置として一般的に利用さ
れているのは、縮小投影露光装置である。縮小投影露光
装置は、通常、i 線（３６５nm）、KrF エキシマレーザ
ー（２４８nm）、ArF エキシマレーザー（１９３nm）等
を光源に用いる。これらの光源は、その波長が短くなる
ほど、微細なフォトレジストパターンを形成できる。例
えば、KrF エキシマレーザーを光源に用いた場合、その
解像限界は一般的に０．１２〜０．１５μｍである。
【０００６】従来のフォトリソグラフ技術による解像限
界を超える微細なレジストパターンを形成する方法とし
て、レジストパターンを加熱することにより熱変形（リ
フロー）させ、ホールの内径やラインパターンの分離幅
を縮小するサーマルフロー法がある。図５は、サーマル
フロー法によりフォトレジストパターンの分離幅を縮小
する工程の概略を示す。
界を超える微細なレジストパターンを形成する方法とし
て、レジストパターンを加熱することにより熱変形（リ
フロー）させ、ホールの内径やラインパターンの分離幅
を縮小するサーマルフロー法がある。図５は、サーマル
フロー法によりフォトレジストパターンの分離幅を縮小
する工程の概略を示す。
【０００７】図５において、まず半導体基板１上に、分
離幅４を有してレジストパターン３を形成し（ステップ
１）、次にサーマルフローによって上記のレジストパタ
ーン３をパターン５のように熱変形させることにより、
微小なスペース６を熱変形したパターン５どうしの間に
形成する（ステップ２）。次いで、図示はしないが、熱
変形したパターン５をマスクとして、基材２をエッチン
グすることにより、微細なスペースを互いの間に有する
基材パターン２’が形成される。
離幅４を有してレジストパターン３を形成し（ステップ
１）、次にサーマルフローによって上記のレジストパタ
ーン３をパターン５のように熱変形させることにより、
微小なスペース６を熱変形したパターン５どうしの間に
形成する（ステップ２）。次いで、図示はしないが、熱
変形したパターン５をマスクとして、基材２をエッチン
グすることにより、微細なスペースを互いの間に有する
基材パターン２’が形成される。
【０００８】
【発明が解決しようとする課題】上記したサーマルフロ
ーが施されたレジストパターン５は、サーマルフローが
施される以前のレジストパターン３のパターン長（線
幅）によって、パターン５の端部における変形の形態が
異なることが知られている。図６〜図８は、上記のパタ
ーン長が異なる３つのレジストパターン３を用いて、基
材２をエッチングし、所望の基材パターン２’を形成す
る工程をそれぞれ示す概略断面図である。
ーが施されたレジストパターン５は、サーマルフローが
施される以前のレジストパターン３のパターン長（線
幅）によって、パターン５の端部における変形の形態が
異なることが知られている。図６〜図８は、上記のパタ
ーン長が異なる３つのレジストパターン３を用いて、基
材２をエッチングし、所望の基材パターン２’を形成す
る工程をそれぞれ示す概略断面図である。
【０００９】レジストパターン３のパターン長３ａが微
小な場合、図６のステップ２に示すように、熱変形した
パターン５の断面は、側面が横に張り出した形状とな
る。この形状は、基材２と熱変形したパターン５の端部
との接触点Ｐにおいて、パターン５に引いた接線と基材
２表面のなす角a が９０°＜ａ＜１８０°となる。この
ようなパターン５の形状を以後、「逆テーパー形状」と
称する。
小な場合、図６のステップ２に示すように、熱変形した
パターン５の断面は、側面が横に張り出した形状とな
る。この形状は、基材２と熱変形したパターン５の端部
との接触点Ｐにおいて、パターン５に引いた接線と基材
２表面のなす角a が９０°＜ａ＜１８０°となる。この
ようなパターン５の形状を以後、「逆テーパー形状」と
称する。
【００１０】レジストパターン３のパターン長３ａが少
し大きくなった場合、図７のステップ２に示すように、
熱変形したパターン５の断面は、側面が垂直に近い形状
となる。この形状は、前記角a がa ≒９０°となり、以
後「垂直形状」と称する。レジストパターン３のパター
ン長３ａがさらに大きくなった場合、図８のステップ２
に示すように、熱変形したパターン５の断面は、側面が
なだらかな形状となる。この形状は、前記角a が０°＜
a ＜９０°となり、以後「順テーパー形状」と称する。
し大きくなった場合、図７のステップ２に示すように、
熱変形したパターン５の断面は、側面が垂直に近い形状
となる。この形状は、前記角a がa ≒９０°となり、以
後「垂直形状」と称する。レジストパターン３のパター
ン長３ａがさらに大きくなった場合、図８のステップ２
に示すように、熱変形したパターン５の断面は、側面が
なだらかな形状となる。この形状は、前記角a が０°＜
a ＜９０°となり、以後「順テーパー形状」と称する。
【００１１】図８に示した、順テーパー形状のパターン
５をマスクパターンとして、基材２をエッチングする
際、パターン５と基材２とのエッチング選択性が不充分
であれば、図８のステップ３に示すように、基材２のエ
ッチングの際に、パターン５自体が減少する。パターン
５の減少によってパターン５の裾部分でパターン５の層
厚が序々に薄くなるため、形成される基材パターン２’
は部分的に厚さの減少を生じる。これは、図８のステッ
プ４に示すように、基材パターン２’のエッジ部分（図
中円内）での形状不良となったりするので、所望する長
さの基材パターン２’が得られないという問題があっ
た。
５をマスクパターンとして、基材２をエッチングする
際、パターン５と基材２とのエッチング選択性が不充分
であれば、図８のステップ３に示すように、基材２のエ
ッチングの際に、パターン５自体が減少する。パターン
５の減少によってパターン５の裾部分でパターン５の層
厚が序々に薄くなるため、形成される基材パターン２’
は部分的に厚さの減少を生じる。これは、図８のステッ
プ４に示すように、基材パターン２’のエッジ部分（図
中円内）での形状不良となったりするので、所望する長
さの基材パターン２’が得られないという問題があっ
た。
【００１２】この発明は上記問題点に鑑みてなされたも
のであり、微細なパターンを有する半導体装置を高い再
現性を有して高精度で製造する方法を提供することを目
的とする。
のであり、微細なパターンを有する半導体装置を高い再
現性を有して高精度で製造する方法を提供することを目
的とする。
【００１３】
【課題を解決するための手段】この発明によれば、半導
体基板上に被加工材料の層を形成し、形成された被加工
材料層上にスリットを含むレジストパターンを形成し、
次いで、前記レジストパターンを加熱して熱変形させ、
熱変形した前記レジストパターンをマスクパターンにし
て前記被加工材料層をエッチングする工程とからなる半
導体装置の製造方法が提供される。
体基板上に被加工材料の層を形成し、形成された被加工
材料層上にスリットを含むレジストパターンを形成し、
次いで、前記レジストパターンを加熱して熱変形させ、
熱変形した前記レジストパターンをマスクパターンにし
て前記被加工材料層をエッチングする工程とからなる半
導体装置の製造方法が提供される。
【００１４】すなわち、本発明者らは、サーマルフロー
による加熱前のレジストパターンと加熱後のレジストパ
ターンを比較検討し、レジストパターンの熱変形特性を
調べたところ、加熱前のレジストパターンに所定のスリ
ットを形成することにより、所望のパターン長を有する
被加工材料層パターンを得ることができる半導体装置の
製造方法を見出した。
による加熱前のレジストパターンと加熱後のレジストパ
ターンを比較検討し、レジストパターンの熱変形特性を
調べたところ、加熱前のレジストパターンに所定のスリ
ットを形成することにより、所望のパターン長を有する
被加工材料層パターンを得ることができる半導体装置の
製造方法を見出した。
【００１５】この発明における半導体装置としては、Ｍ
ＯＳ型トランジスタ等の半導体素子を基板上に搭載した
装置全般を示すものであり、半導体素子の種類や形状等
は特に限定されない。この発明における半導体基板とし
ては、従来のシリコン基板、ガラス基板等が挙げられる
が、その材料等は特に限定されない。この発明における
レジストパターンは、従来のリソグラフィ技術により形
成することができる。すなわち、露光装置と、露光光に
適したレジストによって微細加工が可能な従来のリソグ
ラフィ技術を用いることができる。レジストパターンを
構成するレジストとしては、光、Ｘ線、電子線等に反応
する一般的な感光性材料を利用することができるが、こ
の発明では、高い選択比と高解像力を有する点で、化学
増幅型レジスト等のレジストが好ましい。この発明にお
ける被加工材料としては、電極等を形成する金属、平坦
化膜を形成する樹脂等が挙げられるが、特に限定されな
い。
ＯＳ型トランジスタ等の半導体素子を基板上に搭載した
装置全般を示すものであり、半導体素子の種類や形状等
は特に限定されない。この発明における半導体基板とし
ては、従来のシリコン基板、ガラス基板等が挙げられる
が、その材料等は特に限定されない。この発明における
レジストパターンは、従来のリソグラフィ技術により形
成することができる。すなわち、露光装置と、露光光に
適したレジストによって微細加工が可能な従来のリソグ
ラフィ技術を用いることができる。レジストパターンを
構成するレジストとしては、光、Ｘ線、電子線等に反応
する一般的な感光性材料を利用することができるが、こ
の発明では、高い選択比と高解像力を有する点で、化学
増幅型レジスト等のレジストが好ましい。この発明にお
ける被加工材料としては、電極等を形成する金属、平坦
化膜を形成する樹脂等が挙げられるが、特に限定されな
い。
【００１６】この発明のスリットは、レジストパターン
の表面を、一辺が所定長さを有する小部分に区画するよ
うレジストパターンの表面に所定のスリット幅を有して
形成されることを特徴とする。このようなスリットは、
レジストパターンを加熱して熱変形させることにより、
被加工材料層とレジストパターンの端部との接触点でレ
ジストパターンに引いた接線と被加工材料層面のなす角
が少なくとも９０°となるレジストパターンを形成す
る。スリットは、レジストパターンの熱変形によってフ
ォトレジストパターンに埋め込まれるよう形成すること
により、エッチングの際に従来のプロセスをそのまま用
いることができる。
の表面を、一辺が所定長さを有する小部分に区画するよ
うレジストパターンの表面に所定のスリット幅を有して
形成されることを特徴とする。このようなスリットは、
レジストパターンを加熱して熱変形させることにより、
被加工材料層とレジストパターンの端部との接触点でレ
ジストパターンに引いた接線と被加工材料層面のなす角
が少なくとも９０°となるレジストパターンを形成す
る。スリットは、レジストパターンの熱変形によってフ
ォトレジストパターンに埋め込まれるよう形成すること
により、エッチングの際に従来のプロセスをそのまま用
いることができる。
【００１７】スリットをフォトレジストパターンに形成
するための具体的な手法としては、フォトレジストパタ
ーンを形成するためのフォトマスクに所定幅のスリット
パターンを描画し、レジストパターンを形成する際、前
記フォトマスクを用いてフォトレジストパターンと前記
スリットを同時に形成する方法が挙げられる。この方法
を用いれば、スリットの形成を容易にかつ迅速に行うこ
とができる。
するための具体的な手法としては、フォトレジストパタ
ーンを形成するためのフォトマスクに所定幅のスリット
パターンを描画し、レジストパターンを形成する際、前
記フォトマスクを用いてフォトレジストパターンと前記
スリットを同時に形成する方法が挙げられる。この方法
を用いれば、スリットの形成を容易にかつ迅速に行うこ
とができる。
【００１８】スリットは、被加工材料の所望する加工幅
に応じたスリット幅を有してレジストパターン上に形成
されるので、スリット幅の設定を容易に行うことができ
る。
に応じたスリット幅を有してレジストパターン上に形成
されるので、スリット幅の設定を容易に行うことができ
る。
【００１９】
【発明の実施の形態】以下、図面に基づいてこの発明の
実施の形態を説明するが、これらによってこの発明は限
定されるものではない。図１および図２は、この発明の
半導体装置の製造方法を用いて製造される半導体装置
と、その製造工程の実施の一形態を説明する図である。
図１のステップ１〜３で示された各平面図における断面
Ａ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’が、図２に示された
ステップ１〜３の各断面図に対応する。
実施の形態を説明するが、これらによってこの発明は限
定されるものではない。図１および図２は、この発明の
半導体装置の製造方法を用いて製造される半導体装置
と、その製造工程の実施の一形態を説明する図である。
図１のステップ１〜３で示された各平面図における断面
Ａ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’が、図２に示された
ステップ１〜３の各断面図に対応する。
【００２０】図１および図２の各ステップ３に示すよう
に、この実施の形態では、半導体基板１、例えば、トラ
ンジスタ等の素子が組み込まれたシリコン単結晶基板１
上に、ポリシリコン膜からなる半導体素子の基材パター
ン２’が形成された半導体装置を製造する。
に、この実施の形態では、半導体基板１、例えば、トラ
ンジスタ等の素子が組み込まれたシリコン単結晶基板１
上に、ポリシリコン膜からなる半導体素子の基材パター
ン２’が形成された半導体装置を製造する。
【００２１】図１および図２を参照しながら、上記半導
体装置の製造方法を説明する。なお、以下に記する半導
体装置の製造条件は、従来の半導体製造における製造条
件で十分であり、従来の製造条件と共通する製造条件
は、特段の場合を除いてその詳細な説明を省略する。
体装置の製造方法を説明する。なお、以下に記する半導
体装置の製造条件は、従来の半導体製造における製造条
件で十分であり、従来の製造条件と共通する製造条件
は、特段の場合を除いてその詳細な説明を省略する。
【００２２】まず、半導体基板１の表面に、加工すべき
基材２を堆積させる。この例では、ポリシリコン膜を厚
さ約２０００nmに堆積させて平坦な基材２を層形成し
た。次いで、この基材２上に、フォトリソグラフ技術を
用いて、図中（ｂ）および（ｃ）で示した２つの異なる
形状のフォトレジストパターン（以下、レジストパター
ン３と称する）をそれぞれ形成した（ステップ１）。こ
れらのレジストパターン３はともに膜厚０．７μｍで形
成され、幅０．５μｍ、長さ１０μｍのラインが０．２
μｍの分離幅４を有して繰り返して複数本並んで形成さ
れたパターン（ｂ）と、幅２μｍ、長さ１０μｍのライ
ンが１本形成されたパターン（ｃ）とが混在するもので
ある。
基材２を堆積させる。この例では、ポリシリコン膜を厚
さ約２０００nmに堆積させて平坦な基材２を層形成し
た。次いで、この基材２上に、フォトリソグラフ技術を
用いて、図中（ｂ）および（ｃ）で示した２つの異なる
形状のフォトレジストパターン（以下、レジストパター
ン３と称する）をそれぞれ形成した（ステップ１）。こ
れらのレジストパターン３はともに膜厚０．７μｍで形
成され、幅０．５μｍ、長さ１０μｍのラインが０．２
μｍの分離幅４を有して繰り返して複数本並んで形成さ
れたパターン（ｂ）と、幅２μｍ、長さ１０μｍのライ
ンが１本形成されたパターン（ｃ）とが混在するもので
ある。
【００２３】これらのレジストパターン３の表面には、
複数のスリット２５が一定間隔で配列するように形成さ
れる。これにより、レジストパターン３の表面は、スリ
ット２５を介して互いに隣接する小部分１３に区画され
る。これらのスリット２５は、レジストパターン３を形
成するためのフォトマスク（図示せず）に予め所定幅の
スリットパターンを描画し、前記のフォトリソグラフ技
術を用いてレジストパターン３を形成した際、上記のフ
ォトマスクを用いてレジストパターン３と同時に形成し
たものである。スリット２５は、後記するサーマルフロ
ープロセスによって熱変形したフォトレジストのパター
ンが前記した「順テーパー形状」になるのを防止するた
めに形成され、サーマルフロープロセスによって熱変形
したフォトレジストのパターン（以下、変形レジストパ
ターン５と称する）に埋め込まれて消失する。
複数のスリット２５が一定間隔で配列するように形成さ
れる。これにより、レジストパターン３の表面は、スリ
ット２５を介して互いに隣接する小部分１３に区画され
る。これらのスリット２５は、レジストパターン３を形
成するためのフォトマスク（図示せず）に予め所定幅の
スリットパターンを描画し、前記のフォトリソグラフ技
術を用いてレジストパターン３を形成した際、上記のフ
ォトマスクを用いてレジストパターン３と同時に形成し
たものである。スリット２５は、後記するサーマルフロ
ープロセスによって熱変形したフォトレジストのパター
ンが前記した「順テーパー形状」になるのを防止するた
めに形成され、サーマルフロープロセスによって熱変形
したフォトレジストのパターン（以下、変形レジストパ
ターン５と称する）に埋め込まれて消失する。
【００２４】スリット２５の形成条件を以下に説明す
る。この実施の形態では、レジストパターン３の熱変形
特性を把握し、サーマルフロープロセス後の変形レジス
トパターン５を前記した「逆テーパー形状」とするため
の条件を図３のグラフから求めた。図３は、図１および
図２のレジストパターン３と同一の材料で膜厚０．７７
μｍに形成された試験用レジストパターンを、加熱温度
１３７℃、熱処理時間９０秒のサーマルフロープロセス
で処理した場合におけるサーマルフロープロセス前のパ
ターン長とサーマルフロープロセス後のリフロー量の関
係を示すグラフである。このパターン長は、図６〜図８
のステップ１に示したレジストパターン３のパターン長
３ａに相当し、リフロー量とはサーマルフロープロセス
によるレジストパターン３の熱変形量（変形長さ）を意
味する。
る。この実施の形態では、レジストパターン３の熱変形
特性を把握し、サーマルフロープロセス後の変形レジス
トパターン５を前記した「逆テーパー形状」とするため
の条件を図３のグラフから求めた。図３は、図１および
図２のレジストパターン３と同一の材料で膜厚０．７７
μｍに形成された試験用レジストパターンを、加熱温度
１３７℃、熱処理時間９０秒のサーマルフロープロセス
で処理した場合におけるサーマルフロープロセス前のパ
ターン長とサーマルフロープロセス後のリフロー量の関
係を示すグラフである。このパターン長は、図６〜図８
のステップ１に示したレジストパターン３のパターン長
３ａに相当し、リフロー量とはサーマルフロープロセス
によるレジストパターン３の熱変形量（変形長さ）を意
味する。
【００２５】図３によれば、サーマルフロープロセス前
のパターン長が約０．４５μｍのとき、サーマルフロー
プロセス後のリフロー量は最大の０．１１〜０．１３μ
ｍとなり、サーマルフロープロセス前のパターン長が約
１．１μｍを超えると、サーマルフロープロセス後のリ
フロー量（長さの変化量）はマイナスに転じること、す
なわち、レジストパターン３が収縮することがわかる。
つまり、レジストパターン３は、サーマルフロープロセ
ス前のパターン長が約１．１μｍ以下のパターンにおい
てサーマルフロー後に膨張して逆テーパー形状となり、
前記パターン長が約１．１μｍ近傍のパターンでは垂直
形状になり、前記パターン長が約１．１μｍを超えるパ
ターンでは収縮して順テーパー形状になる。
のパターン長が約０．４５μｍのとき、サーマルフロー
プロセス後のリフロー量は最大の０．１１〜０．１３μ
ｍとなり、サーマルフロープロセス前のパターン長が約
１．１μｍを超えると、サーマルフロープロセス後のリ
フロー量（長さの変化量）はマイナスに転じること、す
なわち、レジストパターン３が収縮することがわかる。
つまり、レジストパターン３は、サーマルフロープロセ
ス前のパターン長が約１．１μｍ以下のパターンにおい
てサーマルフロー後に膨張して逆テーパー形状となり、
前記パターン長が約１．１μｍ近傍のパターンでは垂直
形状になり、前記パターン長が約１．１μｍを超えるパ
ターンでは収縮して順テーパー形状になる。
【００２６】したがって、図１および図２に示したレジ
ストパターン３にスリット２５を形成しなければ、サー
マルフロープロセス後の変形レジストパターンの端部
は、図８のステップ２に示すように、順テーパー形状と
なる。また、レジストパターンにスリット２５を形成し
ない場合、図１のステップ２においてB −B ’と直交す
る方向の前記変形レジストパターンの端部は、パターン
（ｂ）および（ｃ）の双方において、ともに順テーパー
形状となることは理解されるであろう。
ストパターン３にスリット２５を形成しなければ、サー
マルフロープロセス後の変形レジストパターンの端部
は、図８のステップ２に示すように、順テーパー形状と
なる。また、レジストパターンにスリット２５を形成し
ない場合、図１のステップ２においてB −B ’と直交す
る方向の前記変形レジストパターンの端部は、パターン
（ｂ）および（ｃ）の双方において、ともに順テーパー
形状となることは理解されるであろう。
【００２７】そこで、前記の試験用レジストパターンで
は、スリット２５を、スリット幅０．１μｍを有して、
図３に示されたリフロー量が最大になる間隔０．４５μ
ｍで形成することにより、スリット２５で区画されたレ
ジストパターン３の小部分１３のそれぞれが略均等に膨
張し、基材２と変形レジストパターン５の端部との接触
点Ｐで変形レジストパターン５に引いた接線と基材２上
面のなす角ａが少なくとも９０°となる逆テーパー形状
の変形レジストパターン５が形成される。これらのスリ
ット２５は、サーマルフロープロセスによって熱変形し
た変形レジストパターン５に埋め込まれて消失する。
は、スリット２５を、スリット幅０．１μｍを有して、
図３に示されたリフロー量が最大になる間隔０．４５μ
ｍで形成することにより、スリット２５で区画されたレ
ジストパターン３の小部分１３のそれぞれが略均等に膨
張し、基材２と変形レジストパターン５の端部との接触
点Ｐで変形レジストパターン５に引いた接線と基材２上
面のなす角ａが少なくとも９０°となる逆テーパー形状
の変形レジストパターン５が形成される。これらのスリ
ット２５は、サーマルフロープロセスによって熱変形し
た変形レジストパターン５に埋め込まれて消失する。
【００２８】図１および図２の各ステップ１に示したレ
ジストパターン３の分離幅４は、この実施の形態では、
その値を０．２μｍとしている。この分離幅４は、使用
する露光装置の解像度で決まる量であり、この分離幅を
さらに小さくするためには、より解像度の高い、換言す
ればより高価な露光装置を必要とする。しかし、この発
明では、前記のようにレジストパターン３に形成された
スリット２５によってサーマルフロープロセス後の変形
レジストパターン５の形状を制御することができるの
で、高価な露光装置を必要とせずに、従来の露光装置の
解像度よりも微細な加工を行なうことができる。スリッ
ト２５は、スリット２５を介して隣接する変形レジスト
パターン５の各小部分１３の膨張を吸収できる程度の深
さを有することが好ましい。この実施の形態では、スリ
ット２５の深さを０．５〜０．７μｍとしている。
ジストパターン３の分離幅４は、この実施の形態では、
その値を０．２μｍとしている。この分離幅４は、使用
する露光装置の解像度で決まる量であり、この分離幅を
さらに小さくするためには、より解像度の高い、換言す
ればより高価な露光装置を必要とする。しかし、この発
明では、前記のようにレジストパターン３に形成された
スリット２５によってサーマルフロープロセス後の変形
レジストパターン５の形状を制御することができるの
で、高価な露光装置を必要とせずに、従来の露光装置の
解像度よりも微細な加工を行なうことができる。スリッ
ト２５は、スリット２５を介して隣接する変形レジスト
パターン５の各小部分１３の膨張を吸収できる程度の深
さを有することが好ましい。この実施の形態では、スリ
ット２５の深さを０．５〜０．７μｍとしている。
【００２９】このようなスリット２５をスリット幅０．
１μｍで形成するために、フォトマスクにはスリットパ
ターンが形成される。しかし、スリット２５自体は、上
記のような膨張を吸収できる程度の幅および深さを有し
ておればよいので、高い解像度を必要としない。したが
って、スリット２５を形成するための上記スリットパタ
ーンは、変形レジストパターン５の隣接する小部分１３
どうしを分離する程度のものでよい。これにより、スリ
ット２５の形成には高い解像度が不要となる。
１μｍで形成するために、フォトマスクにはスリットパ
ターンが形成される。しかし、スリット２５自体は、上
記のような膨張を吸収できる程度の幅および深さを有し
ておればよいので、高い解像度を必要としない。したが
って、スリット２５を形成するための上記スリットパタ
ーンは、変形レジストパターン５の隣接する小部分１３
どうしを分離する程度のものでよい。これにより、スリ
ット２５の形成には高い解像度が不要となる。
【００３０】ステップ１が実施されると、次いで、加熱
温度１３７℃、熱処理時間９０秒のサーマルフロープロ
セスによりレジストパターン３のパターン（ｂ）及び
（ｃ）を熱変形させた（ステップ２）。これにより、小
部分１３のそれぞれは膨張し、それによってもとの分離
幅４は、図１および図２の各ステップ２に示すように、
分離幅６に縮小された。この時の縮小度合いは、サーマ
ルフローの加熱温度及び加熱時間によって調節すること
ができる。
温度１３７℃、熱処理時間９０秒のサーマルフロープロ
セスによりレジストパターン３のパターン（ｂ）及び
（ｃ）を熱変形させた（ステップ２）。これにより、小
部分１３のそれぞれは膨張し、それによってもとの分離
幅４は、図１および図２の各ステップ２に示すように、
分離幅６に縮小された。この時の縮小度合いは、サーマ
ルフローの加熱温度及び加熱時間によって調節すること
ができる。
【００３１】サーマルフロープロセス後の変形レジスト
パターン５は、パターン（ｂ）及び（ｃ）がともに、図
１のステップ２の前記したＢ−Ｂ’方向およびＢ−Ｂ’
と直交する方向における変形レジストパターン５の両端
において逆テーパー形状になっていた。このような逆テ
ーパー形状は、前記したＢ−Ｂ’方向およびＢ−Ｂ’と
直交する方向に配列して形成されたスリット２５に基づ
いて形成されたものであり、スリット２５自体は変形レ
ジストパターン５の表面に埋め込まれて消失していた。
パターン５は、パターン（ｂ）及び（ｃ）がともに、図
１のステップ２の前記したＢ−Ｂ’方向およびＢ−Ｂ’
と直交する方向における変形レジストパターン５の両端
において逆テーパー形状になっていた。このような逆テ
ーパー形状は、前記したＢ−Ｂ’方向およびＢ−Ｂ’と
直交する方向に配列して形成されたスリット２５に基づ
いて形成されたものであり、スリット２５自体は変形レ
ジストパターン５の表面に埋め込まれて消失していた。
【００３２】次いで、変形レジストパターン５をマスク
パターンとして、基材２のエッチングを行なった後、残
った変形レジストパターン５を除去した。この結果、所
望の基材パターン２’が基板１上に形成された（ステッ
プ３）。
パターンとして、基材２のエッチングを行なった後、残
った変形レジストパターン５を除去した。この結果、所
望の基材パターン２’が基板１上に形成された（ステッ
プ３）。
【００３３】上記の実施の形態で示したように、本発明
の半導体装置の製造方法によると、レジストパターン３
にスリット２５を予め形成しておくことにより、従来の
サーマルフロー法では変形レジストパターン５が順テー
パー形状となるような場合にも、変形レジストパターン
５を逆テーパー形状あるいは垂直形状に形成することが
できる。したがって、従来のリソグラフィの解像限界を
超える０．１μｍのスペースの加工が可能となる。
の半導体装置の製造方法によると、レジストパターン３
にスリット２５を予め形成しておくことにより、従来の
サーマルフロー法では変形レジストパターン５が順テー
パー形状となるような場合にも、変形レジストパターン
５を逆テーパー形状あるいは垂直形状に形成することが
できる。したがって、従来のリソグラフィの解像限界を
超える０．１μｍのスペースの加工が可能となる。
【００３４】
【発明の効果】この発明では、サーマルフロープロセス
後のレジストパターンの形状が、サーマルフロープロセ
ス前のレジストパターンの寸法に依存するという従来の
問題点を克服することにより、微細なパターンを有する
半導体装置を高い再現性を有して高精度で製造すること
ができる。また、従来のリソグラフィの解像限界を超え
る微細なパターンを有する半導体装置を得ることができ
る。
後のレジストパターンの形状が、サーマルフロープロセ
ス前のレジストパターンの寸法に依存するという従来の
問題点を克服することにより、微細なパターンを有する
半導体装置を高い再現性を有して高精度で製造すること
ができる。また、従来のリソグラフィの解像限界を超え
る微細なパターンを有する半導体装置を得ることができ
る。
【図１】この発明によるレジストパターンの形成方法の
各工程を平面視によって説明する工程図。
各工程を平面視によって説明する工程図。
【図２】図１のレジストパターンの形成方法の各工程を
Ａ−Ａ’断面、Ｂ−Ｂ’断面およびＣ−Ｃ’断面の各断
面で説明する工程図。
Ａ−Ａ’断面、Ｂ−Ｂ’断面およびＣ−Ｃ’断面の各断
面で説明する工程図。
【図３】図１および図２のレジストパターンにおけるサ
ーマルフロープロセス前のパターン長とサーマルフロー
プロセス後のリフロー量の関係を示すグラフ。
ーマルフロープロセス前のパターン長とサーマルフロー
プロセス後のリフロー量の関係を示すグラフ。
【図４】従来技術による半導体装置の製造工程を説明す
る工程図。
る工程図。
【図５】サーマルフロー法を用いた従来技術による半導
体装置の製造工程を説明する工程図。
体装置の製造工程を説明する工程図。
【図６】従来技術におけるレジストパターンのパターン
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
【図７】従来技術におけるレジストパターンのパターン
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
【図８】従来技術におけるレジストパターンのパターン
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
長とサーマルフロープロセスによって形成される基材パ
ターンの関係を説明するための工程図。
１ 半導体基板
２ 基材（被加工材料層）
２’ 基材パターン
３ レジストパターン
３ａ パターン長
４ 分離幅
５ 変形レジストパターン
６ 分離幅
１３ 小部分
２５ スリット
Claims (6)
- 【請求項１】 半導体基板上に被加工材料の層を形成
し、形成された被加工材料層上にスリットを含むレジス
トパターンを形成し、次いで、前記レジストパターンを
加熱して熱変形させ、熱変形した前記レジストパターン
をマスクパターンにして前記被加工材料層をエッチング
する工程とからなる半導体装置の製造方法。 - 【請求項２】 スリットは、レジストパターンの表面
を、一辺が所定長さを有する小部分に区画するようレジ
ストパターンの表面に所定のスリット幅を有して形成さ
れる請求項１に記載の半導体装置の製造方法。 - 【請求項３】 スリットを含むレジストパターンを加熱
して熱変形させることにより、被加工材料層とレジスト
パターンの端部との接触点でレジストパターンに引いた
接線と被加工材料層面のなす角が少なくとも９０°とな
るレジストパターンが形成され、このレジストパターン
を用いて被加工材料層をエッチングすることを特徴とす
る請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 フォトレジストパターンを形成するため
のフォトマスクに所定幅のスリットパターンを描画し、
レジストパターンを形成する際、前記フォトマスクを用
いてフォトレジストパターンと前記スリットを同時に形
成する請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記スリットは、加熱後、熱変形したフ
ォトレジストパターンに埋め込まれる請求項１に記載の
半導体装置の製造方法。 - 【請求項６】 前記スリットが、被加工材料の所望する
加工幅に応じたスリット幅を有してレジストパターン上
に形成される請求項１または２に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276891A JP3807964B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276891A JP3807964B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086493A true JP2003086493A (ja) | 2003-03-20 |
| JP3807964B2 JP3807964B2 (ja) | 2006-08-09 |
Family
ID=19101522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276891A Expired - Fee Related JP3807964B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807964B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7105407B2 (en) | 2003-05-16 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Method of fabricating semiconductor device |
| US7181827B2 (en) | 2003-11-27 | 2007-02-27 | Tdk Corporation | Method of forming magnetic layer pattern |
| US7807341B2 (en) | 2004-04-14 | 2010-10-05 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
-
2001
- 2001-09-12 JP JP2001276891A patent/JP3807964B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7105407B2 (en) | 2003-05-16 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Method of fabricating semiconductor device |
| US7232723B2 (en) | 2003-05-16 | 2007-06-19 | Oki Electric Industry Co., Ltd. | Method of fabricating semiconductor device |
| US7181827B2 (en) | 2003-11-27 | 2007-02-27 | Tdk Corporation | Method of forming magnetic layer pattern |
| US7807341B2 (en) | 2004-04-14 | 2010-10-05 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3807964B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004530922A (ja) | サブリソグラフィフォトレジストフィーチャーを形成するプロセス | |
| JP2577488B2 (ja) | 半導体装置の製造方法 | |
| JPH10256551A (ja) | 電界効果トランジスタ | |
| JP2001274062A (ja) | レジストパターンの形成方法及び露光装置 | |
| US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| JP3807964B2 (ja) | 半導体装置の製造方法 | |
| US7795601B2 (en) | Method and apparatus to improve lithography throughput | |
| US6136480A (en) | Method for fabrication of and apparatus for use as a semiconductor photomask | |
| JP2000347386A (ja) | 露光用マスクの欠陥修正方法、露光用マスク、露光方法、並びに、半導体装置及びその製造方法 | |
| JP3516653B2 (ja) | 半導体装置の製造方法 | |
| JP2004014652A (ja) | 微細パターンの形成方法 | |
| JPH06138637A (ja) | マスクの製造方法 | |
| KR19990000089A (ko) | 반도체소자의 미세패턴 형성방법 | |
| TWI690768B (zh) | 光罩的設計方法與半導體微影製程 | |
| JP2000056476A (ja) | レジストパターン形成方法 | |
| KR100818389B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20120115073A1 (en) | Sub-resolution rod in the transition region | |
| KR19990059158A (ko) | 실리레이션을 이용한 감광막패턴 형성방법 | |
| KR100406584B1 (ko) | 위상 반전 마스크의 제조 방법 | |
| JP2985884B1 (ja) | 半導体装置の製造方法 | |
| KR920002027B1 (ko) | 다층사진 공정을 이용한 스큐(skew)현상 제거방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JPH09127678A (ja) | 半導体集積回路デバイスにおける金属マスクの製造方法 | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |