JP2003066103A - 半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子完成時の試験動作を、現場条件と
近似の条件下で実行可能な半導体メモリの提供。 【解決手段】 被検メモリ３Ｃへのメモリ３Ａ、３Ｂの
電気的配設雰囲気条件を、被検メモリ３ＣのＣＰＵモジ
ュールによる試験測定時の電気的配設雰囲気条件と近似
にし、メモリテスタ装置１のテストベクタＦｖｄがバッ
ファアレイ３Ａ２に格納後、被検メモリ３Ｃに転送さ
れ、被検メモリ３Ｃの動作試験データＦｄがバッファア
レイ３Ｂ２に格納後、メモリテスタ装置１に転送され、
被検メモリ３Ｃの正常動作判定がされ、顧客のＣＰＵモ
ジュールでの被検メモリ３Ｃの動作試験時の電気的配設
雰囲気条件と近似の条件下での製造元の動作試験データ
で、顧客の動作試験データの高精度の予測が可能で、製
品開発が効率的に実行可能で、バッファアレイ３Ａ２、
３Ｂ２をマスク・オプションで簡単に作成し動作試験を
低コストで能率的に実行可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵモジュール
を使用する動作試験時と近似の電気的配設雰囲気条件を
備えた半導体メモリに関する。

【０００２】

【従来の技術】半導体メモリに対する入出力特性などの
動作特性の試験測定は、メモリモジューに対して接続さ
れたメモリテスタ装置により行なわれている。ところ
で、この種の試験測定においては、測定対象の半導体メ
モリに対するメモリテスタ装置を使用する電気的配設雰
囲気条件が、対象となる半導体メモリの動作特性の試験
測定で得られるデータ検出に影響を及ぼす重要な因子と
なることが知られている。この種の半導体メモリは、半
導体をベースにした集積回路で構成され、情報はメモリ
セルと呼ばれる領域に、フリップフロップやコンデンサ
の電荷を利用して記憶され、周辺回路との間で情報デー
タの授受転送が行なわれる構成となっており、特に近年
の半導体メモリにおけるデータ転送の高速化の動向は、
半導体メモリの動作特性の試験測定で得られる試験結果
データが、測定対象の半導体メモリに対するメモリテス
タ装置の電気的配設雰囲気条件によって、大きな影響を
受ける結果を導いている。

【０００３】ところで、半導体メモリの製造元では、製
造した半導体メモリに対して、メモリテスト装置を使用
して動作特性の試験測定を行なっているが、製造元での
電気的配設雰囲気条件下で行なう試験測定で得られる試
験結果データは、該電気的配設雰囲気条件下での試験測
定により得られたものであり、製品納入後に顧客が、同
一の半導体メモリに対して、自らメモリテスタ装置を使
用して行なう電気的配設雰囲気条件下で行なう試験測定
により得られるデータとは、厳密な意味では異なる検査
条件下で試験測定される異なったデータとなる。このた
めに、製造元の電気的配設雰囲気条件下で得られる試験
測定データと、顧客の電気的配設雰囲気条件下で得られ
る試験測定測定データとの相関性を適確に把握して、顧
客使用に適合する設計を行なうことが必要になる。

【０００４】

【発明が解決しようとする課題】前述したように、高速
データ転送が要求される半導体メモリに対する動作特性
の測定は、試験測定時の電気的配設雰囲気条件に依存す
ることが明らかであるが、発明者らの検討の結果、試験
測定時に使用するＣＰＵモジュールと検査対象の半導体
メモリ間のデータ伝送特性が、試験結果データに及ぼす
影響が最大の要因であることが明らかにされた。

【０００５】本発明は、前述したようなこの種の半導体
メモリの動作特性の試験測定の現状に鑑みてなされたも
のであり、その目的は、半導体メモリの製品完成時の動
作特性の試験測定を、該半導体メモリの現場での試験測
定条件に近似の条件下で行なうことが可能な半導体メモ
リを提供することにある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明は、被試験半導体メモリ、半導
体テスタからの前記被試験半導体メモリに対するテスト
ベクタが格納される第１のメモリ、及び前記被試験半導
体メモリの試験結果データが格納され、格納された前記
試験結果データの前記半導体テスタへの転送が行なわれ
る第２のメモリが同一モジュールに設けられ、該モジュ
ールにおける前記第１のメモリ及び前記第２のメモリの
前記被試験半導体メモリに対する電気的配設雰囲気条件
が、ＣＰＵモジュールを使用して行なう前記被試験半導
体メモリの試験時における前記ＣＰＵモジュールを含む
電気的配設雰囲気条件と近似の条件に設定されている。

【０００７】このような手段によると、モジュールにお
ける第１のメモリ及び第２のメモリの被試験半導体メモ
リに対する電気的配設雰囲気条件が、ＣＰＵモジュール
を使用して行なう被試験半導体メモリの試験時における
ＣＰＵモジュールを含む電気的配設雰囲気条件と近似の
条件に設定されているので、製造元により行なわれる被
試験半導体メモリの動作試験によつて、顧客により行な
われる被試験半導体メモリの動作試験の結果を、高精度
で予測することにより、半導体メモリの開発が効率的に
行なわれる。

【０００８】同様に前記目的を達成するために、請求項
２記載の発明は、請求項１記載の半導体メモリにおい
て、前記第１のメモリと前記第２のメモリとは、外部信
号によるメモリセルアレイの選択使用によって、それぞ
れ分割使用可能に構成されていることを特徴とするもの
である。

【０００９】このような手段によると、請求項１記載の
発明での作用に加えて、第１のメモリと第２のメモリと
は、外部信号によるメモリセルアレイの選択使用によっ
て、それぞれ分割使用可能なので、第１のメモリと第２
のメモリとをマスク・オプションにより簡単に作成する
ことにより、半導体メモリの動作試験が低コストで能率
よく行なわれる。

【００１０】

【発明の実施の形態】本発明の一実施の形態を、図１及
び図２を参照して説明する。図１は本実施の形態の構成
原理を示す回路図、図２は本実施の形態でのバッファア
レイの選択設定を示す説明図である。

【００１１】本実施の形態では、被検メモリ３Ｃが形成
されるモジュール２に対して、メモリテスタ装置１が接
続されて、被検メモリ３Ｃの動作特性の試験測定が行な
われるが、モジュール２には、被検メモリ３Ｃの動作特
性の試験測定のために、メモリテスタ装置１から供給さ
れるテストベクタが格納され、該テストベクタに基づい
て、被検メモリ３Ｃの動作特性の試験測定を行なう第１
のメモリ３Ａ、及び被検メモリ３Ｃの動作特性の試験測
定で得られた試験結果データが格納され、該試験結果デ
ータをメモリテスタ装置１に転送する第２のメモリ３Ｂ
が形成されている。

【００１２】第１のメモリ３Ａは、被検メモリ３Ｃの動
作特性の試験時にメモリテスター装置１に接続され、メ
モリテスタ装置１から第１のメモリ３Ａの駆動制御のた
めのクロックＦｃｋ１、アドレス信号Ｆａ１及び制御信
号Ｆｃ１が入力され、被検メモリ３Ｃの動作特性の試験
測定のためのテストベクタＦｖｄが入力されることによ
り、制御駆動されて被検メモリ３ＣにテストベクタＦｖ
ｄを転送し、被検メモリ３Ｃに動作試験を行なわせる機
能を有している。同様に、第２のメモリ３Ｂは、被検メ
モリ３Ｃの動作特性の試験時にメモリテスタ装置１に接
続され、メモリテスタ装置１から第２のメモリ３Ｂの駆
動制御のためのクロックＦｃｋ２、アドレス信号Ｆａ２
及び制御信号Ｆｃ２が入力され、動作特性の試験測定が
行なわれた被検メモリ３Ｃから、動作特性の試験結果デ
ータが転送格納され、この試験結果データをメモリテス
タ装置１に転送する機能を有している。

【００１３】また、第１のメモリ３Ａは、クロックＦｃ
ｋ１、アドレス信号Ｆａ１及び制御信号Ｆｃ１が入力さ
れるバッファアレイ３Ａ１と、テストベクタＦｖｄが格
納されるバッファアレイ３Ａ２とに分割可能で、外部信
号によって分割されたバッファアレイをそれぞれ選択使
用することが可能になっている。同様にして、第２のメ
モリ３Ｂは、クロックＦｃｋ２、アドレス信号Ｆａ２及
び制御信号Ｆｃ２が入力されるバッファアレイ３Ｂ１
と、被検メモリ３Ｃからの試験結果データＦｄが格納さ
れるバッファアレイ３Ｂ２とに分割可能で、外部信号に
よって分割されたバッファアレイをそれぞれ選択使用す
ることが可能に構成されている。

【００１４】そして、モジュール２においては、被検メ
モリ３Ｃに対する第１のメモリ３Ａ及び第２のメモリ３
Ｂの接続状態での電気的配設雰囲気条件が、ＣＰＵモジ
ュールを使用して行なう被検メモリ３Ｃの動作特性の試
験測定時における被検メモリ３Ｃに対するＣＰＵモジュ
ールを含む電気的配設雰囲気条件と近似の条件に設定さ
れている。

【００１５】このような構成の本実施の形態について、
先ず、その基本動作を図１を参照して説明する。被検メ
モリ３Ｃの動作特性の試験測定に際しては、被検メモリ
３Ｃが形成されているモジュール２にメモリテスタ装置
１が接続され、第１のメモリ３Ａと第２のメモリ３Ｂと
がメモリテスタ装置１に接続され、クロックＦｃｋ１、
アドレス信号Ｆａ１及び制御信号Ｆｃ１により制御駆動
される第１のメモリ３Ａによって、メモリテスタ装置１
からのテストベクタＦｖｄが被検メモリ３Ｃに転送さ
れ、テストベクタＦｖｄに基づくクロックＦｃｋ３、ア
ドレス信号Ｆａ３及び制御信号Ｆｃ３によって、被検メ
モリ３Ｃの予め設定された動作特性の試験測定が行なわ
れる。

【００１６】そして、被検メモリ３Ｃの動作特性の試験
測定の結果得られた試験結果データＦｄが、被検メモリ
３Ｃから第２のメモリ３Ｂに転送されて格納され、次い
で、第２のメモリ３Ｂから読み出された試験結果データ
Ｆｄが、メモリテスタ装置１によって読み出され、試験
結果データＦｄが被検メモリ３Ｃの正常動作を示す数値
を示しているか否かの判定が行なわれ、得られる判定デ
ータによって、顧客がＣＰＵモジュールを使用して行な
う被検メモリ３Ｃの動作試験データが高精度で予想され
る。さらに、第１のメモリ３Ａから被検メモリ３Ｃへの
転送信号の波形、及び第２のメモリ３Ｂと被検メモリ３
Ｃ間の転送信号の波形を、オシロスコープで観察するこ
とにより、ほぼ等価の電気的配設雰囲気条件にあるＣＰ
Ｕモジュールでの伝送波形が予想評価される。

【００１７】前述したように、本実施の形態では、第１
のメモリ３Ａと第２のメモリ３Ｂとは、外部信号による
メモリセルアレイのバッファアレイとしての選択によ
り、分割して使用することが可能であり、実際にはバッ
ファアレイの選択使用によって、前述した被検メモリ３
Ｃに対する動作試験が行なわれる。この動作をバッファ
アレイ５ａ、５ｂを選択使用する場合について、図２を
参照して説明すると、この場合にはメモリテスタ装置１
からの信号と共に、バッファアレイ５ａ、５ｂには、選
択信号Ａが入力され、選択信号Ａの論理値が“０”では
バッファアレイ５ａが選択され、選択信号Ａの論理値が
“１”ではバッファアレイ５ｂが選択される。

【００１８】例えば、バッファアレイ５ａを第２のメモ
リ３Ｂのバッファアレイ３Ｂ２として使用し、バッファ
アレイ５ｂを第１のメモリ３Ａのバッファアレイ３Ａ２
として使用する場合を説明すると、選択信号Ａの論理値
が“１”の時に、メモリテスタ装置１からのテストベク
タＦｖｄが、パッドＰＡＤａ及びドライバｃを介してバ
ッファアレイ５ｂに入力されて、バッファアレイ５ｂに
格納され、格納されたテストベクタＦｖｄは、バッファ
アレイ５ｂから、ドライバｂ及びパッドＰＡＤｂを介し
て被検メモリ３Ｃに転送される。また、選択信号Ａの論
理値が“０”の時に、被検メモリ３Ｃでの動作特性の試
験測定で得られた動作結果データＦｄが、パッドＰＤｂ
及びドライバｄを介して、バッファアレイ５ａに転送さ
れて格納され、次いで、バッファアレイ５ａから読み出
された試験結果データＦｄが、ドライバａ及びパッドＰ
ＡＤａを介して、メモリテスタ装置１に転送されて読み
出される。

【００１９】このように、本実施の形態によると、モジ
ュール２に被検メモリ３Ｃに接続して、第１のメモリ３
Ａと第２のメモリ３Ｂとが形成され、被検メモリ３Ｃに
対する第１のメモリ３Ａ及び第２のメモリ３Ｂの接続状
態の電気的配設雰囲気条件は、ＣＰＵモジュールを使用
して行なう被検メモリ３Ｃの動作特性の試験測定時にお
ける被検メモリ３Ｃに対するＣＰＵモジュールを含む電
気的配設雰囲気条件と近似の条件に設定されている。そ
して、メモリテスタ装置１からのテストベクタＦｄが第
１のメモリ３Ａのバッファアレイ３Ａ２に格納され、バ
ッファアレイ３Ａ２から読み出され、被検メモリ３Ｃに
転送されて、転送されたテストベクタＦｄに基づいて、
被検メモリ３Ｃに対して、予め設定された動作特性の試
験測定が行なわれ、得られる試験結果データＦｄが、被
検メモリ３Ｃから第２のメモリ３Ｂのバッファアレイ３
Ｂ２に転送格納され、さらにメモリテスタ装置１に転送
され読み取られて、動作特性の試験結果データＦｄが正
常動作を示す数値を示しているか否かの判定が行なわれ
る。

【００２０】このために、本実施の形態によると、顧客
がＣＰＵモジュールを使用して行なう被検メモリ３Ｃの
動作特性の試験測定時の電気的配設雰囲気条件と、近似
の電気的配設雰囲気条件下で、被検メモリ３Ｃの動作試
験を行なうことにより、製造元により行なわれる被試験
半導体メモリ３Ｃの動作特性の試験測定によつて、顧客
により行なわれる被試験半導体メモリ３Ｃの動作特性の
試験測定の結果を、高精度で予測することが可能にな
り、半導体メモリの開発を短期間で効率的に行なうこと
が可能になる。この場合、第１のメモリ３Ａのバッファ
アレイ３Ａ２、第２のメモリ３Ｂのバッファアレイ３Ｂ
２を、マスク・オプションで簡単に作成することができ
るので、半導体メモリの動作特性の試験測定を低コスト
で能率よく行なうことが可能になる。なお、マスク・オ
プションにより、入出力の関係の入れ換えを行なわない
と、バッファアレイからなる半導体メモリに、データの
通常の読み書き動作を行なわせることがてきる。

【００２１】

【発明の効果】請求項１記載の発明によると、被試験半
導体メモリ、半導体テスタからの被試験半導体メモリに
対するテストベクタが格納される第１のメモリ、及び被
試験半導体メモリの試験結果データが格納され、格納さ
れた試験結果データの半導体テスタへの転送が行なわれ
る第２のメモリが同一モジュールに設けられ、該モジュ
ールにおける第１のメモリ及び第２のメモリの被試験半
導体メモリに対する電気的配設雰囲気条件が、ＣＰＵモ
ジュールを使用して行なう被試験半導体メモリの試験時
におけるＣＰＵモジュールを含む電気的配設雰囲気条件
と近似の条件に設定されているので、製造元により行な
われる被試験半導体メモリの動作試験によつて、顧客に
より行なわれる被試験半導体メモリの動作試験の結果
を、高精度で予測することが可能になり、半導体メモリ
の開発を効率的に行なうことが可能になる。

【００２２】請求項２記載の発明によると、請求項１記
載の発明で得られる効果に加えて、第１のメモリと第２
のメモリとは、外部信号によつてメモリセルアレイの選
択使用を行い、それぞれ分割して使用可能なので、第１
のメモリと第２のメモリとをマスク・オプションにより
簡単に作成することにより、半導体メモリの動作試験を
低コストで能率よく行なうことが可能になる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の構成原理を示す回路図
である。

【図２】同実施の形態でのバッファアレイの選択設定を
示す説明図である。

【符号の説明】

１・・メモリテスタ装置、２・・モジュール、３Ａ・・
第１のメモリ、３Ｂ・・第２のメモリ、３Ｃ・・被検メ
モリ、３Ａ１、３Ａ２、３Ｂ１、３Ｂ２・・バッファア
レイ、５ａ、５ｂ・・バッファアレイ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA08 AB01 AC00 AC03 AD00 AE29 AG08 AK07 AL11 5L106 DD21

Claims (2)

【特許請求の範囲】
1. 【請求項１】 被試験半導体メモリ、半導体テスタから
   の前記被試験半導体メモリに対するテストベクタが格納
   される第１のメモリ、及び前記被試験半導体メモリの試
   験結果データが格納され、格納された前記試験結果デー
   タの前記半導体テスタへの転送が行なわれる第２のメモ
   リが同一モジュールに設けられ、 該モジュールにおける前記第１のメモリ及び前記第２の
   メモリの前記被試験半導体メモリに対する電気的配設雰
   囲気条件が、ＣＰＵモジュールを使用して行なう前記被
   試験半導体メモリの試験時における前記ＣＰＵモジュー
   ルを含む電気的配設雰囲気条件と近似の条件に設定され
   ていることを特徴とする半導体メモリ。
2. 【請求項２】 請求項１記載の半導体メモリにおいて、
   前記第１のメモリと前記第２のメモリとは、外部信号に
   よるメモリセルアレイの選択使用によって、それぞれ分
   割使用可能に構成されていることを特徴とする半導体メ
   モリ。