JP2003058365A - 命令デコード装置 - Google Patents

命令デコード装置

Info

Publication number
JP2003058365A
JP2003058365A JP2001247505A JP2001247505A JP2003058365A JP 2003058365 A JP2003058365 A JP 2003058365A JP 2001247505 A JP2001247505 A JP 2001247505A JP 2001247505 A JP2001247505 A JP 2001247505A JP 2003058365 A JP2003058365 A JP 2003058365A
Authority
JP
Japan
Prior art keywords
instruction
decode
block
decoding
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001247505A
Other languages
English (en)
Inventor
Tomoya Hasebe
朋哉 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001247505A priority Critical patent/JP2003058365A/ja
Publication of JP2003058365A publication Critical patent/JP2003058365A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 必要に応じて選択された命令デコードブロッ
クだけを動作させることができ、命令デコード回路全体
が動作することを回避するとともに、回路規模の縮小化
により、装置全体の消費電力を削減することができる命
令デコード装置を提供する。 【解決手段】 命令デコード回路を、特定の規則に従っ
て複数のデコードブロック206a、206b、206
cに分割したデコードブロック群206とし、必要なデ
コードブロックにのみ命令データ201を入力し、不必
要なデコードブロックには命令データ201を入力しな
いようにして、不必要なデコードブロックの動作を停止
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CPU等の演算処
理装置がプログラムに従って各種処理を実行するため
に、その実行プログラムに含まれる命令データをデコー
ドしてその命令に対応する制御信号を出力する命令デコ
ード装置に関するものである。
【0002】
【従来の技術】従来から、CPU等の演算処理装置にお
いては、通常、CPU等が命令プログラムに従って各種
処理を実行するために、その実行プログラムに含まれる
命令データをデコードして、命令データ101が示す命
令に対応した制御信号を出力する命令デコード装置が組
み込まれている。
【0003】以上のような従来の命令デコード装置につ
いて、図面を参照しながら以下に説明する。図1は従来
の命令デコード装置の構成例を示すブロック図である。
図1に示すように、従来の命令デコード装置では、命令
データ101を一時保存する命令レジスタ102と、命
令デコード回路103から構成されており、命令レジス
タ102に一時保存された命令データ101が、命令デ
コード回路103に入力され、命令デコード回路103
でデコードされ、命令データ101が示す命令に対応す
る制御信号群104として出力されるようになってい
る。
【0004】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の命令デコード装置では、各命令データ101
をデコードする全ての場合において、常に命令デコード
回路103としてその全体が動作するため、デコード対
象の命令データ101に対する当該デコードに関係がな
く動作の必要のない回路部分まで動作することになり、
電力を無駄に消費してしまう。
【0005】そのような無駄な電力消費により、装置全
体としての消費電力が増大してしまうという問題点を有
していた。本発明は、上記従来の問題点を解決するもの
で、必要に応じて選択された命令デコードブロックだけ
を動作させることができ、命令デコード回路全体が動作
することを回避するとともに、回路規模の縮小化によ
り、装置全体の消費電力を削減することができる命令デ
コード装置を提供する。
【0006】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の命令デコード装置は、各種制御処理を実行
するための実行プログラムに含まれる命令データをデコ
ードしてその命令に対応する制御信号を出力する命令デ
コード装置において、前記命令データを一時保存する命
令レジスタと、前記命令データをデコードする複数のデ
コードブロックと、前記デコードブロックの選択信号を
出力するデコードブロック選択回路と、前記デコードブ
ロック選択回路からの選択信号によって、前記複数のデ
コードブロックとの接続を開閉して、前記命令レジスタ
からの命令データの供給先を切り替えて選択するゲーテ
ィング回路と、前記デコードブロック選択回路からの選
択信号によって、前記デコードブロックからの出力を選
択するデコード出力選択回路とを備え、前記デコードブ
ロック選択回路からの選択信号によって、前記複数のデ
コードブロックのうち選択されないデコードブロックに
対しては前記ゲーティング回路の出力を遮断し、選択さ
れたデコードブロックに対しては、前記ゲーティング回
路を通じて、前記命令レジスタからの命令データを出力
し、前記選択された命令デコードブロックにのみ、前記
命令レジスタからの命令データを入力し、それ以外の命
令デコードブロックに対する前記命令データの入力を止
めて、前記選択により必要なデコードブロックのみ動作
させ、そのデコードブロックから前記デコード出力選択
回路を通じて前記制御信号を出力するよう構成したこと
を特徴とする。
【0007】以上により、命令デコード回路を、プログ
ラムの特定の規則に従って分割したデコードブロック群
とすることにより、動作が必要なデコードブロックだけ
を選択して、動作の必要のないデコードブロックに対し
ては、データを入力せずに動作させないようにすること
ができる。
【0008】
【発明の実施の形態】本発明の請求項1に記載の命令デ
コード装置は、各種制御処理を実行するための実行プロ
グラムに含まれる命令データをデコードしてその命令に
対応する制御信号を出力する命令デコード装置におい
て、前記命令データを一時保存する命令レジスタと、前
記命令データをデコードする複数のデコードブロック
と、前記デコードブロックの選択信号を出力するデコー
ドブロック選択回路と、前記デコードブロック選択回路
からの選択信号によって、前記複数のデコードブロック
との接続を開閉して、前記命令レジスタからの命令デー
タの供給先を切り替えて選択するゲーティング回路と、
前記デコードブロック選択回路からの選択信号によっ
て、前記デコードブロックからの出力を選択するデコー
ド出力選択回路とを備え、前記デコードブロック選択回
路からの選択信号によって、前記複数のデコードブロッ
クのうち選択されないデコードブロックに対しては前記
ゲーティング回路の出力を遮断し、選択されたデコード
ブロックに対しては、前記ゲーティング回路を通じて、
前記命令レジスタからの命令データを出力し、前記選択
された命令デコードブロックにのみ、前記命令レジスタ
からの命令データを入力し、それ以外の命令デコードブ
ロックに対する前記命令データの入力を止めて、前記選
択により必要なデコードブロックのみ動作させ、そのデ
コードブロックから前記デコード出力選択回路を通じて
前記制御信号を出力するよう構成する。
【0009】請求項2に記載の命令デコード装置は、請
求項1に記載の複数のデコードブロックを、実行プログ
ラムの命令データに対応する物理アドレスに従って分割
し、デコードする前記命令データの物理アドレスを指示
するプログラムカウンタによって、前記複数のデコード
ブロックから動作させるデコードブロックを選択するよ
う構成する。
【0010】これらの構成によると、命令デコード回路
を、プログラムの物理アドレスに従って分割したデコー
ドブロック群とすることにより、動作が必要なデコード
ブロックだけを選択して、動作の必要のないデコードブ
ロックに対しては、データを入力せずに動作させないよ
うにする。
【0011】請求項3に記載の命令デコード装置は、請
求項1に記載の複数のデコードブロックを、実行プログ
ラムの命令データによる機能に従って分割し、デコード
する前記命令データの機能によって、前記複数のデコー
ドブロックから動作させるデコードブロックを選択する
よう構成する。
【0012】この構成によると、命令デコード回路を、
命令の機能ごとに分割したデコードブロック群とするこ
とにより、動作が必要な命令デコードブロックだけを選
択して、動作の必要のない命令デコードブロックに対し
ては、データを入力せずに動作させないようにするとと
もに、同一機能に利用される命令デコード回路を共通化
して、回路規模を縮小化する。
【0013】以下、本発明の実施の形態を示す命令デコ
ード装置について、図面を参照しながら具体的に説明す
る。 (実施の形態1)本発明の実施の形態1の命令デコード
装置を説明する。
【0014】図2は本実施の形態1の命令デコード装置
の構成を示すブロック図である。本実施の形態1の命令
デコード装置は、図2に示すように、命令レジスタ20
3と、デコードブロック選択回路204と、ゲーティン
グ回路群205と、デコードブロック群206と、デコ
ードブロック出力選択回路208とから構成されてい
る。
【0015】以上のように構成された命令デコード装置
について、その動作を図面を参照しながら以下に説明す
る。図3は本実施の形態1の命令デコード装置の動作を
説明するための命令一覧を示す概念図であり、デコード
されるすべての命令の一覧である。また、図4は本実施
の形態1の命令デコード装置の動作を示すデコードブロ
ックの領域分割の概念図である。
【0016】デコードブロック群206は、実行される
プログラム中の物理アドレス領域ごとに、図4の分類に
したがって分割されている。命令レジスタ203には命
令データ201が一時保存される。デコードブロック選
択回路204には、実行プログラム中でデコードしよう
とする当該命令データに対応してプログラムカウンタに
格納されているアドレス値202が入力され、そのアド
レス値202によって、デコードブロック選択回路20
4は、図4の分類に従って、領域Aに含まれるアドレス
の命令を実行する場合は、動作させる第1デコードブロ
ック206aを選択するための第1デコードブロック選
択信号204aを出力し、領域Bに含まれるアドレスの
命令を実行する場合は、動作させる第2デコードブロッ
ク206bを選択するための第2デコードブロック選択
信号204bを出力し、領域Cに含まれるアドレスの命
令を実行する場合は、動作させる第3デコードブロック
206cを選択するための第3デコードブロック選択信
号204cを出力する。
【0017】ゲーティング回路205aには、命令レジ
スタ203からの命令データと第1デコードブロック選
択信号204aが入力され、このゲーティング回路20
5aは、第1デコードブロック選択信号204aがアク
ティブな場合のみ命令レジスタ203からの命令データ
を出力し、アクティブでない場合は出力しない。また、
ゲーティング回路205bには、命令レジスタ203か
らの命令データと第2デコードブロック選択信号204
bが入力され、このゲーティング回路205bは、第2
デコードブロック選択信号204bがアクティブな場合
のみ命令レジスタ203からの命令データを出力し、ア
クティブでない場合は出力しない。また、ゲーティング
回路205cには、命令レジスタ203からの命令デー
タと第3デコードブロック選択信号204cが入力さ
れ、このゲーティング回路205cは、第3デコードブ
ロック選択信号204cがアクティブな場合のみ命令レ
ジスタ203からの命令データを出力し、アクティブで
ない場合は出力しない。
【0018】第1デコードブロック206aには、ゲー
ティング回路205aからの出力信号が入力され、第1
デコードブロック206aから、デコードされた結果が
第1デコードブロック出力信号207aとして出力され
る。また、第2デコードブロック206bには、ゲーテ
ィング回路205bからの出力信号が入力され、第2デ
コードブロック206bから、デコードされた結果が第
2デコードブロック出力信号207bとして出力され
る。また、第3デコードブロック206cには、ゲーテ
ィング回路205cからの出力信号が入力され、第3デ
コードブロック206cから、デコードされた結果が第
3デコードブロック出力信号207cとして出力され
る。
【0019】デコードブロック出力選択回路208に
は、第1デコードブロック選択信号204a、第2デコ
ードブロック選択信号204b、第3デコードブロック
選択204cと、第1デコードブロック出力信号207
a、第2デコードブロック出力信号207b、第3デコ
ードブロック出力信号207cとが入力され、このデコ
ードブロック出力選択回路208は、第1デコードブロ
ック選択信号204aがアクティブならば第1デコード
ブロック出力信号207aを、第2デコードブロック選
択信号204bがアクティブならば第2デコードブロッ
ク出力信号207bを、第3デコードブロック選択信号
204cがアクティブならば第3デコードブロック出力
信号207cを、デコード結果として制御信号209を
出力する。
【0020】以上のように、この実施の形態によれば、
デコードする命令データの物理アドレスによって命令デ
コードブロックを分割し、必要なデコードブロックのみ
に命令データを入力することによって、命令デコード回
路全体が動作することを回避することができ、装置全体
の消費電力を削減することができる。
【0021】また、物理アドレスごとにデコードブロッ
クを分割することによって、使用されるデコードブロッ
クが頻繁に変わることによる無駄な回路の動作を避ける
ことができる。 (実施の形態2)本発明の実施の形態2の命令デコード
装置を説明する。
【0022】図5は本実施の形態2の命令デコード装置
の構成を示すブロック図である。前述の実施の形態1に
おいては、命令の物理アドレスごとに命令デコード回路
を分割することから、複数のデコードブロックにデコー
ドする命令として同一の命令が重複することが起こり、
命令デコード装置全体としての回路規模が大きくなって
しまうことが起こる場合がある。
【0023】一方、本実施の形態2の命令デコード装置
は、図5に示すように、命令レジスタ303と、デコー
ドブロック選択回路304と、ゲーティング回路群30
5と、デコードブロック群306と、デコードブロック
出力選択回路308とから構成されている。
【0024】以上のように構成された命令デコード装置
について、その動作を図面を参照しながら以下に説明す
る。図6は本実施の形態2の命令デコード装置の動作を
示すデコードブロックの命令群分割の概念図である。
【0025】デコードブロック群306は、実行プログ
ラムの命令データ301による機能ごとに、図6の分類
にしたがって分割されている。命令レジスタ303には
実行される命令データ301が一時保存される。デコー
ドブロック選択回路304には、実行プログラム中でデ
コードするために命令レジスタ303に入力される命令
データ301と同一の命令データが入力され、その命令
データ301による機能の種類を示す値によって、デコ
ードブロック選択回路304は、図6の分類に従って、
命令群1に含まれる機能を有する命令内容を実行する場
合は、動作させる第1デコードブロック306aを選択
するための第1デコードブロック選択信号304aを出
力し、命令群2に含まれる機能を有する命令内容を実行
する場合は、動作させる第2デコードブロック306b
を選択するための第2デコードブロック選択信号304
bを出力し、命令群3に含まれる機能を有する命令内容
を実行する場合は、動作させる第2デコードブロック3
06cを選択するための第3デコードブロック選択信号
304cを出力する。
【0026】ゲーティング回路305aには、命令レジ
スタ303からの命令データと第1デコードブロック選
択信号304aが入力され、このゲーティング回路30
5aは、第1デコードブロック選択信号304aがアク
ティブな場合のみ命令レジスタ303からの命令データ
を出力し、アクティブでない場合は出力しない。また、
ゲーティング回路305bには、命令レジスタ303か
らの命令データと第2デコードブロック選択信号304
bが入力され、このゲーティング回路305bは、第2
デコードブロック選択信号304bがアクティブな場合
のみ命令レジスタ303からの命令データを出力し、ア
クティブでない場合は出力しない。また、ゲーティング
回路305cには、命令レジスタ303からの命令デー
タと第3デコードブロック選択信号304cが入力さ
れ、このゲーティング回路305cは、第3デコードブ
ロック選択信号304cがアクティブな場合のみ命令レ
ジスタ303からの命令データを出力し、アクティブで
ない場合は出力しない。
【0027】第1デコードブロック306aには、ゲー
ティング回路305aからの出力信号が入力され、第1
デコードブロック306aから、デコードされた結果が
第1デコードブロック出力信号307aとして出力され
る。また、第2デコードブロック306bには、ゲーテ
ィング回路305bからの出力信号が入力され、第2デ
コードブロック306bから、デコードされた結果が第
2デコードブロック出力信号307bとして出力され
る。また、第3デコードブロック306cには、ゲーテ
ィング回路305cからの出力信号が入力され、第3デ
コードブロック306cから、デコードされた結果が第
3デコードブロック出力信号307cとして出力され
る。
【0028】デコードブロック出力選択回路308に
は、第1デコードブロック選択信号304a、第2デコ
ードブロック選択信号304b、第3デコードブロック
選択304cと、第1デコードブロック出力信号307
a、第2デコードブロック出力信号307b、第3デコ
ードブロック出力信号307cとが入力され、このデコ
ードブロック出力選択回路308は、第1デコードブロ
ック選択信号304aがアクティブならば第1デコード
ブロック出力信号307aを、第2デコードブロック選
択信号304bがアクティブならば第2デコードブロッ
ク出力信号307bを、第3デコードブロック選択信号
304cがアクティブならば第3デコードブロック出力
信号307cを、デコード結果として制御信号309を
出力する。
【0029】以上のようにこの実施の形態2によれば、
機能ごとに命令デコードを分割することによって、命令
デコード回路を共通化することができ、実施の形態1で
あげられている命令デコード装置よりも回路規模を削減
することができる。
【0030】
【発明の効果】以上のように本発明によれば、命令デコ
ード回路を、プログラムの物理アドレスに従って分割し
たデコードブロック群とすることにより、動作が必要な
デコードブロックだけを選択して、動作の必要のないデ
コードブロックに対しては、データを入力せずに動作さ
せないようにすることができる。
【0031】また、命令デコード回路を、命令の機能ご
とに分割したデコードブロック群とすることにより、動
作が必要な命令デコードブロックだけを選択して、動作
の必要のない命令デコードブロックに対しては、データ
を入力せずに動作させないようにするとともに、同一機
能に利用される命令デコード回路を共通化して、回路規
模を縮小化することができる。
【0032】以上のため、必要に応じて選択された命令
デコードブロックだけを動作させることができ、命令デ
コード回路全体が動作することを回避するとともに、回
路規模の縮小化により、装置全体の消費電力を削減する
ことができる。
【図面の簡単な説明】
【図1】従来の命令デコード装置の構成を示すブロック
【図2】本発明の実施の形態1の命令デコード装置の構
成を示すブロック図
【図3】同実施の形態1の命令デコード装置の動作を説
明するための命令一覧を示す概念図
【図4】同実施の形態1の命令デコード装置の動作を示
すデコードブロックの領域分割の概念図
【図5】本発明の実施の形態2の命令デコード装置の構
成を示すブロック図
【図6】同実施の形態2の命令デコード装置の動作を示
すデコードブロックの命令群分割の概念図
【符号の説明】
201、301 命令データ 202 (プログラムカウンタの)アドレス値 203、303 命令レジスタ 204、304 デコードブロック選択回路 205、305 ゲーティング回路群 206、306 デコードブロック群 207、307 デコードブロック出力信号 208、308 デコードブロック出力選択回路 209、309 制御信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各種制御処理を実行するための実行プロ
    グラムに含まれる命令データをデコードしてその命令に
    対応する制御信号を出力する命令デコード装置におい
    て、前記命令データを一時保存する命令レジスタと、前
    記命令データをデコードする複数のデコードブロック
    と、前記デコードブロックの選択信号を出力するデコー
    ドブロック選択回路と、前記デコードブロック選択回路
    からの選択信号によって、前記複数のデコードブロック
    との接続を開閉して、前記命令レジスタからの命令デー
    タの供給先を切り替えて選択するゲーティング回路と、
    前記デコードブロック選択回路からの選択信号によっ
    て、前記デコードブロックからの出力を選択するデコー
    ド出力選択回路とを備え、前記デコードブロック選択回
    路からの選択信号によって、前記複数のデコードブロッ
    クのうち選択されないデコードブロックに対しては前記
    ゲーティング回路の出力を遮断し、選択されたデコード
    ブロックに対しては、前記ゲーティング回路を通じて、
    前記命令レジスタからの命令データを出力し、前記選択
    された命令デコードブロックにのみ、前記命令レジスタ
    からの命令データを入力し、それ以外の命令デコードブ
    ロックに対する前記命令データの入力を止めて、前記選
    択により必要なデコードブロックのみ動作させ、そのデ
    コードブロックから前記デコード出力選択回路を通じて
    前記制御信号を出力するよう構成したことを特徴とする
    命令デコード装置。
  2. 【請求項2】 複数のデコードブロックを、実行プログ
    ラムの命令データに対応する物理アドレスに従って分割
    し、デコードする前記命令データの物理アドレスを指示
    するプログラムカウンタによって、前記複数のデコード
    ブロックから動作させるデコードブロックを選択するよ
    う構成したことを特徴とする請求項1に記載の命令デコ
    ード装置。
  3. 【請求項3】 複数のデコードブロックを、実行プログ
    ラムの命令データによる機能に従って分割し、デコード
    する前記命令データの機能によって、前記複数のデコー
    ドブロックから動作させるデコードブロックを選択する
    よう構成したことを特徴とする請求項1に記載の命令デ
    コード装置。
JP2001247505A 2001-08-17 2001-08-17 命令デコード装置 Pending JP2003058365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001247505A JP2003058365A (ja) 2001-08-17 2001-08-17 命令デコード装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247505A JP2003058365A (ja) 2001-08-17 2001-08-17 命令デコード装置

Publications (1)

Publication Number Publication Date
JP2003058365A true JP2003058365A (ja) 2003-02-28

Family

ID=19076829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247505A Pending JP2003058365A (ja) 2001-08-17 2001-08-17 命令デコード装置

Country Status (1)

Country Link
JP (1) JP2003058365A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079242A1 (en) * 2010-09-24 2012-03-29 Madduri Venkateswara R Processor power management based on class and content of instructions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120079242A1 (en) * 2010-09-24 2012-03-29 Madduri Venkateswara R Processor power management based on class and content of instructions
US9710277B2 (en) * 2010-09-24 2017-07-18 Intel Corporation Processor power management based on class and content of instructions

Similar Documents

Publication Publication Date Title
US6081901A (en) System and method for dynamically controlling processing speed of a computer in response to user commands
JPH07281782A (ja) クロック制御回路
JP2003058365A (ja) 命令デコード装置
JP2003058381A (ja) プログラムによる例外処理設定を可能にしたプロセッサ
JPS58142464A (ja) マイクロプロセツサ
JPH08249083A (ja) 電子機器
JPH04262450A (ja) プロセッサ
US6700569B1 (en) Reducing the processor operating time for a programmable controller
JPH11306074A (ja) 情報処理装置
JPH1166031A (ja) マイクロコンピュータの内蔵タイマ
JPH0224721A (ja) プログラム制御装置
US5636154A (en) Digital operation unit
JPS6165334A (ja) スタ−トアドレスの指定方式
JPH0883137A (ja) 電子回路
JPH10143376A (ja) 情報処理装置
JPH1049248A (ja) マイクロコンピュータ
JPH02118701A (ja) Pcの入力信号制御方式
JPH0713758A (ja) 命令デコード方法
JP2008191840A (ja) 制御システム及び制御方法
JPH03141451A (ja) データ入出力装置
JPH023825A (ja) 命令解読方式
JPH0387920A (ja) コンピュータ用表示装置
JPH0217541A (ja) スタツク方式マイクロコンピュータ
JPH04369723A (ja) マイクロプログラム制御装置
JPS62200367A (ja) 枚数表示と倍率表示を兼用させた表示器を有する像形成装置