JP2003051602A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003051602A JP2003051602A JP2001239332A JP2001239332A JP2003051602A JP 2003051602 A JP2003051602 A JP 2003051602A JP 2001239332 A JP2001239332 A JP 2001239332A JP 2001239332 A JP2001239332 A JP 2001239332A JP 2003051602 A JP2003051602 A JP 2003051602A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- type region
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 炭化シリコンを材料とする半導体装置であっ
て、スイッチング動作時の電圧および電流に振動が生じ
にくいものを提供する。 【解決手段】 例えば炭化シリコンショットキー障壁ダ
イオードの場合、オーミック電極たるカソード電極１０
３側にｐ形領域１０４を設ける。ｐ形領域を設けること
により、オフスイッチング時のアノード−カソード間の
逆方向電流に対してｐ形領域からキャリアが注入され、
逆方向電流をになうキャリアと再結合させることができ
る。すなわち、スイッチング動作時のｎ形領域における
キャリア数の変化を抑制することができる。その結果、
抵抗成分や容量成分の変動を抑制することができ、スイ
ッチング動作時の電圧および電流に振動が生じにくい半
導体装置が得られる。なお、炭化シリコンＭＥＳＦＥＴ
の場合には、ソース電極側にｐ形領域を設ければ、上記
と同様の効果が得られる。
て、スイッチング動作時の電圧および電流に振動が生じ
にくいものを提供する。 【解決手段】 例えば炭化シリコンショットキー障壁ダ
イオードの場合、オーミック電極たるカソード電極１０
３側にｐ形領域１０４を設ける。ｐ形領域を設けること
により、オフスイッチング時のアノード−カソード間の
逆方向電流に対してｐ形領域からキャリアが注入され、
逆方向電流をになうキャリアと再結合させることができ
る。すなわち、スイッチング動作時のｎ形領域における
キャリア数の変化を抑制することができる。その結果、
抵抗成分や容量成分の変動を抑制することができ、スイ
ッチング動作時の電圧および電流に振動が生じにくい半
導体装置が得られる。なお、炭化シリコンＭＥＳＦＥＴ
の場合には、ソース電極側にｐ形領域を設ければ、上記
と同様の効果が得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、炭化シリコンを
材料とする、整流機能を備えた半導体装置に関する。
材料とする、整流機能を備えた半導体装置に関する。
【０００２】
【従来の技術】近年、炭化シリコンを半導体装置の材料
として採用する研究がよく行われている。
として採用する研究がよく行われている。
【０００３】炭化シリコンは、シリコンに比べてバンド
間のエネルギーギャップが大きい。そのため、炭化シリ
コンは熱的安定性が高く、それを素材とする炭化シリコ
ンデバイスは、約１０００ケルヴィンもの高温であって
も動作することが可能である。その上、炭化シリコンは
熱伝導度が大きいので熱の放散性に優れており、炭化シ
リコンデバイスを高密度で配置することができる。
間のエネルギーギャップが大きい。そのため、炭化シリ
コンは熱的安定性が高く、それを素材とする炭化シリコ
ンデバイスは、約１０００ケルヴィンもの高温であって
も動作することが可能である。その上、炭化シリコンは
熱伝導度が大きいので熱の放散性に優れており、炭化シ
リコンデバイスを高密度で配置することができる。
【０００４】さらに、炭化シリコンは、その降伏電界の
値がシリコンよりも約１０倍大きいので、整流の逆バイ
アス動作状態において高電圧に耐えなければならないデ
バイスの材料に適している。これはすなわち、高耐圧を
実現するために必要となるデバイスの厚みを、シリコン
を材料とする場合よりも大幅に薄くできることを意味す
る。降伏電界の値が大きければ、逆バイアス時に生じる
空乏層幅を薄くすることができるからである。
値がシリコンよりも約１０倍大きいので、整流の逆バイ
アス動作状態において高電圧に耐えなければならないデ
バイスの材料に適している。これはすなわち、高耐圧を
実現するために必要となるデバイスの厚みを、シリコン
を材料とする場合よりも大幅に薄くできることを意味す
る。降伏電界の値が大きければ、逆バイアス時に生じる
空乏層幅を薄くすることができるからである。
【０００５】その結果、整流機能を備えた半導体装置に
おいて、スイッチング損失と定常損失との二律背反の関
係を改善できると期待されている。ここで、スイッチン
グ損失とは整流の順・逆バイアス動作のスイッチング時
に生じる電力損失であり、定常損失とは定常動作（順バ
イアス動作）時に生じる電力損失のことである。
おいて、スイッチング損失と定常損失との二律背反の関
係を改善できると期待されている。ここで、スイッチン
グ損失とは整流の順・逆バイアス動作のスイッチング時
に生じる電力損失であり、定常損失とは定常動作（順バ
イアス動作）時に生じる電力損失のことである。
【０００６】また、二律背反の関係とは、スイッチング
損失を減らそうとすれば定常損失が増え、定常損失を減
らそうとすればスイッチング損失が増える関係のことを
さす。この関係は、定常動作時のデバイスのオン電圧と
オフスイッチング時の損失とがトレードオフ関係にある
ことに起因している。つまり、オン電圧を下げれば定常
損失は減少するがスイッチング損失が増大し、逆に、オ
フ時のスイッチング損失を低く抑えればオン電圧が増加
して定常損失が増大してしまうのである。
損失を減らそうとすれば定常損失が増え、定常損失を減
らそうとすればスイッチング損失が増える関係のことを
さす。この関係は、定常動作時のデバイスのオン電圧と
オフスイッチング時の損失とがトレードオフ関係にある
ことに起因している。つまり、オン電圧を下げれば定常
損失は減少するがスイッチング損失が増大し、逆に、オ
フ時のスイッチング損失を低く抑えればオン電圧が増加
して定常損失が増大してしまうのである。
【０００７】デバイスの厚みが薄くなれば、デバイス内
の寄生抵抗による電圧降下を低減できることになり、定
常損失およびスイッチング損失をともに低減できる。よ
って、両損失の関係を改善できると期待されているので
ある。
の寄生抵抗による電圧降下を低減できることになり、定
常損失およびスイッチング損失をともに低減できる。よ
って、両損失の関係を改善できると期待されているので
ある。
【０００８】さらに、炭化シリコンデバイスの場合、高
いドーピング濃度（シリコンデバイスの１０倍以上）の
耐圧層を用いることにより低抵抗化が可能である。この
ことは、同耐圧のシリコンデバイスに比べてキャリアと
なる電荷がより多く存在することを意味する。
いドーピング濃度（シリコンデバイスの１０倍以上）の
耐圧層を用いることにより低抵抗化が可能である。この
ことは、同耐圧のシリコンデバイスに比べてキャリアと
なる電荷がより多く存在することを意味する。
【０００９】さて、整流機能を備えた炭化シリコン半導
体装置の例として、図３に炭化シリコンショットキー障
壁ダイオードの構造を示す。このダイオードは、ｎ形炭
化シリコン基板３０１と、その表面に形成された、ｎ形
炭化シリコン基板３０１にショットキー接触する金属か
らなるアノード電極３０２と、その裏面に形成された、
ｎ形炭化シリコン基板３０１にオーミック接触する金属
からなるカソード電極３０３と、を備えている。
体装置の例として、図３に炭化シリコンショットキー障
壁ダイオードの構造を示す。このダイオードは、ｎ形炭
化シリコン基板３０１と、その表面に形成された、ｎ形
炭化シリコン基板３０１にショットキー接触する金属か
らなるアノード電極３０２と、その裏面に形成された、
ｎ形炭化シリコン基板３０１にオーミック接触する金属
からなるカソード電極３０３と、を備えている。
【００１０】外部回路のスイッチング動作によって、電
流が順方向に流れている状態から逆バイアス電圧をダイ
オードに加えようとすると、ダイオード内部には注入電
荷がまだ残っているために、過渡的な一定期間、逆方向
に大きな電流（逆バイアス電圧値と外部回路のリアクタ
ンスとで決まる減少率を有する電流）が流れる。そし
て、この逆方向電流は、ショットキー接触面近傍に存在
する注入電荷が一定濃度以下に減少して空乏層が確立さ
れるまで、大きな値で流れつづける。
流が順方向に流れている状態から逆バイアス電圧をダイ
オードに加えようとすると、ダイオード内部には注入電
荷がまだ残っているために、過渡的な一定期間、逆方向
に大きな電流（逆バイアス電圧値と外部回路のリアクタ
ンスとで決まる減少率を有する電流）が流れる。そし
て、この逆方向電流は、ショットキー接触面近傍に存在
する注入電荷が一定濃度以下に減少して空乏層が確立さ
れるまで、大きな値で流れつづける。
【００１１】そして、空乏層が生成された後は、空乏層
が逆バイアス電圧を負担しはじめ、空乏層の広がりに対
応して負担する電圧が増加するとともに、逆方向電流が
減少する。そしてダイオードの負担電圧が、印加した逆
バイアスと定常的に等しくなったときに逆回復動作が完
了する。
が逆バイアス電圧を負担しはじめ、空乏層の広がりに対
応して負担する電圧が増加するとともに、逆方向電流が
減少する。そしてダイオードの負担電圧が、印加した逆
バイアスと定常的に等しくなったときに逆回復動作が完
了する。
【００１２】
【発明が解決しようとする課題】炭化シリコンを材料と
するデバイスは、シリコンを材料とするデバイスに比べ
て、スイッチング動作時の電圧および電流に振動が生じ
やすいという難点がある。このような電圧および電流の
振動は、周辺の電気機器に誤動作をもたらすノイズの発
生原因となる。
するデバイスは、シリコンを材料とするデバイスに比べ
て、スイッチング動作時の電圧および電流に振動が生じ
やすいという難点がある。このような電圧および電流の
振動は、周辺の電気機器に誤動作をもたらすノイズの発
生原因となる。
【００１３】この振動は、次のようにして発生すると考
えられる。スイッチング動作においてデバイス内には、
空乏層幅と電荷量とをパラメータとする容量成分と、逆
バイアス電圧と漏れ電流と電荷の注入／流出による電流
とをパラメータとする抵抗成分とが存在する。この抵抗
成分および容量成分と、逆バイアス電圧を印加する外部
回路のインダクタンス成分とでＬＣＲ回路が形成され
る。
えられる。スイッチング動作においてデバイス内には、
空乏層幅と電荷量とをパラメータとする容量成分と、逆
バイアス電圧と漏れ電流と電荷の注入／流出による電流
とをパラメータとする抵抗成分とが存在する。この抵抗
成分および容量成分と、逆バイアス電圧を印加する外部
回路のインダクタンス成分とでＬＣＲ回路が形成され
る。
【００１４】ダイオードやトランジスタにおける空乏層
の拡がりは、上記の容量成分および抵抗成分を大きく変
動させるため、その変動の過程でＬＣＲ回路の固有振動
条件に達し、電圧および電流に振動を引き起こしてしま
うのである。なお、これらの振動の大きさは、形成され
るＬＣＲ回路のクオリティファクターに依存する。
の拡がりは、上記の容量成分および抵抗成分を大きく変
動させるため、その変動の過程でＬＣＲ回路の固有振動
条件に達し、電圧および電流に振動を引き起こしてしま
うのである。なお、これらの振動の大きさは、形成され
るＬＣＲ回路のクオリティファクターに依存する。
【００１５】炭化シリコンを材料とするデバイスの場
合、上記のようにデバイスの厚みが薄いことから、シリ
コンを材料とするデバイスに比べて容量成分が大きい。
さらに、スイッチング動作時のキャリア数の変化に伴う
デバイス内部の抵抗成分の変化がシリコンデバイスに比
べて大きいと考えられる。よって、シリコンを材料とす
るデバイスに比べて振動が生じやすいのである。
合、上記のようにデバイスの厚みが薄いことから、シリ
コンを材料とするデバイスに比べて容量成分が大きい。
さらに、スイッチング動作時のキャリア数の変化に伴う
デバイス内部の抵抗成分の変化がシリコンデバイスに比
べて大きいと考えられる。よって、シリコンを材料とす
るデバイスに比べて振動が生じやすいのである。
【００１６】そこで、この発明の課題は、炭化シリコン
を材料とする半導体装置であって、スイッチング動作時
の電圧および電流に振動が生じにくいものを提供するこ
とにある。
を材料とする半導体装置であって、スイッチング動作時
の電圧および電流に振動が生じにくいものを提供するこ
とにある。
【００１７】
【課題を解決するための手段】請求項１に記載の発明
は、炭化シリコンを材料とする第１導電形領域、およ
び、炭化シリコンを材料とし、前記第１導電形領域と接
しつつ、前記第１導電形領域と異なる導電性を有する第
２導電形領域とを含む半導体基板と、前記第１および第
２導電形領域のうち前記第１導電形領域のみにショット
キー接触する第１電極と、前記第１および第２導電形領
域の両方にオーミック接触する第２電極とを備える半導
体装置である。
は、炭化シリコンを材料とする第１導電形領域、およ
び、炭化シリコンを材料とし、前記第１導電形領域と接
しつつ、前記第１導電形領域と異なる導電性を有する第
２導電形領域とを含む半導体基板と、前記第１および第
２導電形領域のうち前記第１導電形領域のみにショット
キー接触する第１電極と、前記第１および第２導電形領
域の両方にオーミック接触する第２電極とを備える半導
体装置である。
【００１８】請求項２に記載の発明は、請求項１に記載
の半導体装置であって、前記第１導電形領域内において
前記第１電極との接触面近傍に形成される空乏層が前記
第２導電形領域にまで到達しない半導体装置である。
の半導体装置であって、前記第１導電形領域内において
前記第１電極との接触面近傍に形成される空乏層が前記
第２導電形領域にまで到達しない半導体装置である。
【００１９】請求項３に記載の発明は、請求項１に記載
の半導体装置であって、前記第１電極とは離間して形成
され、前記第１および第２導電形領域のうち前記第１導
電形領域のみにオーミック接触する第３電極をさらに備
える半導体装置である。
の半導体装置であって、前記第１電極とは離間して形成
され、前記第１および第２導電形領域のうち前記第１導
電形領域のみにオーミック接触する第３電極をさらに備
える半導体装置である。
【００２０】
【発明の実施の形態】＜実施の形態１＞本実施の形態
は、炭化シリコンショットキー障壁ダイオードであっ
て、オーミック電極側にｐ形領域が設けられた半導体装
置である。ｐ形領域が設けられることにより、オフスイ
ッチング時のアノード−カソード間の逆方向電流に対し
てｐ形領域からキャリア（正孔）が注入され、逆方向電
流をになうキャリア（電子）と再結合させることができ
る。すなわち、スイッチング動作時のｎ形領域における
キャリア数の変化を抑制することができる。その結果、
抵抗成分や容量成分の変動を抑制することができ、スイ
ッチング動作時の電圧および電流に振動が生じにくい半
導体装置が得られる。
は、炭化シリコンショットキー障壁ダイオードであっ
て、オーミック電極側にｐ形領域が設けられた半導体装
置である。ｐ形領域が設けられることにより、オフスイ
ッチング時のアノード−カソード間の逆方向電流に対し
てｐ形領域からキャリア（正孔）が注入され、逆方向電
流をになうキャリア（電子）と再結合させることができ
る。すなわち、スイッチング動作時のｎ形領域における
キャリア数の変化を抑制することができる。その結果、
抵抗成分や容量成分の変動を抑制することができ、スイ
ッチング動作時の電圧および電流に振動が生じにくい半
導体装置が得られる。
【００２１】図１は本実施の形態に係る半導体装置を示
す図である。図１に示すように、このダイオードは、ｎ
形炭化シリコン基板１０１と、その表面に形成された、
ｎ形炭化シリコンにショットキー接触する金属からなる
アノード電極１０２と、その裏面に形成された、ｎ形炭
化シリコン基板１０１にオーミック接触する金属からな
るカソード電極１０３と、を備えている。
す図である。図１に示すように、このダイオードは、ｎ
形炭化シリコン基板１０１と、その表面に形成された、
ｎ形炭化シリコンにショットキー接触する金属からなる
アノード電極１０２と、その裏面に形成された、ｎ形炭
化シリコン基板１０１にオーミック接触する金属からな
るカソード電極１０３と、を備えている。
【００２２】さらに、このダイオードは、ｎ形炭化シリ
コン基板１０１内に形成されたｐ形炭化シリコン領域１
０４を備えている。ｐ形炭化シリコン領域１０４は、ア
ノード電極１０２とは絶縁しつつカソード電極１０３に
オーミック接触するよう、ｎ形炭化シリコン基板１０１
のカソード側の一部に形成されている。
コン基板１０１内に形成されたｐ形炭化シリコン領域１
０４を備えている。ｐ形炭化シリコン領域１０４は、ア
ノード電極１０２とは絶縁しつつカソード電極１０３に
オーミック接触するよう、ｎ形炭化シリコン基板１０１
のカソード側の一部に形成されている。
【００２３】次に、このダイオードの動作について説明
する。図１に示したように、本実施の形態に係る半導体
装置では、図３の構造に加えて、ｐ形炭化シリコン領域
１０４がカソード側に設けられている。このようにすれ
ば、逆バイアス動作時に、ｐ形炭化シリコン領域１０４
から正孔をｎ形炭化シリコン基板１０１に流入させるこ
とができる。
する。図１に示したように、本実施の形態に係る半導体
装置では、図３の構造に加えて、ｐ形炭化シリコン領域
１０４がカソード側に設けられている。このようにすれ
ば、逆バイアス動作時に、ｐ形炭化シリコン領域１０４
から正孔をｎ形炭化シリコン基板１０１に流入させるこ
とができる。
【００２４】すなわち、オフスイッチング時に生じるア
ノード−カソード間の逆方向電流に対してｐ形炭化シリ
コン領域１０４からキャリア注入をして、逆方向電流を
になうキャリアと再結合させることができる。つまり、
スイッチング動作時のｎ形炭化シリコン基板１０１にお
けるキャリア数の変化を抑制することができる。その結
果、ＬＣＲ回路の抵抗成分や容量成分の変動を抑制する
ことができ、スイッチング動作時の電圧および電流に振
動が生じにくい半導体装置が得られる。
ノード−カソード間の逆方向電流に対してｐ形炭化シリ
コン領域１０４からキャリア注入をして、逆方向電流を
になうキャリアと再結合させることができる。つまり、
スイッチング動作時のｎ形炭化シリコン基板１０１にお
けるキャリア数の変化を抑制することができる。その結
果、ＬＣＲ回路の抵抗成分や容量成分の変動を抑制する
ことができ、スイッチング動作時の電圧および電流に振
動が生じにくい半導体装置が得られる。
【００２５】ただし、ｐ形炭化シリコン領域１０４を設
けることによって、逆バイアス時にショットキー障壁か
らの空乏層が拡がりすぎて逆方向電流が過剰に流れてし
まう可能性もある。逆バイアス時は、ｐ形炭化シリコン
領域１０４とｎ形炭化シリコン基板１０１とにとっては
順バイアスとなる。そのため、ショットキー障壁からの
空乏層がｐ形炭化シリコン領域１０４にまで達してしま
うと、ｐ形炭化シリコン領域１０４とアノード電極１０
２との間に正孔電流が過剰に流れることになり、耐圧を
保持できなくなるからである。
けることによって、逆バイアス時にショットキー障壁か
らの空乏層が拡がりすぎて逆方向電流が過剰に流れてし
まう可能性もある。逆バイアス時は、ｐ形炭化シリコン
領域１０４とｎ形炭化シリコン基板１０１とにとっては
順バイアスとなる。そのため、ショットキー障壁からの
空乏層がｐ形炭化シリコン領域１０４にまで達してしま
うと、ｐ形炭化シリコン領域１０４とアノード電極１０
２との間に正孔電流が過剰に流れることになり、耐圧を
保持できなくなるからである。
【００２６】よって、逆バイアス電圧印加時に、ショッ
トキー接触面近傍に形成される空乏層がｐ形炭化シリコ
ン領域１０４にまで到達しないように、ｎ形炭化シリコ
ン基板１０１の厚みとｐ形炭化シリコン領域１０４の深
さとが設定される。
トキー接触面近傍に形成される空乏層がｐ形炭化シリコ
ン領域１０４にまで到達しないように、ｎ形炭化シリコ
ン基板１０１の厚みとｐ形炭化シリコン領域１０４の深
さとが設定される。
【００２７】そうすれば、逆バイアス動作時に、ｐ形炭
化シリコン領域１０４からのｎ形炭化シリコン基板１０
１へのキャリア注入が過剰に行われて耐圧を保持できな
くなることがない。
化シリコン領域１０４からのｎ形炭化シリコン基板１０
１へのキャリア注入が過剰に行われて耐圧を保持できな
くなることがない。
【００２８】なお、ＬＣＲ回路の抵抗成分および容量成
分は、ｎ形炭化シリコン基板１０１のサイズや不純物濃
度を調節することによっても、ある程度は調節可能では
ある。しかし実際上は、そのデバイスが適用される回路
条件や求められる仕様が決められているために、ｎ形炭
化シリコン基板１０１のサイズや不純物濃度を調節する
ことは困難である。本発明を用いれば、そのような場合
であっても、ＬＣＲ回路の抵抗成分や容量成分を調節す
ることが可能である。
分は、ｎ形炭化シリコン基板１０１のサイズや不純物濃
度を調節することによっても、ある程度は調節可能では
ある。しかし実際上は、そのデバイスが適用される回路
条件や求められる仕様が決められているために、ｎ形炭
化シリコン基板１０１のサイズや不純物濃度を調節する
ことは困難である。本発明を用いれば、そのような場合
であっても、ＬＣＲ回路の抵抗成分や容量成分を調節す
ることが可能である。
【００２９】また、本発明は特に、高耐圧の用途に使用
される半導体装置において発生する課題に対処するのに
適しているが、そのような用途に限定されるものではな
く、例えば小型の集積回路等であっても、本発明と同様
の構造を有するものであれば、本願の射程に入る。
される半導体装置において発生する課題に対処するのに
適しているが、そのような用途に限定されるものではな
く、例えば小型の集積回路等であっても、本発明と同様
の構造を有するものであれば、本願の射程に入る。
【００３０】＜実施の形態２＞本実施の形態は、実施の
形態１に係る発明を、炭化シリコンＭＥＳＦＥＴ（MEta
l Semiconductor Field Effect Transistor）に適用し
た場合の例を示すものであって、ソース電極側にｐ形領
域が設けられた半導体装置である。ｐ形領域が設けられ
ることにより、オフスイッチング時のゲート−ソース間
の逆方向電流に対してｐ形領域からキャリア注入をし
て、逆方向電流をになうキャリアと再結合させることが
できる。すなわち、スイッチング動作時のｎ形領域にお
けるキャリア数の変化を抑制することができる。その結
果、抵抗成分や容量成分の変動を抑制することができ、
スイッチング動作時の電圧および電流に振動が生じにく
い半導体装置が得られる。
形態１に係る発明を、炭化シリコンＭＥＳＦＥＴ（MEta
l Semiconductor Field Effect Transistor）に適用し
た場合の例を示すものであって、ソース電極側にｐ形領
域が設けられた半導体装置である。ｐ形領域が設けられ
ることにより、オフスイッチング時のゲート−ソース間
の逆方向電流に対してｐ形領域からキャリア注入をし
て、逆方向電流をになうキャリアと再結合させることが
できる。すなわち、スイッチング動作時のｎ形領域にお
けるキャリア数の変化を抑制することができる。その結
果、抵抗成分や容量成分の変動を抑制することができ、
スイッチング動作時の電圧および電流に振動が生じにく
い半導体装置が得られる。
【００３１】図２は本実施の形態に係る半導体装置を示
す図である。図２に示すように、このＭＥＳＦＥＴは、
不純物が未注入のシリコン基板等の半絶縁性基板２０６
を備えている。そして、半絶縁性基板２０６上にｎ形炭
化シリコン領域２０１が形成され、ｎ形炭化シリコン領
域２０１内にｐ形炭化シリコン領域２０４が形成されて
いる。そして、ｎ形炭化シリコン領域２０１の表面に
は、ｎ形炭化シリコン領域２０１にショットキー接触す
る金属からなるゲート電極２０２と、ｎ形炭化シリコン
領域２０１およびｐ形炭化シリコン領域２０４にオーミ
ック接触する金属からなるソース電極２０３と、ｎ形炭
化シリコン領域２０１にオーミック接触する金属からな
るドレイン電極２０５と、が形成されている。
す図である。図２に示すように、このＭＥＳＦＥＴは、
不純物が未注入のシリコン基板等の半絶縁性基板２０６
を備えている。そして、半絶縁性基板２０６上にｎ形炭
化シリコン領域２０１が形成され、ｎ形炭化シリコン領
域２０１内にｐ形炭化シリコン領域２０４が形成されて
いる。そして、ｎ形炭化シリコン領域２０１の表面に
は、ｎ形炭化シリコン領域２０１にショットキー接触す
る金属からなるゲート電極２０２と、ｎ形炭化シリコン
領域２０１およびｐ形炭化シリコン領域２０４にオーミ
ック接触する金属からなるソース電極２０３と、ｎ形炭
化シリコン領域２０１にオーミック接触する金属からな
るドレイン電極２０５と、が形成されている。
【００３２】次に、このＭＥＳＦＥＴの動作について説
明する。図２に示したように、本実施の形態に係る半導
体装置では、ｐ形炭化シリコン領域２０４がソース側に
設けられている。このようにすれば、ゲート電極２０２
に逆バイアス電圧をかけてオフスイッチング動作させる
時に、ｐ形炭化シリコン領域２０４から正孔をｎ形炭化
シリコン領域２０１に流入させることができる。
明する。図２に示したように、本実施の形態に係る半導
体装置では、ｐ形炭化シリコン領域２０４がソース側に
設けられている。このようにすれば、ゲート電極２０２
に逆バイアス電圧をかけてオフスイッチング動作させる
時に、ｐ形炭化シリコン領域２０４から正孔をｎ形炭化
シリコン領域２０１に流入させることができる。
【００３３】すなわち、オフスイッチング時に生じるゲ
ート−ソース間の逆方向電流に対してｐ形炭化シリコン
領域２０４からキャリア注入をして、逆方向電流をにな
うキャリアと再結合させることができる。つまり、スイ
ッチング動作時のｎ形炭化シリコン領域２０１における
キャリア数の変化を抑制することができる。その結果、
ゲート−ソース間の抵抗成分および容量成分と逆バイア
ス電圧を印加する外部回路のインダクタンス成分とで形
成されるＬＣＲ回路の、抵抗成分や容量成分の変動を抑
制することができ、スイッチング動作時の電圧および電
流に振動が生じにくい半導体装置が得られる。
ート−ソース間の逆方向電流に対してｐ形炭化シリコン
領域２０４からキャリア注入をして、逆方向電流をにな
うキャリアと再結合させることができる。つまり、スイ
ッチング動作時のｎ形炭化シリコン領域２０１における
キャリア数の変化を抑制することができる。その結果、
ゲート−ソース間の抵抗成分および容量成分と逆バイア
ス電圧を印加する外部回路のインダクタンス成分とで形
成されるＬＣＲ回路の、抵抗成分や容量成分の変動を抑
制することができ、スイッチング動作時の電圧および電
流に振動が生じにくい半導体装置が得られる。
【００３４】ただし、実施の形態１の場合と同様、ｐ形
炭化シリコン領域２０４を設けることによって、逆バイ
アス時にショットキー障壁からの空乏層が拡がりすぎて
逆方向電流が過剰に流れてしまう可能性もある。
炭化シリコン領域２０４を設けることによって、逆バイ
アス時にショットキー障壁からの空乏層が拡がりすぎて
逆方向電流が過剰に流れてしまう可能性もある。
【００３５】よって、逆バイアス電圧印加時に、ショッ
トキー接触面近傍に形成される空乏層がｐ形炭化シリコ
ン領域２０４にまで到達しないように、ゲート電極２０
２とソース電極２０３との間の距離が設定される。
トキー接触面近傍に形成される空乏層がｐ形炭化シリコ
ン領域２０４にまで到達しないように、ゲート電極２０
２とソース電極２０３との間の距離が設定される。
【００３６】そうすれば、逆バイアス動作時に、ｐ形炭
化シリコン領域２０４からのｎ形炭化シリコン領域２０
１へのキャリア注入が過剰に行われて正孔電流が過剰に
流れることにより、耐圧を保持できなくなることがな
い。
化シリコン領域２０４からのｎ形炭化シリコン領域２０
１へのキャリア注入が過剰に行われて正孔電流が過剰に
流れることにより、耐圧を保持できなくなることがな
い。
【００３７】なお、図２の構造からドレイン電極２０５
を除去し、ゲート電極２０２をアノード電極、ソース電
極２０３をカソード電極と捉えれば、実施の形態１に係
るダイオードをプレーナー形に構成した半導体装置が得
られる。すなわち、アノード電極とカソード電極とが基
板の同じ主表面に形成されたプレーナー形ダイオードを
実現できる。
を除去し、ゲート電極２０２をアノード電極、ソース電
極２０３をカソード電極と捉えれば、実施の形態１に係
るダイオードをプレーナー形に構成した半導体装置が得
られる。すなわち、アノード電極とカソード電極とが基
板の同じ主表面に形成されたプレーナー形ダイオードを
実現できる。
【００３８】その場合も、実施の形態１に係る半導体装
置と同様の効果を有する。
置と同様の効果を有する。
【００３９】
【発明の効果】請求項１に記載の発明によれば、第２電
極側に第１導電形領域と異なる導電性を有する第２導電
形領域が設けられる。よって、例えば第１電極をアノー
ドとし、第２電極をカソードとして、本請求項に記載の
発明をダイオードに適用した場合、オフスイッチング時
のアノード−カソード間の逆方向電流に対して第２導電
形領域からキャリア注入をして、逆方向電流をになうキ
ャリアと再結合させることができる。すなわち、スイッ
チング動作時の第１導電形領域におけるキャリア数の変
化を抑制することができる。その結果、抵抗成分や容量
成分の変動を抑制することができ、スイッチング動作時
の電圧および電流に振動が生じにくい半導体装置が得ら
れる。
極側に第１導電形領域と異なる導電性を有する第２導電
形領域が設けられる。よって、例えば第１電極をアノー
ドとし、第２電極をカソードとして、本請求項に記載の
発明をダイオードに適用した場合、オフスイッチング時
のアノード−カソード間の逆方向電流に対して第２導電
形領域からキャリア注入をして、逆方向電流をになうキ
ャリアと再結合させることができる。すなわち、スイッ
チング動作時の第１導電形領域におけるキャリア数の変
化を抑制することができる。その結果、抵抗成分や容量
成分の変動を抑制することができ、スイッチング動作時
の電圧および電流に振動が生じにくい半導体装置が得ら
れる。
【００４０】請求項２に記載の発明によれば、第１導電
形領域内において第１電極との接触面近傍に形成される
空乏層が第２導電形領域にまで到達しない。よって、逆
バイアス動作時に、第２導電形領域からの第１導電形領
域へのキャリア注入が過剰に行われて正孔電流が過剰に
流れることにより、耐圧を保持できなくなることがな
い。
形領域内において第１電極との接触面近傍に形成される
空乏層が第２導電形領域にまで到達しない。よって、逆
バイアス動作時に、第２導電形領域からの第１導電形領
域へのキャリア注入が過剰に行われて正孔電流が過剰に
流れることにより、耐圧を保持できなくなることがな
い。
【００４１】請求項３に記載の発明によれば、第１電極
とは離間して形成され、第１導電形領域のみにオーミッ
ク接触する第３電極をさらに備える。よって、例えば第
１電極をゲートとし、第２電極をソース、第３電極をド
レインとして、本請求項に記載の発明をＭＥＳＦＥＴに
適用した場合、オフスイッチング時のゲート−ソース間
の逆方向電流に対して第２導電形領域からキャリア注入
をして、逆方向電流をになうキャリアと再結合させるこ
とができる。すなわち、スイッチング動作時の第１導電
形領域におけるキャリア数の変化を抑制することができ
る。その結果、抵抗成分や容量成分の変動を抑制するこ
とができ、スイッチング動作時の電圧および電流に振動
が生じにくい半導体装置が得られる。
とは離間して形成され、第１導電形領域のみにオーミッ
ク接触する第３電極をさらに備える。よって、例えば第
１電極をゲートとし、第２電極をソース、第３電極をド
レインとして、本請求項に記載の発明をＭＥＳＦＥＴに
適用した場合、オフスイッチング時のゲート−ソース間
の逆方向電流に対して第２導電形領域からキャリア注入
をして、逆方向電流をになうキャリアと再結合させるこ
とができる。すなわち、スイッチング動作時の第１導電
形領域におけるキャリア数の変化を抑制することができ
る。その結果、抵抗成分や容量成分の変動を抑制するこ
とができ、スイッチング動作時の電圧および電流に振動
が生じにくい半導体装置が得られる。
【図１】 実施の形態１に係る半導体装置（ショットキ
ー障壁ダイオード）を示す図である。
ー障壁ダイオード）を示す図である。
【図２】 実施の形態２に係る半導体装置（ＭＥＳＦＥ
Ｔ）を示す図である。
Ｔ）を示す図である。
【図３】 従来の炭化シリコン半導体装置の例としてシ
ョットキー障壁ダイオードの構造を示す図である。
ョットキー障壁ダイオードの構造を示す図である。
１０１，３０１ ｎ形炭化シリコン基板、１０２，３０
２ アノード電極、１０３，３０３ カソード電極、１
０４，２０４ ｐ形炭化シリコン領域、２０１ｎ形炭化
シリコン領域、２０２ ゲート電極、２０３ ソース電
極、２０５ドレイン電極、２０６ 半絶縁性基板。
２ アノード電極、１０３，３０３ カソード電極、１
０４，２０４ ｐ形炭化シリコン領域、２０１ｎ形炭化
シリコン領域、２０２ ゲート電極、２０３ ソース電
極、２０５ドレイン電極、２０６ 半絶縁性基板。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M104 AA03 CC01 CC03 FF31 GG03
GG12 HH20
5F102 FA00 FA01 GA14 GB02 GD01
GJ02 GR07 GR11
Claims (3)
- 【請求項１】 炭化シリコンを材料とする第１導電形領
域、および、炭化シリコンを材料とし、前記第１導電形
領域と接しつつ、前記第１導電形領域と異なる導電性を
有する第２導電形領域とを含む半導体基板と、 前記第１および第２導電形領域のうち前記第１導電形領
域のみにショットキー接触する第１電極と、 前記第１および第２導電形領域の両方にオーミック接触
する第２電極とを備える半導体装置。 - 【請求項２】 請求項１に記載の半導体装置であって、 前記第１導電形領域内において前記第１電極との接触面
近傍に形成される空乏層が前記第２導電形領域にまで到
達しない半導体装置。 - 【請求項３】 請求項１に記載の半導体装置であって、 前記第１電極とは離間して形成され、前記第１および第
２導電形領域のうち前記第１導電形領域のみにオーミッ
ク接触する第３電極をさらに備える半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239332A JP2003051602A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置 |
| US10/164,636 US20030030058A1 (en) | 2001-08-07 | 2002-06-10 | Semiconductor device |
| KR1020020034339A KR20030013243A (ko) | 2001-08-07 | 2002-06-19 | 반도체장치 |
| DE10231735A DE10231735A1 (de) | 2001-08-07 | 2002-07-05 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239332A JP2003051602A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051602A true JP2003051602A (ja) | 2003-02-21 |
Family
ID=19070102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001239332A Pending JP2003051602A (ja) | 2001-08-07 | 2001-08-07 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030030058A1 (ja) |
| JP (1) | JP2003051602A (ja) |
| KR (1) | KR20030013243A (ja) |
| DE (1) | DE10231735A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108475983A (zh) * | 2016-07-11 | 2018-08-31 | 富士电机株式会社 | 半导体装置及振动抑制装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212281B2 (en) | 2008-01-16 | 2012-07-03 | Micron Technology, Inc. | 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same |
| US8354678B1 (en) * | 2011-07-11 | 2013-01-15 | International Business Machines Corporation | Structure and method for forming a light detecting diode and a light emitting diode on a silicon-on-insulator wafer backside |
-
2001
- 2001-08-07 JP JP2001239332A patent/JP2003051602A/ja active Pending
-
2002
- 2002-06-10 US US10/164,636 patent/US20030030058A1/en not_active Abandoned
- 2002-06-19 KR KR1020020034339A patent/KR20030013243A/ko not_active Ceased
- 2002-07-05 DE DE10231735A patent/DE10231735A1/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108475983A (zh) * | 2016-07-11 | 2018-08-31 | 富士电机株式会社 | 半导体装置及振动抑制装置 |
| US10566966B2 (en) | 2016-07-11 | 2020-02-18 | Fuji Electric Co., Ltd. | Semiconductor device and oscillation suppressing device |
| CN108475983B (zh) * | 2016-07-11 | 2020-07-28 | 富士电机株式会社 | 半导体装置及振动抑制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030030058A1 (en) | 2003-02-13 |
| KR20030013243A (ko) | 2003-02-14 |
| DE10231735A1 (de) | 2003-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8816355B2 (en) | Semiconductor device | |
| US8148748B2 (en) | Adjustable field effect rectifier | |
| JP3471823B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US8034688B2 (en) | Methods of forming power switching semiconductor devices including rectifying junction-shunts | |
| US11444155B2 (en) | Silicon carbide semiconductor device | |
| US8975640B2 (en) | Heterojunction semiconductor device and manufacturing method | |
| JP2009521817A (ja) | 超高速リカバリダイオード | |
| US4720734A (en) | Low loss and high speed diodes | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| WO2017179102A1 (ja) | 半導体装置 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| JP2006066770A (ja) | 半導体装置 | |
| US7626232B2 (en) | Voltage-controlled semiconductor device | |
| JP3673334B2 (ja) | 半導体ダイオード | |
| JP2003051602A (ja) | 半導体装置 | |
| JP2011014740A (ja) | 半導体装置、半導体装置の制御方法、半導体モジュール | |
| US6388306B1 (en) | Semiconductor device with rapid reverse recovery characteristic | |
| CN118645433B (zh) | 一种半导体器件及其制造方法 | |
| JP4016901B2 (ja) | 絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 | |
| Zhu et al. | A process compatible SiC trench MOSFET integrated with double p+-polySi/SiC HJD for enhanced switching performance | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JP2019197914A (ja) | 半導体装置 |