JP2003050270A

JP2003050270A - 磁気センサの出力補正方法及びその補正回路

Info

Publication number: JP2003050270A
Application number: JP2001236977A
Authority: JP
Inventors: Isao Saotome; 勲五月女
Original assignee: Asahi Kasei Corp
Current assignee: Asahi Kasei Corp
Priority date: 2001-08-03
Filing date: 2001-08-03
Publication date: 2003-02-21

Abstract

(57)【要約】【課題】アナログ出力信号に対してＡＧＣ機能を有
し、固定ヒステリシスレベルでも出力変化点が動かない
ようにすること。【解決手段】入力されたアナログ信号は、ＡＧＣ部２
１とＡＧＣゲイン設定部２２に入力され、ＡＧＣゲイン
設定部２２によりＡＧＣ部２１のレベルを制御し、その
出力信号はコンパレータ２３に入力される。ヒステリシ
ス設定部２４によってコンパレータ２３に適当な閾値レ
べルを設定して、０／１のデジタル信号としてシステム
側に伝える。磁気センサと被検査体とのギャップ長の変
化に応じて、ＡＧＣ部２１のＡＧＣレベルを可変にし
て、ヒステリシスレベルでコンパレータ２３の出力変化
点が変化しないように調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気センサの出力
補正方法及びその補正回路に関し、より詳細には、アナ
ログ出力信号に対してＡＧＣ機能を有し、小さい信号レ
べルに対しても高いレべルのヒステリシスを確保できる
ようにした磁気抵抗素子を用いた歯車センサの出力変化
点のバラツキ補正方法及びその補正回路に関する。

【０００２】

【従来の技術】磁気抵抗素子（Magnetroresistive Devi
ce）は、磁気により電気抵抗が変化する特性を利用した
素子で、被検出体の位置を検出するセンサとして用いら
れている。例えば、特開平５−３３２７８７号公報に見
られるように、磁気ドラムの位置を検出できるエンコー
ダに採用することは一般に知られている。この公報のも
のは、ＭＲセンサの抵抗変化を電圧変化に変換して、コ
ンパレータの入力端子にコンデンサを通して接続し、他
方の入力端子にＭＲセンサより変換した電圧の平均電圧
に近い所定値の直流電圧を作って接続し、両入力端子間
に抵抗を接続して矩形波信号を発生させるものである。
これにより磁気ドラムの正しい位置を検出するために不
可欠な個々のバラツキの全数調整を不用にすることがで
きるようにしたものである。

【０００３】また、インジウムアンチモンの半導体ＭＲ
センサを用いた車両のエンジンの高精度なコントロール
を行うために、クランク角センサである歯車センサのア
ナログ出力振幅値に応じて、ヒステリシス値を変動させ
るものが提案されている。これは、時間軸の変化点の調
整を、ヒステリシス値を変えて調整する方式であるが、
このヒステリシス値はもともとノイズに対して誤動作し
ないようにある程度大きな値（通常は固定値）を設定す
るもので、ヒステリシス値をコントロールする方式は、
利用状況を制限せざるをえないというのが現状である。

【０００４】

【発明が解決しようとする課題】図１（ａ），（ｂ）
は、従来のヒステリシス値の設定方式を説明するための
図で、図１（ａ）は信号処理部の構成図、図１（ｂ）は
コンパレータ出力変化点の説明図である。入力されたア
ナログ信号は、コンパレータ１とヒステリシス演算部２
に入力され、コンパレータ１の出力のバラツキを修正す
るためにヒステリシス演算部２によって適当な閾値レべ
ルを設定して、０／１のデジタル信号としてシステム側
に伝えられる。

【０００５】図１（ｂ）は、入力されたアナログ信号を
一定レベルにするＡＧＣ機能（Automatic Gain Contro
l；自動利得制御）をかけた場合のギャップ長とコンパ
レータ出力変化点の関係を示す図である。領域Ａは、ギ
ャップ長によりアナログ出力波形と変化点が変わる領域
であり、領域Ｂは、アナログ出力波形はサイン波形に近
く、ギョップ長であまり変化がない領域である。

【０００６】しかしながら、歯車センサでのセンサの取
り付け位置が歯車に近い位置では、ギャップ長による磁
束密度の変化が大きく、コンパレータ出力の出力変化点
の変化が大きい。この出力を受けるＭＰＵ側では、出力
変化点が一定幅に入っていないと困るが、現状の振れ幅
は、エンジンの高精度コントロールには大きすぎるとい
う問題がある。

【０００７】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、アナログ出力信号
に対してＡＧＣ機能を有し、小さい信号レべルに対して
も高いレべルのヒステリシスを確保できるようにし、か
つ、コンパレータ出力変化点が動かないようにした磁気
センサの出力補正方法及びその補正回路を提供すること
にある。

【０００８】

【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、アナロ
グ信号を入力するＡＧＣ部のＡＧＣレベルを設定し、前
記ＡＧＣ部の出力信号を入力するコンパレータの出力の
バラツキを修正するために任意のヒステリシスレベルを
設定する磁気センサの出力補正方法であって、磁気セン
サと被検査体とのギャップ長の変化に応じて、前記ＡＧ
Ｃ部のＡＧＣレベルを可変にして、前記ヒステリシスレ
ベルで前記コンパレータの出力変化点が変化しないよう
に調整したことを特徴とする。

【０００９】また、請求項２に記載の発明は、請求項１
に記載の発明において、前記ギャップ長を現状のゲイン
に基づいて計算し、前記ゲインに対して減衰又は増幅さ
せる割合を設定し、前記ギャップ長と前記割合に基づい
て新しいゲインを計算することを特徴とする。

【００１０】また、請求項３に記載の発明は、アナログ
信号を入力するＡＧＣ部と、前記アナログ信号を入力
し、前記ＡＧＣ部のレベルを制御するＡＧＣゲイン設定
部と、前記ＡＧＣ部の出力信号を入力するコンパレータ
と、該コンパレータの出力のバラツキを修正するために
任意のヒステリシスレベルを設定するヒステリシス設定
部とを備え、磁気センサと被検査体とのギャップ長の変
化に応じて、前記ＡＧＣ部のＡＧＣレベルを可変にし
て、前記ヒステリシスレベルで前記コンパレータの出力
変化点が変化しないように調整したことを特徴とする。

【００１１】また、請求項４に記載の発明は、請求項３
に記載の発明において、前記ＡＧＣゲイン設定部が、前
記アナログ信号の振幅のピーク値を検出するＡＤＣピー
ク検出部と、該ＡＤＣピーク検出部からの出力信号を入
力し、オフセット補正信号を発生するオフセット計算部
とゲイン制御信号を発生するＡＧＣゲイン計算部とを備
えたデジタル演算部とからなることを特徴とする。

【００１２】また、請求項５に記載の発明は、請求項４
に記載の発明において、前記ＡＧＣゲイン計算部が、現
状のゲインを計算する第１のゲイン計算部と、該第１の
ゲイン計算部によって計算されたゲインに基づいてギャ
ップ長を計算するギャップ長推測部と、前記ゲインに対
して減衰又は増幅させる割合を設定する割合設定部と、
前記ギャップ長推測部でのギャップ長と前記割合設定部
での割合に基づいて新しいゲインを計算する第２のゲイ
ン計算部とを備えたことを特徴とする。

【００１３】また、請求項６に記載の発明は、請求項３
に記載の発明において、前記ＡＧＣ部が、前記オフセッ
ト計算部からオフセット補正信号が入力される第１段目
に増幅回路と、前記ＡＧＣゲイン計算部からゲイン制御
信号が入力される第２段目の増幅回路とを備えたことを
特徴とする。

【００１４】また、請求項７に記載の発明は、請求項３
乃至６いずれかに記載の発明において、磁気センサが磁
気抵抗素子を用いた歯車センサであることを特徴とす
る。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。まず、半導体ＭＲ素子を用いた
歯車センサの原理について説明する。図２は、半導体Ｍ
Ｒ素子を用いた歯車センサの構成図で、回転検出対象で
ある歯車センサは、磁性体であるターゲット歯車１１と
センサ部１２と信号処理部１４とから構成されている。
センサ部１２は、半導体ＭＲ素子ＭＲ１，ＭＲ２とバイ
アス磁石１３とから構成され、信号処理部１４は、アナ
ログ部１５とデジタル部１６を有し、センサ部１２から
出力されるアナログ信号を処理するように構成されてい
る。

【００１６】このような構成において、ターゲット歯車
１１の歯がＭＲ素子に近づくと、バイアス磁石１３から
の磁束密度がＭＲ素子に集中し、このＭＲ素子の抵抗が
高くなる。ＭＲ素子をハーフブリッジ構成で、ターゲッ
ト歯車１１の近傍に設置しておくと、ターゲット歯車１
１の歯の位置により、各ＭＲ素子の抵抗が異なり、ハー
フブリッジの中点出力レべルが変化する。このアナログ
電圧レべルの変動を、例えば、コンパレータに適当な閾
値レべルを設定して、０／１のデジタル信号としてシス
テム側に伝える。ターゲット歯車１１の歯１個がセンサ
部１２を通りすぎる毎に、１つの矩形波出力が発生す
る。

【００１７】ターゲット歯車１１の歯の動きにより、バ
イアス磁石１３の作る磁束密度の空間分布が変わる。歯
がＭＲ素子の上にきたときには磁束密度が強くなり、歯
がＭＲ素子から遠ざかると磁束密度は小さくなる。ＭＲ
素子は、この磁束密度の変動に対応して抵抗値が変わ
り、この変化信号が信号処理部１４に伝えられる。信号
処理部１４では、この変化信号をデジタル化してシステ
ム側に伝える。

【００１８】図３（ａ）〜（ｄ）は、歯車の歯のピッチ
がＭＲ素子ペアピッチの倍程度の関係にある場合におけ
る、歯車位置とＭＲハーフブリッジ出力信号の関係を示
す図で、図３（ａ）は第１の歯車状態、図３（ｂ）は第
２の歯車状態、図３（ｃ）は第３の歯車状態、図３
（ｄ）は第４の歯車状態を各々示している。

【００１９】ＭＲ１、ＭＲ２の抵抗値はほぼ同じなの
で、Ｖｄｄ−５Ｖでハーフブリッジを構成したときの中
点電位は２．５Ｖ付近となる。この電位が、ＭＲ素子の
抵抗値が変化することにより、ギャップ長がある程度大
きなところではサイン波形的な変化を示す。ギャップ長
が小さくなるサイン波形からシステムに特有な矩形的な
ひずみをもった波形となる。

【００２０】図３（ａ）に示す第１の歯車状態(時刻ｔ
１）の場合は、歯ＡがＭＲ２素子の直上にきており、Ｍ
Ｒ２素子に一番強い磁束密度がかかっている。このた
め、ハーフブリッジの中点出力は最大電圧出力となる。
ＭＲ１素子の磁束密度は薄くなっている。サイン波形中
のポイントが、この時刻ｔ１の出力状態を示している。

【００２１】図３（ｂ）に示す第２の歯車状態(時刻ｔ
２)の場合は、ＭＲ１とＭＲ２の間に歯Ａがきており、
両者の抵抗値は大きくなっているものの、同じ程度の大
きさになっているので中点は２．５Ｖと中間レべルを示
す。

【００２２】図３（ｃ）に示す第３の歯車状態(時刻ｔ
３）の場合は、歯ＡがＭＲ１素子の直上にきており、Ｍ
Ｒ１素子に一番強い磁束密度がかかっている。このた
め、ハーフブリッジの中点出力は最小電圧出力となる。

【００２３】図３（ｄ）に示す第４の歯車状態(時刻ｔ
４)の場合は、歯車の歯がＭＲ１、ＭＲ２より等距離で
外側にあり、ＭＲ素子の抵抗値は下がっているが、同じ
程度の大きさになっているため中点は２．５Ｖと中間レ
べルを示している。

【００２４】ＭＲ素子の中点出力信号の最大値は、ハー
フブリッジ構成をとる場合には、ＭＲ２素子の上に歯が
きた場合に生じ、最小値は、ＭＲ１素子の上に歯がきた
場合に生じる。中点(ゼロクロス点)は、２つのＭＲ素子
の間に歯がきた場合と、ＭＲ素子の間に歯がない場合の
２つの場合である。

【００２５】図４（ａ）〜（ｃ）は、ＭＲ素子間隔と歯
車ピッチとの関係を示す図で、ＭＲ素子の間隔を固定
し、歯車の歯のピッチが大きくなる場合は、図に示すよ
うな波形変化となる。図４（ａ）は、歯車ピッチがＭＲ
素子間隔より長い場合、図４（ｂ）は、歯車ピッチがＭ
Ｒ素子間隔の倍程度の場合、図４（ｃ）は、歯車ピッチ
がＭＲ素子間隔より短い場合を各々示している。なお、
歯の間隔はｄ１＞ｄ２＞ｄ３の関係にある。

【００２６】図４（ｂ）が、歯車の歯のピッチがＭＲ素
子間距離の倍程度のときの出力電圧変化とする。図４
（ａ）は、ＭＲ素子間隔より歯車のピッチが大きくなっ
た場合で、歯がＭＲ１を通り過ぎてから次の歯がくるま
での間隔が長くなっている。出力電圧のピーク値は、Ｍ
Ｒ１、ＭＲ２の各素子の上に歯がきて、磁束密度が最大
になることは変わらない。図４（ｃ）は、歯のピッチが
ＭＲ素子間距離より短くなった場合で、この場合には電
圧出力振幅は小さくなる。ＭＲ素子それぞれの直上に歯
がくるような場合には、ＭＲ素子の磁束密度は強くな
り、抵抗値も大きくなっているが、ほぼ同程度の抵抗値
となるので中点出力電圧で見ると、中点２．５Ｖ近傍に
なる。

【００２７】図５は、信号処理部の構成図で、この信号
処理部では、センサ部１２からのアナログ信号を０／１
のデジタル化して出力する。入力アナログ信号は、アナ
ロググランド２．５Ｖを中心にサイン波的に変化する。
このアナログ信号はヒステリシスを有するコンパレータ
１６でデジタル化される。図中のＶＨｙｓ＋、ＶＨｙｓ
−は、ヒステリシスレべルで、センサ部を利用する環境
のノイズレべルに応じて任意に設定される。また、コン
パレータ１６の参照レべルは、外部抵抗(ＲｅｆＲ１、
ＲｅｆＲ２）によって設定される。なお、符号１７はヒ
ステリシス用の抵抗（１ＭΩ）である。

【００２８】図６（ａ），（ｂ）は、本発明のヒステリ
シス値の設定方式を説明するための図で、図６（ａ）は
信号処理部の構成図、図６（ｂ）はＡＧＣゲイン量のギ
ャップ長依存性の説明図である。図中符号２１はＡＧＣ
（Automatic Gain Control；自動利得制御）部、２２は
ＡＧＣゲイン設定部、２３はコンパレータ、２４はヒス
テリシス設定部である。入力されたアナログ信号は、Ａ
ＧＣ部２１とＡＧＣゲイン設定部２２に入力され、ＡＧ
Ｃゲイン設定部２２によりＡＧＣ部２１のレベルを制御
し、その出力信号はコンパレータ２３に入力される。ヒ
ステリシス設定部２４によってコンパレータ２３に適当
な閾値レべルを設定して、０／１のデジタル信号として
システム側に伝える。

【００２９】このような信号処理部により、図６（ｂ）
に示すように、領域Ａでは領域Ｂよりもアンプのゲイン
を下げる（又は上げる）ために、ＲＯＭテーブルでゲイ
ンカーブを実現することができる。領域Ａにおける特性
ｍはゲインを下げた場合、特性ｎはゲインを上げた場合
を示している。

【００３０】以下、ギャップ長の補正方法について説明
する。ＭＲハーフブリッジからのアナログ出力レべルＶ
ｉｎをＡ／Ｄコンバータ（ＡＤＣ）により検知し、この
振幅値をＡＧＣレべルＶａｇｃ(例えば、５００ｍＶｐ
−ｐ)に設定するときの倍率をα（Ｖａｇｃ／Ｖｉｎ）
とする。通常のＡＧＣでは、アナログ信号Ｖｉｎにαを
かけて、信号処理回路内部ではＶａｇｃという大きさの
一定値振幅とする。ギャップ長ｇＤにより、コンパレー
タ出力のバラツキを修正するために、このα値をギャッ
プ長に応じて修正する。

【００３１】アナログ出力レべルＶｉｎは、ギャップ長
ｇＤに依存して大きさが変わる。この大きさの温度変動
は、ギャップ長ｇＤが小さいときには比較的小さいの
で、アナログ出力レべルＶｉｎにより、逆にギャップ長
ｇＤを推測することができる。

【００３２】例えば、次式によるｇＤ＝ｆ１（ｆ）＝ｋ１×Ｌｎ（ｋ２×ｆ）ｋ１＝０．８０７７５ｋ２＝２．９６７係数ｋ１、ｋ２は、利用するセンサ部の環境(歯車、バ
イアス磁石、ＭＲ素子感度など)により異なる。

【００３３】ギャップ長補正をするギャップ長領域を、
その環境に応じて設定する必要があるが、通常、ｇＤ＝
０ｍｍから１．６ｍｍ〜２．０ｍｍの間で補正をする。
この領域の範囲内で、例えば、次式によるα値の補正を
行う。 α２＝ｆ２（ｇＤ、ｆ）＝ｋ３×Ｅｘｐ（ｋ４×ｇＤ）Ｅｘｐ:自然対数ｋ３＝０．１７ｋ４＝１．６８ここでは、Ｅｘｐ（）という自然対数関数を利用して
いるが、計算上は線形関数を利用してもよい。

【００３４】この補正方法によれば、その結果は、以下
のシミュレーション条件のもとで、図７（ａ），（ｂ）
のようになる。

【００３５】＜シミュレーション条件＞ＭＲサンプル（ＭＲ１，ＭＲ２）；（サンプル５、サン
プル３）、（サンプル４、サンプル７）温度範囲；−４０〜１５０℃ ギャップ長；０．２ｍｍ〜６．０ｍｍ

【００３６】図７（ａ），（ｂ）は、コンパレータの出
力変化点（Ｌ２Ｈ；Low to High）のギャップ長依存性
を示す図で、図７（ａ）は補正なしの場合、図７（ｂ）
は補正した場合を各々示している。なお、実際には温度
によってその特性が若干変化するが、ここでは近似して
描いている。図７（ａ）においては、ギャップ長（ｍ
ｍ）に対する変化点（度）は、５．０３度〜５．１４度
の間で変化している。これに対して、図７（ｂ）におい
ては、ギャップ長（ｍｍ）に対する変化点（度）は、
５．０６度〜５．１４度の間で変化している。つまり、
補正した場合には、変化点のバラツキが改善されている
ことがわかる。

【００３７】図８（ａ）〜（ｃ）は、コンパレータ出力
点のギャップ長依存性を示す図で、図８（ａ）はギャッ
プ長が０．２ｍｍの場合、図８（ｂ）はギャップ長が
０．６ｍｍの場合、図８（ｃ）はギャップ長が１．０ｍ
ｍの場合である。図中の横軸は時間軸で、縦軸は出力電
圧（Ｖ）軸である。図中の波形ａが、ＭＲハーフブリッ
ジの中点電位で、波形ｂは、ハーフブリッジ出力を信号
処理(ＡＧＣ)した波形、波形ｃは、ＡＧＣをかけた波形
をコンパレータに入れて、０／１のデジタル波形に直し
たものである。ギャップ長が０．２ｍｍ、０．６ｍｍ、
１．０ｍｍで、その出力波形が大きく変化していること
が分かる。

【００３８】ギャップ長が近ければ、ハーフブリッジの
出力電圧は大きく、歯車の形状を反映した矩形の電圧波
形で、ギャップ長が遠ざかるにつれて角が取れてサイン
波形になる。３つのギャップ長領域では、出力波形はＡ
ＧＣで設定したレべル以上の出力になっているので、Ａ
ＧＣは入力波形に対して減衰をかけている。

【００３９】ギャップ長が小さい領域では、ＡＧＣをか
けた波形も歪んでおり、これをコンパレータにかけてデ
ジタル信号化すると、ギャップ長に依存したコンパレー
タの出力変化点の動きをする。つまり、Ｌ２Ｈ（Low to
High）の領域では、ギャップ長が小さいところではＡ
ＧＣのゲインを通常設定より小さくする。一方、Ｈ２Ｌ
（High to Low）の領域では、ゲインを通常より大きく
することが必要となる。

【００４０】図９は、あるサンプルぺアでのＡＧＣ−ゲ
イン特性を示す図で、横軸がギャップ長、縦軸はα(ゲ
イン)である。ゲインを指数近似するとｙ＝０．３３７１×Ｅｘｐ（＋１．２３７８×ｘ）となる。ここで、ｘはギャップ長で、１．６ｍｍ、ｙは
ゲインで、２．４４（点Ａ）となるが、このギャップ長
１．６ｍｍ以下のところでゲインを修正することを考え
る。ギャップ長ｘ＝０．４で、α＝０．４８（点Ｂ）と
なっている。

【００４１】このＢ点での減衰を更に大きくするための
係数をγとして、ｘ＜１．６ｍｍ以下の新しい方程式を
求める。Ａ点と新しいＢ点を通る指数関数を決めると、ｙ＝ｋ×Ｅｘｐ（＋１．２３７８×ｘ） β＝０．８３×ｌｎ（５．０８３／γ）ｋ＝２．４４×ｅｘｐ（−１．６β）減衰させるケースとしてγ＝０．５の場合は β＝１．９２５ｋ＝０．１１２となる（図中の特性ｄに相当）。

【００４２】増大させるケースとしてγ＝１．３の場合
は β＝１．１３６ｋ＝０．３９６３となる（図中の特性ｅの相当）。

【００４３】このようにすることにより、ギャップ長が
１．６ｍｍ以下のところで、ゲインを修正することが可
能になる。つまり、ゲインを減衰させて図中の特性ｄを
得ることができ、また、ゲインを増大させることにより
図中の特性ｅを得ることができる。

【００４４】図１０は、アナログ出力波形とコンパレー
タの変化点の関係を示す図で、アナログ出力波形の出力
レベルが下がると、コンパレータの変化点が崩れること
を説明するための図である。縦軸はアナログ出力レベ
ル、横軸は変化点（度）を示している。なお、図中ｆは
アナログ出力波形、ｇはコンパレータ出力波形を示して
いる。ゲインｙは、ギャップ長が大きい領域で以下の式
で表すことができる。ｙ＝Ａ×ｓｉｎ（２ＰＩ×ｘ）Ａ；振幅、ｘ；ギ
ャップ長ｙ＝ｖｈとなるｘをｘｈとすると、２ＰＩ×ｘ＜１．０
なる領域でｖｈ＝Ａ×２ＰＡＩ×ｘｈｘｈ＝ｖｈ／（Ａ×２ＰＡＩ）となり、ｘｈは振幅Ａに逆比例する。

【００４５】図１０から分かるように、ギャップ長の変
化によりアナログ出力波形の波高値が変化すると、ヒシ
テリシス値ｖｈとアナログ出力波形の交差する変化点
が、ｐ１→ｐ２→ｐ３と変化する様子がわかる。波形の
波高値の変化はゲインの変化であり、このゲインを変化
させることにより波高値の増減を図り、コンパレータの
出力変化点を一定にすることが可能となる。

【００４６】つまり、アナログ出力信号に対して、ＡＧ
Ｃ機能を有し、小さい信号レべルに対しても高いレべル
のヒステリシスを確保できるようにする。その上で、ギ
ャップ長の変化に対応してＡＧＣレべルを可変にし、固
定ヒステリシスレべルでも出力変化点が動かないように
調整することができる。

【００４７】具体的には、入力アナログレべル情報をも
とに対応するギャップ長を判断し、入力アナログレべル
を増幅するときに、歯車が近距離のときは、その増幅率
をギャップ長により制御して所定のレべルに設定する。
入力アナログレべルを検知するＡＤＣブロック、入力ア
ナログレべルからギャップ長を計算するブロック、ギャ
ップ長に対するＡＧＣ増幅率を計算する演算部を構成す
る。

【００４８】このように構成することにより、コンパレ
ータの出力変化点のバラツキを小さくすることができ、
ヒステリシスレべルが固定で設定できるので、ノイズに
対するマージンを確保できる。また、ＡＧＣを有するこ
とで、温度変化による信号レべルの変動を抑えることが
できる。

【００４９】以下、図６に示した本発明の信号処理部の
各構成要素について説明する。図１１（ａ），（ｂ）
は、信号処理部を説明するための図で、図１１（ａ）は
ヒステリシスコンパレータの構成図、図１１（ｂ）は波
形図である。入力アナログ信号Ｖｉｎは、ヒステリシス
を有するコンパレータ３１でデジタル化されデジタル信
号Ｖｏｕｔとして出力される。図中のＶｈ、Ｖ１は、ヒ
ステリシスレべルで、センサ部を利用する環境のノイズ
レべルに応じて任意に設定される。また、ヒステリシス
コンパレータ３１の参照レべルは、外部抵抗(Ｒ２、Ｒ
２）によって設定される。本信号処理のＩＣ化では、Ｉ
Ｃ内部の抵抗Ｒ２として、値の異なる抵抗を複数準備
し、外部からヒステリシス選択パラメータを入力し、抵
抗Ｒ２の値を決定し、ヒステリシスを決める。なお、こ
のヒステリシスコンパレータ３１は、図６におけるコン
パレータ２３及びヒステリシス設定部２４に相当する。

【００５０】図１２は、図１１に示したヒステリシスコ
ンパレータを組み込んだ信号処理部の構成図で、図中符
号３２がバッファアンプ（Buffer AMP）、３３はＡＧＣ
アンプ（AGC-AMP）、３４はＡＤＣピーク検出部、３５
はデジタル演算部、３６はオフセット計算部、３７はＡ
ＧＣゲイン計算部である。なお、破線枠内は、図６にお
けるＡＧＣゲイン設定部２２に相当する。

【００５１】入力アナログ信号は、バッファアンプ３２
を介してＡＧＣアンプ３３及びＡＤＣピーク検出部３４
に入力され、ＡＤＣピーク検出部３４において振幅のピ
ーク値が検出されてデジタル信号に変換される。このデ
ジタル信号はデジタル演算部３５に入力され、ＡＧＣゲ
イン計算部３７及びオフセット計算部３６において所定
の計算がなされて、ＡＧＣアンプ３３の利得が制御さ
れ、ヒステリシスコンパレータ３１に出力される。ヒス
テリシスコンパレータ３１では適当な閾値レべルが設定
され、０／１のデジタル信号としてシステム側に伝えら
れる。バッファアンプ３２は、通常のボルテージフォロ
アーで構成できる。

【００５２】図１３は、図１２におけるＡＧＣアンプの
構成図で、図中符号４１はオペアンプ、４２はＲ１−ラ
ダー（Ladder）回路、４３はオペアンプ、４４はＲ２−
ラダー回路である。第１段目の増幅回路（オペアンプ４
１）には、図１２に示されたデジタル演算部３５のオフ
セット計算部３６からのオフセット補正信号が入力され
る。

【００５３】ギャップ長が大きくなると、アナログ信号
レベルが小さくなるのでＡＧＣアンプ３３による増幅を
行う。このアナログ信号は、図５に示したように、磁気
抵抗素子ＭＲ１とＭＲ２の中点を中心に変化するが、Ｍ
Ｒ１とＭＲ２は、製造上、磁気抵抗特性にバラツキをも
ち、中点がアナロググランド（例えば、電源５Ｖ時、
２．５Ｖ）より少しずれる。

【００５４】このずれた電圧分が、後段で更に増幅され
ると、コンパレータ３１での０／１化時に、変化点が大
きくシフトし、サンプルペアＭＲ１，ＭＲ２により変化
点がバラツキ、製品仕様として所望の変化点がバラツキ
範囲に抑えられない。このオフセット補正で、バッファ
されたアナログ信号レベルから、後段で求められた中点
電圧ずれ（オフセット電圧）をアナログ的に引き算し
て、入力アナログレベルをアナロググランド中心の変化
とする。

【００５５】また、第２段目の増幅回路（オペアンプ４
３、ラダー回路４２，４４）のＲ１−ラダー回路４２及
びＲ２−ラダー回路４４には、図１２に示されたデジタ
ル演算部３５の新ゲイン計算部３７からのＶｇａｉｎ信
号が入力される。なお、第２段目の増幅回路は、Ｒ１、
Ｒ２の抵抗値をＶｇａｉｎ信号により選択し、増幅、減
衰を行う通常の反転増幅器でもよい。

【００５６】センサの動作ギャップ長範囲が、０．２ｍ
ｍ〜３ｍｍの場合には、ある歯車システム系では、ＡＧ
Ｃゲイン調整範囲は０．２倍〜５０倍程度が必要とな
る。このＡＧＣの調整範囲をＲ−ラダー抵抗Ｒ１，Ｒ２
の抵抗値比により実現する。ゲイン値の設定エラー（理
想的なゲイン値と回路で実現されるゲインとの差）が後
段に影響をもたらさない範囲で、Ｒ−ラダー抵抗の構成
を決める。

【００５７】例えば、Ｒ１ラダー、Ｒ２−ラダーを、基
準抵抗値ｒを利用した８ビットラダーとする図１４
（ａ）に示したような抵抗値ラダーとする。ゲイン計算
部３７からのＶｇａｉｎ信号は８×２ビット構成で、Ｒ
１，Ｒ２−ラダー回路の抵抗を各８ビット信号で選択す
る。例えば、Ｒ１−ダラー回路の抵抗値がｒ、Ｒ２−ラ
ダー回路の抵抗値が５０ｒの時には、Ｒ２／Ｒ１＝５０
倍の増幅率が得られ、Ｒ１−ラダー回路の抵抗値が１０
０ｒ、Ｒ２−ダラー回路の抵抗値が２ｒの時には、２／
１００＝０．２の減衰となる。

【００５８】ＩＣにより、この回路の抵抗値を実現する
場合には、図１４（ｂ）に示すように、１本の抵抗を準
備し、その抵抗値内に所望する分割値比となる位置にコ
ンタクトを打ち、その信号を取り出す。この場合には、
ゲイン値の調整幅に対応した信号が取り出せるので、Ｖ
ｇａｉｎ信号のビット数を減らすことができる。

【００５９】図１５は、図１２におけるＡＤＣピーク検
出部の構成図で、ここでは逐次比較型１２ビットＡＤＣ
回路の例を示している。図中符号５０はＡＤＣ、５１は
コンパレータ、５２は１ビットラッチ（Latch）回路、
５３が１２ビットレジスト回路、５４はＤＡＣ、６０は
ピーク検出部、６１は２データ比較器（コンパレー
タ）、６２はデマルチプレクサー（Demux）回路、６３
は最小値データレジスタ、６４は最大値データレジス
タ、６５はマルチプレクサー（Mux）回路である。

【００６０】ＡＤＣ５０では、１２回、入力データを基
準電圧と比較することで、１２ビットのＡＤ変換値を得
ることができる。逐次比較の回数、すなわち、ＡＤ変換
のビット精度は、後段のオフセット補正の精度、ＡＧＣ
ゲイン精度、ひいてはコンパレータでの０／１化のタイ
ミングバラツキに影響するので、バラツキ仕様の範囲内
で決定する。

【００６１】また、ＡＤＣ５０からの１２ビットデータ
を最小値データレジスタ６３の値と最大値データレジス
タ６４の値と比較し、入力データが既存のデータより小
さい場合、あるいは大きい場合は、データレジスタの値
を置き換える。図１５では、２データ比較器６１の入力
データ幅を１データ分１２ビットにするため、最小値比
較、最大値比較の２回に分けて実施する。このため、マ
ルチプレクサー、デマルチプレクサーを設けている。入
力アナログ信号が１サイクル経過ごとに、最小値と最大
値が確定する。

【００６２】図１６は、図１２におけるデジタル演算部
の構成図で、図中のオフセット計算部は、図１２におけ
るオフセット計算部３６に相当し、ＡＧＣゲイン計算部
は、図１２におけるＡＧＣゲイン計算部３７に相当して
いる。図中符号７１は（Ｖｍａｘ＋Ｖｍｉｎ）／２計算
部、７２はＤＡＣ、７４はゲイン（α）計算部、７５は
ギャップ長推測部、７６は減衰値・増幅値・γ設定部、
７７は新ゲイン計算部である。

【００６３】オフセット計算部３６において、（Ｖｍａ
ｘ＋Ｖｍｉｎ）／２計算部７１で加算平均を求め、ＤＡ
Ｃ７２を通してアナログ量に変換し、ＡＧＣアンプ３３
へ出力する。加算平均は、最小値と最大値を通常の加算
をし、ビットシフトすることで求められるが、本実施例
では、１２ビットの最小値と最大値を加算し、１３ビッ
ト長データとし、１３ビットＤＡＣに入力してアナログ
オフセット値とする。

【００６４】また、ＡＧＣゲイン計算部３７では、ゲイ
ン（α）計算部７４で、Ｖｐ−ｐ／（Ｖｍａｘ−Ｖｍｉ
ｎ）の計算を行う。この計算は、ＡＬＵ（数値演算ユニ
ット）を利用して減算を繰り返し、除算を行う。ギャッ
プ長推測部７５では、ｇＤ＝ｆ１（α）の式を用いてα
よりギャップ長を計算する。この計算式に含まれる定
数、関数系は対応する歯車システムに依存するので、Ｒ
ＯＭにαに対応する係数を入れておいて求めるのが便利
である。αに対して、減衰、増幅させる割合（増幅率）
γの初期値を設定しておく。この増幅率γも対応する歯
車システムに依存するので、事前に確定しておく必要が
ある。ＩＣ外部から書き込むことも可能である。

【００６５】新ゲイン計算部７７では、ギャップ長ｇＤ
と増幅率γより、新しいゲインα２を計算する。この計
算も歯車システムに依存するので、対応する係数をＲＯ
Ｍに入れておいて求める。新ゲインは、図１３のＶｇａ
ｉｎ信号となるが、図１３のＲ１−ラダー、Ｒ２−ラダ
ーの実装方式により、８×２ビット、もしくは８ビット
として出力される。

【００６６】ギャップ長推測部７５と新ゲイン計算部７
７は、まとめてα、γを入力とするＲＯＭ引き方式で実
行することも可能である。上述したデジタル演算部の処
理速度は、入力アナログ信号が１サイクルで最小値、最
大値が決まるので、入力アナログ信号の１サイクル後
に、その信号状況に対応するゲイン変化をさせる必要が
ある場合は、入力アナログ信号の最高周波数のサイクル
時間以内にデジタル演算部のすべての処理が終了するよ
うに、各部の処理を決定する。

【００６７】また、上述したデジタル演算部（オフセッ
ト計算部３６、ＡＧＣゲイン計算部３７）は、ＣＰＵと
係数ＲＯＭの演算手段を設けることで、ソフトウエアプ
ログラム処理してもよい。本実施例は、ＭＲ素子を２個
用いたハーフブリッジ構成で説明したが、ハーフブリッ
ジを並列に２個並べ、その各々の中点出力電圧の差電圧
をアナログ入力とするフルブリッジ構成でも、本信号処
理方式、回路は同様に有効である。

【００６８】以上、本発明の実施例である図１２の構成
について順次説明したが、このような構成により、本発
明は、アナログ出力信号に対してＡＧＣ機能を有し、小
さい信号レべルに対しても高いレべルのヒステリシスを
確保できる。その上で、ギャップ長の変化に対応してＡ
ＧＣレべルを可変にし、固定ヒステリシスレべルでも出
力変化点が動かないように調整することができる。

【００６９】

【発明の効果】以上説明したように本発明によれば、ア
ナログ信号を入力するＡＧＣ部のＡＧＣレベルを設定
し、ＡＧＣ部の出力信号を入力するコンパレータの出力
のバラツキを修正するために任意のヒステリシスレベル
を設定する磁気センサの出力補正方法であって、磁気セ
ンサと被検査体とのギャップ長の変化に応じて、ＡＧＣ
部のＡＧＣレベルを可変にして、ヒステリシスレベルで
コンパレータの出力変化点が変化しないように調整した
ので、コンパレータの出力変化点のバラツキを小さくす
ることができ、ヒステリシスレべルが固定で設定できる
ので、ノイズに対するマージンを確保できる。また、Ａ
ＧＣを有することで温度変化による信号レべルの変動を
抑えることができる。

【図面の簡単な説明】

【図１】従来のヒステリシス値の設定方式を説明するた
めの図で、（ａ）は信号処理部の構成図、（ｂ）はコン
パレータ出力変化点の説明図である。

【図２】半導体ＭＲ素子を用いた歯車センサの構成図で
ある。

【図３】（ａ）〜（ｄ）は、歯車の歯のピッチがＭＲ素
子ペアピッチの倍程度の関係にある場合における、歯車
位置とＭＲハーフブリッジ出力信号の関係を示す図で、
（ａ）は第１の歯車状態、（ｂ）は第２の歯車状態、
（ｃ）は第３の歯車状態、（ｄ）は第４の歯車状態を各
々示す図である。

【図４】ＭＲ素子間隔と歯車ピッチとの関係を示す図
で、（ａ）は、歯車ピッチがＭＲ素子間隔より長い場
合、（ｂ）は、歯車ピッチがＭＲ素子間隔の倍程度の場
合、（ｃ）は、歯車ピッチがＭＲ素子間隔より短い場合
を各々示す図である。

【図５】信号処理部の構成図である。

【図６】本発明のヒステリシス値の設定方式を説明する
ための図で、（ａ）は信号処理部の構成図、（ｂ）はＡ
ＧＣゲイン量のギャップ長依存性の説明図である。

【図７】コンパレータの出力変化点（Ｌ２Ｈ；Low to H
igh）のギャップ長依存性を示す図で、（ａ）は補正な
しの場合、（ｂ）は補正した場合を各々示す図である。

【図８】コンパレータ出力点のギャップ長依存性を示す
図で、（ａ）はギャップ長が０．２ｍｍの場合、（ｂ）
はギャップ長が０．６ｍｍの場合、（ｃ）はギャップ長
が１．０ｍｍの場合を示す図である。

【図９】あるサンプルぺアでのＡＧＣ−ゲイン特性を示
す図である。

【図１０】アナログ出力波形とコンパレータの変化点の
関係を示す図である。

【図１１】信号処理部を説明するための図で、（ａ）は
ヒステリシスコンパレータの構成図、（ｂ）は波形図で
ある。

【図１２】図１１に示したヒステリシスコンパレータを
組み込んだ信号処理部の構成図である。

【図１３】図１２におけるＡＧＣアンプの構成図であ
る。

【図１４】図１３におけるラダー回路を示す図で、
（ａ）はＲ１，Ｒ２ラダーの構成例、（ｂ）はＩＣ化抵
抗の例を各々示す図である。

【図１５】図１２におけるＡＤＣピーク検出部の構成図
である。

【図１６】図１２におけるデジタル演算部の構成図であ
る。

【符号の説明】

１コンパレータ２ヒステリシス演算部１１ターゲット歯車１２センサ部１３バイアス磁石１４信号処理部１５アナログ部１６デジタル部１７ヒステリシス用の抵抗２１ＡＧＣ（Automatic Gain Control；自動利得制
御）部２２ＡＧＣゲイン設定部２３コンパレータ２４ヒステリシス設定部３１コンパレータ３２バッファアンプ（Buffer AMP）３３ＡＧＣアンプ（AGC-AMP）３４ＡＤＣピーク検出部３５デジタル演算部３６オフセット計算部３７ＡＧＣゲイン計算部４１オペアンプ４２Ｒ１−ラダー（Ladder）回路４３オペアンプ４４Ｒ２−ラダー回路５０ＡＤＣ５１コンパレータ５２１ビットラッチ（Latch）回路５３１２ビット回路５４ＤＡＣ６０ピーク検出部６１２データ比較器（コンパレータ）６２ Demux回路６３最小値データレジスタ６４最大値データレジスタ６５ Mux回路７１（Ｖｍａｘ＋Ｖｍｉｎ）／２計算部７２ＤＡＣ７４ゲイン（α）計算部７５ギャップ長推測部７６減衰値・増幅値・γ設定部７７新ゲイン計算部

フロントページの続きＦターム(参考） 2F063 AA02 AA23 BA02 BB03 BD05 BD16 CB06 DA01 DA05 DB07 DD03 GA53 LA02 LA11 LA19 LA23 LA27 ZA01 2F077 AA18 NN21 PP14 QQ03 TT13 TT32 TT36 TT37 TT52 UU20 2G017 AA01 AC09 AD55 BA05 BA10

Claims

【特許請求の範囲】

【請求項１】アナログ信号を入力するＡＧＣ部のＡＧ
Ｃレベルを設定し、前記ＡＧＣ部の出力信号を入力する
コンパレータの出力のバラツキを修正するために任意の
ヒステリシスレベルを設定する磁気センサの出力補正方
法であって、磁気センサと被検査体とのギャップ長の変
化に応じて、前記ＡＧＣ部のＡＧＣレベルを可変にし
て、前記ヒステリシスレベルで前記コンパレータの出力
変化点が変化しないように調整したことを特徴とする磁
気センサの出力補正方法。
【請求項２】前記ギャップ長を現状のゲインに基づい
て計算し、前記ゲインに対して減衰又は増幅させる割合
を設定し、前記ギャップ長と前記割合に基づいて新しい
ゲインを計算することを特徴とする請求項１に記載の磁
気センサの出力補正方法。
【請求項３】アナログ信号を入力するＡＧＣ部と、前
記アナログ信号を入力し、前記ＡＧＣ部のレベルを制御
するＡＧＣゲイン設定部と、前記ＡＧＣ部の出力信号を
入力するコンパレータと、該コンパレータの出力のバラ
ツキを修正するために任意のヒステリシスレベルを設定
するヒステリシス設定部とを備え、磁気センサと被検査
体とのギャップ長の変化に応じて、前記ＡＧＣ部のＡＧ
Ｃレベルを可変にして、前記ヒステリシスレベルで前記
コンパレータの出力変化点が変化しないように調整した
ことを特徴とする磁気センサの出力補正回路。
【請求項４】前記ＡＧＣゲイン設定部が、前記アナロ
グ信号の振幅のピーク値を検出するＡＤＣピーク検出部
と、該ＡＤＣピーク検出部からの出力信号を入力し、オ
フセット補正信号を発生するオフセット計算部とゲイン
制御信号を発生するＡＧＣゲイン計算部とを備えたデジ
タル演算部とからなることを特徴とする請求項３に記載
の磁気センサの出力補正回路。
【請求項５】前記ＡＧＣゲイン計算部が、現状のゲイ
ンを計算する第１のゲイン計算部と、該第１のゲイン計
算部によって計算されたゲインに基づいてギャップ長を
計算するギャップ長推測部と、前記ゲインに対して減衰
又は増幅させる割合を設定する割合設定部と、前記ギャ
ップ長推測部でのギャップ長と前記割合設定部での割合
に基づいて新しいゲインを計算する第２のゲイン計算部
とを備えたことを特徴とする請求項４に記載の磁気セン
サの出力補正回路。
【請求項６】前記ＡＧＣ部が、前記オフセット計算部
からオフセット補正信号が入力される第１段目に増幅回
路と、前記ＡＧＣゲイン計算部からゲイン制御信号が入
力される第２段目の増幅回路とを備えたことを特徴とす
る請求項３に記載の磁気センサの出力補正回路。
【請求項７】磁気センサが磁気抵抗素子を用いた歯車
センサであることを特徴とする請求項３乃至６いずれか
に記載の磁気センサの出力補正回路。