JP2003045977A - 信号供給回路 - Google Patents

Abstract

(57)【要約】 【目的】 複数の同期回路へ信号を低スキューで供給す
る。 【構成】 信号供給回路４００ａは４つのドライバ回路
１ａ，４０１，４０２，４０３を有している。ドライバ
回路１ａには同期回路３０１〜３３２に与えられるべき
入力信号が入力される。そしてドライバ回路１ａの出力
が第１の配線５の左端に与えられる。第１の配線５の左
端及び右端並びにその中央にはそれぞれドライバ回路４
０１，４０３，４０２が設けられている。そしてこれら
の出力は第２の配線６に与えられる。第２の配線６には
同期回路３０１〜３３２の各々の入力端が接続される。 【効果】 第２の信号伝達素子であるドライバ回路４０
１，４０２，４０３はこの順に伝達動作を行い、この順
に遷移が急峻となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の同期回路へ
信号を供給するための信号供給回路に関するものであ
る。

【０００２】

【従来の技術】Ａ．従来の技術：同期回路へ信号を供給
する方式として、現在大きくトランク方式とツリー方式
の２種類が存在する。以下、これらの２つの方式を用い
た従来の技術を説明する。例としてこの２つの方式をあ
げ、構成と問題点を説明する。

【０００３】（Ａ−１）トランク方式を用いた従来の技
術：図２０は、トランク方式を用いた信号供給の方法を
示す回路図であり、ＩＥＥＥ １９９０ ＣＵＳＴＯＭ
ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ ＣＯＮＦ
ＥＲＥＮＣＥ ＰＲＯＣＥＥＤＩＮＧ １６．４．１
Ｆｉｇ．１に記載されている。信号入力用ドライバ回路
１は入力端と出力端とを有し、その出力端がトランク配
線２に接続されている。トランク配線２に対してある間
隔をあけて同期回路群３００ａが接続されている。同期
回路群３００ａは、信号が入力されるべき３２個の同期
回路３０１〜３３２で構成されている。これら同期回路
３０１〜３３２を示す符号は図面の煩雑を避けるため全
ては附されていないが、左から右へと順に符号３０１〜
３３２が同期回路に附される。同期回路３０１〜３３２
は各々入力端及び出力端を有し、その入力端の各々がト
ランク配線２に接続されている。

【０００４】このように構成された回路において、信号
入力用ドライバ１に印加された信号は、トランク配線２
を経て複数の同期回路３０１〜３３２に伝達される。こ
の時トランク配線２内においては配線による遅延が生じ
る。よってドライバ１から距離の離れた同期回路ほど、
信号の伝達は大きく遅れる。この同期回路３０１〜３３
２間の伝達時間のずれはスキューと呼ばれる。

【０００５】トランク配線２内で生じるスキューは基本
的にはトランク配線２の配線抵抗Ｒ、トランク配線２の
配線容量Ｃ１、及び全同期回路の入力容量Ｃｉの影響を
強く受け、時定数Ｒ×（Ｃ１＋Ｃｉ）の関数で示され
る。このスキューは低減されることが望ましく、配線抵
抗Ｒはトランク配線２の幅に対して反比例関係にあるた
め、トランク方式ではトランク配線２の幅を広く設定し
て配線抵抗Ｒの値を小さくし、スキューの低減を図って
いる。

【０００６】一方、配線容量Ｃ１はトランク配線２の幅
に対し比例関係にあるため、配線抵抗Ｒでスキューが効
果的に低減するのは、入力容量Ｃｉが配線容量Ｃ１に比
べ十分大きい場合に限られる。しかしこの場合でも、ト
ランク配線２の幅を広くし続ければ、いずれはスキュー
の値が配線の時定数Ｒ×Ｃ１に漸近し、それ以下には低
下しなくなる。更に配線抵抗Ｒ及び配線容量Ｃ１はトラ
ンク配線２の配線長に対しそれぞれ比例関係にあるた
め、トランク配線２が長いほどスキューの値は増加して
しまうことになる。

【０００７】（Ａ−２）ツリー方式を用いた従来の技
術：図２１はツリー方式を用いた信号供給の方法を示す
回路図であり、直線上に配置された複数の同期回路へ信
号を供給するための駆動方式として用いられる。信号入
力用ドライバ回路１の出力端はツリー配線２００ａに接
続されており、同期回路群３００ａの有する同期回路３
０１〜３３２のそれぞれの入力端ががツリー配線２００
ａに接続されている。

【０００８】ツリー方式では信号入力用ドライバ回路１
から各同期回路３０１〜３３２までのそれぞれの経路
（配線）に対し、その長さが互いに等しくなるように配
線が構成される。この結果（Ａ−１）で説明されたトラ
ンク方式とは異なり、各経路での信号遅延が等しくなる
ため、理想的には各同期回路間に伝達される信号のスキ
ューは０になる。

【０００９】しかしながら、図に示されるように、３２
個の同期回路３０１〜３３２への信号を供給するに際し
て配線の長さを等しくするためには広い信号配線領域が
必要となる。例えば同期回路３０１〜３３２が並ぶ方向
に並行に、６層に敷設された配線２０１〜２０６が必要
であり、これらを敷設する領域を確保しなければならな
い。この領域は同期回路数が増加するにつれ拡大する。
また同期回路が等間隔に配置されていない場合、同期回
路数が２ⁿ で表せない場合等は、配線経路の一部に遅延
時間を調整するための迂回配線を別途設けなければなら
ない。

【００１０】

【発明が解決しようとする課題】（Ａ−３）問題点の整
理：以上のことから、従来のトランク方式やツリー方式
を用いて複数の同期回路への信号の供給する場合には、
以下の問題点があることがわかる。

【００１１】問題点１：従来のトランク方式を用いた場
合、直線上に配置された複数の同期回路への信号供給は
以上のようになされているため、スキュー値を０に近付
けること、特に同期回路間の距離が大きい場合等では、
スキュー値を低く抑えることは物理的に不可能であっ
た。

【００１２】特に半導体の分野では、高集積化、大容量
化が進み、チップ面積が拡大傾向にある一方、動作周波
数の高周波化により、タイミング信号の高精度化が要求
されているため、トランク方式では複数の同期回路間の
タイミング管理が困難な状態となるという問題点があっ
た。

【００１３】問題点２：従来のツリー方式を用いた場
合、同期回路数の増加、遅延時間調整用の迂回配線の配
置等に対し、ツリー配線のためには広い領域が必要とな
り、これを抑えることは構成上不可能であった。特に半
導体の分野では、高集積化を阻害する要因として問題に
なってきている。さらに隣接する配線も多く、これらの
配線により配線容量が増大するという効果等も無視でき
ない。このため信号配線の環境の差により同期回路間に
大きなスキューが発生する場合があった。

【００１４】この発明は上記のような問題点を解決する
ためになされたもので、同期回路数が多い場合でも信号
の供給に必要な領域を小さく抑えることができ、かつ、
各同期回路への信号を低スキューで供給できる技術を提
供することを目的とする。

【００１５】

【課題を解決するための手段】この発明の第１の態様に
かかる信号供給回路は、それぞれが入力端及び出力端を
有する複数の第１の信号伝達素子と、それぞれが入力端
及び出力端を有する複数の第２の信号伝達素子と、第１
の端と、第２の端と、前記第１の端と前記第２の端との
間の経路とを有する第１の配線と、第３の端と、第４の
端と、前記第３の端と前記第４の端との間の経路とを有
する第２の配線と、前記第２の配線の同一の前記経路に
それぞれ異なる点において接続される、複数の出力端子
とを備える。そして、前記複数の第１の信号伝達素子の
入力端には共通に入力信号が与えられ、前記複数の第１
の信号伝達素子の出力端は、前記第１の配線の同一の前
記経路にそれぞれ異なる点において接続され、前記複数
の第２の信号伝達素子の入力端は、前記第１の配線の前
記同一の前記経路にそれぞれ異なる点において接続さ
れ、前記複数の第２の信号伝達素子の出力端は、前記第
２の配線の前記同一の前記経路にそれぞれ異なる点にお
いて接続される。

【００１６】望ましくは、信号を受ける入力端と、前記
複数の第１の信号伝達素子の前記入力端に共通して接続
された出力端とを有する第３の信号伝達素子を、更に備
える。

【００１７】この発明の第２の態様にかかる信号供給回
路は、それぞれが入力端及び複数の出力端を有し、前記
入力端に与えられた信号を分配して前記複数の出力端に
与える、複数のツリー状配線と、それぞれが、入力端及
び出力端を有する複数の信号伝達素子と、前記複数の信
号伝達素子の前記入力端が共通に接続される第１の配線
と、第１の端と、第２の端と、前記第１の端と前記第２
の端との間の経路とを有する第２の配線と、を備える。
そして、前記複数の信号伝達素子の前記出力端は、同一
の前記経路にそれぞれ異なる点において接続され、前記
複数のツリー状配線の前記入力端は、前記同一の前記経
路にそれぞれ異なる点において接続される。

【００１８】

【作用】この発明の第１の態様にかかる信号供給回路に
おいて、入力信号が遷移した場合には、まず第１の信号
伝達素子の出力端に最も近く配置された第２の信号伝達
素子がその遷移を第２の配線に伝達しようとする。第１
の信号伝達素子の出力端に最も近く配置された第２の信
号伝達素子の出力端における遷移は当初緩慢であり、漸
次急峻となる。一方、第１の信号伝達素子の出力端に最
も遠く配置された第２の信号伝達素子は一番遅れて入力
信号の遷移を伝達しようとし、その出力端における遷移
は急峻であるため、所定のしきい値に関してみれば、第
１の信号伝達素子の出力端に最も近く配置された第２の
信号伝達素子の出力端がこれに達する時刻と、第１の信
号伝達素子の出力端に最も遠く配置された第２の信号伝
達素子の出力端がこれに達する時刻とがずれること（ス
キュー）を低減することができる。

【００１９】しかも、複数の第１の信号伝達素子の出力
端と、複数の第２の信号伝達素子の入力端とは、いずれ
も第１の配線の同一の経路において集中しては接続され
ない。しかも複数の第２の信号伝達素子の出力端と、複
数の出力端子とは、いずれも第２の配線の同一の経路に
おいて集中しては接続されない。

【００２０】この発明の第２の態様にかかる信号供給回
路では、複数の信号伝達回路の出力端と、複数のツリー
配線の入力端とは、いずれも第２の配線の同一の経路に
対して集中しては接続されない。

【００２１】

【発明の実施の形態】Ｂ．実施の形態の説明： （Ｂ−１）実施の形態１：図１はこの発明の実施の形態
１にかかる信号供給回路４００ａの構成及びこれと同期
回路群３００ａとの接続関係を示す回路図である。

【００２２】同期回路群３００ａは、信号が与えられる
べき３２個の同期回路３０１〜３３２を有している。図
面の煩雑をさけるため同期回路３０１〜３３２の符号の
全部が図示されているわけではないが、左から右へと順
に同期回路３０１〜３３２が直線上に等間隔に配置され
ている。これらの同期回路３０１〜３３２は同一の入力
容量を有している。同期回路３０１〜３３２の各々は入
力端及び出力端を有しており、その出力端には論理回路
９が接続される。

【００２３】信号供給回路４００ａは４つのドライバ回
路１ａ，４０１，４０２，４０３を有している。ドライ
バ回路１ａには同期回路３０１〜３３２に与えられるべ
き入力信号が入力される。入力信号は例えば“Ｈ”，
“Ｌ”の排他的論理をとる２値の信号である。そしてド
ライバ回路１ａの出力が第１の配線５の左端に与えられ
る。第１の配線５の左端及び右端並びにその中央にはそ
れぞれドライバ回路４０１，４０３，４０２が設けられ
ている。そしてこれらの出力は第２の配線６に与えられ
る。第２の配線６には同期回路３０１〜３３２の各々の
入力端が接続される。特にドライバ回路４０１と第２の
配線６とが接続されるノードにおいて同期回路３０６の
入力端が接続され、ドライバ回路４０３と第２の配線６
とが接続されるノードにおいて同期回路３２７の入力端
が接続される。そして第２の配線６において同期回路３
１６，３１７のそれぞれが接続されるノードの中間のノ
ードにドライバ４０２の出力端が接続される。

【００２４】換言すれば、ドライバ回路４０１，４０
２，４０３はそれらの間隔が均等に、かつ各ドライバ回
路４０１、４０２、４０３の担当する出力容量がほぼ均
等になる位置に配置が行なわれる。第１の配線５と第２
の配線６は平行に配線される。

【００２５】図２は図１に示された回路図の代表的なノ
ードにおいて、その電位が立ち上がる様子を示す波形図
である。電位Ｖ₁ ，Ｖ₂ ，Ｖ₃ ，Ｖ₄ ，Ｖ₅ はそれぞれ
入力信号、ドライバ回路４０１の出力端、ドライバ回路
４０３の出力端、同期回路３０６の出力端、同期回路３
３２の出力端の電位である。また、Ｖ₀ は、各ドライバ
回路と同期回路に共通するしきい値電圧を示し、ここで
は“Ｈ”，“Ｌ”に対応する２値の中間の値に設定され
ている。

【００２６】ドライバ回路１ａには図２のようにして立
ち上がる電位Ｖ₁ が与えられるので、電位Ｖ₁ が電位Ｖ
₀ に達した後、ドライバ回路１ａの最も近くに位置する
ドライバ回路４０１の出力端の電位Ｖ₂ が上昇し始め
る。ドライバ回路４０１が信号の遷移を伝達（以下、単
に「伝達動作」という。信号の伝達は随時行っているの
であるが、以下では特に信号の遷移に関してこの用語を
用いる）し始めた当初においては、ドライバ回路１ａに
関してドライバ回路４０１よりも遠くに位置する他のド
ライバ回路４０２，４０３は、まだ伝達動作を行ってい
ない。このためドライバ回路４０１は、第２の配線６に
逆の論理を与えているドライバ回路４０２，４０３に単
独で逆らって伝達動作、即ち第２の配線６に接続された
容量を充電または放電しなければならない。このため、
電位Ｖ₂ は比較的緩慢に上昇し始める。

【００２７】第１の配線５において発生するスキューに
依存してドライバ回路４０１の伝達動作の時期から順次
遅れるが、ドライバ回路４０２，４０３は伝達動作を行
い始める。このため第２の配線６に接続された容量はド
ライバ回路４０１のみならず、ドライバ回路４０２，４
０３によっても充電または放電される。従って電位Ｖ ₂
の上昇は時間経過に従って急峻となってゆく。

【００２８】一方、第１の配線５において発生するスキ
ューによってドライバ回路４０１の伝達動作の開始から
遅延時間τ₁ だけ遅れて、ドライバ回路４０３が最後に
伝達動作を開始する。ドライバ回路４０３が第２の配線
６に信号の遷移を伝達する際には、それまでに伝達動作
を開始したドライバ回路４０１、４０２と共に第２の配
線６に接続された容量を充電または放電する。しかもド
ライバ回路４０３に対抗して逆の論理を第２の配線６に
与えるドライバ回路も存在せず、ドライバ回路４０３の
出力端近傍に接続された容量の一部が既に充電または放
電されている。これらの理由のため、ドライバ回路４０
３の出力端の電位の遷移は、全てのドライバ回路の内で
最も急峻となる。

【００２９】以上のことから、信号供給回路４００ａが
出力する信号の内、最も早期に遷移し始めるもの（電位
Ｖ₂ ）も最も遅れて遷移し始めるもの（電位Ｖ₃ ）も、
遷移の終了付近ではその遷移が急峻となるものの、当初
はその遷移が緩慢であるという点において共通する。し
かし、後から遷移し始めるもの（電位Ｖ₃ ）の方が、こ
れに先行して遷移し始めるもの（電位Ｖ₂ ）と比較し
て、遷移中において早期に急峻になってゆく。このた
め、遷移し初めてから一定の電位に到達するのに必要な
時間は、電位Ｖ₂ に関して必要な時間の方が電位Ｖ₃ に
関して必要な時間よりも長い。この結果、信号の遷移が
進むにつれて電位Ｖ₂ ，Ｖ₃ の波形の時間差は減少する
ことになる。

【００３０】よってしきい値電位に達する時刻に関して
は、既述のようにこれが信号振幅の半分程度の電位に設
定されるので、電位Ｖ₂ ，Ｖ₃ における時間差ｄ₁ を小
さく抑えることができる。

【００３１】信号供給回路４００ａの出力はこのように
して得られるので、最も早い時刻においてその入力端が
しきい値電位Ｖ₀ に達する同期回路３０６の出力端の電
位Ｖ ₄ と、時間差ｄ₁ 及び第２の配線６において生じる
スキューのためにその入力端がしきい値電位Ｖ₀ に達す
る時刻が最も遅くなる同期回路３２７の出力端の電位Ｖ
₅ と、がそれぞれしきい値電位Ｖ₀ に達する時刻の差ｄ
₂ も小さく抑えることができる。但し同期回路３０６，
３２７においては波形の整形がなされるので、電位Ｖ
₄ ，Ｖ₅ は直線に近い形状で遷移している。

【００３２】なお、同期回路間のスキューの全てを最も
小さく抑制するためのドライバ回路の個数には最適値が
存在する。ドライバ回路の個数を最適値よりも小さく設
定した場合には第２の配線６内で発生するスキューが大
きくなり、最適値よりも大きく設定した場合には第１の
配線５内で発生するスキューが大きくなるからである。

【００３３】図３は同期回路３０１〜３３２のすべての
出力端におけるスキュー（任意単位）を示すグラフであ
る。信号供給回路４００ａにおいて設けるドライバ回路
の個数をパラメータとし、その値として１，２，３，５
を採用している。但し、同期回路は均等間隔に配置さ
れ、ドライバ回路も均等間隔に配置され、第１及び第２
の配線５，６も迂回経路を有していない場合を示してい
る。図３からはドライバ回路の個数の最適値は３である
ことがわかる。

【００３４】ドライバ回路の個数の最適値は第１及び第
２の配線５，６間で配置されたドライバ回路の位置にも
依存する。また配線抵抗、配線容量、ドライバ回路の入
力容量及び出力容量、ドライバ回路の駆動能力、同期回
路の入力容量等の影響も受けている。このため一該にド
ライバ回路数を固定することはできず、実使用に際して
は、シミュレーション等により、この数を見積る作業が
必要となる。

【００３５】なお実施の形態１とツリー方式との差異に
関して付け加える。同期回路群３００ａに含まれる同期
回路数が２個の場合、信号供給回路４００ａが含むこと
になるドライバ回路数は１個となり、図２１を用いて示
された従来のツリー方式と類似した形となる。

【００３６】しかしながら本発明においては、ツリー方
式のようにドライバ１ａの出力端を第１の配線５の中間
において接続する必要はなく、図１に示されたように第
１の配線５の左端に接続することができる。すなわち第
１の配線の延長上にドライバ１ａの出力端を配置させる
ことができるので、図２１に示された配線２０６が不要
となる。

【００３７】しかも同期回路群３００ａに含まれる同期
回路数が多い場合、同期回路が均等に配置されていない
場合、第２の配線６が長い場合でさえ、ツリー方式と異
なり信号供給回路４００ａの占める領域はほとんど拡大
されない。そしてドライバ回路群４００ａの中でそれぞ
れのドライバ回路数、サイズ等を調整することで、各同
期回路に遅延時間差のほとんどない信号供給を可能にす
る点において実施の形態１は従来のツリー方式と比較し
て優れている。

【００３８】既に「（Ａ−２）ツリー方式を用いた従来
の技術」において説明されたように、３２個の同期回路
に対してツリー配線２００ａが６層の配線２０１〜２０
６を必要とするのに対し、実施の形態１において示され
た信号供給回路４００ａは第１及び第２の配線５，６と
ドライバ回路４０１，４０２，４０３のみを必要とす
る。

【００３９】図４及び図５は、それぞれトランジスタア
レイにおいて構成されたツリー配線２００ａと信号供給
回路４００ａの一部を示す平面図である。ツリー配線２
００ａはトランジスタアレイの列８０〜８６の間に存在
する配線許可領域において配線２０１〜２０６が敷設さ
れるので、少なくともトランジスタアレイ５列（８１〜
８５）分の領域が必要となる。これに対し信号供給回路
４００ａにおいてはドライバ回路４０１がトランジスタ
アレイの２列８１，８２で実現でき、他のドライバ回路
４０２，４０３も同一の２列８１，８２において構成さ
れるので、ツリー配線２００ａよりも狭い領域で実現す
ることができる。

【００４０】なお、図１では同期回路が均等に配置され
た場合を示した。均等に配置された場合には、容易に同
期回路に対してのスキューを低減することができるが、
均等に配置されない場合においてもこの発明の効果を得
ることができる。図６は不均等に配置された同期回路を
有する同期回路群３００ｃに信号供給回路４００ｆを接
続した場合を示す回路図である。ここでは信号供給回路
４００ｆは６個のドライバ回路４０１〜４０５，１ａを
備えている。このような場合でも、ドライバ回路の配
置、数等を調整することで上記と同様の効果を得ること
ができる。

【００４１】また、実施の形態１は図１に示されたよう
な同期回路が直線上に配置された場合に限定するもので
はない。同期回路間の入力端を一本の配線で結ぶことが
できれば、図１と同様な構成をとることができ、したが
って同様の効果を得ることができる。

【００４２】（Ｂ−２）実施の形態２：図７はこの発明
の実施の形態２にかかる信号供給回路４００ｂの構成及
びこれと同期回路群３００ａとの接続関係を示す回路図
である。

【００４３】信号供給回路４００ｂは信号供給回路４０
０ａに追加してドライバ回路１ｂを設けた構成を有して
いる。ドライバ回路１ｂにはドライバ回路１ａと同一の
入力信号が与えられ、ドライバ回路１ｂの出力端は第１
の配線５の右端においてドライバ回路４０３の入力端と
共に接続されている。

【００４４】このように第１の配線５の左端及び右端の
それぞれからドライブ回路１ａ，１ｂを介して入力信号
を与えることにより、ドライブ回路４０１，４０３は略
同時に伝達動作を開始する。そしてドライブ回路４０２
は第１の配線５によって生じるスキューに依存して遅延
し、伝達動作を開始する。

【００４５】ドライブ回路４０１，４０３の２つが同時
に伝達動作を開始するので、実施の形態１の場合と比較
して、第２の配線６に接続された容量のうち各々が担当
するものは小さくなる。またドライブ回路４０１，４０
３が伝達動作を開始したときに、これと異なる論理を第
２の配線６に与えているのはドライブ回路４０２のみで
ある。従って実施の形態２においては、ドライブ回路４
０１，４０２，４０３の出力端の電位が電位Ｖ₀ に達す
る時間の差を実施の形態１よりも一層効果的に短縮する
ことができ、各同期回路の出力端におけるスキューも一
層短縮することができるという効果がある。

【００４６】（Ｂ−３）実施の形態３：図８はこの発明
の実施の形態３を示す回路図であり、信号供給回路４０
０ｃの構成及びこれと同期回路群３００ｂの接続関係を
示している。

【００４７】同期回路群３００ｂは直線上に均等に配置
された同期回路３０１〜３２８を有している。実施の形
態１と同様に、図面の煩雑をさけるため同期回路３０１
〜３２８の符号の全部が図示されているわけではない
が、左から右へと順に同期回路３０１〜３２８が直線上
に等間隔に配置されている。これらの同期回路３０１〜
３２８は同一の入力容量を有している。同期回路３０１
〜３３２の各々は入力端及び出力端を有しており、その
出力端には論理回路９が接続される。

【００４８】信号供給回路４００ｃは、ドライバ回路１
ａ，４０１〜４０４、並びに２つの第１の配線５ａ，５
ｂ、第２の配線６及びツリー配線２００ｂを有してい
る。実施の形態１において示された信号供給回路４００
ａとは異なり、信号供給回路４００ｃにおいてはドライ
バ回路４０１〜４０４の入力端は単一の配線には接続さ
れない。これらは等間隔に配置されるものの、第１の配
線５ａの左端及び右端にそれぞれドライバ回路４０１，
４０２の入力端が接続され、第１の配線５ｂの左端及び
右端にそれぞれドライバ回路４０３，４０４の入力端が
接続されている。

【００４９】ツリー配線２００ｂの左側及び右側の出力
端は、それぞれ第１の配線５ａの右端及び第１の配線５
ｂの左端に接続されている。ツリー配線の入力端にはド
ライバ１ａを介して入力信号が与えられる。

【００５０】ツリー配線２００ｂによって第１の配線５
ａの右端及び第１の配線５ｂの左端にはほぼ同時に信号
の遷移が伝達されるので、ドライバ回路４０２，４０３
はほぼ同時に伝達動作を開始する。そして実施の形態１
において示されたように動作してドライバ回路４０１，
４０２の出力端における時間差は抑制され、同時にドラ
イバ回路４０３，４０４の出力端における時間差も抑制
される。従って実施の形態１と同様の動作が並行して２
組行われるので、より一層スキューを低減することがで
きるという効果がある。

【００５１】実施の形態３も同期回路の数が増大する
程、単なるツリー配線を用いて信号供給を行う場合と比
較してその効果が顕著となる。

【００５２】（Ｂ−４）実施の形態４：図９はこの発明
の実施の形態４を示す回路図であり、信号供給回路４０
０ｄの構成及びこれと同期回路群３００ａの接続関係を
示している。

【００５３】信号供給回路４００ｄは、ドライバ回路１
ａ，４０１〜４０４及び第１の配線５並びにツリー配線
２００ｃ〜２００ｊを有している。実施の形態１におい
て示された信号供給回路４００ａと同様にしてドライバ
回路４０１〜４０４の入力端が第１の配線５に接続さ
れ、出力端が第２の配線６に接続される。そしてドライ
バ１ａが第１の配線５の左端に接続される。

【００５４】ツリー配線２００ｃ〜２００ｊの各々の入
力端は第２の配線６に均等間隔で接続されており、それ
ぞれの出力端は同期回路群３００ａの有する同期回路の
入力端に接続されている。よって実施の形態４は、従来
のツリー配線２００ａの一部に実施の形態１を適用した
構成であると考えることができる。このような場合にお
いても実施の形態１と同様にしてスキューを低減するこ
とが可能である。また図５に鑑みれば、実施の形態４に
おいて要求されるトランジスタアレイの列は４列であ
り、図４に示された従来のツリー配線２００ａの場合よ
りも１列少ない領域で実現できる。

【００５５】（Ｂ−５）実施の形態５：図１０はこの発
明の実施の形態５を示す回路図であり、信号供給回路５
００の構成及びこれと同期回路群６００の接続関係を示
している。信号供給回路５００は信号供給回路４００ｅ
と、実施の形態１で示された信号供給回路４００ａとを
有している。

【００５６】信号供給回路４００ｅは１２個のドライバ
回路４０４〜４１５を有している。図面の煩雑をさける
ためドライバ回路４０４〜４１５の符号の全部が図示さ
れているわけではないが、左から右へと順にドライバ回
路４０４〜４１５が直線上に等間隔に配置されている。
第２の配線６は信号供給回路４００ａ，４００ｅで共有
されており、これらの入力端は第２の配線６に接続され
ている。ドライバ回路４０４の入力端は第２の配線６の
左端に、ドライバ回路４１５の入力端は第２の配線６の
右端に、それぞれ接続されている。信号供給回路４００
ｅは第３の配線７をも有しており、ドライバ回路４０４
〜４１５の出力端が第３の配線７において等間隔で接続
されている。

【００５７】同期回路群６００は、同期回路群３００
ａ，３００ｂと同様に直線上に配列された複数の同期回
路を有している。これらの入力端は第３の配線７に等間
隔に接続されており、これらの出力端は論理回路９に接
続されている。

【００５８】実施の形態５においては実施の形態１の構
成を２段設けた構成となっており、第２の配線において
低減されたスキューは第３の配線７において更に抑制さ
れることになる。図１１は図１０に示された回路図の代
表的なノードにおいて、その電位が立ち上がる様子を示
す波形図である。電位Ｖ₁ ，Ｖ₂ ，Ｖ₃ ，Ｖ₆ ，Ｖ₇，
Ｖ₈ ，Ｖ₉ はそれぞれ入力信号、ドライバ回路４０１の
出力端、ドライバ回路４０３の出力端、ドライバ回路４
０４の出力端、ドライバ回路４１５の出力端、同期回路
群６００の左端に位置する同期回路の出力端、同期回路
群６００の右端に位置する同期回路の出力端、の電位で
ある。

【００５９】第２の配線６において電位Ｖ₂ ，Ｖ₃ が電
位Ｖ₀ に達する時間差ｄ₁ は、第１の配線５におけるス
キューτ₁ よりも低減される。よって第３の配線におけ
るスキューτ₂ も、第１の配線５におけるスキューτ₁
よりも低減される。このため第３の配線７において電位
Ｖ₆ ，Ｖ₇ が電位Ｖ₀ に達する時間差ｄ₃ は、第２の配
線６において電位Ｖ₂ ，Ｖ₃ が電位Ｖ₀ に達する時間差
ｄ₁ よりも短くなる。このため、同期回路６００の左端
及び右端のそれぞれに位置する同期回路の出力端の電位
Ｖ₈ ，Ｖ₉ が電位Ｖ₀ に達する時間差ｄ₄ は、図２にお
いて示された実施の形態１の場合（時間差ｄ₂ ）よりも
更に短くすることができる。

【００６０】図１０では実施の形態１による構成を２段
設けた構成を示しているが、更に実施の形態１による構
成を３段以上設ければ、一層同期回路の出力端における
スキューは改善される。

【００６１】なお実施の形態１と同様にして、同期回路
は必ずしも等間隔に配列されなくても実施の形態５の効
果を得ることができる。図１２は非等間隔に配列された
同期回路を有する同期回路群６００ａに対し、信号供給
回路５００ａを接続した構成を示す回路図である。信号
供給回路５００ａは信号供給回路５００と同様に第１〜
第３の配線５〜７を有し、第１の配線５と第２の配線６
との間、及び第２の配線６と第３の配線７との間、にそ
れぞれドライバ回路を有している。

【００６２】実施の形態５とツリー方式との差異に関し
て付け加える。同期回路群６００に含まれる同期回路数
が４個の場合、信号供給回路４００ａ，４００ｅが含む
ことになるドライバ回路数はそれぞれ１及び２個とな
り、図２１を用いて示された従来のツリー方式と基本的
に同じ形となる。しかし第１〜第３の配線により２段階
にスキューが低減されており、各同期回路とドライバ回
路の配線経路の環境の差（これらの配線に対して近接し
て存在する配線の有無等）の配線遅延に対する影響が吸
収されるため、より信頼性の高いスキュー管理が可能と
なる。従って、ツリー方式と比較してその効果は高い。

【００６３】しかも同期回路群６００に含まれる同期回
路数が多い場合、ツリー方式とは異なり、同期回路が均
等に配置されていない場合や、第３の配線７が長い場合
でさえ信号供給回路５００の占める領域はほとんど拡大
されない。そして信号供給回路４００ａ，４００ｅのそ
れぞれでのドライバ回路数、サイズ等を調整すること
で、各同期回路に遅延時間差のほとんどない信号供給を
可能にする点において実施の形態５は従来のツリー方式
と比較して優れている。

【００６４】（Ｂ−６）実施の形態６：図１３はこの発
明の実施の形態６を示すブロック図である。メインドラ
イバ１０の出力端に信号供給回路１１１，１１２の両方
の入力端１１ａが共通して接続されている。メインドラ
イバ１０の出力端から信号供給回路１１１の入力端１１
ａまでの距離と、メインドライバ１０の出力端から信号
供給回路１１２の入力端１１ａまでの距離とは等しく配
置される。

【００６５】メッシュ状の信号供給配線１３の最上辺の
近傍には信号供給回路１１１の出力端１１ｂが、また最
下辺の近傍には信号供給回路１１２の出力端１１ｂが、
それぞれ接続されている。そして信号供給配線１３は図
示されない論理回路が点在するロジックエリア９１の上
に張りめぐらされ、これを介してロジックエリア９１の
論理回路に信号が供給される。

【００６６】図１４は信号供給回路１１１，１１２の構
成を示すブロック図である。いずれも同一の構成を有し
ており、図１に示された信号供給回路４００ａとドライ
バ群３９とを有している。ドライバ群３９は、図１にお
いて同期回路群３００ａを構成して示された同期素子が
ドライバに置換された構成を有している。信号供給回路
４００ａの出力の各々はドライバ群３９を構成するドラ
イバの入力端に接続されており、ドライバ群３９を構成
するドライバの出力がドライバ群３９の出力端１１ｂに
与えられる。

【００６７】まずメインドライバ１０の入力端に与えら
れた入力信号はほぼ等しい距離を伝達するため、信号供
給回路１１１，１１２のいずれの入力端１１ａにもほぼ
同時に信号が供給される。そして実施の形態１において
示されたように、信号供給回路４００ａはほぼ同時にド
ライバ群３９を構成するドライバの入力端に入力信号を
伝達する。よって、信号供給回路１１１，１１２のいず
れの出力端１１ｂにおいてもほぼ同時に入力信号が伝達
される。

【００６８】従って、信号供給配線１３の最上辺及び最
下辺に対してほとんど同時に入力信号が伝達されるの
で、ロジックエリア９１内に点在する論理回路において
存在する配線長の差は、最大でも信号供給配線１３の最
上辺と最下辺の間の距離の半分程度になる。よって、論
理回路が存在する位置に依存するスキューを低減するこ
とができる。

【００６９】また、信号供給配線１３を駆動するドライ
バ（ドライバ群３９を構成するドライバ）を数多く配置
できるので、各々のドライバの駆動すべき容量が分散さ
れる。このためドライバサイズを小さくすることがで
き、また各ドライバで発生するノイズを抑制することが
できる。さらにまた、ドライバが出力する電流量が緩和
されるので、ドライバ出力端近辺の信号供給配線１３、
即ち最上辺と最下辺の配線を細く設定できるので、信号
供給配線１３の容量を低減することができる。

【００７０】勿論、この実施の形態は信号供給回路１１
１，１１２を信号供給配線１３の最上辺と最下辺近傍に
設けることに限定されない。最右辺及び最左辺近傍に設
け、これらに信号供給回路１１１，１１２を接続しても
上記と同様の効果が得られる。

【００７１】（Ｂ−７）実施の形態７：図１５はこの発
明の実施の形態７を示すブロック図である。メインドラ
イバ１０ａの出力端にはサブドライバ１０ｂ，１０ｃの
入力端が共通して接続されている。ロジックエリア９１
はほぼ正方形であり、メインドライバ１０ａの出力端と
サブドライバ１０ｂの入力端との間の距離、及びメイン
ドライバ１０ａの出力端とサブドライバ１０ｃの入力端
との間の距離はいずれもほぼロジックエリア９１の一辺
の長さに等しい。そしてサブドライバ１０ｂ，１０ｃは
ロジックエリア９１の相対するコーナー近傍に配置され
ている。信号供給回路１１１，１１２の出力端１１ｂは
実施の形態６と同様に、それぞれ信号供給配線１３の最
上辺及び最下辺に接続されている。しかし実施の形態６
とは異なり、信号供給回路１１１，１１２の出力端１１
ａはそれぞれサブドライバ１０ｂ，１０ｃの出力端に接
続されている。

【００７２】信号供給配線１３の最左辺及び最右辺の近
傍にはそれぞれ信号供給回路１１３，１１４が配置され
ている。これらはいずれも信号供給回路１１１，１１２
と類似の構成を有している。但しこれらが有するドライ
バの数は、信号供給回路１１１，１１２のそれと同一で
もよいし、異なってもよい。信号供給回路１１３の出力
端１１ｂは信号供給配線１３の最左辺に接続され、信号
供給回路１１４の出力端１１ｂは信号供給配線１３の最
右辺に接続されている。そして信号供給回路１１３の入
力端１１ａはサブドライバ１０ｂの出力端に接続され、
信号供給回路１１４の入力端１１ａはサブドライバ１０
ｃの出力端に接続されている。

【００７３】このように構成された場合には、メインド
ライバ１０ａの入力端に入力した入力信号は、ほぼ同時
にサブドライバ１０ｂ，１０ｃの入力端に伝達され、信
号供給回路１１１，１１２，１１３，１１４のいずれの
入力端１１ａにもほぼ同時に伝達される。よって実施の
形態６と同様にしてロジックエリア９１に点在する論理
回路（図示しない）に対し、ほぼ同時に入力信号を伝達
することができる。

【００７４】実施の形態７においては、実施の形態６よ
りも多くのドライバで信号供給配線１３を駆動するの
で、ドライバのサイズをより小さくし、ノイズを緩和
し、また信号供給配線１３の容量を低減することができ
る。しかもその上、信号供給配線１３を周囲の四方から
駆動するので、ロジックエリア９１に点在する論理回路
への信号供給経路を確保し易い。これは信号供給配線１
３のメッシュの一つよりも大きなサイズを有するメガセ
ルをロジックエリア９１に配置する場合に特に有効であ
る。メガセルを配置する為に信号供給配線１３の一部を
切り抜いても論理回路への信号供給経路を確保できるの
で、メガセルのレイアウトの自由度が向上する。

【００７５】（Ｂ−８）実施の形態８：図１６はこの発
明の実施の形態８を示すブロック図である。実施の形態
８は、実施の形態６の信号供給配線１３を、信号供給回
路１２１〜１２８に置換した構成を有している。図１７
は信号供給回路１２１〜１２８の構成を示すブロック図
である。信号供給回路１２１〜１２８は、図７において
示された信号供給回路４００ｂと図１４において示され
たドライバ群３９を備えている。ドライバ群３９は信号
供給回路４００ｂの同期回路として機能しており、ドラ
イバ群３９の入力端は、それぞれ信号供給回路４００ｂ
の出力端に接続されている。

【００７６】ドライバ群３９の出力端にはそれぞれ２つ
の出力線が接続されており、その一方は信号供給回路１
２１〜１２８の各々において第１の出力端群１２ｃを構
成し、他方は第２の出力端群１２ｄを構成している。信
号供給回路１２１〜１２８のうち、隣接するものの一方
の第１の出力端群１２ｃと、他方の第２の出力端群１２
ｄとは、対応して接続される。信号供給回路４００ｂの
入力端１２ａ，１２ｂはそれぞれ図７に示されたドライ
バ１ａ，１ｂの入力端に接続されている。

【００７７】信号供給回路１１１の出力端１１ｂは実施
の形態６と同様に、ほぼ同時に入力信号を信号供給回路
１２１〜１２８の入力端１２ｂに伝達する。また、信号
供給回路１１２の出力端１１ｂは実施の形態６と同様
に、ほぼ同時に入力信号を信号供給回路１２１〜１２８
の入力端１２ａに伝達する。信号供給回路１２１〜１２
８は実施の形態２からわかるようにほぼ同時にドライブ
群３９に入力信号を伝達するので、実施の形態６と同様
にしてロジックエリア９１に点在する論理回路（図示し
ない）に対し、ほぼ同時に入力信号を伝達することがで
きる。

【００７８】実施の形態８においては、実施の形態６よ
りも多くのドライバで論理回路を駆動するので、ドライ
バのサイズをより小さくし、ノイズを緩和することがで
きる。しかもその上、ロジックエリア９１に複数のドラ
イバを配置することができるので、これに点在する論理
回路への信号供給経路を非常に短くすることができる。
よって、全論理回路の間におけるスキューを極めて小さ
い値に抑えることが可能である。

【００７９】勿論、この実施の形態において信号供給回
路１１１，１１２を信号供給配線１３の最上辺と最下辺
近傍に設けることに限定されない。これらを最右辺及び
最左辺近傍に設け、信号供給回路１２１〜１２８をこれ
らに接続しても上記と同様の効果が得られる。

【００８０】（Ｂ−９）実施の形態９：図１８はこの発
明の実施の形態９を示すブロック図である。実施の形態
９は、実施の形態８の信号供給回路１２１〜１２８を信
号供給回路１２９に置換した構成を有している。

【００８１】信号供給回路１２９は信号供給回路１２１
〜１２８と同様に構成されているがいるが、その長さは
固定されない。このため、ロジックエリア９１において
メガセルＭＣのように信号供給回路１２１の第１の出力
端１２ｃや第２の出力端１２ｄの間隔よりも大きい寸法
を有する論理回路が配置された場合であっても、実施の
形態８と同様の効果を得ることができる。換言すれば、
設計段階においてロジックエリア９１にメガセルＭＣを
挿入する事に対して自由度が高いという効果がある。

【００８２】なお、信号供給回路１２９のうち長さの異
なるもの同士の遅延時間はその内部のドライバのサイズ
を調整することによってほとんど同じ値にすることがで
きる。

【００８３】（Ｂ−１０）実施の形態１０：図１９はこ
の発明の実施の形態１０を示すブロック図である。実施
の形態１０は、実施の形態９に更にメッシュ状の信号供
給配線１３１を追加した構成を有している。信号供給配
線１３１の内部配線は、信号供給回路１２９の出力端と
重なる点において電気的に接続されている。また、信号
供給配線１３１の最上辺及び最下辺はそれぞれ信号供給
回路１１１，１１２の出力端に接続されている。

【００８４】このような構成においては、信号供給配線
１３１が信号供給回路１２９の出力端におけるわずかな
スキューさえも改善するので、ドライバの特性のばらつ
きや、論理回路の粗密に対してもスキューの拡大を抑制
することができるという効果がある。

【００８５】

【発明の効果】以上のように、本発明によれば同期回路
数が多い場合でも信号の供給に必要な領域を小さく抑え
ることができ、かつ各同期回路への信号を低スキューで
供給できるという効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の構成を示す回路図で
ある。

【図２】 本発明の実施の形態１の動作を説明する波形
図である。

【図３】 本発明の実施の形態１の動作を説明するグラ
フである。

【図４】 本発明の実施の形態１の効果を示す平面図で
ある。

【図５】 本発明の実施の形態１の効果を示す平面図で
ある。

【図６】 本発明の実施の形態１の変形を示す回路図で
ある。

【図７】 本発明の実施の形態２を示す回路図である。

【図８】 本発明の実施の形態３を示す回路図である。

【図９】 本発明の実施の形態４を示す回路図である。

【図１０】 本発明の実施の形態５を示す回路図であ
る。

【図１１】 本発明の実施の形態５の動作を説明する波
形図である。

【図１２】 本発明の実施の形態５の変形を示す回路図
である。

【図１３】 本発明の実施の形態６を示すブロック図で
ある。

【図１４】 本発明の実施の形態６を示すブロック図で
ある。

【図１５】 本発明の実施の形態７を示すブロック図で
ある。

【図１６】 本発明の実施の形態８を示すブロック図で
ある。

【図１７】 本発明の実施の形態８を示すブロック図で
ある。

【図１８】 本発明の実施の形態９を示すブロック図で
ある。

【図１９】 本発明の実施の形態１０を示すブロック図
である。

【図２０】 従来の技術を示す回路図である。

【図２１】 従来の技術を示す回路図である。

【符号の説明】

１ａ，１ｂ，４０１〜４１５ ドライバ回路、５ 第１
の配線、６ 第２の配線、７ 第３の配線、１３ 信号
供給配線、１１１〜１１４，１２１〜１２９，４００ａ
〜４００ｆ，５００，５００ａ 信号供給回路、２００
ｂ〜２００ｊツリー配線。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年５月２２日（２００２．５．２
２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】

【課題を解決するための手段】この発明の第１の態様に
かかる信号供給回路は、それぞれが入力端及び出力端を
有する複数の第１の信号伝達素子と、それぞれが入力端
及び出力端を有する複数の第２の信号伝達素子と、第１
の配線と、第２の配線と、複数の出力端子とを備える。
そして、前記複数の第１の信号伝達素子の入力端には共
通の信号が与えられ、前記複数の第１の信号伝達素子の
出力端は、前記第１の配線のある点からある点までの一
つの経路上にそれぞれ異なる点において接続され、前記
複数の第２の信号伝達素子の入力端は、前記第１の配線
の前記一つの経路上にそれぞれ異なる点において接続さ
れ、前記複数の第２の信号伝達素子の出力端は、前記第
２の配線のある点からある点までの一つの経路上にそれ
ぞれ異なる点において接続され、前記複数の出力端子
は、前記第２の配線の前記一つの経路上にそれぞれ異な
る点において接続され、前記複数の第１の信号伝達素子
のうちその出力端同士が前記第１の配線を介して最も離
れて接続されている２つの第１の信号伝達素子の出力端
の間における前記第１の配線上に前記複数の第２の信号
伝達素子の一部または全部の入力端が接続される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】この発明の第２の態様にかかる信号供給回
路は、それぞれが入力端及び複数の出力端を有し、前記
入力端に与えられた信号を分配して前記複数の出力端に
与える、複数のツリー状配線と、それぞれが、入力端及
び出力端を有する複数の信号伝達素子と、前記複数の信
号伝達素子の前記入力端が共通に接続される第１の配線
と、第２の配線と、を備える。そして、前記複数の信号
伝達素子の前記出力端は、前記第２の配線のある点から
ある点までの一つの経路上にそれぞれ異なる点において
接続され、前記複数のツリー状配線の前記入力端は、前
記第２の配線の前記一つの経路上にそれぞれ異なる点に
おいて接続される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 浩 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内 Ｆターム(参考） 5F038 CA06 CD06 CD09 CD12 CD13 EZ10 EZ20 5F064 BB02 BB26 DD07 DD12 DD13 DD14 DD15 EE08 EE14 EE18 EE42 EE43 EE47 EE54 HH09 5J039 EE20 MM16

Claims (3)

【特許請求の範囲】
1. 【請求項１】 それぞれが入力端及び出力端を有する複
   数の第１の信号伝達素子と、 それぞれが入力端及び出力端を有する複数の第２の信号
   伝達素子と、 第１の端と、第２の端と、前記第１の端と前記第２の端
   との間の経路とを有する第１の配線と、 第３の端と、第４の端と、前記第３の端と前記第４の端
   との間の経路とを有する第２の配線と、 前記第２の配線の同一の前記経路にそれぞれ異なる点に
   おいて接続される、複数の出力端子とを備え、 前記複数の第１の信号伝達素子の入力端には共通に入力
   信号が与えられ、 前記複数の第１の信号伝達素子の出力端は、前記第１の
   配線の同一の前記経路にそれぞれ異なる点において接続
   され、 前記複数の第２の信号伝達素子の入力端は、前記第１の
   配線の前記同一の前記経路にそれぞれ異なる点において
   接続され、 前記複数の第２の信号伝達素子の出力端は、前記第２の
   配線の前記同一の前記経路にそれぞれ異なる点において
   接続される信号供給回路。
2. 【請求項２】 信号を受ける入力端と、前記複数の第１
   の信号伝達素子の前記入力端に共通して接続された出力
   端とを有する第３の信号伝達素子を、更に備える請求項
   １記載の信号供給回路。
3. 【請求項３】 それぞれが入力端及び複数の出力端を有
   し、前記入力端に与えられた信号を分配して前記複数の
   出力端に与える、複数のツリー状配線と、 それぞれが、入力端及び出力端を有する複数の信号伝達
   素子と、 前記複数の信号伝達素子の前記入力端が共通に接続され
   る第１の配線と、 第１の端と、第２の端と、前記第１の端と前記第２の端
   との間の経路とを有する第２の配線と、 を備え、 前記複数の信号伝達素子の前記出力端は、同一の前記経
   路にそれぞれ異なる点において接続され、 前記複数のツリー状配線の前記入力端は、前記同一の前
   記経路にそれぞれ異なる点において接続される、信号供
   給回路。