JP2003037974A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2003037974A JP2003037974A JP2001225855A JP2001225855A JP2003037974A JP 2003037974 A JP2003037974 A JP 2003037974A JP 2001225855 A JP2001225855 A JP 2001225855A JP 2001225855 A JP2001225855 A JP 2001225855A JP 2003037974 A JP2003037974 A JP 2003037974A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- voltage
- operational amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源の待機電力の低減
【解決手段】スイッチング電源の＋、−出力端子間に第
１、第２の抵抗を直列接続し、その接続点を第１のオペ
アンプ（以下、ＯＰと略記）の＋入力端子に、第１のＯ
Ｐの＋入力、出力端子を第４の抵抗で接続し、第１、第
２のＯＰの出力端子を、直列接続したフォトカプラのダ
イオードと第３の抵抗で接続し、第１のＯＰの−入力端
子をツェナーダイオードに接続し、そのカソード側と二
次巻線側との間に第５、第６の抵抗を直列接続し、その
接続点を第２のＯＰの−入力端子に接続し、第６の抵抗
と第２のＯＰの＋入力端子との間に第７の抵抗を接続
し、該抵抗と第２のＯＰの＋入力端子の接続点を電源の
−出力端子側に接続し、第１のフォトカプラのトランジ
スタを一次側電源制御用ＩＣのＯＮ／ＯＦＦ端子に接続
して、出力電圧・電流の検出回路を構成し、その信号で
電源動作を制御する。
１、第２の抵抗を直列接続し、その接続点を第１のオペ
アンプ（以下、ＯＰと略記）の＋入力端子に、第１のＯ
Ｐの＋入力、出力端子を第４の抵抗で接続し、第１、第
２のＯＰの出力端子を、直列接続したフォトカプラのダ
イオードと第３の抵抗で接続し、第１のＯＰの−入力端
子をツェナーダイオードに接続し、そのカソード側と二
次巻線側との間に第５、第６の抵抗を直列接続し、その
接続点を第２のＯＰの−入力端子に接続し、第６の抵抗
と第２のＯＰの＋入力端子との間に第７の抵抗を接続
し、該抵抗と第２のＯＰの＋入力端子の接続点を電源の
−出力端子側に接続し、第１のフォトカプラのトランジ
スタを一次側電源制御用ＩＣのＯＮ／ＯＦＦ端子に接続
して、出力電圧・電流の検出回路を構成し、その信号で
電源動作を制御する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はスイッチング電源に
関し、待機状態における省エネ対策として、スイッチン
グ電源の待機電力を低減させる手段を備えたスイッチン
グ電源に関するものである。 【０００２】 【従来の技術】この種のスイッチング電源として、図２
のものが提案されている。ＩＣ３は、出力電圧検出用Ｉ
Ｃであり、出力電圧が定格電圧より上昇するとＩＣ３に
接続されたフォトカプラＰＣ２のダイオードに流れる電
流が増加して、フォトカプラＰＣ２のトランジスタが接
続されている、電源制御用ＩＣ（ＩＣ４）のフィードバ
ック（ＦＢ）端子の電圧が下がり、下がる量に応じて一
定周波数動作しているスイッチング素子Ｑ１のオフ時間
デューティが大きくなり、出力電圧を下げて定格電圧を
安定供給することができる。しかし、上記のスイッチン
グ電源回路においては図４に示すように、スイッチング
電源の動作状態にかかわらず、一定周波数でスイッチン
グ素子Ｑ１が動作しているため、スイッチングロスが常
に発生し、スイッチング電源の待機電力を悪化させると
いう問題があった。 【０００３】 【発明が解決しようとする課題】上記のような問題があ
ったため、スイッチング電源の待機状態において、スイ
ッチングロスを大幅に減少させ、待機電力を低減するこ
とができる回路構成が要求されていた。 【０００４】 【課題を解決するための手段】本発明は、上記課題を解
決するもので、整流して得られる直流電圧を一次側のス
イッチング素子Ｑ１でオン／オフし、ダイオードと平滑
コンデンサとを有する二次側の整流・平滑回路を介して
電圧を安定供給するスイッチング電源において、スイッ
チング電源の（＋）出力端子と（−）出力端子との間に
第１の抵抗Ｒ１および第２の抵抗Ｒ２を直列接続し、第
１の抵抗Ｒ１および第２の抵抗Ｒ２の接続点を第１のオ
ペアンプＩＣ１の（＋）入力端子に接続し、第１のオペ
アンプＩＣ１の（＋）入力端子と出力端子とを第４の抵
抗Ｒ４で接続し、第１のオペアンプＩＣ１の出力端子と
第２のオペアンプＩＣ２の出力端子とを、直列接続した
フォトカプラＰＣ１のダイオードと第３の抵抗Ｒ３で接
続し、第１のオペアンプＩＣ１の（−）入力端子をツェ
ナーダイオードＤ１に接続し、該ツェナーダイオードＤ
１のカソード側と二次巻線側との間に第５の抵抗Ｒ５お
よび第６の抵抗Ｒ６を直列接続し、第５の抵抗Ｒ５およ
び第６の抵抗Ｒ６の接続点を第２のオペアンプＩＣ２の
（−）入力端子に接続し、第６の抵抗Ｒ６の二次巻線側
と第２のオペアンプＩＣ２の（＋）入力端子との間に第
７の抵抗Ｒ７を接続し、かつ第７の抵抗Ｒ７と第２のオ
ペアンプＩＣ２の（＋）入力端子の接続点をスイッチン
グ電源の（−）出力端子側に接続し、フォトカプラＰＣ
１のトランジスタを一次側電源制御用ＩＣのＯＮ／ＯＦ
Ｆ端子に接続して、最低出力電圧および出力電流の検出
回路を構成し、該検出回路からの信号でスイッチング素
子Ｑ１の動作／停止を制御することを特徴とするスイッ
チング電源である。 【０００５】上記の検出回路で検出した出力電流が所定
の値以下であり、かつ、検出した出力電圧が定格出力電
圧から設定電圧に下がるまでの間、第１のフォトカプラ
を動作させ、一次側の電源制御用ＩＣ（ＩＣ４）のＯＮ
／ＯＦＦ端子に信号を伝え、スイッチング素子Ｑ１を停
止させる。 【０００６】そして、検出した出力電圧が設定電圧とな
った時、第１のフォトカプラを停止させてスイッチング
素子Ｑ１を動作させ、出力電圧が定格出力電圧とほぼ等
しい電圧まで上昇させる。検出回路で検出した出力電流
が所定の値以下である間、上記動作を繰り返す。 【０００７】また、上記検出回路で検出した出力電流が
所定の値より大きい時、第１のフォトカプラを動作停止
させ、通常のスイッチング動作をさせる。 【０００８】 【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。図１は本発明
の実施形態が適用されるスイッチング電源の一例であ
る。この回路は、フライバックコンバータと呼ばれるも
のであり、図１はその回路構成を示したものである。Ｔ
は一次側に蓄積されたエネルギーを二次側へ伝達するた
めのコンバータトランス、Ｑ１はスイッチング素子であ
るＦＥＴ、Ｃ１は電源入力平滑用コンデンサ、Ｒ８は電
源起動用抵抗、Ｃ２は二次側出力平滑用コンデンサであ
り、ＩＣ４はスイッチング電源制御用ＩＣ、ＩＣ３は出
力電圧検出用ＩＣであり、ＰＣ１は二次側回路に電圧を
安定供給するための信号を一次側にフィードバックする
フォトカプラ、Ｒ７は出力電流検出用抵抗、Ｒ５、Ｒ６
は基準電圧を分圧する抵抗、ＩＣ２は出力電流が増加し
Ｒ７の両端電圧が上昇したことを検出するオペアンプ、
ＩＣ１およびＲ１、Ｒ２、Ｒ４は負荷側が許容できる最
低出力電圧を検出するオペアンプと抵抗、Ｄ１はＩＣ１
とＩＣ２の基準電圧となるツェナーダイオード、ＰＣ１
は負荷側が許容できる最低出力電圧になるまでスイッチ
ング素子Ｑ１を停止させる信号を一次側にフィードバッ
クするフォトカプラ、Ｒ３はフォトカプラの電流を制限
する抵抗である。 【０００９】出力電圧が定格電圧より上昇すると、出力
電圧検出用ＩＣ３に接続されたフォトカプラＰＣ２のダ
イオードに流れる電流が増加して、フォトカプラＰＣ２
のトランジスタが接続されている電源制御用ＩＣ（ＩＣ
４）のフィードバック（ＦＢ）端子電圧が下がり、下が
る量に応じて一定周波数動作しているスイッチング素子
Ｑ１のオフ時間デューティが大きくなり、出力電圧を下
げて定格電圧を安定供給することができる。負荷側が待
機状態となり、電源の出力電流が非常に小さくなると、
抵抗Ｒ７の両端電圧と基準電圧となるツェナーダイオー
ドＤ１の電圧を抵抗Ｒ５とＲ６で分圧して得られる電圧
を比較し、Ｒ７の両端電圧が低くなるとオペアンプＩＣ
２の出力はＬレベルとなる。二次側出力平滑用コンデン
サＣ２の両端電圧は安定化出力電圧になっており、抵抗
Ｒ１、Ｒ２、およびＲ４で分圧し得られたＲ２両端電圧
と、基準電圧となるツェナーダイオードＤ２の電圧を比
較し、Ｒ２両端電圧が高くなっている間、オペアンプＩ
Ｃ１の出力はＨレベルとなり、オペアンプＩＣ１の出力
端子から電流がフォトカプラＰＣ１のダイオード、抵抗
Ｒ３、ＬレベルとなっているオペアンプＩＣ２の出力端
子に流れ込み、フォトカプラＰＣ１のトランジスタ側が
オンとなり、電源制御用ＩＣ（ＩＣ４）のＯＮ／ＯＦＦ
端子がＬレベルとなり、電源制御用ＩＣ（ＩＣ４）はＯ
Ｎ／ＯＦＦ端子がＬレベルになると発振停止となる機能
を有しているため、スイッチング素子Ｑ１は停止する。
二次側出力平滑用コンデンサＣ２の両端電圧は、微小待
機負荷電流とＣ２に接続されている電源内部回路で消費
される微小電流によって徐々に放電され、負荷側が許容
できる最低出力電圧に達すると、抵抗Ｒ２の両端電圧が
基準電圧であるＤ１の電圧より低くなるため、オペアン
プＩＣ１の出力端子はＬレベルとなり、フォトカプラＰ
Ｃ１のダイオードに電流が流れなくなり、フォトカプラ
ＰＣ１のトランジスタ側がオフし、電源制御用ＩＣ（Ｉ
Ｃ４）のＯＮ／ＯＦＦ端子がＨレベルになるので、スイ
ッチング素子Ｑ１は動作を開始する。 【００１０】図３は電源の動作状態と時間との関係を示
した図である。負荷側が待機状態の間は、図３のＡ部分
に示すように、定格出力電圧と負荷側が許容できる最低
出力電圧の間になるようにスイッチング素子Ｑ１はオン
／オフを繰り返す。図３のＡ部分のタイムチャートから
分かるように、停止時間が動作時間に対して非常に長
く、停止中はスイッチングロスがゼロになるので、電源
の待機電力を低減することができる。待機状態から電源
の出力電流を若干増加させると、図３のＢ部分に示すよ
うに、増加させた電流に応じて出力平滑コンデンサＣ２
の放電される時間が短くなり、上記スイッチング素子Ｑ
１の停止時間が短くなる。さらに電源の出力電流を増加
させ、抵抗Ｒ７の両端電圧が抵抗Ｒ５とＲ６で分圧して
得られる電圧に対して高くなると、オペアンプＩＣ２の
出力はＨレベルとなり、今までオペアンプＩＣ１の出力
端子からフォトカプラＰＣ１のダイオード、抵抗Ｒ３、
オペアンプＩＣ２の出力端子へ流れていた電流が流れな
くなり、スイッチング素子Ｑ１のオフ信号が一次側にフ
ィードバックできなくなるため、電源の動作状態は本来
の一定周波数動作に移行する（図３のＣ部分）。上記し
たように、負荷側が待機状態の時、定格出力電圧と負荷
側が許容できる最低出力電圧の間になるようにスイッチ
ング素子Ｑ１はオン／オフ動作を繰り返し、停止時間が
動作時間に対して非常に長く、停止中はスイッチングロ
スがゼロになるので、電源の待機電力が低減される。と
ころが、従来例では図４に示すように、スイッチング電
源の動作状態にかかわらず、一定周波数でスイッチング
素子Ｑ１が動作しているため、スイッチングロスが常に
発生する。実施例と従来例とで、待機電力を比較した結
果を表１に示す。 【００１１】 【表１】 【００１２】入力電圧ＡＣ１００Ｖ、定格出力電圧１３
Ｖ、負荷側が許容できる最低出力電圧１０Ｖ、コンデン
サＣ２の容量３０００μＦ、発振周波数７０ｋＨｚ、待
機負荷２ｍＡの場合、従来回路方式では入力電力が０．
３Ｗに対して、本回路方式ではスイッチング素子Ｑ１の
オフ時間が１．５秒、スイッチング素子Ｑ１のオン時間
が１００ｍｓｅｃで、入力電力は０．０７２Ｗと従来例
の２４％にまで低減することができた。 【００１３】 【発明の効果】以上説明したように、本発明によれば、
負荷側が待機状態の時、定格出力電圧と負荷側が許容で
きる最低出力電圧の間で、スイッチング素子がオン／オ
フを繰り返し、停止時間を動作時間に対して長くとるこ
とができ、この間はスイッチングロスがゼロになるの
で、電源の待機電力が低減でき、待機時の省エネに貢献
することができる。
関し、待機状態における省エネ対策として、スイッチン
グ電源の待機電力を低減させる手段を備えたスイッチン
グ電源に関するものである。 【０００２】 【従来の技術】この種のスイッチング電源として、図２
のものが提案されている。ＩＣ３は、出力電圧検出用Ｉ
Ｃであり、出力電圧が定格電圧より上昇するとＩＣ３に
接続されたフォトカプラＰＣ２のダイオードに流れる電
流が増加して、フォトカプラＰＣ２のトランジスタが接
続されている、電源制御用ＩＣ（ＩＣ４）のフィードバ
ック（ＦＢ）端子の電圧が下がり、下がる量に応じて一
定周波数動作しているスイッチング素子Ｑ１のオフ時間
デューティが大きくなり、出力電圧を下げて定格電圧を
安定供給することができる。しかし、上記のスイッチン
グ電源回路においては図４に示すように、スイッチング
電源の動作状態にかかわらず、一定周波数でスイッチン
グ素子Ｑ１が動作しているため、スイッチングロスが常
に発生し、スイッチング電源の待機電力を悪化させると
いう問題があった。 【０００３】 【発明が解決しようとする課題】上記のような問題があ
ったため、スイッチング電源の待機状態において、スイ
ッチングロスを大幅に減少させ、待機電力を低減するこ
とができる回路構成が要求されていた。 【０００４】 【課題を解決するための手段】本発明は、上記課題を解
決するもので、整流して得られる直流電圧を一次側のス
イッチング素子Ｑ１でオン／オフし、ダイオードと平滑
コンデンサとを有する二次側の整流・平滑回路を介して
電圧を安定供給するスイッチング電源において、スイッ
チング電源の（＋）出力端子と（−）出力端子との間に
第１の抵抗Ｒ１および第２の抵抗Ｒ２を直列接続し、第
１の抵抗Ｒ１および第２の抵抗Ｒ２の接続点を第１のオ
ペアンプＩＣ１の（＋）入力端子に接続し、第１のオペ
アンプＩＣ１の（＋）入力端子と出力端子とを第４の抵
抗Ｒ４で接続し、第１のオペアンプＩＣ１の出力端子と
第２のオペアンプＩＣ２の出力端子とを、直列接続した
フォトカプラＰＣ１のダイオードと第３の抵抗Ｒ３で接
続し、第１のオペアンプＩＣ１の（−）入力端子をツェ
ナーダイオードＤ１に接続し、該ツェナーダイオードＤ
１のカソード側と二次巻線側との間に第５の抵抗Ｒ５お
よび第６の抵抗Ｒ６を直列接続し、第５の抵抗Ｒ５およ
び第６の抵抗Ｒ６の接続点を第２のオペアンプＩＣ２の
（−）入力端子に接続し、第６の抵抗Ｒ６の二次巻線側
と第２のオペアンプＩＣ２の（＋）入力端子との間に第
７の抵抗Ｒ７を接続し、かつ第７の抵抗Ｒ７と第２のオ
ペアンプＩＣ２の（＋）入力端子の接続点をスイッチン
グ電源の（−）出力端子側に接続し、フォトカプラＰＣ
１のトランジスタを一次側電源制御用ＩＣのＯＮ／ＯＦ
Ｆ端子に接続して、最低出力電圧および出力電流の検出
回路を構成し、該検出回路からの信号でスイッチング素
子Ｑ１の動作／停止を制御することを特徴とするスイッ
チング電源である。 【０００５】上記の検出回路で検出した出力電流が所定
の値以下であり、かつ、検出した出力電圧が定格出力電
圧から設定電圧に下がるまでの間、第１のフォトカプラ
を動作させ、一次側の電源制御用ＩＣ（ＩＣ４）のＯＮ
／ＯＦＦ端子に信号を伝え、スイッチング素子Ｑ１を停
止させる。 【０００６】そして、検出した出力電圧が設定電圧とな
った時、第１のフォトカプラを停止させてスイッチング
素子Ｑ１を動作させ、出力電圧が定格出力電圧とほぼ等
しい電圧まで上昇させる。検出回路で検出した出力電流
が所定の値以下である間、上記動作を繰り返す。 【０００７】また、上記検出回路で検出した出力電流が
所定の値より大きい時、第１のフォトカプラを動作停止
させ、通常のスイッチング動作をさせる。 【０００８】 【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。図１は本発明
の実施形態が適用されるスイッチング電源の一例であ
る。この回路は、フライバックコンバータと呼ばれるも
のであり、図１はその回路構成を示したものである。Ｔ
は一次側に蓄積されたエネルギーを二次側へ伝達するた
めのコンバータトランス、Ｑ１はスイッチング素子であ
るＦＥＴ、Ｃ１は電源入力平滑用コンデンサ、Ｒ８は電
源起動用抵抗、Ｃ２は二次側出力平滑用コンデンサであ
り、ＩＣ４はスイッチング電源制御用ＩＣ、ＩＣ３は出
力電圧検出用ＩＣであり、ＰＣ１は二次側回路に電圧を
安定供給するための信号を一次側にフィードバックする
フォトカプラ、Ｒ７は出力電流検出用抵抗、Ｒ５、Ｒ６
は基準電圧を分圧する抵抗、ＩＣ２は出力電流が増加し
Ｒ７の両端電圧が上昇したことを検出するオペアンプ、
ＩＣ１およびＲ１、Ｒ２、Ｒ４は負荷側が許容できる最
低出力電圧を検出するオペアンプと抵抗、Ｄ１はＩＣ１
とＩＣ２の基準電圧となるツェナーダイオード、ＰＣ１
は負荷側が許容できる最低出力電圧になるまでスイッチ
ング素子Ｑ１を停止させる信号を一次側にフィードバッ
クするフォトカプラ、Ｒ３はフォトカプラの電流を制限
する抵抗である。 【０００９】出力電圧が定格電圧より上昇すると、出力
電圧検出用ＩＣ３に接続されたフォトカプラＰＣ２のダ
イオードに流れる電流が増加して、フォトカプラＰＣ２
のトランジスタが接続されている電源制御用ＩＣ（ＩＣ
４）のフィードバック（ＦＢ）端子電圧が下がり、下が
る量に応じて一定周波数動作しているスイッチング素子
Ｑ１のオフ時間デューティが大きくなり、出力電圧を下
げて定格電圧を安定供給することができる。負荷側が待
機状態となり、電源の出力電流が非常に小さくなると、
抵抗Ｒ７の両端電圧と基準電圧となるツェナーダイオー
ドＤ１の電圧を抵抗Ｒ５とＲ６で分圧して得られる電圧
を比較し、Ｒ７の両端電圧が低くなるとオペアンプＩＣ
２の出力はＬレベルとなる。二次側出力平滑用コンデン
サＣ２の両端電圧は安定化出力電圧になっており、抵抗
Ｒ１、Ｒ２、およびＲ４で分圧し得られたＲ２両端電圧
と、基準電圧となるツェナーダイオードＤ２の電圧を比
較し、Ｒ２両端電圧が高くなっている間、オペアンプＩ
Ｃ１の出力はＨレベルとなり、オペアンプＩＣ１の出力
端子から電流がフォトカプラＰＣ１のダイオード、抵抗
Ｒ３、ＬレベルとなっているオペアンプＩＣ２の出力端
子に流れ込み、フォトカプラＰＣ１のトランジスタ側が
オンとなり、電源制御用ＩＣ（ＩＣ４）のＯＮ／ＯＦＦ
端子がＬレベルとなり、電源制御用ＩＣ（ＩＣ４）はＯ
Ｎ／ＯＦＦ端子がＬレベルになると発振停止となる機能
を有しているため、スイッチング素子Ｑ１は停止する。
二次側出力平滑用コンデンサＣ２の両端電圧は、微小待
機負荷電流とＣ２に接続されている電源内部回路で消費
される微小電流によって徐々に放電され、負荷側が許容
できる最低出力電圧に達すると、抵抗Ｒ２の両端電圧が
基準電圧であるＤ１の電圧より低くなるため、オペアン
プＩＣ１の出力端子はＬレベルとなり、フォトカプラＰ
Ｃ１のダイオードに電流が流れなくなり、フォトカプラ
ＰＣ１のトランジスタ側がオフし、電源制御用ＩＣ（Ｉ
Ｃ４）のＯＮ／ＯＦＦ端子がＨレベルになるので、スイ
ッチング素子Ｑ１は動作を開始する。 【００１０】図３は電源の動作状態と時間との関係を示
した図である。負荷側が待機状態の間は、図３のＡ部分
に示すように、定格出力電圧と負荷側が許容できる最低
出力電圧の間になるようにスイッチング素子Ｑ１はオン
／オフを繰り返す。図３のＡ部分のタイムチャートから
分かるように、停止時間が動作時間に対して非常に長
く、停止中はスイッチングロスがゼロになるので、電源
の待機電力を低減することができる。待機状態から電源
の出力電流を若干増加させると、図３のＢ部分に示すよ
うに、増加させた電流に応じて出力平滑コンデンサＣ２
の放電される時間が短くなり、上記スイッチング素子Ｑ
１の停止時間が短くなる。さらに電源の出力電流を増加
させ、抵抗Ｒ７の両端電圧が抵抗Ｒ５とＲ６で分圧して
得られる電圧に対して高くなると、オペアンプＩＣ２の
出力はＨレベルとなり、今までオペアンプＩＣ１の出力
端子からフォトカプラＰＣ１のダイオード、抵抗Ｒ３、
オペアンプＩＣ２の出力端子へ流れていた電流が流れな
くなり、スイッチング素子Ｑ１のオフ信号が一次側にフ
ィードバックできなくなるため、電源の動作状態は本来
の一定周波数動作に移行する（図３のＣ部分）。上記し
たように、負荷側が待機状態の時、定格出力電圧と負荷
側が許容できる最低出力電圧の間になるようにスイッチ
ング素子Ｑ１はオン／オフ動作を繰り返し、停止時間が
動作時間に対して非常に長く、停止中はスイッチングロ
スがゼロになるので、電源の待機電力が低減される。と
ころが、従来例では図４に示すように、スイッチング電
源の動作状態にかかわらず、一定周波数でスイッチング
素子Ｑ１が動作しているため、スイッチングロスが常に
発生する。実施例と従来例とで、待機電力を比較した結
果を表１に示す。 【００１１】 【表１】 【００１２】入力電圧ＡＣ１００Ｖ、定格出力電圧１３
Ｖ、負荷側が許容できる最低出力電圧１０Ｖ、コンデン
サＣ２の容量３０００μＦ、発振周波数７０ｋＨｚ、待
機負荷２ｍＡの場合、従来回路方式では入力電力が０．
３Ｗに対して、本回路方式ではスイッチング素子Ｑ１の
オフ時間が１．５秒、スイッチング素子Ｑ１のオン時間
が１００ｍｓｅｃで、入力電力は０．０７２Ｗと従来例
の２４％にまで低減することができた。 【００１３】 【発明の効果】以上説明したように、本発明によれば、
負荷側が待機状態の時、定格出力電圧と負荷側が許容で
きる最低出力電圧の間で、スイッチング素子がオン／オ
フを繰り返し、停止時間を動作時間に対して長くとるこ
とができ、この間はスイッチングロスがゼロになるの
で、電源の待機電力が低減でき、待機時の省エネに貢献
することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路
図である。 【図２】従来のスイッチング電源の回路図である。 【図３】図１の実施例による電源の動作状態を示すタイ
ムチャートである。 【図４】図２の従来例による電源の動作状態を示すタイ
ムチャートである。 【符号の説明】 Ｑ１ スイッチング素子（ＦＥＴ） ＩＣ１ 第１のオペアンプ（最低出力電圧検出用） ＩＣ２ 第２のオペアンプ（出力電流検出用） ＩＣ３ 出力電圧検出用ＩＣ ＩＣ４ 電源制御用ＩＣ ＰＣ１ 第１のフォトカプラ（電源停止信号フィードバ
ック用） ＰＣ２ 第２のフォトカプラ（出力電圧検出信号フィー
ドバック用） Ｃ１ 平滑コンデンサ（電源入力平滑用） Ｃ２ 平滑コンデンサ（出力平滑用） Ｒ１ 第１の抵抗（最低出力電圧検出用） Ｒ２ 第２の抵抗（最低出力電圧検出用） Ｒ３ 第３の抵抗（電流制限用） Ｒ４ 第４の抵抗（最低出力電圧検出用） Ｒ５ 第５の抵抗（基準電圧分圧用） Ｒ６ 第６の抵抗（基準電圧分圧用） Ｒ７ 第７の抵抗（出力電流検出用） Ｒ８ 第８の抵抗（電源起動用） Ｔ コンバータトランス Ｄ１ ツェナーダイオード（基準電圧設定用）
図である。 【図２】従来のスイッチング電源の回路図である。 【図３】図１の実施例による電源の動作状態を示すタイ
ムチャートである。 【図４】図２の従来例による電源の動作状態を示すタイ
ムチャートである。 【符号の説明】 Ｑ１ スイッチング素子（ＦＥＴ） ＩＣ１ 第１のオペアンプ（最低出力電圧検出用） ＩＣ２ 第２のオペアンプ（出力電流検出用） ＩＣ３ 出力電圧検出用ＩＣ ＩＣ４ 電源制御用ＩＣ ＰＣ１ 第１のフォトカプラ（電源停止信号フィードバ
ック用） ＰＣ２ 第２のフォトカプラ（出力電圧検出信号フィー
ドバック用） Ｃ１ 平滑コンデンサ（電源入力平滑用） Ｃ２ 平滑コンデンサ（出力平滑用） Ｒ１ 第１の抵抗（最低出力電圧検出用） Ｒ２ 第２の抵抗（最低出力電圧検出用） Ｒ３ 第３の抵抗（電流制限用） Ｒ４ 第４の抵抗（最低出力電圧検出用） Ｒ５ 第５の抵抗（基準電圧分圧用） Ｒ６ 第６の抵抗（基準電圧分圧用） Ｒ７ 第７の抵抗（出力電流検出用） Ｒ８ 第８の抵抗（電源起動用） Ｔ コンバータトランス Ｄ１ ツェナーダイオード（基準電圧設定用）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H730 AA14 AS01 BB43 BB57 CC01
DD04 EE02 EE07 FD03 FF19
FG05 FG23 VV01
Claims (1)
- 【特許請求の範囲】 【請求項１】 整流して得られる直流電圧を一次側のス
イッチング素子でオン／オフし、ダイオードと平滑コン
デンサとを有する二次側の整流・平滑回路を介して電圧
を安定供給するスイッチング電源において、 スイッチング電源の（＋）出力端子と（−）出力端子と
の間に第１および第２の抵抗を直列接続し、第１および
第２の抵抗の接続点を第１のオペアンプの（＋）入力端
子に接続し、第１のオペアンプの（＋）入力端子と出力
端子とを第４の抵抗で接続し、第１のオペアンプの出力
端子と第２のオペアンプの出力端子とを直列接続したフ
ォトカプラのダイオードと第３の抵抗で接続し、第１の
オペアンプの（−）入力端子をツェナーダイオードに接
続し、該ツェナーダイオードのカソード側と二次巻線側
との間に第５および第６の抵抗を直列接続し、第５およ
び第６の抵抗の接続点を第２のオペアンプの（−）入力
端子に接続し、第６の抵抗の二次巻線側と第２のオペア
ンプの（＋）入力端子との間に第７の抵抗を接続し、か
つ第７の抵抗と第２のオペアンプの（＋）入力端子の接
続点をスイッチング電源の（−）出力端子側に接続し、
フォトカプラのトランジスタを一次側電源制御用ＩＣの
ＯＮ／ＯＦＦ端子に接続して、最低出力電圧および出力
電流の検出回路を構成し、該検出回路からの信号でスイ
ッチング素子の動作／停止を制御することを特徴とする
スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225855A JP4668473B2 (ja) | 2001-07-26 | 2001-07-26 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225855A JP4668473B2 (ja) | 2001-07-26 | 2001-07-26 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037974A true JP2003037974A (ja) | 2003-02-07 |
| JP4668473B2 JP4668473B2 (ja) | 2011-04-13 |
Family
ID=19058777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225855A Expired - Fee Related JP4668473B2 (ja) | 2001-07-26 | 2001-07-26 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4668473B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007236087A (ja) * | 2006-02-28 | 2007-09-13 | Canon Inc | スイッチング電源装置 |
| JP2012130123A (ja) * | 2010-12-14 | 2012-07-05 | Makita Corp | 充電器 |
| JP2015077002A (ja) * | 2013-10-09 | 2015-04-20 | ニチコン株式会社 | スイッチング電源装置 |
| CN115296528A (zh) * | 2022-09-30 | 2022-11-04 | 广东东菱电源科技有限公司 | 一种提高宽输入输出电压llc拓扑效率的电路 |
| CN116418249A (zh) * | 2023-06-08 | 2023-07-11 | 深圳市斯康达电子有限公司 | 一种交直流双向转换电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235036A (ja) * | 1998-02-09 | 1999-08-27 | Murata Mfg Co Ltd | 自励発振型スイッチング電源装置 |
| JPH11275857A (ja) * | 1998-03-20 | 1999-10-08 | Sharp Corp | スイッチング電源回路 |
| JP2002044942A (ja) * | 2000-07-19 | 2002-02-08 | Nichicon Corp | スイッチング電源 |
| JP2003033020A (ja) * | 2001-07-19 | 2003-01-31 | Nichicon Corp | スイッチング電源 |
-
2001
- 2001-07-26 JP JP2001225855A patent/JP4668473B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235036A (ja) * | 1998-02-09 | 1999-08-27 | Murata Mfg Co Ltd | 自励発振型スイッチング電源装置 |
| JPH11275857A (ja) * | 1998-03-20 | 1999-10-08 | Sharp Corp | スイッチング電源回路 |
| JP2002044942A (ja) * | 2000-07-19 | 2002-02-08 | Nichicon Corp | スイッチング電源 |
| JP2003033020A (ja) * | 2001-07-19 | 2003-01-31 | Nichicon Corp | スイッチング電源 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007236087A (ja) * | 2006-02-28 | 2007-09-13 | Canon Inc | スイッチング電源装置 |
| JP2012130123A (ja) * | 2010-12-14 | 2012-07-05 | Makita Corp | 充電器 |
| US9325191B2 (en) | 2010-12-14 | 2016-04-26 | Makita Corporation | Charger in which power consumption is reduced |
| JP2015077002A (ja) * | 2013-10-09 | 2015-04-20 | ニチコン株式会社 | スイッチング電源装置 |
| CN115296528A (zh) * | 2022-09-30 | 2022-11-04 | 广东东菱电源科技有限公司 | 一种提高宽输入输出电压llc拓扑效率的电路 |
| CN116418249A (zh) * | 2023-06-08 | 2023-07-11 | 深圳市斯康达电子有限公司 | 一种交直流双向转换电路 |
| CN116418249B (zh) * | 2023-06-08 | 2023-10-10 | 深圳市斯康达电子有限公司 | 一种交直流双向转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4668473B2 (ja) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101030920B1 (ko) | 스위칭 전원 장치 | |
| US6671193B1 (en) | Power source and arrangement for restricting the short-circuit current or rectifier | |
| GB2378059A (en) | Switching power source device | |
| JP2002084748A (ja) | スイッチング電源装置 | |
| JP4117676B2 (ja) | スイッチング電源装置 | |
| JP3475904B2 (ja) | スイッチング電源装置 | |
| JP3766627B2 (ja) | スイッチング電源 | |
| JP3206488B2 (ja) | スイッチング電源装置 | |
| JP3740325B2 (ja) | 自励式スイッチング電源装置 | |
| JP2003037974A (ja) | スイッチング電源 | |
| JP4653350B2 (ja) | スイッチング電源 | |
| JP4386384B2 (ja) | スイッチング電源 | |
| JPH0756633Y2 (ja) | 複数スイッチング電源の起動回路 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JPH11308858A (ja) | スイッチングレギュレータ電源回路 | |
| JP2605397B2 (ja) | 多出力スイッチング電源装置の起動回路 | |
| JPH11122920A (ja) | スイッチング電源装置 | |
| JPH10337017A (ja) | スイッチング電源装置 | |
| JP4415559B2 (ja) | スイッチング電源装置 | |
| JPH028552Y2 (ja) | ||
| JPH0644313Y2 (ja) | リンギングチョークコンバータ | |
| JPH036152Y2 (ja) | ||
| JP2003143843A (ja) | スイッチング電源 | |
| JPH0580186U (ja) | 電圧共振型スイッチング電源の補助電源回路 | |
| JP5010012B2 (ja) | 消費電力低減回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4668473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |